KR100636774B1 - 표시 장치 및 표시용 구동 회로 - Google Patents

표시 장치 및 표시용 구동 회로 Download PDF

Info

Publication number
KR100636774B1
KR100636774B1 KR1020050004941A KR20050004941A KR100636774B1 KR 100636774 B1 KR100636774 B1 KR 100636774B1 KR 1020050004941 A KR1020050004941 A KR 1020050004941A KR 20050004941 A KR20050004941 A KR 20050004941A KR 100636774 B1 KR100636774 B1 KR 100636774B1
Authority
KR
South Korea
Prior art keywords
voltage
gray
level
circuit
gradation
Prior art date
Application number
KR1020050004941A
Other languages
English (en)
Other versions
KR20050023365A (ko
Inventor
구도우야스유끼
아까이아끼히또
오오까도가즈오
구로까와가즈나리
히가아쯔히로
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20050023365A publication Critical patent/KR20050023365A/ko
Application granted granted Critical
Publication of KR100636774B1 publication Critical patent/KR100636774B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34Dc amplifiers in which all stages are dc-coupled
    • H03F3/343Dc amplifiers in which all stages are dc-coupled with semiconductor devices only
    • H03F3/347Dc amplifiers in which all stages are dc-coupled with semiconductor devices only in integrated circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/027Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0626Adjustment of display parameters for control of overall brightness
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/066Adjustment of display parameters for control of contrast
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/08Arrangements within a display terminal for setting, manually or automatically, display parameters of the display terminal
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/028Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/18Use of a frame buffer in a display terminal, inclusive of the display panel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2011Display of intermediate tones by amplitude modulation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general

Abstract

표시 데이터에 따른 계조 전압을 표시 패널에 출력하기 위한 표시용 구동 회로로서, 복수 레벨의 기준 전압을 저항에 의해 분할하여 복수 레벨의 계조 전압을 생성하는 생성 회로와, 생성 회로로부터의 복수 레벨의 계조 전압으로부터, 표시 데이터에 따른 계조 전압을 선택하는 선택 회로를 포함하고, 생성 회로는 표시 패널에 표시해야 할 색수가 적은 경우에, 복수 레벨의 계조 전압 중에서, 낮은 레벨의 계조 전압과 높은 레벨의 계조 전압의 2개의 계조 전압 이외의 중간 레벨의 계조 전압을 생성하는 내부 회로에 흐르는 전류를 저감시키고, 선택 회로는 생성 회로로부터의 낮은 레벨의 계조 전압과 높은 레벨의 계조 전압의 2개의 계조 전압으로부터, 표시 데이터에 따른 계조 전압을 선택한다.
표시 데이터, 전압 폴로워 회로, 계조 전압, 표시 패널

Description

표시 장치 및 표시용 구동 회로{DISPLAY APPARATUS AND DRIVING DEVICE FOR DISPLAY THEREOF}
도 1은 본 발명의 제1 실시 형태에 따른 전압 폴로워 회로의 구성을 도시하는 블록도.
도 2는 본 발명의 제1 실시 형태에 따른 전압 폴로워 회로의 구성을 도시하는 회로도.
도 3은 본 발명의 제1 실시 형태에 따른 전압 폴로워 회로의 구성을 도시하는 회로도.
도 4는 본 발명의 제1 실시 형태에 따른 계조 전압 생성 회로의 구성을 도시하는 회로도.
도 5는 본 발명의 제1 실시 형태에 따른 드레인 구동 회로의 구성을 도시하는 블록도.
도 6은 본 발명의 제1 실시 형태에 따른 드레인 구동 회로의 동작 설명도.
도 7은 본 발명의 제1 실시 형태에 따른 드레인 구동 회로의 동작을 나타내는 타이밍차트.
도 8은 본 발명의 제2 실시 형태에 따른 계조 전압 생성 회로의 구성을 도시하는 회로도.
도 9는 본 발명의 제3 실시 형태에 따른 계조 전압 생성 회로의 구성을 도시하는 회로도.
도 10은 본 발명의 제4 실시 형태에 따른 계조 전압 생성 회로의 구성을 도시하는 회로도.
도 11은 본 발명의 제5 실시 형태에 따른 계조 전압 생성 회로의 구성을 도시하는 회로도.
도 12는 본 발명의 계조 전압 생성 회로를 구비한 정보 처리 장치의 구성도.
<도면의 주요 부분에 대한 부호의 설명>
101, 201, 301 : 전압 폴로워 회로
102 : 차동 회로
103, 104 : 버퍼 회로
105 : 저항
106, 107 : 위상 보상 용량
401 : 계조 전압 생성 회로
410 : 래더 저항
410 : 래더 저항
501 : 드레인 구동 회로
502 : 데이터 래치 회로
503 : 데이터 반전 회로
504 : 계조 전압 선택 회로
801 : 스위치
802 : 스위치
803 : 정극성용 래더 저항
804 : 부극성용 래더 저항
901 : 스위치
902 : 스위치
1001 : 정극성용 저항
1002 : 부극성용 저항
1003 : 스위치
1101 : 6 비트용 저항
1102 : 1 비트용 저항
1103 : 스위치
본 발명은 표시 화소가 매트릭스 형상으로 배치된 표시 패널을 갖는 표시 장치 및 표시 데이터에 따른 계조 전압을 표시 패널로 출력하는 표시용 구동 회로에 관한 것으로, 특히, 액정이나 유기 EL, 플라즈마를 이용한 표시 장치 및 그 표시용 구동 회로에 관한 것이다.
JP-A-6-348235는, X 신호선과 Y 신호선을 갖는 액정 패널과, 계조 전압 발생 회로로부터 출력된 복수의 계조 신호로부터 표시해야 할 화상의 데이터 신호에 기초하여 하나의 계조 신호를 선택하고 액정 패널의 X 신호선에 출력하는 수평 드라이버와, 액정 패널의 Y 신호선에 액정 패널의 주사 신호를 출력하는 수직 드라이버를 개시하고 있다. 또한, 계조 전압 생성 회로는 고전위의 기준 전압과 저전위의 기준 전압 사이에 직렬로 접속된 복수의 고정 저항과, 고정 저항 사이의 접속점의 전압을 고전위의 기준 전압과 저전위의 기준 전압 사이에서 가변하는 전압 가변 수단을 갖는 것을 개시하고 있다. 또한, 고정 저항 사이의 접속점의 전압을 계조 신호로서 출력하는 것을 개시하고 있다. 또한, 전압 가변 수단이 고전위의 기준 전압과 저전위의 기준 전압 사이에 접속된 가변 저항과, 한쪽의 입력 단자가 가변 저항의 전압 가변 단자에 접속되며 출력 단자가 복수의 고정 저항 사이의 소정의 접속점에 접속된 연산 증폭기로 이루어지는 것을 개시하고 있다.
JP-A-10-142582는 전원 단자 Vcc와 접속 단자 GND 사이에, 저항 R0, R1, …, Rn으로 이루어지는 저항 래더 회로 및 R0', R1', …, Rn'로 이루어지는 저항 래더 회로를 접속하고, 2개의 저항 래더 회로 사이에 연산 증폭기 OP1, OP2, …, OPn을 접속하고, 저항 Rn-1', Rn'의 노드에 연산 증폭기 OP0으로 이루어지는 정전압 발생 회로를 접속하는 것을 개시하고 있다. 또한, 연산 증폭기 OPn, OP1의 출력 전류를 저항 Rn, R1에 의해 조정하여, 연산 증폭기 OP0의 출력 전류를 저항 Rn'에 의해 조정하는 것을 개시하고 있다.
JP-A-2001-22325는 정부(正負)의 기준 전압으로부터 정부 대칭인 복수의 참조 전압을 생성하는 전압 분할 회로와, 전압 분할 회로의 특정한 중간조에 대응하 는 정부 대칭인 한쌍의 전압 분할점에, 계조 조정용의 정부 대칭인 참조 전압을 공급하는 가변 전압 생성 회로 및 한쌍의 증폭기를 구비한 액정 표시 장치를 개시하고 있다. 또한, 정부의 기준 전압으로부터 정부 대칭인 복수의 참조 전압을 생성하는 전압 분할 회로와, 전압 분할 회로의 특정한 복수의 중간조에 대응하는 정부 대칭인 복수의 쌍의 전압 분할점에, 계조 조정용의 정부 대칭인 참조 전압을 공급하는 복수개의 가변 전압 생성 회로 및 복수의 쌍의 차동 증폭기를 구비한 액정 표시 장치를 개시하고 있다.
그러나, 상기 종래의 기술 어느 것도, 이하의 과제에 대해서는 고려하지 않고 있다.
첫째, 계조 전압 생성 회로의 출력은, 교류화 동작 등의 타이밍에서, 액정을 포함하는 용량 성분이 일제히 충방전된다. 이 충방전에 따른 급격한 전류 변화에 대하여, 위상을 보상하기 위해서, 일반적으로 전압 폴로워 회로의 출력에는 0.1∼10㎌의 안정화 용량이 접속된다. 이와 같이 안정화 용량은 그 값이 커, 계조 전압 생성 회로를 IC화해도, 안정화 용량을 IC의 외부에 설치할 필요가 있기 때문에, 부품 점수가 많아진다. 둘째, 액정 표시 장치에서는 눌어 붙는 현상의 화질 열화를 방지하기 위해서, 액정 인가 전압의 극성을 일정한 주기로 반전하는, 소위 교류화 동작이라고 불리는 동작이 필요하다. 이 때, 예를 들면 정극성, 부극성에 있어서 계조 전압군의 각 레벨을 다르게 하는, 소위 비대칭 구동이라고 불리는 방법에 의해, 공통 전압의 진폭 저감, 플리커 등의 화질 열화 방지 등의 효과가 있다. 이 비대칭 구동을, 계조 전압 생성 회로로 실현하기 위해서는, 기준 전압의 레벨을 정극성, 부극성에서 다르게 하면 된다. 그런데, 기준 전압의 레벨을 주기적으로 바꾸면, 안정화 용량이 충방전되기 때문에 소비 전력이 증가한다.
셋째, 액정 표시 장치에서는, 생성하는 계조 전압군의 레벨수에 비하여, 입력 표시 데이터가 갖는 색수가 적은 경우를 상정할 수 있다. 이 때, 불필요한 계조 전압도 래더 저항으로 생성되기 때문에, 결과적으로 래더 저항에는 쓸데없는 정상 전류가 흐른다.
본 발명의 제1 목적은, 안정화 용량을 필요로 하지 않는 전압 폴로워 회로를 제공하여, 부품 점수를 삭감한 표시 장치 및 그 표시용 구동 회로를 제공하는 것이다.
본 발명의 제2 목적은, 비대칭 구동 시에서의 안정화 용량의 충방전 전류를 억제하여, 소비 전력의 증가를 회피하는 표시 장치 및 그 표시용 구동 회로를 제공하는 것이다.
본 발명의 제3 목적은, 표시색수에 맞추어서 래더 저항에 흐르는 정상 전류의 낭비를 없애, 소비 전력의 증가를 회피하는 표시 장치 및 그 표시용 구동 회로를 제공하는 것이다.
일반적인 전압 폴로워 회로에서 가령 안정화 용량이 벗어난 경우, 가장 문제가 되는 것은, 위상 여유가 작아져서 발진하기 쉬워지는 것이다. 이것을 회피하기 위해서는, 전압 폴로워 회로의 출력과 부하 사이에 저항을 삽입하면 효과적이다.
따라서, 제1 목적을 달성하기 위해서, 본 발명의 전압 폴로워 회로는, 차동 회로, 제1 버퍼 회로 및 제2 버퍼 회로, 저항, 2개의 위상 보상 용량을 포함하고, 제1 버퍼 회로 및 제2 버퍼 회로의 출력이, 상호 저항을 통해 접속되어 있는 것과 동시에, 제1 버퍼 회로의 출력이 차동 회로의 입력에 피드백되며, 제2 버퍼 회로의 출력이 전압 폴로워 회로로서의 출력으로 되는 것을 특징으로 한다. 이와 같이, 전압 폴로워 회로의 출력과 차동 회로의 피드백점 사이에 저항을 삽입함으로써, 위상 여유를 크게 할 수 있어, 출력 동작이 안정된다. 동시에, 제2 버퍼 회로의 출력으로 직접 부하를 구동할 수 있기 때문에, 시상수를 작게 할 수 있어 전압 변동으로부터의 복귀 시간을 짧게 하는 것이 가능하다.
제2 목적을 달성하기 위해서, 본 발명은 정극성용, 부극성용 전압 폴로워 회로를 준비하고, 이들을 전환하는 것을 특징으로 한다. 이에 의해, 안정화 용량의 비대칭 구동에서도 안정화 용량에 인가되는 전위를 일정하게 하여 충방전을 억제할 수 있다.
제3 목적을 달성하기 위해서, 본 발명은 불필요한 계조 전압을 생성하는 부분의 래더 저항을 분리하거나, 혹은 고저항인 것으로 전환하는 스위치를 설치하는 것으로 하였다. 이에 의해, 표시 데이터가 갖는 색수에 맞추어서, 래더 저항에 흐르는 정상 전류를 최적화할 수 있기 때문에, 소비 전력의 증가를 회피하는 것이 가능하다.
도 1은 본 발명의 전압 폴로워 회로의 기본 구성이다. 본 발명의 전압 폴로워 회로(101)는 차동 회로(102), 제1 버퍼 회로 및 제2 버퍼 회로(103, 104), 저항 (105), 2개의 위상 보상 용량(예를 들면, 컨덴서)(106, 107)을 구비한다. 이 회로 구성의 특징은, 제1 버퍼 회로 및 제2 버퍼 회로(103, 104)의 출력이 상호 저항(105)을 통해 접속되어 있는 것과 동시에, 제1 버퍼 회로(103)의 출력이 차동 회로(102)의 입력에 피드백되고, 제2 버퍼 회로(104)의 출력이 전압 폴로워 회로(101)로서의 출력으로 되어 있는 점이다. 이와 같이, 전압 폴로워 회로(101)의 출력과 차동 회로(102)의 피드백점 사이에 저항(105)을 삽입함으로써, 위상 여유를 크게 할 수 있어 출력 동작이 안정된다. 동시에, 제2 버퍼 회로(104)의 출력으로 직접 부하를 구동할 수 있기 때문에, 시상수를 작게 할 수 있어, 전압 변동으로부터의 복귀 시간을 짧게 하는 것이 가능하다. 즉, 제1 버퍼 회로(103)는 위상 여유가 높아 발진을 방지하는 기능을 갖는다. 제2 버퍼 회로(104)는 스루 레이트가 높아, 귀환 시간을 작게 하는 기능을 갖는다.
차동 회로(102)는 전압 폴로워 회로(101)의 외부로부터의 입력과 피드백을 입력한다. 차동 회로(102)의 출력은 위상 보상 용량(107)을 통해 접지에 접속된다. 제1 버퍼 회로 및 제2 버퍼 회로(103, 104)는 차동 회로(102)의 출력을 입력한다. 제1 버퍼 회로(103)와 병렬로 위상 보상 용량(106)이 접속된다. 제2 버퍼 회로(104)의 출력은 전압 폴로워 회로(101)의 출력으로 된다. 제1 버퍼 회로(103)의 출력과 저항(105)을 통한 제2 버퍼 회로(104)의 출력이 차동 회로(102)로 피드백된다.
이하, 본 발명 제1 실시 형태를 도 2∼도 9를 이용하여 설명한다. 본 발명 제1 실시 형태는 상술한 안정화 용량을 필요로 하지 않는 전압 폴로워 회로의 실시 예로, 도 2와 도 3에 그 회로 구성을 도시한다.
도 2에서, 참조 부호(201)는 전압 폴로워 회로, 참조 부호(202∼211)는 MOS 트랜지스터, 참조 부호(212)는 저항, 참조 부호(213, 214)는 위상 보상 용량(예를 들면, 컨덴서)이다. 도 1에 대응시키면, 차동 회로(101)는 MOS 트랜지스터(202∼205)로 구성된 부분, 제1 버퍼 회로(103)는 MOS 트랜지스터(206)로 구성된 부분, 제2 버퍼 회로(104)는 MOS 트랜지스터(207∼211)로 구성된 부분에 상당한다.
도 3에 도시한 전압 폴로워 회로(301)는 도 2에 도시한 전압 폴로워 회로(201)에 대하여, MOS 트랜지스터의 P 채널과 N 채널, 및 전원 전압의 접속을 교체한 것이다.
여기서, 출력 가능한 전압 레벨의 범위에 대하여 생각하면, 전압 폴로워 회로(201)는 접지 전압 GND(저전압)에 가까운 측, 전압 폴로워 회로(301)는 전원 전압 VDD(고전압)에 가까운 측이 출력 범위로 된다. 따라서, 출력하는 계조 전압의 레벨에 따라서 쌍방을 구분하여 사용하는 것이 바람직하다. 또한, 소위 A급 증폭기를 베이스로 한 안정화 용량이 부가된 전압 폴로워 회로는 본 발명의 전압 폴로워 회로에 비교하여 출력 범위가 넓다. 그래서, 전원 전압 VDD, 접지 전압 GND에 보다 가까운 레벨의 계조 전압에 한해서는, 안정화 용량이 부가된 전압 폴로워 회로를 이용해도 된다.
이러한 사고방식에 기초한, 64 종류의 계조 전압을 생성하는 회로 구성의 일례를 나타낸다.
도 4는 계조 전압 생성 회로(401)의 구성을 도시하는 도면이다. 참조 부호 (402, 403, 408 및 409)는 소위 A급 증폭기를 베이스로 한 안정화 용량이 부가된 전압 폴로워 회로, 참조 부호(404, 405)는 상술한 본 발명의 전압 폴로워 회로(301), 참조 부호(406, 407)는 본 발명의 전압 폴로워 회로(201)이다. 도 4에서 알 수 있듯이, 전압 폴로워 회로(402∼409)는 이 순서로 출력하는 전압 레벨이 낮아지도록 배치되어 있다. 즉, 전압 폴로워 회로(402)로부터 전압 폴로워 회로(409)로, 전압 레벨이 점차로 낮게 된다. 참조 부호(410)는 래더 저항이고, 전압 폴로워 회로(402∼409)의 출력을 분압하여 계조 전압 V0∼V63을 생성하기 위한 것이다. 또, 본 발명의 계조 전압 생성 회로(401)에 있어서는, 기준 전압인 Vref를 외부로부터 입력하는 것이 아니고, 2 레벨의 기준 전압, 즉 하이 레벨의 기준 전압 VH와 로우 레벨의 기준 전압 VL을 입력하고, 이것을 래더 저항(411)으로 분압함으로써, 기준 전압 Vref를 생성하는 것으로 하였다. 이에 의해, 외부와의 배선 개수를 적게 할 수 있다. 이상 설명한 회로 구성에 의해, 계조 전압 생성 회로(401)는 64 종류의 계조 전압을 생성하는 것이 가능하다. 안정화 용량이 부가된 전압 폴로워 회로(402, 403, 408, 409)는 차동 회로의 출력이, 그 차동 회로의 입력으로 피드백된다. 한편, 차동 회로의 출력은 안정화 용량(412)(예를 들면, 컨덴서)을 통해 접지로 접속된다.
다음에, 계조 전압 생성 회로(401)를 포함하는 드레인 구동 회로의 구성과 동작을, 소위 공통 반전 구동을 실시하는 경우를 예로 들어 설명한다.
도 5는 드레인 구동 회로(501)의 블록도이다. 참조 부호(502)는 1 라인분의 표시 데이터를 래치하기 위한 데이터 래치 회로, 참조 부호(503)는 표시 데이터의 극성을 반전하기 위한 데이터 반전 회로, 참조 부호(504)는 계조 전압 생성 회로(401)에서 생성된 복수의 계조 전압 V0∼V63으로부터 데이터에 따른 계조 전압을 선택하기 위한 계조 전압 선택 회로이다. 우선, 드레인 구동 회로(501)는 외부의 액정 컨트롤러로부터, 1 주사 기간(1수평 기간)을 나타내는 CL1, 유효 표시 데이터의 전송 기간을 나타내는 EN, 교류화의 극성을 나타내는 M, 표시 데이터의 전송 클럭을 나타내는 CL2, 표시 데이터를 나타내는 DATA의 각 신호가 입력된다. 또, 본 실시예에 있어서, DATA는 1 화소에 대하여 각각 복수 비트(예를 들면, 6 비트)의 계조 정보를 갖는 것으로 한다.
도 6에 드레인 구동부 회로(501)의 동작예를 나타낸다. 데이터 래치 회로(502)는, EN이 하이(=1)의 기간에서의 DATA를, CL2를 취득 클럭으로서 1 라인분 저장하고, 저장한 DATA를 CL1에 동기하여 일제히 LD로서 출력하는 동작을 반복한다. 데이터 반전 회로(503)는 LD와 M을 입력하고, M이 로우 레벨(=0)일 때에는 LD를 그대로, M이 하이 레벨(=1)인 경우에는 LD를 반전하여 PD로서 출력한다. 계조 전압 선택 회로(504)는, PD의 값에 따라 입력되는 계조 전압 V0∼V63 중에서 하나를 선택하여 VD로서 출력한다.
도 7에, 드레인 구동 회로(501)의 동작을 집약한 타이밍차트를 도시한다. 도 7에서 알 수 있듯이, 표시 데이터에 따른 전압 레벨을 CL1에 따라서 출력하고 있고, 일반적인 공통 반전 구동의 구동 파형을 실현하고 있다.
여기서, 드레인 구동 회로(501)를 IC화하여, 실제의 특성을 측정하였다. 우선, 출력 범위에 관해서는, 본 발명의 전압 폴로워 회로(404, 405)는 (VDD-0.6V) 이하, 본 발명의 전압 폴로워 회로(406, 407)에서는, (GND+0.8V) 이상이었다. 또한, 구동 회로의 앞에 120×160 화소, 2인치의 TFT 액정을 접속하여, 프레임 주파수 60㎐로 공통 반전 구동을 실시한 결과, 모든 계조 전압에 발진 등의 문제가 없이 양호한 표시를 얻었다.
이상의 점에서, 본 발명의 전압 폴로워 회로(404∼407)는 안정화 용량(412)이 없어도 양호한 특성을 얻을 수 있기 때문에, 종래의 드레인 구동 회로와 비교하여, 안정화 용량의 부품 점수를 삭감하는 것이 가능하다. 또, 본 발명의 계조 전압 생성 회로(401)에서는 안정화 용량이 부가된 전압 폴로워 회로를 조합하였지만, 이 구성에 한정되는 것은 아니다. 예를 들면, 전원 전압 VDD와 접지 전압 GND의 근방을 사용하지 않는 것이면, 본 발명의 전압 폴로워 회로(201, 301)만으로 구성하는 것도 가능하다.
다음에, 본 발명의 다른 실시 형태를, 도 8∼도 10을 이용하여 설명한다. 본 발명의 다른 실시 형태는, 비대칭 구동 시에서의 안정화 용량의 충방전 억제를 실현하기 위한 계조 전압 생성 회로이다. 상술한 바와 마찬가지로, 정극성용, 부극성용 전압 폴로워 회로를 준비하고 이들을 전환하여 사용하는 것이다.
도 8에 본 발명의 제2 실시 형태에 따른 계조 전압 생성 회로의 구성을 나타내는 회로도를 도시한다. 참조 부호(801, 802)는 정극성용, 부극성용의 계조 전압을 전환하는 스위치, 참조 부호(803)은 정극성용의 계조 전압을 생성하는 래더 저항, 참조 부호(804)는 부극성용 계조 전압을 생성하는 래더 저항이다. 그 밖의 구성 요소는, 도 4에서 도시한 계조 전압 생성 회로(401)의 구성 요소와 동일하다. 이 회로 구성의 특징은 래더 저항(803, 804)과 안정화 용량이 부가된 전압 폴로워 회로(402, 403, 408, 409)가 각각 정극성용과 부극성용의 2 종류로 준비되고, 이것을 액정 컨트롤러로부터의 교류화 신호로 전환하는 스위치를 설치한 점에 있다. 여기서, 안정화 용량이 부가된 전압 폴로워 회로(402, 403, 408, 409)에 관해서는, 이 회로의 출력을 스위치로 전환하는 구성으로 하였다. 안정 용량이 부가된 전압 폴로워 회로(402, 403, 408, 409)에 대해서는, 그 후단에 스위치(801)가 배치되고, 본 발명의 안정 용량이 부가되지 않은 전압 폴로워 회로(404∼407)에 대해서는, 그 전단에 스위치(802)가 배치된다. 예를 들면, 스위치(801)는 교류화 신호가 로우(=0)인 기간에는, 기준 전압 VHP와 기준 전압 VLP로부터 정극성용 래더 저항(803)에 의해 분압된 기준 전압을 선택하고, 교류화 신호가 하이(=1)인 기간에는 기준 전압 VHN과 기준 전압 VLN로부터 부극용 래더 저항(804)에 의해 분압된 기준 전압을 선택한다. 이 구성에 의해, 전압 폴로워 회로(402, 403, 408, 409)의 출력은 변동하지 않게 되어, 안정화 용량(412)의 충방전을 회피할 수 있다. 한편, 안정 용량을 필요로 하지 않는 본 발명의 전압 폴로워 회로(404∼407)에 관해서는, 증폭기 입력의 전단에 스위치(802)를 설치하는 구성으로 하였다. 이 이유는 증폭기 입력의 후단에 스위치를 설치하는 구성에 비하여 증폭기의 사용 개수를 삭감할 수 있기 때문이다. 스위치(802)는 상술한 바와 마찬가지로, 스위치(802)는 교류화 신호가 로우(=0)인 기간에는 기준 전압 VHP와 기준 전압 VLP로부터 정극성용 래더 저항(803)에 의해 분압된 기준 전압을 선택하고, 교류화 신호가 하이(=1)인 기간에는 기준 전압 VHN과 기준 전압 VLN부터 부극용 래더 저항(804)에 의해 분압된 기준 전 압을 선택한다.
도 9에, 본 발명의 제3 실시 형태에 따른 계조 전압 생성 회로의 구성을 나타내는 회로도를 도시한다. 참조 부호(901)는 2개의 안정화 용량(412)과 전압 폴로워 회로와의 접속을 선택적으로 전환하는 스위치이고, 참조 부호(902)는 정극성용과 부극성용의 래더 저항으로 생성된 기준 전압을 선택하는 스위치이다. 도 9에서 알 수 있듯이, 이 회로 구성에서는 안정화 용량(412)만을 정극성용, 부극성용별로 준비함과 함께, 전압 폴로워 회로(402, 403, 408, 409)와의 접속을 선택적으로 전환하는 스위치를 설치하였다. 이에 의해, 도 8에 도시한 제2 실시 형태의 계조 전압 생성 회로와 비교하여, 전압 폴로워 회로(402, 403, 408, 409)가 1 기준 전압당 1개로 되기 때문에, 회로 규모를 작게 할 수 있다. 스위치(902)는 전압 폴로워 회로의 전단에 배치된다. 스위치(901)는 교류화 신호가 로우(=0)인 기간에는, 2개의 안정화 용량(412) 중 정극용 안정화 용량(412)을 선택하고, 교류화 신호가 하이(=1)인 기간에는, 2개의 안정화 용량(412) 중 부극용 안정화 용량(412)을 선택한다. 도 10에, 본 발명의 제4 실시 형태에 따른 계조 전압 생성 회로의 구성을 나타내는 회로도를 도시한다. 참조 부호(1001)는 정극성용의 저항, 참조 부호(1002)는 부극성용의 저항이고, 참조 부호(1003)는 기준 전압을 생성하는 래더 저항과, 정극성용의 저항(1001)과 부극성용 저항(1002)과의 접속을 선택적으로 전환하는 스위치이다. 도 10에 도시한 회로 구성의 목적은 기준 전압을 생성하는 래더 저항을 일체화하는 것이다. 즉, 도 8의 계조 전압 생성 회로의 래더 저항(803) 또는 래더 저항(804) 중 어느 것인가가 불필요하게 된다. 저항(1001)과 저항(1002)의 저항치 를 다른 값으로 하면, 정극성, 부극성에 있어서 다른 레벨의 계조 전압을 발생하는 것이 가능하다. 또, 이 구성은 래더 저항의 상측과 하측에 저항(1001)과 저항(1002)을 설치한 쪽이 조정의 자유도가 높기 때문에 바람직하다. 스위치(1003)는 교류화 신호가 로우(=0)인 기간에는 정극성용의 저항(1001)을 선택하고, 교류화 신호가 하이(=1)인 기간에는 부극용의 저항(1002)을 선택한다.
이상 설명한 바와 같이, 본 발명의 제2 실시 형태 내지 제4 실시 형태에 따른 계조 전압 생성 회로는, 소위 비대칭 구동을 행한 경우에도, 전압 폴로워 회로에 접속되는 안정화 용량의 충방전을 회피하는 것이 가능하다. 따라서, 보다 저소비 전력의 드레인 구동 회로를 제공할 수 있다.
도 11에 본 발명의 제5 실시 형태에 따른 계조 전압 생성 회로의 구성을 나타내는 회로도를 도시한다. 본 발명의 제5 실시 형태에서는 래더 저항에 흐르는 정상 전류의 낭비를 없애는 것을 목적으로, 표시 데이터가 갖는 색수에 맞추어서 래더 저항에 흐르는 정상 전류를 최적화하는 방법에 대하여 설명한다. 또, 본 제5 실시 형태에서는, 표시 데이터가 갖는 색수 정보가 다수 비트(예를 들면, 복수 비트의 6 비트)와 소수 비트(예를 들면, 단수 비트의 1 비트)인 경우가 있어, 외부의 액정 컨트롤러로부터 제공되는 정보에 따라, 어느 쪽의 상태로 할 것인지를 결정하는 것으로 한다. 즉, 표시 데이터가 갖는 색수 정보가 6 비트의 경우에는 64 종류의 계조 전압(V0∼V63) 모두를 사용하는 것으로 하고, 1 비트의 경우에는, 양단의 계조 전압(V0과 V63)만을 사용하는 것으로 한다.
참조 부호(1101)는 6 비트용 저항, 참조 부호(1102)는 1 비트용 저항, 참조 부호(1103)는 계조 전압을 생성하는 래더 저항과, 6 비트용 저항(1101)과 1 비트용 저항(1102)과의 접속을, 색수 정보에 따라 전환하는 스위치이다. 스위치(1103)는, 예를 들면 색수 정보가 하이(=1)이면 6 비트 표시 모드라고 인식하여 6 비트용 저항(1101)을 선택하고, 색수 정보가 로우(=0)이면 1 비트 표시 모드라고 인식하여 1 비트용 저항(1102)을 선택한다. 여기서, 1 비트 표시용 저항의 값은 6 비트용 저항(1101)에 비하여 충분히 커지도록 사전에 결정하고, 이 저항을 선택했을 때에는 래더 저항에 흐르는 전류가 저감되도록 하였다. 이것은, 앞서 설명한 바와 같이, 색수가 1 비트의 표시 모드일 때에는 양단의 계조 전압(V0과 V63)만을 사용하기 때문에, 그 밖의 계조 전압의 레벨이 변동해도 표시에 영향을 주지 않는 것을 이용한 것이다. 표시 데이터가 소수 비트인 경우에는 표시 데이터의 계조수가 적고, 표시 데이터가 다수 비트의 경우에는 표시 데이터의 계조수가 많다. 또한, 6 비트용 저항(1101) 및 1 비트용 저항(1102) 및 스위치(1103) 대신에 가변 저항을 이용하고, 스위치(1103) 대신에, 가변 저항 제어 회로를 이용해도 된다. 그리고, 가변 저항 제어 회로는, 예를 들면 색수 정보가 하이(=1)이면 6 비트 표시 모드라고 인식하여 가변 저항의 저항치를 작게 하고, 색수 정보가 로우(=0)이면 1 비트 표시 모드라고 인식하여 가변 저항치를 높게 한다.
이상 설명한 바와 같이, 본 발명의 제5 실시 형태에 따른 계조 전압 생성 회로는, 색수의 정보에 따라서, 계조 전압 생성용 래더 저항에 흐르는 전류치를 제어하는 것이 가능하다. 따라서, 보다 저소비 전력의 드레인 구동 회로를 제공할 수 있다. 또, 본 발명의 제5 실시 형태에서는 6 비트용 저항과 1 비트용 저항의 2 종 류를 준비하였지만, 이것에 한정되는 것은 아니며, 예를 들면 1 비트의 표시 모드 시에는, V0과 V63을 래더 저항으로부터 완전히 분리해도 된다.
따라서, 본 발명의 제5 실시 형태에 따른 계조 전압 생성 회로를 휴대 전화나 PDA 등의 저전력이 요구되는 정보 처리 장치에 적용한 경우, 해당 정보 처리 장치의 대기 시에 해당 정보 처리 장치의 MPU가 색수가 적다고 하는 정보를 계조 전압 생성 회로에 지시하고, 해당 정보 처리 장치의 통화 시(통신 시)에, 해당 정보 처리 장치의 MPU가 색수가 많다고 하는 정보를 계조 전압 생성 회로에 지시해도 된다. 즉, 해당 정보 처리 장치는 사용자가 이용하는 경우에는 다수 계조의 표시를 행하고, 사용자가 이용하지 않은 경우에는 소수 계조의 표시를 행한다. 이것에 의해서, 사용자가 이용하지 않은 경우의 계조 전압 생성 회로의 소비 전력을 저감할 수 있어, 해당 정보 처리 장치의 소비 전력을 저감할 수 있다.
도 12에, 본 발명의 계조 전압 생성 회로를 구비한 정보 처리 장치의 구성도를 도시한다. 정보 처리 장치(1)는 표시 데이터를 표시하는 표시 장치(2)와 연산 처리를 행하는 MPU(3)를 구비한다. 표시 장치(2)는 표시 화소가 매트릭스 형상으로 배열된 표시 패널(4)과, 표시 데이터에 따른 계조 전압을 생성하고, 그 계조 전압을 표시 패널(4)에 인가하는 드레인 구동 회로(501)와, 계조 전압을 인가해야 할 화소의 라인을 선택하는 게이트 구동 회로(5)와, 드레인 구동 회로(501)와 게이트 구동 회로(5)의 동작 전원을 생성하는 시스템 전원 생성 회로(6)를 구비한다. 시스템 전원 생성 회로(6)는 드레인 구동 회로(501)의 기준 전압 VH, VL, VHP, VLH, VHN, VLN이나 전원 전압 VDD를 생성한다. 드레인 구동 회로(501)는 복수의 계조 전압 V0∼V63을 생성하는 계조 전압 생성 회로(401)와, 복수의 계조 전압 V0∼V63으로부터 표시 데이터에 따른 하나의 계조 전압을 선택하는 계조 전압 생성 회로(504)와, MPU(3)로부터 표시 데이터와 제어 신호를 수신하는 시스템 인터페이스(505)와, 1 프레임분의 표시 데이터를 일시적으로 저장하는 표시 메모리(506)(예를 들면, RAM)과, 표시 패널(4)의 특성에 따른 계조 전압 특성을 설정하는 제어 레지스터(507)를 구비한다. 제어 레지스터(507)는 계조 번호와 계조 전압과의 관계의, 진폭을 조정하기 위한 레지스터와, 기울기를 조정하기 위한 레지스터와, 미세 조정하기 위한 레지스터를 구비한다.
또, 본 발명의 제1∼제5 실시 형태에 있어서는, 공통 반전 구동을 예로 설명하였지만, 이에 한정되는 것은 아니며, 그 밖의 구동 방식으로서 알려져 있는 도트 반전 구동, 열단위 반전 구동에 대해서도 마찬가지의 사고방식으로 적용 가능하다.
본 발명의 드레인 구동 회로에 따르면, 외부의 안정화 용량의 사용 개수를 삭감하거나 불요로 할 수 있기 때문에, 저비용화를 도모하는 것이 가능하다. 또한, 외부에 안정화 용량을 설치한 경우에도 안정화 용량 자체가 충방전하지 않는 회로 구성이기 때문에, 저소비 전력화가 도모된다. 또한, 입력 표시 데이터가 갖는 색수에 맞추어 필요한 정상 전류를 제어할 수 있기 때문에, 한층 저소비 전력화가 도모된다.

Claims (11)

  1. 표시 데이터에 따른 계조 전압을 표시 패널에 출력하기 위한 표시용 구동 회로에 있어서,
    복수 레벨의 기준 전압을 저항에 의해 분할하여 복수 레벨의 계조 전압을 생성하는 생성 회로와,
    상기 생성 회로로부터의 상기 복수 레벨의 계조 전압으로부터, 상기 표시 데이터에 따른 상기 계조 전압을 선택하는 선택 회로
    를 포함하고,
    상기 생성 회로는, 상기 표시 패널에 표시해야 할 색수가 적은 경우에, 상기 복수 레벨의 계조 전압 중에서, 낮은 레벨의 계조 전압과 높은 레벨의 계조 전압의 2개의 계조 전압 이외의 중간 레벨의 계조 전압을 생성하는 내부 회로에 흐르는 전류를 저감시키고,
    상기 선택 회로는, 상기 생성 회로로부터의 상기 낮은 레벨의 계조 전압과 높은 레벨의 계조 전압의 2개의 계조 전압으로부터, 상기 표시 데이터에 따른 상기 계조 전압을 선택하는 것을 특징으로 하는 표시용 구동 회로.
  2. 제1항에 있어서,
    상기 복수 레벨의 계조 전압은, 제0번째~제63번째의 64 레벨의 계조 전압이고,
    상기 낮은 레벨의 계조 전압과 높은 레벨의 계조 전압의 2개의 계조 전압은, 제0번째의 계조 전압과 제63번째의 계조 전압이고,
    상기 중간 레벨의 계조 전압은, 제1번째~제62번째의 계조 전압인 것을 특징으로 하는 표시용 구동 회로.
  3. 제1항 또는 제2항에 있어서,
    상기 표시 패널에 표시해야 할 색수가 많은 경우에, 상기 표시 데이터는 6비트이고,
    상기 표시 패널에 표시해야 할 색수가 적은 경우에, 상기 표시 데이터는 2비트인 것을 특징으로 하는 표시용 구동 회로.
  4. 제1항 또는 제2항에 있어서,
    상기 표시 패널에 표시해야 할 색수가 적은지의 여부는, 상기 표시용 구동 회로 외부의 MPU에 의해 판단되고,
    상기 표시용 구동 회로는, 상기 표시 패널에 표시해야 할 색수가 적은 것을 나타내는 정보를, 상기 외부의 MPU로부터 수신하는 것을 특징으로 하는 표시용 구동 회로.
  5. 제1항에 있어서,
    상기 낮은 레벨의 계조 전압과 상기 중간 레벨의 계조 전압 간을 분할하는 저항의 저항치, 및 상기 중간 레벨의 계조 전압과 상기 높은 레벨의 계조 전압 간을 분할하는 저항의 저항치를 전환하는 회로를 구비하고,
    상기 전환 회로는, 상기 표시 패널에 표시해야 할 색수가 적은 경우에, 상기 낮은 레벨의 계조 전압과 상기 중간 레벨의 계조 전압 간을 분할하는 저항의 저항치, 및 상기 중간 레벨의 계조 전압과 상기 높은 레벨의 계조 전압 간을 분할하는 저항의 저항치를 크게 하는 것을 특징으로 하는 표시용 구동 회로.
  6. 제5항에 있어서,
    상기 낮은 레벨의 계조 전압과 상기 중간 레벨의 계조 전압 간을 분할하는 저항은, 서로 병렬로 접속된 고저항치의 저항과 저저항치의 저항을 포함하고,
    상기 중간 레벨의 계조 전압과 상기 높은 레벨의 계조 전압 간을 분할하는 저항은, 서로 병렬로 접속된 고저항치의 저항과 저저항치의 저항을 포함하고,
    상기 전환 회로는, 상기 표시 패널에 표시해야 할 색수가 적은 경우에, 상기 낮은 레벨의 계조 전압과 상기 중간 레벨의 계조 전압 간을 분할하는 저항 중 고저항치의 저항을 선택하고, 상기 중간 레벨의 계조 전압과 상기 높은 레벨의 계조 전압 간을 분할하는 저항 중 고저항치의 저항을 선택하는 것을 특징으로 하는 표시용 구동 회로.
  7. 제5항에 있어서,
    상기 낮은 레벨의 계조 전압과 상기 중간 레벨의 계조 전압 간을 분할하는 저항, 및 상기 중간 레벨의 계조 전압과 상기 높은 레벨의 계조 전압 간을 분할하는 저항은 가변 저항이고,
    상기 전환 회로는, 상기 표시 패널에 표시해야 할 색수가 적은 경우에, 상기 낮은 레벨의 계조 전압과 상기 중간 레벨의 계조 전압 간을 분할하는 가변 저항의 저항치, 및 상기 중간 레벨의 계조 전압과 상기 높은 레벨의 계조 전압 간을 분할하는 가변 저항의 저항치를 크게 하는 것을 특징으로 하는 표시용 구동 회로.
  8. 표시 데이터에 따른 계조 전압을 표시 패널에 출력하기 위한 표시용 구동 회로에 있어서,
    복수 레벨의 기준 전압을 저항에 의해 분할하여 복수 레벨의 계조 전압을 생성하는 생성 회로와,
    상기 생성 회로로부터의 상기 복수 레벨의 계조 전압으로부터, 상기 표시 데이터에 따른 상기 계조 전압을 선택하는 선택 회로
    를 포함하고,
    상기 생성 회로는, 상기 표시 패널에 표시해야 할 색수가 적은 경우에, 상기 복수 레벨의 계조 전압 중, 낮은 레벨의 계조 전압과 높은 레벨의 계조 전압의 2개의 계조 전압 이외의 중간 레벨의 계조 전압을 생성하는 내부 회로를 분리하고,
    상기 선택 회로는, 상기 생성 회로로부터의 상기 낮은 레벨의 계조 전압과 높은 레벨의 계조 전압의 2개의 계조 전압으로부터, 상기 표시 데이터에 따른 상기 계조 전압을 선택하는 것을 특징으로 하는 표시용 구동 회로.
  9. 제8항에 있어서,
    상기 복수 레벨의 계조 전압은, 제0번째 ~ 제63번째의 64 레벨의 계조 전압이고,
    상기 낮은 레벨의 계조 전압과 높은 레벨의 계조 전압의 2개의 계조 전압은, 제0번째의 계조 전압과 제63번째의 계조 전압이고,
    상기 중간 레벨의 계조 전압은, 제1번째 ~ 제62번째의 계조 전압인 것을 특징으로 하는 표시용 구동 회로.
  10. 제8항 또는 제9항에 있어서,
    상기 표시 패널에 표시해야 할 색수가 많은 경우에, 상기 표시 데이터는 6비트이고,
    상기 표시 패널에 표시해야 할 색수가 적은 경우에, 상기 표시 데이터는 2비트인 것을 특징으로 하는 표시용 구동 회로.
  11. 제8항 또는 제9항에 있어서,
    상기 표시 패널에 표시해야 할 색수가 적은지의 여부는, 상기 표시용 구동 회로 외부의 MPU에 의해 판단되고,
    상기 표시용 구동 회로는, 상기 표시 패널에 표시해야 할 색수가 적은 것을 나타내는 정보를, 상기 외부의 MPU로부터 수신하는 것을 특징으로 하는 표시용 구동 회로.
KR1020050004941A 2001-06-07 2005-01-19 표시 장치 및 표시용 구동 회로 KR100636774B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001171889A JP4437378B2 (ja) 2001-06-07 2001-06-07 液晶駆動装置
JPJP-P-2001-00171889 2001-06-07

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0030576A Division KR100511040B1 (ko) 2001-06-07 2002-05-31 표시 장치 및 표시용 구동 회로

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020060039258A Division KR100681380B1 (ko) 2001-06-07 2006-05-01 표시 장치 및 표시용 구동 회로

Publications (2)

Publication Number Publication Date
KR20050023365A KR20050023365A (ko) 2005-03-09
KR100636774B1 true KR100636774B1 (ko) 2006-10-23

Family

ID=19013587

Family Applications (3)

Application Number Title Priority Date Filing Date
KR10-2002-0030576A KR100511040B1 (ko) 2001-06-07 2002-05-31 표시 장치 및 표시용 구동 회로
KR1020050004941A KR100636774B1 (ko) 2001-06-07 2005-01-19 표시 장치 및 표시용 구동 회로
KR1020060039258A KR100681380B1 (ko) 2001-06-07 2006-05-01 표시 장치 및 표시용 구동 회로

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR10-2002-0030576A KR100511040B1 (ko) 2001-06-07 2002-05-31 표시 장치 및 표시용 구동 회로

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020060039258A KR100681380B1 (ko) 2001-06-07 2006-05-01 표시 장치 및 표시용 구동 회로

Country Status (5)

Country Link
US (5) US6781605B2 (ko)
JP (1) JP4437378B2 (ko)
KR (3) KR100511040B1 (ko)
CN (1) CN1223977C (ko)
TW (1) TW588314B (ko)

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW526464B (en) * 2000-03-10 2003-04-01 Sharp Kk Data transfer method, image display device and signal line driving circuit, active-matrix substrate
JP3533185B2 (ja) * 2001-01-16 2004-05-31 Necエレクトロニクス株式会社 液晶ディスプレイの駆動回路
JP2002270768A (ja) * 2001-03-08 2002-09-20 Nec Corp Cmos基準電圧回路
JP3807322B2 (ja) * 2002-02-08 2006-08-09 セイコーエプソン株式会社 基準電圧発生回路、表示駆動回路、表示装置及び基準電圧発生方法
JP2003241716A (ja) * 2002-02-14 2003-08-29 Fujitsu Ltd 液晶表示パネルの駆動回路
JP2004086146A (ja) * 2002-06-27 2004-03-18 Fujitsu Display Technologies Corp 液晶表示装置の駆動方法及び駆動制御回路、及びそれを備えた液晶表示装置
JP2004085806A (ja) * 2002-08-26 2004-03-18 Nec Yamagata Ltd 表示パネルの駆動装置
JP4177065B2 (ja) * 2002-10-03 2008-11-05 三菱電機株式会社 液晶表示装置
JP4467877B2 (ja) 2002-11-08 2010-05-26 富士通マイクロエレクトロニクス株式会社 表示装置の駆動方法、及び表示装置の駆動回路
JP4284494B2 (ja) 2002-12-26 2009-06-24 カシオ計算機株式会社 表示装置及びその駆動制御方法
TWI224299B (en) * 2003-01-30 2004-11-21 Richtek Technology Corp Gamma voltage generator allowing individual adjustments and method thereof
JP4256717B2 (ja) * 2003-05-14 2009-04-22 シャープ株式会社 液晶駆動装置及び液晶表示装置
JP2005010276A (ja) * 2003-06-17 2005-01-13 Seiko Epson Corp ガンマ補正回路、液晶駆動回路、表示装置、電源回路
JP2005037746A (ja) * 2003-07-16 2005-02-10 Mitsubishi Electric Corp 画像表示装置
US7446747B2 (en) 2003-09-12 2008-11-04 Intersil Americas Inc. Multiple channel programmable gamma correction voltage generator
JP4589614B2 (ja) * 2003-10-28 2010-12-01 株式会社 日立ディスプレイズ 画像表示装置
US7420552B2 (en) * 2004-03-16 2008-09-02 Matsushita Electric Industrial Co., Ltd. Driving voltage control device
EP1583070A1 (en) * 2004-03-30 2005-10-05 STMicroelectronics S.r.l. Method for designing a structure for driving display devices
JP2005284201A (ja) * 2004-03-31 2005-10-13 Nec Electronics Corp 半導体装置
CN101031951B (zh) * 2004-09-30 2012-04-04 富士通株式会社 液晶显示装置
JP4738867B2 (ja) * 2004-10-22 2011-08-03 ルネサスエレクトロニクス株式会社 表示装置用駆動装置
JP5000124B2 (ja) * 2004-11-12 2012-08-15 三星電子株式会社 表示装置及びその駆動方法
KR101071259B1 (ko) 2004-11-26 2011-10-10 삼성전자주식회사 표시 장치 및 그 구동 방법
US7940286B2 (en) * 2004-11-24 2011-05-10 Chimei Innolux Corporation Display having controllable gray scale circuit
JP2006178047A (ja) * 2004-12-21 2006-07-06 Sharp Corp 映像信号線駆動回路およびそれを備える液晶表示装置
KR20060075118A (ko) * 2004-12-28 2006-07-04 삼성전자주식회사 감마전압 생성장치 및 이의 감마전압 테스트 방법
US20080246712A1 (en) * 2005-01-18 2008-10-09 Nxp B.V. Programmable Gray Level Generation Unit
JP4836469B2 (ja) * 2005-02-25 2011-12-14 ルネサスエレクトロニクス株式会社 階調電圧発生回路
JP2006276114A (ja) * 2005-03-28 2006-10-12 Sanyo Epson Imaging Devices Corp 液晶表示装置
US8866707B2 (en) * 2005-03-31 2014-10-21 Semiconductor Energy Laboratory Co., Ltd. Display device, and apparatus using the display device having a polygonal pixel electrode
JP2006318381A (ja) * 2005-05-16 2006-11-24 Seiko Epson Corp 電圧発生回路
KR20060131390A (ko) * 2005-06-16 2006-12-20 삼성전자주식회사 표시 장치, 표시 장치의 구동 장치 및 집적 회로
KR101182300B1 (ko) * 2005-09-06 2012-09-20 엘지디스플레이 주식회사 액정표시장치의 구동회로 및 이의 구동방법
JP4647448B2 (ja) * 2005-09-22 2011-03-09 ルネサスエレクトロニクス株式会社 階調電圧発生回路
KR20070054802A (ko) * 2005-11-24 2007-05-30 삼성전자주식회사 액정 표시 장치의 구동 장치
JP4696057B2 (ja) * 2006-01-11 2011-06-08 パナソニック株式会社 電圧発生システム及び表示システム
CN101000738A (zh) * 2006-01-11 2007-07-18 松下电器产业株式会社 电压产生系统
US7253755B1 (en) * 2006-02-16 2007-08-07 General Dynamics C4 Systems, Inc. High dynamic range analog to digital converter architecture
JP4528748B2 (ja) * 2006-07-20 2010-08-18 Okiセミコンダクタ株式会社 駆動回路
US7504979B1 (en) * 2006-08-21 2009-03-17 National Semiconductor Corporation System and method for providing an ultra low power scalable digital-to-analog converter (DAC) architecture
US7692644B2 (en) * 2006-10-13 2010-04-06 Hitachi Displays, Ltd. Display apparatus
JP4936854B2 (ja) * 2006-10-25 2012-05-23 ルネサスエレクトロニクス株式会社 表示装置、及び表示パネルドライバ
JP4528759B2 (ja) * 2006-11-22 2010-08-18 Okiセミコンダクタ株式会社 駆動回路
JP2008145833A (ja) * 2006-12-12 2008-06-26 Nec Electronics Corp 駆動ドライバ及び表示装置
JP5395328B2 (ja) * 2007-01-22 2014-01-22 株式会社ジャパンディスプレイ 表示装置
CN101872585B (zh) 2007-01-22 2013-07-17 株式会社日立显示器 显示装置
CN101595516A (zh) * 2007-01-31 2009-12-02 Nxp股份有限公司 针对显示驱动信号的伽玛校正的方法及装置
JP2008191443A (ja) * 2007-02-06 2008-08-21 Nec Electronics Corp 表示ドライバic
JP2008191442A (ja) * 2007-02-06 2008-08-21 Nec Electronics Corp 表示ドライバic
JP2008233864A (ja) * 2007-02-23 2008-10-02 Seiko Epson Corp ソースドライバ、電気光学装置、投写型表示装置及び電子機器
JP5374867B2 (ja) * 2007-02-23 2013-12-25 セイコーエプソン株式会社 ソースドライバ、電気光学装置、投写型表示装置及び電子機器
US20080309681A1 (en) * 2007-06-13 2008-12-18 Wei-Yang Ou Device and method for driving liquid crystal display panel
JP5280649B2 (ja) * 2007-06-15 2013-09-04 ラピスセミコンダクタ株式会社 Lcdパネル駆動回路
JP5057868B2 (ja) * 2007-07-06 2012-10-24 ルネサスエレクトロニクス株式会社 表示装置、及び表示パネルドライバ
KR101422146B1 (ko) * 2007-08-08 2014-07-23 삼성디스플레이 주식회사 구동장치, 이를 갖는 액정표시장치 및 액정표시장치의구동방법
CN101388182B (zh) * 2007-09-14 2010-11-10 群康科技(深圳)有限公司 液晶显示器和使用该液晶显示器的计算机系统
CN101399021B (zh) * 2007-09-29 2010-08-11 北京京东方光电科技有限公司 伽玛电压产生装置及液晶显示装置
US7868809B2 (en) * 2007-12-21 2011-01-11 International Business Machines Corporation Digital to analog converter having fastpaths
US7710302B2 (en) * 2007-12-21 2010-05-04 International Business Machines Corporation Design structures and systems involving digital to analog converters
JP4466735B2 (ja) * 2007-12-28 2010-05-26 ソニー株式会社 信号線駆動回路および表示装置、並びに電子機器
TW200944981A (en) * 2008-04-17 2009-11-01 Chunghwa Picture Tubes Ltd Resistive module, voltage divider and related layout methods thereof
US20100321361A1 (en) 2009-06-19 2010-12-23 Himax Technologies Limited Source driver
JP2011008028A (ja) * 2009-06-25 2011-01-13 Sony Corp 信号線駆動回路および表示装置、並びに電子機器
TWI441146B (zh) * 2009-10-16 2014-06-11 Au Optronics Corp 顯示面板驅動電路、顯示面板、與其驅動方法
WO2011048723A1 (ja) * 2009-10-22 2011-04-28 パナソニック株式会社 表示パネル駆動用の半導体集積回路、表示パネルの駆動モジュールおよび表示装置
KR101050693B1 (ko) * 2010-01-19 2011-07-20 주식회사 실리콘웍스 소스 드라이버의 감마전압 출력 회로
KR20110107025A (ko) * 2010-03-24 2011-09-30 삼성전자주식회사 디스플레이 장치 및 디스플레이 장치의 제어 방법
KR101101585B1 (ko) * 2010-08-27 2012-01-02 삼성전기주식회사 레벨 시프트
JP5674594B2 (ja) 2010-08-27 2015-02-25 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の駆動方法
JP5596477B2 (ja) * 2010-09-15 2014-09-24 ラピスセミコンダクタ株式会社 表示パネルの駆動装置
KR101141554B1 (ko) * 2010-10-28 2012-05-04 에스케이하이닉스 주식회사 전압 발생 회로 및 신호 처리 회로
CN102254530B (zh) * 2011-07-12 2013-04-10 深圳市华星光电技术有限公司 伽马缓冲器输出补偿电路、驱动电路及其阻值设置方法
KR101922461B1 (ko) * 2011-12-12 2018-11-28 엘지디스플레이 주식회사 액정표시장치
KR20140025169A (ko) * 2012-08-21 2014-03-04 삼성디스플레이 주식회사 디지털 아날로그 변환기, 디스플레이 구동 회로 및 그것을 포함하는 표시 장치
KR20140037413A (ko) * 2012-09-18 2014-03-27 삼성디스플레이 주식회사 표시 장치의 구동 장치
CN103474041B (zh) * 2013-09-12 2017-01-18 合肥京东方光电科技有限公司 一种液晶面板的驱动装置及其驱动方法、显示装置
CN104732930A (zh) * 2013-12-18 2015-06-24 联咏科技股份有限公司 驱动方法及其驱动装置与显示系统
TWI521496B (zh) * 2014-02-11 2016-02-11 聯詠科技股份有限公司 緩衝電路、面板模組及顯示驅動方法
JP6490357B2 (ja) * 2014-07-11 2019-03-27 シナプティクス・ジャパン合同会社 電圧伝送回路、電圧送信回路、及び、電圧受信回路
JP6584266B2 (ja) * 2015-10-06 2019-10-02 アルパイン株式会社 液晶駆動回路
CN109164862A (zh) 2018-07-24 2019-01-08 惠科股份有限公司 一种基准电压产生系统和产生方法
JP7316776B2 (ja) 2018-10-26 2023-07-28 ラピスセミコンダクタ株式会社 半導体装置
CN109658896B (zh) * 2019-02-25 2021-03-02 京东方科技集团股份有限公司 一种伽马电压生成电路、驱动电路以及显示装置
CN114270428A (zh) * 2019-06-27 2022-04-01 拉碧斯半导体株式会社 显示驱动器、半导体器件和放大器电路
JP7286498B2 (ja) * 2019-09-24 2023-06-05 ラピスセミコンダクタ株式会社 レベル電圧生成回路、データドライバ及び表示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05313612A (ja) 1992-05-14 1993-11-26 Seiko Epson Corp 液晶表示装置及び電子機器
JP2590456B2 (ja) 1993-06-07 1997-03-12 日本電気株式会社 液晶表示装置
GB2285164B (en) * 1993-12-22 1997-12-10 Seiko Epson Corp Liquid-crystal display system and power supply method
US6115014A (en) * 1994-12-26 2000-09-05 Casio Computer Co., Ltd. Liquid crystal display by means of time-division color mixing and voltage driving methods using birefringence
JPH09127918A (ja) 1995-11-06 1997-05-16 Fujitsu Ltd 液晶表示装置の駆動回路、液晶表示装置、ならびに液晶表示装置の駆動方法
US5867057A (en) * 1996-02-02 1999-02-02 United Microelectronics Corp. Apparatus and method for generating bias voltages for liquid crystal display
JP3417514B2 (ja) * 1996-04-09 2003-06-16 株式会社日立製作所 液晶表示装置
JP2830862B2 (ja) 1996-11-11 1998-12-02 日本電気株式会社 液晶階調電圧発生回路
JPH10236084A (ja) 1997-02-28 1998-09-08 Sofutetsuku:Kk 電気焼印器
JPH10326084A (ja) 1997-05-23 1998-12-08 Sony Corp 表示装置
US6225992B1 (en) * 1997-12-05 2001-05-01 United Microelectronics Corp. Method and apparatus for generating bias voltages for liquid crystal display drivers
JP2001022325A (ja) 1999-07-08 2001-01-26 Advanced Display Inc 液晶表示装置
JP4183222B2 (ja) 2000-06-02 2008-11-19 日本電気株式会社 携帯電話機の省電力駆動方法
JP3832627B2 (ja) 2000-08-10 2006-10-11 シャープ株式会社 信号線駆動回路、画像表示装置および携帯機器

Also Published As

Publication number Publication date
US20050017992A1 (en) 2005-01-27
TW588314B (en) 2004-05-21
KR20060055501A (ko) 2006-05-23
KR100681380B1 (ko) 2007-02-15
US20070257942A1 (en) 2007-11-08
JP4437378B2 (ja) 2010-03-24
US20050225573A1 (en) 2005-10-13
CN1223977C (zh) 2005-10-19
US7227560B2 (en) 2007-06-05
US7450099B2 (en) 2008-11-11
US20020186231A1 (en) 2002-12-12
US20110148953A1 (en) 2011-06-23
KR20050023365A (ko) 2005-03-09
US6781605B2 (en) 2004-08-24
CN1399241A (zh) 2003-02-26
JP2002366115A (ja) 2002-12-20
KR20020093561A (ko) 2002-12-16
US7898555B2 (en) 2011-03-01
KR100511040B1 (ko) 2005-08-30

Similar Documents

Publication Publication Date Title
KR100636774B1 (ko) 표시 장치 및 표시용 구동 회로
US5929847A (en) Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices
KR100708241B1 (ko) 액정 표시 장치 및 그 구동 회로
US8471794B2 (en) Driving circuit for display apparatus, and method for controlling same
US20070057897A1 (en) Image display device
KR20030021668A (ko) 액정 표시 장치 및 그 구동 방법
KR100798226B1 (ko) 표시 장치용 구동 장치
US20050012700A1 (en) Gamma correction circuit, liquid crystal driving circuit, display and power supply circuit
KR100767364B1 (ko) 액정 표시 장치 및 그 구동 방법
US20090102831A1 (en) Driving circuit for display apparatus
KR100495934B1 (ko) 표시구동장치 및 그 구동제어방법
US7385581B2 (en) Driving voltage control device, display device and driving voltage control method
JP2008134496A (ja) 階調電位発生回路、表示装置のデータドライバ、及びその表示装置
US8294653B2 (en) Display panel driving voltage output circuit
JP2007086153A (ja) 駆動回路、電気光学装置及び電子機器
JP4487488B2 (ja) 表示装置の駆動回路、携帯電話機及び携帯用電子機器
JP4859073B2 (ja) 液晶駆動装置
US20020024494A1 (en) Active matrix display device
KR20050104757A (ko) 액정표시장치용 감마전압 발생회로와 이를 채용한구동드라이버 및 그 구동방법
JP2011209744A (ja) 液晶駆動装置
JP2005043711A (ja) 画像表示装置
JP2008209696A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 12