KR101101585B1 - 레벨 시프트 - Google Patents

레벨 시프트 Download PDF

Info

Publication number
KR101101585B1
KR101101585B1 KR1020100083606A KR20100083606A KR101101585B1 KR 101101585 B1 KR101101585 B1 KR 101101585B1 KR 1020100083606 A KR1020100083606 A KR 1020100083606A KR 20100083606 A KR20100083606 A KR 20100083606A KR 101101585 B1 KR101101585 B1 KR 101101585B1
Authority
KR
South Korea
Prior art keywords
amplifier
buffer amplifier
voltage
level
positive feedback
Prior art date
Application number
KR1020100083606A
Other languages
English (en)
Inventor
하상훈
신이치 이이쯔까
김윤석
나준경
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100083606A priority Critical patent/KR101101585B1/ko
Priority to US13/212,824 priority patent/US8525570B2/en
Application granted granted Critical
Publication of KR101101585B1 publication Critical patent/KR101101585B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 레벨 시프트에 관한 것으로, 미리 설정된 기준전압을 출력단으로 전달하는 제1 버퍼 증폭기; 상기 제1 버퍼 증폭기에 병렬로 연결되어, 입력전압을 출력단으로 전달하는 제2 버퍼 증폭기; 상기 제1 버퍼 증폭기 및 제2 버퍼 증폭기 각각과 병렬로 연결되어, 상기 입력전압을 미리 설정된 이득으로 증폭하여 출력단에 전달하는 정피드백 증폭기; 및 상기 제1 버퍼 증폭기, 상기 제2 버퍼 증폭기 및 상기 정피드백 증폭기 각각의 출력신호의 레벨을 조절하여 공통 출력 노드에 제공하는 레벨 조절부를 포함할 수 있다.

Description

레벨 시프트{LEVEL SHIFT}
본 발명은 전력 증폭 시스템에 적용될 수 있는 레벨 시프트에 관한 것으로, 특히 복수의 증폭기를 병렬 구조로 구현함으로써, 전력 증폭기의 포워드 아이솔레이션 사양(Forward Isolation Spec)을 개선할 수 있고, 상대적으로 소형으로 이루어질 수 있는 레벨 시프트에 관한 것이다.
현재 씨모스(CMOS) 기술(Technology)을 이용한 전력 증폭기(Power Amplifier, PA)에 관한 연구가 활발히 진행되고 있다. 이러한 전력 증폭기(PA)는 신호 송수신을 담당하는 고주파 부분 뿐만 아니라, 전력 증폭기를 제어하기 위한 아날로그 제어 블럭(Analog Control Block)의 정교한 동작이 요구된다.
특히, 아날로그 제어 블럭(Analog Control Block)은, 전력 증폭기의 동작 사양(Specification, 이하 Spec.)을 만족하기 위해, 많은 회로 설계 기술이 집약되어 있다.
통상, 입력 전압 범위를 원하는 출력 전압의 범위로 변경시켜야 하는 경우에 레벨 시프트(Level Shift)가 사용될 수 있다.
종래 레벨 시프트중 하나는, 기준 버퍼와 입력 버퍼가 병렬구조로 이루어지고, 기준 버퍼의 출력단과 입력 버퍼의 출력단이 연결된 출력노드에 출력 증폭기가 연결되는 구조로 이루어질 수 있다.
이러한 종래 레벨 시프트에서, 대기 모드에서는 입력 전압(Vin)이 0 ~ 0.2V 정도이며, 이러한 대기 모드에서는 전력 증폭기는 오프 상태이므로, 전력 증폭기의 출력 전력은 기준 전력 이하로 나와야 한다는 전력 증폭기의 포워드 아이솔레이션 사양을 만족해야 한다.
그런데, 종래 레벨 시프트가, 전력 증폭기의 포워드 아이솔레이션의 사양을 맞추기 위해서는, 입력전압(Vin)이 0 ~ 0.2일 때, 출력전압(Vout)이 낮은 값이 나와야 한다.
그러나, 종래의 레벨 시프트(Level Shift)는, 전력 증폭기의 오프 구간(0~0.2)에서, 포워드 아이솔레이션 사양(forward isolation spec.)을 만족하여야 하나, 대기 모드의 낮은 입력전압(0 ~ 0.2)에서도 일정 전압 이상의 출력전압이 출력되므로, 전력증폭기에서의 포워드 아이솔레이션 사양을 만족하지 못하는 문제점이 있다.
본 발명의 과제는 상기한 종래 기술의 문제점을 해결하기 위한 것으로써, 본 발명은, 복수의 증폭기를 병렬 구조로 구현함으로써, 전력 증폭기의 포워드 아이솔레이션 사양(Forward Isolation Spec)을 개선할 수 있고, 상대적으로 소형으로 이루어질 수 있는 레벨 시프트를 제공한다.
상기한 본 발명의 과제를 해결하기 위한 본 발명의 제1 기술적인 측면은, 미리 설정된 기준전압을 제1 출력단으로 전달하는 제1 버퍼 증폭기; 상기 제1 버퍼 증폭기에 병렬로 연결되어, 입력전압을 제2 출력단으로 전달하는 제2 버퍼 증폭기; 상기 제1 버퍼 증폭기 및 제2 버퍼 증폭기 각각과 병렬로 연결되어, 상기 입력전압을 미리 설정된 이득으로 증폭하여 제3 출력단에 전달하는 정피드백 증폭기; 및 상기 제1 버퍼 증폭기, 상기 제2 버퍼 증폭기 및 상기 정피드백 증폭기 각각의 출력신호의 레벨을 조절하여 공통 출력 노드에 제공하는 레벨 조절부를 구비하는 레벨 시프트를 제안하는 것이다.
상기 레벨 조절부는, 상기 제1 버퍼 증폭기의 제1 출력단과 상기 공통 출력 노드 사이에 연결된 제1 레벨 조절기; 상기 제2 버퍼 증폭기의 제2 출력단과 상기 공통 출력 노드 사이에 연결된 제2 레벨 조절기; 및 상기 정피드백 증폭기의 제3 출력단과 상기 공통 출력 노드 사이에 연결된 제3 레벨 조절기를 포함하는 것을 특징으로 한다.
또한, 본 발명의 제2 기술적인 측면은, 미리 설정된 기준전압을 제1 출력단으로 전달하는 제1 버퍼 증폭기; 상기 제1 버퍼 증폭기에 병렬로 연결되어, 입력전압을 제2 출력단으로 전달하는 제2 버퍼 증폭기; 상기 제1 버퍼 증폭기 및 제2 버퍼 증폭기 각각과 병렬로 연결되어, 상기 입력전압을 미리 설정된 이득으로 증폭하여 제3 출력단에 전달하는 정피드백 증폭기; 및 상기 제1 버퍼 증폭기의 제1 출력단과 공통 출력 노드 사이에 연결된 제1 레벨 조절기와, 상기 제2 버퍼 증폭기의 제2 출력단과 상기 공통 출력 노드 사이에 연결된 제2 레벨 조절기와, 상기 정피드백 증폭기의 제3 출력단과 상기 공통 출력 노드 사이에 연결된 제3 레벨 조절기를 포함하는 레벨 조절부를 포함하는 것을 특징으로 하는 레벨 시프트를 제안하는 것이다.
본 발명의 제1 및 제2 기술적인 측면에서, 상기 제1 버퍼 증폭기, 제2 버퍼 증폭기 및 정피드백 증폭기 각각은, 미리 설정된 레귤레이터 전압(Vreg)을 동작전압으로 공급받는 것을 특징으로 한다.
상기 제1 버퍼 증폭기(110)는, 상기 기준전압(Vref)이 연산증폭기의 응답 지연을 방지하기 위해, 영전압보다 높은 전압으로 설정되는 것을 특징으로 한다.
상기 정피드백 증폭기(130)는, 미리 설정되는 이득이 1보다 크게 설정된 것을 특징으로 한다.
본 발명에 의하면, 복수의 증폭기를 병렬 구조로 구현함으로써, 전력 증폭기의 포워드 아이솔레이션 사양(Forward Isolation Spec)을 개선할 수 있고, 상대적으로 소형으로 이루어질 수 있는 효과가 있다.
도 1은 본 발명에 따른 레벨 시프트의 회로 블록도.
도 2는 본 발명의 레벨 시프트의 출력 전압의 레벨 그래프.
이하, 본 발명의 실시 예를 첨부한 도면을 참조하여 설명한다.
본 발명은 설명되는 실시 예에 한정되지 않으며, 본 발명의 실시 예는 본 발명의 기술적 사상에 대한 이해를 돕기 위해서 사용된다. 본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
도 1은 본 발명에 따른 레벨 시프트의 회로 블록도이다.
도 1을 참조하면, 본 발명에 따른 레벨 시프트는, 미리 설정된 기준전압(Vref)을 제1 출력단으로 전달하는 제1 버퍼 증폭기(110)와, 상기 제1 버퍼 증폭기(110)에 병렬로 연결되어, 입력전압(Vin)을 제2 출력단으로 전달하는 제2 버퍼 증폭기(120)와, 상기 제1 버퍼 증폭기(110) 및 제2 버퍼 증폭기(120) 각각과 병렬로 연결되어, 상기 입력전압(Vin)을 미리 설정된 이득으로 증폭하여 제3 출력단에 전달하는 정피드백 증폭기(130)와, 상기 제1 버퍼 증폭기(110), 상기 제2 버퍼 증폭기(120) 및 상기 정피드백 증폭기(130) 각각의 출력신호의 레벨을 조절하여 공통 출력 노드(NCO)에 제공하는 레벨 조절부(200)를 구비할 수 있다.
한편, 상기 제1 버퍼 증폭기(110)는, 상기 기준전압(Vref)을 입력받는 비반전 입력단과, 출력단에 연결된 반전 입력단을 갖는 제1 연산증폭기(A1)로 이루어질 수 있다.
또한, 상기 제2 버퍼 증폭기(120)는, 상기 입력전압(Vin)을 입력받는 비반전 입력단과, 출력단에 연결된 반전 입력단을 갖는 제2 연산증폭기(A2)로 이루어질 수 있다.
그리고, 상기 정피드백 증폭기(130)는, 상기 입력전압(Vin)을 입력받는 반전 입력단과, 접지단에 제1 저항(R11)을 통해 연결됨과 동시에, 출력단에 제2 저항(R12)을 통해 연결된 비반전 입력단을 갖는 제3 연산증폭기(A3)로 이루어질 수 있다.
상기 제1 버퍼 증폭기(110), 제2 버퍼 증폭기(120) 및 정피드백 증폭기(130) 각각은, 미리 설정된 레귤레이터 전압(Vreg)을 동작전압으로 공급받도록 이루어질 수 있다.
상기 제1 버퍼 증폭기(110)는, 상기 기준전압(Vref)이 연산증폭기의 응답 지연을 방지하기 위해, 영전압보다 높은 전압으로 설정될 수 있다.
상기 정피드백 증폭기(130)는, 미리 설정되는 이득이 1보다 크게 설정될 수 있다.
상기 레벨 조절부(200)는, 상기 제1 버퍼 증폭기(110)의 제1 출력단과 상기 공통 출력 노드(NCO) 사이에 연결된 제1 레벨 조절기(R21)와, 상기 제2 버퍼 증폭기(120)의 제2 출력단과 상기 공통 출력 노드(NCO) 사이에 연결된 제2 레벨 조절기(R22)와, 상기 정피드백 증폭기(130)의 제3 출력단과 상기 공통 출력 노드(NCO) 사이에 연결된 제3 레벨 조절기(R23)를 포함할 수 있다.
여기서, 일예로, 상기 제1, 제2 및 제3 레벨 조절기(R21,R22,R23)는 미리 설정된 저항치를 갖는 저항기로 이루어질 수 있다.
또는, 상기 제1, 제2 및 제3 레벨 조절기(R21,R22,R23)는 저항치가 가변될 수 있는 가변소자로 이루어질 수 있다.
도 2는 본 발명의 레벨 시프트의 출력 전압의 레벨 그래프이다. 도 2에서, V01은 상기 제1 버퍼 증폭기(110)의 출력전압이고,VO2는 상기 제2 버퍼 증폭기(120)의 출력전압이고, V03은 상기 정피드백 증폭기(130)의 출력전압이다.
또한, V1은 입력전압(Vin)이 증폭되어 상기 정피드백 증폭기(130)의 출력전압(V03)이 상기 레귤레이터 전압(Vreg)과 같아지는 입력전압의 레벨이다. 예를 들면, 0.2V 이하의 전압이 될 수 있다.
그리고, V2는 입력전압(Vin)이 증가되면서 상기 제2 버퍼 증폭기(130)의 출력전압(V02)이 상기 레귤레이터 전압(Vreg)과 같아지는 입력전압의 레벨이다. 예를 들면, 0.7V 내지 1.3V 범위내에 포함될 수 있다.
이하, 본 발명의 작용 및 효과를 첨부한 도면에 의거하여 설명한다.
도 1 내지 도 2를 참조하여 본 발명에 따른 레벨 시프트에 대해 설명하면, 먼저 도 1에 도시된 본 발명의 일 실시 예에 따른 레벨 시프트에서, 제1 버퍼 증폭기(110), 제2 버퍼 증폭기(120) 및 정피드백 증폭기(130)는 서로 병렬로 연결된 병렬 접속 구조로 이루어져 있다.
우선, 상기 제1 버퍼 증폭기(110)는, 미리 설정된 기준전압(Vref)을 레벨 조절부(200)를 통해 공통 출력 노드(NCO)로 전달한다.
여기서, 상기 제1 버퍼 증폭기(110)는, 미리 설정된 레귤레이터 전압(Vreg)을 동작전압으로 공급받으며, 상기 기준전압(Vref)은 미리 설정된 고정 크기를 갖는 전압으로, 이는 전력 증폭기가 영전압일때 응답이 지연되는 현상을 방지하기 위해서, 입력전압이 영전압일 경우에도 영전압보다 높은 전압으로 설정될 수 있다.
부연하면, 본 발명이 전력 증폭기에 적용되는 경우, 전력 증폭기에 포함된 연산증폭기에서 응답 지연이 발생되지 않도록 하기 위해, 입력전압이 영전압이 되지 않아야 하며, 이를 위해서, 상기 기준전압(Vref)은, 영전압 초과 0.2V 이하의 전압으로 설정될 수 있다.
이후, 상기 레벨 조절부(200)의 제1 레벨 조절기(R21)는, 상기 제1 버퍼 증폭기(110) 각각의 출력신호의 레벨을 조절할 수 있다.
따라서, 상기 제1 버퍼 증폭기(110)에서 출력되는 전압(V01)에 의해서, 본 발명이 적용되는 전력 증폭기의 응답 지연은 방지될 수 있다.
또한, 상기 제2 버퍼 증폭기(120)는, 상기 제1 버퍼 증폭기(110)에 병렬로 연결되어, 입력전압(Vin)을 상기 공통 출력노드(NCO)로 전달한다.
여기서, 상기 제2 버퍼 증폭기(120)도, 제1 제1 버퍼 증폭기(110)와 마찬가지로, 상기 레귤레이터 전압(Vreg)을 동작전압으로 공급받는다. 상기 입력전압(Vin)은 영전압 이상의 전압이 될 수 있으며, 즉, 입력되는 초기에는 영전압부터 상승하게 되어 일정 전압 이상의 전압이 될 수 있다.
이와 같은 입력전압(Vin)은 상기 제2 버퍼 증폭기(120)를 통해서 거의 크기 변화없이 레벨 조절부(200)를 통해 상기 공통 출력노드(NCO)에 그대로 전달된다.
이후, 상기 레벨 조절부(200)의 제2 레벨 조절기(R22)는, 상기 제2 버퍼 증폭기(120) 각각의 출력신호의 레벨을 조절할 수 있다.
또한, 상기 정피드백 증폭기(130)는, 상기 제1 버퍼 증폭기(110) 및 제2 버퍼 증폭기(120) 각각과 병렬로 연결되어, 상기 입력전압(Vin)을 미리 설정된 이득으로 증폭하여 상기 레벨 조절부(200)를 통해 상기 공통 출력노드(NCO)에 전달한다.
즉, 상기 정피드백 증폭기(130)는, 상기 레귤레이터 전압(Vreg)을 동작전압으로 공급받아서, 입력전압(Vin)을 미리 설정된 1보다 큰 이득으로 증폭한다.
이에 따라, 도 2에 도시한 바와 같이, 상기 입력전압(Vin)이 일정한 기울기를 가지고 상승하는 전압이라면, 상기 정피드백 증폭기(130)에서 출력되는 전압(V03)은 상기 제2 버퍼 증폭기(120)에서 출력되는 전압(V02)의 기울기보다 큰 기울기를 갖게 되어, 도 2에 도시한 비와 같이, 상기 정피드백 증폭기(130)에 의하면, V1 전압에서, 상기 정피드백 증폭기(130)의 출력전압(V03)이 상기 레귤레이터 전압(Vreg)과 같아지게 된다.
도 2에 도시한 바와 같이, 입력전압이 완만하게 상승되는 전압이라고 하면, V1 전압 이하에서는 전압이 가파르게 상승하고, V1 전압 이상에서는 V2 까지 완만하게 상승하며 V2 이상에서는 일정하게 유지될 수 있다.
이후, 상기 레벨 조절부(200)의 제3 레벨 조절기(R23)는, 상기 정피드백 증폭기(130) 각각의 출력신호의 레벨을 조절할 수 있다.
전술한 바와 같은 본 발명에서, 본 발명이 적용될 수 있는 전력 증폭기가 오프구간인 0 ~ 0.2V에서 낮은 출력 전압(전력 증폭기에 안정된 전압을 공급하는 Low Drop Out(LDO)의 입력 전압)이 인가되므로 전력증폭기의 전력도 만족하여야 하는 사양을 만족하는 낮은 전력을 출력할 수 있게 된다.
110 : 제1 버퍼 증폭기 120 : 제2 버퍼 증폭기
130 : 정피드백 증폭기 200 : 레벨 조절부
Vref : 기준전압 NCO : 공통 출력 노드
Vin : 입력전압 R21 : 제1 레벨 조절기
R22 : 제2 레벨 조절기 R23 : 제3 레벨 조절기

Claims (9)

  1. 미리 설정된 기준전압을 제1 출력단으로 전달하는 제1 버퍼 증폭기;
    상기 제1 버퍼 증폭기에 병렬로 연결되어, 입력전압을 제2 출력단으로 전달하는 제2 버퍼 증폭기;
    상기 제1 버퍼 증폭기 및 제2 버퍼 증폭기 각각과 병렬로 연결되어, 상기 입력전압을 미리 설정된 이득으로 증폭하여 제3 출력단에 전달하는 정피드백 증폭기; 및
    상기 제1 버퍼 증폭기, 상기 제2 버퍼 증폭기 및 상기 정피드백 증폭기 각각의 출력신호의 레벨을 조절하여 공통 출력 노드에 제공하는 레벨 조절부
    를 구비하는 레벨 시프트.
  2. 제1항에 있어서, 상기 제1 버퍼 증폭기, 제2 버퍼 증폭기 및 정피드백 증폭기 각각은,
    미리 설정된 레귤레이터 전압을 동작전압으로 공급받는 것을 특징으로 하는 레벨 시프트.
  3. 제2항에 있어서, 상기 제1 버퍼 증폭기는,
    상기 기준전압이 연산증폭기의 응답 지연을 방지하기 위해, 영전압보다 높은 전압으로 설정되는 것을 특징으로 하는 레벨 시프트.
  4. 제3항에 있어서, 상기 정피드백 증폭기는,
    미리 설정되는 이득이 1보다 크게 설정된 것을 특징으로 하는 레벨 시프트.
  5. 제4항에 있어서, 상기 레벨 조절부는,
    상기 제1 버퍼 증폭기의 제1 출력단과 상기 공통 출력 노드 사이에 연결된 제1 레벨 조절기;
    상기 제2 버퍼 증폭기의 제2 출력단과 상기 공통 출력 노드 사이에 연결된 제2 레벨 조절기; 및
    상기 정피드백 증폭기의 제3 출력단과 상기 공통 출력 노드 사이에 연결된 제3 레벨 조절기
    를 포함하는 것을 특징으로 하는 레벨 시프트.
  6. 미리 설정된 기준전압을 제1 출력단으로 전달하는 제1 버퍼 증폭기;
    상기 제1 버퍼 증폭기에 병렬로 연결되어, 입력전압을 제2 출력단으로 전달하는 제2 버퍼 증폭기;
    상기 제1 버퍼 증폭기 및 제2 버퍼 증폭기 각각과 병렬로 연결되어, 상기 입력전압을 미리 설정된 이득으로 증폭하여 제3 출력단에 전달하는 정피드백 증폭기; 및
    상기 제1 버퍼 증폭기의 제1 출력단과 공통 출력 노드 사이에 연결된 제1 레벨 조절기와, 상기 제2 버퍼 증폭기의 제2 출력단과 상기 공통 출력 노드 사이에 연결된 제2 레벨 조절기와, 상기 정피드백 증폭기의 제3 출력단과 상기 공통 출력 노드 사이에 연결된 제3 레벨 조절기를 포함하는 레벨 조절부
    를 포함하는 것을 특징으로 하는 레벨 시프트.
  7. 제6항에 있어서, 상기 제1 버퍼 증폭기, 제2 버퍼 증폭기 및 정피드백 증폭기 각각은,
    미리 설정된 레귤레이터 전압을 동작전압으로 공급받는 것을 특징으로 하는 레벨 시프트.
  8. 제7항에 있어서, 상기 제1 버퍼 증폭기(110)는,
    상기 기준전압이 연산증폭기의 응답 지연을 방지하기 위해, 영전압보다 높은 전압으로 설정되는 것을 특징으로 하는 레벨 시프트.
  9. 제8항에 있어서, 상기 정피드백 증폭기(130)는,
    미리 설정되는 이득이 1보다 크게 설정된 것을 특징으로 하는 레벨 시프트.
KR1020100083606A 2010-08-27 2010-08-27 레벨 시프트 KR101101585B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100083606A KR101101585B1 (ko) 2010-08-27 2010-08-27 레벨 시프트
US13/212,824 US8525570B2 (en) 2010-08-27 2011-08-18 Level shifter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100083606A KR101101585B1 (ko) 2010-08-27 2010-08-27 레벨 시프트

Publications (1)

Publication Number Publication Date
KR101101585B1 true KR101101585B1 (ko) 2012-01-02

Family

ID=45613594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100083606A KR101101585B1 (ko) 2010-08-27 2010-08-27 레벨 시프트

Country Status (2)

Country Link
US (1) US8525570B2 (ko)
KR (1) KR101101585B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624678B2 (en) 2010-12-05 2014-01-07 Rf Micro Devices (Cayman Islands), Ltd. Output stage of a power amplifier having a switched-bulk biasing and adaptive biasing
US8629725B2 (en) 2010-12-05 2014-01-14 Rf Micro Devices (Cayman Islands), Ltd. Power amplifier having a nonlinear output capacitance equalization
US8604873B2 (en) 2010-12-05 2013-12-10 Rf Micro Devices (Cayman Islands), Ltd. Ground partitioned power amplifier for stable operation
US8766724B2 (en) 2010-12-05 2014-07-01 Rf Micro Devices (Cayman Islands), Ltd. Apparatus and method for sensing and converting radio frequency to direct current
US8843083B2 (en) 2012-07-09 2014-09-23 Rf Micro Devices (Cayman Islands), Ltd. CMOS switching circuitry of a transmitter module
US8731490B2 (en) 2012-07-27 2014-05-20 Rf Micro Devices (Cayman Islands), Ltd. Methods and circuits for detuning a filter and matching network at the output of a power amplifier
JP6480114B2 (ja) * 2014-07-09 2019-03-06 ルネサスエレクトロニクス株式会社 固体撮像装置、画像データ伝送方法、およびカメラシステム
US9787310B2 (en) 2014-12-17 2017-10-10 Silicon Laboratories Inc. Level-shifter circuit for low-input voltages
US9492144B1 (en) 2015-12-02 2016-11-15 Butterfly Network, Inc. Multi-level pulser and related apparatus and methods
AU2016362319B2 (en) * 2015-12-02 2021-03-11 Butterfly Network, Inc. Multi-level pulser and related apparatus and methods

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060184726A1 (en) * 2005-02-11 2006-08-17 Nokia Corporation Flexible access and control of Dynamic Random Access Memory
JP2007300583A (ja) * 2006-05-08 2007-11-15 Oki Electric Ind Co Ltd 直流結合増幅回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162672A (en) * 1990-12-24 1992-11-10 Motorola, Inc. Data processor having an output terminal with selectable output impedances
KR19980064878A (ko) 1998-05-30 1998-10-07 신영성 전기 기기용 플러그의 회전장치
JP4437378B2 (ja) * 2001-06-07 2010-03-24 株式会社日立製作所 液晶駆動装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060184726A1 (en) * 2005-02-11 2006-08-17 Nokia Corporation Flexible access and control of Dynamic Random Access Memory
JP2007300583A (ja) * 2006-05-08 2007-11-15 Oki Electric Ind Co Ltd 直流結合増幅回路

Also Published As

Publication number Publication date
US8525570B2 (en) 2013-09-03
US20120049925A1 (en) 2012-03-01

Similar Documents

Publication Publication Date Title
KR101101585B1 (ko) 레벨 시프트
US8154263B1 (en) Constant GM circuits and methods for regulating voltage
US7268524B2 (en) Voltage regulator with adaptive frequency compensation
US7710201B2 (en) Power amplifier circuit, control method thereof and control program thereof
EP2894537B1 (en) Voltage regulator
TWI429174B (zh) 主動式線端補償電路及其控制器
WO2002069489A3 (en) An automatic gain control circuit with high linearity and monotonically correlated offset voltage
US10305502B2 (en) Complementary current reusing preamp for operational amplifier
US8497668B2 (en) Power control system and power amplification system using the same
TW201701098A (zh) 回授式穩壓器
US20170353165A1 (en) Differential amplifiers
JP2009134698A (ja) ボルテージレギュレータ
US7719339B2 (en) Circuit arrangement and method for limiting a signal voltage
US8179198B2 (en) Variable gain amplifier having automatic power consumption optimization
US10122337B2 (en) Programmable gain amplifier
US20220094316A1 (en) Power supply circuit
US10033342B2 (en) Nonlinear class AB input stage
KR101089849B1 (ko) 씨모스(ｃｍｏｓ) 회로에 적합한 전압 레귤레이터
CN102332873A (zh) 一种用于移动终端功放的功率控制电路
KR102666510B1 (ko) 전원 관리 장치
CN102386865A (zh) 运算放大电路及系统
JP5531800B2 (ja) 電流出力回路
JP2009246422A (ja) 送信機およびその電力制御方法
US20150244391A1 (en) Ramp signal generator using programmable gain amplifier
CN117728779A (zh) 一种误差放大器、开关转换器及误差放大器的控制方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 9