KR100399448B1 - 집적회로의레이저프로그래밍에서사용되는퓨즈뱅크및그의제조방법 - Google Patents

집적회로의레이저프로그래밍에서사용되는퓨즈뱅크및그의제조방법 Download PDF

Info

Publication number
KR100399448B1
KR100399448B1 KR1019950066811A KR19950066811A KR100399448B1 KR 100399448 B1 KR100399448 B1 KR 100399448B1 KR 1019950066811 A KR1019950066811 A KR 1019950066811A KR 19950066811 A KR19950066811 A KR 19950066811A KR 100399448 B1 KR100399448 B1 KR 100399448B1
Authority
KR
South Korea
Prior art keywords
fuse
meltable
bank
adjacent
laser
Prior art date
Application number
KR1019950066811A
Other languages
English (en)
Other versions
KR960026675A (ko
Inventor
칼-하인쯔 프로에흐너
Original Assignee
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지멘스 악티엔게젤샤프트 filed Critical 지멘스 악티엔게젤샤프트
Publication of KR960026675A publication Critical patent/KR960026675A/ko
Application granted granted Critical
Publication of KR100399448B1 publication Critical patent/KR100399448B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 집적 회로 장치의 레이저 브레이크 링크 프로그래밍에서 사용되는 퓨즈 뱅크에 관한 것으로, 상기 퓨즈 뱅크는 제 1 단부에 인접한 가융 영역 및 제 2 단부에 인접한 비 가융 영역을 포함하는 2개의 단부를 갖춘 퓨즈 소자를 사용하고, 상기 퓨즈 소자는 교대로 배향되어 평행한 열로 배열되어 각각의 퓨즈 소자의 제 1 단부가 인접한 퓨즈 소자의 제 2 단부와 병렬로 배열되도록되고, 상기 퓨즈 뱅크에서 퓨즈 소자의 배향을 교대시킴에 의해, 상기 퓨즈 소자는 2개의 가융 영역을 서로 매우 근접하게 하지않고서 도 고밀도의 물질로 형성될수있고, 이에따라서, 상기 퓨즈 뱅크내에서 다른 가융 영역에 역으로 영향을 미치지 않고서 선택된 가융 영역을 절단하는데 사용될수 있고, 직렬로된 퓨즈 소자의 배향을 교대시킴에의해, 크기가 단지 30% 내지 50%로 증가되는 단일 배열의 퓨즈 뱅크에 비해 2배 더 조밀한 퓨즈 뱅크를 생성할수있고, 집적회로의 공간 절감은 단위 공간당 회로를 더 많게 하고 그리고 집적회로 장치를 더 소형화시키도록 한다.

Description

집적회로의 레이저 프로그래밍에서 사용되는 퓨즈 뱅크 및 그의 제조 방법
본 발명은 집적회로를 프로그램하고 회로 뱅크에서 결함 회로를 선택적으로 제거하도록 반도체 집적회로와 접속하여 사용되는 퓨즈 뱅크(fuse bank)에 관한 것이다. 보다 상세하게는, 본 발명은 소형화를 위해 퓨즈 뱅크의 밀도를 증가시키는 퓨즈 뱅크의 구조에 관한 것이다.
반도체 집적회로는 종종 실리콘으로 제조된 단결정 또는 칩 상에 설치되는 다이오드 및 트랜지스터와 같은 다수의 전자 장치를 포함한다. 이들 장치들은 너무 작기 때문에, 이들의 작동 보전성은 결정 내의 결함 또는 불순물에 매우 민감하다. 회로 내에서 하나의 트랜지스터의 파손으로도 회로가 작동하지 않게 할 수도 있다.
이런 문제점을 해결하기 위해, 반도체 산업 분야에서는 동일한 칩 상에 리던던트 회로를 규칙적으로 설치하고 있다. 이에 따라, 실험 도중 결함 회로가 발견되는 경우, 결합 회로는 작동을 하지 않고, 리던던트 회로가 작동될 것이다. 종종, 리던던트 회로로의 스위칭은 칩의 회로에 설치된 특정 퓨즈를 블로잉(blowing)함으로써 달성된다. 이들 퓨즈는 결함 소자 영역에 신호를 보내어 리던던트 회로 뱅크 내의 대체 소자를 동작시킨다.
메모리 IC의 경우에, 메모리 셀은 통상적으로 행과 열로 배열된다. 각각의 메모리 셀은 특정 행과 열에 의해 어드레스된다. 퓨즈의 정확한 조합물을 블로잉시킴으로써, 결함 소자를 어드레스하는 회로는 대응하는 리던던트 소자에 어드레스되는 회로와 분리되어 대체된다.
퓨즈 뱅크에서 선택적으로 퓨즈를 블로잉시키는 통상적인 방법은 레이저를 사용하는 것인데, 상기 레이저로부터의 에너지는 다양한 퓨즈를 향해 선택적으로 진행된다. 레이저는 선택된 퓨즈를 용융시켜 결함 회로를 절연시킨다. 이러한 공정은 통상적으로 레이저 브레이크-링크 프로그래밍 또는 레이저 프로그래밍으로서 공지되어 있다.
그러나, 레이저 브레이크-링크 프로그래밍의 공정은 문제점을 갖는다. 이러한 문제점 중 하나는 레이저를 효과적으로 사용하기 위해 퓨즈 뱅크는 요구되는 크기를 가져야 한다는 것이다. 레이저는 칩의 표면을 향해 진행하기 때문에, 레이저가 타격되는 표면은 가열되어 둥근 구멍(crater)을 형성한다. 퓨즈를 용융시켜 사용할 때, 레이저에 의해 형성된 구멍의 지름은 퓨즈가 완전히 절단되도록 퓨즈 보다 그 폭이 넓어야만 한다. 그러나, 레이저에 의해 형성된 구멍은 폭이 너무 넓지 않을 수 있고, 그렇지 않으면 레이저가 지정된 퓨즈 옆에 위치된 퓨즈를 용융시킬 수도 있다. 결과적으로, 종래 기술의 퓨즈 뱅크는 퓨즈 뱅크 내의 다양한 퓨즈 사이에 비교적 큰 공간을 갖도록 제조될 필요성이 있다. 반도체 회로 제조의 톨러런스 및 레이저 광의 톨러런스로 인해, 전형적인 퓨즈 뱅크는 레이저 브레이크-링크 프로그래밍이 사용되도록 적어도 4.5μM 내지 5.4μM의 공간을 가져야만 한다. 종종 이렇게 필요한 공간은 다중의 퓨즈 뱅크가 집적회로 칩 상의 다양한 위치에 존재하게 한다. 이것은 칩 상에 상당한 양의 공간을 소비시켜, 집적회로의 소형화를 제한한다.
종래 기술에 퓨즈 뱅크의 크기를 감소시키기 위한 다양한 퓨즈 뱅크 구조가 제공되었다. 이러한 종래 기술은 피셔(Fisher)에 의해 "Method of Making Severable Condutive Path in an Integrated-Circuit Device"란 명칭으로 출원된 미국 특허 제 5,185,291호; 그라함(Graham)에 의해 "Semiconductor Fuse Programmable Array Structure" 란 명칭으로 출원된 미국 특허 제 4,910,418호; 맥클루(McClure) 등에 의해 "Metallic Fuse with Optically Absorptive Layer" 란 명칭으로 출원된 미국 특허 제 4,935,801호; 및 빌링(Billing) 등에 의해 "Integrated Circuits Having Improved Fusible Links" 란 명칭으로 출원된 미국 특허 제 5,025,300호에 개시되어 있다. 이러한 종래 기술의 참조문헌은 레이저 방사선을 흡수하고, 레이저의 유효성을 증가시키는 구조를 제공한다. 그러나, 이러한 종래 기술의 시스템은 상기 레이저의 크기에 의해 제한되며, 용융가능한 링크 사이의 공간은 레이저 비임의 지름을 수용할 수 있도록 충분히 커야한다.
따라서, 본 발명의 목적은 증가된 밀도의 용융가능한 링크를 갖는 퓨즈 뱅크를 제공하는 것으로, 퓨즈 뱅크 내에서 각각의 소자들 사이의 공간은 이들 소자를 절단하는데 사용되는 레이저 비임의 지름보다 작다.
본 발명의 또다른 목적은 퓨즈 뱅크의 밀도는 100%로 증가시키면서 퓨즈 뱅크의 크기는 50% 이하로 증가시키는 것이다.
본 발명은 집적회로 장치의 레이저 브레이크-링크 프로그래밍에서 사용되는 퓨즈 뱅크에 관한 것이다. 퓨즈 뱅크는 제 1 단부에 인접한 용융가능한 영역과 제 2 단부에 인접한 용융불가능한 영역을 포함하는 2개의 단부를 갖춘 퓨즈 소자를 사용한다. 퓨즈 소자는 선택적으로 배향되는 평행한 행으로 배열되어 각각의 퓨즈 소자의 제 1 단부가 임의의 인접한 퓨즈 소자의 제 2 단부와 병렬로 배열된다. 퓨즈 뱅크내의 퓨즈 소자를 연속적으로 교대로 배향시킴으로써, 퓨즈 소자는 임의의 2개의 용융가능한 영역이 서로 매우 근접하지 않으면서 매우 조밀하게 형성될 수 있다. 따라서, 레이저는 퓨즈 뱅크 내의 다른 용융가능한 영역에 악영향을 미치지 않으면서 선택된 용융가능한 영역을 절단하는데 사용될 수 있다.
연속적인 퓨즈 소자의 배향을 교대로 변경시킴으로써, 퓨즈 뱅크는 크기면에서는 30% 내지 50% 만을 증가시키면서, 단일 배향의 퓨즈 뱅크 보다 밀도는 2배로 증가시킬 수 있다. 집적회로 상에 공간 절약으로 단위 공간 당 회로를 더 많이 집적시켜 집적회로 장치의 소형화를 보다 촉진시킨다.
본 발명은 첨부된 도면과 관련하여, 상세한 설명 및 청구범위를 참조로 더 충분히 이해될 것이다.
제 1도에는, 2개의 집적회로(IC) 어레이(12)를 프로그램하는데 사용되는 종래 기술의 2개의 퓨즈 뱅크(10)를 나타낸다. 각각의 퓨즈 뱅크(10)는 다결정 규소, 텅스텐 규화물 또는 유사한 컨덕터로 제조된 다수의 용융가능한 소자(14)를 포함한다. 이러한 용융가능한 소자(14)는 선형적으로 배열된 감소된 영역(16)을 구비한다. 감소된 영역(16) 상에 위치된 X는 레이저 브레이크 링크 프로그래밍 동안 레이저 비임의 중심이 조준되는 위치를 나타낸다. 퓨즈 뱅크(10)를 제조하는데 사용되는 제조 방법, IC 분야 및 레이저 브레이크-링크를 프로그래밍하는 동안 레이저를 사용하는 방법에 따라, 다양한 용융가능한 소자(14) 사이의 간격(D)은 전형적으로 4.5μM 내지 5.4μM 사이이다. 도시된 바와 같이, 2개의 인접한 IC 어레이(12)에 레이저 브레이크 프로그래밍을 제공하기 위해, 칩 상의 공간은 2개의 퓨즈 뱅크(10) 및 2개의 퓨즈 뱅크에 이르는 배선을 위해 제조되어야 한다. 일반적인 분야에 있어서, 단일의 종래 기술의 퓨즈 뱅크는 대략적으로 10 미크론의 폭(W)을 갖는다.
제 2도에서, 본 발명의 퓨즈 뱅크(20)는 2개의 IC 어레이(12)와 결합되어 도시되어 있다. 도시된 바와 같이, 단일 뱅크(20)는 2개의 IC 어레이(12)를 지지한다. 제 2도에서, 퓨즈 뱅크(20)는 일련의 화합물 퓨즈 소자(22)를 포함한다. 각각의 화합물 퓨즈 소자(22)는 종래 기술에서 사용된 것과 같이 용이하게 용융될 수 있는 재료로 구성된 감소된 영역(24)을 갖는다. 감소된 영역(24)상의 타겟 영역(26)은 광학 흡수층을 갖거나, 또는 퓨즈 소자를 절단하는 레이저의 효율을 높이는 다른 종래 기술의 구조를 갖을 수도 있다. 타겟 영역(26)은 레이저 브레이크 링크 프로그래밍 동안 레이저 비임의 중심이 조준되는 위치와 대응한다.
도전성 소자(30)는 퓨즈 소자(22) 각각의 퓨즈 소자(22)의 감소된 영역(24)에 접속된다. 도전성 소자(30)는 타겟 영역(26)을 절단하는데 필요한 세기에서 레이저 방사선에 대해 저항성을 갖는 도전성 재료로 제조된다. 레이저 방사선에 대해 저항성을 갖추기 위해, 도전성 소자(30)는 타겟 영역(26)보다 매우 두꺼울 수도 있다. 선택적으로, 도전성 소자(30)는 금, 텅스텐, 또는 다른 금속과 같은 반사재료로 제조될 수 있다. 선택적으로, 도전성 소자(30)는 레이저 에너지를 많이 흡수하지 않는 반사 재료로 피복될 수도 있다. 텅스텐, 금 등과 같이 레이저 에너지에 대해 저항성을 갖는 피복물 및 재료는 반도체 회로 제조 분야에 공지되어 사용되고 있다.
본 발명의 퓨즈 뱅크(20)에 있어서, 퓨즈 소자(22)의 다양한 타겟 영역(26)은 단일 열(column)에 배열되지 않는다. 대신에, 퓨즈 소자는 서로 엇갈리게 배향되는데, 하나 걸러 하나의 퓨즈 소자는 제 1 방향을 향하게 되고, 중간에 삽입된퓨즈 소자는 대향되는 제 2 방향을 향하게 된다. 이러한 배향에서는, 2개의 IC 어레이(12)를 지지하는데 단지 하나의 퓨즈 뱅크(20)가 필요한데, IC 어레이는 퓨즈 뱅크(20)의 각 측면 상에 배치된다. 교번되는 퓨즈 소자의 타겟 영역(26) 사이의 간격(D2)과 마찬가지로 각각의 인접한 퓨즈 소자(22) 상의 타겟 영역 사이의 간격(D1)은 요구되는 4.5μM 내지 5.4μM의 범위에 놓이게 된다. 다양한 퓨즈 소자(22)는 종래 기술에 비해 2배정도의 밀도로 적층되기 때문에, 인접한 퓨즈 소자(22) 사이의 실제 간격 또는 피치(D3)는 종래 기술에 이용되는 것의 절반인 2.2μM 내지 2.7μM 사이이다.
퓨즈 뱅크(20)내에서 하나 걸러 하나의 퓨즈 소자(22)의 배향을 변경시킴으로써, 타겟 영역(26)은 2개의 구별된 행으로 배열된다. 이러한 구성은 종래 기술의 퓨즈 뱅크와 비교하여 퓨즈 뱅크(20)에 대략적으로 30% 내지 50% 이상의 폭(W1)을 부가한다. 그러나, 본 발명의 퓨즈 뱅크(20)는 종래기술에서 이용되는 것보다 단위 길이(L) 당 2배가 많은 퓨즈를 갖는다. 따라서, 30% 내지 50%의 크기 증가에 대해 퓨즈 밀도는 100% 증가하게 된다. 크기의 추가적인 감소는 종래 기술에서의 2개의 분리된 퓨즈 뱅크를 결합하는데 필요한 납 배선을 제거함으로써 제공된다.
제 3도에서, 레이저 브레이크-링크 프로그래밍 동안 점선의 원(40)으로 표시된 레이저 광은 퓨즈 소자(22)중 하나의 타겟 영역(26)을 향해 진행된다. 레이저 광(40)은 2개의 인접한 퓨즈 소자(22a, 22b)의 도전성 소자(30)와 부분적으로 겹치게 된다. 그러나, 중심 퓨즈 소자(22)의 타겟 영역(26)은 레이저 방사선을 흡수하는 재료로 제조되기 때문에, 레이저는 타겟 영역(26)을 쉽게 절단한다. 그러나, 타겟 영역(26)이 절단되는 동안, 2개의 도전성 소자(30)는 레이저 방사선을 반사시켜 그대로 남게 된다. 따라서, 엇갈린 배치는 2개의 타겟 영역이 레이저 광의 동일한 펄스에 노출되는 것을 방지한다. 이는 퓨즈 뱅크(20)가 이전에 유용한 것보다 더 조밀하게 퓨즈 뱅크(20)를 제조할 수 있도록 한다.
전술한 바와 같이, 본 발명은 퓨즈 뱅크를 더 조밀하게 만드는데 사용될 수 있다. 그러나, 동일한 밀도(단위 길이 당 용융가능한 소자)를 유지시킴으로써, 본 발명은 퓨즈 뱅크 내에서 용융가능한 소자들 사이의 공간을 증가시키는데 사용될 수 있다. 용융가능한 소자들 사이에서 공간을 더 유용하게 하면서, 레이저 대신에 용융가능한 소자를 절단하는데 습식 에칭 공정이 사용될 수 있다. 습식 에칭 공정은 전형적으로 레이저 브레이크-링크 공정 보다 덜 복잡하고 저가이므로, 제조하는 동안 비용 및 노동력이 절감된다.
본원에 기술된 본 발명의 특정 실시예는 단지 전형적인 실시예만을 나타낸 것이고, 본 발명의 최적의 형태를 나타낸 것이다. 그러나, 당업자들은 작용적인 면에서 동일한 부품 및 가공 방법을 사용함에 의해 기술된 실시예에 많은 변형 및 개조를 구현할 수 있다. 모든 이러한 변형, 변경 및 다른 실시예는 다음의 청구범위에서 언급한 바와 같이 본 발명의 범위 내에서 고려된다.
제 1도는 2개의 분리된 집적회로 배열과 접속되는 2개의 종래 기술의 퓨즈 뱅크를 도시한 도면.
제 2도는 2개의 개별 집적회로 배열과 접속되는 본 발명의 퓨즈 뱅크의 바람직한 실시예를 도시한 도면.
제 3도는 레이저 비임과 본 발명 사이의 상호작용을 나타내는 제 2도의 확대도.
* 도면의 주요부분에 대한 부호의 설명 *
10,20 : 퓨즈 뱅크 12 : IC 어레이(array)
14 : 용융가능한 소자 22 : 퓨즈 소자
26 : 타겟 구역 30 : 도전성 소자

Claims (10)

  1. 집적회로의 레이저 프로그래밍에서 사용되는 퓨즈 뱅크(20)에 있어서,
    각각 제 1 단부 및 제 2 단부를 갖는 다수의 퓨즈 소자(22)를 포함하고,
    각각의 상기 퓨즈 소자(22)는 상기 제 1 단부와 상기 제 2 단부 사이에 있고 소정의 레이저 방사선(40) 노출에 의해 절단될 수 있는 상기 제 1 단부와 인접한 용융가능한 영역(26), 및 소정의 레이저 방사선(40)노출에 의해 절단될 수 없는 상기 제 2 단부와 인접한 용융불가능한 영역(30)을 포함하며,
    상기 퓨즈 소자(22)는 교번식으로 평행하게 배열되어 각각의 퓨즈 소자(22)의 상기 제 1 단부가 인접한 퓨즈 소자(22)의 상기 제 2 단부와 병렬로 배치되며,
    상기 용융가능한 영역(26)은 2개의 별개의 행에 배열되며, 용융가능한 영역은 제 1 행으로 배열되고 나머지 용융가능한 영역은 제 2 행으로 배열되어, 상기 용융가능한 영역은 인접한 퓨즈 소자의 용융가능한 영역과 인접하지 않는 것을 특징으로 하는 퓨즈 뱅크.
  2. 제 1 항에 있어서, 상기 퓨즈 소자의 평행한 행은 2.2μM 내지 2.7μM 떨어져서 배치되는 것을 특징으로 하는 퓨즈 뱅크.
  3. 제 1 항에 있어서, 상기 용융가능한 영역은 레이저 방사선을 흡수하도록 구성된 타겟 영역을 포함하는 것을 특징으로 하는 퓨즈 뱅크.
  4. 제 1 항에 있어서, 각각의 상기 용융가능한 영역은 적어도 4.5μM의 간격만큼 분리되는 것을 특징으로 하는 퓨즈 뱅크.
  5. 제 1항에 있어서, 상기 용융불가능한 영역은 상기 소정의 레이저 방사선 노출에 대해 반사되는 금속을 포함하는 것을 특징으로 하는 퓨즈 뱅크.
  6. 퓨즈 뱅크(20)를 제조하는 방법에 있어서,
    각각 제 1 단부와 제 2 단부를 갖는 다수의 퓨즈 소자(22)를 형성하는 단계를 포함하며, 각각의 퓨즈 소자(22)는 상기 제 1 단부에 인접한 용융가능한 영역(26), 및 상기 제 2 단부와 인접한 용융불가능한 영역(30)을 포함하며,
    상기 다수의 퓨즈 소자(22)는 평행하게 형성되어 각각의 용융가능한 소자의 제 1 단부는 인접한 용융가능한 소자의 상기 제 2 단부와 병렬로 배치되며,
    상기 용융가능한 영역(26)은 2개의 별개의 행에 배열되며, 용융가능한 영역은 제 1 행으로 배열되고, 나머지 용융가능한 영역은 제 2 행으로 배열되어, 상기 용융가능한 영역은 인접한 퓨즈 소자의 용융가능한 영역과 인접하지 않는 것을 특징으로 하는 퓨즈 뱅크 제조 방법.
  7. 제 6항에 있어서, 각각의 상기 용융가능한 영역 상에 레이저 방사선을 흡수하도록 구성된 타겟 영역을 제공하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  8. 제 6항에 있어서, 상기 용융불가능한 영역은 상기 레이저 방사선에 대해 반사되는 금속을 포함하는 것을 특징으로 하는 방법.
  9. 제 6항에 있어서, 각각의 평행한 행은 2.7μM 이하로 떨어져 있는 것을 특징으로 하는 방법.
  10. 제 7항에 있어서, 각각의 상기 타겟 영역은 4.5μM 이상의 간격만큼 분리되는 것을 특징으로 하는 방법.
KR1019950066811A 1994-12-29 1995-12-29 집적회로의레이저프로그래밍에서사용되는퓨즈뱅크및그의제조방법 KR100399448B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US36564194A 1994-12-29 1994-12-29
US08/365,641 1994-12-29

Publications (2)

Publication Number Publication Date
KR960026675A KR960026675A (ko) 1996-07-22
KR100399448B1 true KR100399448B1 (ko) 2004-02-25

Family

ID=23439715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950066811A KR100399448B1 (ko) 1994-12-29 1995-12-29 집적회로의레이저프로그래밍에서사용되는퓨즈뱅크및그의제조방법

Country Status (7)

Country Link
US (2) US5773869A (ko)
EP (1) EP0720229B1 (ko)
JP (1) JP4263775B2 (ko)
KR (1) KR100399448B1 (ko)
AT (1) ATE232647T1 (ko)
DE (1) DE69529602T2 (ko)
TW (1) TW279229B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW279229B (en) * 1994-12-29 1996-06-21 Siemens Ag Double density fuse bank for the laser break-link programming of an integrated-circuit
US5636172A (en) * 1995-12-22 1997-06-03 Micron Technology, Inc. Reduced pitch laser redundancy fuse bank structure
US5905295A (en) * 1997-04-01 1999-05-18 Micron Technology, Inc. Reduced pitch laser redundancy fuse bank structure
JPH10163331A (ja) * 1996-12-03 1998-06-19 Texas Instr Japan Ltd 半導体デバイス用フューズおよび半導体デバイス
EP0887858A3 (en) * 1997-06-26 1999-02-03 Siemens Aktiengesellschaft Protection layer for laser blown fuses in semiconductor devices
JP3474415B2 (ja) 1997-11-27 2003-12-08 株式会社東芝 半導体装置
US6130468A (en) 1998-02-11 2000-10-10 Micron Technology, Inc. Fuse, memory incorporating same and method
JP4390297B2 (ja) * 1998-06-19 2009-12-24 株式会社ルネサステクノロジ 半導体装置
DE19835263C2 (de) 1998-08-04 2000-06-21 Siemens Ag Integrierte Schaltung mit durch Energieeinwirkung auftrennbaren elektrischen Verbindungstellen
JP3630999B2 (ja) 1998-08-19 2005-03-23 富士通株式会社 半導体装置及びその製造方法
US6486526B1 (en) * 1999-01-04 2002-11-26 International Business Machines Corporation Crack stop between neighboring fuses for protection from fuse blow damage
JP2000269342A (ja) 1999-03-12 2000-09-29 Toshiba Microelectronics Corp 半導体集積回路および半導体集積回路の製造方法
US6172929B1 (en) * 1999-06-25 2001-01-09 Micron Technology, Inc. Integrated circuit having aligned fuses and methods for forming and programming the fuses
DE10006243A1 (de) * 2000-02-11 2001-08-23 Infineon Technologies Ag Schmelzbrückenanordnung in integrierten Schaltungen
US6642084B2 (en) * 2001-01-05 2003-11-04 Micron Technology, Inc. Methods for forming aligned fuses disposed in an integrated circuit
DE10112543A1 (de) * 2001-03-15 2002-10-02 Infineon Technologies Ag Integrierte Schaltung mit elektrischen Verbindungselementen
JP4225708B2 (ja) * 2001-06-12 2009-02-18 株式会社東芝 半導体装置
KR100480614B1 (ko) * 2002-08-27 2005-03-31 삼성전자주식회사 퓨즈 뱅크의 크기를 줄이기 위한 반도체 메모리 장치의퓨즈 뱅크
KR100448909B1 (ko) * 2002-09-27 2004-09-16 삼성전자주식회사 퓨즈 구조 및 그것을 이용한 집적 회로 장치
WO2004095471A1 (ja) * 2003-04-23 2004-11-04 Fujitsu Limited 半導体記憶装置
US8148211B2 (en) 2004-06-18 2012-04-03 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laser beam spots spaced on-axis delivered simultaneously
GB2429843B (en) * 2004-06-18 2009-07-08 Electro Scient Ind Inc Semiconductor structure processing using multiple laser beam spots
TWI366216B (en) * 2004-06-18 2012-06-11 Electro Scient Ind Inc Semiconductor structure processing using multiple laser beam spots
US8049135B2 (en) * 2004-06-18 2011-11-01 Electro Scientific Industries, Inc. Systems and methods for alignment of laser beam(s) for semiconductor link processing
US7477130B2 (en) * 2005-01-28 2009-01-13 Littelfuse, Inc. Dual fuse link thin film fuse
US20070069330A1 (en) * 2005-09-27 2007-03-29 Jui-Meng Jao Fuse structure for a semiconductor device
KR100722934B1 (ko) * 2005-11-18 2007-05-30 삼성전자주식회사 반도체소자의 퓨즈박스 및 퓨즈 커팅 방법
US7388421B1 (en) 2006-08-23 2008-06-17 National Semiconductor Corporation Fused trim circuit with test emulation and reduced static current drain
KR101043841B1 (ko) * 2008-10-14 2011-06-22 주식회사 하이닉스반도체 반도체 메모리 장치의 퓨즈

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529467A (ja) * 1991-07-24 1993-02-05 Nec Corp 冗長回路用ヒユーズ
JPH06120349A (ja) * 1992-10-09 1994-04-28 Matsushita Electron Corp 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58169940A (ja) * 1982-03-30 1983-10-06 Fujitsu Ltd 半導体装置の製造方法
US4491860A (en) * 1982-04-23 1985-01-01 Signetics Corporation TiW2 N Fusible links in semiconductor integrated circuits
US4935801A (en) 1987-01-27 1990-06-19 Inmos Corporation Metallic fuse with optically absorptive layer
US5260597A (en) * 1988-07-21 1993-11-09 Quick Technologies Ltd. Routing structure for a customizable integrated circuit
US5252844A (en) * 1988-11-17 1993-10-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a redundant circuit and method of manufacturing thereof
US4910418A (en) 1988-12-29 1990-03-20 Gazelle Microcircuits, Inc. Semiconductor fuse programmable array structure
US5025300A (en) 1989-06-30 1991-06-18 At&T Bell Laboratories Integrated circuits having improved fusible links
US5185291A (en) 1989-06-30 1993-02-09 At&T Bell Laboratories Method of making severable conductive path in an integrated-circuit device
US5321322A (en) * 1991-11-27 1994-06-14 Aptix Corporation Programmable interconnect architecture without active devices
US5244836A (en) * 1991-12-30 1993-09-14 North American Philips Corporation Method of manufacturing fusible links in semiconductor devices
US5281868A (en) * 1992-08-18 1994-01-25 Micron Technology, Inc. Memory redundancy addressing circuit for adjacent columns in a memory
US5285099A (en) * 1992-12-15 1994-02-08 International Business Machines Corporation SiCr microfuses
JPH06310603A (ja) * 1993-04-27 1994-11-04 Mitsubishi Electric Corp 半導体記憶装置
TW279229B (en) * 1994-12-29 1996-06-21 Siemens Ag Double density fuse bank for the laser break-link programming of an integrated-circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529467A (ja) * 1991-07-24 1993-02-05 Nec Corp 冗長回路用ヒユーズ
JPH06120349A (ja) * 1992-10-09 1994-04-28 Matsushita Electron Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP4263775B2 (ja) 2009-05-13
KR960026675A (ko) 1996-07-22
US5986321A (en) 1999-11-16
JPH08236631A (ja) 1996-09-13
DE69529602D1 (de) 2003-03-20
EP0720229B1 (en) 2003-02-12
DE69529602T2 (de) 2003-10-09
US5773869A (en) 1998-06-30
ATE232647T1 (de) 2003-02-15
TW279229B (en) 1996-06-21
EP0720229A3 (en) 1998-01-07
EP0720229A2 (en) 1996-07-03

Similar Documents

Publication Publication Date Title
KR100399448B1 (ko) 집적회로의레이저프로그래밍에서사용되는퓨즈뱅크및그의제조방법
EP0194519B1 (en) Electric circuits having repairable circuit lines and method of making the same
KR100333633B1 (ko) 리페어용 퓨즈를 구비한 반도체 장치 및 퓨즈의 레이저트리밍 방법
US5698895A (en) Silicon segment programming method and apparatus
EP0162145B1 (en) Method of melting a fuse using a laser beam
KR100399493B1 (ko) 퓨즈 장치
KR100405027B1 (ko) 집적회로장치의퓨즈구조물및그의제조방법
KR100513304B1 (ko) 반도체 기억장치의 퓨즈 박스및 그 제조방법
KR100567984B1 (ko) 전기 접속 소자를 구비한 집적 회로
US5933714A (en) Double density fuse bank for the laser break-link programming of an integrated circuit
US20080032493A1 (en) Semiconductor device
JP3150113B2 (ja) 半導体記憶装置
US20010044162A1 (en) Method and apparatus for fabricating electronic device
US6486528B1 (en) Silicon segment programming apparatus and three terminal fuse configuration
KR100286050B1 (ko) 반도체 메모리 장치용 퓨즈 장치
JP2005228878A (ja) 半導体装置
KR100479295B1 (ko) 터미널 비아 퓨즈 윈도우를 통과하는 배선
KR200205413Y1 (ko) 반도체장치 퓨즈부
JP2002270692A (ja) 半導体装置
JPH03235351A (ja) 半導体記憶装置
JPH02307245A (ja) 半導体記憶装置
JPH1079434A (ja) 半導体集積回路用ヒューズ
KR20020002929A (ko) 메모리소자의 리페어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130905

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140904

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 13

EXPY Expiration of term