JPH08236631A - 集積回路のレーザ・ブレークリンク・プログラミング用倍密度ヒューズバンク装置 - Google Patents
集積回路のレーザ・ブレークリンク・プログラミング用倍密度ヒューズバンク装置Info
- Publication number
- JPH08236631A JPH08236631A JP7341224A JP34122495A JPH08236631A JP H08236631 A JPH08236631 A JP H08236631A JP 7341224 A JP7341224 A JP 7341224A JP 34122495 A JP34122495 A JP 34122495A JP H08236631 A JPH08236631 A JP H08236631A
- Authority
- JP
- Japan
- Prior art keywords
- fusible
- fuse
- region
- laser
- bank device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 高密度のヒューズバンク装置を提供する。
【解決手段】 可融性領域側である第１端部と、非可融
性領域側である第２端部を有するヒューズ素子を、それ
ぞれ交互に逆向きとなるよう平行に配設し、個々のヒュ
ーズ素子の可融性領域が、隣設されているヒューズ素子
の非可融性領域と隣り合わせとなるように構成されてい
る。
性領域側である第２端部を有するヒューズ素子を、それ
ぞれ交互に逆向きとなるよう平行に配設し、個々のヒュ
ーズ素子の可融性領域が、隣設されているヒューズ素子
の非可融性領域と隣り合わせとなるように構成されてい
る。
Description
【０００１】
【発明の属する技術分野】この発明は、集積回路をプロ
グラムすることにより回路バンク内の故障回路を選択的
に取り除くためのヒューズバンク装置に関する。このヒ
ューズバンク装置は半導体集積回路と共に用いられる。
より詳細には、小型化の目的で密度が高められたヒュー
ズバンク装置の構造に関する。
グラムすることにより回路バンク内の故障回路を選択的
に取り除くためのヒューズバンク装置に関する。このヒ
ューズバンク装置は半導体集積回路と共に用いられる。
より詳細には、小型化の目的で密度が高められたヒュー
ズバンク装置の構造に関する。
【０００２】
【従来の技術】半導体集積回路はシリコン等の単結晶あ
るいはチップ上に組み込まれたダイオードやトランジス
タなど数多くの電子デバイスを有する。こうしたデバイ
スは非常に小さいため、動作信頼性が、結晶中の欠陥や
不純物の影響を受けやすい。たった１つのトランジスタ
が壊れただけで、回路全体が動作しなくなる場合もあ
る。
るいはチップ上に組み込まれたダイオードやトランジス
タなど数多くの電子デバイスを有する。こうしたデバイ
スは非常に小さいため、動作信頼性が、結晶中の欠陥や
不純物の影響を受けやすい。たった１つのトランジスタ
が壊れただけで、回路全体が動作しなくなる場合もあ
る。
【０００３】この問題に対処するため、半導体製造業界
では同一のチップ上に冗長回路を設けることが通例行わ
れている。これにより、検査の際に故障回路が見つかっ
た場合、故障回路を非動作とし、その冗長回路を働かせ
るようになっている。この冗長回路への切り換えは、チ
ップ上の回路に組み込まれた特定のヒューズを溶断する
ことにより為されることが多い。これら溶断されるヒュ
ーズは故障素子に対応しており、冗長回路バンク内の代
替素子が動作可能とされる。
では同一のチップ上に冗長回路を設けることが通例行わ
れている。これにより、検査の際に故障回路が見つかっ
た場合、故障回路を非動作とし、その冗長回路を働かせ
るようになっている。この冗長回路への切り換えは、チ
ップ上の回路に組み込まれた特定のヒューズを溶断する
ことにより為されることが多い。これら溶断されるヒュ
ーズは故障素子に対応しており、冗長回路バンク内の代
替素子が動作可能とされる。
【０００４】メモリーＩＣの場合、メモリー・セルは通
常、行列状に配置されており、個々のセルは特定の行と
列により指定される。正しい組み合わせでヒューズを溶
断することにより、故障素子に接続された回路を切り離
し、その冗長素子に接続された回路と入れ替えることが
できる。
常、行列状に配置されており、個々のセルは特定の行と
列により指定される。正しい組み合わせでヒューズを溶
断することにより、故障素子に接続された回路を切り離
し、その冗長素子に接続された回路と入れ替えることが
できる。
【０００５】ヒューズバンク装置内のヒューズを選択的
に溶断するためにはレーザを用いる方法によるのが一般
的である。レーザのエネルギーを複数のヒューズに選択
的に向けることにより、選択されたヒューズが溶断さ
れ、故障回路が切り離されるのである。この方法は一般
にレーザ・ブレークリンク・プログラミング、またはレ
ーザ・プログラミングと呼ばれる。
に溶断するためにはレーザを用いる方法によるのが一般
的である。レーザのエネルギーを複数のヒューズに選択
的に向けることにより、選択されたヒューズが溶断さ
れ、故障回路が切り離されるのである。この方法は一般
にレーザ・ブレークリンク・プログラミング、またはレ
ーザ・プログラミングと呼ばれる。
【０００６】レーザ・ブレークリンク・プログラミング
にも欠点がある。例えば、レーザを効果的に使用するた
めに必要とされる、ヒューズバンク装置の大きさであ
る。チップの表面にレーザを向けると、レーザの当たっ
た場所には表面のどの部分であるかに関わらず、円形の
クレータが生じる。ヒューズを溶融する場合には、レー
ザにより生じるクレータの直径がヒューズよりも大きく
なるようにして、ヒューズの分断を確実なものとしなけ
ればならない。しかし、レーザによるクレータが広過ぎ
ると、目的のヒューズに隣設されたヒューズまで溶融し
てしまう。よって、従来技術では、ヒューズバンク装置
の製造の際、複数ヒューズ間に比較的大きな空間を設け
る必要がある。半導体回路製造許容差およびレーザ光の
許容差を考慮して、ヒューズバンク装置は通常少なくと
も４．５μｍから５．４μｍの間隔がなければレーザ・
ブレークリンク・プログラミングを実行できない。この
必要とされる間隔のため、集積回路チップ上の複数の場
所に数多くのヒューズバンク装置を設ける必要が生ず
る。その結果、チップ上の相当な空間が占められ、集積
回路の小型化がさらに制限される。
にも欠点がある。例えば、レーザを効果的に使用するた
めに必要とされる、ヒューズバンク装置の大きさであ
る。チップの表面にレーザを向けると、レーザの当たっ
た場所には表面のどの部分であるかに関わらず、円形の
クレータが生じる。ヒューズを溶融する場合には、レー
ザにより生じるクレータの直径がヒューズよりも大きく
なるようにして、ヒューズの分断を確実なものとしなけ
ればならない。しかし、レーザによるクレータが広過ぎ
ると、目的のヒューズに隣設されたヒューズまで溶融し
てしまう。よって、従来技術では、ヒューズバンク装置
の製造の際、複数ヒューズ間に比較的大きな空間を設け
る必要がある。半導体回路製造許容差およびレーザ光の
許容差を考慮して、ヒューズバンク装置は通常少なくと
も４．５μｍから５．４μｍの間隔がなければレーザ・
ブレークリンク・プログラミングを実行できない。この
必要とされる間隔のため、集積回路チップ上の複数の場
所に数多くのヒューズバンク装置を設ける必要が生ず
る。その結果、チップ上の相当な空間が占められ、集積
回路の小型化がさらに制限される。
【０００７】従来技術において、ヒューズバンク装置の
寸法を縮小するための様々な試みがなされている。そう
した従来技術の例として、以下の文献があげられる：米
国特許Ｎｏ．５，１８５，２９１、「集積回路装置内の
分断可能導体路の形成方法」、フィッシャー；米国特許
Ｎｏ．４，９１０，４１８、「半導体ヒューズのプログ
ラマブル・アレイ構造」、グラハム；米国特許Ｎｏ．
４，９３５，８０１、「光学的吸収層を有する金属ヒュ
ーズ」、マクルーア他；および米国特許Ｎｏ．５，０２
５，３００、「改良された可融性リンクを有する、集積
回路」、ビリング他。このような従来技術文献にはレー
ザ放射を吸収し、レーザの効果を高める構造が記載され
ている。しかし、このような従来技術システムは依然と
してレーザの寸法によって制限されており、レーザビー
ムの直径に見合った、十分な空間を可融性リンクの間に
設ける必要がある。
寸法を縮小するための様々な試みがなされている。そう
した従来技術の例として、以下の文献があげられる：米
国特許Ｎｏ．５，１８５，２９１、「集積回路装置内の
分断可能導体路の形成方法」、フィッシャー；米国特許
Ｎｏ．４，９１０，４１８、「半導体ヒューズのプログ
ラマブル・アレイ構造」、グラハム；米国特許Ｎｏ．
４，９３５，８０１、「光学的吸収層を有する金属ヒュ
ーズ」、マクルーア他；および米国特許Ｎｏ．５，０２
５，３００、「改良された可融性リンクを有する、集積
回路」、ビリング他。このような従来技術文献にはレー
ザ放射を吸収し、レーザの効果を高める構造が記載され
ている。しかし、このような従来技術システムは依然と
してレーザの寸法によって制限されており、レーザビー
ムの直径に見合った、十分な空間を可融性リンクの間に
設ける必要がある。
【０００８】
【発明が解決しようとする課題】本願発明の課題は、ヒ
ューズバンク装置内の個々の素子間の距離が、該素子分
断用レーザビーム直径よりも小さくなっている、可融性
リンクの密度が高められたヒューズバンク装置を提供す
ることである。
ューズバンク装置内の個々の素子間の距離が、該素子分
断用レーザビーム直径よりも小さくなっている、可融性
リンクの密度が高められたヒューズバンク装置を提供す
ることである。
【０００９】本願発明のもう１つの課題は、ヒューズバ
ンク装置の密度を１００％高めると同時にそのヒューズ
バンク装置の寸法の増加は５０％未満とすることであ
る。
ンク装置の密度を１００％高めると同時にそのヒューズ
バンク装置の寸法の増加は５０％未満とすることであ
る。
【００１０】
【課題を解決するための手段】本発明によれば、上記課
題は以下の構成により解決される。すなわち、集積回路
のレーザ・ブレークリンク・プログラミング用ヒューズ
バンク装置において使用されるヒューズ素子が２つの端
部を有し、第１の端部側は可融性の領域を、そして第２
の端部側は非可融性の領域を含む。ヒューズ素子はそれ
ぞれ交互に向きを変えて平行に配設されており、それぞ
れのヒューズ素子の第１端部が、隣のヒューズの第２端
部に近接した状態になっている。ヒューズバンク装置内
のヒューズ素子の向きを連続的に交番させることによ
り、２つの可融性領域が過度に接近することなくヒュー
ズ素子を高密度に構成することが可能となる。よって、
選択された可融性の領域をレーザによって、ヒューズバ
ンク装置内の他の可融性領域に影響を与えることなく分
断することができる。
題は以下の構成により解決される。すなわち、集積回路
のレーザ・ブレークリンク・プログラミング用ヒューズ
バンク装置において使用されるヒューズ素子が２つの端
部を有し、第１の端部側は可融性の領域を、そして第２
の端部側は非可融性の領域を含む。ヒューズ素子はそれ
ぞれ交互に向きを変えて平行に配設されており、それぞ
れのヒューズ素子の第１端部が、隣のヒューズの第２端
部に近接した状態になっている。ヒューズバンク装置内
のヒューズ素子の向きを連続的に交番させることによ
り、２つの可融性領域が過度に接近することなくヒュー
ズ素子を高密度に構成することが可能となる。よって、
選択された可融性の領域をレーザによって、ヒューズバ
ンク装置内の他の可融性領域に影響を与えることなく分
断することができる。
【００１１】
【実施例】図１に、２つの集積回路（ＩＣ）アレイ１２
をプログラムするための、従来技術による２つのヒュー
ズバンク装置１０を示す。ヒューズバンク装置１０のそ
れぞれは、多結晶質シリコン、タングステン・ケイ化物
または同様の導体から成る、複数の可融性素子１４を有
する。可融性素子１４はその同一直線上に、狭窄領域１
６を有する。狭窄領域１６上のＸ印はレーザ・ブレーク
リンク・プログラミングの際にレーザビームの中心が向
けられる位置を示す。ヒューズバンク装置１０の製造方
法、ＩＣの使用目的およびレーザ・ブレークリンク・プ
ログラミングに使用されるレーザにもよるが、個々の可
融性素子１４間の間隔は通常４．５μｍから５．４μｍ
の間である。図から明かなように、２つの隣接するＩＣ
アレイ１２にレーザ・ブレークリンク・プログラミング
を施すためには、２つのヒューズバンク１０と、これら
２つのヒューズバンク装置へ通ずる配線のための空間が
チップ上に必要とされる。例えば典型的な例として、従
来技術によるヒューズバンク装置における幅Ｗは約１０
ミクロンである。
をプログラムするための、従来技術による２つのヒュー
ズバンク装置１０を示す。ヒューズバンク装置１０のそ
れぞれは、多結晶質シリコン、タングステン・ケイ化物
または同様の導体から成る、複数の可融性素子１４を有
する。可融性素子１４はその同一直線上に、狭窄領域１
６を有する。狭窄領域１６上のＸ印はレーザ・ブレーク
リンク・プログラミングの際にレーザビームの中心が向
けられる位置を示す。ヒューズバンク装置１０の製造方
法、ＩＣの使用目的およびレーザ・ブレークリンク・プ
ログラミングに使用されるレーザにもよるが、個々の可
融性素子１４間の間隔は通常４．５μｍから５．４μｍ
の間である。図から明かなように、２つの隣接するＩＣ
アレイ１２にレーザ・ブレークリンク・プログラミング
を施すためには、２つのヒューズバンク１０と、これら
２つのヒューズバンク装置へ通ずる配線のための空間が
チップ上に必要とされる。例えば典型的な例として、従
来技術によるヒューズバンク装置における幅Ｗは約１０
ミクロンである。
【００１２】図２において、本願発明によるヒューズバ
ンク装置２０が２つのＩＣアレイ１２と共に示されてい
る。図示の如く、１つのバンク装置２０が２つのＩＣア
レイ１２に対応している。図２のヒューズバンク装置２
０は一連の複合ヒューズ素子２２から構成されている。
複合ヒューズ素子２２はそれぞれ、従来技術で用いられ
ているような、容易に溶断可能な材質の狭窄領域２４を
有する。狭窄領域２４上のターゲット領域２６は光学的
吸収層またはその他の従来技術による、レーザによるヒ
ューズ素子の分断効率を促進する構造とすることができ
る。ターゲット領域２６はレーザ・ブレークリンク・プ
ログラミング時のレーザビームの中心位置に対応する。
ンク装置２０が２つのＩＣアレイ１２と共に示されてい
る。図示の如く、１つのバンク装置２０が２つのＩＣア
レイ１２に対応している。図２のヒューズバンク装置２
０は一連の複合ヒューズ素子２２から構成されている。
複合ヒューズ素子２２はそれぞれ、従来技術で用いられ
ているような、容易に溶断可能な材質の狭窄領域２４を
有する。狭窄領域２４上のターゲット領域２６は光学的
吸収層またはその他の従来技術による、レーザによるヒ
ューズ素子の分断効率を促進する構造とすることができ
る。ターゲット領域２６はレーザ・ブレークリンク・プ
ログラミング時のレーザビームの中心位置に対応する。
【００１３】導体素子３０はヒューズ素子２２のそれぞ
れの狭窄領域２４につながれている。この導体素子３０
はターゲット領域２６を分断するのに必要なレーザ放射
強度に耐え得る導伝材料から作られている。レーザ放射
に耐え得るようにするため、導伝素子３０をターゲット
領域２６よりも相当厚くすることもできる。あるいは、
導伝素子３０に、レーザエネルギーの吸収の少ない反射
材料を塗布することもできる。レーザエネルギーに耐え
得る塗膜、材料としては例えばタングステン、金などが
公知であり、半導体回路の製造に用いられている。
れの狭窄領域２４につながれている。この導体素子３０
はターゲット領域２６を分断するのに必要なレーザ放射
強度に耐え得る導伝材料から作られている。レーザ放射
に耐え得るようにするため、導伝素子３０をターゲット
領域２６よりも相当厚くすることもできる。あるいは、
導伝素子３０に、レーザエネルギーの吸収の少ない反射
材料を塗布することもできる。レーザエネルギーに耐え
得る塗膜、材料としては例えばタングステン、金などが
公知であり、半導体回路の製造に用いられている。
【００１４】本願発明のヒューズバンク装置２０におい
ては、ヒューズ素子２２の複数のターゲット領域２６は
単一の列内に整列させられていない。つまり、ヒューズ
素子２２は互い違いに方向付けられているのであり、ヒ
ューズ素子は１つおきに第１の方向を向き、その間のヒ
ューズ素子は逆に第２の方向を向いている。こうした配
設により、１つのヒューズバンク装置２０で２つのＩＣ
アレイ１２に対応することができ、その場合ＩＣアレイ
はヒューズバンク装置２０の両側に配置される。こうし
て、隣り合わせのヒューズ素子２２それぞれのターゲッ
ト領域２６間の距離Ｄ１が、必要とされる４．５μｍ〜
５．４μｍの範囲に収まる。もう一方のヒューズ素子の
それぞれのターゲット領域２６間の距離Ｄ２についても
同様である。従来技術に比べて複数のヒューズ素子２２
が２倍の密度で並べられているため、隣同士のヒューズ
素子２２間の実際の距離、つまりピッチＤ３は２．２μ
ｍ〜２．７μｍとなり、従来技術の半分で済む。
ては、ヒューズ素子２２の複数のターゲット領域２６は
単一の列内に整列させられていない。つまり、ヒューズ
素子２２は互い違いに方向付けられているのであり、ヒ
ューズ素子は１つおきに第１の方向を向き、その間のヒ
ューズ素子は逆に第２の方向を向いている。こうした配
設により、１つのヒューズバンク装置２０で２つのＩＣ
アレイ１２に対応することができ、その場合ＩＣアレイ
はヒューズバンク装置２０の両側に配置される。こうし
て、隣り合わせのヒューズ素子２２それぞれのターゲッ
ト領域２６間の距離Ｄ１が、必要とされる４．５μｍ〜
５．４μｍの範囲に収まる。もう一方のヒューズ素子の
それぞれのターゲット領域２６間の距離Ｄ２についても
同様である。従来技術に比べて複数のヒューズ素子２２
が２倍の密度で並べられているため、隣同士のヒューズ
素子２２間の実際の距離、つまりピッチＤ３は２．２μ
ｍ〜２．７μｍとなり、従来技術の半分で済む。
【００１５】ヒューズバンク装置２０内におけるヒュー
ズ素子２２の向きを交互に変えることにより、ターゲッ
ト領域２６は２つの明確な列を形成する。この構成によ
れば、幅Ｗ１が従来技術ヒューズバンク装置に比して約
３０〜５０％増となる。しかし、本願発明のヒューズバ
ンク装置２０は従来技術に対して単位長さ当たりのヒュ
ーズの数が２倍となるため、ヒューズ密度が１００％増
加されるにも関わらず、寸法の増加は３０〜５０％で済
む。また、従来技術において必要とされていた、２つの
ヒューズバンク装置を接続するための配線が取り除かれ
ていることにより、寸法がさらに低減されている。
ズ素子２２の向きを交互に変えることにより、ターゲッ
ト領域２６は２つの明確な列を形成する。この構成によ
れば、幅Ｗ１が従来技術ヒューズバンク装置に比して約
３０〜５０％増となる。しかし、本願発明のヒューズバ
ンク装置２０は従来技術に対して単位長さ当たりのヒュ
ーズの数が２倍となるため、ヒューズ密度が１００％増
加されるにも関わらず、寸法の増加は３０〜５０％で済
む。また、従来技術において必要とされていた、２つの
ヒューズバンク装置を接続するための配線が取り除かれ
ていることにより、寸法がさらに低減されている。
【００１６】図３において、レーザ・ブレークリンク・
プログラミング時に、円４０で示されたレーザ光がヒュ
ーズ素子２２のターゲット領域２６に当てられている。
レーザ光４０は２つの隣設されたヒューズ素子２２ａ、
２２ｂの導電素子３０に部分的に重なっている。しか
し、この真ん中のヒューズ素子２２のターゲット領域２
６はレーザ放射を吸収する材料でできているため、レー
ザにより容易に分断される。一方、２つの導電素子３０
は、レーザ放射を反射するので、ターゲット領域２６が
分断されつつある間も溶融されることはない。この互い
違いの構成により、同時に２つのターゲット領域がレー
ザ光の同じパルスによって照射されることがない。この
ように、従来よりも高密度なヒューズバンク装置２０の
製造が可能となる。
プログラミング時に、円４０で示されたレーザ光がヒュ
ーズ素子２２のターゲット領域２６に当てられている。
レーザ光４０は２つの隣設されたヒューズ素子２２ａ、
２２ｂの導電素子３０に部分的に重なっている。しか
し、この真ん中のヒューズ素子２２のターゲット領域２
６はレーザ放射を吸収する材料でできているため、レー
ザにより容易に分断される。一方、２つの導電素子３０
は、レーザ放射を反射するので、ターゲット領域２６が
分断されつつある間も溶融されることはない。この互い
違いの構成により、同時に２つのターゲット領域がレー
ザ光の同じパルスによって照射されることがない。この
ように、従来よりも高密度なヒューズバンク装置２０の
製造が可能となる。
【００１７】以上説明した如くヒューズバンク装置の高
密度化が図れるのであるが、あるいはまた本願発明によ
れば、密度（単位長さ当たりの溶融可能素子）はそのま
まにして、ヒューズバンク装置内の可融性素子間を広げ
ることもできる。可溶性素子間の空間を広げることによ
り、レーザの代わりにウェット・エッチング法を用いて
可溶性素子を切り離すことができる。ウェット・エッチ
ング法はその特徴としてレーザ・ブレークリンク法ほど
に複雑、高価でないため、製造時の原価・人件費削減を
もたらすことが可能である。
密度化が図れるのであるが、あるいはまた本願発明によ
れば、密度（単位長さ当たりの溶融可能素子）はそのま
まにして、ヒューズバンク装置内の可融性素子間を広げ
ることもできる。可溶性素子間の空間を広げることによ
り、レーザの代わりにウェット・エッチング法を用いて
可溶性素子を切り離すことができる。ウェット・エッチ
ング法はその特徴としてレーザ・ブレークリンク法ほど
に複雑、高価でないため、製造時の原価・人件費削減を
もたらすことが可能である。
【００１８】本願明細書に記載された発明の具体的実施
例は単に例示であり、本願発明の最良の実施態様を示す
ものである。よって、当業者であれば機能的に同等の構
成要素や方法を用いることにより、ここに記載された実
施例に変更ないし修正を加えることができる。そのよう
な変更・修正または別の実施態様は、請求の範囲に記載
された発明に含まれるものとする。
例は単に例示であり、本願発明の最良の実施態様を示す
ものである。よって、当業者であれば機能的に同等の構
成要素や方法を用いることにより、ここに記載された実
施例に変更ないし修正を加えることができる。そのよう
な変更・修正または別の実施態様は、請求の範囲に記載
された発明に含まれるものとする。
【００１９】
【発明の効果】連続するヒューズ素子の方向を交番させ
ることにより、単一方向のヒューズバンク装置に比べて
密度が倍で、なおかつ寸法の増加は３０％から５０％に
抑えられたヒューズバンク装置が実現される。この、集
積回路における省空間化により、単位空間当たり回路数
が増加し、集積回路装置のより一層の小型化が促進され
る。
ることにより、単一方向のヒューズバンク装置に比べて
密度が倍で、なおかつ寸法の増加は３０％から５０％に
抑えられたヒューズバンク装置が実現される。この、集
積回路における省空間化により、単位空間当たり回路数
が増加し、集積回路装置のより一層の小型化が促進され
る。
【図１】２つの集積回路アレイと共に用いられた、従来
技術による２つのヒューズバンク装置である。
技術による２つのヒューズバンク装置である。
【図２】２つの集積回路アレイと共に用いられた、本願
発明によるヒューズバンクの好ましい実施例である。
発明によるヒューズバンクの好ましい実施例である。
【図３】レーザビームと本願発明装置間の相互作用を示
す、図２の一部拡大図である。
す、図２の一部拡大図である。
１０ 従来技術によるヒューズバンク装置 １２ 集積回路アレイ １４ 可融性素子 １６ 狭窄領域 ２０ ヒューズバンク装置 ２２ 複合ヒューズ素子 ２２ａ、２２ｂ 隣設されたヒューズ素子 ２４ 狭窄領域 ２６ ターゲット領域 ３０ 導電部 ４０ レーザ光
Claims (14)
- 【請求項１】 第１端部と第２端部を有する可融性素子
を複数具備し、個々の可融性素子は、レーザの一定量照
射により分断可能である可融性領域を第１端部側に、前
記一定量のレーザ照射により分断不可能である非可融性
領域を第２端部側にそれぞれ有する、集積回路のレーザ
・プログラミング用ヒューズバンク装置において、個々
の可融性素子の第１端部が隣設された可融性素子の第２
端部と隣合わせになるよう、可融性素子が交互に逆向き
の、実質平行な行に配設されていることを特徴とする、
集積回路のレーザ・プログラミング用ヒューズバンク装
置。 - 【請求項２】 平行に配設された可融性素子の行間隔が
２．２μｍ〜２．７μｍである、請求項１記載のヒュー
ズバンク装置。 - 【請求項３】 可融性領域が、レーザ放射を吸収するタ
ーゲット領域を有する、請求項１記載のヒューズバンク
装置。 - 【請求項４】 個々の可融性領域間隔が少なくとも４．
５μｍである、請求項１記載のヒューズバンク装置。 - 【請求項５】 非可融性領域が、前記一定量のレーザ照
射を実質的に反射する金属を有する、請求項１記載のヒ
ューズバンク装置。 - 【請求項６】 一定量のレーザ照射により分断可能であ
る第１導電領域と、前記第１導電領域に結合された、前
記一定量のレーザ照射によって分断不可能である第２導
電領域を具備したことにより、ヒューズ素子に前記一定
量のレーザが照射された際、前記第１導電領域は分断さ
れ、前記第２導電領域は元のままであることを特徴とす
る、選択されたヒューズ素子を分断するために一定量の
レーザ照射が用いられる、集積回路装置のレーザ・ブレ
ークリンク・プログラミング用ヒューズ素子。 - 【請求項７】 前記第１導電領域が、レーザ放射を吸収
するターゲット領域を有する、請求項６記載のヒューズ
素子。 - 【請求項８】 前記第２導電領域が、前記一定量のレー
ザ照射を実質上反射する金属を有する、請求項６記載の
ヒューズ素子。 - 【請求項９】 前記第１導電領域および前記第２導電領
域が同一直線上に配設されている、請求項６記載のヒュ
ーズ素子。 - 【請求項１０】 個々の可融性素子の第１端部側に可融
性領域、第２端部側に非可融性領域が設けられた、第１
端部および第２端部を有する複数の可融性素子を形成す
るステップを有するヒューズバンク装置の製造方法にお
いて、前記複数の可融性素子を実質平行に配設すること
により、個々の可融性素子の第１端部が隣設された可融
性素子の第２端部と隣合わせとなっていることを特徴と
する、ヒューズバンク装置の製造方法。 - 【請求項１１】 前記可融性領域上にレーザ放射を吸収
するターゲット領域を設けるステップをさらに有する、
請求項１０記載の方法。 - 【請求項１２】 前記非可融性領域が、レーザ放射を実
質的に反射する金属を有する、請求項１０記載の方法。 - 【請求項１３】 個々の前記実質平行な行の間隔が２．
７μｍ未満である、請求項１０記載の方法。 - 【請求項１４】 個々のターゲット領域間隔が、少なく
とも４．５μｍである、請求項１１記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US36564194A | 1994-12-29 | 1994-12-29 | |
| US08/365641 | 1994-12-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08236631A true JPH08236631A (ja) | 1996-09-13 |
| JP4263775B2 JP4263775B2 (ja) | 2009-05-13 |
Family
ID=23439715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34122495A Expired - Lifetime JP4263775B2 (ja) | 1994-12-29 | 1995-12-27 | ヒューズバンク装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US5773869A (ja) |
| EP (1) | EP0720229B1 (ja) |
| JP (1) | JP4263775B2 (ja) |
| KR (1) | KR100399448B1 (ja) |
| AT (1) | ATE232647T1 (ja) |
| DE (1) | DE69529602T2 (ja) |
| TW (1) | TW279229B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6333545B1 (en) | 1998-08-19 | 2001-12-25 | Fujitsu Limited | Semiconductor device having blocking layer and fuses |
| US6586815B2 (en) | 1997-11-27 | 2003-07-01 | Kabushiki Kaisha Toshiba | Semiconductor device having dummy interconnection and method for manufacturing the same |
| WO2004095471A1 (ja) * | 2003-04-23 | 2004-11-04 | Fujitsu Limited | 半導体記憶装置 |
| JP2008503877A (ja) * | 2004-06-18 | 2008-02-07 | エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド | 複数のレーザビームスポットを使用する半導体構造加工 |
| US8148211B2 (en) | 2004-06-18 | 2012-04-03 | Electro Scientific Industries, Inc. | Semiconductor structure processing using multiple laser beam spots spaced on-axis delivered simultaneously |
| JP2012138597A (ja) * | 2004-06-18 | 2012-07-19 | Electro Scientific Industries Inc | 複数のレーザビームスポットを使用する半導体構造加工 |
| KR101346118B1 (ko) * | 2006-07-05 | 2013-12-31 | 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 | 반도체 링크 가공용 레이저 빔(들)의 정렬 시스템 및 방법 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW279229B (en) * | 1994-12-29 | 1996-06-21 | Siemens Ag | Double density fuse bank for the laser break-link programming of an integrated-circuit |
| US5636172A (en) * | 1995-12-22 | 1997-06-03 | Micron Technology, Inc. | Reduced pitch laser redundancy fuse bank structure |
| US5905295A (en) * | 1997-04-01 | 1999-05-18 | Micron Technology, Inc. | Reduced pitch laser redundancy fuse bank structure |
| JPH10163331A (ja) * | 1996-12-03 | 1998-06-19 | Texas Instr Japan Ltd | 半導体デバイス用フューズおよび半導体デバイス |
| EP0887858A3 (en) * | 1997-06-26 | 1999-02-03 | Siemens Aktiengesellschaft | Protection layer for laser blown fuses in semiconductor devices |
| US6130468A (en) | 1998-02-11 | 2000-10-10 | Micron Technology, Inc. | Fuse, memory incorporating same and method |
| JP4390297B2 (ja) * | 1998-06-19 | 2009-12-24 | 株式会社ルネサステクノロジ | 半導体装置 |
| DE19835263C2 (de) | 1998-08-04 | 2000-06-21 | Siemens Ag | Integrierte Schaltung mit durch Energieeinwirkung auftrennbaren elektrischen Verbindungstellen |
| US6486526B1 (en) * | 1999-01-04 | 2002-11-26 | International Business Machines Corporation | Crack stop between neighboring fuses for protection from fuse blow damage |
| JP2000269342A (ja) | 1999-03-12 | 2000-09-29 | Toshiba Microelectronics Corp | 半導体集積回路および半導体集積回路の製造方法 |
| US6172929B1 (en) * | 1999-06-25 | 2001-01-09 | Micron Technology, Inc. | Integrated circuit having aligned fuses and methods for forming and programming the fuses |
| DE10006243A1 (de) * | 2000-02-11 | 2001-08-23 | Infineon Technologies Ag | Schmelzbrückenanordnung in integrierten Schaltungen |
| US6642084B2 (en) | 2001-01-05 | 2003-11-04 | Micron Technology, Inc. | Methods for forming aligned fuses disposed in an integrated circuit |
| DE10112543A1 (de) * | 2001-03-15 | 2002-10-02 | Infineon Technologies Ag | Integrierte Schaltung mit elektrischen Verbindungselementen |
| JP4225708B2 (ja) * | 2001-06-12 | 2009-02-18 | 株式会社東芝 | 半導体装置 |
| KR100480614B1 (ko) * | 2002-08-27 | 2005-03-31 | 삼성전자주식회사 | 퓨즈 뱅크의 크기를 줄이기 위한 반도체 메모리 장치의퓨즈 뱅크 |
| KR100448909B1 (ko) * | 2002-09-27 | 2004-09-16 | 삼성전자주식회사 | 퓨즈 구조 및 그것을 이용한 집적 회로 장치 |
| US7477130B2 (en) * | 2005-01-28 | 2009-01-13 | Littelfuse, Inc. | Dual fuse link thin film fuse |
| US20070069330A1 (en) * | 2005-09-27 | 2007-03-29 | Jui-Meng Jao | Fuse structure for a semiconductor device |
| KR100722934B1 (ko) * | 2005-11-18 | 2007-05-30 | 삼성전자주식회사 | 반도체소자의 퓨즈박스 및 퓨즈 커팅 방법 |
| US7388421B1 (en) | 2006-08-23 | 2008-06-17 | National Semiconductor Corporation | Fused trim circuit with test emulation and reduced static current drain |
| KR101043841B1 (ko) * | 2008-10-14 | 2011-06-22 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 퓨즈 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58169940A (ja) * | 1982-03-30 | 1983-10-06 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4491860A (en) * | 1982-04-23 | 1985-01-01 | Signetics Corporation | TiW2 N Fusible links in semiconductor integrated circuits |
| US4935801A (en) | 1987-01-27 | 1990-06-19 | Inmos Corporation | Metallic fuse with optically absorptive layer |
| US5260597A (en) * | 1988-07-21 | 1993-11-09 | Quick Technologies Ltd. | Routing structure for a customizable integrated circuit |
| US5252844A (en) * | 1988-11-17 | 1993-10-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a redundant circuit and method of manufacturing thereof |
| US4910418A (en) | 1988-12-29 | 1990-03-20 | Gazelle Microcircuits, Inc. | Semiconductor fuse programmable array structure |
| US5025300A (en) | 1989-06-30 | 1991-06-18 | At&T Bell Laboratories | Integrated circuits having improved fusible links |
| US5185291A (en) | 1989-06-30 | 1993-02-09 | At&T Bell Laboratories | Method of making severable conductive path in an integrated-circuit device |
| JPH0529467A (ja) * | 1991-07-24 | 1993-02-05 | Nec Corp | 冗長回路用ヒユーズ |
| US5321322A (en) * | 1991-11-27 | 1994-06-14 | Aptix Corporation | Programmable interconnect architecture without active devices |
| US5244836A (en) * | 1991-12-30 | 1993-09-14 | North American Philips Corporation | Method of manufacturing fusible links in semiconductor devices |
| US5281868A (en) * | 1992-08-18 | 1994-01-25 | Micron Technology, Inc. | Memory redundancy addressing circuit for adjacent columns in a memory |
| JPH06120349A (ja) * | 1992-10-09 | 1994-04-28 | Matsushita Electron Corp | 半導体装置の製造方法 |
| US5285099A (en) * | 1992-12-15 | 1994-02-08 | International Business Machines Corporation | SiCr microfuses |
| JPH06310603A (ja) * | 1993-04-27 | 1994-11-04 | Mitsubishi Electric Corp | 半導体記憶装置 |
| TW279229B (en) * | 1994-12-29 | 1996-06-21 | Siemens Ag | Double density fuse bank for the laser break-link programming of an integrated-circuit |
-
1995
- 1995-11-01 TW TW084111544A patent/TW279229B/zh not_active IP Right Cessation
- 1995-11-03 EP EP95117333A patent/EP0720229B1/en not_active Expired - Lifetime
- 1995-11-03 DE DE69529602T patent/DE69529602T2/de not_active Expired - Lifetime
- 1995-11-03 AT AT95117333T patent/ATE232647T1/de not_active IP Right Cessation
- 1995-12-27 JP JP34122495A patent/JP4263775B2/ja not_active Expired - Lifetime
- 1995-12-29 KR KR1019950066811A patent/KR100399448B1/ko not_active IP Right Cessation
-
1997
- 1997-01-08 US US08/780,242 patent/US5773869A/en not_active Expired - Lifetime
-
1998
- 1998-04-02 US US09/053,922 patent/US5986321A/en not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6586815B2 (en) | 1997-11-27 | 2003-07-01 | Kabushiki Kaisha Toshiba | Semiconductor device having dummy interconnection and method for manufacturing the same |
| US6333545B1 (en) | 1998-08-19 | 2001-12-25 | Fujitsu Limited | Semiconductor device having blocking layer and fuses |
| WO2004095471A1 (ja) * | 2003-04-23 | 2004-11-04 | Fujitsu Limited | 半導体記憶装置 |
| US7227801B2 (en) | 2003-04-23 | 2007-06-05 | Fujitsu Limited | Semiconductor memory device with reliable fuse circuit |
| JP2008503877A (ja) * | 2004-06-18 | 2008-02-07 | エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド | 複数のレーザビームスポットを使用する半導体構造加工 |
| US8148211B2 (en) | 2004-06-18 | 2012-04-03 | Electro Scientific Industries, Inc. | Semiconductor structure processing using multiple laser beam spots spaced on-axis delivered simultaneously |
| JP2012138597A (ja) * | 2004-06-18 | 2012-07-19 | Electro Scientific Industries Inc | 複数のレーザビームスポットを使用する半導体構造加工 |
| KR101346118B1 (ko) * | 2006-07-05 | 2013-12-31 | 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 | 반도체 링크 가공용 레이저 빔(들)의 정렬 시스템 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0720229A3 (en) | 1998-01-07 |
| EP0720229A2 (en) | 1996-07-03 |
| US5773869A (en) | 1998-06-30 |
| US5986321A (en) | 1999-11-16 |
| JP4263775B2 (ja) | 2009-05-13 |
| ATE232647T1 (de) | 2003-02-15 |
| EP0720229B1 (en) | 2003-02-12 |
| KR100399448B1 (ko) | 2004-02-25 |
| DE69529602T2 (de) | 2003-10-09 |
| DE69529602D1 (de) | 2003-03-20 |
| TW279229B (en) | 1996-06-21 |
| KR960026675A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08236631A (ja) | 集積回路のレーザ・ブレークリンク・プログラミング用倍密度ヒューズバンク装置 | |
| JP4263816B2 (ja) | 半導体デバイスとその製造方法 | |
| JP3454306B2 (ja) | ヒューズ構造部 | |
| US6225652B1 (en) | Vertical laser fuse structure allowing increased packing density | |
| JP3470960B2 (ja) | 混合ヒューズ技術 | |
| JP2003086687A (ja) | 半導体装置 | |
| JPH11154739A (ja) | 集積回路、ダイナミックランダムアクセスメモリ集積回路、集積回路での、レーザヒューズリンクがレーザビームによってセットされた場合に、当該レーザヒューズリンクの下側に位置している領域をレーザ誘導の損傷から保護するための方法、及び、レーザヒューズリンクを有する集積回路の容量を増大するための方法 | |
| US6160302A (en) | Laser fusible link | |
| US5933714A (en) | Double density fuse bank for the laser break-link programming of an integrated circuit | |
| US7176551B2 (en) | Fuse structure for a semiconductor device | |
| US7061070B2 (en) | Semiconductor device with fuse arrangement | |
| US6667535B2 (en) | Fuse structure | |
| US6274410B2 (en) | Method of programming a semiconductor memory | |
| US7034378B2 (en) | Fuse structure used in an integrated circuit device | |
| US6861682B2 (en) | Laser link structure capable of preventing an upper crack and broadening an energy window of a laser beam, and fuse box using the same | |
| JP2002270692A (ja) | 半導体装置 | |
| JP3171977B2 (ja) | 半導体装置 | |
| JPH07273200A (ja) | 複数のヒューズを有する半導体装置 | |
| KR19980027545A (ko) | 반도체 장치 | |
| JP2000223574A (ja) | 半導体装置およびその再生方法 | |
| JPH09199596A (ja) | レーザ・ヒューズ用ヒューズ・パターン形状 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060712 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061011 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070110 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070202 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080620 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080620 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081128 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090126 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090213 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |