JP4263775B2 - ヒューズバンク装置 - Google Patents
ヒューズバンク装置 Download PDFInfo
- Publication number
- JP4263775B2 JP4263775B2 JP34122495A JP34122495A JP4263775B2 JP 4263775 B2 JP4263775 B2 JP 4263775B2 JP 34122495 A JP34122495 A JP 34122495A JP 34122495 A JP34122495 A JP 34122495A JP 4263775 B2 JP4263775 B2 JP 4263775B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- laser
- elements
- fuse bank
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の属する技術分野】
この発明は、集積回路をプログラムすることにより回路バンク内の故障回路を選択的に取り除くためのヒューズバンク装置に関する。このヒューズバンク装置は半導体集積回路と共に用いられる。より詳細には、小型化の目的で密度が高められたヒューズバンク装置の構造に関する。
【0002】
【従来の技術】
半導体集積回路はシリコン等の単結晶あるいはチップ上に組み込まれたダイオードやトランジスタなど数多くの電子デバイスを有する。こうしたデバイスは非常に小さいため、動作信頼性が、結晶中の欠陥や不純物の影響を受けやすい。たった1つのトランジスタが壊れただけで、回路全体が動作しなくなる場合もある。
【0003】
この問題に対処するため、半導体製造業界では同一のチップ上に冗長回路を設けることが通例行われている。これにより、検査の際に故障回路が見つかった場合、故障回路を非動作とし、その冗長回路を働かせるようになっている。この冗長回路への切り換えは、チップ上の回路に組み込まれた特定のヒューズを溶断することにより為されることが多い。これら溶断されるヒューズは故障素子に対応しており、冗長回路バンク内の代替素子が動作可能とされる。
【0004】
メモリーICの場合、メモリー・セルは通常、行列状に配置されており、個々のセルは特定の行と列により指定される。正しい組み合わせでヒューズを溶断することにより、故障素子に接続された回路を切り離し、その冗長素子に接続された回路と入れ替えることができる。
【0005】
ヒューズバンク装置内のヒューズを選択的に溶断するためにはレーザを用いる方法によるのが一般的である。レーザのエネルギーを複数のヒューズに選択的に向けることにより、選択されたヒューズが溶断され、故障回路が切り離されるのである。この方法は一般にレーザ・ブレークリンク・プログラミング、またはレーザ・プログラミングと呼ばれる。
【0006】
レーザ・ブレークリンク・プログラミングにも欠点がある。例えば、レーザを効果的に使用するために必要とされる、ヒューズバンク装置の大きさである。チップの表面にレーザを向けると、レーザの当たった場所には表面のどの部分であるかに関わらず、円形のクレータが生じる。ヒューズを溶融する場合には、レーザにより生じるクレータの直径がヒューズよりも大きくなるようにして、ヒューズの分断を確実なものとしなければならない。しかし、レーザによるクレータが広過ぎると、目的のヒューズに隣設されたヒューズまで溶融してしまう。よって、従来技術では、ヒューズバンク装置の製造の際、複数ヒューズ間に比較的大きな空間を設ける必要がある。半導体回路製造許容差およびレーザ光の許容差を考慮して、ヒューズバンク装置は通常少なくとも4.5μmから5.4μmの間隔がなければレーザ・ブレークリンク・プログラミングを実行できない。この必要とされる間隔のため、集積回路チップ上の複数の場所に数多くのヒューズバンク装置を設ける必要が生ずる。その結果、チップ上の相当な空間が占められ、集積回路の小型化がさらに制限される。
【0007】
従来技術において、ヒューズバンク装置の寸法を縮小するための様々な試みがなされている。そうした従来技術の例として、以下の文献があげられる:米国特許No.5,185,291、「集積回路装置内の分断可能導体路の形成方法」、フィッシャー;米国特許No.4,910,418、「半導体ヒューズのプログラマブル・アレイ構造」、グラハム;米国特許No.4,935,801、「光学的吸収層を有する金属ヒューズ」、マクルーア他;および米国特許No.5,025,300、「改良された可融性リンクを有する、集積回路」、ビリング他。このような従来技術文献にはレーザ放射を吸収し、レーザの効果を高める構造が記載されている。しかし、このような従来技術システムは依然としてレーザの寸法によって制限されており、レーザビームの直径に見合った、十分な空間を可融性リンクの間に設ける必要がある。
【0008】
【発明が解決しようとする課題】
本願発明の課題は、ヒューズバンク装置内の個々の素子間の距離が、該素子分断用レーザビーム直径よりも小さくなっている、可融性リンクの密度が高められたヒューズバンク装置を提供することである。
【0009】
本願発明のもう1つの課題は、ヒューズバンク装置の密度を100%高めると同時にそのヒューズバンク装置の寸法の増加は50%未満とすることである。
【0010】
【課題を解決するための手段】
本発明によれば、上記課題は以下の構成により解決される。すなわち、狭窄領域は明確な2つの列に配設されており、隣接する狭窄領域が異なる列に配設されている。ヒューズバンク装置内のヒューズ素子の向きを連続的に交番させることにより、2つの可融性領域が過度に接近することなくヒューズ素子を高密度に構成することが可能となる。よって、選択された可融性の領域をレーザによって、ヒューズバンク装置内の他の可融性領域に影響を与えることなく分断することができる。
【0011】
【実施例】
図1に、2つの集積回路(IC)アレイ12をプログラムするための、従来技術による2つのヒューズバンク装置10を示す。ヒューズバンク装置10のそれぞれは、多結晶質シリコン、タングステン・ケイ化物または同様の導体から成る、複数の可融性素子14を有する。可融性素子14はその同一直線上に、狭窄領域16を有する。狭窄領域16上のX印はレーザ・ブレークリンク・プログラミングの際にレーザビームの中心が向けられる位置を示す。ヒューズバンク装置10の製造方法、ICの使用目的およびレーザ・ブレークリンク・プログラミングに使用されるレーザにもよるが、個々の可融性素子14間の間隔は通常4.5μmから5.4μmの間である。図から明かなように、2つの隣接するICアレイ12にレーザ・ブレークリンク・プログラミングを施すためには、2つのヒューズバンク10と、これら2つのヒューズバンク装置へ通ずる配線のための空間がチップ上に必要とされる。例えば典型的な例として、従来技術によるヒューズバンク装置における幅Wは約10ミクロンである。
【0012】
図2において、本願発明によるヒューズバンク装置20が2つのICアレイ12と共に示されている。図示の如く、1つのバンク装置20が2つのICアレイ12に対応している。図2のヒューズバンク装置20は一連の複合ヒューズ素子22から構成されている。複合ヒューズ素子22はそれぞれ、従来技術で用いられているような、容易に溶断可能な材質の狭窄領域24を有する。狭窄領域24上のターゲット領域26は光学的吸収層またはその他の従来技術による、レーザによるヒューズ素子の分断効率を促進する構造とすることができる。ターゲット領域26はレーザ・ブレークリンク・プログラミング時のレーザビームの中心位置に対応する。
【0013】
導体素子30はヒューズ素子22のそれぞれの狭窄領域24につながれている。この導体素子30はターゲット領域26を分断するのに必要なレーザ放射強度に耐え得る導伝材料から作られている。レーザ放射に耐え得るようにするため、導伝素子30をターゲット領域26よりも相当厚くすることもできる。あるいは、導伝素子30に、レーザエネルギーの吸収の少ない反射材料を塗布することもできる。レーザエネルギーに耐え得る塗膜、材料としては例えばタングステン、金などが公知であり、半導体回路の製造に用いられている。
【0014】
本願発明のヒューズバンク装置20においては、ヒューズ素子22の複数のターゲット領域26は単一の列内に整列させられていない。つまり、ヒューズ素子22は互い違いに方向付けられているのであり、ヒューズ素子は1つおきに第1の方向を向き、その間のヒューズ素子は逆に第2の方向を向いている。こうした配設により、1つのヒューズバンク装置20で2つのICアレイ12に対応することができ、その場合ICアレイはヒューズバンク装置20の両側に配置される。こうして、隣り合わせのヒューズ素子22それぞれのターゲット領域26間の距離D1が、必要とされる4.5μm〜5.4μmの範囲に収まる。もう一方のヒューズ素子のそれぞれのターゲット領域26間の距離D2についても同様である。従来技術に比べて複数のヒューズ素子22が2倍の密度で並べられているため、隣同士のヒューズ素子22間の実際の距離、つまりピッチD3は2.2μm〜2.7μmとなり、従来技術の半分で済む。
【0015】
ヒューズバンク装置20内におけるヒューズ素子22の向きを交互に変えることにより、ターゲット領域26は2つの明確な列を形成する。この構成によれば、幅W1が従来技術ヒューズバンク装置に比して約30〜50%増となる。しかし、本願発明のヒューズバンク装置20は従来技術に対して単位長さ当たりのヒューズの数が2倍となるため、ヒューズ密度が100%増加されるにも関わらず、寸法の増加は30〜50%で済む。また、従来技術において必要とされていた、2つのヒューズバンク装置を接続するための配線が取り除かれていることにより、寸法がさらに低減されている。
【0016】
図3において、レーザ・ブレークリンク・プログラミング時に、円40で示されたレーザ光がヒューズ素子22のターゲット領域26に当てられている。レーザ光40は2つの隣設されたヒューズ素子22a、22bの導電素子30に部分的に重なっている。しかし、この真ん中のヒューズ素子22のターゲット領域26はレーザ放射を吸収する材料でできているため、レーザにより容易に分断される。一方、2つの導電素子30は、レーザ放射を反射するので、ターゲット領域26が分断されつつある間も溶融されることはない。この互い違いの構成により、同時に2つのターゲット領域がレーザ光の同じパルスによって照射されることがない。このように、従来よりも高密度なヒューズバンク装置20の製造が可能となる。
【0017】
以上説明した如くヒューズバンク装置の高密度化が図れるのであるが、あるいはまた本願発明によれば、密度(単位長さ当たりの溶融可能素子)はそのままにして、ヒューズバンク装置内の可融性素子間を広げることもできる。可溶性素子間の空間を広げることにより、レーザの代わりにウェット・エッチング法を用いて可溶性素子を切り離すことができる。ウェット・エッチング法はその特徴としてレーザ・ブレークリンク法ほどに複雑、高価でないため、製造時の原価・人件費削減をもたらすことが可能である。
【0018】
本願明細書に記載された発明の具体的実施例は単に例示であり、本願発明の最良の実施態様を示すものである。よって、当業者であれば機能的に同等の構成要素や方法を用いることにより、ここに記載された実施例に変更ないし修正を加えることができる。そのような変更・修正または別の実施態様は、請求の範囲に記載された発明に含まれるものとする。
【0019】
【発明の効果】
連続するヒューズ素子の方向を交番させることにより、単一方向のヒューズバンク装置に比べて密度が倍で、なおかつ寸法の増加は30%から50%に抑えられたヒューズバンク装置が実現される。この、集積回路における省空間化により、単位空間当たり回路数が増加し、集積回路装置のより一層の小型化が促進される。
【図面の簡単な説明】
【図1】2つの集積回路アレイと共に用いられた、従来技術による2つのヒューズバンク装置である。
【図2】2つの集積回路アレイと共に用いられた、本願発明によるヒューズバンクの好ましい実施例である。
【図3】レーザビームと本願発明装置間の相互作用を示す、図2の一部拡大図である。
【符号の説明】
10 従来技術によるヒューズバンク装置
12 集積回路アレイ
14 可融性素子
16 狭窄領域
20 ヒューズバンク装置
22 複合ヒューズ素子
22a、22b 隣設されたヒューズ素子
24 狭窄領域
26 ターゲット領域
30 導電部
40 レーザ光
Claims (5)
- 集積回路のレーザ・プログラミング用ヒューズバンク装置(20)であって、
それぞれが溶断可能な材質から成り、且つ狭窄領域(24)を有するヒューズ素子(22)を複数具備し、前記狭窄領域(24)は、レーザの一定量照射(40)により分断可能であり、前記狭窄領域(24)の一端に前記一定量のレーザ照射(40)により分断不可能である導体素子(30)がつながっており、該導体素子(30)は前記集積回路とつながっており、
個々のヒューズ素子(22)の前記狭窄領域(24)が隣接されたヒューズ素子(22)と繋がっている前記導体素子(30)と隣合わせになるよう、ヒューズ素子が交互に逆向きに平行に配設されている、集積回路のレーザ・プログラミング用ヒューズバンク装置(20)において、
前記狭窄領域(24)は明確な2つの列に配設されており、隣接する狭窄領域が異なる列に配設されていることを特徴とする、集積回路のレーザ・プログラミング用ヒューズバンク装置。 - 平行に配設されたヒューズ素子(22)の間隔が2.2μm〜2.7μmである、請求項1記載のヒューズバンク装置。
- 前記狭窄領域(24)は、レーザ放射を吸収するターゲット領域(26)を有する、請求項1記載のヒューズバンク装置。
- 個々の前記ターゲット領域(26)が、他のターゲット領域から少なくとも4.5μmの間隔を有する、請求項3記載のヒューズバンク装置。
- 前記導体素子(30)には、前記一定量のレーザ照射への反射材料が塗布されている、請求項1記載のヒューズバンク装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US36564194A | 1994-12-29 | 1994-12-29 | |
US08/365641 | 1994-12-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08236631A JPH08236631A (ja) | 1996-09-13 |
JP4263775B2 true JP4263775B2 (ja) | 2009-05-13 |
Family
ID=23439715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34122495A Expired - Lifetime JP4263775B2 (ja) | 1994-12-29 | 1995-12-27 | ヒューズバンク装置 |
Country Status (7)
Country | Link |
---|---|
US (2) | US5773869A (ja) |
EP (1) | EP0720229B1 (ja) |
JP (1) | JP4263775B2 (ja) |
KR (1) | KR100399448B1 (ja) |
AT (1) | ATE232647T1 (ja) |
DE (1) | DE69529602T2 (ja) |
TW (1) | TW279229B (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW279229B (en) * | 1994-12-29 | 1996-06-21 | Siemens Ag | Double density fuse bank for the laser break-link programming of an integrated-circuit |
US5905295A (en) * | 1997-04-01 | 1999-05-18 | Micron Technology, Inc. | Reduced pitch laser redundancy fuse bank structure |
US5636172A (en) * | 1995-12-22 | 1997-06-03 | Micron Technology, Inc. | Reduced pitch laser redundancy fuse bank structure |
JPH10163331A (ja) * | 1996-12-03 | 1998-06-19 | Texas Instr Japan Ltd | 半導体デバイス用フューズおよび半導体デバイス |
EP0887858A3 (en) * | 1997-06-26 | 1999-02-03 | Siemens Aktiengesellschaft | Protection layer for laser blown fuses in semiconductor devices |
JP3474415B2 (ja) | 1997-11-27 | 2003-12-08 | 株式会社東芝 | 半導体装置 |
US6130468A (en) * | 1998-02-11 | 2000-10-10 | Micron Technology, Inc. | Fuse, memory incorporating same and method |
JP4390297B2 (ja) * | 1998-06-19 | 2009-12-24 | 株式会社ルネサステクノロジ | 半導体装置 |
DE19835263C2 (de) | 1998-08-04 | 2000-06-21 | Siemens Ag | Integrierte Schaltung mit durch Energieeinwirkung auftrennbaren elektrischen Verbindungstellen |
JP3630999B2 (ja) | 1998-08-19 | 2005-03-23 | 富士通株式会社 | 半導体装置及びその製造方法 |
US6486526B1 (en) * | 1999-01-04 | 2002-11-26 | International Business Machines Corporation | Crack stop between neighboring fuses for protection from fuse blow damage |
JP2000269342A (ja) | 1999-03-12 | 2000-09-29 | Toshiba Microelectronics Corp | 半導体集積回路および半導体集積回路の製造方法 |
US6172929B1 (en) * | 1999-06-25 | 2001-01-09 | Micron Technology, Inc. | Integrated circuit having aligned fuses and methods for forming and programming the fuses |
DE10006243A1 (de) * | 2000-02-11 | 2001-08-23 | Infineon Technologies Ag | Schmelzbrückenanordnung in integrierten Schaltungen |
US6642084B2 (en) | 2001-01-05 | 2003-11-04 | Micron Technology, Inc. | Methods for forming aligned fuses disposed in an integrated circuit |
DE10112543A1 (de) * | 2001-03-15 | 2002-10-02 | Infineon Technologies Ag | Integrierte Schaltung mit elektrischen Verbindungselementen |
JP4225708B2 (ja) * | 2001-06-12 | 2009-02-18 | 株式会社東芝 | 半導体装置 |
KR100480614B1 (ko) * | 2002-08-27 | 2005-03-31 | 삼성전자주식회사 | 퓨즈 뱅크의 크기를 줄이기 위한 반도체 메모리 장치의퓨즈 뱅크 |
KR100448909B1 (ko) * | 2002-09-27 | 2004-09-16 | 삼성전자주식회사 | 퓨즈 구조 및 그것을 이용한 집적 회로 장치 |
WO2004095471A1 (ja) | 2003-04-23 | 2004-11-04 | Fujitsu Limited | 半導体記憶装置 |
US8148211B2 (en) | 2004-06-18 | 2012-04-03 | Electro Scientific Industries, Inc. | Semiconductor structure processing using multiple laser beam spots spaced on-axis delivered simultaneously |
TWI366216B (en) * | 2004-06-18 | 2012-06-11 | Electro Scient Ind Inc | Semiconductor structure processing using multiple laser beam spots |
US8049135B2 (en) * | 2004-06-18 | 2011-11-01 | Electro Scientific Industries, Inc. | Systems and methods for alignment of laser beam(s) for semiconductor link processing |
KR101257029B1 (ko) * | 2004-06-18 | 2013-04-22 | 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 | 다중 레이저 빔 스폿을 이용하는 반도체 구조 가공 |
US7477130B2 (en) * | 2005-01-28 | 2009-01-13 | Littelfuse, Inc. | Dual fuse link thin film fuse |
US20070069330A1 (en) * | 2005-09-27 | 2007-03-29 | Jui-Meng Jao | Fuse structure for a semiconductor device |
KR100722934B1 (ko) * | 2005-11-18 | 2007-05-30 | 삼성전자주식회사 | 반도체소자의 퓨즈박스 및 퓨즈 커팅 방법 |
US7388421B1 (en) | 2006-08-23 | 2008-06-17 | National Semiconductor Corporation | Fused trim circuit with test emulation and reduced static current drain |
KR101043841B1 (ko) * | 2008-10-14 | 2011-06-22 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 퓨즈 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58169940A (ja) * | 1982-03-30 | 1983-10-06 | Fujitsu Ltd | 半導体装置の製造方法 |
US4491860A (en) * | 1982-04-23 | 1985-01-01 | Signetics Corporation | TiW2 N Fusible links in semiconductor integrated circuits |
US4935801A (en) | 1987-01-27 | 1990-06-19 | Inmos Corporation | Metallic fuse with optically absorptive layer |
US5260597A (en) * | 1988-07-21 | 1993-11-09 | Quick Technologies Ltd. | Routing structure for a customizable integrated circuit |
US5252844A (en) * | 1988-11-17 | 1993-10-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a redundant circuit and method of manufacturing thereof |
US4910418A (en) | 1988-12-29 | 1990-03-20 | Gazelle Microcircuits, Inc. | Semiconductor fuse programmable array structure |
US5185291A (en) | 1989-06-30 | 1993-02-09 | At&T Bell Laboratories | Method of making severable conductive path in an integrated-circuit device |
US5025300A (en) | 1989-06-30 | 1991-06-18 | At&T Bell Laboratories | Integrated circuits having improved fusible links |
JPH0529467A (ja) * | 1991-07-24 | 1993-02-05 | Nec Corp | 冗長回路用ヒユーズ |
US5321322A (en) * | 1991-11-27 | 1994-06-14 | Aptix Corporation | Programmable interconnect architecture without active devices |
US5244836A (en) * | 1991-12-30 | 1993-09-14 | North American Philips Corporation | Method of manufacturing fusible links in semiconductor devices |
US5281868A (en) * | 1992-08-18 | 1994-01-25 | Micron Technology, Inc. | Memory redundancy addressing circuit for adjacent columns in a memory |
JPH06120349A (ja) * | 1992-10-09 | 1994-04-28 | Matsushita Electron Corp | 半導体装置の製造方法 |
US5285099A (en) * | 1992-12-15 | 1994-02-08 | International Business Machines Corporation | SiCr microfuses |
JPH06310603A (ja) * | 1993-04-27 | 1994-11-04 | Mitsubishi Electric Corp | 半導体記憶装置 |
TW279229B (en) * | 1994-12-29 | 1996-06-21 | Siemens Ag | Double density fuse bank for the laser break-link programming of an integrated-circuit |
-
1995
- 1995-11-01 TW TW084111544A patent/TW279229B/zh not_active IP Right Cessation
- 1995-11-03 DE DE69529602T patent/DE69529602T2/de not_active Expired - Lifetime
- 1995-11-03 EP EP95117333A patent/EP0720229B1/en not_active Expired - Lifetime
- 1995-11-03 AT AT95117333T patent/ATE232647T1/de not_active IP Right Cessation
- 1995-12-27 JP JP34122495A patent/JP4263775B2/ja not_active Expired - Lifetime
- 1995-12-29 KR KR1019950066811A patent/KR100399448B1/ko not_active IP Right Cessation
-
1997
- 1997-01-08 US US08/780,242 patent/US5773869A/en not_active Expired - Lifetime
-
1998
- 1998-04-02 US US09/053,922 patent/US5986321A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0720229A3 (en) | 1998-01-07 |
US5986321A (en) | 1999-11-16 |
DE69529602T2 (de) | 2003-10-09 |
US5773869A (en) | 1998-06-30 |
TW279229B (en) | 1996-06-21 |
EP0720229A2 (en) | 1996-07-03 |
EP0720229B1 (en) | 2003-02-12 |
JPH08236631A (ja) | 1996-09-13 |
KR960026675A (ko) | 1996-07-22 |
ATE232647T1 (de) | 2003-02-15 |
KR100399448B1 (ko) | 2004-02-25 |
DE69529602D1 (de) | 2003-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4263775B2 (ja) | ヒューズバンク装置 | |
US4752118A (en) | Electric circuits having repairable circuit lines and method of making the same | |
KR100333633B1 (ko) | 리페어용 퓨즈를 구비한 반도체 장치 및 퓨즈의 레이저트리밍 방법 | |
JP2001044281A (ja) | 多層配線構造の半導体装置 | |
JP3454306B2 (ja) | ヒューズ構造部 | |
JP3474415B2 (ja) | 半導体装置 | |
JP2003086687A (ja) | 半導体装置 | |
JP2004281612A (ja) | 半導体装置 | |
US20010044162A1 (en) | Method and apparatus for fabricating electronic device | |
JP3150113B2 (ja) | 半導体記憶装置 | |
US5933714A (en) | Double density fuse bank for the laser break-link programming of an integrated circuit | |
US7176551B2 (en) | Fuse structure for a semiconductor device | |
KR20020040522A (ko) | 종단 개구 사이에 퓨즈 또는 안티-퓨즈 링크를 갖는상호접속 구조체 | |
JP2913768B2 (ja) | 半導体装置 | |
US20020185706A1 (en) | Semiconductor device | |
TW410443B (en) | Semiconductor memory device | |
US6180992B1 (en) | Fuse configuration for a semiconductor storage device | |
JP2005032916A (ja) | 半導体装置 | |
JPH0917872A (ja) | 半導体装置 | |
JP2005228878A (ja) | 半導体装置 | |
US6436585B1 (en) | Method of using optical proximity effects to create electrically blown fuses with sub-critical dimension neck downs | |
JP2944100B2 (ja) | カスタマ化半導体デバイス | |
JP3239889B2 (ja) | リペア用ヒューズを備えた半導体装置およびそのレーザトリミング方法 | |
JPH07273200A (ja) | 複数のヒューズを有する半導体装置 | |
KR100587661B1 (ko) | 반도체소자의 퓨즈 배치구조및 그 구현방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060712 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061011 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061016 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070202 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080620 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080620 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081128 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090126 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term | ||
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |