KR19980027545A - 반도체 장치 - Google Patents
반도체 장치 Download PDFInfo
- Publication number
- KR19980027545A KR19980027545A KR1019960046344A KR19960046344A KR19980027545A KR 19980027545 A KR19980027545 A KR 19980027545A KR 1019960046344 A KR1019960046344 A KR 1019960046344A KR 19960046344 A KR19960046344 A KR 19960046344A KR 19980027545 A KR19980027545 A KR 19980027545A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- laser
- internal connection
- line
- laser fuse
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 239000010410 layer Substances 0.000 claims abstract description 157
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000011241 protective layer Substances 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 229910021332 silicide Inorganic materials 0.000 claims description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 230000010354 integration Effects 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002739 metals Chemical group 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
다수의 회로 소자들 및 선택적으로 단락될 수 있는 레이저 퓨즈라인들을 포함하는 반도체 장치에 있어서, 반도체 기판, 반도체 기판 상에 형성되어 있는 제 1 절연층, 제 1 절연층 상에 형성되어 있으며, 레이저 오픈 영역에 인접하여 배치되며, 회로 소자들을 연결하는 적어도 하나 이상의 제 1 내부 연결선들, 제 1 절연층 및 제 1 내부 연결선들 상에 형성되어 있는 제 2 절연층, 제 2 절연층상에 형성되어 있는 적어도 한 개 이상의 레이저 퓨즈 라인들, 레이저 퓨즈 라인들 및 제 2 절연층상에 형성되어 있는 제 3 절연층, 제 3 절연층상에서 레이저 오픈 영역이 아닌 부분에 형성되며 회로 소자들을 연결시키는 적어도 하나 이상의 제 2 내부 연결선, 및, 제 3 절연층 및 제 2 내부 연결선상에서 레이저 오픈 영역을 제외한 나머지 부분에 형성되어 있는 보호층을 구비하는 것을 특징으로 하는 반도체 장치가 개시되어 있다. 본 발명에 의하면 고집적적 반도체 장치에 있어서 레이저 퓨즈 라인에 의한 레이 아웃의 면적 손실을 감소시킴으로써 집적도를 높일 수 있는 효과가 있다.
Description
본 발명은 다수의 회로 소자들 및 선택적으로 단락될 수 있는 레이저 퓨즈라인들을 포함하는 반도체 장치에 관한 것으로서, 특히 레이저 퓨즈에 의한 레이 아웃 면적을 줄이기 위한 고집적적 반도체 장치에 관한 것이다.
일반적으로, 64M, 256M 비트(bit) 이상의 고집적 반도체 장치에서는 정보를 저장하는 메모리 셀(Cell)의 수가 매우 많고, 셀을 선택하여 정보를 기입하고 독출하기 위한 신호(Signal) 또는 데이터(Data) 선들이 매우 많은데, 이러한 기본적으로 구성되어지는 회로 외에도 첨가되는 리던던시(Redundancy)회로가 있다. 이 리던던시 회로는 제품의 제작 과정에서 문제가 발생했을 때, 즉 기본적으로 갖추어진 회로에 문제가 발생했을 때를 위한 것으로서, 리던던시 회로를 기본회로와 대치하여 사용 하고자 할 때에는, 프로그램 방식의 비트 라인(Bit Line) 폴리(Poly)라는 폴리 라인으로 이루어진 퓨즈를 레이저로 잘라내는 보편화되어 있는 방법을 이용하는데, 이것을 레이저 퓨즈라고 한다. 레이저 퓨즈의 재료로서 실리사이드(Silicide) 와 폴리사이드(Polycide)를 사용하고, 최근에는 텅스텐(Tungsten)을 사용하기도 한다.
이러한 레이저 퓨즈 라인과 레이저 퓨즈 라인 주변의 내부 연결선에 대한 종래의 반도체 장치의 구조를 나타내기 위하여 레이저 퓨즈 라인과 레이저 퓨즈 라인 주변의 내부 연결선에 대한 종래의 레이 아웃 방법이 도 1과 도 2에 나타나 있다.
도 1은 레이저 퓨즈 라인과 레이저 퓨즈 라인 주변의 내부 연결선에 대한 종래의 레이 아웃방법을 설명하기 위하여 레이저 퓨즈 라인과 레이저 퓨즈 라인이 위치하는 수평 방향으로 위치하는 레이저 퓨즈 라인 주변 내부 연결선의 레이 아웃의 일부를 도시하며 도 2는 도 1의 선 II-II를 기준으로 본 단면도이다.
도 1과 도 2에서 보여지는 것과 같이, 반도체 기판(35)상에 제 1 절연층(40)이 형성되어 있고, 제 1 절연층상(40)에 적어도 한 개 이상의 레이저 퓨즈 라인(60)이 형성되어 있으며, 제 1 절연층(40) 및 레이저 퓨즈 라인(60)상에 제 2 절연층(80)이 형성되어 있고, 제 2 절연층(80)상에 내부 연결선(100)이 형성되어 있고, 제 2 절연층(80) 및 내부 연결선(100)상에 레이저 오픈 영역(140)을 제외한 나머지 부분에 형성되어 있는 보호층(120)으로 구성되어 있다.
여기서, 내부 연결선(100)은 주로 메탈 패턴으로 이루어지며, 따라서, 내부 연결선(100)을 레이저 퓨즈 라인(60)에 인가되는 레이저로부터 보호하기 위하여 레이저 오픈 영역(140)과 내부 연결선(100)과의 사이에 레이저 퓨즈 관련 디자인 룰(Rule)에 의한 거리들(도 1의 L1, L2)이 존재한다. 그러므로 이러한 레이저 퓨즈 라인에 의한 레이 아웃의 면적 손실은 크다.
그러나, 외부에서 인가되는 정보를 저장하는 메모리 셀 영역은 제품의 기록밀도(density)에 비례하여 미세한 패턴으로 이루어져 있기 때문에 패턴의 단락이나 합선 등의 불량 가능성이 더욱 높다.
따라서, 불량이 발생한 부분을 대체할 수 있는 대체회로, 즉 리던던시 회로를 많이 준비할수록 불량 율의 감소 및 생산 단가의 감소 등의 효과를 가질 수 있다. 리던던시 회로처럼 다수번 반복되어 배치되는 회로나, 한 회로에 다수개의 레이저 퓨즈가 존재하는 회로는 주어진 반복되는 영역 내에 배치시켜야 한다. 그러므로, 레이 아웃의 면적을 줄이기 위해서는, 리던던시 회로처럼 반복되는 회로의 경우 그 패턴의 폭이 이미 결정되어 있기 때문에, 레이저 퓨즈 관련 디자인 룰을 원래(도 1의 L3과 L4)보다 줄이거나, 인접한 메탈 패턴을 다른 메탈 패턴보다 상대적으로 작게(도 1의 L1과 L2) 해야 한다. 이러한 문제점을 가지는 레이저 퓨즈 라인을 자르기 위해서는 보다 더 정확한 조준의 레이저 인가가 필요하다. 그러나, 결국 레이저 인가 오차의 발생 확률이 높기 때문에, 레이저 퓨즈 상층에 위치하는 인접한 메탈 패턴을 레이저로부터 보호하기는 어렵다. 또한 레이저 오픈 영역에는 칩(Chip) 외부의 습기 침투를 막기 위한 패시베이션 층이 덮혀 있지 않기 때문에, 습기에 의한 인접 메탈 패턴의 부식이 쉽고, 이로 인해 인접 메탈 패턴의 단락 또는 합선이 발생한다. 이것은 레이저 오픈시 미쓰 어라인(Miss-Align)이나 패시베이션을 과다 엣칭 할 경우 더욱 심각해진다.
이러한 문제점을 해결하기 위하여 발명된, 보다 작은 강도의 레이저 인가에 의해서도 절단이 용이한 레이저 퓨즈가 USP 5,321,300에 명시되어 있다.
도 3과 도 4는 USP 5,321,300의 발명 도면으로서, 레이저 퓨즈 영역의 레이 아웃도와 그 단면도를 각각 나타내고 있다.
반도체 기판(10) 위에 제 1 절연층(12)이 형성되어 있고, 제 1 절연층 위의 주어진 위치에 레이저 빔(Beam)의 에너지를 흡수하여 열을 발생시킬 수 있는 물질, 예를 들면 폴리실리콘(Polysilicon)으로 이루어진 열발생부(Heat Member)(14)가 형성되어 있다. 열발생부(14) 위에 제 2 절연층(16) 이 형성되어 있고, 제 2 절연층(16) 위에 레이저 퓨즈 라인(18)이 형성되어 있다. 레이저 퓨즈 라인(18) 위에 CVD(Chemical Vapor Deposition) 실리콘 산화막(22), BPSG(Boron Phospor Silicate Glass)막(24), 그리고 PSG(Phospor Silicate Glass)막(26)으로 이루어진 보호층막(27)이 형성되어 있으며, 보호층막(27) 위에 레이저 퓨즈 라인(18)의 상부 주어진 위치에 형성되어 있는 레이저 오픈 영역(30) 을 제외한 나머지 부분에 폴리마이드(Polymide)로 이루어진 보호층(28)이 형성되어 있고, 레이저 퓨즈 영역(20)과 레이저 퓨즈 라인(18)의 절단을 위해 선택된 레이저 퓨즈 선택부분(32)이 명시되어 있다. 레이저 빔이 레이저 오픈 영역(30)을 통하여 레이저 퓨즈 선택부분(32)과 열발생부(14)에 그 에너지가 전달될 수 있도록 인가되면, 열발생부(14)는 전달된 에너지를 흡수하여 열을 발생하기 시작한다. 열발생부(14)에 의해서 발생되는 열이 레이저 퓨즈 라인(18)에 전달되고, 결과적으로 열발생부(14)와 레이저 퓨즈 라인(18)을 이루고 있는 물질의 용융점과 기화점에 다다르게 됨으로써 레이저 퓨즈 라인(18)의 절단이 이루어지게 된다. 이러한 방법으로 제작된 레이저 퓨즈를 사용하면, 고집적용 반도체 메모리 장치에 있어서 보다 작은 강도의 레이저 빔을 사용하여도 레이저 퓨즈의 절단이 용이하게 됨으로써 레이저 퓨즈 주변의 내부 연결선에 끼치는 영향을 줄이는 효과를 가지나, 근본적으로 레이저 퓨즈 주변 회로의 내부 연결선의 레이 아웃의 면적을 줄일 수 없으므로 집적도의 증가의 효과를 기대하기는 어렵다.
따라서, 본 발명의 목적은 다수의 회로들 및 선택적으로 단락될 수 있는 레이저 퓨즈들을 포함하는 고집적적 반도체 장치에 있어서, 레이저 퓨즈에 의한 레이 아웃 면적을 줄일 수 있는 고집적적 반도체 장치를 제공하는 데 있다.
도 1은 종래의 레이저 퓨즈 라인과 레이저 퓨즈 라인 주변의 내부연결선의 레이 아웃도이다.
도 2는 도 1의 선 II-II을 기준으로 본 단면도이다.
도 3은 종래의 레이저 퓨즈 라인 영역의 레이 아웃도이다.
도 4는 도 3의 선 II-II을 기준으로 본 단면도이다.
도 5는 본 발명의 제 1 실시예에 따른 레이저 퓨즈 라인과 주변 내부 연결선의 레이 아웃도이다.
도 6은 도 4의 선 II-II을 기준으로 본 단면도이다.
도 7은 본 발명의 제 2 실시예에 따른 레이저 퓨즈 라인과 주변 내부 연결선의 레이 아웃의 단면도이다.
도 8은 본 발명의 제 3 실시예에 따른 레이저 퓨즈 라인과 주변 내부 연결선의 레이 아웃의 단면도이다.
도 9는 본 발명의 제 4 실시예에 따른 레이저 퓨즈 라인과 주변 내부 연결선의 레이 아웃의 단면도이다.
도 10은 본 발명의 제 5 실시예에 따른 레이저 퓨즈 라인과 주변 내부 연결선의 레이 아웃의 단면도이다.
도 11은 본 발명의 제 6 실시예에 따른 레이저 퓨즈 라인과 주변 내부 연결선의 레이 아웃의 단면도이다.
도면의 주요 부분에 대한 부호의 설명
35: 반도체 기판, 40: 제 1 절연층,
45: 제 1 내부 연결선, 50: 제 2 절연층,
60: 레이저 퓨즈 라인, 80: 제 3 절연층,
100: 제 2 내부 연결선, 120: 패시베이션 층,
140; 레이저 오픈 영역,
L1,L2,L7,L8,L9,L11: 레이저 오픈 영역과 제 1 내부연결선 사이의 거리,
L3,L4: 레이저 퓨즈 라인 사이의 거리,
L5,L6,L10: 레이저 오픈 영역과 제 2 내부 연결선 사이의 거리.
상기 목적을 달성하기 위하여 본 발명에 따른, 다수의 회로들 및 선택적으로 단락될 수 있는 레이저 퓨즈들을 포함하는 고집적적 반도체 장치는, 반도체 기판, 반도체 기판 상에 형성되어 있는 제 1 절연층, 제 1 절연층 상에 형성되어 있으며, 레이저 오픈 영역에 인접하여 배치되며, 회로 소자들을 연결하는 적어도 하나 이상의 제 1 내부 연결선들, 제 1 절연층 및 제 1 내부 연결선들 상에 형성되어 있는 제 2 절연층, 제 2 절연층상에 형성되어 있는 적어도 한 개 이상의 레이저 퓨즈 라인들, 레이저 퓨즈 라인들 및 제 2 절연층상에 형성되어 있는 제 3 절연층, 제 3 절연층상에서 레이저 오픈 영역이 아닌 부분에 형성되며 회로 소자들을 연결시키는 적어도 하나 이상의 제 2 내부 연결선, 및, 제 3 절연층 및 제 2 내부 연결선상에서 레이저 오픈 영역을 제외한 나머지 부분에 형성되어 있는 보호층을 구비하는 것을 특징으로 한다.
또한, 제 1 내부 연결선은 레이저 퓨즈 라인을 구성하는 실리사이드와 폴리사이드와는 다른 폴리-본 발명에서는 게이트 폴리라 칭함- 층으로 구성되며, 제 1내부 연결선이 제 2 내부 연결선 보다 레이저 오픈 영역에 인접하여 그 가장자리에 더 가깝게 형성되어 있음을 특징으로 한다.
상기 목적을 달성하기 위하여 본 발명에 따른, 다수의 회로들 및 선택적으로 단락될 수 있는 레이저 퓨즈들을 포함하는 고집적적 반도체 장치의 다른 구조는, 제 1 내부 연결선이 제 1 절연층상에 레이저 오픈 영역의 하부에 배치되는 것을 제외하고 반도체 장치의 구조와 동일함을 특징으로 한다.
상기 목적을 달성하기 위하여 본 발명에 따른, 다수의 회로들 및 선택적으로 단락될 수 있는 레이저 퓨즈들을 포함하는 고집적적 반도체 장치의 또 다른 구조는, 제 1 내부 연결선과 제 2 내부 연결선이 제 1 절연층상에 레이저 오픈 영역의 하부에 배치되는 것을 제외하고 반도체 장치의 구조와 동일함을 특징으로 한다.
또한, 상기 반도체 장치의 각 구조들은 제 2 절연층상에 레이저 퓨즈 라인 각각의 바로 아래 부분에, 레이저 빔을 흡수하여 열을 발생하는 열발생부를 형성하고 제 2 절연층 및 열 발생부상에 또 다른 절연층을 더 구비함으로써 또 다른 구조를 가질 수 있음을 특징으로 한다.
이어서, 첨부한 도면들을 참조하여 본 발명에 대하여 자세히 설명하기로 한다.
도 5는 본 발명의 제 1 실시예에 따른 반도체 장치의 레이저 퓨즈와 그 주변 내부 연결선의 구성도 이며 그리고 도 6은 도 5의 선 II-II을 기준으로 본 단면도이다.
반도체 기판(35)상에 제 1 절연층(40)이 형성되어 있고, 제 1 절연층(40)상에 적어도 한 개 이상의 제 1 내부 연결선(45)이 레이저 오픈 영역(140)에 인접하여 형성되어 있고, 제 1 절연층(40) 및 제 1 내부 연결선(45)상에 제 2 절연층(50)이 형성되어 있고, 제 2 절연층(50)상에 적어도 한 개 이상의 레이저 퓨즈 라인(60)이 형성되어 있고, 제 2 절연층(50) 및 레이저 퓨즈 라인(60)상에 제 3 절연층(80)이 형성되어 있고, 제 3 절연층(80)상에 적어도 한 개 이상의 제 2 내부 연결선(100)이 레이저 오픈 영역(140)에 인접하여 형성되어 있고, 제 2 내부 연결선(100)상에서, 레이저 오픈 영역(140)을 제외한 나머지 부위에 보호층(120)이 형성되어 있다. 여기서, 제 1 내부 연결선(45)은 제 2 내부 연결선(100)보다 레이저 오픈 영역(140)에 더 가까이 인접하여 형성되어 있으며, 제 1 내부 연결선(45)은 레이저 퓨즈 라인(60)을 구성하는 실리사이드와 폴리사이드와는 다른 폴리 게이트층으로 구성되어 있다. 도 5와 도 6에서, 레이저 오픈 영역(140)의 가장자리와 제 2 내부 연결선(100) 사이의 거리가 L5와 L6, 그리고 레이저 오픈 영역(140)의 가장자리와 제 1 내부 연결선(45) 사이의 거리가 L7과 L8로써 나타나 있다. 이와 같이 종래의 레이 아웃에서 레이저 퓨즈 라인 상층에 인접한 내부 연결선으로서의 금속층을 두 가지 물질 층들로 재구성하고, 그 중 한 물질 층을 레이저 퓨즈를 구성하는 실리사이드와 폴리사이드와는 다른 게이트 폴리층으로 바꾸어 레이저 퓨즈 라인 하층에 위치하도록 레이 아웃함으로써, 레이저 오픈 영역(140)의 경계로부터 제 1 내부 연결선(45)(게이트 Ploy)까지의 거리가 종래의 L1에서 L7 또는 L8로 멀어질 수 있다. 따라서, 상대적으로 레이저 오픈 영역(140)의 경계로부터 제 2 내부 연결선까지의 거리 L5의 길이를 짧게 할 수 있어, 레이저 퓨즈 라인(60) 주변의 내부 연결선의 배치가 용이해지고 레이저 퓨즈 라인(60)에 의한 레이 아웃 면적의 감소가 용이해 진다. 제 1 내부 연결선(45)에 사용되는 게이트 폴리는 금속보다 부식도가 낮아 습기에 대한 신뢰성 향상 및 미쓰어라인 시의 습기 침투에 대한 특성도 레이저 오픈 영역(140)에서 제 1 내부 연결선(45)까지의 수직 방향으로의 절연층 두께가 일정하기 때문에 향상시킬 수 있다. 이와 같이, 레이저 퓨즈 라인 관련 디자인 룰에 영향을 받는 인접 패턴 층을 레이저 퓨즈 라인 관련 디자인 룰에 영향을 받지 않는 층으로 변환시키면서, 그 공간을 또 다른 인접 층이나 레이저 퓨즈 라인 관련 디자인 룰에 이용할 수 있다. 즉, 종래 기술에 비해 거리 L5와 L6을 동일하게 할 수 있기 때문에 레이저 오픈 영역(140)으로부터 충분한 간격을 유지 할 수 있게 되는 것이다.
도 7은 본 발명의 제 2 실시예에 따른 반도체 장치의 레이저 퓨즈와 레이저 퓨즈 주변 내부 연결선의 구성의 단면도이다.
반도체 기판(35)상에 제 1 절연층(40)이 형성되어 있고, 제 1 절연층(40)상에 제 1 내부 연결선(45)이 레이저 오픈 영역(140)에 인접하여 형성되어 있고, 제 1 절연층 및 제 1 내부 연결선(45)상에 제 2 절연층(50)이 형성되어 있고, 제 2 절연층(50)상에 적어도 한 개 이상의 열발생부(52)가 형성되어 있고, 열발생부(52)상에 제 3 절연층(55)이 형성되어 있고, 제 3 절연층(55)상에 적어도 한 개 이상의 레이저 퓨즈 라인(60)이 형성되어 있고, 제 3 절연층(55) 및 레이저 퓨즈 라인(60) 위에 제 4 절연층(80)이 형성되어 있고, 제 4 절연층(80) 위에 제 2 내부 연결선(100)이 레이저 오픈 영역(140)에 인접하여 형성되어 있고, 제 4 절연층 및 제 2 내부 연결선(100) 위에 레이저 오픈 영역(140)을 제외한 나머지 부위에 보호층(120)이 형성되어 있다. 여기서, 열발생부(52)는 레이저 퓨즈 라인(60)의 바로 아래 부분에 형성되어 있고, 제 1 내부 연결선(45)은 레이저 오픈 영역(140)에 인접하여 제 2 내부 연결선(100)보다 더 가까이 형성되어 있다. 또한, 제 1내부 연결선(45)은 제 2 내부 연결선(100)을 이루는 금속이 아닌 게이트 폴리로 구성되어 있다. 도 7에서, 상기 제 1 실시예에서와 마찬가지로 레이저 오픈 영역(140)의 가장자리와 제 2 내부 연결선(100) 사이의 거리가 L5와 L6, 그리고 레이저 오픈 영역(140)의 가장자리와 제 1 내부 연결선(45) 사이의 거리가 L7과 L8로써 나타나 있다. 이와 같이 종래의 레이 아웃에서 레이저 퓨즈 라인 상층에 인접한 내부 연결선으로서의 금속층을 두 가지 물질 층들로 재구성하고, 그 중 한 물질 층을 레이저 퓨즈를 구성하는 실리사이드와 폴리사이드와는 다른 게이트 폴리층으로 바꾸어 레이저 퓨즈 라인 하층에 위치하도록 레이 아웃함으로써, 레이저 오픈 영역(140)의 경계로부터 제 1 내부 연결선(45)(게이트 Ploy)까지의 거리가 종래의 L1에서 L7 또는 L8로 멀어질 수 있으므로 상대적으로 레이저 오픈 영역(140)의 경계로부터 제 2 내부 연결선까지의 거리 L5의 길이를 짧게 할 수 있다. 뿐만 아니라, 레이저 퓨즈 라인의 하부에 레이저 빔을 흡수하여 열을 발생시킴으로써 적은 강도의 레이저 빔을 사용하여 레이저 퓨즈 라인(60)의 절단을 용이하게 함으로써 결과적으로 레이저 오픈 영역(140)의 경계로부터 제 2 내부 연결선까지의 거리 L5의 길이를 더욱 짧게 할 수 있어 레이저 퓨즈 라인(60) 주변의 내부 연결선의 배치와 레이저 퓨즈 라인(60)에 의한 레이 아웃 면적의 감소가 더욱 용이해 진다.
도 8은 본 발명의 제 3 실시예에 따른 반도체 장치의 레이저 퓨즈와 그 주변 내부 연결선의 구성도 이다.
반도체 기판(35)상에 제 1 절연층(40)이 형성되어 있고, 제 1 절연층(40)상에 적어도 한 개 이상의 제 1 내부 연결선(45)이 레이저 오픈 영역(140)의 하부에 형성되어 있고, 제 1 절연층(40) 및 제 1 내부 연결선(45)상에 제 2 절연층(50)이 형성되어 있고, 제 2 절연층(50)상에 적어도 한 개 이상의 레이저 퓨즈 라인(60)이 형성되어 있고, 제 2 절연층(50) 및 레이저 퓨즈 라인(60)상에 제 3 절연층(80)이 형성되어 있고, 제 3 절연층(80)상에 적어도 한 개 이상의 제 2 내부 연결선(100)이 레이저 오픈 영역(140)에 인접하여 형성되어 있고, 제 2 내부 연결선(100)상에서, 레이저 오픈 영역(140)을 제외한 나머지 부위에 보호층(120)이 형성되어 있다. 여기서, 상기 실시예들에서와 마찬가지로, 제 1 내부 연결선(45)은 레이저 퓨즈 라인(60)을 구성하는 실리사이드와 폴리사이드와는 다른 폴리 게이트층으로 구성되어 있다. 도 8에서, 레이저 오픈 영역(140)의 가장자리와 제 2 내부 연결선(100) 사이의 거리가 L10, 그리고 레이저 오픈 영역(140)의 가장자리와 제 1 내부 연결선(45) 사이의 거리가 L9로써 나타나 있다. 상기 실시예에서와 마찬가지로, 종래의 레이 아웃에서 레이저 퓨즈 라인 상층에 인접한 내부 연결선으로서의 금속층을 두 가지 물질 층들로 재구성하고, 그 중 한 물질 층을 레이저 퓨즈를 구성하는 실리사이드와 폴리사이드와는 다른 게이트 폴리층으로 바꾸어 레이저 퓨즈 라인 하층에 위치하도록 레이 아웃함으로써, 레이저 오픈 영역(140)의 경계로부터 제 1 내부 연결선(45)(게이트 Ploy)까지의 거리가 종래의 L1에서 L9로 멀어질 수 있다. 따라서, 상대적으로 레이저 오픈 영역(140)의 경계로부터 제 2 내부 연결선까지의 거리 L10의 길이를 짧게 할 수 있어, 레이저 퓨즈 라인(60) 주변의 내부 연결선의 배치가 용이해지고 레이저 퓨즈 라인(60)에 의한 레이 아웃 면적의 감소가 용이해 진다. 또한, 제 1 내부 연결선(45)을 레이저 오픈 영역(140)의 하부에 배치함으로써, 레이저 퓨즈 주변의 내부 연결선이 한정된 공간내에 배치될 수 없을 경우에 응용될 수 있다.
도 9는 본 발명의 제 4 실시예에 따른 레이저 퓨즈와 레이저 퓨즈 주변 내부 연결선의 구성의 단면도이다.
반도체 기판(35)상에 제 1 절연층(40)이 형성되어 있고, 제 1 절연층(40)상에 제 1 내부 연결선(45)이 레이저 오픈 영역(140)의 하부에 형성되어 있고, 제 1 절연층 및 제 1 내부 연결선(45)상에 제 2 절연층(50)이 형성되어 있고, 제 2 절연층(50)상에 적어도 한 개 이상의 열발생부(52)가 형성되어 있고, 열발생부(52)상에 제 3 절연층(55)이 형성되어 있고, 제 3 절연층(55)상에 적어도 한 개 이상의 레이저 퓨즈 라인(60)이 형성되어 있고, 제 3 절연층(55) 및 레이저 퓨즈 라인(60) 위에 제 4 절연층(80)이 형성되어 있고, 제 4 절연층(80) 위에 제 2 내부 연결선(100)이 레이저 오픈 영역(140)에 인접하여 형성되어 있고, 제 4 절연층 및 제 2 내부 연결선(100) 위에 레이저 오픈 영역(140)을 제외한 나머지 부위에 보호층(120)이 형성되어 있다. 여기서, 열발생부(52)는 레이저 퓨즈 라인(60)의 바로 아래 부분에 형성되어 있다. 또한, 제 1내부 연결선(45)은 제 2 내부 연결선(100)을 이루는 금속이 아닌 게이트 폴리로 구성되어 있다. 도 9에서, 상기 제 1 실시예에서와 마찬가지로 레이저 오픈 영역(140)의 가장자리와 제 2 내부 연결선(100) 사이의 거리가 L10, 그리고 레이저 오픈 영역(140)의 가장자리와 제 1 내부 연결선(45) 사이의 거리가 L9로써 나타나 있다. 이와 같이 종래의 레이 아웃에서 레이저 퓨즈 라인 상층에 인접한 내부 연결선으로서의 금속층을 두 가지 물질 층들로 재구성하고, 그 중 한 물질 층을 레이저 퓨즈를 구성하는 실리사이드와 폴리사이드와는 다른 게이트 폴리층으로 바꾸어 레이저 퓨즈 라인 하층에 위치하도록 레이 아웃함으로써, 레이저 오픈 영역(140)의 경계로부터 제 1 내부 연결선(45)(게이트 Ploy)까지의 거리가 종래의 L1에서 L9로 멀어질 수 있으므로 상대적으로 레이저 오픈 영역(140)의 경계로부터 제 2 내부 연결선까지의 거리 L10의 길이를 짧게 할 수 있다. 또한, 제 1 내부 연결선(45)을 레이저 오픈 영역(140)의 하부에 배치함으로써, 레이저 퓨즈 주변의 내부 연결선이 한정된 공간내에 배치될 수 없을 경우에 응용될 수 있다. 뿐만 아니라, 레이저 퓨즈 라인의 하부에 레이저 빔을 흡수하여 열을 발생시킴으로써 적은 강도의 레이저 빔을 사용하여 레이저 퓨즈 라인(60)의 절단을 용이하게 함으로써 결과적으로 레이저 오픈 영역(140)의 경계로부터 제 2 내부 연결선까지의 거리 L10의 길이를 더욱 짧게 할 수 있어 레이저 퓨즈 라인(60) 주변의 내부 연결선의 배치와 레이저 퓨즈 라인(60)에 의한 레이 아웃 면적의 감소가 더욱 용이해 진다.
도 10은 본 발명의 제 5 실시예에 따른 반도체 장치의 레이저 퓨즈와 그 주변 내부 연결선의 구성도 이다.
반도체 기판(35)상에 제 1 절연층(40)이 형성되어 있고, 제 1 절연층(40)상에 적어도 한 개 이상의 내부 연결선(45)이 레이저 오픈 영역(140)의 하부에 형성되어 있고, 제 1 절연층(40) 및 내부 연결선(45)상에 제 2 절연층(50)이 형성되어 있고, 제 2 절연층(50)상에 적어도 한 개 이상의 레이저 퓨즈 라인(60)이 형성되어 있고, 제 2 절연층(50) 및 레이저 퓨즈 라인(60)상에 제 3 절연층(80)이 형성되어 있고, 제 3 절연층(80)상에서, 레이저 오픈 영역(140)을 제외한 나머지 부위에 보호층(120)이 형성되어 있다. 여기서, 상기 실시예들에서와 마찬가지로, 내부 연결선(45)은 레이저 퓨즈 라인(60)을 구성하는 실리사이드와 폴리사이드와는 다른 폴리 게이트층으로 구성되어 있다. 도 10에서, 레이저 오픈 영역(140)의 가장자리와 내부 연결선(100) 사이의 거리가 L11로써 나타나 있다. 이와 같이 종래의 레이 아웃에서 레이저 퓨즈 라인 상층에 인접한 내부 연결선으로서의 금속층을 레이저 퓨즈를 구성하는 실리사이드와 폴리사이드와는 다른 게이트 폴리층으로 모두 바꾸어 레이저 퓨즈 라인 하층 그리고 레이저 오픈 영역의 하부에 위치하도록 레이 아웃함으로써, 레이저 퓨즈 라인(60) 주변의 내부 연결선의 배치가 용이해지고 레이저 퓨즈 라인(60)에 의한 레이 아웃 면적의 감소가 용이해 진다. 내부 연결선(45)에 사용되는 게이트 폴리는 금속보다 부식도가 낮아 습기에 대한 신뢰성 향상 및 미쓰어라인 시의 습기 침투에 대한 특성도 레이저 오픈 영역(140)에서 내부 연결선(45)까지의 수직 방향으로의 절연층 두께가 일정하기 때문에 향상시킬 수 있다. 이와 같이, 레이저 퓨즈 라인 관련 디자인 룰에 영향을 받는 인접 패턴 층을 레이저 퓨즈 라인 관련 디자인 룰에 영향을 받지 않는 층으로 변환시키면서, 그 공간을 또 다른 인접 층이나 레이저 퓨즈 라인 관련 디자인 룰에 이용할 수 있다.
도 10에서 보는 바와 같이 레이저 퓨즈 라인(60) 주변의 모든 내부 연결선(45)을 레이저 오픈 영역(140)의 하부에 형성시킴으로써 레이저 오픈 영역(140)에 인접한 내부 연결선(45)이 한정된 공간 내에 배치될 수 없을 경우에 적용할 수 있다.
도 11은 본 발명의 제 6 실시예에 따른 레이저 퓨즈와 레이저 퓨즈 주변 내부 연결선의 구성의 단면도이다.
반도체 기판(35)상에 제 1 절연층(40)이 형성되어 있고, 제 1 절연층(40)상에 적어도 하나 이상의 내부 연결선(45)이 레이저 오픈 영역(140)의 하부에 형성되어 있고, 제 1 절연층 및 내부 연결선(45)상에 제 2 절연층(50)이 형성되어 있고, 제 2 절연층(50)상에 적어도 하나 이상의 열발생부(52)가 형성되어 있고, 열발생부(52)상에 제 3 절연층(55)이 형성되어 있고, 제 3 절연층(55)상에 적어도 한 개 이상의 레이저 퓨즈 라인(60)이 형성되어 있고, 제 3 절연층(55) 및 레이저 퓨즈 라인(60) 위에 제 4 절연층(80)이 형성되어 있고, 제 4 절연층 및 제 2 내부 연결선(100) 위에 레이저 오픈 영역(140)을 제외한 나머지 부위에 보호층(120)이 형성되어 있다. 여기서, 열발생부(52)는 레이저 퓨즈 라인(60)의 바로 아래 부분에 형성되어 있다. 또한, 내부 연결선(45)은 금속이 아닌 게이트 폴리로 구성되어 있다. 도 9에서, 상기 실시예에서와 마찬가지로 레이저 오픈 영역(140)의 가장자리와 내부 연결선(45) 사이의 거리가 L11로써 나타나 있다. 이와 같이 종래의 레이 아웃에서 레이저 퓨즈 라인 상층에 인접한 내부 연결선으로서의 금속층을 레이저 퓨즈를 구성하는 실리사이드와 폴리사이드와는 다른 게이트 폴리층으로 바꾸어 레이저 퓨즈 라인 하층에 그리고 레이저 오픈 영역의 하부에 위치하도록 레이 아웃함으로써, 레이저 오픈 영역(140)의 경계로부터 내부 연결선(45)(게이트 Ploy)까지의 거리가 종래의 L1에서 L11로 멀어질 수 있고, 또한, 레이저 퓨즈 라인의 하부에 레이저 빔을 흡수하여 열을 발생시킴으로써 적은 강도의 레이저 빔을 사용하여 레이저 퓨즈 라인(60)의 절단을 용이하게 함으로써 결과적으로 레이저 퓨즈 라인(60) 주변의 내부 연결선의 배치와 레이저 퓨즈 라인(60)에 의한 레이 아웃 면적의 감소가 더욱 용이해 진다.
또한, 상기 실시예에서와 마찬가지로, 내부 연결선(45)을 레이저 오픈 영역(140)의 하부에 형성시킴으로써 레이저 오픈 영역(140)에 인접한 내부 연결선(45)이 한정된 공간 내에 배치될 수 없을 경우에 적용할 수 있다.
본 발명의 또 다른 실시예는 본 발명의 범위 내에서 여러 가지가 가능하다.
본 발명은 반복되는 리던던시 회로와 레이저 퓨즈를 사용하는 고집적 반도체 장치에 있어서 레이저 퓨즈 주변 회로의 내부 연결선의 일부를 레이저 퓨즈 관련 디자인 룰의 영향을 받지 않는 층으로 변한 시킴으로서 레이저 주변의 내부 연결선에 대한 레이 아웃 면적을 감소시킴으로 반도체 장치의 집적도를 높이는 효과를 가진다.
Claims (14)
- 다수의 회로 소자들 및 선택적으로 단락될 수 있는 레이저 퓨즈라인들을 포함하는 반도체 장치에 있어서,반도체 기판;반도체 기판 상에 형성되어 있는 제 1 절연층;상기 제 1 절연층 상에 형성되어 있으며, 그 일부가 레이저 오픈 영역에 인접하여 배치되며, 회로 소자들을 연결하는 적어도 하나 이상의 제 1 내부 연결선들;상기 제 1 절연층 및 상기 제 1 내부 연결선들 상에 형성되어 있는 제 2 절연층;상기 제 2 절연층상에 형성되어 있는 적어도 한 개 이상의 레이저 퓨즈 라인들;상기 제 2 절연층 및 상기 레이저 퓨즈 라인들 상에 형성되어 있는 제 3 절연층;상기 제 3 절연층상에서 레이저 오픈 영역이 아닌 부분에 형성되며 회로 소자들을 연결시키는 제 2 내부 연결선; 및,상기 제 3 절연층 및 상기 제 2 내부 연결선상에서 레이저 오픈 영역을 제외한 나머지 부분에 형성되어 있는 보호층을 구비하는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서, 상기 제 2 내부 연결선들은 금속으로 형성되는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서, 상기 제 1 내부 연결선들은 폴리실리콘으로 형성되는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서, 상기 레이저 퓨즈 라인들은 실리사이드로 구성되는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서, 상기 레이저 퓨즈 라인들은 폴리사이드로 구성되는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서, 레이저 오픈영역에 형성되어 있는 상기 레이저 퓨즈 라인의 하부에 형성되어 있으며 폴리실리콘으로 구성되어 상기 레이저 퓨즈 라인의 프로그램시 레이저 빔을 흡수하여 열을 발생하는 열발생부를 더 구비하는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서, 상기 제 1 절연층 및 상기 제 2 절연층은 필드층인 것을 특징으로 하는 반도체 장치.
- 다수의 회로 소자들 및 선택적으로 단락될 수 있는 레이저 퓨즈라인들을 포함하는 반도체 장치에 있어서,반도체 기판;반도체 기판 상에 형성되어 있는 제 1 절연층;상기 제 1 절연층 상에 형성되어 있으며, 그 일부가 레이저 오픈 영역의 하부에 배치되며, 회로 소자들을 연결하는 적어도 하나 이상의 제 1 내부 연결선들;상기 제 1 절연층 및 상기 제 1 내부 연결선들 상에 형성되어 있는 제 2 절연층;상기 제 2 절연층상에 형성되어 있는 적어도 한 개 이상의 레이저 퓨즈 라인들;상기 제 2 절연층 및 상기 레이저 퓨즈 라인들 상에 형성되어 있는 제 3 절연층;상기 제 3 절연층상에서 레이저 오픈 영역이 아닌 부분에 형성되며 회로 소자들을 연결시키는 제 2 내부 연결선; 및,상기 제 3 절연층 및 상기 제 2 내부 연결선상에서 레이저 오픈 영역을 제외한 나머지 부분에 형성되어 있는 보호층을 구비하는 것을 특징으로 하는 반도체 장치.
- 제 8 항에 있어서, 상기 제 2 내부 연결선들은 금속으로 형성되는 것을 특징으로 하는 반도체 장치.
- 제 8 항에 있어서, 상기 제 1 내부 연결선들은 폴리실리콘으로 형성되는 것을 특징으로 하는 반도체 장치.
- 제 8 항에 있어서, 상기 레이저 퓨즈 라인들은 실리사이드로 구성되는 것을 특징으로 하는 반도체 장치.
- 제 8 항에 있어서, 상기 레이저 퓨즈 라인들은 폴리사이드로 구성되는 것을 특징으로 하는 반도체 장치.
- 제 8 항에 있어서, 레이저 오픈영역에 형성되어 있는 상기 레이저 퓨즈 라인의 하부에 형성되어 있으며 폴리실리콘으로 구성되어 상기 레이저 퓨즈 라인의 프로그램시 레이저 빔을 흡수하여 열을 발생하는 열발생부를 더 구비하는 것을 특징으로 하는 반도체 장치.
- 제 8 항에 있어서, 상기 제 1 절연층 및 상기 제 2 절연층은 필드층인 것을 특징으로 하는 반도체 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960046344A KR100190100B1 (ko) | 1996-10-16 | 1996-10-16 | 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960046344A KR100190100B1 (ko) | 1996-10-16 | 1996-10-16 | 반도체 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980027545A true KR19980027545A (ko) | 1998-07-15 |
| KR100190100B1 KR100190100B1 (ko) | 1999-06-01 |
Family
ID=19477740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960046344A KR100190100B1 (ko) | 1996-10-16 | 1996-10-16 | 반도체 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100190100B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100724510B1 (ko) * | 2002-09-19 | 2007-06-07 | 인터내셔널 비지네스 머신즈 코포레이션 | 비패시베이션화된 레이저 퓨즈의 스플래터링을 감소시키기위한 장치 및 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10346460A1 (de) | 2003-10-02 | 2005-05-19 | Infineon Technologies Ag | Anordnung und Verfahren zum Schutz von Fuses/Anti-Fuses |
-
1996
- 1996-10-16 KR KR1019960046344A patent/KR100190100B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100724510B1 (ko) * | 2002-09-19 | 2007-06-07 | 인터내셔널 비지네스 머신즈 코포레이션 | 비패시베이션화된 레이저 퓨즈의 스플래터링을 감소시키기위한 장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100190100B1 (ko) | 1999-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7402464B2 (en) | Fuse box of semiconductor device and fabrication method thereof | |
| US6682959B2 (en) | Architecture of laser fuse box of semiconductor integrated circuit and method for fabricating the same | |
| JP3968045B2 (ja) | ヒューズ溶断損傷から保護するための隣接ヒューズ間のクラック止めを含むヒューズ構造 | |
| US6649997B2 (en) | Semiconductor device having fuses or anti-fuses | |
| US6876057B2 (en) | Semiconductor devices including fuses and dummy fuses | |
| US7361967B2 (en) | Semiconductor device with fuse wires and connection wires | |
| US6713837B1 (en) | Semiconductor device with fuse | |
| US7067897B2 (en) | Semiconductor device | |
| US6303970B1 (en) | Semiconductor device with a plurality of fuses | |
| US6291844B1 (en) | Semiconductor memory device with an improved layout of programmable fuses | |
| KR100332456B1 (ko) | 퓨즈를 갖는 반도체 소자 및 그 제조방법 | |
| US7061070B2 (en) | Semiconductor device with fuse arrangement | |
| US6667535B2 (en) | Fuse structure | |
| KR19980027545A (ko) | 반도체 장치 | |
| US6495901B2 (en) | Multi-level fuse structure | |
| US7977164B2 (en) | Fuse of a semiconductor memory device and repair process for the same | |
| KR100728964B1 (ko) | 반도체 소자의 퓨즈 및 그 형성방법 | |
| US7034378B2 (en) | Fuse structure used in an integrated circuit device | |
| US6355968B1 (en) | Wiring through terminal via fuse | |
| JP2000268699A (ja) | フューズ回路 | |
| KR100790976B1 (ko) | 레이저 블로잉으로 인한 손상과 크로스 토크를 줄일 수있는 퓨즈 박스 및 그 형성방법 | |
| US6310396B1 (en) | Semiconductor circuit apparatus and method for fabricating the semiconductor circuit apparatus | |
| KR100340714B1 (ko) | 결함구제를 위한 반도체소자의 제조방법 | |
| KR100611396B1 (ko) | 반도체 소자의 퓨즈 | |
| KR20080001204A (ko) | 반도체 소자의 퓨즈박스 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061221 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |