KR100376015B1 - 액정표시소자 - Google Patents

액정표시소자 Download PDF

Info

Publication number
KR100376015B1
KR100376015B1 KR10-2000-0067982A KR20000067982A KR100376015B1 KR 100376015 B1 KR100376015 B1 KR 100376015B1 KR 20000067982 A KR20000067982 A KR 20000067982A KR 100376015 B1 KR100376015 B1 KR 100376015B1
Authority
KR
South Korea
Prior art keywords
layer
thin film
substrate
liquid crystal
crystal display
Prior art date
Application number
KR10-2000-0067982A
Other languages
English (en)
Other versions
KR20010051727A (ko
Inventor
테라카도마사토모
카네코토키시
타카하시타쿠야
챠하라켄이치
오니사와켄이치
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20010051727A publication Critical patent/KR20010051727A/ko
Application granted granted Critical
Publication of KR100376015B1 publication Critical patent/KR100376015B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Abstract

본 발명은 도전성박막형성용의 절연기판 및 이 절연기판을 이용한 액정표시장치로서, 절연기판(101)을 산소플라즈마에서 클리닝한 후 질소플라즈마처리에서 안정화시킨 청정처리층(102)를 형성한다. 그 후 도전성금속의 질화층(103)과 도전성금속(104) 및 도전성금속의 질화층(105)의 3층구조의 도전성박막을 스퍼터링에서 형성하는 배선의 신뢰성 향상을 위한 배선막의 기판의 밀착성을 향상시키고 또한, 배선패턴 정밀도 향상을 위한 레지스트밀착성을 향상시키는 기술이 제시된다.

Description

액정표시소자{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 반도체장치의 배선패턴과 전극등의 전류로를 도전성박막에서 형성하기 위한 절연기판 및 상기 절연기판을 이용한 액정표시소자에 있어서 특히 박막트랜지스터등을 스위치소자로서 이용한 액정표시소자의 배선패턴을 형성하기 위한 절연기판 및 상기 절연기판을 이용한 액정표시소자에 관한다.
박막트랜지스터(TFT)등을 화소스위칭소자로 한 액티브매트릭스방식의 액정표시소자를 시작으로하는 반도체소자는 절연기판상에 배선패턴 혹은 전극등의 전류로를 도전성박막에서 형성한다.
특히 액정표시소자는 최근에 대면적화 고집적화에 부합한 그 내부배선의 저저항화가 중요한 과제로 되어 있다. TFT방식의 액정표시소자에 있어서는 배선패턴의 단부측에서 주사신호 혹은 영상신호를 급전하기 위해 급전점에서의 거리가 커지면 배선의 저항치에 기인하는 신호파형에 굴곡이 생기고 표시불량의 발생을 일으킨다.
그로인하여 배선 혹은 전극 (이하 배선등으로 칭함)의 형성을 위한 재료로서 종래로부터 일반적으로 이용되고 있는 크롬(Cr)을 대체하여 저저항재료의 채용이 검토되고 있다. 또한, 저항치의 저감 이외 배선등의 패터닝을 위한 엣칭프로세스의 적응성 제작공정의 복잡성 막응력 환경대책등 총합적으로 고려한 경우 배선등의 금속막의 형성재료로서 몰리브덴(Mo)이 유력한 후보중 하나로 알려져있다.
일반적으로 상기 종류의 배선등의 형성은 절연기판 (액정표시소자에서는 유리기판이 주류)상에 형성한 도전성박막을 감광성레지스트를 이용한 마스크노광과 현상 및 엣칭처리를 이용한 패터닝 즉 포토그래피소기술을 이용하여 행한다.
그러나 Mo의 막은 하지기판 (액정표시소자에서는 유리기판 대규모 집적회로등의 반도체디바이스에서는 실리콘기판등)으로의 밀착성이 불충분하여 박리하기 쉽다. 그 위에 레지스트를 도포하여도 충분하게 밀착되지 않아 소망의 엣칭정밀도가 얻을 수 없는 불합리한 점이 있었다. 그로인하여 종래는 Mo를 이용하는 경우에는 다른 원소를 첨가하여 합금화를 도모하는 것이 일반적이었다.
그러나, 상기 합금화에 의해 배선등의 저항치가 증대하고 또한, 스팻터용 타겟등의 제조공정에서 사용되는 재료의 고코스트를 부른다.
상기한 금속막의 하지 기판으로의 밀착성불량은 절연기판과 Mo막 본래의 물질성 및 절연기판과 Mo막 표면의 오염에 원인을 갖는다. 표면오염이라는 견지에서는 일반적으로 배선등의 박막형성 전후에 각종유체에 의한 세정 진공중 가열등의 처리가 행해지고 있다.
또한, 예를들면 일본국특개평9-162161호 공보에는 레지스트패턴의 형성후 금속막의 엣칭가공전에 산소플라즈마어싱(Plasma ashing)에 의해 표면개질을 행하는 것으로 엣칭 정밀도의 향상이 가능하다고 기술이 있다. 막 본래의 물질성이라는 관점에서는 상기 기술의 Mo 혹은 크롬 (Cr) 또는 텅스텐(W)등의 고융점금속과의 합금을 이용하는 방법외에 예를들면 미국특허 제 4429011호 명세서에 기재된 구조와 같이 표면안정화를 위한 Mo의 막의 표면을 질화하여 질화물을 형성하는 방법도 개시되어 있다. 또한, 예를들면 일본국특개평10-161140호 공보에는 접속전극의 압접저항을 억제하는 목적으로 고융점금속의 배선막상에 질화막을 형성하는 방법이 기재되어 있다.
상기 종래기술중 절연기판의 세정 진공 중 가열등의 전처리는 해당업자간에 있어서 일반적으로 시행되고 있지만 현상태에서는 오염을 충분히 제거할수 있다고는 말하기 어렵다. 또한, 일본국 특개평9-162161호공보에 기재방법은 레지스트패턴형성후에 산소플라즈마처리를 행하는 것이고 절연기판으로의 밀착성 (기판밀착성 즉 하지밀착성) 및 레지스트의 밀착성에 기여할 것인가가 명확하지 않다.
또한, 절연기판의 표면에 질화물층(질화막)을 설치한다고 하는 미국특허제 4429011호 명세서에 기재방법은 Mo배선패턴을 형성 후 암모니아 분위기안에서 400에서 800℃에서 처리하고 있고 절연기판을 고온에 노출하는 것에 의해 박막형성소자로의 영향이 명확히 되어 있지 않다.
또한, 상기 종래기술에서는 배선등의 박막형성후에 일단 진공실외에서 취출하고 적정시간 대기중에 노출한 후 별개장치에서 처리를 행하는 방법을 취하고 있으며 절연기판의 표면에 대기중의 불순물흡착의 염려와 별개장치를 이용하는 것에 의한 생산효율의 저하 또한, 제조장치가 고코스트로 되는 문제가 생긴다.
또한, 일본국 특개펑10-161140호공보에 기재방법에서는 질화막의 형성에 의한 압접저항이 억제가능한 것을 주장하고 있지만 기판밀착성 및 레지스트밀착성에 대하여는 명확하지 않다.
본 발명의 목적은 상기 종래기술의 다수문제를 해소하고 절연기판과 도전성박막 및 레지스트의 밀착성을 향상시키는 것에 의해 배선등의 패턴정밀도를 향상시킨 저저항의 배선구조를 갖는 도전성박막형성용의 절연기판 및 상기 절연기판을 이용한 액정표시소자를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명은 절연기판의 표면을 산소플라즈마 산화처리하여 불순물을 제거한 후 질소 플라즈마에서 질화함으로써 당해 절연기판의 표면을 안정화시켜 청정표면으로하고 그 후 도전성박막을 형성한 구조의 도전성박막형성용의 절연기판으로 하였다.
상기 경우 청정표면을 유지하기 위한 절연기판의 표면처리를 행하는 공정과 스퍼터링에 의한 박막의 형성공정을 연속하는 형태로 행한다. 또한, 도전성박막의 형성부근에 해당도전성박막의 질화층을 상하로 형성한다. 본 발명에 의해 배선등의 도전성박막을 형성하는 공정에서 일괄한 표면처리가 가능해진다. 이하 본 발명의 대표적인 구성을 기술한다.
우선 본발명에 의한 도전성박막형성용 절연기판에 대해서는,
(1) : 산소플라즈마처리한 표면에 질소플라즈마처리를 행한 표면을 오제전자분광분석한 경우의 질소농도가 10몰%이상으로 하였다.
(2) : 절연기판이 유리기판이고 상기 산소플라즈마처리한 표면을 비행시간형 2차이온질량 밴드스펙트럼에서 분석할 때의 2차 이온중 " "CH6N+, C2H6N+, C2H8N+, C4H12N+, C8H15N2 +"의 적어도 한 종류 대 Si+강도가 1.5%이하 또는 상기의 2차이온의 대하여 Si+강도의 총화가 3.5%이하인 것의 표면을 질소플라즈마 처리하였다.
또한, 상기의 도전성박막형성용 절연기판을 이용한 액정표시소자에 대해서는,
(3) : 상기 절연기판이 유리기판이고 산소플라즈마처리한 표면에 질소플라즈마처리를 행한 유리기판의 표면을 오제전자분광분석한 경우의 질소농도가 10몰%이상인 상기 유리기판을 적어도 한쪽의 기판으로서 상기 유리기판으 표면상에 도전성금속의 질화물층과 상기 도전성금속층 및 상기 도전성금속의 질화물층을 상기 순에서 형성하는 적층배선을 갖도록하였다.
(4) : 상기 절연기판이 유리기판이고 산소플라즈마처리한 유리기판의 표면을 비행시간형 2차이온질량 밴드스펙트럼에서 분석할 때의 2차이온 중 " CH6N+, C2H6N+, C2H8N+, C4H12N+, C8H15N2 +"의 적어도 한종류 대 Si+강도가 1.5%이하 또는 상기의 2차이온의 대하여 Si+강도의 총화가 3.5%이하인 유리기판의 표면에 질소플라즈마처리를 행한 상기 유리기판을 적어도 한쪽의 기판으로서 상기 유리기판의 표면상에 도전성금속의 질화물층과 상기 도전성금속층 및 상기 도전성금속의 질화물층을 상기 순으로 형성하는 적층배선을 갖도록 하였다.
(5) : (3) 또는 (4)에 있어서 상기 도전성금속이 몰리브덴 알루미늄 크롬 텅스텐중 어느하나 또는 그 중의 2종류 이상의 합금으로 하였다.
그리고, 상기 절연기판상에 배선패턴 혹은 전극등의 도전성전류로를 형성하는 도전성박막 및 도전성박막형성용의 절연기판의 형성방법에 대해서는,
(6) : 절연기판상에 도전성전류로를 형성하는 도전성박막의 형성방법에 있어서,
상기 도전성박막의 형성전에 상기 절연기판으 표면에 산소플라즈마처리를 행하고 계속하여 질소플라즈마처리를 행하고 산소플라즈마처리한 상기 절연기판의 표면을 안정화시킨다.
(7) : 절연기판상에 도전성전류로를 형성하는 도전성박막의 형성방법에 있어서,
절연기판의 표면에 산소플라즈마처리를 행하고 계속하여 질소플라즈마처리를 행한 후 진공분위기를 유지한상태로 즉시 상기 절연기판상에 도전성금속의 질화물을 형성하고 또한, 상기 도전성금속층을 형성한 후 다시 상기 도전성금속의 질화물층을 형성한다.
(8) : 절연기판의 표면에 산소플라즈마처리에 이어서 질소플라즈마처리를 행한후 진공분위기를 유지한상태로 즉시 상기 기판상에 도전성금속의 질화물을 형성하고 또한, 상기 도전성금속층을 형성한 후 다시 상기 도전성금속의 질화물층을 형성하고 다시 레지스트를 도포하고 소정의 패턴을 갖는 마스크를 이용하여 노광·현상하고 에칭처리하여 상기 마스크의 패턴에 응한 도전성전류로를 형성한다.
(9) : 상기 절연기판을 액정표시소자용의 유리기판으로하고 상기 도전성금속으로서 몰리브덴 알루미늄 크롬 텅스텐중 어느하나 또는 그 중에 2종류이상의 합금을 이용하였다.
본 발명은 상기의 구성 및 후기술하는 실시예에 한정될 뿐아니라 본 발명의 기술사상을 일탈하지 않고 각종의 변형이 가능하다.
도 1 은 절연기판상에 형성한 도전성박막의 구조를 설명하는 모식단면도이다.
도 2 는 도 1에 나타난 도전성박막을 절연기판상에 형성하는 방법을 설명하는 개략공정도이다.
도 3 은 본 발명의 도전성박막형성을 위한 성막장치의 개략적인 구성을 설명하는 모식도이다.
도 4 는 Mo박막상의 긁기시험에 의한 임계하중의 측정결과의 설명도이다.
도 5 는 본 발명에 의해 제작된 액정표시소자의 박막트랜지스터기판(TFT기판)의 구조열을 모식적으로 설명하는 요부단면도이다.
도 6 은 도 본 발명에 의한 도전성박막형성용의 절연기판으로서의 박막트랜지스터형 액정표시소자를 구성하는 박막트랜지스터기판의 제작방법의 한 실시예를 설명하는 개략공정도이다.
도 7 은 본 발명에 의한 도전성박막형성용의 절연기판으로서의 박막트랜지스터형 액정표시소자를 구성하는 박막트랜지스터기판의 제작방법의 한 실시예를 설명하는 도 6에 이어지는 개략공정도이다.
도 8 은 본 발명에 의한 도전성박막형성용의 절연기판으로서의 박막트랜지스터형 액정표시소자를 구성하는 박막트랜지스터기판의 제작방법의 한 실시예를 설명하는 도 7에 이어지는 개략공정도이다.
도 9 는 본 발명에 의한 도전성박막형성용의 절연기판으로서의 박막트랜지스터형 액정표시소자를 구성하는 박막트랜지스터기판의 제작방법의 한 실시예를 설명하는 도 8에 이어지는 개략공정도이다.
도 10 은 본 발명의 액정표시장치를 구성하는 액정표시소자의 일화소와 그 주변구성을 설명하는 평면도이다.
도 11 은 본 발명에 의한 액정표시소자를 이용한 액정표시장치의 구성예를 설명하는 분해사시도이다.
도 12 는 액정표시모듈(MDL)의 정면도 및 측면도이다.
도 13 은 본 발명에 의한 액정표시장치를 실장한 한 예의 디스플레이 모니터의 외관도이다.
〈도면의 주요부분에 대한 부호의 설명〉
101 : 절연기판 102 : 청정표면층
103 : 질화물층 104 : 몰리브덴(Mo) 박막
105 : 몰리브덴과 질소층(Mo - N) 301(SUB 1) : 유리기판
306 : 게이트절연막(GI) GT ·게이트전극 ·SD 1 : 소스전극
SD 2 : 드레인전극 AS : 반도체층
313(PAS) : 비활성화막 314 : 콘택트 홀
315 (ITO 1) : 화소전극 316 (ORI 1) : 배향막
500 : 반송실 501 : 제 1 진공실
511 : 제 2 진공실 502, 512 : 기판재치대
503, 513 : 가스도입수단 505, 514 : 전원
504, 515 : 전극 550 : 기판반송수단
이하 본 발명의 실시형태에 대하여 실시예의 도면을 참조하여 상세히 설명한다.
도 1은 절연기판상에 형성한 도전성박막의구조를 설명하는 모식단면도이고 절연기판으로서의 유리기판(101)상에 형성된 박막구성의 한 예이다 동도에 있어서 유리기판(101)에는 표면을 플라즈마처리한 청정표면층(102)를 갖고 상기 청정표면층(102)상에 다시 제 1의 몰리브덴질화물층(103)(이하 제 1의 Mo - N막으로 명기함)을 형성한다.
그리고 상기 상에 Mo의 박막(104) 또한, 상기 상에 제 2의 몰리브덴질화물층(105) (동 제 2의 Mo - N막)을 형성한다. 즉 Mo의 박막(104)는제 1의 Mo - N막 (103)과 제 2의 Mo - N막(15)에서 상하를 끼운구조로 되어있다.
여기에서 Mo - N막은 Mo의 매트릭스에 질화몰리브덴(Mo2N등)이 분산하고 있는듯한 형태이나 막두께가 얇은 경우에는 비정질의 상태를 잡기도한다.
도 2는 도 1에 나타난 도전성박막을 절연기판상에 형성하는 방법을 설명하는 개략공정도이고 도 1의 부호를 참조하여 설명한다. 우선 공지방법에서 염기성용액을 이용하여 표면이 세정처리된 장변이 830밀리미터(이하 nm으로 명기함) 단변 650nm 두께가 0.7mm의 유리기판 (101)을 탈가스의 목적으로 진공중에서 적외선램프 가열한다. 상기 가열 설정온도는 성막시의 설정온도와 정합되는 범위에서 높게 설정한다 (프로세스 P - 1). 전형적으로는 373K에서 573K로 설정한다.
상기 후 상기 기판(101)를 진공실내에서 산소플라즈마에 노출하여 기판의 표면근방에 부착한 오염물을 산화처리하고 이탈되도록한다 (P - 2). 상기의 경우 보다 적절히 표면오염을 제거시키는 목적으로 종종 과잉으로 산소플라즈마처리를 행한다. 상기 결과 프리한 결합수를 갖는 산소가 표면에 잔존한다.
이어서 상기기판(101)을 질소플라즈마중에서 처리하고 상기 프리한 결합수를 고정한 질화물층(102)를 형성하고 기판표면을 안정화시킨다 (P - 3).
또한, 상기 상에 Mo의 타겟을 이용하여 아르곤과 질소의 혼합가스 (Ar - N2) 혼합가스를 도입하여 퍼터링에 의한 몰리브덴질화물의 박층 (제 2의 Mo - N의 박막)(103)를 형성한다 (P - 4).
상기 후 Ar - N2혼합가스를 배기하고 아르곤가스를 도입하여 Mo의박막(104)을 스퍼터 형성한다 ( P - 5 ). 또한, 상기후 다시 Ar - N2혼합가스를 이용하여 몰리브덴 질화물의 박층( 제 2의 Mo - N박막 )(105)를 형성한다 ( P - 6 ).
성막실로의 가열후의 절연기판의 반송은 진공분위기를 유지하여 행하는 것이 바람직하다. 또한, 상기 Mo의 박막(104)의 막두께는 300나노미터(이하, nm으로 명기함) 제 1의 Mo - N박막(103)과 제 2의 제 1의 Mo - N박막(105)는 각각 20nm의 막두께로 형성하였다.
Mo - N박막은 하지기판의 청정표면층 (산소플라즈마처리 후 질소플라즈마처리한 절연기판의 표면)(102)와 Mo 박막(104) 및 Mo 박막(104)와 도시하지 않은 후단의 패터닝에서 피복하는 레지스트(포토레지스트)와의 쌍방의 밀착성 향상에 기여한다. 다만 하지기판으로의 밀착성에 관해서는 상기 청정표면층(102)의 존재만으로도 효과가 있다. 또한, 도정성재료는 Mo이외의 재료도 관계없다. Mo이외의 재료로서는 예를들면 몰리브덴 알루미늄 크롬 텅스텐 혹은 그안에서 2종류 이상의 합금 또는 이들과 동등의 특성을 갖는 금속재료이다.
상기 후 일반적인 방법으로 레지스트도포 패턴노광 엣칭 레지스트박리의 포트리소그래피기법의 각 공정을 경유하여 배선등의 패턴을 형성한다.
도 3은 본 발명의 도전성박막형성을 위한 성막장치의 개략구성을 설명하는 모식도이다. 상기 성막장치는 도 1에서 설명한 절연기판(101)의 표면처리층(102) 및 상기 기판상에 Mo의 박막(104) 및 제 1의 Mo - N박막(103)과 제 2의 Mo - N박막(105)를 형성하는 성막장치이고 일반적인 평행평판타이프의 플라즈마처리장치 및 매엽식의 마그네트론스퍼터링장치에서 구성된다.
절연기판(101)의 표면처리 및 성막에 이용하는 도시장치는 반송실(500)과 제 1 진공실(501) 및 제 2의 진공실(511)에서 구성된다. 반송실(500)내에는 반송장치 (로봇트등)이 설치되어 있다. 또한, 제 1 진공실(501)내에는 기판재치대(502)와 전극(504)가 설치되어 있고 가스도입수단(503)과 전원(505)가 설치되어 있다. 위와 같이 제 2 진공실(511)내에는 기판재치대(512)와 스퍼터전극(515)가 설치되어있고 가스도입수단(513) 과 전원(514)가 취부되어 있다. 도중 G1, G2, G3, G4는 개폐가능한 진공게이트이고 진공게이트(G1, G4)는 반송실(500)과 외계 (또는 전단 처리장치)를 사이에두는 진공게이트, 진공게이트(G2)는 반송실(500)과 제 2진공실(501)을 사이에 두는 진공게이트, 진공게이트 (G3)은 반송실(500)과 제 2 진공실(511)을 사이에 두는 진공게이트이다.
절연기판(101)의 표면처리 및 Mo의 박막(104) 제 1과 제 2의 Mo - N박막 (103, 105)의 형성은 각각 독립한 진공실에서 행하여지나 각각의 처리사이는 진공분위기를 유지한 상태로 반송된다.
우선, 절연기판(101)이 반송실을 통하여 도시없는 반송수단에 따라서 제 1진공실(501)내에 도입되어 기판재치대(502)에 재치된다. 이 때 제 1 진공실(501)내에는 도시없는 진공배기장치에 의해 진공배기되어 있다.
상기 후 가스도입수단(503)에 의해 산소를 소정의 압력이 되도록 도입한다. 산소압력은 예를들면 50파스칼 (이하 Pa로 명기함)으로 있지만 이것은 투입하는 전력 진공실의 용적 온도 등의 조건에 따라서 임의로 설정가능하다.
전극(504)로의 투입전력밀도는 4kW/m2프로세스가스압력은 50Pa이다. 산소압력이 소망치가 된 후 전원(505)에의해 전극(504)에 전력을 공급하여 산소플라즈마를 발생시켜 절연기판(101)표면을 산화처리한다. 상기 결과 절연기판(101)의 표면오염물이 산화물로서 제거된다.
이상의 표면청정처리를 행한 절연기판(101)(유리기판)을 처리전의 같은 종류의 기판과 비교대조시켜서 비행시간형 2차이온질량 밴드스펙트럼(TOF-SIMS)을 이용하여 분석을 행하였다. 측정조건은 1차이온종 : Ga, 가속전압 15kV 측정에리어 80 ×80 마이이크로미터(이하 μm으로 명기함)로 +이온을 측정하였다. 상기 결과를 표 1에 나타낸다.
질량수 2차 이온의 조성비 O2플라즈마처리기판대 Si 신호강도 (%) 미처리기판대 Si 신호강도 (%)
27 C2H3 7. 47 9. 13
29 C2H5 6. 55 7. 17
32 CH6N 0. 20 0. 71
39 C3H3 4. 26 5. 20
41 C3H5 9. 46 10. 33
44 C2H6N 1. 52 2. 57
46 C2H8N 1. 46 2. 54
55 C4H7 4. 40 4. 71
57 C4H9 2. 69 3. 23
74 C4H12N 0. 25 1. 72
139 C8H15N2 0. 08 0. 77
28 Si 100. 00 100. 00
표 1중 CH6N, C2H6N, C2H8N, C4H12N, C8H15N2가 미처리기판에 비하여 산소플라즈마처리 (표중에 O2처리기판으로 나타남)의 대하여 Si신호강도는 대폭으로 적게되어 있다. 즉, 질소를 함유하는 유기물의 흡착종이 특히 저감되어 있는것을 알수 있다.
이들의 불순물오염을 상기 플라즈마처리에 의해 제거하는 것으로 하지밀착성의 향상에 기여한다. 일반에는 상기 산화처리는 절연기판의 표면오염을 가능한 제거하기 위하여 과잉으로 행한다. 이 때 절연기판표면에는 산소원자가 흡착하지만 기판자체산화물 (SiO2)이기 때문에 대부분은 프리한 결합수를 갖는 것이되고 표면은 불안정한 상태가 된다. 그 점에서 상기 산소플라즈마처리에 이어서 절연기판(101)의 표면을 질소플라즈마에서 처리한다.
상기 질소플라즈마처리의 순서는 구체적으로는 이하의 따른다. 제 1 진공실(501)의 가스도입수단(503)에 의한 Ar가스에 N2가스를 30% 혼합한 Ar - 30%N2가스 ( Ar - N2가스 )를 소정의 압력이 되도록 도입한다. 여기에서는 Ar - 30%N2가스의 압력은 60Pa로 하였으나 이것은 당업자가 임의로 설정할 수 있다.
또한, 전극(504)로의 투입전력밀도는 5kW/m2프로세스가스압력은 60Pa이다. Ar - 30%N2가스압력이 소정치로 된 후 전원(505)에 의한 전극(504)에 전력을 공급하고 Ar - N2플라즈마를 발생시켜 절연기판(101)의 표면을 질화처리한다. 또한, 도입가스는 질소플라즈마를 발생하는 것이라면 어느 것이라도 좋다.
표면을 질화처리한 절연기판(101)은 반송실(500)의 반송장치(550)에 의한 제 1진공실(501)에서 제 2진공실(511)에 진공분위기를 유지한 상태 반송되어 제 2 진공실(511)의 기판재치대(512)에 재치된다. 이 때 제 2진공실(511)내는 도시없는 진공배기장치에 의한 진공배기되어 있다.
상기 후 가스도입수단(513)에 의한 Ar - 30%N2가스를 소정의 압력이 되도록 도입한다. 여기에서는 Ar - N2가스압력은 0. 2Pa로 하였으나 이것은 당업자가 임의로 설정할 수 있다. 타겟으로의 투입전력밀도는 30kW/m2프로세스 가스압력은 0. 2Pa이다.
Ar - N2가스압력이 소망치로 된 후 전원(514)에 의한 Mo의 타겟을 취부한 스퍼터전극(515)으로 전력을 공급하고 타겟의 Mo를 절연기판(101)에 스퍼터한다. 이 때 타겟(515)의 표면에는 도시없는 영구자석유니트에 의해 마그네트론방전에 적합한 자계가 형성되어 있다.
이 때, 절연기판(101)상에는 프로세스가스중에 포함되는 질소가 타겟에서 스퍼터되어 날아온 Mo입자와 함께 질소를 포함한 Mo막(103)을 형성한다 (이하 Mo - N 박막으로 명기함). Mo - N 박막(103)을 소정의 막두께가 될 때까지 형성한 후 프로세스가스를 Ar가스에 치환하여 다시 스퍼터링를 행하고 당해 절연기판(101)상에 Mo박막(104)를 형성한다. 또한, 프로세스가스를 다시 Ar - N2가스에 치환하여 상기 절연기판(101)상에 Mo - N 박막(105)를 형성한다. 상기 후 절연기판(101)은 제 2 진공실(511)에서 반송실(500)에 이송되고 도시없는 반송수단에 의해 반송실(500)에서 다음의 처리공정을 위하여 반출된다.
상기와 같이 처리 성막된 Mo박막의 절연기판으로 밀착성의 평가를 긁기시험을 이용하여 행하였다. 상기 평가방식은 Mo 박막이 성막된 절연기판을 면내에서진동시키면서 다이아몬드압자를 통하여 당해박막으로 하중을 인가하여 행하는 방법이다. 다이아몬드압자의 선단곡률반경은 5μm이다.
박막의 변형 ·손상발생시의 하중을 임계하중으로하고 밀착성의 목안으로한다. 임계하중이 큰만큼 밀착성이 높다고 판단할 수 있다. 또한, Mo박막으로의 레지스트밀착성의 평가는 순수 접촉각의 측정에 의해 행하였다. 접촉각이 적은편이 침수성이 좋고 밀착성이 우수하다고 판단한다.
도 4는 Mo박막상의 긁기시험에 의한 임계하중의 측정결과의 설명도이다. 도중에서 임계하중 τ가 170밀리뉴톤(mN)이상에서는 박막의 벗겨짐이 실용상 일어나지 않는것을 나타낸다.
여기에서는 Mo박막(104)의 절연기판(101)로의 밀착성의 평가로서 Mo박막(104)의 성막후에 제 2 진공실(511)에서 취출하여 긁기시험을 행하였다. 상기에 관하여 Mo - N 박막(103)을 형성하지 않는 경우를 비교예로서 평가하였다. 처리 가스로서 Ar - 30%N2가스로 한 상기에서 설명한 성막(도중에 흑릉형에서 플롯)에 부가하여 N2가스에 한함( 도중에 흑삼각으로 플롯), Ar - 50%N2의 처리가스를 이용한 성막( 도중에 흑구로 플롯)도 행하고 또한, 절연기판에 Mo - N박막을 성막하지 않는 Ar - 50%N2의 처리가스에서의 처리 (도중에 Ar - 50%N2/without MoN으로서 플롯 : 백구) 절연기판을 가열한 후에 Mo박막을 성막한 종래의 절연기판 (도 중에 가열에 한함으로서 플롯 : 흑사각)에 대해서도 평가하였다.
또한, 표면처리층 (청정처리면)(102)가 형성된 시점에서오제전자분광분석(AES)에 의한 절연기판의 깊이방향으로 원소분석을 행하였다. 또한, Mo 박막층을 끼고 있는 Mo - N박막층에서도 AES에 의한 깊이방향분석을 행하였다. 또한, Mo박막(104)의 레지스트밀착성을 평가하기 위한 Mo - N박막(105)의 형성종료후에 취출하여 순수의 접촉각을 측정하였다.
도 4 에 나타난바와 같이 Ar - 30%N2및 N2만의 처리가스에서의 처리는 처리시간이 20초(sec)에서도 효과가 인정되고 특히 Ar - 30%N2에서의 처리는 처리시간이40 sec이상이면 충분한 임계하중이 구해지고 시간을 연장함에 따라 효과가 높아지는 것을 알 수 있다.
또한, Ar과 N2의 혼합가스에서의 질소 비율이 높은 쪽이 효과가 큰 것도 알수 있다. 흑사각은 가열만으로 취출한 참조시료이다. 또한, Mo - N박막 (103)을 형성하고 있지 않는 경우를 비교하면 Mo - N박막을 형성한 쪽이 밀착성이 우수하지만 N2의 표면처리층(102)만으로도 효과가 있는 것을 알 수 있다.
상기 표면처리층(102)를 AES에서 깊이(d)(nm) 방향으로 분석한 결과의 일부를 표 2에 나타낸다. 표 2는 Ar - 30% N2가스를 부가하여 Ar - 50% N2가스, N2가스 한 및 비교예로서 종래로부터의 Ar가스를 이용한 경우의 분석결과를 나타내고 있다.
가스종 표면부터의 깊이 d(nm)
0 5 15
Ar - 30%N2 10 6 2
Ar - 50%N2 13 7 3
N2 21 10 3
Ar(비교예) - - - - - -
표 2에는 질소농도를 mo 1%(원자분률)으로 나타냈다. 표 2에 나타난 결과에서 사용하는 가스의 질소농도가 높은 쪽이 높은 질소농도층을 형성가능한 것을 알 수 있다. 또한, 표면에서의 거리가 커짐에 따라 질소함유량은 저하한다. Ar만으로 처리를 행한 기판에서는 당연한 것으로 질소는 유의한 정도로는 검출되지 않았다.
다음으로 제 2의 Mo - N박막(105)의 레지스트밀착성을 검층하기 위하여 제 2의 Mo - N박막(105)상의 순수 접촉각을 측정하였다. 이것을 표 3에 나타낸다. 표 3에서도 Ar - 30%N2가스에 부가하여 Ar - 50%N2가스 N2가스 한정 및 비교예로서 종래로부터 Ar가스를 이용한 경우 (즉, 제 2의 Mo - N박막(105)가 없는 경우)의 측정결과를 나타내고 있다.
가스종 접촉각 θ(deg)
Ar - 30%N2 22
Ar - 50%N2 16
N2 12
Ar( Mo - N박막 없음) 35
표 3에 나타난바와 같이 Ar에 대한 혼합가스N2의 비율이 높은 쪽이 효과가 큰것을 알 수 있다. 참조예로서 제 2의 Mo - N박막(105)를 형성하지 않는 경우 (Ar가스에서 스퍼터처리하고 Mo박막을 성막하여 수료한 경우)를 나타냈다. 표 3에 나타나 있는 결과에서 Mo박막(104)상에 제 2의 Mo - N박막(105)를 형성한 경우의 쪽이 접촉각을 작게할 수 있고 따라서 레지스트 밀착성도 높게할 수 있는 것을 알 수 있다.
또한, 제 2의 Mo - N박막(105)를 형성한 후의 절연기판을 AES에서 깊이방향의 질소농도를 분석하였다. 이것을 표 4로 나타낸다.
표면부터의 깊이 d(nm) 0 10 30
질소농도c ( mol% ) 15 12 - -
표 4는 프로세스가스에 Ar - 50%N2를 이용한것에 대하여 분석한 것이다. 제 2의 Mo - N박막(105)의 목표막두께가 20nm이므로 절연기판의 표면 및 표면부터의깊이방향에 10nm 들어간 곳에서는 질소성분이 검출되지만 30nm들어간 곳에는 그다지 유의한 정도로는 검출되지 않았다.
다음으로 상기의 절연기판을 박막트랜지스터형 액정표시소자에 응용한 실시예에 대하여 설명한다.
도 5는 본 발명에 의해 제작된 액정표시소자의 박막트랜지스터기판(TFT 기판)의 구조예를 모식적으로 설명하는 요부단면도이고 특히 당해기판의 박막트랜지스터 (TFT)부분을 나타낸다.
도중 액정표시소자를 구성하는 절연기판으로서 유리기판(301) (일반적으로 SUB 1 이라고 함)이 이용되고 있다. 상기 유리기판(301)의 내면 (도시않은 대향 기판측 : 칼라필터기판과의 사이에 액정층을 끼우는 측)에 질화물층(302)를 갖고 상기 상층에 제 1의 Mo - N박막(303)과 Mo 박막(304) 및 제 2의 Mo - N박막(305)를 상기 순으로 적층성막한 게이트전극(GT)이 형성되어 있다 상기 게이트전극(GT)는 도시않은 게이트배선과 동시 형성된다.
게이트전극(GT)의 상층을 덮어 질화실리콘(SiN)을 피복하여 게이트절연막(306)(GI)가 형성되어 있다. 게이트전극(GT)의 위쪽에서 게이트절연막(306)(GI)상에는 비정질실리콘(a - Si)층과 상기 상층에 형성한 인을 불순물로서 토핑한 비정질실리콘 (n+ a - Si)층으로 이루어지는 반도체층 (AS)를 갖는다.
반도체층(AS)의 비정질실리콘 (n+ a - Si)층에 콘택트하여 제 1 의 Mo - N박층과 Mo박막 및 제 2의 Mo - N박층을 상기 순으로 적층한 박막으로 형성한 소스 또는 드레인전극(SD1)과 드레인 또는 소스전극(SD2)를 갖고 있다.
소스 또는 드레인전극(SD1)과 드레인 또는 소스전극(SD2)를 덮어 SiN을 적절히 하는 비활성화층(313)(PAS) 을 갖고 상기 비활성화층(313)으로 열린 스루홀(314)를 통하여 소스 또는 드레인전극(SD1)에 접속한 화소전극(315)(ITO1)이 형성되어 있다. 그리고 최상층에는 액정과 직접 접하는 배향막(ORI1)이 전면에 형성되어 있다.
도 5에 나타난바와 같이 게이트전극 (배선) 또는 소스 또는 드레인전극(SID1)과 드레인 또는 소스전극(SD2)의 각각을 제 1의 Mo - N박층과 Mo 박층 및 제 2의 Mo - N박층을 상기 순으로 적층한 박막에서 형성하고 있다.
상기에 의한 당해 각 전극(배선)의 하지 (게이트전극 또는 배선의 경우는 유리기판(301) 소스 또는 드레인 전극(SD1)과 드레인 또는 소스전극(SD2)의 경우는 반도체층(AS) 및 게이트절연막(306)(GI)와의 밀착성이 양호해지고 또한, 패터닝을 위한 레지스트 밀착성도 양호해진다.
상기의 결과 게이트전극(배선)과 그외의 같은방법의 적층막구조로한 전극 (배선)의 유리기판(301) 혹은 하층의 박막과의 사이의 박리를 억제할 수 있고 또한, 엣칭처리를 위한 포트리소그래피기법에 있어서 레지스트의 밀착성이 향상한다.
그리고 상기와 같은 구조로한 것에 의한 배선 혹은 전극의 패터닝이 정확해지고 제작공정도 향상하고 신뢰성이 높은 대화면의 액정표시소자가 얻어진다.
다음으로 상기 도 5에서 설명한 구조의 액정표시소자의 박막트랜지스터기판의 제작방법의 실시예를 도 6 및 실도 9를 참조하여 설명한다.
도 6 및 실도 9는 본 발명에 의한 도전성박막형성용의 절연기판으로서의 박막트랜지스터형 액정표시소자를 구성하는 박막트랜지스터기판의 제작방법의 한 실시예를 설명하는 개략공정도이고 도 6의 (a)부터 도 9의 (m)까지는 당해 공정순을 나타낸다.
우선 도 3에서 설명한 바와 같은 장치를 이용하여 도 6의 (a)에 나타난것 같이 유리기판(301)상에 산소플라즈마처리와 질소플라즈마처리로 형성한 질화막으로 이루는 청정표면층(표면처리층)(302)를 설치한다. 상기 유리기판을 진공을 유지하여 스퍼터링처리실 (도 3의 제 2진공실)에 반송하고 스퍼터링에 의한 Mo - N 박막 (303) / Mo박막(304) / Mo - N 박막 (305)의 3층 구성의 막을 연속 성막한다 ( 도 6의 (b)).
상기 유리기판에 대하여 레지스트(306)을 도포하고 노광 현상하여 게이트전극(배선)의 형상에 개구를 패터닝한다 (도 6의 (c)).
상기 레지스트패턴을 사이에 두어 웨트엣칭시스템가공을 행하고 레지스트를 박리하여 게이트전극(303)(GT)(배선) (GL)을 형성한다 (도 6의 (d)). 도 6의 (d)에는 게이트전극(303)(GT)로 나타내고 있다.
게이트전극(303)(GT)를 형성한 유리기판의 전면에 절연층으로서 SiN막(306)을 형성하는 (도 7의 (e)). 그 후 반도체층으로서 비정질화실리콘(a - Si)층(307), 이어서 인을 불순물로서 토핑한 비정질화실리콘 (n+a - Si)층(308)을 플라즈마(CVD)에서 연속형성하는 (도 7의 (f)).
반도체막상에 레지스트를 도포하고 노광 현상에 의한 반도체의 아일랜드패턴을 형성한다 (도 7의 (g)). 상기에 드라이엣칭가공을 행하고 레지스트를 박리하여 반도체의 아일랜드를 형성한다. ( 도 8의 (h)).
반도체 아일랜드를 덮어 스퍼터링에 의한 Mo - N박막 (309) / Mo 박막 (310) / Mo - N박막 (311)의 3층구성의 막을 연속성막한다 (도 8의 (i)).
상기 후 레지스트를 도포하고 노광 현상하여 소스 / 드레인 분리패턴을 형성한다 (도 8의 (j)). 그리고 상기 분리 패턴을 사이에두고 드라이엣칭가공으로 Mo - N박막 (309) / Mo 박막 (310) / Mo - N박막 (311)의 3층을 분리하고 또한, n+a - Si층을 에칭하여 레지스트박리의 공정을 경유하여 소스배선(SD1)과 드레인배선(SD2)를 형성한다( 도 9의 (k)).
상기 소스배선(SD1)과 드레인배선(SD2)를 덮어 절연막 (비활성화층)으로서 SiN막(313)을 플라즈마(CVD)에서 형성한다 (도 9의 (1))
또한, 레지스트도포 노광 현상 드라이엣칭 레지스트박리의 각 공정을 경유하여 비활성화층(313)에 콘택트홀(314)를 형성하고 상기 콘택트홀(314)를 사이에두고 소스전극(SD1)에 접속한 각 화소마다 분할배치한 화소전극(315)(ITO1)의 박막을 형성한다 (도 9의 (m)).
화소전극(315)(ITO1)을 구성하는 투명전극은 인·주석산화물(ITO)의 스퍼터링으로 형성한다.
여기서 콘택트홀(314)을 통하여 소스전극(SD1)을 구성하는 Mo - N박막 (309) / Mo 박막 (310) / Mo - N박막 (311)의 3층막에 화소전극(315)(ITO1)가 접속되어지나 Mo - N박막(311)의 존재에 의해 직접 Mo층(310)에 접속보다도 강고한 결합이 완성된다. 또한, Mo - N박막의 전기저항치가 비교적 적은 것도 이점의 하나이다.
상기 후 액정과 직접 접하는 최상층으로서 폴리이미드로 이루는 배향막을 형성하여 도 5에 나타난 박막트랜지스터기판(액티브기판)을 얻는다.
또한, 본 발명의 효과를 확인하기 위하여 상기한 본 발명에 의한 절연기판의 표면처리 혹은 소스전극 / 드레인전극의 3층구조를 이용하지 않고 같은방법의 박막트랜지스터기판을 제작한 경우 레지스트의 패터닝이 불량이거나 성막한 박막자체의 박리가 일어나서 실용할수 있는 것은 얻을 수 없었다.
다음으로 본 발명을 적용한 박막트랜지스터형 액정표시소장와 상기 액정표시소자를 이용한 액정표시장치의 전형적인 구성에 대해서 설명한다. 또한, 본 발명은 2매의 절연기판의 각각에 화소형성용의 전극을 구비한 종전계방식의 액티브매트릭스형 액정표시소자 혹은 단순매트릭스형 액정표시소자에 한하여 적용되는 것이 아니라 한 쪽의 기판 (박막트랜지스터기판 : 혹은 액티브매트릭스기판) 측에 화소형성용의 전극을 구비한 횡전계방식의액티브매트릭스형 액정표시소자의 배선 혹은 전극의 형성에도 적용가능하다. 또한, 액정표시소자에 한하지않고 고(高)집적반도체장치의 배선패턴과 전극등에도 다름없이 적용가능하다.
도 10은 본 발명의 액정표시장치를 구성하는 액정표시소자의 일화소와 상기 주변의 구성을 설명하는 평면도이다. 또한, 도 10은 소위 TN방식의 액티브매트릭스형 액정표시장치의 일화소 근방의 구성도이고 각 화소는 근접하는 2개의 주사신호선 (게이트신호선 또는 수평신호선)(GL) 근접하는 2개의 영상신호선( 드레인신호선 혹은 수직신호선)(DL)과의 교차영역내 (4개의 신호선으로 둘러싸인 영역내)에 배치되어 있다.
각 화소는 박막트랜지스터(TFT) 투명화소전극(ITO1) 및 지지용량소자(Cadd)를 포함한다. 주사신호선(GL)은 열방향으로 연재하고 행방향으로 복수개 배치되어 있다. 영상신호선(DL)은 행방향으로 연재하고 열방향으로 복수개 배치되어 있다. 도 10에는 박막트랜지스터(TFT)를 각 화소마다 2개 만들어져 있지만 화소별의 박막트랜지스터를 1개로한 것도 있다.
상기와 같은 구성의 절연기판 (유리기판 : 박막트랜지스터기판(TFT 기판))에 대해서 공통전극과 칼라필터를 갖는 절연기판 (유리기판 : 칼라필터기판 (CF기판))을 액정을 사이에 두고 접합시켜 액정표시소자를 조립한다. TFT기판과 CF기판은 모두 0.7nm정도의 두께를 갖는다.
도 11은 본 발명에 의한 액정표시소자를 이용한 액정표시장치의 구성예를 설명하는 분해사시도이다. 액정표시소자(PNL)에 구동회로기판을 취부된것을 ABS로 나타내고 상기 구동회로기판부착 액정표시소자(ABS)에 확산판과 프리즘판등의 광학시트 및 백라이트등의 부재를 조립한 상태인 것을 액정표시 모듈로 하고 도 11은 상기 액정표시 모듈로 한 것을 나타내고 있다. 액정표시모듈(MDL)은 다음과 같이 구성된다.
도 11중 SHD는 금속판으로 이루는 실드케이스(메탈프레임으로도 함) ; WD는 표시창; SPC 1 ~ 4는 절연스페이서 FPC 1, 2는 다층플렉시블회로기판(FPC 1은 게이트측 회로기판 FPC 2는 드레인측 회로기판) ; HS는 드레인측 회로기판 FPC 2의 그라운드와 실드케이스(SHD)와 전기적 접속을 취하기위해 설치되는 금속박으로 이루는 프레임그라운드 ; PCB는 인터페이스회로기판; ASB는 어셈블리된 구동회로기판부착 액정표시소자 ; PNL은 겹쳐진 2매의 투명절연기판의 한쪽의 기판상에 구동 IC를 탑재한 액정표시소자 (액정표시판넬로도 함) ; GC I 및 GC 2는 고무쿠션 ; PRS는 프리즘시트 (본 예에서는 2매의 광학시트로 구성되어 있다.); SPS는 확산시트; GLB는 도광판 ; RFS는 반사시트 ; SLV는 확산시트 SPS 및 프리즘시트 PRS를 고정하는 슬리브 ; MCA는 일체성형에 의해 형성된 하측케이스 (몰드케이스) ; LP는 형광관 (일반에는 냉음극형광등) ; LS는 형광관 LP의 빛을 도광판 GLB측에 반사하는 반사기 ; LPC 1, 2는 램프케이블 ; LCT는 인버터용의 접속 코넥터 ; GB는 형광관 LP를 지지하는 고무판이다.
또한, BL은 형광관(LP) 반사기(LS) 도광판(GLB) 반사시트(RFS)로 구성되는 백라이트이고 확산시트(SPS) 및 프리즘시트(PRS)등의 광학시트를 사이에두고 액정표시소자(PNL)의 배면에 접지된다. 상기 백 라이트(BL)은 액정표시소자(PNL)의 뒷면에 균일한 빛을 공급하고 당해 액정표시소자(PNL)의 표면으로부터 보는 관측자가 액정의 광투과율의 변화를 화상표시로서 인식하기 위하여 설치되어 있다.
도 11에 나타난 바와 같이 하측케이스(MCA) 백 라이트(BL) 구동회로기판부착 액정표시소자(ASB) 실드케이스(SHD)등을 적층하여 액정표시모듈(MDL)이 조립되어진다.
도 12는 액정표시모듈(MDL)의 정면도 및 측면도이다. 실드케이스(SHD)의 표시창(WD)에 노출하는 영역이 화상표시가 되어지는 영역(표시영역)(AR)이고 최표면에는 편광판이 설치되어 있다. 실드케이스(SHD)와 몰드케이스(MCA)는 갈고리로 고정된다. 상기 액정표시모듈(MDL)의 상변 내부에는 백 라이트를 구성하는 형광관(LP)가 수납되고 급전용의 램프케이블(LPC)가 돌출되어 있다.
도 13은 본 발명에 의한 액정표시장치를 실장한 전자기기의 한 예인 디스플레이모니터의 외관도이다. 상기 디스플레이모니터는 스탠드부로 지지된 표시부로 이루어진다. 표시부에는 액정표시소자(PNL)이 노출되어 화상과 영상을 가시데이터로서 표시한다.
또한, 스탠드부 혹은 표시부에 정보처리장치 본체 혹은 텔레비젼 수상회로을 내장시켜 퍼스컴 혹은 텔레비젼 수상기로도 가능하다.
이상 설명한바와 같이 본 발명에 의하면 도전성박막 예를들면 트랜지스터기판에 형성하는 게이트배선(전극) 드레인배선(전극) 그외의 도전성박막의 절연기판과의 밀착성 (하지밀착성) 및 소스전극과 화소전극과의 접속성이 매우 좋아지고 배선과 전극을 보다 확실하게 형성할 수 있고 신뢰성이 향상하고 제작공정을 향상한 고품질의 액정표시소자를 제공가능하다.
또한, LSI 혹은 박막트랜지스터형 이외의 액정표시소자 그 외의 반도체디바스에 있어서 배선과 전극에 대해서도 상기와 다름없는 효과가 있다.

Claims (23)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 산소플라즈마 및 질소플라즈마로 순차적으로 처리되는 표면을 갖는 절연기판를 구비하고,
    상기 표면은 상기 질소플라즈마에 의해 질화되어 상기 절연기판의 상기 표면근방 및 당해 표면을 포함한 영역에 질화층을 형성하고, 또한 상기 표면의 질소농도가 10mol% 이상인 것을 특징으로 하는 액정표시소자.
  7. 청구항 6에 있어서,
    상기 질소농도는 오제(Auger)전자분광에 의해 분석된 값인 것을 특징으로 하는 액정표시소자.
  8. 청구항 6에 있어서,
    상기 절연기판은 유리기판인 것을 특징으로 하는 액정표시소자.
  9. 청구항 8에 있어서,
    상기 절연기판의 상기 표면을 비행시간형 2차이온질량 스펙트로스코프에서 분석할 때의 2차 이온중의 "CH6N+, C2H6N+, C2H8N+, C4H12N+, 및 C8H15N2 +의 적어도 한 종류의 Si+에 대한 강도가 1.5%이하이고, 또한 상기 2차이온의 총합의 Si+에 대한 강도가 3.5%이하인 것을 특징으로 하는 액정표시소자.
  10. 산소플라즈마에 의해 처리된 표면을 갖는 유리기판과,
    상기 표면 상부에 질소플라즈마를 발생시킴으로써 상기 유리기판의 상기 표면에 따라 또한 당해 표면을 포함한 영역에 형성된 보호층과,
    상기 보호층의 상부에 형성되어 또한 금속원소를 포함한 도전층과,
    상기 표면과 상기 도전층 간에 설치되어 또한 상기 금속원소와 질소원자를 갖는 하부도전층과,
    상기 도전층의 상부에 형성되어 또한 상기 금속원소와 질소원자를 갖는 상부 도전층를 구비하고,
    상기 보호층의 상기 표면에 있어서의 질소농도는 10mol%이상인 것을 특징으로 하는 액정표시소자.
  11. 청구항 10에 있어서,
    상기 금속원소는 몰리브덴(Mo)이고 또는 상기 하부도전층 및 상기 상부도전층은 질화몰리브덴으로 된 것을 특징으로 하는 액정표시소자.
  12. 청구항 10에 있어서,
    상기 금속원소는 몰이브덴(Mo), 알루미늄(Al), 크롬(Cr), 텅스텡(W), 은(Ag), 및 구리(Cu)로 된 군의 적어도 하나를 포함한 액정표시소자.
  13. 청구항 10에 있어서,
    상기 금속원소는 몰이브덴(Mo), 알루미늄(Al), 크롬(Cr), 텅스텡(W), 은(Ag), 및 구리(Cu)로 된 군의 2개 이상을 포함한 액정표시소자.
  14. 청구항 10에 있어서,
    상기 유리기판의 상부에서 제 1 방향으로 연재하는 복수의 게이트선과 상기 제 1 방향으로 대략 직교하는 제 2 방향에 연재하는 복수의 드레인선에 의해 규정되어 형성된 복수의 화소를 더 포함하고,
    상기 복수의 화소의 각각에는 스위칭소자가 설치되는 것을 특징으로 하는 액정표시소자.
  15. 청구항 14에 있어서,
    상기 도전층은 상기 게이트선에 대응하는 것을 특징으로 하는 액정표시소자.
  16. 유리기판과,
    상기 유리기판의 표면상에 형성되고, 또한 제 1 방향으로 연재하는 복수의 게이트선과,
    상기 유리기판 및 상기 복수의 게이트선 상부에 형성되고, 또한 제 2 방향으로 연재하는 복수의 드레인선과,
    상기 복수의 게이트선 및 상기 복수의 드레인선에 의해 규정되고, 또한 매트릭스형상으로 배치된 화소의 각각에 설치된 복수의 스위칭소자를 구비하고,
    상기 유리기판의 상기 표면은 산소플라즈마에 의해 처리되어 당해 표면상의 불순물이 제거되어, 또한 당해 산소플라즈마 처리된 표면에는 이 것을 안정화시키는 질소층이 설치되고,
    상기 게이트선은 상기 질화층상에 형성된 도전성금속의 적층구조에 의해 형성되고,
    당해 도전성금속의 적층구조는 상기 질화층상에 형성되고, 또한 질소를 포함한 합금으로 된 하부도전층, 당해 하부 도전층상에 형성되고 또한 금속원소를 포함한 중부도전층 및 당해 중부도전층상에 형성되고 또한 질소를 포함한 합금으로 된 상부도전층을 포함하고,
    상기 표면을 비행시간형 2차이온질량 스펙트로스코프로 분석할 때의 "CH6N+, C2H6N+, C2H8N+, C4H12N+, 및 C8H15N2 +의 군에서 선택되는 2차이온의 적어도 한 종류의 Si+에 대한 강도가 1.5%이하이고, 또한 상기 2차이온의 군의 총합의 Si+에 대한 강도가 3.5%이하인 것을 특징으로 하는 액정표시소자.
  17. 청구항 16에 있어서,
    상기 금속원소는 몰이브덴(Mo), 알루미늄(Al), 크롬(Cr), 텅스텡(W), 은(Ag), 및 구리(Cu)로부터 되는 군의 적어도 1개를 포함하는 것을 특징으로 하는 액정표시소자.
  18. 청구항 16에 있어서,
    상기 금속원소는 몰이브덴(Mo), 알루미늄(Al), 크롬(Cr), 텅스텡(W), 은(Ag), 및 구리(Cu)로부터 되는 군의 2개 이상을 포함하는 것을 특징으로 하는 액정표시소자.
  19. 청구항 16에 있어서,
    상기 게이트선상에 형성된 게이트절연막과,
    상기 게이트절연막상에 형성되어 상기 게이트선 상부에 배치된 실리콘층과,
    상기 게이트절연막상에 형성되고 또한 상기 실리콘층과 전기적으로 접속된 드레인선전극 및 소스전극, 및
    상기 드레인전극 및 소스전극과 상기 실리콘층의 상부에 형성되어 또한 콘택트홀을 갖는 비활성화층, 및
    상기 비활성화층상에 형성되어 또한 상기 콘택트홀을 통해 상기 소스전극에 접속되는 화소전극을 더 구비한 것을 특징으로 하는 액정표시소자.
  20. 청구항 19에 있어서,
    상기 소스전극은 순차적으로 적층된 제 1 층, 제 2 층 및 제 3 층을 포함하고,
    상기 제 2 층은 상기 금속원소를 포함하고, 상기 제 1 층 및 상기 제 3 층은 상기 금속원소와 질소원자를 포함하고, 또한 상기 제 3 층은 상기 화소전극과 접속하는 것을 특징으로 하는 액정표시소자.
  21. 청구항 19에 있어서,
    상기 드레인전극은 순차적으로 적층된 제 1 층, 제 2 층 및 제 3 층을 포함하고,
    상기 제 2 층은 상기 금속원자를 포함하고, 또한 상기 제 1 층 및 상기 제 3 층은 상기 금속원소와 질소원자를 포함하는 것을 특징으로 하는 액정표시소자.
  22. 청구항 16에 있어서,
    상기 질화층을 갖는 상기 산소플라즈마에서 처리된 표면의 질소농도가 10mol%이상인 것을 특징으로 하는 액정표시소자.
  23. 청구항 16에 있어서,
    상기 질화층을 갖는 상기 산소플라즈마에서 처리된 표면의 질소농도는 10mol% 내지 13mol%인 것을 특징으로 하는 액정표시소자.
KR10-2000-0067982A 1999-11-19 2000-11-16 액정표시소자 KR100376015B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP32921299A JP2001147424A (ja) 1999-11-19 1999-11-19 導電性薄膜形成用の絶縁基板およびこの絶縁基板を用いた液晶表示素子
JP99-329212 1999-11-19

Publications (2)

Publication Number Publication Date
KR20010051727A KR20010051727A (ko) 2001-06-25
KR100376015B1 true KR100376015B1 (ko) 2003-03-15

Family

ID=18218916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0067982A KR100376015B1 (ko) 1999-11-19 2000-11-16 액정표시소자

Country Status (4)

Country Link
US (1) US6674502B1 (ko)
JP (1) JP2001147424A (ko)
KR (1) KR100376015B1 (ko)
TW (1) TW500959B (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100750922B1 (ko) * 2001-04-13 2007-08-22 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
KR100848957B1 (ko) * 2001-11-12 2008-07-29 엘지디스플레이 주식회사 액정표시소자의 제조방법
KR100866976B1 (ko) * 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
JP4038485B2 (ja) * 2003-03-12 2008-01-23 三星エスディアイ株式会社 薄膜トランジスタを備えた平板表示素子
KR100669688B1 (ko) * 2003-03-12 2007-01-18 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 평판표시소자
TWI222753B (en) * 2003-05-20 2004-10-21 Au Optronics Corp Method for forming a thin film transistor of an organic light emitting display
US6924239B2 (en) * 2003-10-14 2005-08-02 Texas Instruments Incorporated Method for removal of hydrocarbon contamination on gate oxide prior to non-thermal nitridation using “spike” radical oxidation
TWI258048B (en) * 2004-06-15 2006-07-11 Taiwan Tft Lcd Ass Structure of TFT electrode for preventing metal layer diffusion and manufacturing method thereof
KR20060081470A (ko) * 2005-01-07 2006-07-13 삼성전자주식회사 박막트랜지스터 기판과 그 제조방법
JP2006284887A (ja) * 2005-03-31 2006-10-19 International Display Technology Kk 低抵抗ｄｌｃ配向膜を備えた液晶セルとその製造方法
US8318554B2 (en) 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
JP4993938B2 (ja) * 2005-04-28 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI354350B (en) * 2005-05-25 2011-12-11 Au Optronics Corp Copper gate electrode and fabricating method there
CN100374948C (zh) * 2005-06-02 2008-03-12 友达光电股份有限公司 铜导线结构及其制造方法
KR101168729B1 (ko) * 2005-08-16 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
JP4966526B2 (ja) 2005-09-07 2012-07-04 日立オートモティブシステムズ株式会社 流量センサ
KR101158896B1 (ko) * 2005-10-28 2012-06-25 삼성전자주식회사 박막트랜지스터 기판 및 이의 제조방법과,박막트랜지스터를 갖는 액정표시패널 및 전계발광 표시패널
KR100769833B1 (ko) * 2006-08-14 2007-10-23 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
KR100807557B1 (ko) * 2006-11-10 2008-03-03 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
KR101363714B1 (ko) * 2006-12-11 2014-02-14 엘지디스플레이 주식회사 유기 박막트랜지스터, 그 제조 방법, 이를 이용한 정전기방지 소자, 액정표시장치 및 그 제조 방법
FR2924863B1 (fr) * 2007-12-07 2017-06-16 Saint Gobain Perfectionnements apportes a des elements capables de collecter de la lumiere.
JP5150382B2 (ja) * 2008-06-24 2013-02-20 株式会社アルバック 表示装置用パネル、液晶表示装置、配線形成方法
JP4642891B2 (ja) * 2008-09-25 2011-03-02 株式会社シンクロン 光学フィルターの製造方法
JP5114683B2 (ja) * 2009-09-07 2013-01-09 新日鐵住金株式会社 太陽電池用ガラス基板の裏面電極及びその製造方法
IN2012DN05898A (ko) * 2009-12-18 2015-09-18 First Solar Inc
JP5184592B2 (ja) * 2010-08-05 2013-04-17 日立オートモティブシステムズ株式会社 流量センサ
JP5602700B2 (ja) * 2010-11-02 2014-10-08 富士フイルム株式会社 光電変換素子およびその製造方法
JP2013195414A (ja) * 2012-03-23 2013-09-30 Renesas Electronics Corp 半導体装置の測定方法
TWI467724B (zh) * 2012-05-30 2015-01-01 Innocom Tech Shenzhen Co Ltd 應用於面板的導電結構及其製造方法
KR101517300B1 (ko) * 2013-11-21 2015-05-04 주식회사 유성텔레콤 플라즈마 클리닝을 이용한 증착 타입 휴대폰 안테나 제조방법
CN109979946B (zh) * 2019-03-15 2021-06-11 惠科股份有限公司 一种阵列基板及其制造方法和显示面板
CN211857976U (zh) * 2020-04-16 2020-11-03 北京京东方显示技术有限公司 一种显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4429011A (en) 1982-03-29 1984-01-31 General Electric Company Composite conductive structures and method of making same
US5327001A (en) * 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
US5198392A (en) * 1989-11-20 1993-03-30 Oki Electric Industry Co., Ltd. Method of forming a nitrided silicon dioxide (SiOx Ny) film
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
US6144435A (en) * 1995-04-28 2000-11-07 Canon Kabushiki Kaisha Liquid crystal device, process for producing same and liquid crystal apparatus
JPH09162161A (ja) 1995-12-05 1997-06-20 Nec Corp 金属パターンの製造方法
US6219125B1 (en) * 1996-07-26 2001-04-17 Canon Kabushiki Kaisha Electrode plate, process for producing the plate, for an LCD having a laminated electrode with a metal nitride layer
JP2988399B2 (ja) 1996-11-28 1999-12-13 日本電気株式会社 アクティブマトリクス基板
TW531684B (en) * 1997-03-31 2003-05-11 Seiko Epson Corporatoin Display device and method for manufacturing the same
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100443840B1 (ko) * 1998-09-01 2005-01-13 엘지.필립스 엘시디 주식회사 액정표시장치의제조방법
DE69929271T2 (de) * 1998-10-26 2006-09-21 Matsushita Electric Works, Ltd., Kadoma Apparat und Verfahren zur Plasmabehandlung

Also Published As

Publication number Publication date
KR20010051727A (ko) 2001-06-25
US6674502B1 (en) 2004-01-06
JP2001147424A (ja) 2001-05-29
TW500959B (en) 2002-09-01

Similar Documents

Publication Publication Date Title
KR100376015B1 (ko) 액정표시소자
US9786687B2 (en) Semiconductor device and manufacturing method thereof
KR100516248B1 (ko) 액티브매트릭스형 액정표시장치 및 액정표시장치
CN102148196B (zh) Tft-lcd阵列基板及其制造方法
CN101770122B (zh) Tft-lcd阵列基板及其制造方法和测试方法
US6567145B1 (en) Liquid crystal display device having conductive lines formed with amorphous oxide conductive layer on metal layer and method of fabrication thereof
JP3132310B2 (ja) アクティブマトリクス型液晶表示装置
KR20000076864A (ko) 능동 소자 어레이 기판의 제조 방법
US7491593B2 (en) TFT array substrate and photo-masking method for fabricating same
JPH112843A (ja) 液晶表示装置とその製造方法
WO2020093442A1 (zh) 阵列基板的制作方法及阵列基板
CN101963726B (zh) Ffs型tft-lcd阵列基板及其制造方法
KR100430744B1 (ko) 고집적도대면적lcd디스플레이용tft패널과그제조방법및액정표시장치
JPH09258244A (ja) 液晶表示装置
KR100905662B1 (ko) 액정표시장치 제조 방법 및 배선 구조
CN114864606A (zh) 显示面板、显示面板的制作方法及显示装置
US6486010B1 (en) Method for manufacturing thin film transistor panel
JP2000171834A (ja) 液晶表示装置とその製造方法
CN101963727B (zh) Ffs型tft-lcd阵列基板及其制造方法
JP2002333845A (ja) 表示パネル用基板、その製造方法およびそれに用いる薄膜形成装置
JP2000150899A (ja) 薄膜形成方法
JPH10307303A (ja) 液晶表示基板、その製造方法および液晶表示装置
JP2000330137A (ja) アクティブ素子アレイ基板の製造方法
KR20050064518A (ko) 액정표시장치 제조방법 및 액정표시장치 제조장비
JP2000039619A (ja) 液晶表示装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120223

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee