CN114864606A - 显示面板、显示面板的制作方法及显示装置 - Google Patents
显示面板、显示面板的制作方法及显示装置 Download PDFInfo
- Publication number
- CN114864606A CN114864606A CN202210548035.3A CN202210548035A CN114864606A CN 114864606 A CN114864606 A CN 114864606A CN 202210548035 A CN202210548035 A CN 202210548035A CN 114864606 A CN114864606 A CN 114864606A
- Authority
- CN
- China
- Prior art keywords
- layer
- display panel
- substrate
- metal layer
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Abstract
本申请实施例提供了一种显示面板、显示面板的制作方法及显示装置，显示面板包括衬底基板和多个像素单元，多个像素单元位于衬底基板的一侧且呈矩阵分布，像素单元包括晶体管，晶体管包括位于衬底基板一侧的有源层，以及位于有源层的远离衬底基板一侧的第一金属层，第一金属层包括与所述有源层电连接的源极和漏极；像素单元还包括像素电极层，像素电极层与晶体管电连接，像素电极层位于第一金属层远离有源层的一侧，且像素电极层在衬底基板上的投影至少部分覆盖源极和漏极在衬底基板上的投影。
Description
技术领域
本申请涉及显示技术领域，特别是涉及一种显示面板、显示面板的制作方法及显示装置。
背景技术
本部分提供的仅仅是与本申请相关的背景信息，其并不必然是现有技术。
相关技术中，为提高大尺寸显示面板的存储电容，降低显示面板中出现电学串扰的概率，提出了一种i-ADS(Inversion-Advanced Super Dimension Switch，倒置高级超维场转换)结构，即将像素结构中与像素电极连接的像素电极层移动至有源层及源漏金属层之间。此外，为提高有源层的迁移率，使其满足高分辨率显示面板的需求，有源层可以采用金属氧化物材料，如IGZO(indium gallium zinc oxide，铟镓锌氧化物)等。但在i-ADS结构中，由于采用金属氧化物材料的有源层与像素电极金属层所采用的刻蚀液相同，因此在刻蚀像素电极金属层的过程中，刻蚀液可能对有源层产生影响，从而降低包含有源层的像素电路的良率，进而降低显示面板的良率。
发明内容
本申请实施例的目的在于提供一种显示面板、显示面板的制作方法及显示装置，以降低在刻蚀像素电极金属层的过程中，刻蚀液对有源层的影响，提高像素电路及显示面板的良率。具体技术方案如下：
本申请第一方面的实施例提供了一种显示面板，所述显示面板包括：
衬底基板；
多个像素单元，所述多个像素单元位于所述衬底基板的一侧且呈矩阵分布，所述像素单元包括晶体管，所述晶体管包括位于所述衬底基板一侧的有源层，以及位于所述有源层的远离所述衬底基板一侧的第一金属层，所述第一金属层包括与所述有源层电连接的源极和漏极；
所述像素单元还包括像素电极层，所述像素电极层与所述晶体管电连接，所述像素电极层位于所述第一金属层远离所述有源层的一侧，且所述像素电极层在所述衬底基板上的投影至少部分覆盖所述源极和所述漏极在所述衬底基板上的投影。
一些实施例中，所述像素电极层在所述衬底基板上的投影覆盖所述源极和所述漏极在所述衬底基板上的投影。
一些实施例中，所述晶体管还包括：
第二金属层，所述第二金属层位于所述衬底基板的一侧，所述第二金属层包括栅极；
第一绝缘层，所述第一绝缘层位于所述第二金属层远离所述衬底基板的一侧，且所述第一绝缘层覆盖所述第二金属层。
一些实施例中，所述像素单元还包括：
第一钝化层，所述第一钝化层位于所述像素电极层远离所述衬底基板的一侧；
公共电极层，所述公共电极层位于所述第一钝化层远离所述像素电极层的一侧，所述公共电极层过孔与所述栅极连接。
一些实施例中，所述像素电极层和所述公共电极层的材料包括氧化铟锡、氧化铟锌、铟锡镓氧化物中的至少一种。
一些实施例中，所述多个像素单元中至少部分像素单元中的公共电极层与相邻像素单元中的公共电极层电连接。
一些实施例中，所述源极和所述漏极与所述有源层直接接触电连接。
一些实施例中，所述像素单元还包括液晶单元，所述液晶单元与所述晶体管对应设置，所述晶体管用于驱动所述液晶单元内的液晶分子发生偏转。
本申请第二方面的实施例提供了一种显示面板的制作方法，所述制作方法包括：
提供一衬底基板；
在所述衬底基板的一侧形成有源层；
在所述有源层远离所述衬底基板的一侧形成第一金属层；
提供一第一掩膜版，通过所述第一掩膜版及第一刻蚀液刻蚀所述第一金属层，使刻蚀后的第一金属层在所述衬底基板上的正投影覆盖所述有源层在所述衬底基板上的正投影；
提供一第二掩膜板，通过所述第二掩膜版及第二刻蚀液在所述第一金属层远离所述有源层的一侧形成像素电极层；
提供一第三掩膜板，通过所述第三掩膜板及所述第二刻蚀液继续刻蚀所述第一金属层，形成源极和漏极，所述像素电极层在所述衬底基板上的投影至少部分覆盖所述源极和所述漏极在所述衬底基板上的投影。
一些实施例中，所述第二掩膜板与所述第三掩膜板的结构相同。
一些实施例中，所述有源层的材料包括氧化铟锡、氧化铟锌、铟锡镓氧化物中的至少一种；
所述像素电极层的材料包括氧化铟锡、氧化铟锌、铟锡镓氧化物中的至少一种。
一些实施例中，所述第一刻蚀液包括磷酸和硝酸；所述第二刻蚀液包括硫酸和硝酸。
一些实施例中，在所述衬底基板的一侧形成有源层之前，所述制作方法还包括：
在所述衬底基板的一侧形成第二金属层，所述第二金属层包括栅极；
在所述第二金属层远离所述衬底基板的一侧形成第一绝缘层，所述第一绝缘层覆盖所述第二金属层。
一些实施例中，在提供一第三掩膜板，通过所述第三掩膜板继续刻蚀所述第一金属层，形成源极和漏极之后，所述制作方法还包括：
在所述像素电极层远离所述衬底基板的一侧形成第一钝化；
在所述第一钝化层远离所述像素电极层的一侧形成公共电极层，所述公共电极层过孔与所述栅极连接。
本申请第三方面的实施例提供了一种显示装置，所述显示装置包括上述任一所述的显示面板。
本申请实施例有益效果：
本申请实施例提供的显示面板、显示面板的制作方法及显示装置，显示面板包括衬底基板及位于衬底基板一侧且呈阵列分布的多个像素单元，每一像素单元可以包括一个晶体管，每一晶体管可以包括有源层、位于有源层上的第一金属层以及位于第一金属层上的像素电极层。其中，第一金属层包括源极和漏极，第一金属层位于像素电极层及有源层之间，且像素电极层在衬底基板上的投影至少部分覆盖源极和漏极在衬底基板上的投影，第一金属层位于有源层上且能够覆盖有源层，在对像素电极层进行刻蚀等图像化处理时，第一金属层能够对有源层进行遮挡及保护，因此刻蚀液在对像素电极层进行刻蚀时，能够降低刻蚀液于有源层接触的概率，从而降低刻蚀液对有源层的影响，提高晶体管的良率，从而提高显示面板的良率。此外，由于像素电极层与第一金属层的源极和漏极直接接触连接，无需在第一金属层及像素电极层之间设置开孔结构，降低了工艺复杂度，且增加了显示面板的开口率。
当然，实施本申请的任一产品或方法并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的实施例。
图1为相关技术中一种显示面板的一种结构示意图；
图2为本申请一些实施例中一种显示面板的一种结构示意图；
图3为图2中区域A的一种放大图；
图4为沿图3中A-A区域的一种剖视图；
图5为沿图3中B-B区域的一种剖视图；
图6为本申请一些实施例中一种显示面板的制作方法的一种方法流程图；
图7为本申请一些实施例中一种显示面板的制作方法的一种工艺流程图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员基于本申请所获得的所有其他实施例，都属于本申请保护的范围。
应理解的是，文中使用的术语仅出于描述特定示例实施方式的目的，而无意于进行限制。除非上下文另外明确地指出，否则如文中使用的单数形式“一”、“一个”以及“所述”也可以表示包括复数形式。术语“包括”、“包含”、“含有”以及“具有”是包含性的，并且因此指明所陈述的特征、步骤、操作、元件和/或部件的存在，但并不排除存在或者添加一个或多个其它特征、步骤、操作、元件、部件、和/或它们的组合。文中描述的方法步骤、过程、以及操作不解释为必须要求它们以所描述或说明的特定顺序执行，除非明确指出执行顺序。还应当理解，可以使用另外或者替代的步骤。
尽管可以在文中使用术语第一、第二、第三等来描述多个元件、部件、区域、层和/或部段，但是，这些元件、部件、区域、层和/或部段不应被这些术语所限制。这些术语可以仅用来将一个元件、部件、区域、层或部段与另一区域、层或部段区分开。除非上下文明确地指出，否则诸如“第一”、“第二”之类的术语以及其它数字术语在文中使用时并不暗示顺序或者次序。因此，以下讨论的第一元件、部件、区域、层或部段在不脱离示例实施方式的教导的情况下可以被称作第二元件、部件、区域、层或部段。
为了便于描述，可以在文中使用空间相对关系术语来描述如图中示出的一个元件或者特征相对于另一元件或者特征的关系，这些相对关系术语例如为“内部”、“外部”、“内侧”、“外侧”、“下面”、“下方”、“上面”、“上方”等。这种空间相对关系术语意于包括除图中描绘的方位之外的在使用或者操作中装置的不同方位。例如，如果在图中的装置翻转，那么描述为“在其它元件或者特征下面”或者“在其它元件或者特征下方”的元件将随后定向为“在其它元件或者特征上面”或者“在其它元件或者特征上方”。因此，示例术语“在……下方”可以包括在上和在下的方位。装置可以另外定向，例如旋转90度或者在其它方向，并且文中使用的空间相对关系描述符相应地进行解释。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
相关技术中，在具有i-ADS(Inversion-Advanced Super Dimension Switch，倒置高级超维场转换)结构的显示面板中，当晶体管中有源层的材料为金属氧化物时，为降低像素电极层在刻蚀过程中，刻蚀液对有源层的影响，可以在具有源极和漏极的第一金属层及像素电极层之间设置钝化层。具体的，如图1所示，显示面板包括衬底基板1’，以及位于衬底基板1’一侧且沿远离衬底基板的方向依次分布的第二金属层2’、绝缘层3’、有源层4’、第一金属层5’、钝化层6’及像素电极层7’，第二金属层2’中包括栅极21’，第一金属层5’包括源极51’和漏极52’，像素电极层7’过孔与源极51’和漏极52’连接。其中，钝化层6’用于在对像素电极层7’进行图案化处理时，对有源层4’进行保护以降低刻蚀液对有源层4’的影响。然而上述方案需要在第一金属层5’设置钝化层6’，且在钝化层6’上设置过孔结构，制作工艺较为复杂且制作成本较高。
为解决上述问题，且降低在刻蚀像素电极金属层的过程中，刻蚀液对有源层的影响，提高像素电路及显示面板的良率，本申请实施例提供了一种显示面板、显示面板的制作方法及显示装置，下面将结合附图对本申请实施例提供的显示面板、显示面板的制作方法及显示装置进行详细说明。其中，显示面板包括但不限于LCD(Liquid Crystal Display，液晶显示器)显示面板、TFT-LCD(Thin Film Transistor-Liquid Crystal Display，薄膜晶体管液晶显示器)显示面板、OLED(Organic Light-Emitting Diode，有机发光二极管)显示面板、QLED(Quantum Dot Light-Emitting Diodes，量子点电致发光二极管)显示面板、mini LED(mini Light-Emitting Diode，小型发光二极管)显示面板及micro LED(microLight-Emitting Diode，微型发光二极管)显示面板等。
本申请第一方面的实施例提供了一种显示面板，如图2至图4所示，显示面板100包括衬底基板1及多个像素单元2，其中，多个像素单元2位于衬底基板1的一侧且呈矩阵分布，像素单元2包括晶体管21，晶体管21包括位于衬底基板1一侧的有源层211，以及位于有源层211的远离衬底基板1一侧的第一金属层212，第一金属层212包括与有源层211电连接的源极2121和漏极2122。像素单元2还包括像素电极层22，像素电极层22与晶体管21电连接，像素电极层22位于第一金属层212远离有源层211的一侧，且像素电极层22在衬底基板1上的投影至少部分覆盖源极2121和漏极2122在衬底基板1上的投影。
根据本公开实施例提供的显示面板100，第一金属层212包括源极2121和漏极2122，第一金属层212位于像素电极层22及有源层211之间，且像素电极层22在衬底基板1上的投影至少部分覆盖源极2121和漏极2122在衬底基板1上的投影，第一金属层212位于有源层211上且能够覆盖有源层211，在对像素电极层22进行刻蚀等图像化处理时，第一金属层212能够对有源层211进行遮挡及保护，因此刻蚀液在对像素电极层22进行刻蚀时，能够降低刻蚀液于有源层接触的概率，从而降低刻蚀液对有源层的影响，提高晶体管2的良率，从而提高显示面板100的良率。
具体的，显示面板100的制作流程可以为，在衬底基板1的一侧沉积形成有源层211，在有源层211上沉积形成第一金属层212，第一金属层212完全覆盖下方的有源层211，通过第一掩膜版在第一金属层212上形成像素电极层，然后通过第二掩膜版对第一金属层212进行曝光显影，并通过刻蚀液对第一金属层212进行刻蚀，形成源极2121和漏极2122。其中，在通过刻蚀液对像素电极成22进行刻蚀时，未进行图案化处理的第一金属层212能够对下方的有源层211进行保护，降低刻蚀液接触有源层211的概率，从而降低刻蚀液对有源层211的影响，提高晶体管2的良率，从而提高显示面板100的良率。其中，第一掩膜版与第二掩膜版的结构可以相同也可以不同，本申请对此不作限定。
一些实施例中，如图4所示，源极2121和漏极2122与有源层211直接接触电连接。进一步的，像素电极层22与第一源极2121或漏极2122直接接触电连接。由于像素电极层22与第一金属层212的源极2121和漏极2122直接接触连接，无需在第一金属层212及像素电极层22之间设置开孔结构，且源极2121和漏极2122也可以直接与有源层211接触连接，无需在有源层211及第一金属层212间设置开孔结构，降低了工艺复杂度，且增加了显示面板100的开口率。
进一步的，有源层211的材料包括金属氧化物。更进一步的，有源层211的材料包括透明金属氧化物，如IGZO(indium gallium zinc oxide，铟镓锌氧化物)、氧化铟锌、氧化铟锡等。
进一步的，衬底基板1可以为刚性衬底基板，如玻璃基板等。衬底基板1也可以为柔性衬底基板，如聚酰亚胺衬底基板等。
进一步的，第一金属层212的材料可以包括金属材料或者合金材料，例如铜、铝、银等金属材料或包含上述金属材料的合金材料。此外，第一金属层212可以为金属单层结构或多层结构，当第一金属层212为多层结构时，第一金属层212可以包括层叠设置的钛层、铝层和钛层。其中，钛层用于对中间的铝层进行保护，降低铝层被腐蚀的概率。
一些实施例中，像素电极层22在衬底基板1上的投影覆盖源极2121和漏极2122在衬底基板1上的投影。
本申请实施例中，如图4所示，第一金属层212包括源极2121、漏极2122，以及位于源极2121和漏极2122间的沟道2123，沟道用于将源极2121及漏极2122分隔开，使其不产生电连接。像素电极层22覆盖在衬底基板1上的投影覆盖源极2121及漏极2122在衬底基板1上的投影，且像素电极层22不覆盖沟道2123在衬底基板上的投影，使得像素电极层22分别与源极2121及漏极2122接触连接，且像素电极层22与源极2121连接的部分结构，与像素电极层22与漏极2122连接的部分结构之间不产生电连接，降低电流串扰。
其中，像素电极层22在衬底基板1上的投影覆盖源极2121和漏极2122在衬底基板1上的投影，也就是对第一金属层212进行图案化处理形成源极2121、漏极2122及位于源极2121和漏极2122间的沟道2123时，像素电极层22及第一金属层212可采用同一掩膜版进行图案化处理，能够降低显示面板100制作过程中掩膜版的成本及工艺制作成本。
一些实施例中，如图4所示，晶体管21还包括第二金属层213和第一绝缘层214。第二金属层213位于衬底基板1的一侧，第二金属层213包括栅极2131。第一绝缘层214位于第二金属层213远离衬底基板1的一侧，且第一绝缘层214覆盖第二金属层213。
本申请实施例中行，栅极2131用于与显示面板100中的栅极信号线电连接，且为栅极信号线提供驱动电压。第二金属层213可以包括金属材料或者合金材料，例如铜、铝、银等金属材料或包含上述金属材料的合金材料。此外，第一金属层212可以为金属单层结构或多层结构，当第一金属层212为多层结构时，第一金属层212可以包括层叠设置的钛层、铝层和钛层。其中，钛层用于对中间的铝层进行保护，降低铝层被腐蚀的概率。第一绝缘层214用于将栅极2131与有源层211及第二金属层213分隔开，对栅极2131进行保护，第一绝缘层214的材料包括氮化硅、氧化硅、氮氧化硅等。
一些实施例中，如图4所示，像素单元2还包括第一钝化层23和公共电极层24，第一钝化层23位于像素电极层22远离衬底基板1的一侧。公共电极层24位于第一钝化层23远离像素电极层22的一侧，公共电极层24过孔与栅极2131连接。
本申请实施例中，第一钝化层23用于将公共电极层24及像素电极层22分隔开。如图4所示，第一钝化层23及第一绝缘层214上设置有过孔结构231，公共电极层24通过过孔结构231与栅极2131电连接。
进一步的，如图3所示，像素单元2包括发光显示区20和位于显示区周边的驱动电路区30。第一金属层212仅位于驱动电路区30，像素电极层22与源极2121及漏极2122连接后，延伸至发光显示区20，公共电极层24与栅极2131连接后也延伸至发光显示区20。源极2121和漏极2122用于通过数据信号线(Data线)为像素电极层22进行充电，为像素电极层22提供第一电压，栅极2131用于通过栅极信号线(Gate线)为公共电极层24提供第二电压，通过第一电压与第二电压之间的压差使得显示面板100中液晶层的液晶分子发生定向偏转，从而显示画面。
进一步的，像素电极层22和公共电极层24的材料包括氧化铟锡、氧化铟锌、铟锡镓氧化物中的至少一种。像素电极层22和公共电极层24可以为透明金属氧化物，使得像素电极层22和公共电极层24具有较好的透光性，降低像素电极层22及公共电极层24对显示面板100的光线的遮挡，增加显示面板100的透光率。
进一步的，多个像素单元2中至少部分像素单元2中的公共电极层24与相邻像素单元中2的公共电极层24电连接。其中，至少部分像素单元2中的公共电极24可以通过辅助导电线与相邻像素单元21中的公共电极24连接。至少部分像素单元2中的公共电极24也可以直接连接为一体结构。更进一步的，全部像素单元2中的公共电极24均电连接，使得多个像素单元21具有等电势且电压均一性较高，能够提高显示面板100的电学稳定性。
一些实施例中，如图5所示，像素单元2还包括液晶单元25，液晶单元25与晶体管21对应设置，晶体管21用于驱动液晶单元25内的液晶分子发生偏转。
本申请实施例中，当显示面板100为LCD显示面板时，如图5所示，显示面板100还包括位于晶体管21远离衬底基板1一侧的液晶层，液晶层包括多个阵列分布的液晶单元25，每一液晶单元25均与一个晶体管21对应设置，晶体管21用于产生电场并驱动与其对应的液晶单元25中的液晶分子发生定向偏转，使得液晶单元25中的液晶分子定向排布，从而使显示面板产生图像。
本申请第二方面的实施例提供了一种显示面板的制作方法，如图6所示，显示面板的制作方法包括以下步骤。
步骤S601，提供一衬底基板。
步骤S602，在衬底基板的一侧形成有源层。
步骤S603，在有源层远离衬底基板的一侧形成第一金属层。
步骤S604，提供一第一掩膜版，通过第一掩膜版及第一刻蚀液刻蚀第一金属层，使刻蚀后的第一金属层在衬底基板上的正投影覆盖有源层在衬底基板上的正投影。
步骤S605，提供一第二掩膜板，通过第二掩膜版及第二刻蚀液在第一金属层远离有源层的一侧形成像素电极层。
步骤S606，提供一第三掩膜板，通过第三掩膜板及第一刻蚀液继续刻蚀第一金属层，形成源极和漏极，像素电极层在衬底基板上的投影至少部分覆盖源极和漏极在衬底基板上的投影。
本申请实施例中，步骤S603可以细化为，在有源层远离衬底基板的一侧通过沉积等方式形成第一金属层。步骤S604可以细化为，在第一金属层的表面涂覆光刻胶，然后通过第一掩膜版对涂覆光刻胶后的第一金属层进行曝光，将第一掩膜版上的图案转印至光刻胶上，然后采用显影液对曝光后的光刻胶进行显影，光刻胶中被紫外线照射的区域能够溶解在显影液中，使得光刻胶下方的第一金属层暴露。然后通过第一刻蚀液将第一金属层未被光刻胶保护的区域刻蚀去除，最后将剩余的光刻胶剥离。通过第一掩膜板刻蚀后的第一金属层为无沟道结构，且第一金属层完全覆盖有源层。
步骤S605可以细化为，通过第二掩膜版对像素电极层进行曝光，将第二掩膜版上的图案转印至光刻胶上，其中，光刻胶未被第二掩膜版遮挡的区域受到紫外线的照射后材料改性。然后采用显影液对曝光后的光刻胶进行显影，光刻胶中材料发生改性的区域能够溶解在显影液中，使得光刻胶下方的像素电极层暴露。然后通过第二刻蚀液将像素电极层中未被光刻胶保护的区域刻蚀去除，最后将剩余的光刻胶剥离，完成像素电极层的制作及图案化处理。
步骤S606可以细化为，在第一金属层的表面涂覆光刻胶，然后通过第三掩膜版对涂覆光刻胶后的第一金属层进行曝光，将第三掩膜版上的图案转印至光刻胶上，然后采用显影液对曝光后的光刻胶进行显影，光刻胶中被紫外线照射的区域能够溶解在显影液中，使得光刻胶下方的第一金属层暴露。然后通过第一刻蚀液将第一金属层未被光刻胶保护的区域刻蚀去除，最后将剩余的光刻胶剥离，得到源极和漏极。
进一步的，第一刻蚀液与第二刻蚀液的成分不同，第一刻蚀液能够对材料相近的像素电极层及有源层进行刻蚀，第二刻蚀液能够对第一金属层进行刻蚀。基于此，当通过第一刻蚀液刻蚀第一金属层以形成源极、漏极及沟道时，第一刻蚀液不会刻蚀第一金属层下方的有源层，不会对第一金属层下方的有源层产生影响。
进一步的，第一刻蚀液包括磷酸和硝酸。第二刻蚀液包括硫酸和硝酸。其中，第一刻蚀液中磷酸与硝酸的比例，以及磷酸的浓度、硝酸的浓度均可根据实际需求设置，本申请对此不作限定。第二刻蚀液中硫酸与硝酸的比例，以及硫酸的浓度、硝酸的浓度均可根据实际需求设置，本申请对此也不作限定。
根据本申请实施例提供的显示面板的制作方法，在沉积形成第一金属层及像素电极层后，首先对像素电极层进行刻蚀处理，在对像素电极层刻蚀完成后再对像素电极层下方的第一金属层进行刻蚀处理。因此在对像素电极层进行刻蚀处理时，第一金属层能够对有源层进行遮挡及保护，因此刻蚀液在对像素电极层进行刻蚀时，能够降低刻蚀液于有源层接触的概率，从而降低刻蚀液对有源层的影响，提高晶体管的良率，从而提高显示面板的良率。
进一步的，第二掩膜版及第三掩膜版的结构相同，因此对第一金属层212进行图案化处理形成源极2121、漏极2122及位于源极2121和漏极2122间的沟道2123时，像素电极层22及第一金属层212可采用同一掩膜版进行图案化处理，能够降低显示面板制作过程中掩膜版的成本及工艺制作成本。
进一步的，有源层的材料包括氧化铟锡、氧化铟锌、铟锡镓氧化物中的至少一种。像素电极层的材料包括氧化铟锡、氧化铟锌、铟锡镓氧化物中的至少一种。其中，有源层的材料为透明金属氧化物，能够提高有源层的电子迁移率。
进一步的，如图7所示，在步骤S602之前，显示面板的制作方法还包括：
步骤S607，在衬底基板1的一侧形成第二金属层213，第二金属层213包括栅极2131。
步骤S608，在第二金属层213远离衬底基板1的一侧形成第一绝缘层214。
在步骤S606之后，显示面板的制作方法还包括：
S609，在像素电极层22远离第一金属层212的一侧形成第一钝化层23。
S610，在第一钝化层23远离像素电极层22的一侧形成公共电极层24，公共电极层24与栅极2131过孔连接。
本申请第三方面的实施例提供了一种显示装置，显示装置包括上述任一实施例中的显示面板100。显示装置包括但不限于手机、平板电脑、显示器、电视机、画屏、广告屏、电子纸等。
本申请实施例提供的显示装置包括的显示面板100中，第一金属层212包括源极2121和漏极2122，第一金属层212位于像素电极层22及有源层211之间，且像素电极层22在衬底基板1上的投影至少部分覆盖源极2121和漏极2122在衬底基板1上的投影，第一金属层212位于有源层211上且能够覆盖有源层211，在对像素电极层22进行刻蚀等图像化处理时，第一金属层212能够对有源层211进行遮挡及保护，因此刻蚀液在对像素电极层22进行刻蚀时，能够降低刻蚀液于有源层接触的概率，从而降低刻蚀液对有源层的影响，提高晶体管2的良率，从而提高显示面板100的良率。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围，其均应涵盖在本申请的权利要求和说明书的范围当中。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本申请并不局限于文中申请的特定实施例，而是包括落入权利要求的范围内的所有技术方案。
Claims (15)
1.一种显示面板，其特征在于，包括：
衬底基板；
多个像素单元，所述多个像素单元位于所述衬底基板的一侧且呈矩阵分布，所述像素单元包括晶体管，所述晶体管包括位于所述衬底基板一侧的有源层，以及位于所述有源层的远离所述衬底基板一侧的第一金属层，所述第一金属层包括与所述有源层电连接的源极和漏极；
所述像素单元还包括像素电极层，所述像素电极层与所述晶体管电连接，所述像素电极层位于所述第一金属层远离所述有源层的一侧，且所述像素电极层在所述衬底基板上的投影至少部分覆盖所述源极和所述漏极在所述衬底基板上的投影。
2.根据权利要求1所述的显示面板，其特征在于，所述像素电极层在所述衬底基板上的投影覆盖所述源极和所述漏极在所述衬底基板上的投影。
3.根据权利要求1所述的显示面板，其特征在于，所述晶体管还包括：
第二金属层，所述第二金属层位于所述衬底基板的一侧，所述第二金属层包括栅极；
第一绝缘层，所述第一绝缘层位于所述第二金属层远离所述衬底基板的一侧，且所述第一绝缘层覆盖所述第二金属层。
4.根据权利要求3所述的显示面板，其特征在于，所述像素单元还包括：
第一钝化层，所述第一钝化层位于所述像素电极层远离所述衬底基板的一侧；
公共电极层，所述公共电极层位于所述第一钝化层远离所述像素电极层的一侧，所述公共电极层过孔与所述栅极连接。
5.根据权利要求4所述的显示面板，其特征在于，所述像素电极层和所述公共电极层的材料包括氧化铟锡、氧化铟锌、铟锡镓氧化物中的至少一种。
6.根据权利要求4所述的显示面板，其特征在于，所述多个像素单元中至少部分像素单元中的公共电极层与相邻像素单元中的公共电极层电连接。
7.根据权利要求1所述的显示面板，其特征在于，所述源极和所述漏极与所述有源层直接接触电连接。
8.根据权利要求1所述的显示面板，其特征在于，所述像素单元还包括液晶单元，所述液晶单元与所述晶体管对应设置，所述晶体管用于驱动所述液晶单元内的液晶分子发生偏转。
9.一种显示面板的制作方法，其特征在于，包括：
提供一衬底基板；
在所述衬底基板的一侧形成有源层；
在所述有源层远离所述衬底基板的一侧形成第一金属层；
提供一第一掩膜版，通过所述第一掩膜版及第一刻蚀液刻蚀所述第一金属层，使刻蚀后的第一金属层在所述衬底基板上的正投影覆盖所述有源层在所述衬底基板上的正投影；
提供一第二掩膜板，通过所述第二掩膜版及第二刻蚀液在所述第一金属层远离所述有源层的一侧形成像素电极层；
提供一第三掩膜板，通过所述第三掩膜板及所述第一刻蚀液继续刻蚀所述第一金属层，形成源极和漏极，所述像素电极层在所述衬底基板上的投影至少部分覆盖所述源极和所述漏极在所述衬底基板上的投影。
10.根据权利要求9所述的显示面板的制作方法，其特征在于，所述第二掩膜板与所述第三掩膜板的结构相同。
11.根据权利要求9所述的显示面板的制作方法，其特征在于，所述有源层的材料包括氧化铟锡、氧化铟锌、铟锡镓氧化物中的至少一种；
所述像素电极层的材料包括氧化铟锡、氧化铟锌、铟锡镓氧化物中的至少一种。
12.根据权利要求9所述的显示面板的制作方法，其特征在于，所述第一刻蚀液包括磷酸和硝酸；
所述第二刻蚀液包括硫酸和硝酸。
13.根据权利要求9所述的显示面板的制作方法，其特征在于，在所述衬底基板的一侧形成有源层之前，所述制作方法还包括：
在所述衬底基板的一侧形成第二金属层，所述第二金属层包括栅极；
在所述第二金属层远离所述衬底基板的一侧形成第一绝缘层，所述第一绝缘层覆盖所述第二金属层。
14.根据权利要求13所述的显示面板的制作方法，其特征在于，在提供一第三掩膜板，通过所述第三掩膜板继续刻蚀所述第一金属层，形成源极和漏极之后，所述制作方法还包括：
在所述像素电极层远离所述衬底基板的一侧形成第一钝化；
在所述第一钝化层远离所述像素电极层的一侧形成公共电极层，所述公共电极层过孔与所述栅极连接。
15.一种显示装置，其特征在于，所述显示装置包括权利要求1至8中任一项所述的显示面板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210548035.3A CN114864606A (zh) | 2022-05-18 | 2022-05-18 | 显示面板、显示面板的制作方法及显示装置 |
| PCT/CN2023/092286 WO2023221782A1 (zh) | 2022-05-18 | 2023-05-05 | 显示面板、显示面板的制作方法及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210548035.3A CN114864606A (zh) | 2022-05-18 | 2022-05-18 | 显示面板、显示面板的制作方法及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114864606A true CN114864606A (zh) | 2022-08-05 |
Family
ID=82639505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210548035.3A Pending CN114864606A (zh) | 2022-05-18 | 2022-05-18 | 显示面板、显示面板的制作方法及显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114864606A (zh) |
| WO (1) | WO2023221782A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023221782A1 (zh) * | 2022-05-18 | 2023-11-23 | 京东方科技集团股份有限公司 | 显示面板、显示面板的制作方法及显示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101577255A (zh) * | 2009-03-30 | 2009-11-11 | 上海广电光电子有限公司 | Tft阵列基板制造方法 |
| CN101556935B (zh) * | 2009-05-14 | 2010-10-20 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板制造方法 |
| CN103227148B (zh) * | 2013-04-02 | 2015-12-23 | 京东方科技集团股份有限公司 | 一种阵列基板制备方法及阵列基板和显示装置 |
| CN104037129A (zh) * | 2014-06-20 | 2014-09-10 | 深圳市华星光电技术有限公司 | Tft背板的制造方法及tft背板结构 |
| CN107482018A (zh) * | 2017-08-03 | 2017-12-15 | 京东方科技集团股份有限公司 | 制备阵列基板的方法、阵列基板及显示装置 |
| CN114864606A (zh) * | 2022-05-18 | 2022-08-05 | 福州京东方光电科技有限公司 | 显示面板、显示面板的制作方法及显示装置 |
-
2022
- 2022-05-18 CN CN202210548035.3A patent/CN114864606A/zh active Pending
-
2023
- 2023-05-05 WO PCT/CN2023/092286 patent/WO2023221782A1/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023221782A1 (zh) * | 2022-05-18 | 2023-11-23 | 京东方科技集团股份有限公司 | 显示面板、显示面板的制作方法及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023221782A1 (zh) | 2023-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7221425B2 (en) | Substrate for a display device, liquid crystal display device comprising overlapping connecting lines of the scan lines and method of manufacturing the same | |
| US7894009B2 (en) | Liquid crystal display device and a manufacturing method of the same | |
| KR100632097B1 (ko) | 액정표시장치와 그 제조방법 | |
| US8482710B2 (en) | Liquid crystal display and fabrication method thereof | |
| US9305942B2 (en) | TFT array substrate having metal oxide part and method for manufacturing the same and display device | |
| US9613986B2 (en) | Array substrate and its manufacturing method, display device | |
| US11374074B2 (en) | Display panel, display apparatus, and method of fabricating the display panel | |
| JP2003179069A (ja) | 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法 | |
| CN105321958B (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| US6975367B2 (en) | Liquid crystal display panel and method of fabricating the same | |
| US20050167669A1 (en) | Thin film transistor array panel and method of manufacturing the same | |
| WO2023221782A1 (zh) | 显示面板、显示面板的制作方法及显示装置 | |
| US8681307B2 (en) | Insulated gate transistor, active matrix substrate, liquid crystal display device, and method for producing the same | |
| CN113948532A (zh) | 阵列基板及其制作方法和显示面板 | |
| US20070020836A1 (en) | Method for manufacturing thin film transistor substrate | |
| CN113948533A (zh) | 阵列基板及其制作方法 | |
| US6940095B2 (en) | Method of fabricating thin film transistor array | |
| JP2004157151A (ja) | 表示装置用マトリクス基板およびその製造方法 | |
| US20070243648A1 (en) | Manufacturing method of pixel structure | |
| US7920246B2 (en) | LCD device including semiconductor of nano material and method for fabricating the same | |
| CN112582342A (zh) | 阵列基板的制作方法 | |
| KR20170042049A (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| CN114779546B (zh) | 阵列基板及其制备方法、液晶显示面板及显示装置 | |
| CN116184730B (zh) | 阵列基板及其制备方法和显示装置 | |
| JP5236370B2 (ja) | Ｔｆｔ基板の製造方法及びｔｆｔ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |