KR100632097B1 - 액정표시장치와 그 제조방법 - Google Patents

액정표시장치와 그 제조방법 Download PDF

Info

Publication number
KR100632097B1
KR100632097B1 KR1020050025570A KR20050025570A KR100632097B1 KR 100632097 B1 KR100632097 B1 KR 100632097B1 KR 1020050025570 A KR1020050025570 A KR 1020050025570A KR 20050025570 A KR20050025570 A KR 20050025570A KR 100632097 B1 KR100632097 B1 KR 100632097B1
Authority
KR
South Korea
Prior art keywords
layer
signal line
electrode
insulating layer
electrode terminal
Prior art date
Application number
KR1020050025570A
Other languages
English (en)
Other versions
KR20060044861A (ko
Inventor
키요히로 카와사키
Original Assignee
퀀타 디스플레이 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀀타 디스플레이 인크 filed Critical 퀀타 디스플레이 인크
Publication of KR20060044861A publication Critical patent/KR20060044861A/ko
Application granted granted Critical
Publication of KR100632097B1 publication Critical patent/KR100632097B1/ko

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K31/00—Actuating devices; Operating means; Releasing devices
    • F16K31/02—Actuating devices; Operating means; Releasing devices electric; magnetic
    • F16K31/04—Actuating devices; Operating means; Releasing devices electric; magnetic using a motor
    • F16K31/047—Actuating devices; Operating means; Releasing devices electric; magnetic using a motor characterised by mechanical means between the motor and the valve, e.g. lost motion means reducing backlash, clutches, brakes or return means
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K11/00—Multiple-way valves, e.g. mixing valves; Pipe fittings incorporating such valves
    • F16K11/02—Multiple-way valves, e.g. mixing valves; Pipe fittings incorporating such valves with all movable sealing faces moving as one unit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

하프톤 노광기술을 이용하여 1회의 사진 식각공정으로 채널에칭형의 절연 게이트형 트랜지스터의 반도체층과 소스·드레인 배선을 형성하여 제조공정수를 삭감한 종래의 제조방법에서는 제조 마진이 작아 소스·드레인 배선간의 거리가 짧아지면 제품수율이 저하된다.
투명 도전층과 금속층과의 적층으로 이루어지는 주사선과 유사 화소전극을 동시에 형성하고, 게이트 절연층으로의 개구부 형성시에 유사 화소전극 상의 금속층을 제거하여 투명 도전성의 화소전극을 형성하는 합리화 방법을 비롯하여, 감광성 유기 절연층을 이용하여 에칭스톱형의 절연 게이트형 트랜지스터의 소스·드레인 배선을 형성하고, 감광성 유기 절연층을 그대로 남기는 것으로 하프톤 노광기술이 불필요한 4매 마스크·프로세스 방법을 구축한다.
액정표시장치, 반도체층, 신호선, 화소전극, 주사선

Description

액정표시장치와 그 제조방법 {LIQUID CRYSTAL DISPLAY AND FABRICATING THE SAME}
도 1은 본 발명의 실시예 1에 따른 액티브 기판의 평면도이다.
도 2는 본 발명의 실시예 1에 따른 액티브 기판의 제조공정 단면도이다.
도 3은 본 발명의 실시예 2에 따른 액티브 기판의 평면도이다.
도 4는 본 발명의 실시예 2에 따른 액티브 기판의 제조공정 단면도이다.
도 5는 본 발명의 실시예 3에 따른 액티브 기판의 평면도이다.
도 6은 본 발명의 실시예 3에 따른 액티브 기판의 제조공정 단면도이다.
도 7은 본 발명의 실시예 4에 따른 액티브 기판의 평면도이다.
도 8은 본 발명의 실시예 4에 따른 액티브 기판의 제조공정 단면도이다.
도 9는 액정 패널의 실장상태를 나타내는 사시도이다.
도 10은 액정 패널의 등가 회로도이다.
도 11은 종래의 액정 패널의 단면도이다.
도 12는 종래예의 액티브 기판의 평면도이다.
도 13은 종래예의 액티브 기판의 제조공정 단면도이다.
도 14는 합리화된 액티브 기판의 평면도이다.
도 15는 합리화된 액티브 기판의 제조공정 단면도이다.
도면의 주요 부분에 대한 부호의 설명
1: 액정 패널
2: 액티브 기판(유리기판)
3: 반도체 집적회로 칩, 구동 IC
4: TCP 필름
5: 금속성의 주사선 전극단자
5A: 투명 도전성의 주사선 일부 또는 전극단자
6: 금속성의 신호선 전극단자
6A: 투명 도전성의 신호선 일부 또는 전극단자
9: 칼라 필터(대향하는 유리기판)
10: 절연 게이트형 트랜지스터
11: 주사선(게이트 배선, 게이트 전극)
12: 신호선(소스 배선, 소스 전극)
16: 축적용량선
17: 액정
19: 편광판
20: 배향막
21: 드레인 배선, 드레인 전극
22: (투명 도전성의) 화소전극
30: 게이트 절연층
31: 불순물을 포함하지 않는 (제1의) 비정질 실리콘층
32D: 보호절연층(에칭스톱층 또는 채널 보호층)
33: 불순물을 포함하는 (제2의) 비정질 실리콘층
34: 내열금속층
35: 저저항 금속층(AL)
36: 중간 도전층
37: 패시베이션 절연층
50, 52: 축적용량 형성영역
62: (드레인 전극 상의) 개구부
63, 63A: (주사선 상의) 개구부
64, 64A: (신호선 상의) 개구부
65, 65A: (대향 전극 상의) 개구부
71: 플라즈마 보호층
72: 축적전극
85A, 85B: 감광성 유기 절연층 패턴
86A, 86B: 하프톤 노광으로 형성된 감광성 유기절연층 패턴
91: 투명 도전층
92: 제1의 금속층
본 발명은 칼라화상 표시기능을 갖는 액정표시장치, 특히 액티브형의 액정표시장치에 관한다.
근래의 미세가공기술, 액정재료기술 및 고밀도 실장기술 등의 진보에 의해, 5∼50cm 대각의 액정표시장치로서 텔레비젼 화상이나 각종의 화상표시 기기가 상용 베이스로 대량 제공되고 있다. 또한, 액정패널을 구성하는 2매의 유리기판의 한쪽에 RGB의 착색층을 형성해 두는 것에 의해 칼라 표시도 용이하게 실현되고 있다. 특히, 스위칭 소자를 화소마다 내장시킨, 이른바 액티브형의 액정패널에서는 크로스토크도 적고, 응답속도도 빠르고 높은 콘트라스트 비를 갖는 화상이 보증된다.
이들의 액정표시장치(액정패널)는 주사선으로서는 200∼1200개, 신호선으로서는 300∼1600개 정도의 매트릭스 편성이 일반적이지만, 최근에는 표시용량의 증대에 대응하기 위하여 대화면화와 고정밀화가 동시에 진행되고 있다.
도 9는 액정패널로의 실장상태를 나타내며, 액정패널(1)을 구성하는 한쪽의 투명성 절연기판, 예를 들면, 유리기판(2) 상에 형성된 주사선의 전극단자군(5)에 구동신호를 공급하는 반도체 집적회로칩(3)을 도전성의 접착제를 이용하여 접속시키는 COG(Chip－On－Glass) 방식이나, 예를 들면, 폴리이미드계 수지박막을 베이스로 하여, 금 또는 납땜 도금된 동박의 단자를 갖는 TCP 필름(4)을 신호선의 전극단자군(6)에 도전성 매체를 포함하는 적당한 접착제로 압접하여 고정하는 TCP(Tape－Carrier－Package) 방식 등의 실장수단에 의해 전기신호가 화상표시부에 공급된다. 여기에서는 편의상 2개의 실장방식을 동시에 도시하고 있는데 실제로는 어느 한쪽 의 방식이 적당하게 선택된다.
액정패널(1)의 거의 중앙부에 위치하는 화상표시부 내의 화소와 주사선 및 신호선의 전극단자(5, 6)와의 사이를 접속하는 것이 배선로(7, 8)이며, 이들은 전극단자군(5, 6)과 반드시 동일한 도전재로 구성될 필요는 없다. (9)는 모든 액정셀에 공통하는 투명 도전성의 대향전극을 대향면 상에 갖는 다른 1개의 투명성 절연기판인 대향 유리기판 또는 칼라필터이다.
도 10은 스위칭 소자로서 절연 게이트형 트랜지스터(10)를 화소마다 배치한 액티브형 액정표시장치의 등가 회로도를 나타내며, (11)(도 9에서는 (7))은 주사선, (12)(도 9에서는 (8))는 신호선, (13)은 액정셀이며, 액정셀(13)은 전기적으로는 용량소자로서 취급된다. 실선으로 표시된 소자류는 액정패널을 구성하는 한쪽의 유리기판(2) 상에 형성되며, 점선으로 표시되는 모든 액정셀(13)에 공통되는 대향전극(14)은 다른 한쪽의 유리기판(9)의 대향하는 주면 상에 형성된다. 절연 게이트형 트랜지스터(10)의 OFF 저항 또는 액정셀(13)의 저항이 낮은 경우나 표시화상의 계조성을 중시하는 경우에는, 부하로서의 액정셀(13)의 시정수를 크게 하기 위한 보조의 축적용량(15)을 액정셀(13)에 병렬로 가하는 등의 회로적 궁리가 가미된다. 또한, (16)은 축적용량(15)의 공통 모선이 되는 축적용량선이다.
도 11은 액정표시장치의 화상표시부의 주요부 단면도를 나타내며, 액정패널(1)을 구성하는 2매의 유리기판(2, 9)은 수지성의 화이버, 비즈 또는 칼라필터(9) 상에 형성된 동일한 수지성의 기둥 형상 스페이서 등의 스페이서재(미도시)에 의해 수㎛ 정도의 소정거리를 두어 형성되고, 그 간극(갭)은 유리기판(9)의 주연부(周緣 部)에 있어서 유기성 수지로 이루어지는 씰재와 봉구재(封口材)(모두 미도시)로 밀봉된 폐공간이 되고, 이 폐공간에 액정(17)이 충진된다.
칼라표시를 실현하는 경우에는, 유리기판(9)의 폐공간 측에 착색층(18)으로 약칭하는 염료 또는 안료 중 어느 하나, 또는 모두를 포함하는 두께 1∼2㎛ 정도의 유기박막이 피착되어 색표시 기능이 부여되기 때문에, 이 경우에는 유리기판(9)은 칼라필터(Color　Filter, 약어는 CF)라는 부칭으로 불려진다. 그리고 액정재료(17)의 성질에 따라서는 유리기판(9)의 상면 또는 유리기판(2)의 하면의 어느 한쪽 또는 양면 상에 편광판(19)이 첨부되고, 액정패널(1)은 전기광학소자로서 기능한다. 현재, 시판되고 있는 대부분의 액정패널에서는 액정재료에 TN(트위스트·네마틱)계의 물(物)을 이용하며, 편광판(19)은 통상 2매 필요하다. 도시는 하지 않지만, 투과형 액정패널에서는 광원으로서 이면(裏面)광원이 배치되고, 아랫쪽으로부터 백색광이 조사된다.
액정(17)에 접하여 2매의 유리기판(2, 9) 상에 형성된 예를 들면, 두께 0.1㎛ 정도의 폴리이미드계 수지박막(20)은 액정분자를 정해진 방향으로 배향시키기 위한 배향막이다. (21)은 절연 게이트형 트랜지스터(10)의 드레인과 투명 도전성의 화소전극(22)을 접속하는 드레인 전극(배선)으로, 신호선(소스선)(12)과 동시에 형성되는 경우가 많다. 신호선(12)과 드레인 전극(21)과의 사이에 위치하는 것은 반도체층(23)으로 자세한 것은 후술한다. 칼라필터(9) 상에서 서로 이웃하는 착색층(18)의 경계에 형성된 두께 0.1㎛ 정도의 Cr 박막층(24)은 반도체층(23)과 주사선(11) 및 신호선(12)에 외부광이 입사하는 것을 방지하기 위한 광 차폐 부재로, 이 른바 블랙 매트릭스(Black　Matrix, 약어는 BM)로서 정착된 기술이다.
여기서, 스위칭 소자로서 절연 게이트형 트랜지스터의 구조와 제조방법에 관해서 설명한다. 현재 절연 게이트형 트랜지스터에는 2종류의 것이 많이 이용되고 있으며, 그 중의 하나인 에칭스톱형이라 불리는 것을 종래예로서 소개한다. 도 12는 종래의 액정패널을 구성하는 액티브 기판(표시장치용 반도체장치)의 단위화소의 평면도이고, 도 12(e)의 A－A＇, B－B＇및 C－C＇선 상의 단면도를 도 13에 나타내고, 그 제조공정을 이하 간단하게 설명한다.
우선 내열성과 내약품성과 투명성이 높은 절연성 기판으로서 두께 0.5∼1.1mm 정도의 유리기판(2), 예를 들면, 코닝사 제조의 상품명 1737의 1주면 상에 SPT(스팩터) 등의 진공제막장치를 이용하여 막두께 0.1∼0.3㎛ 정도의 제1금속층을 피착하고, 도 12(a)와 도 13(a)에 나타낸 것처럼 미세가공기술에 의해 감광성 수지 패턴을 이용하여 게이트 전극(11A)도 겸하는 주사선(11)과 축적 용량선(16)을 선택적으로 형성한다. 주사선의 재질은 내열성과 내약품성과 내불산성과 도전성을 종합적으로 감안하여 선택하는데, 일반적으로는 Cr, Ta, MoW 합금 등의 고내열성 금속 또는 합금이 사용된다.
액정패널의 대화면화나 고정밀화에 대응하여 주사선의 저항값을 내리기 위해서는 주사선의 재료로서 AL(알루미늄)을 이용하는 것이 합리적이지만, AL은 단체로는 내열성이 낮기 때문에 상기한 내열금속인 Cr, Ta, Mo 또는 이들의 실리사이드와 적층화하거나, 또는 AL의 표면에 양극산화로 산화층(Al2O3)을 부가하는 것도 현재는 일반적인 기술이다. 즉, 주사선(11)은 1층 이상의 금속층으로 구성된다.
다음으로, 유리기판(2)의 전면에 PCVD(플라즈마·시브이디)장치를 이용하여 게이트 절연층이 되는 제1의 SiNx(실리콘 질화)층(30), 불순물을 거의 포함하지 않고 절연 게이트형 트랜지스터의 채널이 되는 제1비정질 실리콘(a－Si)층(31), 및 채널을 보호하는 절연층이 되는 제2의 SiNx층(32)과 3종류의 박막층을 예를 들면, 0.3－0.05－0.1㎛ 정도의 막두께로 차례대로 피착하고, 도 12(b)와 도 13(b)에 나타낸 것처럼 미세가공기술에 의해 감광성 수지 패턴을 이용하여 게이트 전극(11A) 상의 제2의 SiNx층을 게이트 전극(11A)보다 폭이 가늘게 선택적으로 남겨 보호절연층(32D)으로 하고, 제1비정질 실리콘층(31)을 노출한다.
이어서, 동일하게, PCVD장치를 이용하여 전면에 불순물로서 예를 들면, 인을 포함하는 제2비정질 실리콘층(33)을 예를 들면, 0.05㎛ 정도의 막두께로 피착한 후, SPT 등의 진공제막장치를 이용하여 막두께 0.1㎛ 정도의 내열금속층으로서 예를 들면, Ti, Cr, Mo 등의 박막층(34)과, 저저항 배선층으로서 막두께 0.3㎛ 정도의 AL 박막층(35)과, 또한 막두께 0.1㎛ 정도의 중간 도전층으로서 예를 들면, Ti 박막층(36)을 차례로 피착하고, 도 12(c)와 도 13(c)에 나타낸 것처럼 미세가공기술에 의해 감광성 수지 패턴을 이용하여 소스·드레인 배선재인 이들 3종의 박막층(34A, 35A 및 36A)의 적층으로 이루어지는 절연 게이트형 트랜지스터의 드레인 전극(21)과 소스 전극도 겸하는 신호선(12)을 선택적으로 형성한다. 이 선택적인 패턴형성은 소스·드레인 배선의 형성에 이용되는 감광성 수지패턴을 마스크로서 Ti 박막층(36), AL 박막층 (35), Ti 박막층(34)을 차례로 식각한 후, 소스·드레인 전극(12, 21) 사이의 제2비정질 실리콘층(33)을 제거하여 보호절연층(32D)을 노출하 는 것과 함께, 그외의 영역에서는 제1비정질 실리콘층(31)도 제거하여 게이트 절연층(30)을 노출하는 것에 의해 수행된다. 이와 같이 채널의 보호층인 제2의 SiNx층(32D)(보호절연층, 에칭스톱층 또는 채널 보호층)이 존재하여 제2비정질 실리콘층(33)의 식각이 자동적으로 종료하는 것으로부터, 이 제법은 에칭스톱으로 약칭된다.
절연 게이트형 트랜지스터가 오프셋 구조로 되지 않도록 소스·드레인 전극 (12, 21)은 보호절연층(32D)과 일부(수㎛) 평면적으로 겹쳐져 형성된다. 이 겹쳐지는 부분은 기생용량으로서 전기적으로 작용하기 때문에 작을 수록 좋으며, 노광기의 맞춤 정밀도와 포토마스크의 정밀도와 유리기판의 팽창계수 및 노광시의 유리기판 온도로 결정되고, 실용적인 수치는 고작 2㎛ 정도이다.
더욱이, 상기 감광성 수지패턴을 제거한 후, 유리기판(2)의 전면에 투명성의 절연층으로서 게이트 절연층과 동일하게 PCVD장치를 이용하여 0.3㎛ 정도의 막두께의 SiNx층을 피착하여 패시베이션 절연층(37)으로 하고, 도 12(d)와 도 13(d)에 나타낸 것처럼 미세가공기술에 의해 감광성 수지 패턴을 이용하여 패시베이션 절연층(37)을 선택적으로 제거하여 드레인 전극(21) 상에 개구부(62)와, 화상표시부 이외의 영역에서 주사선(11)의 전극단자가 형성되는 영역 상에 개구부(63)와, 신호선(12)의 전극단자가 형성되는 영역 상에 개구부(64)를 형성하여 드레인 전극(21)과 주사선(11)과 신호선(12)의 일부(6)를 노출한다. 동일하게 축적 용량선(16)(을 평행하게 묶은 전극패턴) 상에는 개구부(65)를 형성하여 축적 용량선(16)의 일부를 노출한다.
마지막으로, SPT 등의 진공제막장치를 이용하여 막두께 0.1∼0.2㎛ 정도의 투명 도전층으로서 예를 들면, ITO(Indium－Tin－Oxide) 또는 IZO(Indium－Zinc－Oxide)를 피착하고, 도 12(e)와 도 13(e)에 나타낸 것처럼 미세가공기술에 의해 감광성 수지 패턴을 이용하여 개구부(62)를 포함하여 패시베이션 절연층(37) 상에 화소전극(22)을 선택적으로 형성하여 액티브 기판(2)으로서 완성한다. 개구부(63) 내의 노출되어 있는 주사선(11)의 일부를 전극단자(5)로 하고, 개구부(64) 내의 노출하고 있는 신호선(12)의 일부를 전극단자(6)로 하여도 되고, 도시한 것처럼 개구부(63, 64)를 포함하여 패시베이션 절연층(37) 상에 ITO로 이루어지는 전극단자(5A, 6A)를 선택적으로 형성하여도 되는데, 통상적으로는 전극단자(5A, 6A) 간을 접속하는 투명 도전성의 단락선(40)도 동시에 형성된다. 그 이유는, 도시는 하지 않지만 전극단자(5A, 6A)와 단락선(40)과의 사이를 가늘고 긴 스트라이프 형상으로 형성하는 것에 의해 고저항화하여 정전기 방지용의 고저항으로 하는 것이 가능하기 때문이다. 마찬가지로 번호는 부여하지 않지만 개구부(65)를 포함하여 축적 용량선(16)으로의 전극단자가 형성된다.
신호선(12)의 배선저항이 문제시 되지 않는 경우에는, AL로 이루어지는 저저항 배선층(35)이 반드시 필요한 것은 아니며, 이 경우에는 Cr, Ta, MoW 등의 내열금속 재료를 선택하면 소스·드레인 배선(12, 21)을 단층화하여 간소화하는 것이 가능하다. 이와 같이 소스·드레인 배선은 내열금속층을 이용하여 제2비정질 실리콘층과 전기적인 접속을 확보하는 것이 중요하며, 절연 게이트형 트랜지스터의 내열성에 대해서는 선행예인 일본 특개평 제7－74368호 공보에 상세 내용이 기재되어 있다. 또한, 도 12(c)에 있어서 축적용량선(16)과 드레인 전극(21)이 게이트 절연층(30)을 통하여 평면적으로 겹쳐지고 있는 영역(50)(오른쪽 아랫 방향의 사선 표시부)이 축적용량(15)을 형성하고 있는데, 여기에서는 그 상세한 설명은 생략한다.
상기에서 설명한 5매 마스크·프로세스는 그 상세한 경위는 생략하지만, 반도체층의 도화 공정(an island forming step)의 합리화와 콘택트 형성공정이 삭감된 결과로 얻어진 것으로, 원래 7∼8매 정도 필요하였던 포토마스크도 드라이에칭 기술의 도입에 의해, 현시점에서는 5매로 감소하여 프로세스 비용의 삭감에 크게 기여하고 있다. 액정표시장치의 생산비용을 줄이기 위해서는 액티브 기판의 제작공정에서는 프로세스 비용을, 또한 패널 조립공정과 모듈 실장공정에서는 부재비용을 줄이는 것이 유효한 것은 주지의 개발목표이다. 프로세스 비용을 줄이기 위해서는 프로세스를 짧게 하는 공정삭감과, 염가의 프로세스 개발 또는 프로세스로의 치환이 있지만, 여기에서는 4매의 포토마스크로 액티브 기판을 얻을 수 있는 4매 마스크·프로세스를 공정삭감의 일례로서 설명한다. 4매 마스크·프로세스는 하프톤 노광기술의 도입에 의해 사진 식각공정을 삭감하는 것으로서, 도 14는 4매의 마스크·프로세스에 대응한 액티브 기판의 단위화소의 평면도이고, 도 14(e)의 A－A＇, B－B＇및 C－C＇선 상의 단면도를 도 15에 나타낸다. 이미 설명한 것처럼 절연 게이트형 트랜지스터에는 2종류의 것이 다용되고 있는데, 여기에서는 채널에칭형의 절연 게이트형 트랜지스터를 채용한다.
우선 5매 마스크·프로세스와 동일하게 유리기판(2)의 1주면 상에 SPT 등의 진공제막장치를 이용하여 막두께 0.1∼0.3㎛ 정도의 제1의 금속층을 피착하고, 도 14(a)와 도 15(a)에 나타낸 것처럼 미세가공기술에 의해 감광성 수지 패턴을 이용하여 게이트 전극(11A)도 겸하는 주사선(11)과 축적 용량선(16)을 선택적으로 형성한다.
다음으로, 유리기판(2)의 전면에 PCVD 장치를 이용하여 게이트 절연층이 되는 SiNx층(30), 불순물을 거의 포함하지 않고 절연 게이트형 트랜지스터의 채널이 되는 제1비정질 실리콘층(31), 및 불순물을 포함하여 절연 게이트형 트랜지스터의 소스·드레인이 되는 제2비정질 실리콘층(33)과 3종류의 박막층을, 예를 들면, 0.3－0.2－0.05㎛ 정도의 막두께로 차례대로 피착한다. 이어서, SPT 등의 진공제막장치를 이용하여 막두께 0.1㎛ 정도의 내열금속층으로서 예를 들면, Ti 박막층(34)과, 막두께 0.3㎛ 정도의 저저항 배선층으로서 AL 박막층(35)과, 막두께 0.1㎛ 정도의 중간 도전층으로서 예를 들면, Ti 박막층(36)을, 즉, 소스·드레인 배선재를 차례대로 피착하여, 절연 게이트형 트랜지스터의 드레인 전극(21)과 소스 전극도 겸하는 신호선(12)을 선택적으로 형성하는 것인데, 이 선택적 패턴형성에 대하여 하프톤 노광기술에 의해 도 14(b)와 도 15(b)에 나타낸 것처럼 소스·드레인 간의 채널형성영역(80B)(사선부)의 막두께가 예를 들면, 1.5㎛로, 소스·드레인 배선형성영역(80A(12), 80A(21))의 막두께 3㎛보다 얇은 감광성 수지패턴(80A, 80B)을 형성하는 점이 합리화된 4매 마스크·프로세스의 큰 특징이다.
이러한 감광성 수지패턴(80A, 80B)은, 액정표시장치용 기판의 제작에는 통상 포지티브형의 감광성 수지를 이용하기 때문에, 소스·드레인 배선형성영역(80A)은 흑으로, 즉 Cr 박막이 형성되고, 채널영역(80B)은 회색으로, 예를 들면, 폭 0.5∼1 ㎛ 정도의 라인 및 스페이스의 Cr 패턴이 형성되고, 그 외의 영역은 흰색으로, 즉, Cr 박막이 제거되고 있는 것 같은 포토마스크를 이용하면 좋다. 회색 영역은 노광기의 해상력이 부족하기 때문에 라인 및 스페이스가 해상되는 일 없이, 램프 광원으로부터의 포토마스크 조사광을 반정도 투과시키는 것이 가능하기 때문에, 포지티브형 감광성 수지의 잔막특성(film remaining characteristics)에 따라 도 15(b)에 나타낸 것과 같은 오목형의 단면형상을 갖는 감광성 수지패턴(80A, 80B)을 얻을 수 있다.
상기 감광성 수지패턴(80A, 80B)을 마스크로서 도 15(b)에 나타낸 것과 같이 Ti 박막층(36), AL 박막층(35), Ti 박막층(34), 제2비정질 실리콘층(33) 및 제1비정질 실리콘층(31)을 차례대로 식각하여 게이트 절연층(30)을 노출한 후, 도 14(c)와 도 15(c)에 나타낸 것처럼 산소 플라즈마 등의 회화(ashing)수단에 의해 감광성 수지패턴(80A, 80B)의 막을 1.5㎛ 이상 감소시키면, 감광성 수지패턴(80B)이 소실되어 채널영역이 노출하는 것과 함께, 소스·드레인 배선 형성영역 상에만 (80C(12)), (80C(21))를 그대로 남길 수 있다. 여기서, 막이 감소된 감광성 수지패턴(80C(12), 80C(21))을 마스크로서, 재차 소스·드레인 배선간(채널형성영역)의 Ti 박막층, AL 박막층, Ti 박막층, 제2비정질 실리콘층(33A) 및 제1비정질 실리콘층(31A)을 차례대로 식각하고, 제1비정질 실리콘층(31A)은 0.05∼0.1㎛ 정도 남겨 식각한다. 소스·드레인 배선이 금속층을 에칭한 후에 제1비정질 실리콘층(31A)을 0.05∼0.1㎛ 정도 남겨 식각하는 것으로 이루어지기 때문에, 이러한 제법으로 얻어진 절연 게이트형 트랜지스터는 채널에칭이라고 불린다. 또한, 산소 플라즈마 처리 에 있어서 레지스터 패턴(80A)은 (80C)로 변환되기 때문에 패턴 치수의 변화를 억제하기 위해 이방성을 강하게 하는 것이 바람직하고, 구체적으로는 RIE(Reactiｖe Ion　Etching) 방식, 보다 바람직하게는 한층 높은 고밀도의 플라즈마원을 갖는 ICP(Inductiｖe　Coupled　Plasama) 방식이나 TCP(Transfer　Coupled　Plasama) 방식의 산소 플라즈마 처리이다.
또한, 상기 감광성 수지패턴(80C(12), 80C(21))을 제거한 후에는, 5매 마스크·프로세스와 동일하게 유리기판(2)의 전면에 투명성의 절연층으로서 0.3㎛ 정도의 막두께의 제2의 SiNx층을 피착하여 패시베이션 절연층(37)으로 하고, 도 14(d)와 도 15(d)에 나타낸 것 처럼 미세가공기술에 의해 감광성 수지 패턴을 이용하여 드레인 전극(21) 상과, 주사선(11)과 신호선(12)의 전극단자가 형성되는 영역에 각각 개구부(62, 63, 64)를 형성하고, 개구부(63) 내의 패시베이션 절연층(37)과 게이트 절연층(30)을 제거하여 개구부(63) 내의 주사선의 일부(5)를 노출하는 것과 함께, 개구부(62, 64) 내의 패시베이션 절연층(37)을 제거하여 드레인 전극(21)의 일부와 신호선의 일부(6)를 노출한다. 동일하게 축적용량선(16) 상에는 개구부(65)를 형성하여 축적용량선(16)의 일부를 노출한다.
마지막으로, SPT 등의 진공제막장치를 이용하여 막두께 0.1∼0.2㎛ 정도의 투명 도전층으로서 예를 들면, ITO 또는 IZO를 피착하고, 도 14(e)와 도 15(e)에 나타낸 것처럼 미세가공기술에 의해 감광성 수지 패턴을 이용하여 패시베이션 절연층(37) 상에 개구부(62)를 포함하여 투명 도전성의 화소전극(22)을 선택적으로 형성하여 액티브 기판(2)으로서 완성한다. 전극단자에 관해서는, 여기에서는 개구부 (63, 64)를 포함하여 패시베이션 절연층(37) 상에 ITO로 이루어지는 투명도전성의 전극단자(5A, 6A)를 선택적으로 형성한다.
이와 같이, 5매 마스크·프로세스와 4매 마스크·프로세스에 있어서는 드레인 전극(21)과 주사선(11)으로의 콘택트 형성공정이 동시에 이루어지기 때문에, 이들에 대응한 개구부(62, 63) 내의 절연층의 두께와 종류에 차이가 생긴다. 패시베이션 절연층(37)은 게이트 절연층(30)에 비하면 제막온도가 낮고 막질이 열악하며, 불산계의 에칭액에 의한 식각에서는 식각 속도가 각각 수 1000Å/분, 수 100Å/분으로 1자리수나 차이가 나고, 드레인 전극(21) 상의 개구부(62)의 단면 형상은 상부에 너무나 과한 식각이 발생하여 구멍의 지름을 제어할 수 없는 이유로부터 불소계의 가스를 이용한 건식 식각(드라이 에칭)을 채용하고 있다.
드라이 에칭를 채용하여도 드레인 전극(21) 상의 개구부(62)는 패시베이션 절연층(37)만이기 때문에, 주사선(11) 상의 개구부(63)와 비교하여 과식각이 되는 것은 피할 수 없고, 재질에 따라서는 중간 도전층(36A)이 식각 가스에 의해 막이 줄어드는 경우가 있다. 또한, 식각종료 후의 감광성 수지패턴의 제거에 대하여, 우선, 불소화된 표면의 폴리마 제거를 위해서 산소 플라즈마 회화처리로 감광성 수지패턴의 표면을 0.1∼0.3㎛ 정도 깎고, 그후에 유기 박리액, 예를 들면, 동경응화 제작의 박리액(106) 등을 이용한 약액처리가 이루어지는 것이 일반적이지만, 중간 도전층(36A)의 막이 줄어들어 기초 알루미늄층(35A)이 노출된 상태가 되면, 산소 플라즈마 회화처리로 알루미늄층(35A)의 표면에 절연체인 AL2O3가 형성되고, 화소 전극(22)과의 사이에 저항접촉을 얻을 수 없게 된다. 여기서, 중간 도전층(36A)의 막이 줄어들어도 좋도록, 그 막두께를 예를 들면, 0.2㎛로 두껍게 설정하는 것으로 이 문제를 해결하려고 하고 있다. 또는 개구부(62∼65)의 형성시, 알루미늄층(35A)을 제거하여 기초 내열금속층인 박막층(34A)을 노출하고 나서 화소전극(22)을 형성하는 해결책도 가능하며, 이 경우에는 처음부터 중간 도전층(36A)이 불필요하다는 이점이 있다.
그러나, 전자의 대책에서는 이들 박막의 막두께의 면내 균일성이 양호하지 않으면, 상기 해결책도 반드시 유효하게 작용하는 것은 아니며, 또한 식각 속도의 면내 균일성이 양호하지 않은 경우에도 문제점은 동일하다. 후자의 대책에서는 중간 도전층(36A)은 불필요하게 되지만, 알루미늄층(35A)의 제거 공정이 증가하고, 또한 개구부(62)의 단면 제어가 불충분하면 화소전극(22)이 절단을 일으킬 우려가 있었다.
또한 채널에칭형의 절연 게이트형 트랜지스터에서는 채널 영역의 불순물을 포함하지 않는 제1비정질 실리콘층(31)은 두껍게(채널에칭형에서는 통상 0.2㎛ 이상) 피착해 두지 않으면, 유리기판의 면내 균일성의 영향을 받아 트랜지스터 특성, 특히 OFF 전류가 불균일하게 되기 쉽다. 이것은 PCVD의 가동률과 파티클 발생상황에 크게 영향을 주어 생산비용의 관점에 있어서도 매우 중요한 사항이다.
또한 4매 마스크·프로세스에 있어서 적용되고 있는 채널형성공정은 소스·드레인 배선(12, 21) 간의 소스·드레인 배선재와 반도체층을 선택적으로 제거하기 때문에, 절연 게이트형 트랜지스터의 ON 특성을 크게 좌우하는 채널의 길이(현재의 양산품으로 4∼6㎛)를 결정하는 공정이다. 이 채널 길이의 변동은 절연 게이트형 트랜지스터의 ON 전류값을 크게 변화시키기 때문에, 통상은 엄격한 제조관리를 요구하지만, 채널 길이, 즉 하프톤 노광영역의 패턴치수는 노광량(광원강도와 포토마스크의 패턴 정밀도, 특히 라인 및 스페이스 치수), 감광성 수지의 코팅 두께, 감광성 수지의 현상처리, 및 해당 에칭공정에 있어서의 감광성 수지의 막 감소 양 등 많은 파라미터에 의해 좌우되며, 그외에, 이들 제량의 면내 균일성이 함께 작용하여 반드시 수율이 높게 안정되어 생산할 수 있는 것은 아니며, 종래의 제조관리보다 한층 엄격한 제조관리가 필요하게 되어, 결코 고도로 완성된 레벨이라고는 말할 수 없는 것이 현상이다. 특히 채널길이가 6㎛ 이하에서는 그 경향이 현저하다. 왜냐하면 감광성 수지패턴(80A, 80B)의 막두께를 1.5㎛ 줄일 때에 감광성 수지패턴(80A, 80B)이 등방적으로 줄어들면, 당연하게 감광성 수지패턴(80A, 80B) 간의 치수는 3㎛나 크게 되므로 채널 길이도 설정값보다 3㎛ 길게 형성되어 버리기 때문이다.
본 발명은 상기 현상에 비추어 발명된 것으로, 종래의 5매 마스크·프로세스나 4매 마스크·프로세스에 공통하는 콘택트 형성시의 결함을 피할 수 있을 뿐만 아니라, 제조 마진이 작은 하프톤 노광기술을 필요로 하지 않는 4매 마스크·프로세스를 제공한다.
본 발명에 있어서, 우선 선행기술인 특개평 제7－175088호 공보에 개시된 화소전극의 형성공정을 합리화한 것을 본 발명에 적합시켜 화소전극 형성공정을 삭감 하여 사진 식각공정을 삭감한다. 다음으로 채널 상에 보호절연층을 갖는 절연 게이트형 트랜지스터를 채용하고, 소스·드레인 배선만을 유효하게 패시베이션하기 위해서 선행기술인 특개평 제2－275925호 공보에 개시된 감광성 유기 절연층을 이용하여 소스·드레인 배선을 형성하고, 감광성 유기 절연층을 그대로 남기는 것에 의해 소스·드레인 배선의 표면에 절연층을 형성하여 패시베이션 절연층의 형성을 불필요하게 한다.
청구항 1에 기재된 액정표시장치는, 1주면 상에 적어도 절연 게이트형 트랜지스터와, 상기 절연 게이트형 트랜지스터의 게이트 전극도 겸하는 주사선과 소스 배선도 겸하는 신호선과, 드레인 배선에 접속된 화소전극을 갖는 단위화소가 이차원의 매트릭스로 배열된 제1의 투명성 절연기판과, 상기 제1의 투명성 절연기판과 대향하는 제2의 투명성 절연기판 또는 칼라필터와의 사이에 액정을 충진하여 이루어지는 액정표시장치에 있어서, 적어도
제1의 투명성 절연기판의 1주면 상에 투명 도전층과 제1의 금속층과의 적층으로 이루어지는 주사선과, 투명 도전성의 화소전극과, 동일하게 투명 도전성의 신호선의 전극단자가 형성되고,
플라즈마 보호층과 게이트 절연층과 불순물을 포함하지 않는 제1의 반도체층을 통하여 게이트 전극 상에 게이트 전극보다 폭이 가늘게 보호절연층이 형성되고,
화소전극 상과 화상표시부 이외의 영역에서 주사선의 일부 상과 신호선의 전극단자 상의 플라즈마 보호층과 게이트 절연층과 제1의 반도체층에 각각 개구부가 형성되고, 각 개구부 내에 투명 도전성의 화소전극과 주사선의 전극단자와 신호선 의 전극단자가 노출하고,
상기 보호절연층의 일부와 겹쳐져 상기 제1의 반도체층 상에 불순물을 포함하는 제2의 반도체층과 내열금속층을 포함하는 1층 이상의 제2의 금속층과의 적층으로 이루어지는 소스(신호선) 배선과, 상기 보호절연층의 일부와 겹쳐져 상기 제1의 반도체층 상에 동일하게 드레인 배선이 형성되고,
제2의 금속층으로 이루어지는 상기 신호선의 일부는 신호선의 전극단자의 일부 상과, 동일하게 상기 드레인 배선의 일부는 상기 개구부 내의 화소전극의 일부 상에 형성되고,
상기 소스·드레인 배선영역을 제외하여 제1의 반도체층이 제거되어 제1의 투명성 절연기판 상에 게이트 절연층이 노출하고,
상기 소스·드레인 배선 상에 감광성 유기 절연층이 형성되는 것을 특징으로 한다.
이 구성에 의해 투명 도전성의 화소전극은 주사선과 동시에 형성되기 때문에 유리기판 상에 형성된다. 그리고 소스·드레인 사이의 채널 상에는 보호절연층이 형성되어 채널을 보호하는 것과 함께, 소스 배선(신호선)과 드레인 배선의 표면에는 감광성 유기 절연층이 형성되어 에칭스톱형의 절연 게이트형 트랜지스터에 패시베이션 기능이 부여된다. 따라서 패시베이션 절연층을 유리기판의 전면에 피착할 필요가 없게 되어, 절연 게이트형 트랜지스터의 내열성이 문제시되지 않게 된다. 전극단자는 투명 도전층에 한정된 TN형의 액정표시장치가 얻어진다.
청구항 2에 기재된 액정표시장치는, 동일하게,
제1의 투명성 절연기판의 1주면 상에 투명 도전층과 제1의 금속층과의 적층으로 이루어지는 주사선과, 투명 도전성의 화소전극(과 동일하게, 투명 도전성의 신호선의 전극단자)이 형성되고,
플라즈마 보호층과 게이트 절연층과 불순물을 포함하지 않는 제1의 반도체층을 통하여 게이트 전극 상에 게이트 전극보다 폭이 가늘게 보호절연층이 형성되고,
상기 화소전극 상과 화상표시부 이외의 영역에서 주사선의 일부 상(또는 투명 도전성의 주사선의 전극단자 상과 신호선의 전극단자 상)의 플라즈마 보호층과 게이트 절연층과 제1의 반도체층에 각각 개구부가 형성되고, 각 개구부 내에 투명 도전성의 화소전극과 투명 도전성의 주사선의 일부(또는 투명 도전성의 주사선의 전극단자와 신호선의 전극단자)가 노출하고,
상기 보호절연층의 일부와 겹쳐져 상기 제1의 반도체층 상에 불순물을 포함하는 제2의 반도체층과 내열금속층을 포함하는 1층 이상의 제2의 금속층과의 적층으로 이루어지는 소스(신호선) 배선과, 동일하게 상기 보호절연층의 일부와 겹쳐져 상기 제1의 반도체층 상에 드레인 배선이 형성되고,
제2의 금속층으로 이루어지는 상기 드레인 배선의 일부는 상기 개구부 내의 화소전극의 일부 상에 형성되고,
상기 주사선의 일부를 포함하여 제2의 금속층으로 이루어지는 주사선의 전극단자와, 상기 신호선의 일부에서 제2의 금속층으로 이루어지는 신호선의 전극단자가 형성되고(또는 제2의 금속층으로 이루어지는 상기 신호선의 일부는 투명 도전성의 신호선의 전극단자의 일부 상에 형성되고),
상기 소스·드레인 배선영역을 제외하여 제1의 반도체층이 제거되어 제1의 투명성 절연기판 상에 게이트 절연층이 노출하고,
상기 신호선의 전극단자 상을 제외하여 신호선 상에 감광성 유기 절연층이 형성되는 것을 특징으로 한다.
이 구성에 의해 투명 도전성의 화소전극은 주사선과 동시에 형성되기 때문에 유리기판 상에 형성된다. 그리고 소스·드레인 사이의 채널 상에는 보호절연층이 형성되어 채널을 보호하는 것과 함께 소스 배선(신호선)의 표면에는 감광성 유기 절연층이 형성되어 에칭스톱형의 절연 게이트형 트랜지스터에 최저한의 패시베이션 기능이 부여된다. 따라서 패시베이션 절연층을 유리기판의 전면에 피착할 필요가 없어지고, 절연 게이트형 트랜지스터의 내열성이 문제시 되지 않게 된다. 전극단자에는 투명 도전층 또는 금속층 양자의 모두를 선택할 수 있는 TN형의 액정표시장치가 얻어진다.
청구항 3에 기재된 액정표시장치는, 동일하게,
제1의 투명성 절연기판의 1주면 상에 투명 도전층과 제1의 금속층과의 적층으로 이루어지는 주사선과, 투명 도전성의 화소전극과, 동일하게 투명 도전성의 신호선의 전극단자가 형성되고,
플라즈마 보호층과 게이트 절연층과 불순물을 포함하지 않는 제1의 반도체층을 통하여 게이트 전극 상에 게이트 전극보다 폭이 가늘게 보호절연층이 형성되고,
화소전극 상과 화상표시부 이외의 영역에서 주사선의 일부 상과 신호선의 전극단자 상의 플라즈마 보호층과 게이트 절연층과 제1의 반도체층에 각각 개구부가 형성되고, 각 개구부 내에 투명 도전성의 화소전극과 주사선의 전극단자와 신호선의 전극단자가 노출하고,
상기 보호절연층의 일부와 겹쳐져 신호선의 전극단자의 일부 상과 상기 제1의 반도체층 상에 불순물을 포함하는 제2의 반도체층과 내열금속층을 포함하는 1층 이상의 제2의 금속층과의 적층으로 이루어지는 소스(신호선) 배선과, 상기 보호절연층의 일부와 겹쳐져 상기 개구부 내의 화소전극의 일부 상과 상기 제1의 반도체층 상에 동일하게 드레인 배선이 형성되고,
상기 소스·드레인 배선영역을 제외하여 제1의 반도체층이 제거되어 제1의 투명성 절연기판 상에 게이트 절연층이 노출하고,
상기 소스·드레인 배선 상에 감광성 유기 절연층이 형성되는 것을 특징으로 한다.
이 구성에 의해 청구항 1에 기재된 액정표시장치와 유사한 액정표시장치가 얻어진다. 청구항 1에 기재된 액정표시장치와의 차이는 드레인 배선과 화소전극간 및 신호선과 신호선의 전극단자간에 제2비정질 실리콘층이 개재된 것이다.
청구항 4에 기재된 액정표시장치는, 동일하게,
제1의 투명성 절연기판의 1주면 상에 투명 도전층과 제1의 금속층과의 적층으로 이루어지는 주사선과, 투명 도전성의 화소전극(과 동일하게 투명 도전성의 신호선의 전극단자)이 형성되고,
플라즈마 보호층과 게이트 절연층과 불순물을 포함하지 않는 제1의 반도체층을 통하여 게이트 전극 상에 게이트 전극보다 폭이 가늘게 보호절연층이 형성되고,
상기 화소전극 상과 화상표시부 이외의 영역에서 주사선의 일부 상(또는 주사선의 전극단자 상과 신호선의 전극단자 상)의 플라즈마 보호층과 게이트 절연층과 제1의 반도체층에 각각 개구부가 형성되고, 각 개구부 내에 투명 도전성의 화소전극과 투명 도전성의 주사선의 일부(또는 투명 도전성의 주사선의 전극단자와 신호선의 전극단자)가 노출하고,
상기 보호절연층의 일부와 겹쳐져 상기 제1의 반도체층 상(과 신호선의 전극단자의 일부 상)에 불순물을 포함하는 제2의 반도체층과 내열금속층을 포함하는 1층 이상의 제2의 금속층과의 적층으로 이루어지는 소스(신호선) 배선과, 상기 보호절연층의 일부와 겹쳐져 상기 제1의 반도체층 상과 상기 개구부 내의 화소전극의 일부 상에 동일하게 드레인 배선과, 상기 주사선의 일부를 포함하여 동일하게 주사선의 전극단자(또는 투명 도전성의 주사선의 전극단자)와, 신호선의 일부로 이루어지는 신호선의 전극단자(또는 투명 도전성의 신호선의 전극단자)가 형성되고,
상기 소스·드레인 배선영역을 제외하여 제1의 반도체층이 제거되어 제1의 투명성 절연기판 상에 게이트 절연층이 노출하고,
상기 신호선의 전극단자 상을 제외하여 신호선 상에 감광성 유기 절연층이 형성되는 것을 특징으로 한다.
이 구성에 의해 청구항 2에 기재된 액정표시장치와 유사한 액정표시장치가 얻어진다. 청구항 2에 기재된 액정표시장치와의 차이는 드레인 배선과 화소전극간 및 신호선과 신호선의 전극단자간에 제2비정질 실리콘층이 개재된 것이다.
청구항 5는 청구항 1에 기재된 액정표시장치의 제조방법으로서, 적어도, 제1 의 투명성 절연기판의 1주면 상에 투명 도전층과 제1의 금속층과의 적층으로 이루어지는 주사선과 신호선의 유사 전극단자와 유사 화소전극을 형성하는 공정과, 플라즈마 보호층과 게이트 절연층과 불순물을 포함하지 않는 제1비정질 실리콘층과 보호절연층을 차례대로 피착하는 공정과, 게이트 전극 상에 게이트 전극보다 폭이 가늘게 보호절연층을 남겨 제1비정질 실리콘층을 노출하는 공정과, 불순물을 포함하는 제2비정질 실리콘층을 피착하는 공정과, 주사선과 신호선의 유사 전극단자 상과 유사 화소전극 상에 개구부를 형성하여 상기 개구부 내의 제2비정질 실리콘층과 제1비정질 실리콘층과 게이트 절연층과 플라즈마 보호층과 제1의 금속층을 제거하여 투명 도전성의 주사선과 신호선의 전극단자와 동일하게 투명 도전성의 화소전극을 노출하는 공정과, 내열금속층을 포함하는 1층 이상의 제2의 금속층을 피착한 후, 제2의 금속층과 제2비정질 실리콘층과의 적층으로 이루어지는 상기 보호절연층과 일부 겹쳐지도록 신호선의 전극단자의 일부를 포함하여 그 표면에 감광성 유기 절연층을 갖는 소스 배선(신호선)과 동일하게 화소전극의 일부를 포함하여 그 표면에 감광성 유기 절연층을 갖는 드레인 배선을 형성하는 공정을 갖는 것을 특징으로 한다.
이 구성에 의해 화소전극과 주사선을 1매의 포토마스크를 이용하여 처리할 수 있어 사진 식각공정수의 삭감이 실현된다. 또한 소스·드레인 배선의 형성시에 이용한 감광성 유기 절연층을 그대로 남기는 것으로 패시베이션 절연층의 형성을 불필요로 하는 제조공정의 삭감도 실현되는 결과, 하프톤 노광기술을 병용하는 일 없이 4매의 포토마스크를 이용하여 TN형의 액정표시장치를 제작할 수 있다.
청구항 6은 청구항 2에 기재된 액정표시장치의 제조방법으로서, 적어도, 제1의 투명성 절연기판의 1주면 상에 투명 도전층과 제1의 금속층과의 적층으로 이루어지는 주사선과 신호선의 유사 전극단자와 유사 화소전극을 형성하는 공정과, 플라즈마 보호층과 게이트 절연층과 불순물을 포함하지 않는 제1비정질 실리콘층과 보호절연층을 차례대로 피착하는 공정과, 게이트 전극 상에 게이트 전극보다 폭이 가늘게 보호절연층을 남겨 제1비정질 실리콘층을 노출하는 공정과, 불순물을 포함하는 제2비정질 실리콘층을 피착하는 공정과, 주사선과 신호선의 유사 전극단자 상과 유사 화소전극 상에 개구부를 형성하여 상기 개구부 내의 제2비정질 실리콘층과 제1비정질 실리콘층과 게이트 절연층과 플라즈마 보호층과 제1의 금속층을 제거하여 투명 도전성의 주사선과 신호선의 전극단자와 동일하게 투명 도전성의 화소전극을 노출하는 공정과, 내열금속층을 포함하는 1층 이상의 제2의 금속층을 피착한 후, 하프톤 노광기술에 의해 신호선 상에만 감광성 유기 절연층을 남겨 소스·드레인 배선을 형성하는 공정을 갖는 것을 특징으로 한다.
이 구성에 의해 화소전극과 주사선을 1매의 포토마스크를 이용하여 처리할 수 있어 사진 식각공정수의 삭감이 실현된다. 또한 소스·드레인 배선의 형성시에 하프톤 노광기술을 이용하여 신호선 상에만 선택적으로 감광성 유기 절연층을 남기는 것에 의해 패시베이션 절연층의 형성을 불필요로 하는 제조공정의 삭감도 실현되는 결과, 4매의 포토마스크를 이용하여 TN형의 액정표시장치를 제작할 수 있다.
청구항 7은 청구항 3에 기재된 액정표시장치의 제조방법으로서, 적어도, 제1의 투명성 절연기판의 1주면 상에 투명 도전층과 제1의 금속층과의 적층으로 이루 어지는 주사선과 신호선의 유사 전극단자와 유사 화소전극을 형성하는 공정과, 플라즈마 보호층과 게이트 절연층과 불순물을 포함하지 않는 제1비정질 실리콘층과 보호절연층을 차례대로 피착하는 공정과, 주사선과 신호선의 유사 전극단자 상과 유사 화소전극 상에 개구부를 형성하여 상기 개구부 내의 보호절연층과 제1비정질 실리콘층과 게이트 절연층과 플라즈마 보호층과 제1의 금속층을 제거하여 투명 도전성의 주사선과 신호선의 전극단자와 동일하게 투명 도전성의 화소전극을 노출하는 공정과, 게이트 전극 상에 게이트 전극보다 폭이 가늘게 보호절연층을 남겨 제1비정질 실리콘층을 노출하는 공정과, 불순물을 포함하는 제2비정질 실리콘층을 피착하는 공정과, 내열금속층을 포함하는 1층 이상의 제2의 금속층을 피착한 후, 제2의 금속층과 제2비정질 실리콘층과의 적층으로 이루어져 상기 보호절연층과 일부 겹쳐지도록 신호선의 전극단자의 일부를 포함하여 그 표면에 감광성 유기 절연층을 갖는 소스 배선(신호선)과 동일하게 화소전극의 일부를 포함하여 그 표면에 감광성 유기 절연층을 갖는 드레인 배선을 형성하는 공정을 갖는 것을 특징으로 한다.
이 구성에 의해 화소전극과 주사선을 1매의 포토마스크를 이용하여 처리할 수 있어 사진 식각공정수의 삭감이 실현된다. 또한 소스·드레인 배선의 형성시에 이용한 감광성 유기 절연층을 그대로 남기는 것으로 패시베이션 절연층의 형성을 불필요로 하는 제조공정의 삭감도 실현되는 결과, 하프톤 노광기술을 병용하는 일 없이 4매의 포토마스크를 이용하여 TN형의 액정표시장치를 제작할 수 있다.
청구항 8은 청구항 4에 기재된 액정표시장치의 제조방법으로서, 적어도, 제1의 투명성 절연기판의 1주면 상에 투명 도전층과 제1의 금속층과의 적층으로 이루 어지는 주사선과 신호선의 유사 전극단자와 유사 화소전극을 형성하는 공정과, 플라즈마 보호층과 게이트 절연층과 불순물을 포함하지 않는 제1비정질 실리콘층과 보호절연층을 차례대로 피착하는 공정과, 주사선과 신호선의 유사 전극단자 상과 유사 화소전극 상에 개구부를 형성하여 상기 개구부 내의 보호절연층과 제1비정질 실리콘층과 게이트 절연층과 플라즈마 보호층과 제1의 금속층을 제거하여 투명 도전성의 주사선과 신호선의 전극단자와 동일하게 투명 도전성의 화소전극을 노출하는 공정과, 게이트 전극 상에 게이트 전극보다 폭이 가늘게 보호절연층을 남겨 제1비정질 실리콘층을 노출하는 공정과, 불순물을 포함하는 제2비정질 실리콘층을 피착하는 공정과, 내열금속층을 포함하는 1층 이상의 제2의 금속층을 피착한 후, 하프톤 노광기술에 의해 신호선 상에만 감광성 유기 절연층을 남겨 소스·드레인 배선을 형성하는 공정을 갖는 것을 특징으로 한다.
이 구성에 의해 화소전극과 주사선을 1매의 포토마스크를 이용하여 처리할 수 있어 사진 식각공정수의 삭감이 실현된다. 또한 소스·드레인 배선의 형성시에 하프톤 노광기술을 이용하여 신호선 상에만 선택적으로 감광성 유기 절연층을 남기는 것에 의해 패시베이션 절연층의 형성을 불필요로 하는 제조공정의 삭감도 실현되는 결과, 4매의 포토마스크를 이용하여 TN형의 액정표시장치를 제작할 수 있다.
본 발명을 실시하기 위한 바람직한 실시형태
본 발명의 실시예를 도 1∼도 8에 기초하여 설명한다. 도 1에 실시예 1에 따른 액티브 기판의 평면도를 나타내고, 도 2에 도 1의 A－A＇선 상과 B－B＇선 상 및 C－C＇선 상의 제조공정의 단면도를 나타낸다. 동일하게, 실시예 2는 도 3과 도 4, 실시예 3은 도 5와 도 6, 실시예 4는 도 7과 도 8에 각각 액티브 기판의 평면도와 제조공정의 단면도를 나타낸다. 또한 종래예와 동일한 부위에 대해서는 동일한 부호를 부여하고, 상세한 설명은 생략한다.
실시예 1
실시예 1에서는 우선, 유리기판(2)의 1주면 상에 SPT 등의 진공제막장치를 이용하여 막두께 0.1∼0.2㎛ 정도의 투명 도전층(91)으로서 예를 들면, ITO와 막두께 0.1∼0.3㎛ 정도의 제1의 금속층(92)을 피착하고, 도 1(a)와 도 2(a)에 나타낸 것처럼 미세가공기술에 의해 감광성 수지 패턴을 이용하여 투명 도전층(91A)과 제1의 금속층(92A)과의 적층으로 이루어져 게이트 전극(11A)도 겸하는 주사선(11) 및 주사선의 유사 전극단자(94)와, 투명 도전층(91B)과 제1의 금속층(92B)과의 적층으로 이루어지는 유사 화소전극(93)과, 투명 도전층(91C)과 제1의 금속층(92C)과의 적층으로 이루어지는 신호선의 유사 전극단자(95)를 선택적으로 형성한다. 제1의 금속층으로서 예를 들면, Cr, Ta, Mo 등의 고융점 금속 또는 이들의 합금이나 실리사이드가 선택된다. 주사선의 저저항화를 위해서는 ITO와 알칼리성의 현상액이나 레지스터 박리액으로 전지반응을 일으키지 않도록 내열금속층에서 끼워진 알루미늄층 또는 Nd를 포함하는 알루미늄 합금층의 채용도 가능하다. 게이트 절연층을 통하여 신호선과의 절연내압을 향상시키고, 제품 수율을 높이기 위해서는 이들의 전극은 건식식각(드라이 에칭)에 의한 단면형상의 테이퍼 제어를 실시하는 것이 바람직한데, ITO의 드라이에칭 기술은 식각가스에 옥화수소나 취화수소를 이용한 것이 개발되었지만 가스 배기계에서의 반응 생성물에 의한 퇴적량이 커 실용화에는 이르지 못했기 때문에, 당장은 예를 들면, Ar(가스)을 이용한 스팩터·에칭을 채용하면 좋다.
다음으로, 유리기판(2)의 전면에 플라즈마 보호층이 되는 투명 절연층, 예를 들면 TaOx나 SiO2를 0.1㎛ 정도의 막두께로 피착하여 (71)로 한다. 이 플라즈마 보호층(71)은 후속의 PCVD 장치에 의한 게이트 절연층인 SiNx의 형성시에 주사선(11)과 유사 화소전극(93)의 엣지부에 노출하고 있는 투명 도전층(91A, 91B)이 환원되어 SiNx의 막질이 변동하는 것을 방지하기 위해서 필요하며, 상세한 내용이 선행예 특개소 제59－9962호 공보에 기재되어 있다.
플라즈마 보호층(71)의 피착후에는 종래예와 동일하게 PCVD 장치를 이용하여 게이트 절연층이 되는 제1의 SiNx층(30), 불순물을 거의 포함하지 않고 절연 게이트형 트랜지스터의 채널이 되는 제1비정질 실리콘층(31), 및 채널을 보호하는 절연층이 되는 제2의 SiNx층(32)과 3종류의 박막층을, 예를 들면, 0.2－0.05－0.1㎛ 정도의 막두께로 차례대로 피착하고, 도 1(b)와 도 2(b)에 나타낸 것처럼 미세가공기술에 의해 감광성 수지 패턴을 이용하여 제2의 SiNx층(32)을 선택적으로 식각하여 게이트 전극(11A)보다 패턴폭이 가는 제2의 SiNx층(32D)(보호절연층)과 함께 제1비정질 실리콘층(31)을 노출한다. 여기에서는 게이트 절연층이 플라즈마 보호층(71)과 제1의 SiNx층(30)과의 적층으로 되기 때문에, 제1의 SiNx층은 종래보다 얇게 형성되어 부차적인 이점이 있다.
이이서, PCVD 장치를 이용하여 유리기판(2)의 전면에 불순물로서 예를 들면, 인을 포함하는 제2비정질 실리콘층(33)을 예를 들면, 0.05㎛ 정도의 막두께로 피착 한 후, 도 1(c)와 도 2(c)에 나타낸 것처럼 미세가공기술에 의해 감광성 수지 패턴을 이용하여 유사 화소전극(93) 상에 개구부(74)와 화상표시부 이외의 영역에서 유사 전극단자(94) 상에 개구부(63A)와 유사 전극단자(95) 상에 개구부(64A)를 형성하고, 상기 개구부 내의 제2비정질 실리콘층(33), 제1비정질 실리콘층(31), 게이트 절연층(30), 플라즈마 보호층(71)을 비롯하여 제1의 금속층(92A∼92C)을 차례대로 식각하고, 주사선(11)의 일부(유사 전극단자(94))의 투명 도전층(91A)을 노출하여 주사선의 전극단자(5A)로 하고, 동일하게 유사 전극단자(95)의 투명 도전층(91C)을 노출하여 신호선의 전극단자(6A)로 하고, 유사 화소전극(93)의 투명 도전층(91B)을 노출하여 화소전극(22)으로 한다. 또한 화상표시부 이외의 영역에서 정전기 방지선 상에는 개구부(63B)를 형성하여 정전기 방지용의 단락선(40)으로 할 수 있다.
이어서, SPT 등의 진공제막장치를 이용하여 막두께 0.1㎛ 정도의 내열금속층으로서 예를 들면, Ti, Ta 등의 박막층(34)과 막두께 0.3㎛ 정도의 저저항 배선층으로서 AL 박막층(35)을 차례대로 피착한다. 그리고 도 1(d)와 도 2(d)에 나타낸 것처럼 미세가공기술에 의해 감광성 수지 패턴(85)을 이용하여 이들 2층의 박막층으로 이루어지는 소스·드레인 배선재와 제2비정질 실리콘층(33B)과 제1비정질 실리콘층(31B)을 차례대로 식각하여 보호절연층(32D)과 게이트 절연층(30A)을 노출하고, 화소전극(22)의 일부를 포함하여 (34A)와 (35A)와의 적층으로 이루어지는 절연 게이트형 트랜지스터의 드레인 전극(21)과 신호선의 전극단자(6A)의 일부를 포함하여 소스 전극도 겸하는 신호선(12)을 선택적으로 형성한다. 그리고 감광성 수지 패턴(85)을 제거하지 않고 액티브 기판(2)의 제조공정을 종료한다. 주사선의 전극단 자(5A)와 신호선의 전극단자(6A)는 소스·드레인 배선(12, 21)의 식각이 종료되면 유리기판(2) 상에 노출하여 형성된다. 또한, 소스·드레인 배선(12, 21)의 구성으로서는 저항값의 제약이 약한 경우에는 간소화하여 Ta, Cr, MoW 등의 단층으로 할 수도 있다.
이와 같이 하여 얻어진 액티브 기판(2)과 칼라필터(9)를 맞붙여 액정 패널화하여, 본 발명의 실시예 1이 완료된다. 실시예 1에서는 감광성 수지 패턴(85)은 액정에 접하고 있기 때문에, 감광성 수지 패턴(85)은 노볼락계의 수지를 주성분으로 하는 통상의 감광성 수지가 아닌, 고순도로 주성분으로 아크릴 수지나 폴리이미드 수지를 포함하는 고내열성 감광성 유기 절연층을 이용하는 것이 중요하고, 재질에 따라서는 가열하는 것에 의해 유동화시켜 소스·드레인 배선(12, 21)의 측면을 덮도록 구성하는 것도 가능하며, 이 경우에는 액정 패널로서의 신뢰성이 더욱 향상된다. 축적용량(15)의 구성에 관해서는 도 1(d)에 나타낸 것처럼, 소스·드레인 배선(12, 21)과 동시에 화소전극(22)의 일부를 포함하여 형성된 축적전극(72)과 전단의 주사선(11)에 설치된 돌기부가 플라즈마 보호층(71A)과 게이트 절연층(30A)과 제1비정질 실리콘층(31E)과 제2비정질 실리콘층(33E)(모두 미도시)을 통하여 평면적으로 겹쳐지는 것으로 구성하고 있는 예(오른쪽 아랫 방향의 사선 표시부(52))를 예시하고 있는데, 축적용량(15)의 구성은 이에 한정되지 않고, 종래예와 동일하게 주사선(11)과 동시에 형성되는 축적용량선(16)과 화소전극(22)과의 사이에 게이트 절연층(30A)을 포함하는 절연층을 통하여 구성해도 좋다. 또한 그외의 구성도 가능하지만 상세한 설명은 생략한다.
실시예 1에서는 이와 같이 주사선의 전극단자와 신호선의 전극단자 모두, 투명 도전층인 디바이스 구성상의 제약이 생기는데, 그 제약을 해제하는 디바이스·프로세스도 가능하며, 이것을 실시예 2에서 설명한다.
실시예 2
실시예 2에서는 도 3(c)와 도 4(c)에 나타낸 것처럼 콘택트 형성공정까지는 실시예 1과 거의 동일한 프로세스로 진행한다. 다만 후술하는 이유로부터 신호선의 유사 전극단자(95)가 반드시 필요한 것은 아니다. 소스·드레인 배선의 형성공정에서는 SPT 등의 진공제막장치를 이용하여 막두께 0.1㎛ 정도의 내열금속층으로서 예를 들면 Ti, Ta 등의 박막층(34)과 막두께 0.3㎛ 정도의 저저항 배선층으로서 AL 박막층(35)을 차례대로 피착한 후, 도 3(d)와 도 4(d)에 나타낸 것처럼 미세가공기술에 의해 감광성 수지 패턴(86A, 86B)을 이용하여 이들 2층의 박막층으로 이루어지는 소스·드레인 배선재와 제2비정질 실리콘층(33B)과 제1비정질 실리콘층(31B)을 차례대로 식각하여 보호절연층(32D)과 게이트 절연층(30A)을 노출하고, 화소전극(22)의 일부를 포함하여 (34A)와 (35A)와의 적층으로 이루어지는 절연 게이트형 트랜지스터의 드레인 전극(21)과 소스 배선도 겸하는 신호선(12)을 선택적으로 형성하고, 소스·드레인 배선(12, 21)의 형성과 동시에 노출하고 있는 주사선의 일부(5A)를 포함하여 주사선의 전극단자(5)와 신호선의 일부로 이루어지는 전극단자(6)도 동시에 형성한다. 즉, 실시예 1에서와 같이 유사 전극단자(95)가 반드시 필요한 것은 아니다.
신호선(12) 상의 (86A)의 막두께가 예를 들면, 3㎛로 드레인 전극(21) 상과 전극단자(5, 6) 상과 축적전극(72) 상의 (86B)의 막두께 1.5㎛보다 두꺼운 감광성 수지 패턴(86A, 86B)을 하프톤 노광기술에 의해 형성해 두는 것이 실시예 2의 중요한 특징이다. 전극단자(5, 6)에 대응한 (86B)의 최소 치수는 수 10㎛로 크고, 포토마스크 제작역시 그 마무리 치수관리가 매우 용이한데, 신호선(12)에 대응한 영역(86A)의 최소 치수는 4∼8㎛로 비교적 치수 정밀도가 높기 때문에 흑영역으로서는 가는 패턴을 필요로 한다. 하지만, 종래예에서 설명한 것처럼 1회의 노광처리와 2회의 식각처리로 형성하는 소스·드레인 배선(12, 21)과 비교하면, 본 발명의 소스·드레인 배선(12, 21)은 1회의 노광처리와 1회의 식각처리로 형성되기 때문에 패턴폭을 변동시키는 요인이 적고, 소스·드레인 배선(12, 21)의 치수관리도, 소스·드레인 배선(12, 21)간 즉 채널길이의 치수관리도 종래의 하프톤 노광기술보다는 패턴 정밀도의 관리가 용이하다. 또한 채널에칭형의 절연 게이트 트랜지스터와 비교하면, 에칭스톱형의 절연 게이트형 트랜지스터의 ON 전류를 결정하는 것은 보호절연층(32D)의 치수로서, 소스·드레인 배선(12, 21)간의 치수가 아닌 것으로부터도 프로세스 관리가 한층 더 용이하게 된다.
소스·드레인 배선(12, 21)의 형성후, 산소 플라즈마 등의 회화수단에 의해 상기 감광성 수지 패턴(86A, 86B)의 막을 1.5㎛ 이상 감소시키면 감광성 수지 패턴 (86B)이 소실되어, 도 3(e)와 도 4(e)에 나타낸 것처럼 드레인 전극(21)과 전극단자(5, 6)와 축적전극(72)이 노출되는 것과 함께, 신호선(12) 상에만 감광성 수지 패턴(86C)을 그대로 남길 수 있는데, 상기 산소 플라즈마 처리로 감광성 수지 패턴 (86C)의 패턴폭이 가늘어지면 신호선(12)의 표면이 노출되어 신뢰성이 저하되기 때 문에 이방성을 강하게 하여 패턴 치수의 변화를 억제하는 것이 바람직하다. 그리고 감광성 수지 패턴(86C)을 제거하는 일 없이 액티브 기판(2)의 제조공정을 종료시킨다. 또한 소스·드레인 배선(12, 21)의 구성으로서는 저항값의 제약이 없는 경우 간소화하여 Ta, Cr, MoW 등의 단층으로 하는 것도 가능하다.
이와 같이 하여 얻어진 액티브 기판(2)과 칼라 필터(9)를 맞붙여 액정 패널화하여, 실시예 2가 완료된다. 실시예 2에서도 감광성 수지 패턴(86C)은 액정에 접하고 있기 때문에 감광성 수지 패턴(86C)은 노볼락계의 수지를 주성분으로 하는 통상의 감광성 수지가 아닌, 순도가 높게 주성분으로 아크릴 수지나 폴리이미드 수지를 포함하는 고내열성의 감광성 유기 절연층을 이용하는 것이 중요하며, 재질에 따라서는 가열하는 것에 의해 유동화하여 신호선(12)의 측면을 덮도록 구성하는 것도 가능하며, 이 경우에는 액정 패널로서의 신뢰성이 더욱 향상된다. 축적용량(15)의 구성은 실시예 1과 동일하다. 주사선의 일부(5A) 및 신호선(12) 아래에 형성된 투명 도전성의 패턴(6A)과 액티브 기판(2)의 외주부에 배치된 단락선(40)을 접속하는 투명 도전층 패턴은 그 형상을 가늘고 긴 선 형상으로 하는 것에 의해 정전기 방지에 있어서의 고저항 배선으로 하는 것이 가능하며, 물론, 그 외의 도전성 부재를 이용한 정전기 방지도 가능하다.
또한 도 3(f)와 도 4(f)에 나타낸 것처럼 투명 도전성의 주사선의 전극단자(5A) 상에 금속성의 전극단자(5)를 형성하지 않고, 한편 투명 도전성의 신호선(12)의 전극단자(6A)의 일부를 포함하여 신호선(12)을 형성하는 패턴 설계의 변경에 의해, 금속층에서 소스·드레인 배선재로 이루어지는 전극단자(5, 6)로 변경하여 실 시예 1과 동일하게 투명 도전층으로 이루어지는 전극단자(5A, 6A)를 얻는 것도 가능하며, 전극단자의 구성부재를 변경하여도 화상표시부 내의 디바이스 구성에는 차이가 없다.
상기에서 설명한 액정표시장치에서는 주사선과 유사 화소전극의 형성, 에칭스톱층의 형성, 콘택트의 형성 및 소스·드레인 배선의 형성의 순서로 액티브 기판(2)이 형성되는데, 에칭스톱층의 형성과 콘택트의 형성의 순서를 교체하여도 거의 동등한 액티브 기판(2)을 얻을 수 있는 바, 이것을 이하의 실시예에서 설명한다.
실시예 3
실시예 3에서는 PCVD 장치를 이용하여 게이트 절연층이 되는 제1의 SiNx층(30), 불순물을 거의 포함하지 않고 절연 게이트형 트랜지스터의 채널이 되는 제1비정질 실리콘층(31), 및 채널을 보호하는 절연층이 되는 제2의 SiNx층(32)과 3종류의 박막층을, 예를 들면 0.2－0.05－0.1㎛ 정도의 막두께로 차례대로 피착할 때까지의 과정은 실시예 1과 거의 동일한 제조공정으로 진행한다. 여기에서도 게이트 절연층이 플라즈마 보호층(71)과 제1의 SiNx층(30)과의 적층으로 이루어지기 때문에 제1의 SiNx층은 종래보다 얇게 형성하여도 된다.
다음으로, 도 5(b)와 도 6(b)에 나타낸 것처럼 미세가공기술에 의해 감광성 수지 패턴을 이용하여 유사 화소전극(93) 상에 개구부(74)와 화상표시부 이외의 영역에서 유사 전극단자(94) 상에 개구부(63A)와 유사 전극단자(95) 상에 개구부(64A)를 형성하고, 각 개구부 내의 제2의 SiNx층(32), 제1비정질 실리콘층(31), 게이트 절연층(30) 및 플라즈마 보호층(71)을 비롯하여 제1의 금속층(92A∼92C)을 차 례대로 식각하여, 주사선(11)의 일부(유사 전극단자(94))의 투명 도전층(91A)을 노출하여 주사선의 전극단자(5A)로 하고, 동일하게 유사 전극단자(95)의 투명 도전층(91C)을 노출하여 신호선의 전극단자(6A)로 하고, 유사 화소전극(93)의 투명 도전층(91B)을 노출하여 화소전극(22)으로 한다.
이어서 5(c)와 도 6(c)에 나타낸 것처럼 미세가공기술에 의해 감광성 수지 패턴을 이용하여 제2의 SiNx층(32A)을 선택적으로 식각하여 게이트 전극(11A)보다 패턴폭이 가는 제2의 SiNx층(32D)(보호절연층)으로 하는 것과 함께, 제1비정질 실리콘층(31B)을 노출한다.
그리고 PCVD 장치를 이용하여 유리기판(2)의 전면에 불순물로서 예를 들면 인을 포함하는 제2비정질 실리콘층(33)을 예를 들면, 0.05㎛ 정도의 막두께로 피착하고, SPT 등의 진공제막장치를 이용하여 막두께 0.1㎛ 정도의 내열금속층으로서 예를 들면, Ti, Ta 등의 박막층(34)과 막두께 0.3㎛ 정도의 저저항 배선층으로서 AL박막층(35)을 차례대로 피착한다. 그리고 도 5(d)와 도 6(d)에 나타낸 것처럼 미세가공기술에 의해 감광성 수지 패턴(85)을 이용하여 이들 2층의 박막층으로 이루어지는 소스·드레인 배선재와 제2비정질 실리콘층(33)과 제1비정질 실리콘층(31B)을 차례대로 식각하여 보호절연층(32D)과 게이트 절연층(30A)을 노출하고, 화소전극(22)의 일부를 포함하여 (34A)와 (35A)와의 적층으로 이루어지는 절연 게이트형 트랜지스터의 드레인 전극(21)과 신호선의 전극단자(6A)의 일부를 포함하여 소스 전극도 겸하는 신호선(12)을 선택적으로 형성한다. 그리고 감광성 수지 패턴(85)을 제거하는 일 없이 액티브 기판(2)의 제조공정을 종료시킨다. 또한 여기에서도 소스 ·드레인 배선(12, 21)의 구성으로서는 저항값의 제약이 작은 경우 간소화하여 Ta, Cr, MoW 등의 단층으로 하는 것도 가능하다.
이와 같이 하여 얻어진 액티브 기판(2)과 칼라 필터(9)를 맞붙여 액정 패널화하여, 본 발명의 실시예 3이 완료된다. 실시예 3에서도 감광성 수지 패턴(85)은 노볼락계의 수지를 주성분으로 하는 통상의 감광성 수지가 아닌, 고순도로 주성분으로 아크릴 수지나 폴리이미드 수지를 포함하는 고내열성 감광성 유기 절연층을 이용하는 것이 중요하다. 축적용량(15)의 구성으로서는, 도 5(d)에 소스·드레인 배선(12, 21)과 동시에 화소전극(22)의 일부를 포함하여 형성된 축적전극(72)과 전단의 주사선(11)에 설치된 돌기부가 플라즈마 보호층(71A)과 게이트 절연층(30A)과 제1비정질 실리콘층(31E)과 제2비정질 실리콘층(33E)(모두 미도시)을 통하여 평면적으로 겹쳐지는 것으로 구성하는 예(오른쪽 아랫 방향의 사선 표시부(52))를 나타낸다.
실시예 3에서는 이와 같이 주사선의 전극단자와 신호선의 전극단자 모두가 투명 도전층인 디바이스 구성 상의 제약을 갖는데, 실시예 2와 동일하게 그 제약을 해제하는 디바이스·프로세스도 가능한 바, 이것을 실시예 4에서 설명한다.
실시예 4
실시예 4에서는 도 7(c)와 도 8(c)에 나타낸 것처럼 보호절연층(32D)의 형성공정까지는 실시예 3과 거의 동일한 프로세스로 진행한다. 다만 후술하는 이유로부터 유사 전극단자(95)가 반드시 필요한 것은 아니다. 소스·드레인 배선의 형성공정에서는 SPT 등의 진공제막장치를 이용하여 막두께 0.1㎛ 정도의 내열금속층으로 서 예를 들면, Ti, Ta 등의 박막층(34)과 막두께 0. 3㎛ 정도의 저저항 배선층으로서 AL박막층(35)을 차례대로 피착한 후, 도 7(d)와 도 8(d)에 나타낸 것처럼 미세가공기술에 의해 감광성 수지 패턴(86A, 86B)을 이용하여 이들 2층의 박막층으로 이루어지는 소스·드레인 배선재와 제2비정질 실리콘층(33)과 제1비정질 실리콘층(31B)을 차례대로 식각하여 보호절연층(32D)과 게이트 절연층(30A)을 노출하고, 화소전극(22)의 일부를 포함하여 (34A)와 (35A)와의 적층으로 이루어지는 절연 게이트형 트랜지스터의 드레인 전극(21)과 소스 배선도 겸하는 신호선(12)을 선택적으로 형성하고, 소스·드레인 배선(12, 21)의 형성과 동시에 노출하고 있는 주사선의 일부(5A)를 포함하여 주사선의 전극단자(5)와 신호선의 일부로 이루어지는 전극단자(6)도 동시에 형성한다.
이때, 실시예 2와 동일하게 신호선(12) 상의 (86A)의 막두께가 예를 들면, 3㎛로, 드레인 전극(21) 상과 전극단자(5, 6) 상과 축적전극(72) 상의 (86B)의 막두께 1.5㎛보다 두꺼운 감광성 수지 패턴(86A, 86B)을 하프톤 노광기술에 의해 형성해 두는 것이 실시예 4의 중요한 특징이다.
소스·드레인 배선(12, 21)의 형성후, 산소 플라즈마 등의 회화수단에 의해 상기 감광성 수지 패턴(86A, 86B)의 막을 1.5㎛ 이상 줄이면 감광성 수지 패턴(86 B)이 소실되어, 도 7(e)와 도 8(e)에 나타낸 것처럼 드레인 전극(21)과 전극단자(5, 6)와 축적전극(72)이 노출하는 것과 함께, 신호선(12) 상에만 감광성 수지 패턴(86C)을 그대로 남길 수 있다. 그리고 감광성 수지 패턴(86C)을 제거하는 일 없이 액티브 기판(2)의 제조공정을 종료시킨다.
이와 같이 하여 얻어진 액티브 기판(2)과 칼라 필터(9)를 맞붙여 액정 패널화하여, 실시예 4가 완료된다. 실시예 4에서도 감광성 수지 패턴(86C)은 액정에 접하고 있기 때문에 감광성 수지 패턴(86C)은 노볼락계의 수지를 주성분으로 하는 통상의 감광성 수지가 아닌, 고순도로 주성분으로 아크릴 수지나 폴리이미드 수지를 포함하는 고내열성 감광성 유기 절연층을 이용하는 것이 중요하다. 축적용량(15)의 구성은 실시예 3과 동일하다.
또한 도 7(f)와 도 8(f)에 나타낸 것처럼 투명 도전성의 주사선의 전극단자(5A) 상에 금속성의 전극단자(5)를 형성하지 않고, 한편 투명 도전성의 신호선(12)의 전극단자(6A)의 일부를 포함하여 신호선(12)을 형성하는 패턴 설계의 변경에 의해, 금속층에서 소스·드레인 배선재로 이루어지는 전극단자(5, 6)로 변경하여 실시예 3과 동일하게 투명 도전층으로 이루어지는 전극단자(5A, 6A)를 얻을 수 있으며, 전극단자의 구성부재를 변경하여도 화상표시부 내의 디바이스 구성에는 차이가 없다.
상기에서 설명한 것과 같이, 본 발명에 기재된 액정표시장치에서는 절연 게이트형 트랜지스터는 채널 상에 보호절연층을 갖기 때문에, 화상표시부 내의 소스·드레인 배선 상에만, 또는 신호선 상에만 감광성 유기 절연층을 선택적으로 형성하는 것에 의해 패시베이션 기능이 부여된다. 따라서 각별한 가열공정을 수반하지 않으며, 비정질 실리콘층을 반도체층으로 하는 절연 게이트형 트랜지스터에 과도한 내열성이 요구되지 않는다. 바꿔 말하면, 패시베이션 형성에서 전기적인 성능의 열 화가 발생되지 않는 효과가 부가된다.
또한 투명 도전층과 제1의 금속층과의 적층으로 이루어지는 주사선과 유사 화소전극을 형성하고, 유사 화소전극으로의 콘택트 형성시에 유사 화소전극 상의 제1의 금속층을 제거하여 투명 도전성의 화소전극을 얻는 것에 의해 화소전극의 형성공정을 합리화한다. 이 결과, 하프톤 노광기술을 병용한 종래의 4매 마스크·프로세스와는 달리, 하프톤 노광기술을 병용하지 않는 4매 마스크·프로세스가 실현되어, 채널길이의 관리가 용이해진다. 또한 패턴 정밀도가 낮은 하프톤 노광기술을 채용하면 금속층으로 이루어지는 주사선과 신호선의 전극단자를 얻을 수 있어 디바이스에 다양성을 가져올 수 있게 된다.
본 발명의 요건은 상기의 설명으로부터도 분명해 지듯이, 에칭스톱형의 절연 게이트형 트랜지스터를 채용하고, 투명 도전층과 제1의 금속층과의 적층으로 이루어지는 주사선과 유사 화소전극을 형성하고, 유사 화소전극으로의 콘택트 형성시에 유사 화소전극 상의 제1의 금속층을 제거하여 투명 도전성의 화소전극을 얻는 공정과, 소스·드레인 배선의 형성시에 소스·드레인 배선 상 또는 신호선 상에만 선택적으로 감광성 유기 절연층을 남기는 것에 의해 패시베이션 절연층의 형성을 불필요하게 한 점이며, 이 이외의 구성에 관해서는 주사선이나 신호선, 게이트 절연층 등의 재질이나 막두께 등이 상이한 표시장치용 반도체장치, 또는 그 제조방법의 차이도 본 발명의 범주에 속하며, 수직 배향형의 액정표시장치에 있어서도 본 발명의 유용성이 유효하며, 또한 절연 게이트형 트랜지스터의 반도체층도 비정질 실리콘에 한정되지 않는다.

Claims (8)

1주면(主面) 상에 적어도 절연 게이트형 트랜지스와, 상기 절연 게이트형 트랜지스터의 게이트 전극도 겸하는 주사선과 소스 배선도 겸하는 신호선과, 드레인 배선에 접속된 화소전극을 갖는 단위화소가 이차원의 매트릭스로 배열된 제1의 투명성 절연기판과, 상기 제1의 투명성 절연기판과 대향하는 제2의 투명성 절연기판 또는 칼라 필터와의 사이에 액정을 충진하여 이루어지는 액정표시장치에 있어서, 적어도,
제1의 투명성 절연기판의 1주면 상에 투명 도전층과 제1의 금속층과의 적층으로 이루어지는 주사선과, 투명 도전성의 화소전극과, 동일하게 투명 도전성의 신호선의 전극단자가 형성되고,
플라즈마 보호층과 게이트 절연층과 불순물을 포함하지 않는 제1의 반도체층을 통하여 게이트 전극 상에 게이트 전극보다 폭이 가늘게 보호절연층이 형성되고,
화소전극 상과 화상표시부 이외의 영역에서 주사선의 일부 상과 신호선의 전극단자 상의 플라즈마 보호층과 게이트 절연층과 제1의 반도체층에 각각 개구부가 형성되고, 각 개구부 내에 투명 도전성의 화소전극과 주사선의 전극단자와 신호선의 전극단자가 노출하고,
상기 보호절연층의 일부와 겹쳐져 상기 제1의 반도체층 상에 불순물을 포함하는 제2의 반도체층과 내열금속층을 포함하는 1층 이상의 제2의 금속층과의 적층으로 이루어지는 소스(신호선) 배선과, 상기 보호절연층의 일부와 겹쳐져 상기 제1 의 반도체층 상에 동일하게 드레인 배선이 형성되고,
제2의 금속층으로 이루어지는 상기 신호선의 일부는 신호선의 전극단자의 일부 상과, 동일하게 상기 드레인 배선의 일부는 상기 개구부 내의 화소전극의 일부 상에 형성되고,
상기 소스·드레인 배선영역을 제외하여 제1의 반도체층이 제거되어 제1의 투명성 절연기판 상에 게이트 절연층이 노출하고,
상기 소스·드레인 배선 상에 감광성 유기 절연층이 형성되는 것을 특징으로 하는 액정표시장치.
1주면 상에 적어도 절연 게이트형 트랜지스터와, 상기 절연 게이트형 트랜지스터의 게이트 전극도 겸하는 주사선과 소스 배선도 겸하는 신호선과, 드레인 배선에 접속된 화소전극을 갖는 단위화소가 이차원의 매트릭스로 배열된 제1의 투명성 절연기판과, 상기 제1의 투명성 절연기판과 대향하는 제2의 투명성 절연기판 또는 칼라 필터와의 사이에 액정을 충진하여 이루어지는 액정표시장치에 있어서, 적어도,
제1의 투명성 절연기판의 1주면 상에 투명 도전층과 제1의 금속층과의 적층으로 이루어지는 주사선과, 투명 도전성의 화소전극(과 동일하게 투명 도전성의 신호선의 전극단자)이 형성되고,
플라즈마 보호층과 게이트 절연층과 불순물을 포함하지 않는 제1의 반도체층을 통하여 게이트 전극 상에 게이트 전극보다 폭이 가늘게 보호절연층이 형성되고,
상기화소전극 상과 화상표시부 이외의 영역에서 주사선의 일부 상(또는 주사선의 전극단자 상과 신호선의 전극단자 상)의 플라즈마 보호층과 게이트 절연층과 제1의 반도체층에 각각 개구부가 형성되고, 각 개구부 내에 투명 도전성의 화소전극과 투명 도전성의 주사선의 일부(또는 투명 도전성의 주사선의 전극단자와 신호선의 전극단자)가 노출하고,
상기 보호절연층의 일부와 겹쳐져 상기 제1의 반도체층 상에 불순물을 포함하는 제2의 반도체층과 내열금속층을 포함하는 1층 이상의 제2의 금속층과의 적층으로 이루어지는 소스(신호선) 배선과, 동일하게 상기 보호절연층의 일부와 겹쳐져 상기 제1의 반도체층 상에 드레인 배선이 형성되고,
제2의 금속층으로 이루어지는 상기 드레인 배선의 일부는 상기 개구부 내의 화소전극의 일부 상에 형성되고,
상기 주사선의 일부를 포함하여 제2의 금속층으로 이루어지는 주사선의 전극단자와, 상기 신호선의 일부에서 제2의 금속층으로 이루어지는 신호선의 전극단자가 형성되고(또는 제2의 금속층으로 이루어지는 상기 신호선의 일부는 투명 도전성의 신호선의 전극단자의 일부 상에 형성되고),
상기 소스·드레인 배선영역을 제외하여 제1의 반도체층이 제거되어 제1의 투명성 절연기판 상에 게이트 절연층이 노출하고,
상기 신호선의 전극단자 상을 제외하여 신호선 상에 감광성 유기 절연층이 형성되는 것을 특징으로 하는 액정표시장치.
1주면 상에 적어도 절연 게이트형 트랜지스터와, 상기 절연 게이트형 트랜지스터의 게이트 전극도 겸하는 주사선과 소스 배선도 겸하는 신호선과, 드레인 배선에 접속된 화소전극을 갖는 단위화소가 이차원의 매트릭스로 배열된 제1의 투명성 절연기판과, 상기 제1의 투명성 절연기판과 대향하는 제2의 투명성 절연기판 또는 칼라 필터와의 사이에 액정을 충진하여 이루어지는 액정표시장치에 있어서, 적어도,
제1의 투명성 절연기판의 1주면 상에 투명 도전층과 제1의 금속층과의 적층으로 이루어지는 주사선과, 투명 도전성의 화소전극과, 동일하게 투명 도전성의 신호선의 전극단자가 형성되고,
플라즈마 보호층과 게이트 절연층과 불순물을 포함하지 않는 제1의 반도체층을 통하여 게이트 전극 상에 게이트 전극보다 폭이 가늘게 보호절연층이 형성되고,
화소전극 상과 화상표시부 이외의 영역에서 주사선의 일부 상과 신호선의 전극단자 상의 플라즈마 보호층과 게이트 절연층과 제1의 반도체층에 각각 개구부가 형성되고, 각 개구부 내에 투명 도전성의 화소전극과 주사선의 전극단자와 신호선의 전극단자가 노출하고,
상기 보호절연층의 일부와 겹쳐져 신호선의 전극단자의 일부 상과 상기 제1의 반도체층 상에 불순물을 포함하는 제2의 반도체층과 내열금속층을 포함하는 1층 이상의 제2의 금속층과의 적층으로 이루어지는 소스(신호선) 배선과, 상기 보호절연층의 일부와 겹쳐져 상기 개구부 내의 화소전극의 일부 상과 상기 제1의 반도체층 상에 동일하게 드레인 배선이 형성되고,
상기 소스·드레인 배선영역을 제외하여 제1의 반도체층이 제거되어 제1의 투명성 절연기판 상에 게이트 절연층이 노출하고,
상기 소스·드레인 배선 상에 감광성 유기 절연층이 형성되는 것을 특징으로 하는 액정표시장치.
1주면 상에 적어도 절연 게이트형 트랜지스터와, 상기 절연 게이트형 트랜지스터의 게이트 전극도 겸하는 주사선과 소스 배선도 겸하는 신호선과, 드레인 배선에 접속된 화소전극을 갖는 단위화소가 이차원의 매트릭스로 배열된 제1의 투명성 절연기판과, 상기 제1의 투명성 절연기판과 대향하는 제2의 투명성 절연기판 또는 칼라 필터와의 사이에 액정을 충진하여 이루어지는 액정표시장치에 있어서, 적어도,
제1의 투명성 절연기판의 1주면 상에 투명 도전층과 제1의 금속층과의 적층으로 이루어지는 주사선과, 투명 도전성의 화소전극(과 동일하게 투명 도전성의 신호선의 전극단자)이 형성되고,
플라즈마 보호층과 게이트 절연층과 불순물을 포함하지 않는 제1의 반도체층을 통하여 게이트 전극 상에 게이트 전극보다 폭이 가늘게 보호절연층이 형성되고,
상기 화소전극 상과 화상표시부 이외의 영역에서 주사선의 일부 상(또는 주사선의 전극단자 상과 신호선의 전극단자 상)의 플라즈마 보호층과 게이트 절연층과 제1의 반도체층에 각각 개구부가 형성되고, 각 개구부 내에 투명 도전성의 화소전극과 투명 도전성의 주사선의 일부(또는 투명 도전성의 주사선의 전극단자와 신 호선의 전극단자)가 노출하고,
상기 보호절연층의 일부와 겹쳐져 상기 제1의 반도체층 상(과 신호선의 전극단자의 일부 상)에 불순물을 포함하는 제2의 반도체층과 내열금속층을 포함하는 1층 이상의 제2의 금속층과의 적층으로 이루어지는 소스(신호선) 배선과, 상기 보호절연층의 일부와 겹쳐져 상기 제1의 반도체층 상과 상기 개구부 내의 화소전극의 일부 상에 동일하게 드레인 배선과, 주사선의 일부를 포함하여 동일하게 주사선의 전극단자(또는 투명 도전성의 주사선의 전극단자)와, 신호선의 일부로 이루어지는 신호선의 전극단자(또는 투명 도전성의 신호선의 전극단자)가 형성되고,
상기 소스·드레인 배선영역을 제외하여 제1의 반도체층이 제거되어 제1의 투명성 절연기판 상에 게이트 절연층이 노출하고,
상기 신호선의 전극단자 상을 제외하여 신호선 상에 감광성 유기 절연층이 형성되는 것을 특징으로 하는 액정표시장치.
1주면 상에 적어도 절연 게이트형 트랜지스터와, 상기 절연 게이트형 트랜지스터의 게이트 전극도 겸하는 주사선과 소스 배선도 겸하는 신호선과, 드레인 배선에 접속된 화소전극을 갖는 단위화소가 이차원의 매트릭스로 배열된 제1의 투명성 절연기판과, 상기 제1의 투명성 절연기판과 대향하는 제2의 투명성 절연기판 또는 칼라 필터와의 사이에 액정을 충진하여 이루어지는 액정표시장치에 있어서, 적어도,
제1의 투명성 절연기판의 1주면 상에 투명 도전층과 제1의 금속층과의 적층 으로 이루어지는 주사선과, 주사선의 일부인 주사선의 유사 전극단자와, 신호선의 유사 전극단자와 유사 화소전극을 형성하는 공정과,
플라즈마 보호층과 게이트 절연층과 불순물을 포함하지 않는 제1비정질 실리콘층과 보호절연층을 차례대로 피착하는 공정과,
게이트 전극 상에 게이트 전극보다 폭이 가늘게 보호절연층을 남겨 상기 제1비정질 실리콘층을 노출하는 공정과,
불순물을 포함하는 제2비정질 실리콘층을 피착하는 공정과,
주사선과 신호선의 유사 전극단자 상과 유사 화소전극 상에 개구부를 형성하여 상기 개구부 내의 제2비정질 실리콘층과 제1비정질 실리콘층과 게이트 절연층과 플라즈마 보호층과 제1의 금속층을 제거하여 투명 도전성의 주사선과 신호선의 전극단자와, 동일하게 투명 도전성의 화소전극을 노출하는 공정과,
내열금속층을 포함하는 1층 이상의 제2의 금속층을 피착한 후, 제2의 금속층과 제2비정질 실리콘층과의 적층으로 이루어지고, 상기 보호절연층과 일부 겹쳐지도록 신호선의 전극단자의 일부를 포함하여 그 표면에 감광성 유기 절연층을 갖는 소스 배선(신호선)과, 동일하게 화소전극의 일부를 포함하여 그 표면에 감광성 유기 절연층을 갖는 드레인 배선을 형성하는 공정을 갖는 액정표시장치의 제조방법.
1주면 상에 적어도 절연 게이트형 트랜지스터와, 상기 절연 게이트형 트랜지스터의 게이트 전극도 겸하는 주사선과 소스 배선도 겸하는 신호선과, 드레인 배선에 접속된 화소전극을 갖는 단위화소가 이차원의 매트릭스로 배열된 제1의 투명성 절연기판과, 상기 제1의 투명성 절연기판과 대향하는 제2의 투명성 절연기판 또는 칼라 필터와의 사이에 액정을 충진하여 이루어지는 액정표시장치에 있어서, 적어도,
제1의 투명성 절연기판의 1주면 상에 투명 도전층과 제1의 금속층과의 적층으로 이루어지는 주사선과, 주사선의 일부인 주사선의 유사 전극단자와, (신호선의 유사 전극단자와) 유사 화소전극을 형성하는 공정과,
플라즈마 보호층과 게이트 절연층과 불순물을 포함하지 않는 제1비정질 실리콘층과 보호절연층을 차례대로 피착하는 공정과,
게이트 전극 상에 게이트 전극보다 폭이 가늘게 보호절연층을 남겨 상기 제1비정질 실리콘층을 노출하는 공정과,
불순물을 포함하는 제2비정질 실리콘층을 피착하는 공정과,
주사선의 일부 상(또는 주사선과 신호선의 유사 전극단자 상)과 유사 화소전극 상에 개구부를 형성하여 상기 개구부 내의 제2비정질 실리콘층과 제1비정질 실리콘층과 게이트 절연층과 플라즈마 보호층과 제1의 금속층을 제거하여 투명 도전성의 주사선의 일부(또는 투명 도전성의 주사선과 신호선의 전극단자)와 동일하게 투명 도전성의 화소전극을 노출하는 공정과,
내열금속층을 포함하는 1층 이상의 제2의 금속층을 피착한 후, 상기 보호절연층과 일부 겹쳐져 소스 배선(신호선)과, 동일하게 화소전극의 일부를 포함하여 드레인 배선과, 상기 주사선의 일부를 포함하여 주사선의 전극단자와, 신호선의 일부로 이루어지는 신호선의 전극단자에 대응하여, 신호선 상의 막두께가 다른 영역 보다 두꺼운 감광성 유기 절연층 패턴을 형성하는 공정(또는 상기 보호절연층과 일부 겹쳐져 투명 도전성의 신호선의 전극단자의 일부를 포함하여 소스 배선과, 동일하게 화소전극의 일부를 포함하여 드레인 배선에 대응하고, 신호선 상의 막두께가 다른 영역보다 두꺼운 감광성 유기 절연층 패턴을 형성하는 공정)과,
상기 감광성 유기 절연층 패턴을 마스크로서 제2의 금속층과 제2비정질 실리콘층과 제1비정질 실리콘층을 선택적으로 제거하여 제2의 금속층(또는 투명 도전층)으로 이루어지는 주사선과 신호선의 전극단자와, 소스·드레인 배선을 형성하는 공정과,
상기 감광성 유기 절연층 패턴의 막두께를 감소시켜 제2의 금속층(또는 투명 도전층)으로 이루어지는 주사선과 신호선의 전극단자와, 드레인 배선을 노출하는 공정을 갖는 액정표시장치의 제조방법.
1주면 상에 적어도 절연 게이트형 트랜지스터와, 상기 절연 게이트형 트랜지스터의 게이트 전극도 겸하는 주사선과 소스 배선도 겸하는 신호선과, 드레인 배선에 접속된 화소전극을 갖는 단위화소가 이차원의 매트릭스로 배열된 제1의 투명성 절연기판과, 상기 제1의 투명성 절연기판과 대향하는 제2의 투명성 절연기판 또는 칼라 필터와의 사이에 액정을 충진하여 이루어지는 액정표시장치에 있어서, 적어도,
제1의 투명성 절연기판의 1주면 상에 투명 도전층과 제1의 금속층과의 적층으로 이루어지는 주사선과, 주사선의 일부인 주사선의 유사 전극단자와 신호선의 유사 전극단자와 유사 화소전극을 형성하는 공정과,
플라즈마 보호층과 게이트 절연층과 불순물을 포함하지 않는 제1비정질 실리콘층과 보호절연층을 차례대로 피착하는 공정과,
주사선과 신호선의 유사 전극단자 상과 유사 화소전극 상에 개구부를 형성하여 상기 개구부 내의 보호절연층과 제1비정질 실리콘층과 게이트 절연층과 플라즈마 보호층과 제1의 금속층을 제거하여 투명 도전성의 주사선과 신호선의 전극단자와 동일하게 투명 도전성의 화소전극을 노출하는 공정과,
게이트 전극 상에 게이트 전극보다 폭이 가늘게 보호절연층을 남겨 상기 제1비정질 실리콘층을 노출하는 공정과,
불순물을 포함하는 제2비정질 실리콘층을 피착하는 공정과,
내열금속층을 포함하는 1층 이상의 제2의 금속층을 피착한 후, 제2의 금속층과 제2비정질 실리콘층과의 적층으로 이루어지고, 상기 보호절연층과 일부 겹쳐지도록 신호선의 전극단자의 일부를 포함하여 그 표면에 감광성 유기 절연층을 갖는 소스 배선(신호선)과, 동일하게 화소전극의 일부를 포함하여 그 표면에 감광성 유기 절연층을 갖는 드레인 배선을 형성하는 공정을 갖는 액정표시장치의 제조방법.
1주면 상에 적어도 절연 게이트형 트랜지스터와, 상기 절연 게이트형 트랜지스터의 게이트 전극도 겸하는 주사선과 소스 배선도 겸하는 신호선과, 드레인 배선에 접속된 화소전극을 갖는 단위화소가 이차원의 매트릭스로 배열된 제1의 투명성 절연기판과, 상기 제1의 투명성 절연기판과 대향하는 제2의 투명성 절연기판 또는 칼라 필터와의 사이에 액정을 충진하여 이루어지는 액정표시장치에 있어서, 적어도,
제1의 투명성 절연기판의 1주면 상에 투명 도전층과 제1의 금속층과의 적층으로 이루어지는 주사선과, 주사선의 일부인 주사선의 유사 전극단자와, (신호선의 유사 전극단자와) 유사 화소전극을 형성하는 공정과,
플라즈마 보호층과 게이트 절연층과 불순물을 포함하지 않는 제1비정질 실리콘층과 보호절연층을 차례대로 피착하는 공정과,
주사선의 일부 상(또는 주사선과 신호선의 유사 전극단자 상)과 유사 화소전극 상에 개구부를 형성하여 상기 개구부 내의 보호절연층과 제1비정질 실리콘층과 게이트 절연층과 플라즈마 보호층과 제1의 금속층을 제거하여 투명 도전성의 주사선의 일부(또는 주사선과 신호선의 전극단자)와 동일하게 투명 도전성의 화소전극을 노출하는 공정과,
게이트 전극 상에 게이트 전극보다 폭이 가늘게 보호절연층을 남겨 상기 제1비정질 실리콘층을 노출하는 공정과,
불순물을 포함하는 제2비정질 실리콘층을 피착하는 공정과,
내열금속층을 포함하는 1층 이상의 제2의 금속층을 피착한 후, 상기 보호절연층과 일부 겹쳐져 소스 배선(신호선)과, 동일하게 화소전극의 일부를 포함하여 드레인 배선과, 상기 주사선의 일부를 포함하여 주사선의 전극단자와, 신호선의 일부로 이루어지는 신호선의 전극단자에 대응하여, 신호선 상의 막두께가 다른 영역보다 두꺼운 감광성 유기 절연층 패턴을 형성하는 공정(또는 상기 보호절연층과 일 부 겹쳐 투명 도전성의 신호선의 전극단자의 일부를 포함하여 소스 배선과, 동일하게 화소전극의 일부를 포함하여 드레인 배선에 대응하여, 신호선 상의 막두께가 다른 영역보다 두꺼운 감광성 유기 절연층 패턴을 형성하는 공정)과,
상기 감광성 유기 절연층 패턴을 마스크로서 제2의 금속층과 제2비정질 실리콘층과 제1비정질 실리콘층을 선택적으로 제거하여 제2의 금속층(또는 투명 도전층)으로 이루어지는 주사선과 신호선의 전극단자와, 소스·드레인 배선을 형성하는 공정과,
상기 감광성 유기 절연층 패턴의 막두께를 감소시켜 제2의 금속층(또는 투명 도전층)으로 이루어지는 주사선과 신호선의 전극단자와, 드레인 배선을 노출하는 공정을 갖는 액정표시장치의 제조방법.
KR1020050025570A 2004-03-29 2005-03-28 액정표시장치와 그 제조방법 KR100632097B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004093944A JP4646539B2 (ja) 2004-03-29 2004-03-29 液晶表示装置とその製造方法
JPJP-P-2004-00093944 2004-03-29

Publications (2)

Publication Number Publication Date
KR20060044861A KR20060044861A (ko) 2006-05-16
KR100632097B1 true KR100632097B1 (ko) 2006-10-04

Family

ID=34989359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050025570A KR100632097B1 (ko) 2004-03-29 2005-03-28 액정표시장치와 그 제조방법

Country Status (5)

Country Link
US (5) US7292288B2 (ko)
JP (1) JP4646539B2 (ko)
KR (1) KR100632097B1 (ko)
CN (1) CN100340915C (ko)
TW (1) TWI304911B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4646539B2 (ja) * 2004-03-29 2011-03-09 エーユー オプトロニクス コーポレイション 液晶表示装置とその製造方法
US9384818B2 (en) 2005-04-21 2016-07-05 Violin Memory Memory power management
TWI319911B (en) * 2005-08-11 2010-01-21 Liquid crystal display device and manufacturing method thereof
US7532382B2 (en) * 2006-06-07 2009-05-12 Konica Minolta Opto, Inc. Display element
JP2008010440A (ja) * 2006-06-27 2008-01-17 Mitsubishi Electric Corp アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法
KR20080060861A (ko) * 2006-12-27 2008-07-02 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US20080191211A1 (en) * 2007-02-13 2008-08-14 Mitsubishi Electric Corporation Thin film transistor array substrate, method of manufacturing the same, and display device
WO2008131836A1 (en) * 2007-04-25 2008-11-06 Merck Patent Gmbh Process for preparing an electronic device
TWI360885B (en) * 2007-10-26 2012-03-21 Au Optronics Corp Pixel structure and fabrication method thereof
JP5525773B2 (ja) 2009-07-23 2014-06-18 三菱電機株式会社 Ｔｆｔ基板及びその製造方法
EP4361815A3 (en) 2009-10-09 2024-06-19 Violin Systems LLC Memory system with multiple striping of raid groups and method for performing the same
KR20130066247A (ko) 2011-12-12 2013-06-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9107316B2 (en) * 2013-09-11 2015-08-11 Eastman Kodak Company Multi-layer micro-wire substrate structure
CN105765746A (zh) * 2013-11-29 2016-07-13 夏普株式会社 发光装置用基板、发光装置以及发光装置用基板的制造方法
KR102293123B1 (ko) 2015-04-08 2021-08-24 삼성디스플레이 주식회사 박막 트랜지스터, 유기 발광 표시 장치, 유기 발광 표시 장치의 제조 방법
US11069724B2 (en) * 2018-01-12 2021-07-20 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, manufacturing method thereof and display device using the same
CN108919571B (zh) * 2018-07-11 2021-07-27 业成科技（成都）有限公司 显示面板
CN110828485B (zh) * 2019-11-19 2022-08-26 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN114005842A (zh) * 2021-10-29 2022-02-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0827597B2 (ja) * 1986-09-29 1996-03-21 株式会社東芝 アクテイブマトリクス型表示装置
JPS6385589A (ja) 1986-09-29 1988-04-16 株式会社　ニフコ 液晶表示モジユ−ル
JP2600929B2 (ja) * 1989-01-27 1997-04-16 松下電器産業株式会社 液晶画像表示装置およびその製造方法
JPH0816758B2 (ja) * 1989-02-17 1996-02-21 松下電器産業株式会社 液晶画像表示装置およびその製造方法
JPH05249478A (ja) * 1991-12-25 1993-09-28 Toshiba Corp 液晶表示装置
JPH05313187A (ja) * 1992-05-07 1993-11-26 Fujitsu Ltd 薄膜トランジスタマトリックスの製造方法
JP3067938B2 (ja) * 1993-10-27 2000-07-24 松下電器産業株式会社 液晶パネル用基板とその製造方法
JP3247799B2 (ja) * 1994-06-09 2002-01-21 シャープ株式会社 液晶表示パネルおよびその検査方法
US5691782A (en) * 1994-07-08 1997-11-25 Sanyo Electric Co., Ltd. Liquid-crystal display with inter-line short-circuit preventive function and process for producing same
TW354380B (en) * 1995-03-17 1999-03-11 Hitachi Ltd A liquid crystal device with a wide visual angle
US6215541B1 (en) * 1997-11-20 2001-04-10 Samsung Electronics Co., Ltd. Liquid crystal displays and manufacturing methods thereof
JPH11311806A (ja) * 1998-04-28 1999-11-09 Matsushita Electric Ind Co Ltd 液晶パネル及びその製造方法
US6493048B1 (en) * 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
JP3464944B2 (ja) * 1999-07-02 2003-11-10 シャープ株式会社 薄膜トランジスタ基板、その製造方法および液晶表示装置
JP4403329B2 (ja) * 1999-08-30 2010-01-27 ソニー株式会社 液晶表示装置の製造方法
JP2002141512A (ja) * 2000-11-06 2002-05-17 Advanced Display Inc 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法
JP2002311454A (ja) * 2001-04-16 2002-10-23 Matsushita Electric Ind Co Ltd 液晶画像表示装置と画像表示装置用半導体装置の製造方法
CN1170196C (zh) * 2001-06-04 2004-10-06 友达光电股份有限公司 薄膜晶体管液晶显示器的制作方法
JP2002368011A (ja) * 2001-06-06 2002-12-20 Matsushita Electric Ind Co Ltd 絶縁ゲート型トランジスタと液晶表示装置
JP3622705B2 (ja) * 2001-06-21 2005-02-23 松下電器産業株式会社 表示装置用半導体装置の製造方法
JP4305811B2 (ja) * 2001-10-15 2009-07-29 株式会社日立製作所 液晶表示装置、画像表示装置およびその製造方法
KR100980020B1 (ko) * 2003-08-28 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
JP2005215279A (ja) * 2004-01-29 2005-08-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP4646539B2 (ja) * 2004-03-29 2011-03-09 エーユー オプトロニクス コーポレイション 液晶表示装置とその製造方法
TWI239651B (en) * 2004-04-30 2005-09-11 Quanta Display Inc Manufacturing method of a thin film transistor-liquid crystal display

Also Published As

Publication number Publication date
US20080020501A1 (en) 2008-01-24
JP4646539B2 (ja) 2011-03-09
US8334939B2 (en) 2012-12-18
US20080018819A1 (en) 2008-01-24
CN100340915C (zh) 2007-10-03
US7936408B2 (en) 2011-05-03
US20080018820A1 (en) 2008-01-24
JP2005283689A (ja) 2005-10-13
US7292288B2 (en) 2007-11-06
US20110195534A1 (en) 2011-08-11
US7889285B2 (en) 2011-02-15
TW200532345A (en) 2005-10-01
KR20060044861A (ko) 2006-05-16
TWI304911B (en) 2009-01-01
CN1677210A (zh) 2005-10-05
US20050212986A1 (en) 2005-09-29
US7898608B2 (en) 2011-03-01

Similar Documents

Publication Publication Date Title
KR100632097B1 (ko) 액정표시장치와 그 제조방법
KR100710532B1 (ko) 액정표시장치와 그 제조방법
US7417693B2 (en) Liquid crystal display device and its manufacturing method
US7982837B2 (en) Liquid crystal display device and its manufacturing method
JP2004317685A (ja) 液晶表示装置とその製造方法
JP5064124B2 (ja) 表示装置用基板及びその製造方法、並びに、液晶表示装置及びその製造方法
JP2005049667A (ja) 液晶表示装置とその製造方法
KR20040086927A (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
JP2005019664A (ja) 液晶表示装置とその製造方法
JP2005017669A (ja) 液晶表示装置とその製造方法
JP2005106881A (ja) 液晶表示装置とその製造方法
JP3391304B2 (ja) 液晶画像表示装置と画像表示装置用半導体装置の製造方法
JP2005215278A (ja) 液晶表示装置とその製造方法
JP4538218B2 (ja) 液晶表示装置とその製造方法
JP2005215279A (ja) 液晶表示装置とその製造方法
JP4871507B2 (ja) 液晶表示装置とその製造方法
KR100692717B1 (ko) 액정표시장치와 그 제조방법
JP2005215276A (ja) 液晶表示装置とその製造方法
JP5064127B2 (ja) 表示装置用基板及びその製造方法、並びに、液晶表示装置及びその製造方法
JP4863667B2 (ja) 液晶表示装置とその製造方法
JP2002190602A (ja) 液晶画像表示装置と画像表示装置用半導体装置の製造方法
JP2002185003A (ja) 液晶画像表示装置と画像表示装置用半導体装置の製造方法
JP2002185001A (ja) 液晶画像表示装置と画像表示装置用半導体装置の製造方法
JP2002184990A (ja) 液晶画像表示装置と画像表示装置用半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140902

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170830

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190919

Year of fee payment: 14