JP2006284887A - 低抵抗ｄｌｃ配向膜を備えた液晶セルとその製造方法 - Google Patents

Abstract

【課題】 本発明の目的は、蓄積電荷、界面分極による残像焼付きを低減化し、高画質の液晶セルを提供することにある。
【解決手段】 本発明の液晶セルは、第１基板と、前記第１基板と対向する第２基板と、前記第１基板と前記第２基板間に封入された液晶と、前記液晶に接して、少なくとも前記第１基板上または前記第２基板上のいずれか一方に塗布されたＤＬＣ（Diamond−Like Carbon）配向膜とを有し、前記ＤＬＣ配向膜の表面抵抗を１×１０^１２（Ω／□）以上１×１０^１６（Ω／□）以下とした。
【選択図】 図１

Description

本発明は、残像および焼付き等の表示不良を低減化した高画質の液晶セルに関するものである。

液晶セルは薄型・軽量・低消費電力という優れた特性をもつため、コンピュータ用ディスプレイ、テレビ用ディスプレイをはじめ、各種情報機器用のディスプレイに用いられている。

液晶セルの動作モードには種々のモードが存在し、絶縁基板間に垂直方向の電界を印加して液晶の分子配列を制御するＴＮ（Twisted Nematic）モード、ＶＡ（Vertically aligned）モード（図３(a)、液晶セル１０１を参照）や、絶縁基板に水平方向の電界で液晶の分子配列を制御して広視野角を得るＩＰＳ（In−Plane Switching）モード（図３(ｂ)、液晶セル１０２を参照）等が知られている。

何れの動作方式の液晶セル１０１，１０２も、アレイ基板１３０とカラーフィルター基板１３２がセルギャップを隔てて対向し、絶縁基板間には液晶分子で構成される液晶１２０が封入されている。アレイ基板１３０により液晶の分子配列を電気的に制御して、バックライトの光がカラーフィルタ基板１３２を透過する量を選択的に変化させて表示を行なう。

アレイ基板１３０は、垂直電界モードの液晶セル１０１の場合、ガラス基板上にＩＴＯ等の電極を形成し、その上に配向膜１１０を成膜する。横電界モードの液晶セル１０２であれば、ガラス基板上にＴＦＴ（Thin Film Transistor）や回路を形成し、これらを覆って絶縁膜を積層し、その上に配向膜１１０を成膜する。

一方、カラーフィルター(ＣＦ)基板１３２は、垂直電界モードの液晶セル１０１の場合、まずガラス基板上にブラックマトリクス(ＢＭ)や電極を形成し、その上に配向膜１１０を成膜する。横電界モードの液晶セル１０２であれば、ガラス基板上にブラックマトリクス（ＢＭ）やカラーレジストを形成し、これらを覆ってオーバーコート（ＯＣ）を積層した後、配向膜１１０を成膜する。

アレイ基板１３０とＣＦ基板１３２は、それぞれの配向膜１１０を対抗させて液晶１２０を挟持する。

このような液晶セル１０１，１０２には、いずれの方式であっても残像、画像焼付きといった表示不良が生じる場合がある。これは、ある一定時間一定の画像を表示させ別の画像に切替えた際、前の画像が切替え後の画像に残像焼付きとして表示されてしまう現象である。その原因としてはいくつか挙げられるが、代表的なものとして以下のようなものがある。

（A）配向に起因する残像焼付き。
（B）蓄積電荷、界面分極による残像焼付き。
（C）製品設計（アレイ、セル、材料設計）に依存する残像焼付き。
（D）液晶中のイオンの配向膜吸着による残像焼付き。
またこの他にも液晶のセルモード(ＴＮ、ＶＡ、ＩＰＳ)特有の残像焼付きが生じ得る。

上記（A）の「配向に起因する残像焼付き」は、ある時間の電圧印加によって液晶分子がある状態で保たれてしまい、別の画像にした場合でも液晶分子が前の状態をメモリしている状態が起こることで残像焼付きを引き起こすモードである。特にこれらは配向膜１１０近傍で起こると考えられ、アンカリングエネルギーに代表される配向規制力が弱いと電圧印加除去後も元来の配向状態に戻らないことで起こると考えられる。また電圧印加による液晶分子の面内捩れ変形で発生する回転トルクにより、配向膜表面が弾性変形し、さらに塑性変形して初期状態に戻らないことで生じるとも言われている(例えば特許文献１を参照)。これらはＴＮやＶＡモードより液晶分子を平行面内で駆動させるＩＰＳモードの液晶セルに顕著な残像焼付きである。

上記（B）の「蓄積電荷、界面分極による残像焼付き」は、液晶、配向膜などの誘電体間で起こる蓄積電荷が画像切替え後もそのまま蓄積され液晶１２０にDC成分が残ることで引き起こされる残像焼付き現象である。液晶１２０、配向膜１１０、下地ポリマー層(OC、BM、パシベーション膜など)など、液晶セルはさまざまな誘電体で構成されている。違った誘電体どうしが接触することで複合誘電体となり、その複合誘電体に電圧印加した場合、それぞれ界面には電荷がたまる界面分極現象が起こる。これはＴＮ、ＶＡなどの垂直電界モードで一般的な残像焼付き現象であるが、ＩＰＳの場合は横電界モードであるためより複雑な界面分極現象が起こると考えられる。

上記（C）の「製品設計（アレイ、セル、材料設計）に依存する残像焼付き」は、使用する材料、アレイ基板１３０のＴＦＴの設計からくる漏れ電界や寄生容量の影響、セル設計などからくるモードである。

上記（D）の「液晶中のイオンの配向膜吸着による残像焼付き」は、液晶１２０中のイオンが配向膜１１０の界面に吸着し、そこでDC成分が引き起こされることにより生じるものである。

特開平１０−３１９４０６号公報 特許第３２１１５８１号

そこで本発明の液晶セルは、ＴＮ、ＶＡ、ＩＰＳの各方式でも一般的な上記（B）の「蓄積電荷、界面分極による残像焼付き」を低減化することを目的とする。

まず、説明の簡単のため、図４（ａ）に垂直電界モードの液晶セル１０１を示す。これは、ＴＮやＶＡモードの液晶セル１０１のセル構造の簡略図である。液晶１２０や配向膜１１０は誘電体であり、液晶セル１０１はこれら誘電体が積み重なった構造であるため複合誘電体として考えなければならない。誘電体の等価回路は一般にＣＲ並列回路となる。

ここで、液晶１２０と配向膜１１０の界面で起こる分極現象に注目する。図４（ｂ）に配向膜(ＡＬ)と液晶(ＬＣ)の片方側のみを等価回路で表す。

ここに電圧Vが印加されたときの配向膜１１０側の電荷をＱ_ＡＬ、液晶１２０側の電荷をＱ_ＬＣとする。また配向膜１１０、液晶１２０の（抵抗、容量）をそれぞれ（Ｒ_ＡＬ，Ｃ_ＡＬ），（Ｒ_ＬＣ，Ｃ_ＬＣ）とする。

このとき、配向膜１１０と液晶１２０の界面に蓄積される電荷(界面分極)は(１)式となる。

完全に電荷が蓄積された後、電圧除去後の緩和現象は(２)式で表される。

特に界面の蓄積電荷が０となると、（３）式が成立する。

ここで、（ρ_ＬＣ、ε_ＬＣ）、（ρ_ＡＬ、ε_ＡＬ）はそれぞれ液晶１２０、配向膜１１０の比抵抗と比誘電率である。

特に完全に蓄積された電荷量、つまり緩和前（ｔ＝０）での飽和電荷量は、(４)式で表される。

また上記（２）式で表される緩和現象の時定数τは(５)式となる。

界面分極現象が起こると、電界除去後も界面に蓄積電荷が残るため、例えば液晶セル内でDC成分が発現される。図３（ａ）にＴＮやＶＡモード、図３（ｂ）にＩＰＳモードにおけるDC成分の例を示すが、配向膜１１０と液晶１２０の間に電荷Q ( t )が蓄積され、残像焼付き現象が生じる原因となる。

Q ( t ) = ０のときは、R_ＬＣ・C_ＬＣ− R_ＡＬ・C_ＡＬ ＝０となり、上記(３)式が成立する。この場合複合誘電体はあたかも単一誘電体であるかのように振る舞い、界面分極現象、従って上記（B）の残像焼付き現象は発現しない。

したがって、各誘電体間のρε（比抵抗と比誘電率の積）を近似させることにより界面分極を減少させ、上記（B）の残像焼付き現象を改善することができる。特許文献２には、液晶（ＬＣ）、配向膜（ＡＦ）、絶縁膜（ＰＡＳ）の各誘電体層間のρεの積の比を以下のように制限したＩＰＳモードの液晶表示装置が開示されている。

また、（２）、（５）式より、配向膜の表面抵抗値を下げていくことでも界面分極の緩和を早めることは可能である。特許文献２には、配向膜の有効な表面抵抗値として3.3×１０¹¹Ω／□〜２.5×１０^１８Ω／□が示されている。

しかし、特許文献２に開示されたＩＰＳモードの液晶表示装置の配向膜はポリイミド（以下「ＰＩ」という。）であり、印刷法やスピン法で成膜されるポリマー系膜なので、膜厚は薄くできず1000〜10000Åのオーダーとなる。従って、膜厚ムラ等の問題があり、画質に輝度ムラが生じる場合がある。

さらに、印刷法やスピン法で成膜されるポリマー系膜は、水分や有機成分などのコンタミ、イオン類を吸湿・吸着しやすく、液晶セルの信頼性問題等が起こる場合がある。

そこで本発明は、上記（B）の「蓄積電荷、界面分極による残像焼付き」を低減化し、高画質の液晶セルを提供することを目的とする。

また、本発明の液晶セルの別の目的は、配向膜の内部応力を小さくして隣接する金属や誘電体層との密着性を高め、かつ低抵抗として、配向膜を残像焼付き軽減に最適化した液晶セルを提供することにある。

本発明の低抵抗ＤＬＣ配向膜を備えた液晶セルは、第１基板と、前記第１基板と対向する第２基板と、前記第１基板と前記第２基板間に封入された液晶と、前記液晶に接して、少なくとも前記第１基板上または前記第２基板上のいずれか一方に成膜されたＤＬＣ（Diamond−Like Carbon）配向膜とを有し、前記ＤＬＣ配向膜の表面抵抗を１×１０^１２（Ω／□）以上１×１０^１６（Ω／□）以下とした。なお、本明細書においてＤＬＣ配向膜は「ＤＬＣ膜」または単に「ＤＬＣ」ともいう。

本発明の低抵抗ＤＬＣ配向膜を備えた液晶セルは、前記ＤＬＣ配向膜の膜厚を５０〜２００Åとするのが好ましい。

本発明の低抵抗ＤＬＣ配向膜を備えた液晶セルは、前記ＤＬＣ配向膜の膜厚を７０〜１５０Åとした。

本発明の低抵抗ＤＬＣ配向膜を備えた液晶セルは、ＩＰＳ（In-Plane Switching）モードであり得る。

本発明の低抵抗ＤＬＣ配向膜を備えた液晶セルの製造方法は、第１基板と第２基板とを準備するステップと、前記第１基板上及び／または前記第２基板上に、スパッタ法またはＣＶＤ（Chemical Vapor Deposition）法によりＤＬＣ配向膜を成膜するステップと、前記ＤＬＣ配向膜を接面させて、液晶を前記第１基板と前記第２基板とで挟持するステップとを含む。

本発明の低抵抗ＤＬＣ配向膜を備えた液晶セルの製造方法は、放電用ガスをArとし、水素分子H₂により構成される雰囲気ガス中に窒素分子N₂を導入して前記スパッタ法によりＤＬＣ配向膜を成膜する。

本発明の低抵抗ＤＬＣ配向膜を備えた液晶セルの製造方法は、前記雰囲気ガス中に導入したN₂の、AｒとH₂及びN₂からなるガス全体に対する割合を10%以下として、前記スパッタ法によりＤＬＣ配向膜を成膜する。

本発明の低抵抗ＤＬＣ配向膜を備えた液晶セルの製造方法は、炭化水素ガスにより構成される雰囲気ガス中に窒素分子N₂を導入して前記ＣＶＤ法によりＤＬＣ配向膜を成膜する。

本発明の低抵抗ＤＬＣ配向膜を備えた液晶セルの製造方法は、前記雰囲気ガス中に導入したN₂の、雰囲気ガス全体に対する割合を10%以下として、前記ＣＶＤ法によりＤＬＣ配向膜を成膜する。

本発明の低抵抗ＤＬＣ配向膜を備えた液晶セルの製造方法は、前記第１基板上及び／または前記第２基板上に成膜される前記ＤＬＣ配向膜の下地を、ＩＣＰ（Inductively coupled plasma）またはＰＥ(Plasma etching)により窒化処理する。

本発明の低抵抗ＤＬＣ配向膜を備えた液晶セルの製造方法は、前記第１基板上及び／または前記第２基板上に成膜される前記ＤＬＣ配向膜の下地を、ＩＣＰまたはＰＥにより酸化プラズマにより洗浄する。

本発明の液晶セルは、配向膜として用いるDLCが薄く、１００Å程度の膜厚である。そのためスパッタやCVD法の真空プロセスで成膜することができるので、面内で非常に均一な膜厚、膜質の膜が作成でき、PI配向膜のような膜厚ムラ等の問題がなく、画質の輝度ムラを抑制することができる。

また、薄い無機膜のDLC配向膜は、ポリマー系膜と異なり真空中で形成できるため、コンタミ、イオン類の吸湿・吸着等の液晶セルの信頼性問題等をかなり軽減することができる。更に、DLC配向膜は非接触のイオンビーム（ＩＢ）法で配向するため、接触式のPI配向膜のラビング法で起こる、PI傷、PIカスの問題を回避することができる。

また本発明の液晶セルはDLC配向膜を使用するので、膜質を様々に変化させることができ、配向膜の膜抵抗を十分に下げて分極電荷の緩和を速やかにすることができる。従って、DLC配向膜と液晶の界面における蓄積電荷、界面分極による残像焼付きを低減化し、DLC配向膜の透過率が約９３％以上となる高画質の液晶セルを提供することができる。

更に本発明の液晶セルは、DLC配向膜の内部応力を小さくして隣接する誘電体やＩＴＯ、金属等との密着性を高め、配向膜を残像焼付き軽減に最適化した液晶セルを提供することにある。

以下、本発明に係る低抵抗ＤＬＣ配向膜を備えた液晶セルを、図１を用いて説明する。なお、本実施形態において液晶セル２はＩＰＳモードの液晶セルとして説明する。

本発明の液晶セル２は、第１基板３０と、第１基板３０と対向する第２基板３２と、第１基板３０と第２基板３２間に封入された液晶２０と、液晶２０に接して、第１基板３０上および第２基板３２上に成膜されたＤＬＣ（Diamond−Like Carbon）配向膜１０とを有する。ＤＬＣ配向膜１０は、本実施形態においては第１基板３０および第２基板３２の双方の上に成膜されるが、第１基板３０上または第２基板３２上のいずれか一方の上にのみ成膜されてもよい。

本実施形態において第１基板３０はアレイ基板３０であり、絶縁基板１２上にＴＦＴや配線等の回路が形成され、これらの回線等を覆ってシールド絶縁膜１４が積層されている。また、図１に図示しないが、シールド絶縁膜１４上に櫛歯電極が形成され、アレイ基板３０の最上層にＤＬＣ配向膜１０が成膜される。

シールド絶縁膜１４は、アクリル系もしくはエポキシ系樹脂で形成され、膜厚は例えば１００００〜５００００Å程度である。

また、本実施形態において第２基板３２はカラーフィルタ基板３２であり、図１のように絶縁基板１２上にはブラックマトリクス２２の他、ＲＧＢのカラーレジスト２０が積層されてもよい。このカラーレジスト２０を保護し、又、カラーレジスト２０から不純物イオンが液晶３４に流れ込むのを防止するするために、カラーレジスト２０上にオーバーコート１８が積層される。カラーフィルタ基板３２の最上層にＤＬＣ配向膜１０が成膜される。

オーバーコート１８は従来のように光硬化型や熱効果型のアクリル系もしくはエポキシ系樹脂で形成される。また、オーバーコートの膜厚は通常５０００〜１００００Åである。

アレイ基板３０とカラーフィルタ基板３２は対向し、例えばカラーフィルタ基板３２に立設されたポストスペース１６でアレイ基板３０が支持される。アレイ基板３０とカラーフィルタ基板３２間には液晶２０が注入等の手法で封入されている。

このような液晶セル２で表示を行なうには、液晶分子を配向させる必要がある。本発明の液晶セル２は、図１に示す液晶セル２を組み立てる前の、アレイ基板３０とカラーフィルタ基板３２のＤＬＣ配向膜１０の成膜が終わった時点でイオンビーム（ＩＢ）照射による配向処理を行なう。ＩＢ照射による配向処理は、図２に示すような公知の方法で行なってよい。

本発明の液晶セル２は以下の実施例で詳述するように、ＤＬＣ配向膜１０を薄く成膜するため、１００Å程度の膜厚でスパッタやCVD法の真空プロセスで成膜することができる。そのため面内で非常に均一な膜厚、膜質の膜が作成でき、PI配向膜のような膜厚ムラ等の問題がなく、画質の輝度ムラを抑制することができる。

また、DLCは無機膜であり膜厚も薄いので、PI配向膜のようなポリマー系材料と異なり、水分や有機成分などのコンタミ、イオン類の吸湿、吸着等の液晶セルの信頼性問題等
をかなり軽減することができる。更に、DLC配向膜は非接触のイオンビーム（ＩＢ）法で配向するため、接触式のPI配向膜のラビング法で起こる、PI傷、PIカスの問題を回避することができる。

以下、本発明に係る液晶セル２が界面分極等による残像焼付きを改善するために必要なＤＬＣ配向膜１０の条件やＤＬＣ配向膜１０の成膜方法等を、実施例を用いて説明する。

図５に配向膜１０と液晶２０間の蓄積電荷の緩和現象を示す。即ち図５は、図４（ｂ）の等価回路モデルを用いて、配向膜１０と液晶２０の界面に蓄積された電荷(上記飽和電荷(４)式)が時間とともに緩和していく現象(２)式を示したものである。配向膜１０にはＰＩ，ＤＬＣを用い、各サンプルの表面抵抗Ps,膜厚ｄは以下の関係を満たす。
Ps(PI-１)=Ps(DLC-1)＞Ps(PI-２)=Ps(DLC-２)
ｄ(PI-１)=ｄ(PI-２)＞ｄ(DLC-1)=ｄ(DLC-２)

DLC配向膜１０の膜厚はＰＩの場合より膜厚が薄いことから、比抵抗が小さくなるため、蓄積電荷の緩和時間は小さくなる。またＤＬＣ配向膜１０の比抵抗を小さくすることで、より緩和現象を早くすることが可能となる。

このように配向膜１０の材料定数、形状で緩和現象を制御でき、液晶セル２の蓄積電荷をすばやく緩和することが可能となる。よって界面分極で起こる残像焼付き現象を材料の選定で軽減することができる。

次に、比抵抗 (１／導電率)と比誘電率のそれぞれをDLC配向膜１０と液晶２０で近づけていく(ρ_ＬＣ・ε_ＬＣ＝ρ_ＡＬ・ε_ＡＬ)ことで界面分極を抑えることができるが、これは基本的には困難である。しかし、DLC配向膜１０の膜抵抗を下げていくことでも界面分極の緩和を早めることは可能である。

図６に配向膜の表面抵抗に対する蓄積電荷の緩和現象を示す。ここでは、配向膜にＤＬＣのような薄膜の材料を用いた。図６より、配向膜の表面抵抗を下げていくと劇的に緩和時間が小さくなっていくのがわかる。

一方、図７に液晶２０の比抵抗に対する蓄積電荷の緩和現象を示す。液晶２０の比抵抗を下げても緩和現象に大きな変化はないことがわかる。これはＤＬＣ配向膜１０の厚さが液晶２０に比べてはるかに薄く、結果的にＤＬＣ配向膜１０の比抵抗の方が液晶２０の比抵抗より小さくなるためである。即ち、ＤＬＣ配向膜１０を用いた本発明の液晶セル２の場合、緩和現象にＤＬＣ配向膜１０の比抵抗が大きく影響することとなる。

液晶のセル構造は複雑であるためこの簡単なモデルが妥当とは言えないが、配向膜と液晶だけを考えた場合、界面分極の緩和時間を早めるには液晶よりも配向膜の膜抵抗を下げていくことが有効である。

以下に、本発明の液晶セル２のDLC配向膜１０の製造方法としてスパッタリング（スパッタ）法及びＣＶＤ法を詳説し、更に実施例について説明する。

＜スパッタリング法＞
スパッタリング法は、不活性ガスのArとH_２ガス雰囲気中で、Cターゲットをカソード(陰極)とアノード(陽極)との間でグロー放電を発生させ、Ar⁺プラズマを形成し、Ar⁺プラズマでCターゲットをスパッタし基板にa-C:Hを生成していく成膜法である。図８を用いて下記するように示す、ArとH₂ガス流量の割合で膜質を制御でき、特にその比率で透過率や膜抵抗を制御することが可能である。

また、図９に示すようにスパッタプロセス中の圧力制御でも膜抵抗を制御することが可能である。ここでは、H₂／(Ar+H₂)=５% 膜厚＝１００Åを各プロセス圧力で成膜した場合の表面抵抗を示した。

＜ＣＶＤ法＞
一般的な高周波放電プラズマＣＶＤ（Chemical Vapor Deposition）法で、CH₄やC₂H₄などの炭化水素ガスを導入して、ＲＦ放電によりプラズマ化し、電極上に置かれた基板上にa-C:Hを蒸着させるものである。基板が置かれた電極にはバイアス電圧がかかり、イオン化あるいは励起されたCなどの蒸着の向上が図られる。

図１０はCH₄とC₂H₄ガスを使用してＣＶＤ法にて成膜したRF Power densityとDLC配向膜(１００Å)の表面抵抗の関係である。このとき、CH₄とC₂H₄ガスはH₂／He(希釈)と混合させて使用している。RF Power densityが大きいほど、膜抵抗が小さく、これは炭化水素ガスがより解離して基板上にはC=Cが形成されやすくなっていることが示唆される。またCH₄よりC₂H₄の方が膜抵抗が小さくなることは、H／Cの比がC₂H₄の方が小さいことからも示唆できる。

配向膜としてはＰＩやＤＬＣが代表的であるが、ＰＩはポリマーであり透明性を求められるため膜抵抗を下げていくにも限界がある。一方、上記のように、ＤＬＣ配向膜１０の膜構造はＣ＝Ｃ，Ｃ−ＣまたはＣ−Ｈを含むアモルファス構造であり、グラファイト構造のSP２とダイアモンド構造のSP３の混在したアモルファス構造である。よってC＝Cの含有率を増やすことで低抵抗化が可能である。逆に、C−CやC−Hの含有率を増やすことで高抵抗化を図ることができ、幅広いレンジで抵抗制御が可能である。

図８にスパッタリング法におけるDLC成膜でのガス比による表面抵抗の依存性を示す。ＡｒとH₂ガス雰囲気中で、Ａｒ^＋プラズマでＣターゲットをスパッタし、H入りＤＬＣ(a−Ｃ:Ｈ)を生成していく成膜法の例であるが、Ｈ_２ガス流量の割合が減っていくと表面抵抗は下がる。これはＤＬＣ配向膜１０中にＣ＝Ｃの含有率が増えて膜の比抵抗が下がったためと考えられる。Ｈ_２ガス流量の減少でＣ＝Ｃの含有率が増えていくことは、同時に透過率が下がることからも示唆できる。

逆にH₂量を増やすと膜抵抗、透過率とも飽和していく傾向がある。以上のようにＤＬＣ配向膜１０を用いると、膜の比抵抗を広範囲で制御することができる。これらはスパッタリング法に限らず、CVD法でも同様に制御可能である。

図１１にDLC配向膜１０をIB配向法で作成したIPSセルの５分残像試験結果を示す。これは、白画面中に黒ＢＯＸを表示して、この画面をある時間点灯(ストレスパターン)させたあと、全面別の階調画面で黒BOXパターンが消えるまでの時間をDLC配向膜１０の表面抵抗に対して測定した結果である。

ＤＬＣ配向膜１０の表面抵抗が低いほどC=C含有率が多くなるため透過率が下がっていくのは図８と同様である。そして、表面抵抗が低いほど、残像時間が短くなっており、IPSのような複雑なセル構造でも配向膜の膜抵抗が低いほど残像に効果的であることが証明できた。

しかし膜抵抗をあまり下げすぎると、IPSの横電界モードでは配向膜間でリークが起こるため液晶を保持できなくなりフリッカー現象がおこり、またＴＮモードでもＴＦＴ基板上で隣接する画素ＩＴＯ間でリークが起こり正常な駆動ができなくなることが懸念される。また透過率も液晶セルには重要であるため(膜厚にも依存するが)透過率を下げていくことになる低抵抗化にも限度がある。

スパッタリング法でＤＬＣを作成した場合、ＤＬＣの膜質はH₂／(Ar+H₂)の割合できまる。図１２、図１３に、H₂／(Ar+H₂)の割合を変えた場合の膜厚と透過率、表面抵抗の関係を示すが、この程度の膜質変化では透過率に大きくは変化ない。

一方、表面抵抗に関しては膜質によって依存があり、H₂／(Ar+H₂)の割合が大きくなれば表面抵抗は大きくなっていく。これは上記図８でも明らかである。

以上の実施例の結果より、ＤＬＣ配向膜１０の表面抵抗、膜厚、透過率等を以下に最適化する。

図１１は、H₂／(Ar+H₂)=２％（膜厚＝100Å）のときのデータである。表面抵抗の下限値を１×１０^１２(Ω／□)とすると、図１１から透過率は９３％以上になる。この９３％以上の透過率というのは液晶セルには十分な数値と考えてよい（特許文献２では９０％以上という記載がある）。

図１３から残像焼付きに最適な表面抵抗を１×１０^１２〜１０^１６(Ω／□)とする場合、膜質にもよるが、ＤＬＣの膜厚は５０〜２００Å程度が好適といえる。しかし、透過率を９３％以上と定義すると、図１２よりＤＬＣの膜厚は１５０Å程度以上が好ましいことがわかる。よって表面抵抗、透過率の双方の基準からＤＬＣ膜の最適な膜厚を見積もると、ＤＬＣ膜圧は７０〜１５０Åとするのが最も好ましいと考えられる。

H₂／(Ar+H₂)=３％以上では抵抗が大きくなっていく。図８で１×１０^１６を上限値とすると、少なくとも１００ÅではH₂／(Ar+H₂)＝１０％以下と定義する必要があるが、図１３より１００Å以下になれば抵抗は１×１０^１６以上になるため、膜厚も考慮に入れるとH₂／(Ar+H₂)に関しては、５％以下程度にするのが望ましいと思われる。

以上の観点から、液晶セルにおいてＤＬＣ配向膜を用いる場合、透過率が稼げる膜厚７０〜１５０Å程度で、表面抵抗を１×１０^１２〜１×１０^１６程度(Ω／Å)に制御できれば、残像焼付きを軽減し、高画質の液晶セルを実現することができる。

さらに、以下にDLC配向膜１０の内部応力を小さくして隣接するポリマー等の誘電体やITO、金属等との密着性を高める方法を説明する。

DLC配向膜の内部応力緩和と密着性向上
DLC配向膜１０の形成においての大きな問題は下地基板との密着性である。DLC膜１０は膜自体がもつ大きな内部応力と炭素結合の安定性のため密着性が悪い。炭素原子間の結合力が強く、化学的にも安定であることから異種物質間での結合力が生まれくい。上記液晶セル２においてDLCは配向膜なので上記のように下地はＩＴＯ、ポリマーである。これらとの密着性が悪いと、DLC配向膜１０が剥がれた箇所は非配向部となり重大な不良になる。

密着性を向上するには界面の強化、内部応力緩和が挙げられる。残像焼付き改善に低抵抗DLCが効果的であることを述べたが、H含有率の減少で低抵抗化を実現したとしても内部応力が増えていく傾向にある。それはC=Cの増加に伴い、内部応力が増大していくことを意味する。

図１４にＤＬＣの表面抵抗に対する内部応力値の依存性を示す。表面抵抗を小さくなるにつれ、急激に内部応力が増大することがわかる。

内部応力を緩和するには界面を窒化したり、ＤＬＣ配向膜中にNを導入すると効果的であることが知られている。微量のH導入で膜抵抗は大きくなっていくが、N導入であればC=Cが減少しても、C=N結合が形成されるため低抵抗DLC配向膜の膜抵抗を大きく変化させることなく生成できる。これはスパッタ法、CVD法のいずれもN_２ガスを導入して成膜すればよい。N₂ガス導入含有率をN₂／(Ar+H₂+N₂)=１０％以下であれば膜抵抗、透過率を大きく変えることなく内部応力の少ない低抵抗DLCが実現できる。

Ｎ_２入りＤＬＣ膜を作成する方法として、ＡｒにＮ_２を混入したガスでＣターゲットをスパッタするスパッタリング法を使用した。実際にＨ_２／(Ａｒ+Ｎ_２+Ｈ_２)＝１％のガスを使用して、図１５、図１６のように、それぞれ表面抵抗と残像時間（５分ストレス）を調べた。スパッタ法に用いたガスは、何れも以下の４種類とした。
H₂／(Ar+H₂)＝１％(膜厚＝100Å)及び 3%(膜厚＝80Å)
H₂／(Ar+Ｎ_２+H₂)＝１％(膜厚＝100Å) 及び 3%(膜厚＝80Å) ただし、Ｎ₂／(Ar+Ｎ₂)＝１％

図１５、図１６に示すようにＮ₂を入れた場合とそうでない場合では表面抵抗、残像に大きな差はない。Ｈ_２に関しては１％でも変化すると残像や表面抵抗にも変化が現れるが、Ｎ_２に関しては大きな変化がないといえる。これはＤＬＣ配向膜中のC=Cの割合が減少してもC=Nが形成されるため抵抗変化が少ないことが示唆される。

また、下地を窒化することでも内部応力が緩和される。TFT基板やCF基板のITO上、ポリマー上にＩＣＰ（Inductively coupled plasma）やＰＥ(Plasma etching)などのドライプロセスで下地に凹凸をつけない程度で窒化処理（N₂プラズマ処理）を行なえばよい。またITO上が汚れている場合には酸化プラズマ（O₂プラズマ）処理洗浄などをしてDLC配向膜との密着性を向上すればよい。

以上実施例より、残像焼付きに効果的で内部応力の少ない密着性のよいDLC配向膜を成膜するには以下のようにすればよいことがわかる。

（１）スパッタリング（スパッタ）法ではH₂ガス率を少なくし、またスパッタプロセス圧力が低い方が低抵抗化がより効果的である。
（２）CVD法ではCH₄よりC₂H₄のようなC含有率の多い炭化水素を使用したほうが低抵抗にでき、またRF Power densityを上げることでより低抵抗化できる。
（３）N₂ガス(N₂導入含有率をN₂／(Ar+H₂+N₂)=10%以下)を導入すれば膜抵抗、透過率を大きく変えることなく内部応力の少ない低抵抗DLCが実現できる。
（４）TFT基板やCF基板のITO上、ポリマー上にICPやPEなどのドライプロセスで下地に凹凸をつけない程度でN₂プラズマ処理を行い界面を窒化させ密着性を向上させる。
（５）ＩＴＯ上が汚れている場合にはＯ_２プラズマ処理洗浄などをしてＤＬＣ配向膜との密着性を向上を図る。

以上、実施形態及び実施例において本発明に係る低抵抗ＤＬＣ配向膜を備えた液晶セルについて説明したが、本発明の低抵抗ＤＬＣ配向膜を備えた液晶セルは上記実施形態及び実施例に限定されるものではない。上記実施形態等においては、本発明の液晶セルはＩＰＳモードとしたが、ＶＡ、ＴＮ等他のモードの液晶セルであっても本発明は実施し得る。

また、配向膜の材料はＤＬＣに限らず、薄い無機膜であればその材料は特に限定されない。上記説明の趣旨に則って配向膜の膜抵抗を十分に下げ、分極電荷の緩和を速やかにすることができ、配向膜間や配向膜と液晶の界面等における蓄積電荷、界面分極による残像焼付きを低減化することができる。

さらに、DLC配向膜の成膜法について実施例を挙げて説明したが、配向膜の成膜法はスパッタ法とCVD法に限定されるわけではなく、公知の他の成膜法を用いてもよい。

同様に、DLC配向膜の内部応力緩和と密着性向上させる方法についても成膜法はスパッタ法とCVD法に特に限定されない。また、上記成膜法において、ガス雰囲気中に導入される微量のガスはＮ_２ないしＯ_２に限定されるわけではなく、上記プラズマ処理もICPやPEに特に限定されない。

その他、本発明は、その主旨を逸脱しない範囲で当業者の知識に基づき種々の改良、修正、変更を加えた態様で実施できるものである。

本発明に係る低抵抗ＤＬＣ配向膜を備えた液晶セルは、ディスプレイ、照明などに用いられるあらゆる液晶セルに利用し得る。

本発明のＩＰＳモードの液晶セルの断面図である。 ＩＢ法による配向工程を示す模式図である。 （ａ）垂直電界モードの液晶セルの断面図である。（ｂ）横電界モードの液晶セルの断面図である。 （ａ）垂直電界モードの液晶セルの断面図である。（ｂ）液晶と配向膜の界面で起こる分極現象を表す等価回路である。 ＰＩ、ＤＬＣの緩和現象を表すグラフである。 ＤＬＣの表面抵抗を変化させた場合のＤＬＣの緩和現象を表すグラフである。 液晶の比抵抗を変化させた場合のＤＬＣの緩和現象を表すグラフである。 スパッタガスの成分を変化させた場合のＤＬＣの表面抵抗と透過率を示すグラフである。 スパッタプロセス圧力とＤＬＣの表面抵抗を示すグラフである。 ＣＶＤ法にて成膜したRF Power densityとDLC配向膜の表面抵抗の関係を示すグラフである。 ＤＬＣの表面抵抗を変化させた場合のＤＬＣの残像時間と透過率を示すグラフである。 スパッタガスの成分を変化させた場合のＤＬＣの膜厚と透過率を示すグラフである。 スパッタガスの成分を変化させた場合のＤＬＣの表面抵抗と膜厚を示すグラフである。 ＤＬＣの表面抵抗に対する内部応力値の依存性を示すグラフである。 スパッタガスにＮ_２ガスを混ぜた場合のＤＬＣの表面抵抗と膜厚を示すグラフである。 スパッタガスにＮ_２ガスを混ぜた場合のＤＬＣの表面抵抗と残像を示すグラフである。

符号の説明

２、１０１，１０２：液晶セル
１０、１１０：配向膜
１２：ガラス基板
１４：シールド絶縁膜
１６：ポスト
１８：オーバーコート
１９：カラーレジスト
２０、１２０：液晶
２２：ブラックマトリクス
２６：ＩＴＯ
２８：ＤＬＣ
２９：フォトレジスト
３０、１３０：アレイ基板
３２、１３２：カラーフィルタ基板
５０：イオンビーム

Claims (11)

1. 第１基板と、
   前記第１基板と対向する第２基板と、
   前記第１基板と前記第２基板間に封入された液晶と、
   前記液晶に接して、少なくとも前記第１基板上または前記第２基板上のいずれか一方に成膜されたＤＬＣ（Diamond−Like Carbon）配向膜と
   を有し、
   前記ＤＬＣ配向膜の表面抵抗を１×１０^１２（Ω／□）以上１×１０^１６（Ω／□）以下とした低抵抗ＤＬＣ配向膜を備えた液晶セル。
2. 前記ＤＬＣ配向膜の膜厚を５０〜２００Åとした、請求項１に記載の低抵抗ＤＬＣ配向膜を備えた液晶セル。
3. より好ましくは前記ＤＬＣ配向膜の膜厚を７０〜１５０Åとした、請求項１に記載の低抵抗ＤＬＣ配向膜を備えた液晶セル。
4. 請求項１乃至請求項３に記載の液晶セルはIPS（In-Plane Switching）モードである低抵抗ＤＬＣ配向膜を備えた液晶セル。
5. 第１基板と第２基板とを準備するステップと、
   前記第１基板上及び／または前記第２基板上に、スパッタ法またはＣＶＤ（Chemical Vapor Deposition）法によりＤＬＣ配向膜を成膜するステップと、
   前記ＤＬＣ配向膜を接面させて、液晶を前記第１基板と前記第２基板とで挟持するステップとを含む、低抵抗ＤＬＣ配向膜を備えた液晶セルの製造方法。
6. 放電用ガスをArとし、水素分子H₂により構成される雰囲気ガス中に窒素分子N₂を導入して前記スパッタ法によりＤＬＣ配向膜を成膜する、請求項５に記載の低抵抗ＤＬＣ配向膜を備えた液晶セルの製造方法。
7. 前記雰囲気ガス中に導入したN₂の、AｒとH₂及びN₂からなるガス全体に対する割合を10%以下として、前記スパッタ法によりＤＬＣ配向膜を成膜する、請求項５または請求項６に記載の低抵抗ＤＬＣ配向膜を備えた液晶セルの製造方法。
8. 炭化水素ガスにより構成される雰囲気ガス中に窒素分子N₂を導入して前記ＣＶＤ法によりＤＬＣ配向膜を成膜する、請求項５に記載の低抵抗ＤＬＣ配向膜を備えた液晶セルの製造方法。
9. 前記雰囲気ガス中に導入したN₂の、雰囲気ガス全体に対する割合を10%以下として、前記ＣＶＤ法によりＤＬＣ配向膜を成膜する、請求項５または請求項８に記載の低抵抗ＤＬＣ配向膜を備えた液晶セルの製造方法。
10. 前記第１基板上及び／または前記第２基板上に成膜される前記ＤＬＣ配向膜の下地を、ＩＣＰ（Inductively coupled plasma）またはＰＥ(Plasma etching)により窒化処理する、請求項５乃至請求項９に記載の低抵抗ＤＬＣ配向膜を備えた液晶セルの製造方法。
11. 前記第１基板上及び／または前記第２基板上に成膜される前記ＤＬＣ配向膜の下地を、ＩＣＰまたはＰＥにより酸化プラズマにより洗浄する、請求項５乃至請求項９に記載の低抵抗ＤＬＣ配向膜を備えた液晶セルの製造方法。
    
    

Images