TW500959B - Insulating substrate for forming conductive thin film and liquid crystal display device using the substrate - Google Patents

Insulating substrate for forming conductive thin film and liquid crystal display device using the substrate Download PDF

Info

Publication number
TW500959B
TW500959B TW089124204A TW89124204A TW500959B TW 500959 B TW500959 B TW 500959B TW 089124204 A TW089124204 A TW 089124204A TW 89124204 A TW89124204 A TW 89124204A TW 500959 B TW500959 B TW 500959B
Authority
TW
Taiwan
Prior art keywords
substrate
film
liquid crystal
insulating substrate
crystal display
Prior art date
Application number
TW089124204A
Other languages
English (en)
Inventor
Masamichi Terakado
Toshiteru Kaneko
Takuya Takahashi
Kenichi Chiyabara
Kenichi Kizawa
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW500959B publication Critical patent/TW500959B/zh

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/13629Multilayer wirings
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/974Substrate surface preparation

Description

500959 A7 B7 五、發明説明彳() (發明所屬之技術領域) (請先閱讀背面之注意事項再填寫本頁) 本發明有關於:以導電性薄膜來形成半導體裝置之配 線圖樣或電極等之電流路之用之絕緣基板,及使用該絕緣 基板之液晶顯示元件,特別是用於形成薄膜電晶體等爲開 關兀件而使用之液晶顯不兀件之配線圖樣之絕緣基板,及 使用該絕緣基板之液晶顯示元件。 (先前技術) 按薄膜電晶體(T F T )等爲畫素之開關元件之有源 矩陣方式之液晶顯示元件爲首之半導體元件乃在於絕緣基 板上使用導電性薄膜來形成配線圖樣或電極等之電流路。 特別是液晶顯示元件乃隨著近年來之大面積化,高積 體化而該內部配線之低電阻化成爲重要之課題,在於 T F T方式之液晶顯示元件中,由於從配線圖樣之端部側 而將掃瞄訊號或映像訊號予以給電,所以從給電點之距離 變大時,即會發生起因於配線之電阻値之訊號波形之歪變 ,致使顯示之不良。 經濟部智慧財產局員工消費合作社印製 因此做爲形成配線或電極(下面簡稱''配線〃等)之 材料而一致在尋找(檢討)可替代以往一般所使用之鉻( C r )之低電阻材料。又爲了減低電阻値之外,對於配線 之圖樣化之蝕刻製程之適應性,製程之複雜程度,膜應力 ,環境對策等綜合的考量時,做爲配線等之金屬膜之形成 材料而鋁(Μ 〇 )成爲有力之候選之一。 通常此種配線等形成係,對於形成在絕緣基板(液晶 張尺度適用中國國家標準( CNS ) Α4規格(210X297公釐) " '~ -4 - 500959 Α7 Β7 五、發明説明2() 顯示元件即使玻璃基板爲主流)上之導電性薄膜,藉由使 用感光性抗蝕刻之遮蔽罩曝光及顯像以及蝕刻之圖樣形成 ’換S之使用光蝕法技術。 惟Μ 〇之膜係對於底層基板(液晶顯示元件係玻璃基 板’ L S I等之半導體裝置即矽基板等)之密著性不充分 容易剝離,加上塗佈抗蝕刻時也不會充分的密著,由而有 很難獲得所欲之蝕刻之精度之不合宜之點。因此通常使 Μ 〇時即添加其他元素做成合金來使用。 惟經此合金化而配線等之電阻値增大,又導致在灑射 用靶等之製程所使用之材料之高昂化。 上述金屬膜之對於底層基板之密著性之不良乃起源於 絕緣基板或Μ 〇膜本來之物性以及絕緣基板或Μ 〇膜表面 之被污染所致,由表面之被污染之觀點,通常在形成配線 等之薄膜之前後實施藉由各種流體之洗淨,真空中加熱等 處理。 又,例如在於日本專利公報特開平9 一 1 6 2 1 6 1 號揭示,在於形成抗蝕劑圖樣之後,金屬膜之蝕刻加工之 前,藉由氧氣等離子灰化處理來實施表面改質就可能提高 蝕刻之精度。 又從膜本來之物性之觀點而有,使用上述Μ 〇、或鉻 (C r )、或鎢(W )等之高融點金屬之合金之方法之外 ,例如美國發明第4 4 2 9 0 1 1號說明書所記述之構造 地,爲了表面安定化而將Μ 〇之膜之表面予以氮化而形成 氮化物之方法也有揭示。又例如’特開平 本紙張尺度適用中國國家標準(CNS ) Α4規格(2Η) X 297公釐) 5 --------—Μ (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 500959 A7 B7 — ............... ...................-- 一 ----- — - — . 五、發明説明3() (請先閲讀背面之注意事項再填寫本頁) 1 〇 - 1 6 1 1 4 0號公報揭示有,爲了壓剝連接電極之 壓接電極之目的而在高融點金屬之配線膜上形成氮化膜之 方法等等。 (發明所欲解決之課題) 上述先前技術中,絕緣基板之洗淨,真空中加熱等之 前處理乃已在業者間普遍的實施,惟現狀而言很難說可以 充分的去除污染。 又特開平9 一 1 6 2 1 6 1號公報所述之方法乃在於 形成抗蝕劑圖樣之後,實施氧氣等離子處理者,是否對於 絕緣基板之密著性(基板密著性,即底層之密著性)及抗 蝕劑之密著性有助益仍屬疑問。 再者,美國發明第4 4 2 9 0 1 1號說明書所述之在 絕緣基板之表面設置氮化物之層(氮化膜)之方法乃,形 成Μ 〇配線圖樣之後,以氨環境中以4 0 0乃至8 5 0 °C 來處理,須將絕緣基板曝於高溫,由而是否會影響薄膜形 成元件亦屬疑問。 經濟部智慧財產局員工消費合作社印製 再者,在上述先前技術乃在形成配線等之薄膜之後, 暫且取出於真空室外,或採取某一時間曝於大氣中之後, 以別裝置來實施處理之方法,所以有,大氣中之不純物之 被吸著於絕緣基板之表面之疑慮,以及須使用別裝置所致 之生產效率之降低,以及製造裝置之價格之提高等之問題 均有發生之可能。 再者,特開平1 0 - 1 6 1 1 4 0號公報所述之方法 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)~德 500959 A7 _ B7 五、發明説明(4) 雖強調由於形成了氮化膜而可以抑制壓接電阻,惟對於基 板密著性及抗蝕劑密著性即不淸楚。 (請先閲讀背面之注意事項再填寫本頁) 本發明之目的係提供上述先前技術之各問題,藉由提 高絕緣基板及導電性薄膜及抗蝕劑之密著性,由而使配線 等之圖樣精度提高之具有低電阻之配線構造之導電性薄膜 形成用之絕緣基板及使用此絕緣基板之液晶顯示元件者。 (解決課題之手段) 爲了達成上述目的,本發明乃以氧氣等離子而將絕緣 基板之表面予以氧化處理排除不純物之後,藉由氮氣等離 子而予以氮化而使該絕緣基板之表面予以安定化使之成爲 淸淨表面,而後形成了導電性薄膜而構成之構造之導電性 薄膜形成用之絕緣基板。 此時爲了維持淸淨表面起見,實施絕緣基板之表面處 理之過程及藉由濺射之薄膜之形成過程乃以連續的方式行 之。 經濟部智慧財產局員工消費合作社印製 又在於形成導電性薄膜時,在該膜之上下地形成該導 電性薄膜之氮化層。依本發明而在於形成配線等之導電性 薄膜之過程就可實施總括性的表面處理。下面記述本發明 之代表性的構成。 首先,關於依本發明之導電性薄膜形成用絕緣基板即 (1)該經氧氣等離子處理之表面再施予氮氣等離子處理 之表面予以歐傑(Auger)電子分光分析時之氮濃度爲10莫爾 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 500959 A7 B7 五、發明説明5() %以上。 (2 )絕緣基板係玻璃基板,以飛行時間型二次離子 質量光譜儀所分析之該經氧氣等離子處理時之表面之二次 離子之中,、、ch6n +、c2h5n +、C2H8N +、 C 4 Η 1 2 N 、C8Hl5N2f//中之至少一'種之對於 S i +強度爲1 · 5 %以下,或上述二次離子之對於S i 1 強度之總和係3 · 5 %以下之表面予以氮氣等離子處理。 再者,關於使用上述之導電性薄膜形成用絕緣基板之 液晶顯示元件即: (3 )上述絕緣基板係玻璃基板,對於被施予氧氣等 離子處理之表面上,再施予氮氣等離子處理之玻璃基板之 表面實施俄歇電子分光分析時之氮濃度係1 0莫爾%以上 之上述玻璃基板做爲至少一方之基板,而在上述玻璃基板 之表面上具有依序形成導電性金屬之氮化物層,及上述導 電性金屬層及以上述導電性金屬之氮化物層而形成之疊層 配線者。 (4 )上述絕緣基板係玻璃基板,以飛行時間型二次 離子質量光譜儀分析該經氧氣等離子處理之玻璃之表面之 二次離子之中,'' C Η 6 N +、C 2 Η 6 N +、C 2 Η 8 N +、 C 4 Η 1 2 Ν + . C 8 Η 1 5 Ν 2 + "中之一種之對於S i +強度 爲1 . 5 %以下,或上述二次離子之對於s i +強度之總和 爲3 . 5%以下之玻璃基板上,再施予氮氣等離子之基板 做爲一方之基板,而在此玻璃基板之表面上具有依序疊層 有,導電性金屬之氮化物層,上述導電性金屬層,以及上 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐)_ 8 _ ------------IΊ (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 500959 A7 B7 五、發明説明6() 述導電性金屬之氮化物層而形成之疊層配線者。 (請先聞讀背面之注意事項再填寫本頁) (5 )於(3 )或(4 )之上述導電性金屬係,鉬、 鋁、鉻、鎢中之其中之一或其中之二種以上之合金者。 並且在於上述絕緣基板上形成配線圖樣或電極等之導 電性電流路之導電性薄膜及導電性薄膜形成用之絕緣基板 之形成方法乃: (6 ) —種在於絕緣基板上形成導電性電流路之用之 導電性薄膜之形成方法,在於形成上述導電性薄膜之形成 前,對於上述絕緣基板之表面實施氧氣等離子處理接著實 施氮氣等離子處理,而將該經氧氣等離子處理之上述絕緣 基板之表面予以安定化。 (7 ) —種在於絕緣基板上形成導電性電流路之導電 性薄膜之形成方法,對於絕緣基板之表面實施氧氣等離子 處理,接著施予氮氣等離子處理之後,以保持真空環境之 狀態下立即在上述絕緣基板上形成導電性金屬之氮化物, 再形成上述導電性金屬之層之後,再度形成上述導電性金 屬之氮化物層。 經濟部智慧財產局員工消費合作社印製 (8 )在於絕緣基板之表面施予氧氣等離子處理之後 接著施予氮氣等離子處理之後,以保持真空環境之狀態下 立即在於該基板上形成導電性金屬之氮化物,又形成上述 導電性金屬之層之後,再度形成上述導電性金屬之氮化物 層’然後塗佈抗蝕劑,使用具有規定之圖樣之遮蔽罩而予 以曝光、顯像、蝕刻處理,以資形成隨應於上述遮蔽罩之 圖樣之導電性電路。 張尺度適用國國家標準(CNS) A4規格(21GX297公釐)_ 9 _ 經濟部智慧財產局員工消費合作社印製 500959 A7 ___B7 五、發明説明7() (9 )上述絕緣基板乃爲液晶顯示元件用之玻璃基板 ’上述導電性金屬即使用鋁、鋁、鉻、鎢,其中之一或其 二種以上之合金。 本發明乃不侷限於上述之構成及後述之實施例,在不 逸脫本發明之技術思想之下仍可以做種之變形者。 (發明之實施形態) 下面參照實施例之圖面詳細的說明本發明之實施形態 〇 第1圖係說明形成於絕緣基板上之導電性薄膜之構造 之模式斷面圖。形成於做爲絕緣基板之玻璃基板1 〇 1上 之薄膜構成之一例。同圖中,玻璃基板1 〇 1上具有將表 面予以等離子處理之淸淨表面層1 0 2,在此淸淨表面層 1 0 2之上面又形成有第一之鉬氮化物之層1 0 3 (下面 稱第1 Μ 〇 — N膜)。 又在該上面形成Mo之薄膜1 〇 4,又在該上面形成 第2之鉬氮化物之層105 (下面稱第2 Mo-N膜) 。換之薄膜1 〇 4係以第一 Mo —N膜1 〇 3及 第2 Μ 〇 - N膜1 5而以上下挾持之構造。 本例中Μ 〇 — Ν膜係Μ 〇之基料中分散有氮化鉬 (Μ ο 2 Ν等)之形態,惟膜厚薄時有時採非晶質之狀態。 第2圖係說明將第Ί圖所―示之導·性S膜形成於絕緣 基板上之方法之槪略過程圖。參照第1圖之標號來說明。 首先以習知之方法使用鹼牲溶液而將表面予以洗淨處理之 本紙張尺度適用中國國家標準( CNS ) A4規格(210 X297公釐)二 一 -1U - - --------,φ衣--:---.---1Τ------IAWJ. (請先閱讀背面之注意事項再填寫本頁) 500959 Α7 Β7 五、發明説明8() 長邊830mm,短邊650mm,厚度〇·7mm之玻 璃基板1 0 1 ,以脫氣之目的而在真空中以紅外線燈加熱 。此加熱之設定溫度乃與成膜時之設定溫度可以整合之範 圍地設定爲高値(過程1 )。典型的係設定於3 7 3 K乃 至 5 7 3 K。 而後於真空室內將該基板1 0 1曝露於氧氣等離子, 而使附著於基板之表面近傍之污染物予以氧化處理使之脫 離(P - 2 )。此時以合宜的去除表面污染爲目的往往過 剩的施予氧氣等離子處理,該結果具有自由之結合手之氧 氣會殘留於表面。 接著在於氮氣等離子中處理該基板1 0 1而形成固定 了上述之自由結合手之氮化物層1 〇 2,使基板表面使之 安定化(P - 3 )。 再在此上面,使用Mo之靶,而導入氬與氮之混合氣 體(A r - N 2 ),而以濺射法而形成鉬氮化物之薄層(第 1 Mo— N 之薄膜)103 (P — 4)。 而後將A r - N 2混合氣體予以排氣,導入氬氣而將 Μ 〇之薄膜1 〇 4予以濺射形成(P — 5 )。又在此後, 再度使用A r - Ν 2混合氣體而形成鉬氮化物之薄層(第2 Mo—N 之薄膜)1〇5 (P — 6)。 對於成膜室之加熱後之絕緣基板之運送係保持真空環 境地實施爲合宜。又上述Mo之薄膜1 0 4之膜厚以 300n m第1 Μ ◦- N之薄膜103及第2 Mo — N之薄膜之薄膜1 〇 5係分別形成爲2 0 ni m之膜厚。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐),i瞻 . Μ···Μ·Ρ ΜΜ····· Η··Ι·Μ^ Ι···ΜΜΙ·· a········ (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 500959 A7 B7 五、發明説明9() Μ ◦- N薄膜乃助益於底層基板之淸淨表面層(經氧 氣等離子處理後氮氣等離子處理之絕緣基板之表面) (請先閱讀背面之注意事項再填寫本頁) 102與Mo薄膜104,及Mo薄膜104與不圖示之 後段之圖案形成而被覆之抗蝕劑(光致抗蝕劑)之雙方之 密著性之提高。但是關於底層基板之密著性係只要有上述 淸淨表面層1 0 2之存在就有效果。又導電性材料係Μ 〇 以外之材料也無妨。 Μ 〇以外之材料即例如鉬、鋁、鉻、鎢,或這些二種 以上之合金或具有與這些同等之特性之金屬材料者。 而後,以習知之方法塗佈抗蝕劑,圖樣之曝光、顯像 、蝕刻、抗鈾劑之剝離等等經過光蝕法技法之各過程而形 成配線等之圖樣。 經濟部智慧財產局員工消費合作社印製 第3圖係說明本發明之導電性薄膜形成用之成膜裝置 之槪略構成之模式圖。此成膜裝置乃爲了形成第1圖所說 明之絕緣基板1 0 1之表面處理層1 〇 2及,在該基板上 形成Mo之薄膜104及第1之Mo- Ν薄膜1〇3,以 及第2 Mo - N薄膜1 〇 5之成膜裝置,係以通常之平 行平板型之等離子處理裝置及負葉式之磁控管濺射裝置所 構成。 使用於絕緣基板1 0 1之表面處理及成膜之圖示裝置 乃以運送室5 0 0及第1真空室5 0 1及第2真空室 5 1 1所構成。運送室5 0 0內設置有運送裝置(機器人 等)°又第1真空室5 0 1內設置有基板載置台5 〇2及 電極504,設有氣體導入機構503及電源505。同 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)—0 m ΊΖ - 500959 A7 B7 五、發明説明彳6 ) 樣’在於第2真空室5 1 1內設置有基板載置台5 1 2及 濺射電極5 1 5。安裝有氣體導入機構5 1 3及電源 5 1 4 °圖中之標號G ;L、G 2、G 3、G 4係開閉可能 之真空閘門。真空閘門G 1、G 4乃隔開運送室5 0 0與 外界(或前段處理裝置之真空閘門、真空閘門G 2即隔開 運送室500與第1真空室501之真空閘門、真空閘門 G 3即隔開運送室5 0 0與第2真空至5 1 1之真空閘門 〇 絕緣基板1 〇 1之表面處理及Μ 〇薄膜1 〇 4,第1 及第2 Mo-Ν薄膜103、 105之形成係分別以獨 立之真空室來實施,而這些處理之間而保持真空環境之下 被運送。 首先絕緣基板1 〇 1係介經運送室而以不圖示之運送 機構而導入於第1真空室5 0 1內,而載置於基板載置台 5 0 2。此時第1真空室5 0 1內即以不圖示之真空排氣 裝置而被抽爲真空。 此時以氣體導入機構5 0 3而以規定之壓力地導入氧 氣。氧氣壓力係例如5 0 P a (帕斯卡),惟這是由投入 之電力,真空室之容積,溫度等等條件而可任意設定。 對於電極5 0 4之投入電力密度係4 k W/m 2,處理 氣體壓力係50Pa。當氧氣壓力達規定之値之後,從電 源5 0 5而對於電極5 0 4供給電力,發生氧氣等離子, 而將絕緣基板1 0 1表面予以氧化處理,此結果,將絕緣 基板1 0 1之表面污染物即成爲氧化物而被去除。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I.«-------I Ί (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -13- 500959
A
7 B 五、發明説明4 ) · 將實施上述之表面淸淨處理之絕緣基板1 0 1 (玻璃 (請先閲讀背面之注意事項再填寫本頁) 基板)與處理前之同種之基板做比較對照,使用飛行時間 型二次離子質量光譜儀(T 0 F - S I M S )做分析。測 定條件係一次離子種:G a ,加速電壓1 5 k V,測定面 積8 0 X 8 0 // m,而測定十離子,結果,如表1 : 經濟部智慧財產局員工消費合作社印製 表1 質量數 二次離子之 組成比 〇2等離子處理基板 對Si訊號強度(%) ------------ 未處理基板對S i 度(%) 27 C2H3 7.47 ___ 9.13 29 C2H5 6.55 7 17 32 CHaN 0.20 ———一 1 · 1 丨 〇 7 1 39 C3H3 4.26 ---u · / 1 _____ 5 20 41 C 3 Η 5 9.46 ^^_10.33 44 C2H6N 1.52 —^2.57 46 C2HbN 1.46 ___ 2.54 55 C4H7 4.40 ___ 4.71 57 C4H9 2.69 ~__3.23 74 C4H12N 0.25 1.72 139 C8H15N2 0.08 ___0.77 38 Si 100.00 ^^_100.00 錄 準 標 家 國一國 適 釐 公 7 29 500959 A 7 B7 五、發明説明ιέ ) 表 1 中,CH6N、C 2 Η 6 N . c 2 Η 8 Ν . C 4 Η i 2 Ν、C 8 Η i 5 Ν 2係與未處理基板相比可知氧氣等 離子處理(表中以〇 2等離子處理基板表示)之對於s i訊 號強度乃大幅度的減少。特別是含有氮之有機物之吸著種 特別的減低。 以上述等離子處理而去除這些不純物污染’由而對底 層密著性有助益。通常’此氧化處理乃儘可能的去除絕緣 基板之表面污染起見過剩的予以實施。此時在於絕緣基板 表面將會有氧氣原子吸著,惟基板本身係氧化物(S i〇2 )因此大部份將具有自由之結合手’表面乃成爲不安定之 狀態,於是繼續於上述氧氣等離子處理而以氮氣等離子處 理絕緣基板1 0 1之表面。 此氮氣等離子處理之程序乃具體的說明如下。 以第1真空室5 0 1之氣體導入機構5 0 3而將A r 氣體混合30% 2N2氣體之A r — 30% N2氣體( A r — N 2氣)導入到規定之壓力,本例係A r - 〇 % N2氣之壓力爲6 0 P a,惟這是業者可任意設定者。 對於電極5 0 4之投入電力密度爲5 kW/m2,處理 氣體壓力爲60Pa,當Ar — 30% N2氣體壓力到達 規定之値之後,繼電源5 0 5對電極5 0 4供給電力,發 生A r - N 2等離子,將絕緣基板1 〇 1之表面予以氮化處 理。又導入氣體係只要能發生氮氣等離子者即任何者均可 以。 將表面予以氮化處理之絕緣基板1 0 1乃藉由運送室 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)_ 15 _ I.,-------11 (請先聞讀背面之注意事項再填寫本頁) 、tx 經濟部智慧財產局員工消費合作社印製 A7
A r 500959 五、發明説明彳6 ) 5 0 0之運送裝置5 5 0而從第1真空室5 0 1以保持真 空環境之狀態下運送至第2真空室5 1 1 ,載置於第2真 空室511之基板512此時第2真空室511內係以不 圖示之真空排氣裝置而抽真空。 此後,以氣體導入機構5 1 3而將A r - 3 0 % N 2 氣體導入到規定之壓力,本例之A r — N2氣體壓力爲 0 · 2 P a ,惟此値係由業者可任意設定,對於靶之投入 電力密度爲30kW/m1 2,處理氣體壓力係〇 . 2Pa。 N 2氣體壓力達到所欲之値之後,由電源5 1 4 對於安裝了 Μ 〇之靶之濺射電極5 1 5供給電力,而將靶 之Μ 〇濺射於絕緣基板1 〇 1。此時在靶5 1 5之表面即 以不圖示之永久磁鐵而形成有適合於磁控管放電之磁場。 此時在於絕緣基板1 0 1上有含於處理中之氮,而與 從革Ε所濺射飛來之Μ 〇粒子一齊形成含有氮之Μ 〇膜 , Iτ (請先聞讀背面之注意事項再填寫本頁) -訂 0 3。(下面簡稱Μ Ν薄膜)。將Μ Ν薄膜 經濟部智慧財產局員工消費合作社印製 1 0 3形成到規定之膜厚後A r氣體來置換原來之處理氣 體再度實施濺射,而在該絕緣基板1 0 1上形成Μ 〇薄膜 1 0 4,再度將處理氣體換爲A r - Ν2氣體而在上述絕緣 基板1 0 1上形成Μ 〇 - N薄膜1 〇 5。而後絕緣基板 1 0 1係由第2真空室5 1 1而移動至運送室5 0 0,而 以不圖不之連送機構而從運送室5 0 0運出至下序之處理 過程。 爲了評鑑如上述的被處理,成膜之Μ 〇薄膜之對於絕 緣基板之密著性起見實施了抓傷試驗。 2 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐)_ ^ g 500959 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明説明(14) 此評鑑方式乃,將被成膜之Μ 〇薄膜之絕緣基板’在 於面內振動,而介經鑽石壓子而對於該薄膜施加負載之力 法。該鑽石壓子之先端曲率半徑係5 // m。 將薄膜之變形,發生傷時之負載做爲臨界貪載而做胃 密著性之指標。得以臨界負載愈大密著性愈高地做判斷。 再者,Μ 〇薄膜對於抗鈾劑之密著性之評鑑即藉由測 定純水之接觸角來實施,接觸角愈小濡馴性愈佳,而可判 斷爲密著性優異。 第4圖乃,Μ 〇薄膜上之由抓傷試驗之臨界負載之測 定結果之說明圖。圖中,臨界負載r爲1 7 OmN以上者 表示實用上不會發生薄膜之剝離之現象者。 本例中,做爲Μ 〇薄膜1 〇 4之對於絕緣基板1 〇 1 之密著性之評鑑,係在Μ 〇薄膜1 0 4之成膜後從第2真 空室5 1 1取出而實施抓傷試驗,而與未形成Μ 〇 - Ν薄 膜1 0 3之比較例進行評價。 做爲處理氣體除使用Ar - 3 0% N2之上述所說明 之成膜,(圖中以黑菱形♦標記)以外,亦針對僅使用 N2氣體(圖中以黑三角標記▲),及使用Ar — 50% N 2之處理氣體之成膜(圖中以黑圓標記#),進行評價。 另外,針對於絕緣基板上不形成Μ 〇 - N薄膜之使用 A r - 5 0 % N2之處理氣體之處理(圖中以A r — 5 Ο % Ν 2 / withoutMoN表示,標記爲〇 ),以及 加熱絕緣基板之後,將Μ 〇薄膜予以成膜之習知之絕 緣基板(圖中以只加熱表示,標記爲黑四角),等也做 本紙張尺度適用中國國家標準(CNS ) Α4規格(210x297公釐) I-------0^----:---1Τ----- (請先閱讀背面之注意事項再填寫本頁) -17- 500959 A7 B7 五、發明説明(15) 評鑑。 (請先閲讀背面之注意事項再填寫本頁) 又於表面處理層(淸淨處理面)1 〇 2之被形成之時 點,以歐傑電子分光分析(A E S )而實施絕緣基板之厚 度方向之元素分析。又對於挾著Mo薄膜之層之Mo - N 薄膜之層亦以A E S而實施深度方向分析。 再者爲了評鑑Μ 〇薄膜1 0 4之抗鈾劑密著性起見, 於Μ 〇 - Ν薄膜1 〇 5之形成完成之後,取出而測定純水 之接觸角。 如第4圖所示,以Ar — 3 0% N2及只用Ns之處 理氣體之處理時,處理時間即使只有2 0秒(s e c )亦 可獲得效果。特別是於A r - 3 0 % N 2之處理時,處理時 間有4 0 s e c以上就可以獲得充分之臨界負載,由此可 知隨著時間之延長效果越能提昇之事實。 又於A r與N 2之混合氣體之氮氣之比例愈高效果愈大 之事實亦可以看出。 黑四角係只用加熱而取出之參照試料。 經濟部智慧財產局員工消費合作社印製 再者比較不形成Μ 〇 — N薄膜1 〇 3之情形時,雖然 形成有Μ 〇 - Ν薄膜者之密著性較優異,惟可知僅有Ν 2之 表面處理層1 0 2也有相當之效果之事實。 將這些表面處理層1 〇 2以AE S分析於深度d ( n m )方向之結果之一部分表示於表2。 表2表示,使用Ar — 30% N2氣體,Ar — 50 % Ν 2氣體,只用N 2氣體以及做爲比較例之習知之使用 Ar氣體之分析結果。 本紙張尺度適用中國國家標準(CNS〉八4規格(2丨〇〆297公釐) -18 - 500959 A7 B7 五、發明説明(16)
----------- (請先閲讀背面之注意事項再填寫本頁) 表2中,以m ο 1 % (原子份率)來表示氮氣濃度。 由表2所示之結果可以知道,所使用之氣體之氮氣濃度愈 高愈能形成高氮濃度之層。又隨著表面起之距離之變大, 氮含量越降低。以只用A r氣體處理之基板當然無法檢測 出有意義之程度之氮。 接著爲了檢證第2 Mo— N薄膜1 〇 5之對於抗蝕 劑之密著性,測定了第2 Μ 〇 — N薄膜1 0 5上之純水 之接觸角。表3就是該結果,表3中表示對於A r -30% N2氣體,Ar — 50% N2氣體,只用N2以 及做爲比較例而以往之使用A r氣體(即沒有第2 Μ 〇 —Ν薄膜)之測定結果。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐〉 、1Τ .曹 經濟部智慧財產局員工消費合作社印製 -19- 500959 A7 B7 經濟部智慧財產局員工消費合作社印製
•......................... I......... ........................ —I— .......................... .....—.......... n I (請先聞讀背面之注意事項再填寫本頁) 訂- 500959 A7 __;____B7 _ 五、發明説明) 表4係,使用A r - 5 0% N2爲處理氣體者做分析 者,由於第2 Mo—N薄膜105之目標膜厚爲20 n m,所以從絕緣基板之表面及從表面之深度方向控制到 1 0 n m可檢出氮成份,惟控制3 0 n m即沒有意義程度 之數値。 下面說明將上述絕緣基板應用於薄膜電晶體型液晶顯 示裝置之實施例。 第5圖係模式的說明依本發明所製作之液晶顯示元件 之薄膜電晶體基板(T F T )之構造例之要部斷面圖。特 別是表示該基板之薄膜電晶體(T F T )之部份)。 圖中構成液晶顯示元件之絕緣基板係使用玻璃基板 301 (通常稱爲SUB1)。在此玻璃基板301之內 面(不圖示之面向基板側:與彩色濾光器基板之間挾持液 晶層之側)具備有氮化物層3 0 2,而在該上層依序疊層 第1 Mo —N處理303及Mo薄膜304以及第2 Μ 〇 - N薄膜3 0 5成膜而形成閘極電極G T。此閘極 電極G Τ仍與閘極配線同時的被形成。 覆罩閘極電極G Τ之上層而覆蓋氮化矽(S i Ν )地 形成閘極絕緣膜3 0 6 ( G I )。而在於閘極電極之上方 而在於閘極絕緣膜3 0 6 ( G I )之上面具有非晶形砂( a _ s i層)及形成於此上層之以磷爲不純物而滲雜之由 非晶形矽(n + a — S i )層所成之半導體層A S。 接觸於半導體層A S之非晶形矽(n + a - S i )層 而依第1 Mo - N薄層,Mo薄層及第2 Mo - N薄 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)-~ ~ I. --------I 1 (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 500959 A7 ___B7 五、發明説明) 層之順序地予以疊層之薄膜所形成之源極或漏極電極 s D 1,及漏極或源極電極S D。 覆罩源極或漏極電極S D 1及漏極或源極電極S D 2 而具有以SiN爲合宜之鈍化層313 (PAS),而介 經開設於此鈍化層3 1 3之穿通孔3 1 4而形成有連接於 源極或漏極電極S D 1之畫素電極3 1 5 ( I Τ Ο 1 )。 並且在於最上層全面地形成有,直接與液晶接觸之指向膜 〇 R 1 1。 如第5圖所示,閘極電極(配線)及源極或漏極電極 S D 1及漏極或源極電極S D 2乃分別以依序疊層第1 Mo-N薄層及Mo薄層以及第2 Mo-N薄層而疊層 之薄膜來形成。 由而與該各電極(配線)之底層(閘極電極或配線時 即玻璃基板3 0 1 ,源極或漏極電極S D 1與漏極或源極 電極S D 2時即半導體層A S及閘極絕緣膜3 0 6 ( G 1 ))之密著性成爲良好,再者爲了圖樣形成之用之與抗蝕 劑之密著性也會成爲良好。 該結果可以抑制閘極電極(配線)或其他同樣之疊層 膜構造而成之電極(配線)與玻璃基板3 0 1或與下層之 薄膜之間之剝離,以及爲了實施蝕刻處理之光蝕技法之抗 蝕劑之密著性。 並且由於採用此構成,配線或電極之圖樣形成成爲正 確可提供製作之成品率,可以獲得可靠性高之大畫面之液 晶顯不兀件。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)~^22 - ~ ------------IΊ (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 500959 A7 __ _ B7 五、發明説明26 ) (請先聞讀背面之注意事項再填寫本頁) 下面參照第6圖乃至第9圖’說明上述第5圖所說明 之構造之液晶顯示元件之薄膜電晶體基板之製作方法之實 施例。 第6圖乃至第9圖乃說明構成依本發明之導電性薄膜 形成用之絕緣基板之薄膜電晶體型液晶顯示元件之薄膜電 晶體基板之製作方法之一實施例之槪略過程圖。第6圖之 (a )至第9圖之(m )係表示該過程順序。 首先使用如第3圖所說明之裝置而如第6 ( a )圖, 在於玻璃基板3 0 1上設置,以氧氣等離子處理及氮氣等 離子處理所形成之由氮化膜所成之淸淨表面層(表面處理 層)3 0 2。以此玻璃基板保持真空狀態地運送至濺射處 理室(第3圖之第2真空室),藉由濺射而連續的成膜 Mo— N薄膜3 0 3/Mo薄膜3 0 4/Mo—N薄膜 305之三層構成之膜(第6 (b)圖)。 對於此玻璃基板塗佈抗蝕劑3 0 6,而經曝光,顯像 而以閘極電極(配線)之形狀地圖樣形化開口(第6 ( c )圖)。 經濟部智慧財產局員工消費合作社印製 介著此抗蝕劑圖樣而以濕式蝕刻、剝離抗蝕劑而形成 閘極電極(配線)3 0 3 G T ( G L )第6 ( d )圖)。 在於第(9 d )圖即以閘極電極3 0 3 ( G T )地予以標 記。 在於形成閘極電極3 0 3 ( G T )之玻璃基板之全面 ,做爲絕緣層地形成S i N膜3 0 6 (第7 ( e )圖)。 而後做爲半導體層地,以等離子C V D法連續形成非晶形 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)~^ 〇3 - ' -- 500959 A7 B7 五、發明説明2$ ) 石夕(a — S i 雜之非晶形矽 層 〇 7 ’接著以磷做爲不純物的予以滲 a — Si)層 308 (第 7 (f)圖 在於半導體膜之上面塗佈抗蝕劑,由曝光、顯像而形 成半導體之島圖樣(第7 ( g )圖)。對此施予乾式蝕刻 加工、剝離抗蝕劑而形成半導體之島(第8 ( η )圖)。 覆罩半導體島,藉濺射法連續的成膜Μ 〇 一 ν薄膜3 0 9/Μο薄膜3 1 0/Μο— Ν薄膜3 1 1之三層構 成之膜(第8(1)圖)。 而後塗佈抗飩劑、曝光、顯像’而形成源極/漏極分 離圖樣(第8 ( j )圖)。並且介著此分離圖樣而以乾式 蝕刻加工來分離Μ Ν薄膜3 0 9
Mo — Ν薄膜3 1 1之三層再將 η Μ 〇薄膜3 1 0 / 一 S i層施予蝕刻 經濟部智慧財產局員工消費合作社印製 經過抗蝕劑剝離之過程,而形成源極配線S D 1及漏極 配線S D 2 (第9 k )圖)。 覆罩這些源極配線S D 1及漏極配線S D 2,而做爲 絕緣膜(鈍化層)而以等離子C V D法而形成s i N膜 313 (第 9 (1)圖)。 再經塗佈抗蝕劑、曝光、顯像、乾式蝕刻、抗触劑之 剝離之各過程,而在純化層3 1 3上形成接觸孔3 1 4。 而形成以介著此接觸孔3 1 4而連接於源極電極s D 1之 各畫素地被分割配置之畫素電極3 1 5 ( I T〇1 )之薄 膜(第9 ( m )圖)。 構成畫素電極315 (IT01)之透明電極即以濺 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐)_ 24 _ (請先閱讀背面之注意事項再填寫本頁)
500959 A7 _B7 五、發明説明) 射來形成銦錫氧化物(I T 0 )。 (請先閲讀背面之注意事項再填寫本頁) 本例乃介經接觸孔3 1 4而將畫素電極3 1 5 (I T〇1 )連接於構成源極電極S D 1之Μ 〇 — N薄膜 3 0 9/Μο薄膜3 1 0/Μο— Ν薄膜3 1 1之三層薄 膜,惟由於有Μ 〇 - Ν薄膜3 1 1之存在而較直接地連接 於Mo層3 1 0而更能達成牢固的結合,再者Mo - Ν薄 膜之電阻値比較低亦是利點之一。 而後做爲與液晶直接接觸之最上層,而形成由聚醯亞 胺所成之指向膜由而可以獲得如第5圖所示之薄膜電晶體 基板(有源基板)。 按爲了確認本發明之效果,以不使用由上述之本發明 之絕緣基板之表面處理或源極電極/漏極電極之三層構造 地製作了同樣之薄膜電晶體基板,結果,發生抗蝕劑圖樣 形成不良,或所成膜之薄膜本身之剝離等,無法獲得耐於 實用之製品。 接著說明適用了本發明之薄膜電晶體型液晶顯示元件 ,及使用此液晶顯示元件之液晶顯示裝置之典型的構成。 經濟部智慧財產局員工消費合作社印製 又本發明乃並非限定於,在於二枚之絕緣基板分別具 備畫素形成用之電極之縱電場方式之有源矩陣型液晶顯示 元件或單純矩陣型液晶顯示元件,而對於一方之基板(薄 膜電晶體基板··或有源矩陣基板)側具備有畫素形成用之 ------- —- ......................… 電極之橫電場方式之有源矩陣型液晶顯示元件之配線或電 極之形成上亦可適用。再者亦不限於液晶顯示元件,在於 高積體半導體裝置之配線圖樣或電極等同樣地可以適用。 本紙張尺度適财關家縣(CNS ) A4規格(21GX297公釐)~ ~ -25 - 500959 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明2έ ) 第1 0圖係說明構成本發明之液晶顯示裝置之液晶顯 示元件,及其週邊之構成之平面圖。又第1 〇圖係所謂 τ Ν方式之有源矩陣型液晶顯示裝置之一畫素近傍之構成 圖。各畫素係被配置於鄰接之二條之掃瞄訊號線(閘極訊 號線或水平訊號線)G L,及相鄰接之二條之映像訊號線 (漏極訊號線或垂直訊號線)D L之交叉領域內(四條之 訊號線所园之領域內)。 各畫素係包含薄膜電晶體T F Τ,透明畫素電極 I 丁 Ο 1及保持容量元件Cadd。掃瞄訊號線G L係延伸於 列方向,於行方向配置有複數條。映像訊號線D L係延伸 於行方向,列方向配置複數條。第1 0圖乃各畫素地做二 個薄膜電晶體T F T,惟也有各畫素之薄膜電晶體一個者 〇 對於此種構成之絕緣基板(玻璃基板:薄膜電晶體基 板(T F T基板))而介著液晶貼合具有共同電極及彩色 濾光器之絕緣基板:彩色濾光器基板(C F基板))以資 組合成液晶顯示元件。T F T基板及C F基板均具有 0 · 7mm程度之厚度。 第1 1圖係說明使用依本發明之液晶顯示元件之液晶 顯示裝置之構成例之分解斜視圖。在於液晶顯示元件 P N L安裝了驅動電路基板者,係以A B C來表示。在此 備有驅動電路基板液晶顯示元件A B S中組入了擴散板或 稜鏡板等之光學片,及背面光等之構件而成之狀態者即稱 之謂液晶顯示模組,第1 1圖表示,此做成爲液晶顯示模 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)_ % _ Ια---------:---.---IT------ (請先閲讀背面之注意事項再填寫本頁) 500959 A7 B7 五、發明説明说 ) 組者’液晶顯示模組M D L係以下述地被構成。 第1 1圖中,SHD係由金屬板所製之屏蔽殼體(亦 稱金屬框架),W D係顯示窗,S P C 1〜4係絕緣間隔 件’ F P C 1、2係多層可撓性電路基板(F P C 1係閘 極側電路基板,F P C 2係漏極側電路基板),H S係爲 了漏極側電路基板F P C 2之接地與屏蔽殼體S H D之電 氣連接而設之由金屬箔所成之薄片接地,P C Β係接口電 路基板,A S Β乃被組合之具有驅動電路基板之液晶顯示 元件,P L N係於貼合之二片之透明絕緣基板之一方之基 板上載置了驅動I C之液晶顯示元件(亦稱液晶顯示面板 ),G C 1及G C 2係橡膠緩衝器,P R S係稜鏡片(本 例係以二片之光學片所構成)。S P S係擴散片,G L B 係光導板,R F S係反射片,S L V係固定擴散片S P S 及稜鏡片P R S之襯套,MC A係以一體成型所形成之下 側殼體(模製殼體),L P係螢光管(通常使用冷陰極螢 光燈),L S係將螢光管L P之光反射至光導板G L B側 之反射器,L P C 1、2係燈電纜,L C T係變流器用之 連接用連接器,G B係支撑螢光管L P之橡膠襯套。 又,BL係由螢光管LP、反射器LS、光導板 GLB、反射片RFS所構成之背面光。介著擴散片 S P S及稜鏡片P R S等之光學片而接地於液晶顯示元件 P L N之背面。此背面光B L乃對於液晶顯示元件P N L 之背面供給均一之光,爲了從該液晶顯示元件P N L之表 面之觀視者,之將液晶之光之透過率之變化做爲映像(畫 本紙張尺度適用中國國家標準(CNS ) A4規格(21 〇 X 297公釐)„ 27 - —--------丨I (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 500959 A7 _______ B7 五、發明説明2合) 像)顯示來認識而設置者。 如第1 1圖所示,疊置下側殼體M C A、背面光B L ,備有驅動電路基板之液晶顯示元件A S B,屏蔽殼體 S H D等而組合成液晶顯示模組M D L。 •第1 2圖係液晶顯示模組M D L之正面圖及側面圖。 露呈於屏蔽殻體S H D之顯示窗WD之領域乃被實施映像 顯示之領域(顯示領域)A R,最表面設有偏光板。屏蔽 殼體S H D與模組殼體M C A係藉由爪之鉚合來固定,該 液晶顯示模組M D L之上邊內部係收容了構成背面光之螢 光管L Ρ,而引出有給電用之燈電纜l P C。 第1 3圖係實裝了依本發明之液晶顯示裝置之電子機 器之一例之顯示監視器之外觀圖。本顯示監視器係由以台 座部所支撑之顯示部所成,在於顯示部有液晶顯示元件 P N L露呈而將畫像或映像做爲可視資訊地予以顯示。 又在於台座部或顯示部中內藏資訊處理裝置本體或電 視受像電路而做爲電腦或電視機亦有可能。 (發明之效果) 如上所說明,依本發明時,可以使導電性薄膜,例如 形成於薄膜電晶體基板上閘極配線(電極)、漏極配線( 電極)、其他之導電性薄膜之,與絕緣基板之密著性(底 層密著性)及源極電極與畫素電極之連結性非常良好,更 能確實的形成配線或電極。提高可靠性,可以提供良品率 之筒品質之液晶顯示元件。 本紙張尺度適用中國國家標準(CNS )八4規格(210X297公釐)~^28 - ~ —J ---―T (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 500959 A7 ______ B7_ 五、發明説明始 ) (請先閲讀背面之注意事項再填寫本頁) 又對於L S I或薄膜電晶體型以外之液晶顯示元件, 以及其他之半導體裝置之配線或電極亦可奏出與上述同樣 之效果者。 圖式之簡單說明 第1圖係說明形成於絕緣基板上之導電性薄膜之構造 之模式斷面圖。 第2圖係說明將第1圖所示之導電性薄膜形成於絕緣 基板上之方法之槪略過程圖。 第3圖係說明爲了形成本發明之導電性薄膜用之成膜 裝置之槪略構成之模式圖。 第4圖係Μ 〇薄膜上之以抓傷試驗之臨界負載之測定 結果之說明圖。 第5圖係模式的說明依本發明所製作之液晶顯示元件 之薄膜電晶體基板(T F Τ基板)之構造例之要部斷面圖 〇 經濟部智慧財產局員工消費合作社印製 第6圖係說明構成依本發明之導電性薄膜形成用之絕 緣基板之薄膜電晶體型液晶顯示元件之薄膜電晶體基板之 製作方法之一實施例之槪略過程圖。 第7圖係說明構成依本發明之導電性薄膜形成用之絕 緣基板之薄膜電晶體型液晶顯示元件之薄膜電晶體基板之 製作方法之一實施例之槪略過程圖。繼續於第6圖者。 第8圖係說明構成依本發明之導電性薄膜形成用之絕 緣基板之薄膜電晶體型液晶顯示元件之薄膜電晶體基板之 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐)_ 29 _ 500959 Μ ___Β7___ 五、發明説明沙 ) 製作方法之一實施例之槪略過程圖。繼續於第7圖者。 第9圖係說明構成依本發明之導電性薄膜形成用之絕 緣基板之薄膜電晶體型液晶顯示元件之薄膜電晶體基板之 製作方法之一實施例之槪略過程圖。繼續於第8圖者。 •第1 0圖係說明構成本發明之液晶顯示裝置之液晶顯 示元件之一畫素及其週邊之構成之平面圖。 第1 1圖係說明使用依本發明之液晶顯示元件之構成 例之分解斜視圖。 第1 2圖係液晶顯示模組M D L之正面圖及側面圖。 第1 3圖係安裝依本發明之液晶顯示裝置之電子機器 之一例之顯示監視器之外觀圖。 (標號說明) 3 13 ( P A S ) 鈍化膜 314 接觸孔 3 1 5 ( L Τ Ο 1 ) 畫素電極 3 1 6 (〇R 1 1 ) 指向膜 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297^5^~ I.^--------丨 Ί (請先閲讀背面之注意事項再填寫本頁) 訂 1 0 1 絕 緣 基 板 1 0 2 . 淸 淨 表 面 層 1 0 3 氮 化 物 層 1 0 4 鉬 ( Μ 〇 ) 薄 膜 1 0 5 鉬 及 氮 之 層 ( Μ 〇 — Ν ) 3 0 1 (S U B 1 ) 玻 璃 基 板 3 0 6 閘 極 絕 緣 膜 ( G I ) 經濟部智慧財產局員工消費合作社印製 500959 A7 B7
五、發明説明4 ) 5 0 0 5 0 1 5 0 2、512 5 0 3、513 5 0 5.5 1 4 5 0 4. 5 1 5 5 11 5 5 0 G T S D 1 S D 2 AS 運送室 第一真空室 基板載置台 氣體導入機構 電源 電極 第2真空室 基板運送機構 閘極電極 源極電極 漏極電極 半導體層 I.^-------丨T (請先閲讀背面之注意事項再填寫本頁)
,1T 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐)_ 31 -

Claims (1)

  1. 500959 公告本『丨::a ===^ W. 5 ,17 Mi. 六、申請專利範圍 I一——..一一 第89124204號專利申請案 中文申請專利範圍修正本 (請先聞讀背面之注意事項再填寫本頁) 民國91年5月修正 1 . 一種形成導電性薄膜用之絕緣基板,對於該被施 予氧氣等離子處理之表面上再施予氮氣等離子處理之表面 實施歐傑( Auger)電子分光分析之氮濃度係1 0莫爾%以 上爲其特徵者。 2 .如申請專利範圍第1項所述之形成導電性薄膜用 之絕緣基板,其中,上述絕緣基板係玻璃基板,且以飛行 時間型二次離子質量光譜儀來分析該經氧氣等離子處理之 後之表面時之二次離子中之vv C Η 6 N +、C 2 Η 6 N +、 C 2 Η 8 Ν + . C 4 Η 1 2 Ν + , C 8 Η 1 5 Ν 2 ""中之至少一種 之對S i+強度爲1 · 5%以下,或上述二次離子之對 S i +強度之總和爲3 · 5 %以下者。 3.—種液晶顯示元件, 經濟部智慧財產局員工消費合作社印製 對於該被施予氧氣等離子處理之表面上,再施予氮氣 等離子處理之玻璃基板之表面實施俄歇電子分光分析之氮 濃度係1 0莫爾%以上之玻璃基板做爲至少一方之基板, 而在上述玻璃基板之表面上具有,依序形成導電性金屬之 氮化物層,及上述導電性金屬層及上述導電性金屬之氮化 物層而形成之疊層配線爲其特徵者。 4 · 一種液晶顯示元件, 以飛行時間型二次離子質量光譜儀分析該經氧氣等離 子處理之玻璃基板之表面之二次離子之中之*CH6N +、 本^張尺度適用中^國家標準(CNS ) A4規格(210X297公釐) 500959 A8 B8 C8 D8 六、申請專利範圍 C 2 Η 6 N +、C 2 Η 8 Ν +、C 4 Η 1 2 Ν + , C 8 Η 1 5 Ν 2 + " 中之一種之對s i +強度爲1 · 5%以下,或上述之二次離 子之對S i +強度之總和爲3 · 5 %以f之玻璃基板上,再 施予氮氣等離子處理之基板做爲一方之基板,而在上述玻 璃基板之表面上具有依序形成,導電性金屬之氮化物層, 及上述導電性金屬層,及上述導電性金屬之氮化物層而形 成之疊層配線,其爲特徵者。 5 ·如申請專利範圍第3項或第4項所述之液晶顯示 裝置,其中上述導電性金屬係鉬。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度逋用中國國家標準(CNS ) A4規格(210义297公釐) -2-
TW089124204A 1999-11-19 2000-11-15 Insulating substrate for forming conductive thin film and liquid crystal display device using the substrate TW500959B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32921299A JP2001147424A (ja) 1999-11-19 1999-11-19 導電性薄膜形成用の絶縁基板およびこの絶縁基板を用いた液晶表示素子

Publications (1)

Publication Number Publication Date
TW500959B true TW500959B (en) 2002-09-01

Family

ID=18218916

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089124204A TW500959B (en) 1999-11-19 2000-11-15 Insulating substrate for forming conductive thin film and liquid crystal display device using the substrate

Country Status (4)

Country Link
US (1) US6674502B1 (zh)
JP (1) JP2001147424A (zh)
KR (1) KR100376015B1 (zh)
TW (1) TW500959B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100750922B1 (ko) * 2001-04-13 2007-08-22 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
KR100848957B1 (ko) * 2001-11-12 2008-07-29 엘지디스플레이 주식회사 액정표시소자의 제조방법
KR100866976B1 (ko) * 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
JP4038485B2 (ja) * 2003-03-12 2008-01-23 三星エスディアイ株式会社 薄膜トランジスタを備えた平板表示素子
KR100669688B1 (ko) * 2003-03-12 2007-01-18 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 평판표시소자
TWI222753B (en) * 2003-05-20 2004-10-21 Au Optronics Corp Method for forming a thin film transistor of an organic light emitting display
US6924239B2 (en) * 2003-10-14 2005-08-02 Texas Instruments Incorporated Method for removal of hydrocarbon contamination on gate oxide prior to non-thermal nitridation using “spike” radical oxidation
TWI258048B (en) * 2004-06-15 2006-07-11 Taiwan Tft Lcd Ass Structure of TFT electrode for preventing metal layer diffusion and manufacturing method thereof
KR20060081470A (ko) * 2005-01-07 2006-07-13 삼성전자주식회사 박막트랜지스터 기판과 그 제조방법
JP2006284887A (ja) * 2005-03-31 2006-10-19 International Display Technology Kk 低抵抗dlc配向膜を備えた液晶セルとその製造方法
US8318554B2 (en) * 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
JP4993938B2 (ja) * 2005-04-28 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI354350B (en) * 2005-05-25 2011-12-11 Au Optronics Corp Copper gate electrode and fabricating method there
CN100374948C (zh) * 2005-06-02 2008-03-12 友达光电股份有限公司 铜导线结构及其制造方法
KR101168729B1 (ko) * 2005-08-16 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
JP4966526B2 (ja) * 2005-09-07 2012-07-04 日立オートモティブシステムズ株式会社 流量センサ
KR101158896B1 (ko) * 2005-10-28 2012-06-25 삼성전자주식회사 박막트랜지스터 기판 및 이의 제조방법과,박막트랜지스터를 갖는 액정표시패널 및 전계발광 표시패널
KR100769833B1 (ko) * 2006-08-14 2007-10-23 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
KR100807557B1 (ko) * 2006-11-10 2008-03-03 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
KR101363714B1 (ko) * 2006-12-11 2014-02-14 엘지디스플레이 주식회사 유기 박막트랜지스터, 그 제조 방법, 이를 이용한 정전기방지 소자, 액정표시장치 및 그 제조 방법
FR2924863B1 (fr) * 2007-12-07 2017-06-16 Saint Gobain Perfectionnements apportes a des elements capables de collecter de la lumiere.
JP5150382B2 (ja) * 2008-06-24 2013-02-20 株式会社アルバック 表示装置用パネル、液晶表示装置、配線形成方法
JP4642891B2 (ja) * 2008-09-25 2011-03-02 株式会社シンクロン 光学フィルターの製造方法
JP5114683B2 (ja) * 2009-09-07 2013-01-09 新日鐵住金株式会社 太陽電池用ガラス基板の裏面電極及びその製造方法
IN2012DN05898A (zh) * 2009-12-18 2015-09-18 First Solar Inc
JP5184592B2 (ja) * 2010-08-05 2013-04-17 日立オートモティブシステムズ株式会社 流量センサ
JP5667027B2 (ja) * 2010-11-02 2015-02-12 富士フイルム株式会社 太陽電池サブモジュール及びその製造方法、電極付き基板
JP2013195414A (ja) * 2012-03-23 2013-09-30 Renesas Electronics Corp 半導体装置の測定方法
TWI467724B (zh) * 2012-05-30 2015-01-01 Innocom Tech Shenzhen Co Ltd 應用於面板的導電結構及其製造方法
KR101517300B1 (ko) * 2013-11-21 2015-05-04 주식회사 유성텔레콤 플라즈마 클리닝을 이용한 증착 타입 휴대폰 안테나 제조방법
CN109979946B (zh) * 2019-03-15 2021-06-11 惠科股份有限公司 一种阵列基板及其制造方法和显示面板
CN211857976U (zh) * 2020-04-16 2020-11-03 北京京东方显示技术有限公司 一种显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4429011A (en) 1982-03-29 1984-01-31 General Electric Company Composite conductive structures and method of making same
US5327001A (en) * 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
US5198392A (en) * 1989-11-20 1993-03-30 Oki Electric Industry Co., Ltd. Method of forming a nitrided silicon dioxide (SiOx Ny) film
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
US6144435A (en) * 1995-04-28 2000-11-07 Canon Kabushiki Kaisha Liquid crystal device, process for producing same and liquid crystal apparatus
JPH09162161A (ja) 1995-12-05 1997-06-20 Nec Corp 金属パターンの製造方法
US6219125B1 (en) * 1996-07-26 2001-04-17 Canon Kabushiki Kaisha Electrode plate, process for producing the plate, for an LCD having a laminated electrode with a metal nitride layer
JP2988399B2 (ja) 1996-11-28 1999-12-13 日本電気株式会社 アクティブマトリクス基板
TW531684B (en) * 1997-03-31 2003-05-11 Seiko Epson Corporatoin Display device and method for manufacturing the same
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100443840B1 (ko) * 1998-09-01 2005-01-13 엘지.필립스 엘시디 주식회사 액정표시장치의제조방법
EP0997926B1 (en) * 1998-10-26 2006-01-04 Matsushita Electric Works, Ltd. Plasma treatment apparatus and method

Also Published As

Publication number Publication date
JP2001147424A (ja) 2001-05-29
KR100376015B1 (ko) 2003-03-15
US6674502B1 (en) 2004-01-06
KR20010051727A (ko) 2001-06-25

Similar Documents

Publication Publication Date Title
TW500959B (en) Insulating substrate for forming conductive thin film and liquid crystal display device using the substrate
US8586988B2 (en) Semiconductor device and manufacturing method thereof
JP5137798B2 (ja) 半導体装置の作製方法
US20050236624A1 (en) Thin film transistor array substrate for liquid crystal display and method of fabricating the same
US6567145B1 (en) Liquid crystal display device having conductive lines formed with amorphous oxide conductive layer on metal layer and method of fabrication thereof
TW573199B (en) Liquid crystal display device
CN101770122A (zh) Tft-lcd阵列基板及其制造方法和测试方法
US8354672B2 (en) Thin film transistor array panel
KR20000076864A (ko) 능동 소자 어레이 기판의 제조 방법
US20170139296A1 (en) Display device and method for manufacturing same
US8059249B2 (en) Flat panel display and chip bonding pad
US7977171B2 (en) Method for fabricating thin film transistor substrate
KR100991367B1 (ko) 표시장치용 검사 모듈
KR100430744B1 (ko) 고집적도대면적lcd디스플레이용tft패널과그제조방법및액정표시장치
WO2015172459A1 (zh) 阵列基板及其制造方法、显示装置
US20090200558A1 (en) Method and apparatus of fabricating liquid crystal display device
JP5339356B2 (ja) 表示装置
US10175518B2 (en) Method for manufacturing display device including a wiring layer of a molybdenum-based material
CN215576035U (zh) 阵列基板、显示面板
KR101298341B1 (ko) 액정표시장치의 어레이 기판 및 그 제조 방법, 그리고액정표시장치의 배선 검사 방법
CN113296316A (zh) 阵列基板、显示面板
KR20160080491A (ko) 표시장치 및 이의 제조방법
KR101127838B1 (ko) 액정 표시 장치
JP2000171814A (ja) 液晶パネル基板の導電性薄膜パターニング方法および装置
KR20070010210A (ko) 박막 트랜지스터 어레이 기판의 검사 장치

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees