KR100361043B1 - 반도체장치의절연막및절연막형성용도포액및절연막의제조방법 - Google Patents

반도체장치의절연막및절연막형성용도포액및절연막의제조방법 Download PDF

Info

Publication number
KR100361043B1
KR100361043B1 KR1019950703605A KR19950703605A KR100361043B1 KR 100361043 B1 KR100361043 B1 KR 100361043B1 KR 1019950703605 A KR1019950703605 A KR 1019950703605A KR 19950703605 A KR19950703605 A KR 19950703605A KR 100361043 B1 KR100361043 B1 KR 100361043B1
Authority
KR
South Korea
Prior art keywords
insulating film
general formula
semiconductor device
forming
represented
Prior art date
Application number
KR1019950703605A
Other languages
English (en)
Other versions
KR960703424A (ko
Inventor
나카노다다시
도쿠나가교지
Original Assignee
가와사키 마이크로 엘렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가와사키 마이크로 엘렉트로닉스 가부시키가이샤 filed Critical 가와사키 마이크로 엘렉트로닉스 가부시키가이샤
Publication of KR960703424A publication Critical patent/KR960703424A/ko
Application granted granted Critical
Publication of KR100361043B1 publication Critical patent/KR100361043B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Organic Chemistry (AREA)
  • Wood Science & Technology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

양호한 막질을 얻을 수 있는 것은 물론이고, 뛰어난 메워넣기 특성, 후막화 및 평탄성이 동시에 달성된 반도체장치의 절연막 및 이 절연막을 형성하는 절연막 형성용 도포액 및 이 절연막의 제조방법을 제공하는 것을 목적으로 한다.
단턱차를 가지는 반도체기판(1)상에, 일반식이 SiH(OR)3의 트리알콕시실란과, 일반식이 SiCH(OR)3의 메틸트리알콕시실란과, 일반식이 Si(OR)4의 테트라알콕시실란을 공가수분해하여서 얻어지는 중합체의 용액을 주성분으로 하는 절연막 형성용 도포액을 도포하고, 건조시킨 후, 불활성가스분위기 중에서 가열경화 함으로써, 일반식이 SiHX(CH3)YO2-(X+Y)/2, (단, 0 <X <1, 0 <Y <1, X + Y ≤1)으로 표시되는 실란화합물로 이루어지는 절연막(6)을 형성한다.

Description

반도체 장치의 절연막 및 절연막 형성용 도포액 및 절연막의 제조방법
종래부터 반도체장치의 미세화 및 고집적화가 진전함에 따라, 소자의 폭과 소자의 간격, 예컨대, 메탈배선의 폭과 그 간격이, 점점 감소하여 오고 있다. 이에 비하여 상기 메탈배선등 소자의 높이는, 배선저항이나 전류밀도를 대폭으로 증가시킬 수 없다고 하는 이유 때문에 거의 감소하고 있지 않다. 따라서, 근년의 반도체 장치에서는, 상기 메탈배선간의 가로방향의 틈새가 좁아지고, 배선의 높이는 여전히 높다고 하는 형상이 되어 있다.
이와 같은 대규모 반도체 집적회로에서는 메탈 배선의 폭에 대한 높이의 애스펙트비가 현저히 증가하고 있다. 또, 이 애스펙트비의 증가 경향은 상기 메탈배선에 한하지 않고, 다른 소자에 있어서도 마찬가지이다.
이와 같은 고 애스펙트비 (high aspect ratio)의 메탈배선등 여러 가지 소자상에 형성되는 층간절연막으로서는, 소자간의 절연을 확보하는 것은 물론이고, 좁은 소자간에 틈새없이 들어가서 이 소자간을 완전히 메워 넣을 수 있는 뛰어난 메워넣기 특성이 요구된다.
그 위에 또, 상기 층간 절연막 형성후에 행하는 리소그래피공정에서의 초점마진을 확보하기 위하여 당해 층간절연막의 표면의 요철을 충분히 완화하는 것이 가능한 뛰어난 평탄화특성도 요구된다.
상기와 같은 좁은 소자간을 메워넣는 것이 가능한 절연막으로서는, 예컨대, 모노실란의 열분해나 플라즈마 분해 등에 의한 화학기상성장법을 이용한 산화규소질 박막이 있다. 그런데, 이 방법으로 형성한 절연막(산화규소질 박막)은, 소자간에 빈틈이 형성되기 쉽고, 충분한 메워넣기 특성이나, 평탄성을 얻을 수 없는 것이 실정이다.
그래서 좁은 소자간에 있어서의 메워넣기 특성에 뛰어난 절연막의 형성방법으로서 특개소 61 - 77695 호 공보에 개시되어 있는 바와 같이 유기실란의 오존산화에 의한 화학기상성장에 의하여 절연막을 형성하는 방법이 있다.
또, 특개평 3 - 203240 호 공보에 개시되어 있는 바와 같이, 스핀온 글라스막(Spin on Glass:이하, [SOG막] 이라고 함)을 포함하는 다층구조의 절연막이 있다. 이 종래예에서는, 상기 SOG막을 두껍게 도포하여도, 이 SOG막에 크랙이 발생하는 것을 방지할 수 있기 때문에 상기 절연막의 평탄화를 달성할 수 있다고 하는 이점을 갖추고 있다.
그 위에 또, 화학기상성장법에 의하여 성막되는 절연막에 의하여 좁은 소자간을 메워넣은 후, 다시 전면에 절연막을 두껍게 성장시키고, 그 후, 화학적 기계연마법(CMP)에 의하여, 불필요한 절연막을 깎아내는 것으로 이 절연막의 평탄화를 달성하는 종래예가 있다.
그런데, 특개소 61-77695 호 공보에 개시되어 있는 방법에 의하여 형성된 절연막은, 좁은 소자간에서의 메워넣기 특성에는 뛰어난 반면, 인접하는 소자와의 간격이 넓은 패드부나 평탄부등에 형성되면, 막두께가 얇아진다고 하는 결점이 있다. 따라서 반도체기판 전역에 걸쳐서 평탄화를 달성할 수 없다고 하는 문제가 있다.
또, 특개평 3-203240 호 공보에 개시되어 있는 방법에 의하여 얻어진 SOG막을 포함하는 다층구조를 갖춘 절연막은, 상기 SOG막에 크랙이 발생하는 일은, 어느 정도 방지되지만, 당해 절연막을 구성하는 다른 막과, 상기 SOG막과의 수축률의 상위 때문에 상기 절연막을 구성하는 SOG 이외의 막에 박리나 크랙이 발생하기 쉬어진다고 하는 문제가 있다. 또, 반도체기판 전역에 걸쳐서 평탄화를 충분히 달성할 수 없다고 하는 문제가 있다.
그리고, 또, 화학기상성장법과 화학적 기계연마법을 조합한 종래예는 조건에 따라서는 반도체기판 전역에서의 평탄화를 확보 할 수 있으나, 그 조건설정이 곤란하다고 하는 문제가 있다. 또, 값비싼 장치가 필요하고, 코스트가 비싸다는 문제도 있다. 또한, 화학적 기계연마에 있어서의 종점검출이 곤란하고, 웨이퍼간에서의 흐트러짐이 크고, 스루풋이 낮다고 하는 문제가 있다. 그 위에 또, 오염이나 파티클 발생 때문에 생산수율이 나쁘다고 하는 문제도 있다.
본 발명은, 반도체장치의 절연막 및 절연막 형성용 도포액 및 절연막의 제조방법에 관한 것으로서, 특히 대규모 반도체집적회로에 형성된 메탈배선간에 배설되는 절연막 및 당해 절연막 형성용 도포액, 및 상기 절연막의 제조방법의 개량에 관한 것이다.
제 1 도(1)은, 본 발명의 실시예에 관계된 반도체장치의 절연막을 형성하는 공정을 나타낸 부분 단면도이다.
제 1 도(2)는, 본 발명의 실시예에 관계된 반도체장치의 절연막을 형성하는 공정을 나타낸 부분 단면도이다.
제 1 도(3)은, 본 발명의 실시예에 관계된 반도체 장치의 절연막을 형성하는 공정을 나타낸 부분 단면도이다.
[실시예]
[발명을 실시하기 위한 최량의 상태]
본 발명에 관계된 실시예에 대하여 설명한다.
먼저, 반도체장치의 절연막을 형성할 때에 사용하는 절연막형성용 도포액을 조합하는 방법에 대하여 설명한다.
순도 99.9%의 테트라에톡시실란(Si(OC2H5)4)과, 순도99.9%의 트리에톡시실란(SiH(OC2H5)3) 및 순도99.9%의 메틸트리에톡시실란(CH3Si(OC2H5)3)을 준비하고, 이것들을 표1에 나타낸 배합량(몰비(%))으로 총량 1몰이 되도록 혼합한다.
또한, 상기 테트라에톡시실란(Si(OC2H5)4)은, 본 발명에서 말하는 바의 일반식 Si(OR)4로 표시되는 테트라알콕시실란에 상당하는 것이며,트리에톡시실란(SiH(OC2H5)3)은, 본 발명에서 말하는 바의 일반식, SiH(OR)3으로 표시되는 트리알콕시실란에 상당하는 것이며, 상기 메틸트리에톡시실란(CH3Si(OC2H5)3)은, 본 발명에서 말하는 바의 일반식, SiCH3(OR)3으로 표시되는 메틸트리알콕시실란에 상당하는 것이다.
표 1
다음에, 얻어진 혼합액에, 물 2몰, 에탄올 1몰, 인산 0.01몰을 첨가하고, 50℃로 24시간 교반하여 공가수분해반응을 하게 한다.
이어서, 얻어진 생성물을 2-에톡시에탄올에 용해하여, 고형분 농도 20%의 절연막 형성용 도포액을 만든다.
다음에, 상기 절연막 형성용 도포액이 도포되는 바탕지를, 이하에 나타낸 방법으로 제조한다.
먼저, 8인치φ 실시콘기판(웨이퍼)을 준비한다.
제 1 도(1)에 도시한 공정에서는, 상기 실리콘기판(1)상에, BPSG (Boron Pho-spharus Silicate Glass)막(2)을, 1.0μm정도의 막두께로 형성한다.
다음에, BPSG막(2)상에, TiN(티탄나이트라이트)막(3)을, 0.1μm정도의 막 두께로 퇴적한다. 이어서, TiN막(3)상에, Al-Cu 합금(알루미늄과 동의합금) 막(4)을, 0.8μm 정도의 막두께로 퇴적한다. 다음에, Al-Cu합금막(4)상에 TiN(티탄나이트라이드)막(3)을, 0.1μm정도의 막두께로 퇴적한다.
이와 같이 하여서, TiN막(3), Al-Cu합금막(4)및 TiN막(5)로 이루어진 3층 구조의 배선막(10)을 형성한다.
다음에, 제 1 도(2)에 도시한 공정에서는, 제 1 도(1)에 도시한 공정에서 얻은 배선막(10)에 패터닝을 하고, 폭이 0.5μm정도, 높이가 1.0μm정도, 배선간 거리(간격)가 0.2μm의 배선(11)을 형성한다.
또한, 본 실시예에서는, 다음의 공정에서 행하는 시험을 위하여, 이 배선(11)이 형성된 반도체기판(1)(웨이퍼)을 18매 만들었다.
이어서, 제 1 도(3)에 도시한 고정에서는, 제 1 도(2)에 도시한 고정에서 얻은 반도체 기판(2)을, 스핀코터에 부착하고, 표 1에 나타낸 배합비의 절연막 형성용 도포액(시료 No.1∼No.18)을, 하기의 조건으로, 1종류씩 도포한다.
(도포조건)
회전수 1000∼7000 회전/분
막두께 1μm
다음에, 상기 각각의 절연막 형성용 도포액이 도포된 18매의 반도체기판(1)을, 150℃정도의 대기중에서 3분간 방치하고, 용매를 휘발시킨다.
이어서, 400℃ 정도의 질소기류중에서 60분간 가열하고, 상기 절연막 형성용 도포액을 경화시켜, 절연막(6) 얻는다.
또한 시료 No.2∼No.11 및 사용 No.13∼No.17을 도포·건조·경화하여 얻어진 절연막은, 일반식 SiHX(CH3)YO2-(X+Y)/2, (단, 0 <X <1, 0 <Y <1, X + Y < 1)으로 표시되는 실란화합물로 구성되어 있다.
다음에, 제 1 도(3)에 도시한 공정에서 얻은 절연막(6)의 수축률을 400℃가열 전후에서의 막두께를 엘리프소미터에 의하여 측정하고, 조사하였다. 또, 절연막(6)의 산소플라즈마 내성을, 애셔처리후의 광학현미경 관찰에 의한 크랙 발생의 유무에 의하여 조사하였다. 또한, 절연막(6)의 평탄선, 균열발생상태, 메워넣기 특성을 주사형 전자현미경으로 절연막(6)의 단면을 관찰하는 것으로 조사하였다.
이 결과 표 2에 나타낸다.
표 2
표 2에서, 본 발명에 관계된 절연막(시료 No.2∼No.11, 시료 No.13∼No.17)은, 절연막의 수축률, 산소 플라즈마 내성, 평탄성, 균열발생상태 및 메워 넣기특성의 모든 것에 있어서 뛰어나 있는 것을 확인할 수 있다.
또, 표 2에서, 비교예인 시료 No.1은, 산소플라즈마내성에 떨어지며, 비교예인 시료 No.12는 균열이 발생하고, 비교예인 시료 No.18은, 수축률이 크고, 평탄성 및 산소플라즈마내성에 떨어지고 있는 것을 알 수 있다.
이 결과에서, 본 발명에 관계된 일반식, SiHX(CH3)YO2-(X+Y)/2, (단, 0 <X <1, 0 <Y <1, X + Y ≤1)으로 표시되는 실란화합물로 구성된 절연막은, 수축률이 작고, 산소플라즈마내성 및 에칭가공성에 뛰어나고 또한 크랙의 발생이 없는 등, 양호한 막질을 얻을 수 있는 것을 물론이고, 뛰어난 메워넣기 특성, 후막화 및 평탄성이 동시에 달성되고 있는 것이 입증되었다.
또한, 본 실시예에서는, 테트라에톡시실란, 트리에톡시실란 및 메틸트리에톡시실란을 공가수분해 반응시켜서 얻어진 중합체의 용액을 주성분으로 하는 절연막 형성용 도포액을 사용하였으나, 에톡시기에 한하지 않고, 일반식, SiH(OR)로 표시되는 트리알콕시실란과, 일반식 SiCH3(OR)3으로 표시되는 메틸트리알콕시실란과를 공가수분해하여 얻어지는 중합체의 용액을 주성분으로 하는 절연막 형성용 도포액이면, 상기와 마찬가지의 효과를 얻을 수 있다.
그리고 또, 일반식 Si(OR)4로 표시되는 테트라알콕시실란과, 일반식 SiH(OR)3으로 표시되는 트리알콕시실란과, 일반식, SiCH3(OR)3으로 표시되는 메틸트리알콕시실란과를 공가수분해하여서 얻어지는 중합체의 용액을 주성분으로 하는 절연막 형성용 도포액이라도, 상기와 마찬가지의 효과를 얻을 수 있다.
또, 본 실시예에서는, 테트라에톡시실란, 트리에톡시실란 및 메틸트리에톡시실란의 혼합액에, 물 2몰, 에탄올 1몰, 인산 0.01몰을 첨가하고 50℃로 24시간 교반하여서 공가수분해반응을 시켰으나, 이에 한하지 않고, 공가수분해반응을 시키기 위한 조건은, 소망에 의하여 임의로 설정하여도 좋다.
또한, 본 실시예에서는, 테트라에톡시실란, 트리에톡시실란 및 메틸트리에톡시실란을 혼합한 후, 공가수분해반응을 행하는 방법에 대하여 설명하였으나, 이에 한하지 않고, 테트라에톡시실란, 트리에톡시실란 및 메틸트리에톡시실란을, 각각 단독으로 가수분해 중합시키고, 이것들을 혼합하여도 좋다.
그리고 또, 본 실시예에서는, 공가수분해반응에 의하여 얻어진 생성물을 2-에톡시에탄올에 용해하여서, 고형분농도 20%의 절연막 형성용 도포액을 만들었으나, 이에 한하지 않고, 절연막 형성용 도포액의 고형분을, 소망에 의하여 임의로 결정하여도 좋고, 또, 상기 생성물을 용해하는 용액은, 당해 생성물이 용해가능하고, 만들어지는 절연막 형성용 도포액의 성질에 지장을 초래하지 않으면, 다른용매를 사용하여도 좋다.
그위에 또, 본 실시예에서는, 상기 절연막 형성용 도포액을 도포하는 밑바탕지로서, 폭이 0.5μm정도, 높이가 1.0μm정도, 배선각 거리가 0.2μm의 배선 패턴을 형성하였으나, 이에 한하지 않고, 본 발명은, 온갖 패턴의 밑바탕지상에 형성하는 절연막으로서 응용하는 것이 가능하며, 또, 배선 이외의 소자가 형성된 밑바탕지에 형성하여도 좋은 것은 물론이다.
그리고, 본 실시예에서는, 1μm정도의 막두께의 절연막(6)을 형성하였으나, 이에 한하지 않고, 절연막(6)의 막두께는, 소망에 의하여 결정하여도 좋다.
그 위에 또, 본 실시예에서는, 스핀코터를 사용하여 절연막 형성용 도포액을 도포하였으나, 이에 한하지 않고, 밑바탕지에 균일하게 절연막 형성용 도포액을 도포하는 것이 가능하면, 다른 방법에 의하여 도포하여도 좋다.
그리고 또, 본 실시예에서는, 반도체기판(1)상에 절연막 형성용 도포액을 도포 건조한 후, 400℃정도의 질소기류중에서 60분간 가열하고, 상기 절연막 형성용 도포액을 경화하였으나, 이에 한하지 않고, 경화시의 분위기는, 불활성가스 분위기중이면 좋다.
[산업상의 이용가능성]
이상 설명하여 온 바와 같이, 청구의 범위 제 1, 2 항에 관계된 반도체장치의 절연막은, 일반식, SiHX(CH3)YO2-(X+Y)/2, (단, 0 <X <1, 0 <Y <1, X + Y ≤1)로 표시되는 실란화합물로 이루어지기 때문에, 당해 절연막중에 Si와 직접 결합하는 H가 도입된 구조로 된다. 이 때문에, 상기 절연막은, Si와 결합하는 0의 평균수가 3이상 4이하로 되고, 나머지의 결합이 Si-H또는 Si-C로 된다. 따라서, 절연막중의 C량을 증가하는 일없이, H량을 증가함으로써 당해 절연막의 수축률을 저감시키고 또한 막을 유연하게 할 수 있다. 이 결과, 수축률이 작고, 산소플라즈마내성 및 에칭가공성에 뛰어나고, 크랙의 발생이 없는 등, 양호한 막질을 얻을 수 있는 것은 물론이고, 뛰어난 메워넣기특성, 후막화 및 평탄성을 동시에 달성할 수 있다.
그리고, 청구의 범위 제 3 항에 관계된 절연막 형성용 도포액은, 일반식, SiH(OR)3으로 표시되는 트리알콕시실란과, 일반식, SiCH3(OR)3으로 표시되는 메틸 트리알콕시실란과를 공가수분해하여 얻어지는 중합체의 용액을 주성분으로 하기 때문에, 밑바탕지 단턱차상에 도포하였을 때에, 이 밑바탕지 단턱차가 좁은 오목부내에도 우선적으로 들어갈 수 있다. 이 때문에, 메워넣기 특성이 향상됨과 동시에 평탄화가 달성된다.
또, 이 절연막 형성용 도포액을 도포· 건조· 경화하는 것으로 얻어진 절연막은, Si와 직접결합하는 H가 도입된 구조로 된다. 이 때문에, 상기 절연막은, Si와 결합하는 0의 수가 3으로 되고, 나머지의 결합이 Si-H 또는 Si-C로 된다. 따라서 상기 절연막중의 C량을 증가하는 일 없이, H량을 증가함으로써 막의 수출률을 저감시키고 또한 막을 유연하게 할 수 있다.
이 결과, 수축률이 작고, 산소플라즈마 내성 및 에칭가공성에 뛰어나고 또한 크랙의 발생이 없는 등, 양호한 막질을 얻을 수 있는 것은 물론이고, 뛰어난 메워넣기 특성, 후막화 및 평탄성을 동시에 달성할 수 있다.
그리고, 청구의 범위 제 4 항에 관계된 절연막 형성용 도포액은, 일반식 SiH(OR)4로 표시되는 테트라알콕시실란과, 일반식, SiH(OR)3으로 표시되는 트리알콕시실란과, 일반식, SiCH3(OR)3으로 표시되는 메틸트리알콕시실란과를 공가수분해하여서 얻어지는 중합체의 용액을 주성분으로 하기 때문에, 밑바탕지 단턱차상에 도포하였을 때에, 이 밑바탕지 단턱차가 좁은 오목부내에도 우선적으로 들어갈 수 있다. 이 때문에, 메워넣기특성이 향상됨과 동시에 평탄화가 달성된다.
또, 이 절연막 형성용 도포액을 도포· 건조· 경화하는 것으로 얻어진 절연막은, Si와 직접결합하는 H가 도입된 구조로 된다.
이 때문에, 상기 절연막은, Si와 결합하는 0의 평균수가 3이상 4이하로 되고, 나머지의 결합이 Si-H 또는 Si-C로 된다. 따라서, 상기 절연막중의 C량을 증가하는 일 없이, H량을 증가함으로써 막의 수축률을 저감시키고 또한 막을 유연하게 할 수 있다.
이 결과, 수축률이 작고, 산소플라즈마내성 및 에칭가공성에 뛰어나고 또한 크랙의 발생이 없는 등, 양호한 막질을 얻을수 있는 것은 물론이고, 뛰어난 메워넣기특성, 후막화 및 평탄성을 동시에 달성할 수 있다.
그리고 또, 청구의 범위 제 8 항에 관계된 절연막의 제조방법은, 청구의 범위 제 3 항 또는 청구의 범위 제 4 항에 관계된 절연막 형성용 도포액을 도포하기 때문에, 밑바탕지 단턱차가 좁은 오목부내에도, 당해 절연막 형성용 도포액을 우선적으로 들어가게 할 수 있음과 동시에, 평탄화를 달성할 수 있다.
또, 상기 도포된 절연막 형성용 도포액을 건조한 후, 불활성가스분위기중에서 가열경화하기 때문에, 이것에 의하여 얻어진 절연막은, Si와 직접결합하는 H가 도입된 구조로 된다. 따라서, 상기 절연막은, Si와 결합하는 0의 평균수가 3이상 4이하로 되고, 나머지의 결합이 Si-H 또는 Si-C로 표시되기 때문에, 절연막중의 C량을 증가하는 일 없이, 막의 수축률을 저감시키고 또한 막을 유연하게 할 수 있다.
이 결과, 수축률이 작고, 산소플라즈마 내성 및 에칭가공성에 뛰어나고, 또한 크랙의 발생이 없는 등, 양호한 막질을 얻을 수 것은 물론이고, 뛰어난 메워넣기특성, 후막화 및 평탄성을 동시에 달성할 수 있다.
본 발명은, 이와 같은 종래의 문제점을 해결하는 것을 과제로 하는 것이며,수축률이 작고, 산소플라즈마내성 및 에칭가공성에 뛰어나고, 또한 크랙의 발생이 없는 등, 양호한 막질을 얻을 수 있는 것은 물론이고, 뛰어난 메워넣기 특성, 후막화(厚膜化) 및 평탄성이 동시에 달성된 반도체장치의 절연막 및 이 절연막을 형성하는 절연막 형성용 도포액 및 이 절연막의 제조방법을 제공하는 것을 목적으로 한다.
이 목적을 달성하기 위하여, 청구의 범위 제 1, 2항 기재의 발명은, 반도체 장치의 절연막에 관한 것으로서,
일반식, SiHx(CH3)YO2-(X+Y)/2
(단, 0 <X <1, 0 <Y <1, X + Y ≤1)
으로 표시되는 실란화합물로 이루어지는 것을 특징으로 하는 반도체 장치의 절연막을 제공하는 것이다.
또, 청구의 범위 제 3 항 기재의 발명은, 반도체장치의 절연막을 형성하는 절연막 형성용 도포액에 관한 것으로서,
일반식, SiH(OR)3로 표시되는 트리알콕시실란과,
일반식, SiCH3(OR)3로 표시되는 메틸트리알콕시실란과,
를 공가수분해(共加水分解)하여서 얻어지는 중합체의 용액을 주성분으로 하는 절연막 형성용 도포액을 제공하는 것이다.
그리고 또, 청구의 범위 제 4 항 기재의 발명은, 반도체장치의 절연막을 형성하는 절연막 형성용 도포액에 관한 것으로서,
일반식, Si(OR)4로 표시되는 테트라알콕시실란과,
일반식, SiH(OR)3로 표시되는 트리알콕시실란과,
일반식, SiCH3(OR)3로 표시되는 메틸트리알콕시실란과,
를 공가수분해하여서 얻어지는 중합체의 용액을 주성분으로 하는 절연막 형성용 도포액을 형성하는 것이다.
또한, 청구의 범위 제 8 항 기재의 발명은, 반도체 장치의 절연막을 형성하는 방법에 관한 것으로서, 소망하는 패턴이 형성된 반도체 기판상에, 청구의 범위 제 3 ∼ 4 항의 어느 항에 기재한 절연막 형성용 도포액을 도포하는 공정과, 상기 도포된 절연막 형성용 도포액을 건조한 후, 불활성가스분위기중에서 가열 경화하는 공정과를 포함하는 것을 특징으로 하는 절연막의 제조방법을 제공하는 것이다.
청구의 범위 제 1, 2항에 관계되는 절연막은,
일반식, SiHX(CH3)YO2-(X+Y)/2, (단, 0 <X <1, 0 <Y <1, X + Y ≤1)
로 표시되는 실란화합물로 이루어지기 때문에, 절연막중에, Si(규소)와 직접 결합하는 H(수소)가 도입된 구조로 된다. 이 때문에 상기 절연막은, 산소 플라즈마 내성 및 에칭가공성을 손상하는 일 없이 그 수축률이 저감된다.
또한, 산소플라즈마 내성과 에칭가공성의 면에서는 Y≤0.8인 것이 적당하고, 또 내크랙성의 면에서는 0.2≤Y가 적당하다.
이하, 그 이유를 말한다.
종래부터 사용되고 있는 통상의 SOG막은, Si와 직접 결합하는 상대로서, O(산소)와 메틸기의 C(탄소)가 있다. Si가 O와만 결합하면 도포막중의 Si-OR 혹은 Si-OH 는 큐어 과정중에 말단기끼리 결합하고, Si-O-Si 의 크로스링크 네트워크가 발달하기 때문에 수축률이 커지고, 또, 경도가 오르기 때문에 막질도 약해진다. 따라서, 크랙이 발생하기 쉽고, 3000Å이상으로는 후막화할 수 없다.
한펀, Si에 메틸기를 최대 Si:C = 2:1 정도가 되기까지 도입하면, 얻어진 절연막의 수축률을 저감시킬 수 있음과 동시에 막을 유연하게 하고, 최대 5000Å 정도의 두께로 성막하는 것이 가능해지지만, 막의 수축률은, 7%정도보다 낮아지지 않는다.
그래서, 더 상기 막의 수축률을 작게 하여 후막화를 하기 위하여, 절연막 중의 C의 함유량(메틸기의 도입량)을 증가하면, 이번에는 산소플라즈마에 쬐었을 때, Si-C결합의 산화분해가 일어나서 산소플라즈마 내성이 저하한다. 또, 에칭 가스에 함유된 CHF3와 반응하여 다량의 플로카본폴리머를 생성하므로, 에칭가공성이 현저하게 저하하여 버린다고 하는 문제가 생긴다.
여기서, 상기 막의 수축률을 저감시키고 또한 막을 유연하게 하는 작용은, 메틸기를 도입하는 것에 따른 C의 존재이다. 즉, 이 C의 존재에 의하여 Si와 결합하는 0의 수가 4에서 3으로 되며, 나머지의 결합이 Si-C로 되는 것으로, 막의 수축률이 저감되고 또한 막의 유연성이 향상한다. 이 작용은, 상기 Si-C대신에 Si-H로 하여도 마찬가지로 얻을 수 있다.
따라서 상기 절연막중에 존재하는 C량을 증가하는 일 없이, H량을 증가함으로써, 막의 수축률을 저감시키고 또한 막을 유연하게 할 수 있다. 이 때문에 산소플라즈마내성 및 에칭가공성을 손상하는 일 없이 절연막의 수축률이 저감되고 후막화가 달성된다.
또한, Si - H 결합을 도입함으로써 Si- H결합의 강력한 소수성의 효과로서, 절연막의 흡수성 및 내수성의 저감을 도모할 수 있다.
또, 함유수분의 저감에 의하여 유전률이 감소하고, 메탈배선간의 층간절연막으로서 사용하였을 때, 기생용량을 저감할 수 있는 효과도 있다.
그리고 청구의 범위 제 3 항에 관계된 절연막 형성용 도포액은, 액체이기 때문에 바탕지 단턱차가 좁은 오목부내에도 우선적으로 들어갈 수 있고 메어넣기 특성이 향상됨과 동시에 평탄화가 달성된다.
또, 이 절연막 형성용 도포액 도포건조하는 것으로 얻어진 절연막은, Si와 직접 결합하는 H가 도입된 구조를 가지고 있기 때문에 당해 절연막은, Si와 결합하는 0의 수가 4에서 3으로 되고, 나머지의 결합이 Si-H 또는 Si-C로 된다. 따라서 절연막중에 존재하는 양을 증가하는 일 없이, H량을 증가함으로써 막의 수축률을 저감시키고 또한 막을 유연하게 할 수 있다. 이 때문에 산소플라즈마 내성 및 에칭가공성을 손상하는 일 없이 절연막의 수축률이 저감되고, 후막화가 달성된다.
여기서 상기 일반식, SiH(OR)3으로 표시되는 트리알콕시실란으로서는, 예컨대 트리메톡시실란, 트리에톡시실란등이 알맞게 사용된다.
또, 상기 일반식, SiCH3(OR)3으로 표시되는 메틸트리알콕시실란으로서는, 메틸트리메톡시실란, 메틸트리에톡시실란등이 알맞게 사용된다.
또, 상기 공가수분해에 있어서, 물 외에, 개미산, 초산, 인산, 염산등의 산을 촉매로 하여서 사용하여도 좋다.
그리고 또, 상기 공가수분해에 있어서, 디메틸에톡시실란이나 페닐트리메톡시실란등, 다른 유기실란류를 개질제로서 첨가하여도 좋다.
또한, 상기 촉매와 개질제의 양방을 첨가하여도 좋다.
상기 공가수분해에 의하여 얻어지는 중합체의 분자량은, 온도, 시간 및 농도등의 축중합방법에 의하여 변화시킬 수 있으나, 상기 분자량이 약 100000을 넘으면 용매에 대하여 불용성으로 되기 때문에, 상기 중합체의 분자량은, 100000이하로 하는 것이 바람직하다.
또, 분자량이 1000미만이면, 가열에 의하여 경화하지 않고 휘발하여 버릴 비율이 증가하기 때문에 분자량은, 1000이상으로 하는 것이 바람직하다.
그리고, 더 바람직하기는 분자량을 1500∼10000정도로 하는 것이 알맞는다.
상기 공가수분해에 의하여 얻어지는 중합체는 여러 가지 용매에 용해가능 하지만 특히, 메탄올, 에탄올, 2-프로판올 등의 저급알콜, 2-에톡시에탄올등의 글리콜에테르류, 메틸이소부틸케톤등의 케톤류, 초산이소부틸등의 카르본산에스테르등을 알맞게 사용할 수 있다. 단 용매의 비점이 낮으면, 건조가 지나치게 빨라서 백화(白化)나 균열을 일으키는 일이 있고, 또, 용매의 비점이 너무 높으면 건조에 장시간을 요하기 때문에 그 비점은 100∼180℃전후의 중비점의 용매를 사용하는 것이 바람직하다.
또, 상기 중합체의 용액의 농도가 지나치게 높으면, 줄무늬나 메워넣기 불량이 발생하기 쉽게 되고, 당해 중합체의 용액의 농도가 지나치게 낮으면, 1회의 도포로 얻어지는 막두께가 얇아져 버린다. 따라서, 상기 중합체의 용액의 농도는 5-50중량%로 하는 것이 알맞는다.
그리고, 청구의 범위 제 4 항에 관계된 절연막 형성용 도포액은, 액체이기 때문에 바탕지 단턱차가 좁은 오목부내에도 우선적으로 들어갈 수 있고 메워 넣기 특성이 향상됨과 동시에 평탄화가 달성된다.
또, 이 절연막 형성용 도포액을 도포건조하는 것으로 얻어진 절연막은, Si직접 결합하는 H가 도입된 구조를 가지고 있기 때문에 당해 절연막, Si와 결합하는 0의 수가 4에서 3으로 되고, 나머지의 결합이 Si-H 또는 Si-C로 된다. 따라서 C량을 증가하는 일 없이, H량을 증가시킴으로써 막의 수축률을 저감시키고 또한 막을 유연하게 할 수 있다.
이 때문에, 산소플라즈마내성 및 에칭가공성을 손상하는 일 없이, 절연막의 수축률이 저감되고, 후막화가 달성된다.
이 절연막 형성용 도포액은, 상기 일반식, Si(OR)4로 표시되는 테트라알콕시실란과, 상기 일반식, SiH(OR)3으로 표시되는 트리알콕시실란 및 상기 일반식, SiCH3(OR)3으로 표시되는 메틸트리알콕시실란을 배합하여, 공가수분해하든가, 혹은, 상기 테트라알콕시실란, 트리알콕시실란 및 메틸트리알콕시실란을, 각각 단독으로 가수분해중합시키고, 이것들을 혼합하여도 좋다.
여기서, 상기 일반식, Si(OR)4로 표시되는 테트라알콕시실란으로서는, 예컨대, 테트라메톡시실란, 테트라에톡시실란 등이 알맞게 사용된다.
또, 상기 일반식, SiH(OR)3으로 표시되는 트리알콕시실란으로서, 청구의 범위 제 2 항에 관계된 작용에서 열거한 것과 마찬가지의 것이 알맞게 사용된다.
그리고 또, 상기 일반식, SiCH3(OR)3으로 표시되는 메틸트리알콕시실란으로서는 청구의 범위 제 3 항에 관계된 작용에서 열거한 것과 마찬가지의 것이 알맞게 사용된다.
그 위에 또, 상기 공가수분해에 있어서도, 청구의 범위 제 2 항에 관계된 작용에서 열거한 촉매나 개질제를 첨가하여도 좋고, 또 이 촉매나 개질제의 양방을 첨가하여도 좋다.
상기 공가수분해에 의하여 얻어지는 중합체의 분자량은, 청구의 범위 제 3 항에 관계된 작용에서 설명한 이유와 마찬가지의 이유에서, 1000이상 100000이하로 하는 것이 바람직하다.
그리고, 더욱 바람직하기는 분자량을 1500∼10000 정도로 하는 것이 알맞는다.
상기 공가수분해에 의하여 얻어지는 중합체에 사용할 수 있는 용매로서는 청구의 범위 제 2 항에 관계된 작용에서 열거한 것을 알맞게 사용할 수 있다. 단 이 경우도, 용매의 비점이 낮으면, 건조가 지나치게 빨라서 백화나 균열을 일으키는 일이 있고, 또, 용매의 비점이 지나치게 높으면 건조에 장시간을 요하기 때문에 그비점은 100∼180℃전후의 중비점의 용매를 사용하는 것이 바람직하다.
또, 상기 중합체의 용액의 농도가 지나치게 높으면, 줄무늬 (striation)나 메워넣기 불량이 발생하기 쉽게 되고, 당해 중합체의 용액의 농도가 지나치게 낮으면, 1회의 도포로 얻어지는 막 두께가 얇아져 버린다. 따라서, 상기 중합체의 용액이 농도는, 5∼50중량%로 하는 것이 알맞는다.
그리고 또, 청구의 범위 제 8 항에 관계된 절연막의 제조방법은, 청구의 범위 제 3 항에 기재한 절연막 형성용 용액을 도포하는 것으로서 바탕지 단턱차(반도체기판상에 형성된 소망패턴)가 좁은 오목부내에, 당해 절연막 형성용 용액을 우선적으로 들어가게 할 수 있다. 따라서, 메워넣기특성이 향상됨과 동시에, 평탄화가 달성된다.
또, 상기 도포된 절연막을 건조한 후, 불활성가스분위기로 가열경화하는 것으로, 산소를 혼입시키는 일 없이, 상기 절연막 형성용 용액이 중합경화한다. 따라서, 상기 절연막 형성용 용액이 중합경화할 때에, 절연막 형성용 용액이 산화하는 일이 없기 때문에, 이 공정에 의하여 얻어진 절연막은, Si와 직접결합하는 H가 도입된 구조로 된다. 따라서, 상기 절연막은, Si와 결합하는 0의 평균수가 3 이상, 4이하로 되고, 나머지의 결합이 Si-H 또는 Si-C로 되고, 막의 수축률을 저감시키고, 또한 막을 유연하게 할 수 있다. 이 때문에, 산소플라즈마 내성 및 에칭가공성을 손상하는 일 없이, 절연막의 수축률이 저감되고, 후막화가 달성된다.
상기 불활성가스로서는, 예컨대, 질소, 아르곤, 수소, 헬륨, 포밍가스등을 알맞게 사용할 수 있다.

Claims (11)

  1. 반도체장치의 절연막으로서,
    일반식, SiHX(CH3)YO2-(X+Y)/2, (단, 0 <X <1, 0 <Y <1, X + Y ≤1)으로 표시되는 실란화합물로 이루어지는 것을 특징으로 하는 반도체장치의 절연막.
  2. 제 1 항에 있어서, 메틸기의 평균수 Y가, 0.2≤Y≤0.8인 것을 특징으로 하는 반도체장치의 절연막.
  3. 반도체장치의 절연막을 형성하는 도포액으로서,
    일반식, SiH(OR)3으로 표시되는 트리알콕시실란과,
    일반식, SiCH3(OR)3으로 표시되는 메틸트리알콕시실란을 공가수분해하여서 얻어지는 중합체의 용액을 주성분으로 하는 절연막형성용 도포액.
  4. 반도체장치의 절연막을 형성하는 도포액으로서,
    일반식, Si(OR)4으로 표시되는 테트라알콕시실란과,
    일반식, SiH(OR)3으로 표시되는 트리알콕시실란과,
    일반식, SiCH3(OR)3으로 표시되는 메틸트리알콕시실란을 공가수분해하여서 얻어지는 중합체의 용액을 주성분으로 하는 절연막 형성용 도포액.
  5. 반도체 장치의 경화된 절연막으로서,
    실리콘 원자 및 이 실리콘 원자와 결합하는 산소 원자, 수소 원자, 및 탄소원자를 가지며,
    실리콘원자와 결합하는 산소원자의 평균수가 3 이상 4 이하이고, 나머지의 결합이 상기 실리콘원자와 수소원자, 혹은 탄소원자 사이의 결합인 실란화합물로 이루어지는 것을 특징으로 하는 반도체 장치의 절연막.
  6. 제 5 항에 있어서, 상기 실리콘원자의 각각에 결합하는 산소원자의 개수가 3이상인 것을 특징으로 하는 반도체 장치의 절연막.
  7. 일반식, SiH(OR)3으로 표시되는 트리알콕시실란과, 일반식, SiCH3(OR)3으로 표시되는 메틸트리알콕시실란을 공가수분해하여서 얻어지는 중합체의 용액을 주성분으로 하는 절연막형성용 도포액을 도포후, 불활성가스분위기 중에서 가열경화함으로써 형성된 반도체 장치의 절연막.
  8. 일반식, SiH(OR)4으로 표시되는 테트라알콕시실란과, 일반식, SiH(OR)3으로 표시되는 트리알콕시실란과, 일반식, SiCH3(OR)3으로 표시되는 메틸트리알콕시실란을 공가수분해하여서 얻어지는 중합체의 용액을 주성분으로 하는 절연막형성용 도포액을 도포후, 불활성가스분위기 중에서 가열경화함으로써 형성된 반도체 장치의 절연막.
  9. 반도체 장치의 절연막을 형성하는 방법으로서, 일반식, SiH(OR)3으로 표시되는 트리알콕시실란과, 일반식, SiCH3(OR)3으로 표시되는 메틸트리알콕시실란을 공가수분해하여서 얻어지는 중합체의 용액을 주성분으로 하는 절연막형성용 도포액을 반도체 기판상에 도포하고, 불활성가스 분위기 중에서 가열 경화하는 것을 특징으로 하는 반도체 장치의 절연막의 형성방법.
  10. 반도체 장치의 절연막을 형성하는 방법으로서, 일반식, Si(OR)4으로 표시되는 테트라알콕시실란과, 일반식, SiH(OR)3으로 표시되는 트리알콕시실란과, 일반식, SiCH3(OR)3으로 표시되는 메틸트리알콕시실란을 공가수분해하여서 얻어지는 중합체의 용액을 주성분으로 하는 절연막형성용 도포액을 반도체 기판상에 도포하고, 불활성가스 분위기 중에서 가열경화하는 것을 특징으로 하는 반도체 장치의 절연막의 형성방법.
  11. 제9항 또는 제10항에 있어서, 상기 가열경화는 산소를 혼입하지 않고 행하여지는 것을 특징으로 하는 반도체 장치의 절연막의 형성방법.
KR1019950703605A 1993-12-27 1994-12-27 반도체장치의절연막및절연막형성용도포액및절연막의제조방법 KR100361043B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-331454 1993-12-27
JP33145493 1993-12-27

Publications (2)

Publication Number Publication Date
KR960703424A KR960703424A (ko) 1996-08-17
KR100361043B1 true KR100361043B1 (ko) 2003-04-10

Family

ID=18243834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950703605A KR100361043B1 (ko) 1993-12-27 1994-12-27 반도체장치의절연막및절연막형성용도포액및절연막의제조방법

Country Status (4)

Country Link
US (3) US6423651B1 (ko)
EP (1) EP0686680A4 (ko)
KR (1) KR100361043B1 (ko)
WO (1) WO1995018190A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101036803B1 (ko) 2009-07-20 2011-05-25 서울대학교산학협력단 전자빔 리소그라피용 레지스트 및 전자빔 리소그라피용 레지스트 현상방법

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0686680A4 (en) * 1993-12-27 1996-07-24 Kawasaki Steel Co INSULATING FILM FOR SEMICONDUCTOR DEVICES, COATING FLUID USED TO FORM THE FILM, AND PROCESS FOR PRODUCING SAID FILM
JP2751863B2 (ja) * 1995-03-22 1998-05-18 日本電気株式会社 Ｓｏｇ材料およびこれを用いた半導体装置の製造方法
US6143855A (en) * 1997-04-21 2000-11-07 Alliedsignal Inc. Organohydridosiloxane resins with high organic content
US6015457A (en) * 1997-04-21 2000-01-18 Alliedsignal Inc. Stable inorganic polymers
US6743856B1 (en) 1997-04-21 2004-06-01 Honeywell International Inc. Synthesis of siloxane resins
EP1826231A3 (en) * 1997-04-21 2007-09-12 AlliedSignal Inc. Organohydridosiloxane Resins With High Organic Content
US6218497B1 (en) 1997-04-21 2001-04-17 Alliedsignal Inc. Organohydridosiloxane resins with low organic content
JP3977896B2 (ja) * 1997-05-28 2007-09-19 新日本製鐵株式会社 低誘電率材料
US5866945A (en) * 1997-10-16 1999-02-02 Advanced Micro Devices Borderless vias with HSQ gap filled patterned metal layers
US6261365B1 (en) * 1998-03-20 2001-07-17 Tokyo Electron Limited Heat treatment method, heat treatment apparatus and treatment system
US6177199B1 (en) 1999-01-07 2001-01-23 Alliedsignal Inc. Dielectric films from organohydridosiloxane resins with low organic content
US6218020B1 (en) 1999-01-07 2001-04-17 Alliedsignal Inc. Dielectric films from organohydridosiloxane resins with high organic content
JP2001044202A (ja) * 1999-07-30 2001-02-16 Nec Corp 半導体装置及びその製造方法
US6472076B1 (en) 1999-10-18 2002-10-29 Honeywell International Inc. Deposition of organosilsesquioxane films
US6440550B1 (en) 1999-10-18 2002-08-27 Honeywell International Inc. Deposition of fluorosilsesquioxane films
KR100683428B1 (ko) * 1999-10-25 2007-02-20 다우 코닝 코포레이션 용액 용해도와 안정성이 우수한 실리콘 수지 조성물
US6313045B1 (en) * 1999-12-13 2001-11-06 Dow Corning Corporation Nanoporous silicone resins having low dielectric constants and method for preparation
JP3615979B2 (ja) * 2000-01-18 2005-02-02 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP4613393B2 (ja) * 2000-05-29 2011-01-19 Ｊｓｒ株式会社 膜形成用組成物の製造方法、膜形成用組成物および絶縁膜形成用材料
JP4745490B2 (ja) * 2000-09-13 2011-08-10 宇部日東化成株式会社 シリカ系コーティング剤、シリカ薄膜の製造方法およびシリカ薄膜
JP2001131479A (ja) * 2000-10-30 2001-05-15 Tokyo Ohka Kogyo Co Ltd シリカ系被膜形成用塗布液
TW548327B (en) * 2002-06-25 2003-08-21 Ind Tech Res Inst SOG materials for anodic bonding spacer
JP5128044B2 (ja) * 2003-12-10 2013-01-23 東京応化工業株式会社 シリコン基板又は金属配線パターンが設けられたシリコン基板被覆用シリカ系被膜形成用材料の製造方法
WO2005122228A1 (en) * 2004-06-07 2005-12-22 Dow Global Technologies Inc. Method for preparing a gap-filling dielectric film
US7838615B2 (en) * 2004-12-17 2010-11-23 Dow Corning Corporation Siloxane resin coating
JP4935111B2 (ja) * 2006-02-22 2012-05-23 富士通株式会社 絶縁膜形成用組成物、半導体装置用絶縁膜、その製造方法および半導体装置
KR20110013148A (ko) 2009-07-31 2011-02-09 주식회사 에이피엠 피막 형성용 도포 조성물 및 그 조성물이 도포되는 피막
JP6767442B2 (ja) * 2018-08-24 2020-10-14 株式会社東芝 測定器、エッチングシステム、シリコン濃度測定方法、及びシリコン濃度測定プログラム

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1472047A (fr) 1965-06-29 1967-03-10 Soc Ind Des Silicones Polycondensats de silanes et procédé de préparation desdits polycondensats
US3615272A (en) 1968-11-04 1971-10-26 Dow Corning Condensed soluble hydrogensilsesquioxane resin
GB1604414A (en) 1977-07-27 1981-12-09 Raychem Ltd Silicone resin
US4349609A (en) 1979-06-21 1982-09-14 Fujitsu Limited Electronic device having multilayer wiring structure
EP0076656B1 (en) * 1981-10-03 1988-06-01 Japan Synthetic Rubber Co., Ltd. Solvent-soluble organopolysilsesquioxanes, processes for producing the same, and compositions and semiconductor devices using the same
JPS6086017A (ja) 1983-10-17 1985-05-15 Fujitsu Ltd ポリハイドロジエンシルセスキオキサンの製法
JPS60118760A (ja) 1983-11-30 1985-06-26 Fujitsu Ltd コ−ティング用ポリオルガノシロキサン組成物
JPS6177695A (ja) 1984-09-20 1986-04-21 Applied Material Japan Kk 気相成長方法
US4670299A (en) 1984-11-01 1987-06-02 Fujitsu Limited Preparation of lower alkyl polysilsesquioxane and formation of insulating layer of silylated polymer on electronic circuit board
JPH0791509B2 (ja) * 1985-12-17 1995-10-04 住友化学工業株式会社 半導体用絶縁膜形成塗布液
JPH083074B2 (ja) 1986-11-18 1996-01-17 東京応化工業株式会社 シリカ系被膜形成用塗布液
JPH01302823A (ja) 1988-05-31 1989-12-06 Fujitsu Ltd 半導体基板の平坦化方法
JPH0222475A (ja) * 1988-07-08 1990-01-25 Nec Corp 絶縁膜形成溶液および半導体装置の製造方法
US5096990A (en) * 1988-10-19 1992-03-17 Tomoegawa Paper Co., Ltd. Resin composition for inner coat of semiconductor chip
US4999397A (en) * 1989-07-28 1991-03-12 Dow Corning Corporation Metastable silane hydrolyzates and process for their preparation
US5010159A (en) 1989-09-01 1991-04-23 Dow Corning Corporation Process for the synthesis of soluble, condensed hydridosilicon resins containing low levels of silanol
JPH03188179A (ja) * 1989-12-15 1991-08-16 Hitachi Chem Co Ltd シリカ系被膜形成用塗布液，半導体基板の製造法および半導体デバイス
JPH03203240A (ja) 1989-12-28 1991-09-04 Fujitsu Ltd 半導体装置の製造方法
US5059448A (en) * 1990-06-18 1991-10-22 Dow Corning Corporation Rapid thermal process for obtaining silica coatings
US5527872A (en) * 1990-09-14 1996-06-18 At&T Global Information Solutions Company Electronic device with a spin-on glass dielectric layer
US5063267A (en) * 1990-11-28 1991-11-05 Dow Corning Corporation Hydrogen silsesquioxane resin fractions and their use as coating materials
US5194928A (en) * 1991-01-14 1993-03-16 International Business Machines Corporation Passivation of metal in metal/polyimide structure
US5445894A (en) 1991-04-22 1995-08-29 Dow Corning Corporation Ceramic coatings
US5145723A (en) 1991-06-05 1992-09-08 Dow Corning Corporation Process for coating a substrate with silica
JPH0586330A (ja) * 1991-09-27 1993-04-06 Toray Dow Corning Silicone Co Ltd シリコーンレジン被膜形成剤
US5540448A (en) * 1992-02-25 1996-07-30 Heinzen; Ralph Seal with electrical conductor wear indicator
JP3174416B2 (ja) 1992-12-10 2001-06-11 ダウ・コ−ニング・コ−ポレ−ション 酸化ケイ素膜の形成方法
JP3174417B2 (ja) 1992-12-11 2001-06-11 ダウ・コ−ニング・コ−ポレ−ション 酸化ケイ素膜の形成方法
JP3210457B2 (ja) * 1992-12-14 2001-09-17 ダウ・コ−ニング・コ−ポレ−ション 酸化ケイ素膜の形成方法
US5380555A (en) * 1993-02-09 1995-01-10 Dow Corning Toray Silicone Co., Ltd. Methods for the formation of a silicon oxide film
TW257785B (ko) 1993-05-17 1995-09-21 Dow Corning
US5320868A (en) 1993-09-13 1994-06-14 Dow Corning Corporation Method of forming SI-O containing coatings
US5441765A (en) 1993-09-22 1995-08-15 Dow Corning Corporation Method of forming Si-O containing coatings
JP2739902B2 (ja) 1993-09-30 1998-04-15 東京応化工業株式会社 酸化ケイ素系被膜形成用塗布液
EP0686680A4 (en) * 1993-12-27 1996-07-24 Kawasaki Steel Co INSULATING FILM FOR SEMICONDUCTOR DEVICES, COATING FLUID USED TO FORM THE FILM, AND PROCESS FOR PRODUCING SAID FILM

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101036803B1 (ko) 2009-07-20 2011-05-25 서울대학교산학협력단 전자빔 리소그라피용 레지스트 및 전자빔 리소그라피용 레지스트 현상방법

Also Published As

Publication number Publication date
EP0686680A4 (en) 1996-07-24
US6828258B2 (en) 2004-12-07
KR960703424A (ko) 1996-08-17
US6423651B1 (en) 2002-07-23
WO1995018190A1 (en) 1995-07-06
US20020158310A1 (en) 2002-10-31
EP0686680A1 (en) 1995-12-13
US20040209455A1 (en) 2004-10-21

Similar Documents

Publication Publication Date Title
KR100361043B1 (ko) 반도체장치의절연막및절연막형성용도포액및절연막의제조방법
EP1035183B1 (en) Coating fluid for forming low-permittivity silica-based coating film and substrate with low-permittivity coating film
EP0992556B1 (en) Coating liquid for forming silica-based film having low dielectric constant and substrate having film of low dielectric constant coated thereon
JP3078326B2 (ja) 絶縁膜形成用塗布液およびその製造方法ならびに半導体装置用絶縁膜の形成方法およびこれを適用する半導体装置の製造方法
KR100751990B1 (ko) 극저 유전 상수를 갖는 박막을 캡핑하는 방법 및 이로부터 제조된 기판
EP0997497B1 (en) Alkoxysilane/organic polymer composition for thin insulating film production and use thereof
EP1026213B1 (en) Coating fluid for forming low-permittivity silica-based coating film and substrate with low-permittivity coating film
KR101222428B1 (ko) 폴리유기실록산 유전 물질
KR100671850B1 (ko) 다공질 필름의 개질 방법 및 개질된 다공질 필름 및 그 용도
US20050173803A1 (en) Interlayer adhesion promoter for low k materials
WO2001082357A1 (en) Method for sealing fine groove with siliceous material and substrate having siliceous coating formed thereon
KR20020025992A (ko) Ｕｌｓｉ 적용에 사용되는 실록산 중합체로 처리된나노다공성 실리카
KR100727277B1 (ko) 저유전율 다공질 실리카질 막 및 당해 막이 형성되어 있는 반도체 장치
KR20030038720A (ko) 낮은 유전율 다공질 실리카질막, 반도체 장치 및 코팅조성물
WO2007053407A2 (en) Thick crack-free silica film by colloidal silica incorporation
EP2071616A1 (en) Composition for forming siliceous film and process for producing siliceous film from the same
JP2009091545A (ja) シリカ系被膜形成用塗布液、その調製方法および該塗布液から得られるシリカ系絶縁膜
JP2006229221A (ja) 絶縁膜形成用塗布液および半導体装置用絶縁膜の形成方法
KR20050016505A (ko) 유기실록산
WO1995018190A9 (ko)
JP3784344B2 (ja) 絶縁膜形成用塗布液および半導体装置用絶縁膜の形成方法
JP2005175396A (ja) ダマシン法を用いた配線の形成方法及び該配線形成に用いるシリカ系被膜形成用塗布液
KR20050090978A (ko) 저 ｋ 재료용 중간층 접착 촉진제

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071026

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee