KR20050090978A - 저 ｋ 재료용 중간층 접착 촉진제 - Google Patents

저 ｋ 재료용 중간층 접착 촉진제 Download PDF

Info

Publication number
KR20050090978A
KR20050090978A KR1020057004847A KR20057004847A KR20050090978A KR 20050090978 A KR20050090978 A KR 20050090978A KR 1020057004847 A KR1020057004847 A KR 1020057004847A KR 20057004847 A KR20057004847 A KR 20057004847A KR 20050090978 A KR20050090978 A KR 20050090978A
Authority
KR
South Korea
Prior art keywords
dielectric layer
adhesion promoting
film
porous
composition
Prior art date
Application number
KR1020057004847A
Other languages
English (en)
Inventor
빅터 루
로저 와이. 레웅
웬야 판
아난스 나만
데-링 주우
Original Assignee
허니웰 인터내셔널 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 허니웰 인터내셔널 인코포레이티드 filed Critical 허니웰 인터내셔널 인코포레이티드
Priority to KR1020057004847A priority Critical patent/KR20050090978A/ko
Publication of KR20050090978A publication Critical patent/KR20050090978A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Abstract

본 발명은 다층 유전체 구조의 제조 및 이러한 구조를 포함하는 반도체 장치 및 집적 회로에 관한 것이다. 본 발명의 구조는 다공성 유전층을 중간 접착 촉진 유전층에 의해 실질적으로 비다공성인 캡핑층에 부착시켜 제조된다. 다층 유전구조는 다공성이 약 10%이상인 다공성 유전층; 다공성이 약 10%이하인 다공성 유전층 상의 접착 촉진 유전층; 및 상기 접착 촉진 유전층 상의 실질적으로 비다공성 캡핑층으로 이루어진다.

Description

저 Ｋ 재료용 중간층 접착 촉진제{Interlayer Adhesion Promoter For Low K Materials}
본 발명은 다층 유전체 구조의 제조 및 이러한 구조를 포함하는 반도체 장치 및 집적회로에 관한 것이다. 본 발명의 구조는 중간 접착 촉진 유전층에 의해 실질적으로 비다공성인 캡핑층에 다공성 유전층을 부착하여 제조된다.
집적회로의 특징적인 크기가 0.15㎛이하로 감소됨에 따라서, 중간 RC 지연, 전력 소비 및 시그널 혼선으로 인한 문제의 해결이 점점 어려져지고 있다. 중간유전체(ILD) 및 금속간 유전체(IMD) 적용을 위한 저유전 상수 물질의 집적화는 이러한 문제의 해결을 도울 것으로 기대된다. 이 기술분야에서는 집적회로에 저유전 상수 물질을 적용하고자 시도하였으나, 집적 회로의 제조에 사용되는 이러한 물질의 처리방법 및 유전 및 기계적 성질을 모두 최적화하는 데는 추가적인 개선이 요구되어 왔다.
저유전 상수를 갖는 일 종류의 물질은 스핀-온-졸-겔 기술에 의해 실리콘-함유 예비 중합체로부터 제조되는 나노다공성 실리카 필름이다. 공기는 유전상수가 1이며, 공기를 나노미터-크기의 공극구조를 갖는 적합한 실리카 물질에 도입하는 경우, 이러한 필름은 상대적으로 낮은 유전상수("k")를 갖는 것으로 제조될 수 있다. 나노다공성 실리카 물질은 이러한 물질은 모듈러스 및 스터드 풀(stud pull) 데이타가 나타내는 바와 같이 높은 기계적 강도를 갖기 때문에 관심이 집중되고 있다. 기계적 특성은 다공성 필름의 공극 크기 분포를 조절하여 최적화될 수 있다. 나노 다공성 실리카 물질은 공극크기, 이에 따른 결과 필름 물질의 밀도, 기계적 강도 및 유전상수의 조절이 가능하기 때문에 관심이 집중된다. 낮은 k 뿐만 아니라, 나노다공성 필름은 900℃로의 열 안정성; 실질적으로 작은 공극 크기; 반도체에 광범위하게 사용되는 물질로부터의 제조; 광범위에 대한 유전 상수의 "튠(tune)") 성질; 및 통상적인 스핀-온 유리 처리에 사용되는 것과 유사한 도구를 사용하여 이루어질 수 있는 용착을 포함하는 다른 잇점을 제공한다.
이에 따라, 실리카 물질의 높은 다공성으로 비-다공성 필름인 동일한 물질로부터 이용가능한 것보다 낮은 유전상수가 유도된다. 추가의 잇점은 추가의 조성물 및 공정이 나노다공성 필름의 제조에 사용되면서 물질의 상대적인 밀도를 변화시킨다는 것이다. 다른 물질은 회로의 특정 크기보다 실질적으로 작은 공극, 다공성과 관련된 강도 감소의 조절 필요성, 및 유전상수에 대한 표면 화학의 역할 및 환경적 안정성을 모두 갖는 필요성을 포함한다.
나노 다공성 실리카 필름은 다양한 방법으로 제조되어 왔다. 예를 들어, 나노다공성 필름은 용매 및 실리카 전구체의 혼합물을 사용하여 제조되며, 이는 목적에 적합한 기판상에 용착된다. 일반적으로, 예를 들어, 스핀-온-유리 조성물의 형태의 전구체를 기판에 적용한 다음, 나노미터-크기의 공극을 포함하는 유전 필름을 형성하기 위한 방식으로 중합된다. 이러한 나노다공성 필름을, 예를 들어, 스핀-코팅을 사용하여 형성하는 경우, 상기 필름 코팅은 일반적으로 산 또는 염기 촉매 및 물과 촉매화되어 초기 가열 단계 도중에 중합/겔화("에이징")을 일으킨다. 공극 크기 선택을 통해 최대의 강도를 달성하도록, 저분자량의 포로겐이 사용된다.
밀도(또는 반대로, 다공성)가 물질의 유전 상수를 조절하는 나노 다공성 필름의 중요한 매개변수이며, 이러한 성질은 과도한 공기갭을 갖는 다공성이 100%인 것으로부터, 다공성 0%인 고밀 실리카까지 연속적인 스펙트럼에 대하여 쉽게 변화된다. 밀도가 증가함에 따라서, 유전상수 및 기계적 강도는 증가하지만 반대로 다공성의 정도는 감소된다. 나노다공성 필름의 밀도 범위는 원하는 저유전 상수의 범위와 원하는 적용에 적합한 기계적 특성 사이를 최적화되도록 조절해야 한다.
다공성 저 k 물질의 집적화에 있어서 가장 어려운 점은, CVD("화학적 증착") 또는 스핀-온 유리를 CVD 캡핑층 또는 금속 차단물질에 접착시키는 것이다. 접착성을 증가시키는 방법으로는 아르곤 또는 헬륨과 같은 비-반응성 가스를 사용하여 표면 예비-처리로 ILD 표면 거칠기의 증가; 반응성 이온 에칭, 산화/환원 에칭 또는 회화(ashing)에 의한 표면화학의 개질; 및 NH3를 이용한 필름의 예비처리를 포함한다. 표면 화학을 개질하는 방법의 위험성은 표면 예비-처리가 물질의 표면 및 벌크의 화학적 특성을 모두 변화시킨다는 것이다. 이에 따라서, 유전상수, 열 안정성 및 화학적 안정성과 같은 다른 필름 특성을 손상시킬 수 있다. 또한, 에칭에 사용되는 가스는 ILD내에 바람직하지 않은 불소 함유 잔류물을 남기는 불소를 함유한다. NH3를 이용한 필름의 예비-처리의 단점은 어떠한 질소 함유 잔류물이 완전히 제거되지 않은 경우에 리소그라피 단계에서 잠재적으로 독성일 수 있다는 것이다. 따라서, ILD 또는 IMD 및 캡핑 또는 금속 차단물질 사이의 접착성을 증가시킬 수 있는 접착 촉진제 층의 개발이 요구되고 있다. 이러한 접착 촉진제는 또한 ILD의 필름 성질에 역효과를 미치지 않을 것이며, 집적 단계 도중에 악영향이 없을 것이다.
본 발명의 구조의 필수적인 요소는 다공성 ILD 또는 IMD가 접착 촉진층과 우수한 접착성을 가져야 하는 것이다. 본 발명은 접착 촉진제 층으로서 고밀 스핀-온, 저 k물질을 사용한다. 이러한 고밀 물질은 캡핑 물질 또는 금속 차단 물질과 긴밀하게 접촉된다.
도 1은 고정된 NANOGLASS®E 재료의 실리콘 카바이드 두께 및 접착 촉진제 두께에 대한 테이프 시험 수득율(통과%)의 상호관계를 나타내는 그래프이다.
분석시험 방법:
유전상수: 유전상수는 경화된 층위에 얇은 알루미늄층을 코팅한 다음 1MHz에서 전기용량-전압 측정하고 상기 층 두께를 기준으로 k값을 계산하여 측정되었다.
평균 공극 크기 직경: 다공성 샘플의 N2 등온선을 UHP(초고순도 상업용 가스) N2를 사용하는 Micromeretics ASAP 2000 자동 등온선 N2 수착(sorption) 장치로, 77°K의 액상 N2에서 샘플 튜브를 침윤시킨 샘플을 이용하여 측정되었다.
샘플을 제조하기 위해, 물질을 먼저 표준 처리 조건을 사용하여 실리콘 웨이퍼에 용착시켰다. 각각의 샘플에 대하여, 3개의 웨이퍼를 필름 두께를 약 6000옹스트롬으로 제조하였다. 그 다음 상기 필름을 면도칼(razor) 블레이드로 스크랩핑하여 상기 웨이퍼로부터 제거하여 분말 샘플을 발생시켰다. 이러한 분말 샘플을 칭량하기 전에 오븐에서 180℃로 예비건조하고, 내부 직경이 10mm인 샘플 튜브에 조심스럽게 부은 다음 >3시간동안 0.01 토르에서 탈기하였다.
그 다음, N2의 흡착 및 탈착의 분석이 더이상 요구되지 않을 때까지 5초의 평형 간격으로 자동 측정하였다. 등온선의 측정에 요구되는 시간은 샘플의 질량, 샘플의 공극 부피, 측정된 데이타 포인트의 수, 평형 간격 및 P/Po 허용오차에 비례하였다. (P는 샘플 튜브내의 샘플의 실제 압력이다. Po는 기계 외부의 상압이다.) 기계로 N2 등온선을 측정하고 N2 대 P/Po를 플롯하였다.
외관 BET(Brunauer, P.H. Emmett, E. Teller; J. Am, Chem. Soc. 60 309-319(1938)에 개시된 고체 표면상의 다-층 가스 흡착을 위한 Brunauer, Emmett, Teller 방법) 표면적을 R2 피트>0.9999를 나타내는 BET식의 선형 섹션을 사용하는, BET 이론을 사용하여 N2 흡착 등온선의 하부 P/Po 영역으로부터 계산하였다.
공극 부피는 응축이 완료되는 등온선의 평편한 영역에서, 상대적인 압력 P/Po값, 일반적으로, P/Po ~ 0.95에서 흡착되는 N2의 부피로부터 계산되었으며, 이 때, 흡착된 N2의 밀도는 액상 N2의 것과 동일하고, 모든 공극이 P/Po에서 응축된 N2로 채워진다고 가정하였다.
공극 크기 분포는 BJH(E. P. Barret, L. G. Joyner, P.P. Halenda; J. Am. Chem. Soc., 73, 373-380(1951))이론을 사용하여 N2 등온선의 흡착 암(arm)으로부터 계산하였다. 이는 켈빈식을 사용하며, 증기압의 억제로 인한 구부러짐과 관련이 있으며, Halsey 식은, 특정한 공극크기 범위에서 응축된 N2의 부피 대 P/Po를 공극 부피로 전환시키는, 흡착된 N2 단일층 대 P/Po의 두께를 설명하는 것이다.
평균 원통형 공극 직경 D는 샘플로서, 동일한 외관 BET 표면적 Sa(m2/g) 및 공극 부피 Vp(cc/g)를 가지며, 따라서, D(nm) = 4000 Vp/Sa이다.
굴절율: 상기 굴절률 측정은 J.A.Woollam M-88 분광 타원계를 사용하여 두께 측정을 함께 수행하였다. Cauchy 모델을 사용하여 싸이 및 델타의 가장 적합한 피트를 계산하였다. 달리 명시하지 않는 한, 굴절율은 633nm의 파장에서 기록되었다(타원 편광법은 H.G. Thompkins and William A. McGahan, John Willey and Sons, Inc., 1999의 "Spectroscopic Ellipsometry and Reflectometry"을 참고할 수 있다.
접착성: 샘플을 제조하고 ASTM D3359-97에 따라 시험하였다.
화학 기계적 광택(CMP)를 다음 조건하에서 수행하였다. 광택기는 IPEC 472이다. 사용되는 슬러리는 EKC Cu 상 Ⅱ 차단막, Ta/TaN 제거를 위한 실리카-기초 슬러리를 사용하였으며, 상기 슬러리 유속은 200cc/min이었다. 1차 패드는 Rodel ICl400/SubaIV, K-그로브(grove)이며, 제 2차 패드는 폴리텍스였다. 디스크의 콘디션화는 Marshal 월풀 4" 다이아몬드 디스크였으며, 후CMP 세척은 용매로서 DI수를 사용하여 On Trak Synergy로 수행되었다.
다음 실시예를 통하여 본 발명을 설명하고자 한다.
본 발명은:
(a) 다공성이 약 10% 이상인 다공성 유전층;
(b) 다공성이 약 10% 이하인 상기 다공성 유전층 상의 접착 촉진 유전층; 및
(c) 상기 접착 촉진 유전층 상의 실질적으로 비다공성인 캡핑 층
으로 이루어지는 다층 유전체 구조를 제공한다.
또한, 본 발명은 기판, 상기 가판상의 다공성이 약 10% 이상인 다공성 유전층; 다공성이 약 10% 이하인 상기 다공성 유전층 상의 접착 촉진 유전층; 및 상기 접착 촉진 유전층 상의 실질적으로 비다공성 캡핑층으로 이루어지는 마이크로전자 장치를 제공한다.
나아가, 본 발명은:
(a)예비 중합체, 용매, 임의의 촉매 및 포로겐으로 이루어지는 제 1조성물로 기판을 코팅하여 필름을 형성하고, 상기 조성물을 가교하여 겔화된 필름을 제조하고 상기 포로겐을 실질적으로 모두 제거하기에 효과적인 온도 및 시간동안 상기 겔화된 필름을 가열하여 다공성이 약 10% 이상인 다공성 유전층을 제조하는 단계;
(b) 실리콘 함유 예비-중합체, 용매 및 임의의 촉매로 이루어지는 제 2조성물로 상기 다공성 유전층을 코팅한 다음; 가교하고 가열하여 다공성이 약 10% 이하인 상기 다공성 유전층 상의 접착 촉진 유전층을 생성하는 단계;
(c) 상기 접착 촉진 유전층상에 실질적으로 비다공성인 캡핑층을 형성하는 단계를 포함하는 다층 유전체 구조의 제조방법이 제공된다.
이하 본 발명을 상세히 설명하고자 한다.
다층 유전체 구조는 먼저, 다공성이 약 10% 이상, 적합하게는 10%이상인 다공성 유전층을 제조하여 형성된다. 바람직하게, 상기 다공성 유전층은 다공성이 약 10 내지 90%, 보다 바람직하게는 약 20 내지 80%, 가장 바람직하게는 약 35 내지 60%이다. 바람직하게, 상기 다공성 유전층은 유전상수가 약 1.3 내지 3.0이며, 보다 바람직하게는 약 1.5 내지 2.8, 가장 바람직하게는 약 1.7 내지 2.5이다. 상기 다공성 유전층은 나노다공성 실리카, 실리콘 옥사이드, 메틸실세스퀴녹산과 같은, 오르가노실세스퀴녹산, 폴리실옥산, 다공성 유기 중합체 또는 이들의 혼합물을 포함할 수 있다. 일반적으로, 나노다공성 실리카 유전 필름을 포함하는, 실리콘-기초 유전체 필름은 포로겐과 혼합된, 적합한 실리콘 함유 예비-중합체 및 금속-이온-프리 오늄(onium) 화합물 또는 친핵체일 수 있는 촉매로 이루어지는 조성물로부터 제조된다. 하나 이상의 임의의 용매 및/또는 다른 성분이 또한 포함될 수 있다. 상기 유전 전구체 조성물은, 예를 들어, 어떠한 알려진 방법에 의해 집적 회로와 같은, 반도체 장치의 제조를 위해, 기판에 적합하게 적용되어 필름을 형성한다. 그 다음 상기 조성물은 가열에 의해 가교되어 겔화된 필름을 생성한다. 그 다음 상기 겔화된 필름을 보다 높은 온도에서 가열하여 모든 포로겐을 실질적으로 제거한다.
본 발명의 방법에 의해 제조된 필름은 이 기술분야에 알려진 것보다, 처리된 기판상의 반도체 장치의 제조에 필요한 추가 처리 단계를 견디는 필름을 제조할 수 있는, 개선된 기계적 강도, 및 낮고 안정한 유전상수를 포함하는 다수의 잇점을 갖는다. 안정한 유전상수의 특성으로 인해, 이전에 나노다공성 실리카 유전필름의 제조를 위한 다수의 공정이 요구되는 것과 는 달리, 필름 표면을 소수성으로 만드는 추가의 표면 개질 단계의 필요없이 이롭게 달성된다. 대신에, 상기 실리카 유전 필름은 초기에 형성되는 바와 같이 충분히 소수성인 것이다.
나아가, 본 발명의 방법은 적용되는 예비 중합체 조성물의 초기 중합(즉, 겔화 또는 에이징)을 위한 상대적으로 낮은 온도가 요구된다. 본 발명의 방법은 나노미터 크기의 직경 공극 크기가 제공되며, 이는 또한 크기 분포가 균일하다. 일반적으로, 상기 필름은 평균 공극 직경이 약 1 내지 30nm, 보다 바람직하게는 1 내지 10nm 그리고 일반적으로는 약 1 내지 5nm의 범위이다.
용어, 나노다공성 유전필름은 본 발명에 의해, 유기 또는 무기 유리 기초 물질, 예를 들어, 어떠한 적합한 실리콘-기초 물질, 폴리(아릴렌 에테르), 폴리이미드 또는 이들의 혼합물로부터 제조되는 유전필름을 언급하는 것으로 이해되어야 한다. 다른 예로는 본 발명에 편입되어 있는, 미국특허 제 5,986,045; 6,124,421; 6,291,628 및 6,303,733호에 개시된 것과 같은, 페닐에티닐레이트된-방향족 단량체 또는 올리고머; 불소화된 또는 비 불소화된 폴리(아릴렌 에테르); 비스벤조시클로부텐; 및 미국 특허 6,143,855 및 2002년 2월 19일에 출원된 계류중인 미국 특허출원 10/078,919 및 2002년 6월 3일 출원된 10/161561에서 가르친 바와 같은 오르가노실옥산; Honeywell International Inc에서 상업적으로 이용가능한 HOSP® 제품; 미국특허 6,372,666호에 가르친 바와 같은 나노다공성 실리카; Honeywell International Inc에서 상업적으로 이용가능한 NANOGLASS®E 제품; WO 01/29052에서 가르친 바와 같은 오르가노실세스 퀴녹산; 및 미국 특허 6,440,550호에서 가르친 바와 같은 플루오로실세스퀴녹산을 포함한다. 다른 유용한 유전물질은 본 발명에 참고문헌으로 편입되어 있는, 2001년 10월 17일 출원된 계류중인 특허출원 PCT/US01/22204(2000년 4월 7일 출원된 미국 출원 번호 09/545058; 2000년 7월 19일 출원된 미국 출원 09/618945; 2001년 7월 5일 출원된 미국 출원 번호 09/897936; 및 2001년 7월 10일 출원된 미국 출원 번호 09/902924; 및 2001년 10월 18일 공개된 국제출원공개 WO 01/78110을 우선권으로 주장함)); 2001년 12월 31일 출원된 PCT/US01/50812; 2002년 5월 30일 출원된 60/ ; 2002년 1월 8일 출원된 60/347195 및 2002년 5월 30일 출원된 60/384303; 2002년 1월 15일 출원된 60/350187 및 2002년 5월 30일 출원된 10/160773; 및 2002년 5월 30일 출원된 10/158513 및 2002년 5월 30일 출원된 10/158548에 개시되어 있다. 추가로, 용어 "에이징"은 용착(deposition)후에 기판상에 결합된 실리카-기초 전구체 조성물의 겔화, 응축 또는 중합을 말하는 것이다. 용어 "경화"란, 마이크로 전자 제조공정의 후속적인 공정 도중에 잔류 실라놀(Si-OH)기의 제거, 잔류성 물의 제거 및 보다 안정한 필름의 제조공정을 말하는 것이다. 경화 공정은 어떠한 이 기술분야에 알려진 형태의 경화, 예를 들어, 본 발명에 참고문헌으로 편입된, 특허 공개 PCT/US96/08678 및 미국 특허 6.042,994; 6,080,526; 6,177,143; 및 6,235,353호에서 가르친 바와 같이, 전자빔, 자외선등과 같은 형태로 에너지를 적용하여 사용할 수 있으나, 일반적으로, 열을 적용하여 겔화한 후에 수행된다.
유전필름, 예를 들어, 중간 유전체 코팅 또는 금속 수준 유전체는 기판에 적합한 조성물을 적용하여 제조된다. 유전 필름의 제조를 위해 기초 물질에 적용하기 전에 상기 기판 표면은 임의로, 표준의, 이 기술분야에 알려진 세척방법에 의해 코팅을 위해 준비된다. 그 다음 상기 코팅은 유전코팅의 원하는 형태 및 경도를 달성하도록 처리되며, 이 때, 처리단계는 선택되는 전구체 및 원하는 최종 생성물에 적합하도록 선택된다. 본 발명의 방법 및 조성물에 대하여 이하, 보다 상세하게 설명하고자 한다.
본 발명에서 사용되는 기판은 본 발명의 나노다공성 실리카 필름이 적용되거나 동시에/또는 조성물 상에 형성되기 전에 형성되는 어떠한 적합한 조성물을 포함한다. 예를 들어, 일반적으로, 기판은 집적회로의 제조에 적합한 실리콘 웨이퍼이며, 나노다공성 실리카 필름이 형성되는 물질이 기판에 적용된다. 본 발명에서 고려되는 기판은 어떠한 원하는 실질적으로 고형물질을 포함할 수 있다. 특히 바람직한 기판은 필름, 유리, 세라믹, 플라스틱, 금속 또는 코팅된 금속 또는 복합체 물질을 포함한다. 보다 바람직한 구현에 있어서, 상기 기판은 실리콘 또는 갈륨 비소 다이 또는 웨이퍼 표면, 구리, 은, 니켈 또는 금 도금된 리드 프래임을 기초한 패키징 표면, 회로판 또는 패키지 내부연결 트레이스에 설치된 구리 표면, 비아월(via-wall), 또는 고정 중간면("구리"는 베어(bare) 구리 및 그 산화물을 포함한다.), 폴리이미드 기초 플렉스 패키지에 설치된 것과 같은 중합체-기초 패키징 또는 회로 중간면, 납 또는 다른 금속 합금 솔더볼 표면, 유리 및 중합체를 포함한다. 유용한 기판은 실리콘 및 결정형 실리콘, 폴리실리콘, 무정형 실리콘, 에피택시형 실리콘 및 실리콘 디옥사이드("SiO2"), 실리콘 니트라이드, 실리콘 옥사이드, 실리콘 옥시카바이드, 실리콘 디옥사이드, 실리콘 카바이드, 실리콘 옥시니트라이드, 오르가노실록산, 오르가노 실리콘 유리, 불소화된 실리콘 유리와 같은 실리콘 함유 조성물, 뿐만 아니라, 티타늄 니트라이드, 탄탈륨 니트라이드, 텅스텐 니트라이드, 알루미늄, 구리, 탄탈륨, 중합체, 갈륨비소 및 이들의 혼합물을 함유하는 조성물을 포함한다. 다층 구조를 포함하는 회로판은 다양한 전기 콘덴서 회로용의 표면 패턴상에 탑재될 것이다. 회로판 기판은 직물 비-전도성 섬유 또는 유리클로스와 같은 다양한 보강재를 포함할 수 있다. 이러한 회로판은 단일 사이드(sided) 뿐만 아니라, 이중사이드될 수 있다.
기판의 표면상에 금속, 옥사이드, 니트라이드 또는 옥시니트라이드와 같은 융기된 임의의 라인 패턴이 있으며, 이는 잘알려진 리소그래피 기술로 형성된다. 라인의 적합한 물질로는 실리카, 실리콘 니트라이드, 티타늄 니트라이드, 탄탈륨 니트라이드, 알루미늄, 알루미늄 합금, 구리, 구리 합금, 탄탈륨, 텅스텐 및 실리콘 옥시니트라이드를 포함한다. 이러한 라인을 제조하는 유용한 금속성 타겟을 미국 특허 5,780,755; 6,238,494; 6,331,233B1호; 및 6,348,139 B1호에 가르치고 있으며, 이는 Honeywell International Inc로부터 상업적으로 이용가능하다. 이러한 라인은 집적회로의 전도체 또는 절연체를 형성한다. 일반적으로, 이는 약 20마이크로미터 이하, 바람직하게는 1마이크로미터 이하, 보다 바람직하게는 약 0.05 내지 1마이크로미터의 거리를 두고 서로 분리된다. 적합한 기판 표면의 임의의 다른 특징은 공기에서 실리콘 웨이퍼를 가열하여 형성되는 옥사이드 층, 또는 보다 바람직하게는 예를 들어, 플라즈마 증가된 테트라에톡시실란 옥사이드("PETEOS"), 플라즈마 증가된 실란 옥사이드("PE실란") 및 이들의 혼합물로서 기술에 알려진 물질의 화학적 증착에 의해 형성되는 SiO2 옥사이드 층과 같은 옥사이드 층 뿐만 아니라, 하나 이상의 미리 형성된 나노다공성 실리카 유전체 필름을 포함한다.
본 발명의 나노다공성 실리카 필름은 이러한 임의의 전자 표면 특징, 예를 들어, 기판에 미리 형성된 특징일 수 있는 회로 원소 및/또는 전도 패스웨이 사이에 커버 및/또는 라이(lie)되도록 적용될 수 있다. 이러한 임의의 기판 특징은 최소 하나의 추가의 층에 본 발명의 나노다공성 실리카 필름 위에 적용될 수 있으며, 이에 따라서 저유전 필름은 결과 집적 회로의 하나 이상의 또는 여러개의 전기 및/또는 전자 작용성 층을 절연하도록 제공된다. 이에 따라, 본 발명에 따른 기판은 임의로 다층 및/또는 다성분 집적 회로의 제조 도중에, 본 발명의 나노다공성 실리카 필름 위에 또는 근접하여 형성되는 실리콘 물질을 포함한다.
본 발명에 따른 나노 다공성 실리카 유전 필름의 제조에 사용되는 가교성 조성물은 쉽게 응축되는, 하나 이상의 실리콘 함유 예비 중합체를 포함한다. 이는 가수분해될 수 있는 최소 두개의 반응성기를 가져야 한다. 이러한 반응성기로는 알콕시(RO), 아세톡시(AcO),등을 포함한다. 이러한 이론에 제한하는 것은 아니나, 본 발명의 방법 및 조성물이 어떻게 이루어지는지에 대한 가정은, 물이 실리콘 단량체상의 반응성기를 가수분해시켜 Si-OH기(실란올)를 형성하는 것으로 여겨진다. 후자의 경우에는 다음 반응식과 같이 다른 실란올 또는 다른 반응성기와의 축합 반응을 거칠 것이다:
Si-OH + HO-Si → Si-O-Si + H2O
Si-OH + RO-Si → Si-O-Si + ROH
Si-OH + AcO-Si → Si-O-Si + AcOH
Si-OAc + AcO-Si → Si-O-Si + Ac2O
R = 알킬 또는 아릴
Ac = 아실(CH3CO)
이러한 축합 반응은 실리콘 함유 중합체를 형성할 것이다. 본 발명의 일 구현에 있어서, 상기 예비 중합체는 화학식 I로 나타내어지는, 화합물 또는 어떠한 화합물의 혼합물을 포함하며:
Rx - Si - Ly (화학식 I)
상기 식에서, x는 0 내지 약 2의 정수이며 y는 4-x, 약 2 내지 4의 정수범위이며, R은 독립적으로 알킬, 아릴, 수소, 알킬렌, 아릴렌 및/또는 이들의 혼합물이며, L은 독립적으로 선택되며, 예를 들어, 알콕시, 카르복시, 아미노, 아미도, 할라이드, 이소시아네이토 및/또는 이들의 혼합물인 전기음성기이다.
특히 유용한 예비중합체는 화학식 I로 제공되며, 이 때, x는 약 0 내지 2이며, y는 약 2 내지 4이며, R은 알킬 또는 아릴 또는 H이며, L은 전기음성기이며, Si-L결합의 가수분해 속도는 Si-OCH2CH3 결합의 가수분해 속도 이상이다. 이에 따라서, 다음 반응은 (a) 및 (b)에 따라 지정된다:
(a) Si-L + H2O → Si-OH + HL
(b) Si-OCH2CH3 + H2O → SiOH + HOCH2CH3
(a)의 속도는 (b)의 속도 이상이다.
화학식 I에 따른 적합한 화합물의 예로는 이에 제한하는 것은 아니나:
Si(OCH2CF3)4 테트라키스(2,2,2-트리플루오로에톡시)실란,
Si(OCOCF3)4 테트라키스(트리플루오로아세톡시)실란*
Si(OCN)4 테트라이소시아네이토실란,
CH3Si(OCH2CF3)3 트리스(2,2,2-트리플루오로에톡시)메틸실란,
CH3Si(OCOCF3)3 트리스(트리플루오로아세톡시)메틸실란*,
CH3Si(OCN)3 메틸트리이소시아네이토실란
[*은 물에 노출시 산 촉매를 발생한다]
및 상기된 어떠한 혼합물을 포함한다.
본 발명의 다른 구현에 있어서, 상기 조성물은 가수분해 및 축합 반응에 의해 화학식 I에 정의된 화합물로부터 합성된 중합체를 포함하며, 이 때, 수평균 분자량은 약 150~300,000 amu, 보다 일반적으로는 약 150 내지 약 10,000 amu의 범위이다.
본 발명의 추가 구현에 있어서, 본 발명에 따른 유용한 실리콘-함유 예비 중합체는 예를 들어, 화학식 Ⅱ에 따른 알콕시 실란을 포함하는 오르가노 실란을 포함한다:
(화학식 Ⅱ)
임의로, 화학식 Ⅱ는 알콕시실란이며, 이 때, R기 중 최소 2개는 독립적으로 C1 내지 C4 알콕시기이며, 존재한다면 밸런스는 수소, 알킬, 페닐, 할로겐, 치환된 페닐로 구성되는 그룹으로부터 독립적으로 선택된다. 본 발명의 목적에 있어서, 용어 알콕시는 가수분해에 의해 대략 상온의 온도에서 실리콘으로부터 쉽게 분해될 수 있는 어떠한 다른 유기기를 포함한다. R기는 에틸렌 글리콕시 또는 프로필렌 글리콕시등일 수 있으나, 바람직하게 모든 4개의 R기는 메톡시, 에톡시, 프로폭시 또는 부톡시이다. 가장 바람직한 알콕시 실란은 비제한적으로 테트라에톡시실란(TEOS) 및 테트라메톡시실란을 포함한다.
추가의 선택에 있어서, 예를 들어, 상기 예비 중합체는 화학식 Ⅱ로 나타내어지는 알킬알콕시실란일 수 있으며, 대신에 화학식 Ⅱ에서, 최소 2의 R기는 독립적으로 C1-C4 알킬알콕시기이며, 이 때 알킬 부분은 C1-C4 알킬이며, 알콕시 부분은 C1-C6 알콕시 또는 에테르알콕시기이며; 존재한다면, 밸런스는 수소, 알킬, 페닐, 할로겐, 치환된 페닐로 구성되는 그룹으로부터 독립적으로 선택된다. 일 바람직한 구현에 있어서, 각 R은 메톡시, 에톡시 또는 프로폭시이다. 다른 바람직한 구현에 있어서, 최소 두개의 R기는 알킬알콕시기이며, 이 때, 알킬 부분은 C1-C4 알킬이며, 알콕시 부분은 C1-C6 알콕시이다. 증기상 전구체의 경우에 있어서 보다 바람직한 구현에 있어서, 최소 두개의 R기는 화학식 (C1-C6)알콕시)n의 에테르-알콕시기이며, 이 때, n은 2 내지 6이다.
바람직한 실리콘 함유 예비 중합체로는 실리카, 메틸트리에톡시실란 실란과 같은 알킬알콕시실란, 페닐트리에톡시실란과 같은 아릴알콕시실란, 및 필름에 SiH 작용성을 제공하는 트리에톡시실란과 같은 전구체를 제조하기 위해 가수분해된 다음 축합될 수 있는 4개의 기를 갖는 테트라에톡시실란, 테트라프로폭시실란, 테트라이소프로폭시실란, 테트라(메톡시에톡시)실란, 테트라(메톡시에톡시에톡시)실란과 같은 어떠한 알콕시실란 또는 이들의 혼합물을 포함할 수 있다. 테트라키스(메톡시에톡시에톡시)실란, 테트라키스(에톡시에톡시)실란, 테트라키스(부톡시에톡시에톡시)실란, 테트라키스(2-에틸에톡시)실란, 테트라키스(메톡시에톡시)실란 및 테트라키스(메톡시프로폭시)실란이 본 발명에 특히 유용하다.
보다 더 바람직한 구현에 있어서, 상기 개시된 알콕시실란 화합물은 아세톡시 및/또는 할로겐-기초 이탈기를 갖는 화합물에 의해, 전체적으로 또는 부분적으로 교체될 수 있다. 예를 들어, 상기 예비 중합체는 아세톡시실란 화합물과 같은 아세톡시(CH3-CO-O-) 및/또는 할로겐화된 화합물, 예를 들어, 할로겐화된 실란 화합물 및/또는 이들의 혼합물일 수 있다. 할로겐화된 예비 중합체의 경우에, 할로겐은 예를 들어, Cl, Br, I이며, 특정한 견지에 있어서, 임의로 F를 포함할 것이다. 바람직한 아세톡시-유도된 예비 중합체는 예를 들어, 테트라아세톡시실란, 메틸트리아세톡시실란 및/또는 이들의 혼합물을 포함한다.
본 발명의 일 특정한 바람직한 구현에 있어서, 상기 실리콘-함유 예비 중합체는 단량체 또는 중합체 전구체, 예를 들어, 아세톡시실란, 에톡시실란, 메톡시실란 및/또는 이들의 혼합물을 포함한다. 보다 특정한 본 발명의 구현에 있어서, 상기 실리콘-함유 예비 중합체는 테트라아세톡시실란, C1 내지 C6알킬 또는 아릴-트리아세톡시실란 및 이들의 혼합물을 포함한다. 특히, 다음 예시된 바와 같이, 상기 트리아세톡시실란은 메틸트리아세톡시실란이다.
상기 실리콘 함유 예비 중합체는 전체 조성물에서 약 10 내지 80중량%의 양으로 존재하며, 바람직하게는 전체 조성물에서 약 20 내지 60중량%의 양으로 존재한다.
바람직하게, 상기 조성물은 촉매를 함유한다. 비-마이크로전자 적용의 경우에, 오늄 또는 친핵체 촉매는 금속 이온을 함유할 수 있다. 예로는 소디움 하이드록사이드, 소디움 술페이트, 포타슘 하이드록사이드, 리튬 하이드록사이드, 및 지르코늄 함유 촉매를 포함한다. 마이크로 전자 적용의 경우에, 바람직하게, 상기 조성물은 금속-이온-프리를 함유하며, 이는 예를 들어, 오늄 화합물 또는 친핵체일 수 있다. 예를 들어, 상기 촉매는 암모늄 화합물, 아민, 포스포늄 화합물 또는 포스핀 화합물일 수 있다. 비-제한적인 예로는 테트라메틸암모늄 아세테이트, 테트라메틸암모늄 하이드록사이드, 테트라부틸암모늄 아세테이트, 트리페닐아민, 트리옥틸아민, 트리도데실아민, 트리에탄올아민, 테트라메틸포스포늄 아세테이트, 테트라메틸포스포늄 하이드록사이드, 트리페닐 포스핀, 트리메틸포스핀, 트리옥틸 포스핀 및 이들의 혼합물을 포함하는 테트라오르가노암모늄 화합물 및 테트라오르가노포스포늄 화합물을 포함한다. 상기 조성물은 비-금속성, 친핵성 첨가제를 포함할 수 있으며, 이는 조성물의 가교를 촉진한다. 디메틸술폰, 디메틸 포름아미드, 헥사메틸포스포러스 트리아미드(HMPT), 아민 및 이들의 혼합물을 포함한다. 상기 촉매는 바람직하게는 전체 조성물 내에 약 1 내지 1000ppm의 양으로 존재하며, 바람직하게는 전체 조성물에서 약 6 내지 200 ppm의 양으로 존재한다.
그 다음 상기 조성물은 최소 하나의 포로겐을 함유한다. 포로겐은 화합물 또는 올리고머 또는 중합체일 수 있으며, 이는 예를 들어, 이들이 열적용에 의해 제거되는 경우에, 나노미터 크기의 다공성 구조를 갖는 실리카 유전체 필름으로 제조되도록 선택된다. 포로겐 제거에 의해 생성되는 공극의 크기는 선택되는 포로겐 성분의 유효 입체 직경에 비례한다. 어떠한 특정한 공극 크기 범위(즉, 직경)의 필요성은 필름이 사용되는 반도체 장치의 크기에 따라 결정된다. 또한, 예를 들어, 비-다공성(고밀) 필름의 형성이 결과되는 직경이 작은 구조내에서의 모세관 작용에 의해 생성된 공극의 붕괴가 결과되도록 작지 않아야 한다. 또한, 주어진 필름의 공극 분포에서 모든 공극의 직경은 최소로 변화되어야 한다. 상기 포로겐은 실질적으로 균일한 분자량 및 분자 치수를 갖는 화합물이며, 주어진 샘플에서 분자량 및/또는 분자 치수가 고정적인 분포 또는 범위를 가지지 않는 것이 바람직하다. 분자량 분포의 어떠한 상당한 변화의 회피로 본 발명의 공정에 따른 필름내의 공극 직경의 분포는 실질적으로 균일하다. 제조된 필름이 광범위한 공극 크기의 분포를 갖는 경우에, 신뢰성있는 반도체 장치의 제조를 방해할 수 있는 하나 이상의 큰 공극, 즉, 기포의 형성이 증가될 가능성이 있다. 또한, 상기 포로겐은 필름형성을 방해하지 않으면서 필름으로부터 쉽게 그리고 선택적으로 제거되도록 분자량 및 구조를 가져야 한다. 일반적으로 처리온도에 상한을 갖는 반도체 장치의 특성을 기초로 한다. 대체로, 포로겐은 예를 들어, 약 450℃ 이하의 온도에서 새로이 형성된 필름으로부터 제거가능해야 한다. 특정한 구현에 있어서, 원하는 후 필름 형성 제조공정 및 물질에 따라서, 상기 포로겐은 약 150 내지 450℃의 온도에서, 약 30 초 내지 60분동안 쉽게 제거되도록 선택된다. 상기 포로겐의 제거는 대기압 이상에서 또는 진공하에서 필름을 가열하여 유도되거나 또는 상기 필름을 방사선에 노출시키거나 또는 모두에 의해 유발될 수 있다.
상기된 특성을 만족하는 포로겐으로는 끓는점, 하부제한 온도 및/또는 예를 들어, 약 150 내지 450℃의 분해온도(대기압에서) 범위를 갖는 화합물 및 중합체를 포함한다. 또한, 본 발명에 따라 사용하기 적합한 포로겐은 약 100 내지 50,000amu, 보다 바람직하게는 약 100 내지 3,000amu 범위의 분자량 범위를 갖는 것을 포함한다.
본 발명의 공정 및 조성물에 사용하기 적합한 포로겐으로는 중합체, 바람직하게는 하이드록시 또는 아미노와 같은 하나 이상의 반응성기를 함유하는 것을 포함한다. 이러한 일반적인 매개변수 내에서, 본 발명의 조성물 및 방법에 사용하기 위한 적합한 중합체 포로겐은 예를 들어, 폴리알킬렌 옥사이드, 폴리알킬렌 옥사이드의 모노에테르, 폴리알킬렌 옥사이드의 디에테르, 폴리알킬렌 옥사이드의 비스에테르, 지방족 폴리에스테르, 아크릴 중합체, 아세탈 중합체, 폴리(카프로락톤), 폴리(발레락톤), 폴리(메틸메타크릴레이트), 폴리(비닐부티랄) 및/또는 이들의 혼합물이다. 상기 포로겐이 폴리알킬렌 옥사이드 모노에테르인 경우에, 일 특정 구현은 산소원자 사이에 C1 내지 C6 알킬 사슬 및 C1 내지 C6 알킬 에테르 부분이며, 상기 알킬 사슬이 치환되거나 또는 비치환되며, 예를 들어, 폴리에틸렌글리콜 모노메틸에테르, 폴리에틸렌 글리콜 디메틸 에테르 또는 폴리프로필렌 글리콜 모노메틸 에테르이다.
다른 유용한 포로겐은 상기 실리콘 함유 예비 중합체에 결합되지 않는 포로겐이며, 폴리(알킬렌)디에테르, 폴리(아릴렌)디에테르, 폴리(시클릭 글리콜)디에테르, 크라운 에테르, 폴리카프로락톤, 완전 말단-캡트된 폴리알킬렌 옥사이드, 완전 말단-캡트된 폴리아릴렌 옥사이드, 폴리노보넨 및 이들의 혼합물을 포함한다. 실리콘 함유 예비 중합체와 결합하지 않는 바람직한 포로겐으로는 폴리(에틸렌글리콜)디메틸 에테르, 폴리(에틸렌 글리콜) 비스(카르복시메틸)에테르, 폴리(에틸렌 글리콜), 디벤조에이트, 폴리(에틸렌 글리콜) 디글리시딜 에테르, 폴리(프로필렌 글리콜) 디벤조에이트, 폴리(프로필렌 글리콜) 디글리시딜 에테르, 폴리(프로필렌 글리콜) 디메틸 에테르, 15-크라운 5, 18-크라운-6, 디벤조-18-크라운-6, 디시클로헥실-18-크라운-6, 디벤조-15-크라운-5 및 이들의 혼합물을 포함한다.
이러한 이론이나 가정에 제한하는 것은 아니나, "필름으로부터 쉽게 제거되는" 포로겐은 하나 또는 다음 이벤트: (1)가열단계 도중에 포로겐의 물리적 증발, (2) 상기 포로겐을 보다 휘발성인 분자 프래그먼트로 분해, (3) 상기 포로겐 및 Si-함유 성분 사이의 결합 분해, 및 필름으로부터 포로겐의 후속적인 증발 또는 상기 모드 (1) 내지 (3)의 어떠한 조합 중에서 하나 또는 그 조합을 거친다. 상기 포로겐은 상기 포로겐의 실질적인 비율이 제거될 때까지, 예를 들어, 포로겐의 최소 약 50중량% 이상이 제거될 때까지 가열된다. 보다 상세한 특정 구현에 있어서, 선택되는 포로겐 및 필름 물질에 따라서, 포로겐의 최소 약 75중량% 이상이 제거된다. 이에 따라, "실질적으로"란, 예를 들어, 적용된 필름에서 원래 포로겐의 약 50 내지 70% 이상을 간단하게 제거하는 것을 의미한다. 바람직하게, 포로겐은 전체 조성물에서, 약 1 내지 50중량% 이상의 양으로 존재한다. 보다 바람직하게, 상기 포로겐은 조성물에서 약 2 내지 20중량%의 양으로 존재한다. 사용되는 포로겐의 퍼센트가 커질수록 결과 다공성도 커진다.
그 다음, 전체 조성물은 임의로, 용매 조성물을 포함한다. 본 발명에서, "용매"란, 전체 조성물 성분의 가용화를 위해 선택되는 용매 시스템을 형성하는 단일 용매, 극성 또는 비극성 용매 및/또는 혼화성 용매의 혼합물을 포함하는 것으로 이해되어야 한다. 임의로, 용매는 그 점도를 낮추는 조성물에 포함되며, 기술-표준 방법에 의해 기판에 균일한 코팅을 촉진시킨다. 본 발명의 이러한 용액에 사용하기 적합한 용매는 원하는 온도에서 휘발되는 유기, 유기금속 또는 무기 분자의 어떠한 적합한 순수물 또는 혼합물을 포함한다. 용매 제거를 촉진하기 위하여, 용매는 어떠한 선택되는 포로겐 및 다른 전구체 성분의 끓는점에 대하여 상대적으로 낮은 끓는점을 갖는 것이다. 예를 들어, 본 발명의 공정에 유용한 용매는 약 50 내지 250℃의 끓는점을 가지며, 상기 전구체 조성물의 활성 부분을 남기고 적용된 필름으로부터 용매를 증발시킨다. 다양한 환경적 조건을 만족하기 위하여, 바람직하게, 상기 용매는 높은 인화점(일반적으로 40℃이상) 및 상대적으로 낮은 수준의 독성을 갖는다. 적합한 용매로는 예를 들어, 탄화수소 뿐만 아니라, 작용기 C-O-C(에테르), -CO-O(에스테르), -CO-(케톤), -OH(알콜), 및 -CO-N-(아미드) 및 이러한 작용기를 여러개 갖는 용매 및 이들의 혼합물을 포함한다.
제한하는 것은 아니나, 적합한 용매로는 비양자성 용매, 예를 들어, 고리형 케톤, 예를 들어, 시클로펜타논, 시클로헥사논, 시클로헵타논 및 시클로옥타논과 같은 케톤; N-알킬피롤리디논과 같은 시클릭 아미드를 포함하며 이 때, 상기 알킬기는 약 1 내지 4개의 탄소원자를 가지며; N-시클로헥실피롤리디논 및 이들의 혼합물을 포함한다. 광범위한 다른 유기 용매가 본 발명에서 사용될 수 있으며, 이들은 코팅 용액으로서 결과 용액의 점도를 효과적으로 조절할 수 있다. 다른 적합한 용매로는 메틸에틸케톤, 메틸이소부틸케톤, 디부틸에테르, 시클릭 디메틸폴리실옥산, 부티로락톤, γ-부티로락톤, 2-헵타논, 에틸 3-에톡시프로피오네이트, 1-메틸-2-피롤리디논 및 프로필렌 글리콜 메틸 에테르 아세테이트(PGMEA), 메시틸렌, 자일렌, 벤젠 및 톨루엔과 같은 탄화수소 용매를 포함한다. 다른 적합한 용매로는 디-n-부틸 에테르, 아니솔, 아세톤, 3-펜타논, 2-헵타논, 에틸 아세테이트, n-프로필 아세테이트, n-부틸 아세테이트, 에틸 락테이트, 에탄올, 2-프로판올, 디메틸아세트아미드, 프로필렌 글리콜 메틸 에테르 아세테이트 및/또는 이들의 혼합물을 포함한다. 상기 용매는 실리콘 함유 예비 중합체 성분과 반응하지 않는 것이 바람직하다. 상기 용매 성분은 전체 조성물의 약 10 내지 95중량%의 양으로 존재하는 것이 바람직하다. 보다 바람직한 범위는 약 20 내지 75%, 가장 바람직하게는 약 20 내지 60%이다. 사용되는 용매의 퍼센트가 높아질수록 결과 필름은 얇아진다.
다른 구현에 있어서, 상기 조성물은 액체 또는 수증기로서, 물을 포함할 수 있다. 예를 들어, 전체 조성물을 기판에 적용한 다음에 표준 온도 및 표준 대기압에서 수증기를 포함하는 대기압에 노출시킬 수 있다. 임의로, 상기 조성물은 원하는 기판에 적용하기 전에 전구체 조성물의 에이징이나 겔화가 결과되지 않는 비율로 존재하지 않으면서, 전구체 조성물의 에이징을 개시하기에 적합한 비율로 물을 포함하는 기판에 적용하기 전에 제조된다. 예를 들어, 물이 전구체 조성물과 혼합되는 경우, 상기 조성물은 약 0.1:1 내지 50:1의 범위로 실리콘 함유 예비 중합체내의 물 대 Si 원자의 몰비율로 물을 포함한다. 보다 바람직한 범위는 약 0.1:1 내지 10:1, 가장 바람직하게는 약 0.5:1 내지 1.5:1이다.
이 기술분야의 숙련자는 가교되는 특정온도 범위 및 나노다공성 유전체 필름에서의 포로겐 제거는 이러한 매개변수의 정형적인 조작에 의해 쉽게 결정됨에 따라서, 선택되는 물질, 기판 및 원하는 나노 스케일의 공극 구조에 따라 결정될 것이다. 일반적으로, 상기 코팅된 기판은 겔화된 필름을 형성하기 위해서 기판상의 조성물의 가교에 영향을 미치는 가열과 같은 처리에 적용한다.
가교는 상기 필름을 겔화하기 위해, 약 30초 내지 10분동안, 약 100 내지 250℃의 온도에서 필름을 가열하여 행할 수 있다. 또한, 숙련자는 어떠한 추가로 알려진 경화 방법을 임의로 사용할 것이며, 이는 알려진 방법에 따라서, 전자빔 에너지, 자외선 에너지, 전자기파에너지 등에 필름을 노출하여 필름을 경화하기에 충분한 에너지를 적용하는 것을 포함한다.
일단 필름이 에이지되면, 즉, 고형 또는 실질적으로 고형으로 충분히 응축되며, 상기 포로겐은 제거될 수 있다. 후자의 경우에, 필름이 고형화되기 전에 상기 필름에서 포로겐이 증발되지 않도록 충분히 비휘발성이어야 한다. 상기 포로겐은 약 30초 내지 1시간동안 약 150 내지 450℃, 바람직하게는 약 150 내지 350℃의 온도범위에서 겔화된 필름을 가열하여 제거된다. 바람직하게, 가교는 포로겐 제거 온도 미만인 온도에서 진행된다.
또한, 본 발명의 층은 항거품제, 세정제, 방염제, 안료, 가소제, 안정화제 및 계면활성제와 같은 추가의 성분을 포함할 수 있다. 상기 조성물은 마이크로칩, 멀티칩 모듈, 라미네이트된 회로판 또는 인쇄 배선판에서 유전체 기판 물질로서 마이크로 전자 적용에 특히 유용하다.
상기 필름은 분무, 롤링, 담금, 스핀코팅, 플로우 코팅, 또는 캐스팅과 같은 용액 기술 또는 화학적 증착에 의해 기판상에 형성될 수 있으며, 마이크로전자의 경우에는 스핀 코팅이 바람직하다. 화학적 증착(CVD)의 경우에, 상기 조성물은 CVD 장치에 위치되고 기화되고 코팅되는 기판을 포함하는 용착 챔버내로 도입된다. 기화는 상기 조성물을 그 기화점 이상으로 가열하여, 진공을 사용하여 또는 상기 혼합물을 사용하여 수행될 수 있다. 일반적으로, 기화는 대기압하에서 50 내지 300℃의 온도에서 또는 진공하에서 보다 낮은 온도(대략 상온)에서 수행된다.
CVD 공정의 3종류로는: 대기압 CVD(APCVD), 저압력 CVD(LPCVD), 및 플라즈마 증가된 CVD(PECVD)가 존재한다. 이러한 각 시도에는 장점과 단점이 있었다. APCVD 장치는 약 400℃의 온도에서 질량 운송 제한된 반응 모드로 조작된다. 질량-운송 제한된 용착에 있어서, 용착 챔버의 온도 조절은 질량 운송 공정이 온도에만 미약하게 의존하기 때문에 다른 방법에 비해서 덜 제한적이다. 반응물의 도달 속도가 벌크 가스에서의 그 농도에 바로 비례함에 따라서, 웨이퍼에 인접한 벌크 가스내의 반응물의 균일한 농도가 중요하다. 이에 따라, 웨이퍼를 가로지르는 필름의 두께가 균일하도록, 질량 운송 제한된 형태로 조작되는 반응기는 모든 웨이퍼 표면이 반응물과 동일한 플럭스로 공급되도록 디자인되어야 한다. 가장 광범위하게 사용되는 APCVD 반응기 디자인은 상기 웨이퍼를 수평으로 위치시키고 이를 가스 스트림하로 이동시켜 반응물을 균일하게 공급한다.
APCVD 반응기와는 반대로, LPCVD 반응기는 반응 속도-제한된 모드로 조작된다. 반응 속도-제한된 조건하에서 실행되는 공정에 있어서, 공정의 온도는 중요한 매개변수이다. 반응기를 통과하는 용착 속도를 균일하게 유지하기 위하여, 상기 반응기 온도는 반응기 전체 및 모든 웨이퍼 표면에서 균일해야 한다. 반응 속도-제한된 조건하에서, 용착된 종류가 표면에 도달하는 속도는 일정한 온도만큼 제한되지 않는다. 이에 따라, LPCVD 반응기는 웨이퍼 표면의 모든 위치에 반응물의 불변 플럭스를 공급하도록 디자인되지 않아야 한다.
LPCVD 반응기를 낮은 압력하에서, 예를 들어, 중간 진공(30 ~ 250Pa 또는 0.25 내지 2.0 토르) 및 보다 높은 온도(550 내지 660℃)에서 조작함으로써, 용착된 종의 온도 전도도가 대기압에서의 온도 전도도에 대하여 약 1000의 팩터로 증가된다. 증가된 온도 전도도는 반응물의 확산성이 증가되는 직경을 압력의 제곱근 미만으로 나누어 부분적으로 상쇄시킨다. 네트 효과는 기판 표면 및 기판 표면으로 부터 떨어진 부-생성물로의 반응물의 운송을 증가시키는 크기 순서보다 크다.
LPCVD 반응기는 두개의 1차 배열: (a) 수평형 튜브 반응기; 및 (b) 수직 흐름의 등온선 반응기로 디자인된다. 수평형 튜브, 고온 벽 반응기는 VLSI 처리에서 가장 광범위하게 사용되는 LPCVD이다. 이들은 폴리-Si, 실리콘 니트라이드 및 비도프된 및 도프된 SiO2 필름의 용착에 사용된다. 이들은 우세한 경제성, 처리량, 단일성 및 대형직경 예를 들어, 150mm의 웨이퍼를 수용할 수 있는 특성으로 인해 광범위한 적용성을 갖는다.
수직 흐름 등온선 LPCVD 반응기는 각각의 웨이퍼가 신선한 반응물의 동일한 공급을 회수하도록 분포돤 가스 공급 기술을 추가로 연장시킨다. 웨이퍼는 다시 나란히 적층되나, 다공성 석형 케이지내에 위치된다. 상기 케이지는 아래로 긴, 다공성, 석영 반응-가스 주입기 튜브이며, 하나의 튜브내에 각 반응 가스가 존재한다. 가스는 주입기 튜브로부터 수직으로 케이지 관통을 거쳐 웨이퍼를 통과하고, 상기 웨이퍼 표면과 평행하며, 상기 케이지 하부의 배기 구멍내로 흐른다. 케이지 관통의 크기, 수 및 위치는 상기 웨이퍼 표면에 반응물 가스의 흐름을 조절하기 위해 사용된다. 케이지 관통 디자인을 적합하게 최적화하여, 각 웨이퍼를 수직으로 인접한 주입기 튜브로부터 동일한 양의 신선한 반응물을 공급할 수 있다. 이에 따라, 이러한 디자인은 말단-공급 튜브 반응기의 웨이퍼-대-웨이퍼 반응물 소모 효과를 회피할 수 있으며, 온도 램핑이 요구되지 않으며 고도로 균일한 용착을 생성하며, 보고된 바와 같이 입자상 오염이 적다.
제 3의 주요 CVD 용착 방법은 PECVD이다. 상기 방법은 압력 형에 의해서만이 아니라 에너지 인풋의 방법에 의해서도 분류된다. 화학 반응의 개시 및 지속을 위한 열에너지에만 단독으로 의지하기보다는, PECVD는 반응 가스내로 에너지를 이동시키기 위해 rf-유도된 적열 방출을 사용하며, 기판을 APCVD 또는 LPCVD 공정에서 보다 낮은 온도에서 유지하게 한다. 낮은 기판 온도는 PECVD의 주요 잇점이며, 다른 방법에 의해 코팅을 수용하는 충분한 열 안정성을 갖지 않는 기판에 필름 용착을 제공한다. PECVD는 또한 열반응을 이용하여 수행되는 것에 대하여 용착속도를 증가시킬 수 있다. 또한, PECVD는 독특한 조성물 및 성질을 갖는 필름을 생성할 수 있다. 이러한 우수한 접착성, 낮은 핀폴(pinpole) 밀도, 우수한 단계 범위, 적합한 전기적 특성 및 미세한-라인 패턴 이송 공정과의 혼화성과 같은 바람직한 특성으로 인해 VLSI에서 이러한 필름을 적용할 수 있다.
PECVD는 rf 파워밀도, 주파수 및 듀티 사이클(duty cycle)을 포함하는 몇몇 용착 매개변수의 조절 및 최적화가 요구된다. 용착 공정은 복합체에서 독립적으로 이러한 매개변수 뿐만 아니라 가스 조성물, 유속, 온도 및 압력의 일반적인 매개변수에 상호의존한다. 또한, LPCVD 뿐만 아니라, PECVD 방법은 표면 반응 제한적이며, 이에 따라 적합한 기판 온도 조절이 균일한 필름 두께를 형성하기 위하 필요하다.
CVD 시스템은 일반적으로 다음 원소: 가스 공급원, 가스 공급 라인, 가스를 시스템으로 계량하는 질량-흐름 조절기, 반응 챔버 또는 반응기, 필름이 용착되는 웨이퍼를 가열하는 방법 및 일부 형태에 있어서, 다른 수단에 의해 추가의 에너지를 추가하는 시스템 및 온도 센스를 포함한다. LPCVD 및 PECVD 시스템은 감소된 압력을 형성하며 챔버로부터 가스를 배출하는 펌프를 포함한다.
다공성 유전층의 두께는 약 500 내지 20,000Å, 바람직하게는 1000 내지 14,000Å, 보다 바람직하게는 약 1500 내지 10,000Å의 범위일 수 있다.
접착 촉진 유전층은 다공성 유전층상에 적용되며, 이는 스트레스 버퍼로서 작용할 수 있으며, 약 10% 이하의 다공성을 갖는다. 접착 촉진 유전층을 형성하는 방법의 물질은 다공성이 10% 이하, 바람직하게는 10%미만, 보다 바람직하게는 0.1 내지 10%인 유전층이 생성되도록 포로겐 및 용매의 양이 선택된다.
바람직하게, 상기 접착 촉진 유전층은 포로겐이 훨씬 적거나 또는 완전히 제거된 것을 제외하고 다공성 유전층으로서 동일한 성분을 함유하는 조성물을 제조하여 형성될 수 있다. 상기 접착 촉진 유전층은 약 2.8 이상의 유전상수를 갖는다. 바람직하게, 상기 접착 촉진 유전층은 약 2.8 내지 4.0, 보다 바람직하게는 약 2.9 내지 3.3, 가장 바람직하게는 약 3.0 내지 3.2의 유전상수를 갖는다. 바람직하게, 상기 다공성 유전층과 상기 접착 촉진 유전층의 결합으로 약 1.4 내지 3.0, 보다 바람직하게는 약 1.7 내지 2.8의 유효 유전상수를 갖는다. 본 발명에서 사용되는 구 "유효 유전상수"는, 다공성 유전층 및 접착 촉진 유전층의 필름 적층의 유전상수를 의미한다. 상기 접착 촉진 유전층의 두께는 약 1 내지 3000Å, 바람직하게는, 약 5 내지 2000Å, 보다 바람직하게는 약 10 내지 800Å의 범위일 수 있다. 바람직하게, 상기 접착 촉진 층의 두께 대 상기 접착 촉진 층과 다공성 유전층의 합의 비율은 약 0.02 내지 0.30, 바람직하게는 약 0.02 내지 0.25, 가장 바람직하게는 약 0.03 내지 0.15의 범위이다. 바람직하게, 상기 다공성 유전층 상의 접착 촉진 유전층의 코팅으로 약 300옹스트롬 미만의 다공성 유전층 내로 상기 접착 촉진 유전층이 침투된다.
상기 접착 촉진 유전층 상에는 실질적으로 비다공성인 캡핑 층이 있다. 적합한 캡핑층으로는 실리콘 카바이드, 실리콘 옥사이드, 실리콘 니트라이드, 실리콘 옥시니트라이드, 텅스텐, 텅스텐 니트라이드, 탄탈륨, 탄탈륨 니트라이드, 티타늄, 티타늄 니트라이드, 티타늄 지르코늄 니트라이드 및 이들의 혼합물을 포함한다. 상기 캡핑층은 스핀 코우트 또는 CVD 공정과 같은 어떠한 알려진 기술에 의해 접착 촉진 층에 적용될 수 있다. 바람직하게, 상기 캡핑층은 유전상수가 약 2.8 내지 7.0, 보다 바람직하게는 약 4.0 내지 7.0이다. 상기 캡핑 층의 두께는 약 200 내지 3000Å, 바람직하게는 약 300 내지 2500Å, 보다 바람직하게는 약 500 내지 2000Å의 범위일 수 있다. 상기 접착 촉진 유전층, 다공성 유전층, 및 캡핑층은 ASTM D 3359-97시험을 통과하기에 충분한 정도로 서로 접착된다.
다층구조는 전기장치 및 보다 상세하게는, 단일 집적 회로칩과 연결되는 인터코넥트에서 중간 유전체로서 사용될 수 있다. 일반적으로 집적 회로 칩은 그 표면 위에 본 발명의 다층 구조의 여러층 및 금속 전도체의 여러층을 갖는다. 이는 또한 분리된 금속 전도체 사이의 다층 구조 영역 또는 동일한 층 또는 수준의 집적회로내의 전도체의 영역을 포함할 수 있다.
본 발명의 다층 구조는 집적회로 제조를 위한 이중 다마스크(구리와 같은) 처리 및 마이너스(subtractive) 금속(알루미늄 또는 알루미늄/텅스텐과 같은) 처리에 사용될 수 있다. 본 발명의 다층 구조는 미국 특허 6,248,457B1; 5,986,045; 6,124,411; 및 6,303,733호에 가르친 바와 같이 추가의 유전체를 갖는 바람직한 모든 스핀-온 적층된 필름에 사용될 수 있다.
다공성이 약 10% 이상인 다공성 유전층을 다음과 같이 제조하였다. 이 다공성 유전층을 다음 실시예에 사용한다.
고농도의 소디움을 갖는 조질 PEO(폴리에틸렌글리콜 모노메틸 에테르 MW=50)을 조질 PEO를 물과 50:50 중량비율로 혼합하여 정제하였다. 상기 혼합물을 이온 교환 수지를 통과시켜 금속을 제거하였다. 여과물을 수집하고 진공 증류에 적용하여 물을 제거하고 니트한, 저금속 PEO(<100ppb Na)를 생성하였다. 전구체는 10g의 테트라아세톡시실란 10g, 메틸트리아세톡시실란 10g 및 프로필렌글리콜 메틸 에틸 아세테이트(PGMEA) 17g을 100ml의 둥근바닥 플라스크에 합하여 제조하였다. 이러한 성분을 N2-환경(N2 글러브 백)에서 결합하였다. 또한, 상기 플라스크를 N2환경과 연결하여 용액으로 인한 습성 환경을 방지하였다(표준온도 및 압력).
반응 혼합물을 물 1.5g을 플라스크에 첨가하기 전에 80℃로 가열하였다. 물 첨가가 완료된 후에, 상기 반응 혼합물을 포로겐으로서 저금속 폴리에틸렌 글리콜 모노메틸에테르("PEO"; Mw 550amu)(>300ppb Na) 4.26g을 첨가하고 테트라오르가노암모늄 아세테이트(TMAA, 약 10ppm의 TMAA 중량에 상응하는, 용액 19X10-8mole/gm)를 촉매로서 첨가하고 교반을 추가 2시간동안 유지하였다. 이후에, 결과 용액을 0.2마이크론 필터로 여과하고 다음 단계에서 전구체 용액 매스터배치를 제공하였다.
그 다음 상기 용액을 연속적인 8-인치의 실리콘 웨이퍼상에 용착하고, 각각을 스핀척(spin chuck)하고 2500rpm에서 30초동안 스핀하였다. 전구체내의 물은 실질적으로 상기 웨이퍼가 제 1오븐에 삽입되는 시간동안 응축된 필름 코팅에 결과되었다. 이하 개시된 바와 같이, 상기 제 1오븐내로의 삽입으로 스피닝을 10초 이내에 수행하였다. 그 다음, 각 코팅된 웨이퍼를 각각 1분동안 예비 설정된 후속적인 오븐으로 이동시켰다. 이 실시예에서는, 3개의 오븐이 사용되며, 미리 설정된 오븐온도는 각각 125, 200 및 350℃였다. 상기 PEO는 각 웨이퍼가 3개의 각각의 오븐을 통과하여 이동함에 따라서 후속적인 가열 단계에 의해 드라이브 오프(driven off)되었다. 상기 각 웨이퍼는 3개의 오븐 단계 열처리 후에 냉각되었으며, 생성된 유전체 필름을 타원계를 사용하여 그 두께 및 굴절율을 측정하였다. 각 필름 코팅된 웨이퍼를 추가로 1시간동안 425℃의 질소 흐름 하에서 경화하였다. 본 발명의 액상 전구체로부터 제조된 비다공성 필름은 굴절율이 1.41 및 kde-gas가 3.2일 것이다. 비교해보면, 공기는 굴절율이 1.0이다. 본 발명의 나노다공성 필름의 다공성은 따라서, 공기인 그 부피의 퍼센트에 비례한다. 상기 필름은 베이크 두께가 5920Å, 베이크 굴절율이 1.234, 경화 두께가 5619Å 및 경화 굴절율이 1.231이다. 상기 생성된 경화 필름은 다공성이 약 43%이다. 상기 필름의 전기용량은 흡수된 수분을 없애기 위해서 2분동안 200℃의 핫플레이트에서 웨이퍼를 가열한 후에 측정되었다. 수분 제거된 전기용량을 기준으로 한 유전 상수를 k 탈기(de-gas)라 한다.
비교예 1
연속적인 8인치의 실리콘 웨이퍼를 상기 다공성 유전층위에 경화된 필름의 층과 함께 용착하였다(300 또는 600nm). CVD 캡핑층(SiC 또는 SiO2 200nm)은 접착 촉진 유전층이 없는 다공성 유전필름 층에 용착되었다. 엔트리 1, 4 및 9는 접착 촉진이 없는 SiC 또는 SiO2 캡핑층에 다공성 유전층의 불량한 접착을 나타낸다. 테이프 시험은 표준 시험 방법(ASTM D 3359-97)에 따라 수행되었다. 캡핑층에 다공성 유전층의 접착성이 불량하며, CVD 캐핑층이 쉽게 제거되는 것으로 관찰되었다.
비교예 2
하이드리도폴리카르보실란의 PGMEA 용액을 연속적인 8-인치의 실리콘 웨이퍼(상기 제조된 다공성 유전층으로 예비 코팅, 300nm) 상에 용착하고, 각각을 스핀척하고(spin chuck), 30초동안 2400rpm에서 스핀하였다. 그 다음 상기 웨이퍼를 제 1오븐에 삽입하였다. 이하 개시되는 바와 같이, 제 1오븐내로의 삽입으로 스피닝을 10초 이내에 완료하였다. 각각의 코팅된 웨이퍼를 특정온도에서, 각각 1분동안 예비 설정된 후속적인 오븐 연결로 이동시켰다. 이 실시예에서, 3개의 오븐이 사용되었으며, 예비 설정된 오븐 온도는 각각 125, 200 및 350℃였다. 각 웨이퍼는 3개의 오븐 단계된 열처리한 후에 냉각시키고, 생성된 적층 유전필름은 그 두께 및 굴절율을 측정하기 위해 타원계를 사용하여 측정되었다. 그 다음 각 스택 필름-코팅된 웨이퍼를 질소 흐름하에서 1시간동안 425℃에서 추가로 경화하였다. 상기 필름 두께는 매우 불량한 품질로 인해 측정할 수 없었다. 그 다음, CVD 캡핑층(엔트리 14의 경우, SiO2 200nm)을 접착 촉진제 및 다공성 유전층의 필름적층에 용착하였다. 테이프 시험은 표준 시험 방법(ASTM D 3359-97)에 따라 수행되었다. 캡핑층에 대한 다공성 유전층의 접착성은 불량하였으며, 상기 CVD 캡핑층이 쉽게 제거됨이 관찰되었다. 결과 필름은 매우 불량한 접착성을 나타내었다(<10% 통과).
실시예 3
이 실시예는 접착 촉진제를 제조하는 것이다.
접착 촉진제 전구체는, 반응 플라스크에서, 테트라아세톡시실란 233g 및 메틸트리아세톡시실란 233g을 혼합하고 80℃로 가열한 다음 35g의 물을 첨가하고 반응 혼합물을 상온으로 냉각시켜서 형성된 매트릭스를 결합하여 제조되었다. 그 다음, 프로필렌 글리콜 메틸 에틸 아세테이트(PGMEA) 2794g 및 아세트산에 용해된 테트라메틸암모늄 아세테이트(TMAA)의 1% 용액 2.5g을 첨가하였다. 상기 용액을 2시간동안 교반하고 여과하였다. 그 다음 상기 용액을 연속으로된 8인치의 실리콘 웨이퍼(상기 제조된 다공성 유전층으로 예비 코팅, 300nm)에 용착시키고, 각각을 스핀척하고 30초동안 2000rpm으로 스핀하였다. 전구체 내의 물의 존재는 실질적으로 상기 웨이퍼가 상기 제 1오븐내로 삽입되는 시간동안 응축된 필름 코팅에 결과되었다. 이하 설명되는 바와 같이, 제 1오븐내로의 삽입은 스피닝을 10초이내에 완료하였다. 각각의 코팅된 웨이퍼를 각각 1분동안 특정한 온도에서 예비 설정된 후속적인 연속 오븐으로 이동시킨다. 이 실시예에서는, 3개의 오븐이 사용되었으며, 미리 설정된 오븐 온도는 각각 125, 200, 및 350℃였다. 각 웨이퍼를 3개의 오븐-단계된 열처리한 후에 냉각시키고 생성된 적층 유전 필름을 그 두께 및 굴절율을 측정하기 위해 타원계를 사용하여 측정하였다. 각각의 스택-필름 코팅된 웨이퍼를 질소 흐름하에서 1시간동안 425℃에서 경화하였다. 상기 필름은 접착 촉진제 층 및 다공성 유전층의 경우 각각의 경화 두께가 40 및 290nm였다. CVD 캡핑층(엔트리 3의 경우 SiC 200nm, 엔트리 11의 경우 SiO2 200nm)은 그 다음 접착 촉진제 및 다공성 유전층의 필름 적층상에 용착되었다.
테이프 시험은 표준 기술에 따라 수행되었으며, 이는 결과 필름 적층의 접착성이 박리 표시를 나타내지 않는 매우 우수한 것이었다. 추가의 CMP("화학적 기계적 광택")공정이 또한 적층 필름이 120s 동안 5psi 다운포스(down force)와 같은 조건을 견딜 수 있음을 나타낸다.
실시예 4
이 실시예(엔트리 2, 7 및 8을 참고)는 다공성 유전층(300nm)상에 코팅된 접착 촉진제를 23nm 층(약 7%)으로 갖는 것을 제외하고 실시예 2를 반복하였다. 다양한 두께의 실리콘 카바이드를 또한 용착하였다(100(엔트리 7), 200(엔트리 2) 및 300nm(엔트리 8)). 상기 테이프 시험결과는 SiC 캡 두께에 따라서 접착강도가 결정됨을 나타내는 것이다. 엔트리 7은 접착성이 SiC 캡 100nm인 경우에만 우수함을 나타낸다. SiC 캡두께가 200nm로 증가되어 테이프 시험 수득율이 70%로 감소되었다. SiC 캡 두께(300nm)가 높으면 매우 불량한 테이프 시험 수득율(20%)이 결과된다(도 1 참고).
실시예 5
다공성 유전층이 600nm의 두께를 가지며 SiC 캡 두께가 200nm로 고정된 것을 제외하고 실시예 2를 반복하였다. 두개의 상이한 두께의 접착 촉진제를 다공성 유전층에 코팅한다. 엔트리 5는 접착성이 불량하며, 접착 촉진제 층이 4%(또는 25nm)인 경우에 80%의 박리를 나타낸다. 그러나, 상기 접착 촉진제 층 두께가 10%(또는 60nm)로 증가한 후에, 결과 필름 적층은 엔트리 6에 나타낸 바와 같인 우수한 접착성을 나타낸다.
실시예 6
접착촉진제 층의 25nm(또는 8%)만이 다공성 유전층(300nm)에 용착된 후에 SiO2 200nm를 CVD용착한 것을 제외하고 실시예 2를 반복하였다.
결과 필름 적층(엔트리 10)을 표준 테이프 시험에 적용하여 80%의 박리를 나타내었다.
실시예 7
이 실시예(엔트리 13)은 접착 촉진제로서 상업적으로 이용가능한 메틸실옥산 중합체(Honeywell ACCUGLASS®SPIN-ON GLASS T12B 물질)의 사용을 개시하고 있다.
ACCUGLASS®SPIN-ON GLASS T12B 용액을 연속적인 8-인치의 실리콘 웨이퍼(다공성 유전층으로 예비-코팅, 300nm)에 용착시키고 각각을 스핀 척하고 30초동안 2000rpm에서 스핀하였다. 전구체 내의 물은 상기 웨이퍼를 제 1오븐에 삽입하는 시간동안 실질적으로 응축된 필름 코팅에 결과되었다. 이하 개시된 바와 같이, 제 1오븐내로의 삽입은 스피닝을 완료하는 10초 이내에 수행되었다. 그 다음 각 코팅된 웨이퍼를 각각 1분동안 특정한 온도로 미리 설정된 연속적인 오븐으로 이동시켰다. 이 실시예에서는, 3개의 오븐을 사용하며, 미리 설정된 오븐 온도는 각각 125℃, 200℃ 및 350℃였다. 각 웨이퍼를 3개의 단계된 오븐 열처리 후에 냉각시키고 생성된 적층 유전필름을 타원계로 측정하여 그 두께 및 굴절율을 측정하였다. 각 적층 필름-코팅된 웨이퍼를 1시간동안 질소 흐름하에서 425℃로 추가 경화하였다. 상기 필름은 접착 촉진층 및 다공성 유전층의 경우에 각각 40 및 280nm의 경화 두께를 갖는다.
그 다음, CVD캡(SiO2 200nm)를 접착 촉진제 및 다공성 유전층의 필름 적층에 용착시켰다. 테이프 시험을 표준 방법에 따라 수행하였으며, 결과 필름 적층의 접착성이 매우 우수하며, 박리의 징후가 없음을 나타내었다. 추가의 CMP 공정은 또한 적층 필름이 120s동안 5psi의 다운포스의 조건에서 견딜 수 있음을 나타낸다.
실시예 8
ACCUGLASS®SPIN-ON GLASS T12B 25nm를 다공성 유전층(8% 또는 280nm, 엔트리 12)에 코팅한 것을 제외하고 실시예 6을 반복하였다. 접착 촉진제 층의 두께가 감소하기 때문에, 결과 필름은 테이프 시험에서 40%의 박리를 나타낸다.
[표]
두께(nm) 접착 촉진제 CAP 두께(nm) 테이프 시험통과% CMP3관찰
ILD 형태1 프랙션2 SiC SiO2
1 300 없음 200 0 실패
2 300 A 7% 200 70 통과
3 300 A 12% 200 100 통과
4 600 없음 200 0 실패
5 600 A 4% 200 20 통과
6 600 A 10% 200 100 통과
7 300 A 7% 100 100 통과
8 300 A 7% 300 20 통과
9 300 없음 200 0 실패
10 300 A 8% 200 20 통과
11 300 A 12% 200 100 통과
12 300 B 8% 200 60 통과
13 300 B 10% 200 100 통과
14 300 C - 200 <10 실패
1A = 다공성 유전층; B=ACCUGLASS®SPIN-ON GLASS T12B 및 C=하이드리도폴리카르보실란 2프랙션=접착 촉진 유전층의 두께 대 접착 촉진 유전층 및 다공성 유전층의 전체 두께의 비율; 3C(hemical)M(echanical)P(olishing) 조건은 실험에 상세히 개시되어 있음. 통과= 박리 없음, 실패=박리.
본 발명의 특정한 구현에 대하여 기술한 상기한 바로부터, 다양한 변형, 조절 및 개선은 이 기술분야의 기술자에게 쉽게 이해될 수 있을 것이다. 이러한 변형, 조절 및 개선 모두는 본 발명의 범주에 속하는 것으로 이해된다. 따라서, 상기한 사항은 단지 본 발명을 예시하는 것으로 이로써 본 발명을 제한하는 것은 아니다.

Claims (23)

1)다공성이 약 10% 이상인 다공성 유전층;
2)다공성이 약 10% 이하인 상기 다공성 유전층 상의 접착 촉진 유전층; 및
3)상기 접착 촉진 유전층 상의 실질적으로 비다공성인 캡핑층
으로 이루어지는 다층 유전체 구조.
제 1항에 있어서, 상기 다공성 유전층은 기판상에 추가로 용착됨을 특징으로 하는 구조.
제 1항에 있어서, 상기 다공성 유전층은 다공성이 약 10% 내지 90%임을 특징으로 하는 구조.
제 1항에 있어서, 상기 다공성 유전층은 약 1.3 내지 3.0의 유전상수를 가짐을 특징으로 하는 구조.
제 1항에 있어서, 상기 다공성 유전층 및 접착 촉진 유전층의 결합은 약 1.4 내지 3.0의 유효 유전상수를 가짐을 특징으로 하는 구조.
제 1항에 있어서, 상기 다공성 유전층은 나노다공성 실리카, 실리콘 옥사이드, 오르가노실세스퀴녹산, 폴리실록산, 폴리(아릴렌 에테르), 폴리이미드 및 이들의 혼합물로 구성되는 그룹으로부터 선택되는 물질을 포함함을 특징으로 하는 구조.
제 1항에 있어서, 상기 접착촉진 유전층은 약 0.1% 내지 13%의 다공성을 가짐을 특징으로 하는 구조.
제 1항에 있어서, 상기 접착 촉진 유전층은 약 2.8 이상의 유전상수를 가짐을 특징으로 하는 구조.
제 1항에 있어서, 상기 접착 촉진 유전층은 약 2.8 내지 4.0의 유전 상수를 가짐을 특징으로 하는 구조.
제 1항에 있어서, 상기 접착 촉진 유전층은 나노다공성 실리카, 실리콘 옥사이드, 오르가노실세스퀴녹산, 폴리실록산, 폴리(아릴렌 에테르), 폴리이미드 및 이들의 혼합물로 구성되는 그룹으로부터 선택되는 물질을 포함함을 특징으로 하는 구조.
제 1항에 있어서, 상기 캡핑층은 약 2.8 내지 7.0의 유전상수를 가짐을 특징으로 하는 구조.
제 1항에 있어서, 상기 캡핑층은 실리콘 카바이드, 실리콘 옥사이드, 실리콘 니트라이드, 실리콘 옥시니트라이드, 텅스텐, 텅스텐 니트라이드, 탄탈륨, 탄탈륨 니트라이드, 티타늄, 티타늄 니트라이드, 티타늄 지르코늄 니트라이드, 및 이들의 혼합물로 구성되는 그룹으로부터 선택되는 물질을 포함함을 특징으로 하는 구조.
제 1항에 있어서, 상기 접착 촉진 유전층의 두께 대 접착 촉진 유전층 및 다공성 유전층의 전체 두께의 비율은 약 0.02 내지 30의 범위임을 특징으로 하는 구조.
제 1항에 있어서, 상기 접착 촉진 유전층, 상기 다공성 유전층 및 상기 캡핑층은 ASTM D 3359-97 시험을 통과하기에 충분한 정도로 서로 부착됨을 특징으로 하는 구조.
기판, 다공성이 약 10% 이상인 상기 기판상의 다공성 유전층; 다공성이 약 10% 이하인 상기 다공성 유전층 상의 접착 촉진 유전층; 및 상기 접착 촉진 유전층 상의 실질적으로 비다공성인 캡핑층으로 이루어진 마이크로 전자 장치.
a) 예비-중합체, 용매, 임의의 촉매 및 포로겐을 포함하는 제 1조성물로 기판을 코팅하여 필름을 형성하고, 상기 조성물을 가교하여 겔화된 필름을 형성하고, 상기 겔화된 필름을 상기 포로겐이 실질적으로 모두 제거되도록 효과적인 시간과 온도에서 가열하여 약 10%이상의 다공성을 갖는 다공성 유전층을 생성하는 단계;
b) 상기 다공성 유전층을 실리콘-함유 예비-중합체, 용매 및 임의의 촉매를 포함하는 제 2조성물로 코팅한 다음; 가교하고 가열하여 다공성이 약 10%이하인 다공성 유전층 상의 접착 촉진 유전층을 생성하는 단계; 및
c)상기 접착 촉진 유전층 상에 실질적으로 비다공성 캡핑층을 형성하는 단계
를 포함하는 다층 유전체 구조의 제조방법.
제 16항에 있어서, 상기 제 2조성물은 포로겐이 없음을 특징으로 하는 방법.
제 16항에 있어서, 상기 제 1조성물 및 제 2조성물은 오늄 화합물 및 친핵체로 구성되는 그룹으로부터 선택되는 금속-이온-프리 촉매를 포함함을 특징으로 하는 방법.
제 16항에 있어서, 상기 제 1조성물은 폴리알킬렌 옥사이드, 폴리알킬렌 옥사이드의 모노에테르, 완전히 말단-캡트된 폴리알킬렌 옥사이드, 크라운 에테르, 지방족 폴리에스테르, 아크릴 중합체, 아세탈 중합체, 폴리(카프로라탁톤), 폴리(발레락톤), 폴리(메틸 메타크릴레이트), 폴리(비닐부티랄) 및 이들의 혼합물로 구성되는 그룹으로부터 선택되는 포로겐을 포함함을 특징으로 하는 방법.
제 16항에 있어서, 상기 제 1조성물 및 제 2조성물은 아세톡시실란, 에톡시실란, 메톡시실란 및 이들의 혼합물로 구성되는 그룹으로부터 선택되는 실리콘 함유 예비-중합체를 포함함을 특징으로 하는 방법.
제 16항에 있어서, 상기 다공성 유전층 상의 제 2조성물의 코팅으로 약 300옹스트롬 이하의 다공성 유전층 내로 상기 제 2조성물이 침투됨을 특징으로 하는 방법.
제 16항에 있어서, 상기 제 1조성물 및 제 2조성물은 테트라아세톡시실란, C1-C6알킬 또는 아릴-트리아세톡시실란 및 이들의 혼합물로 구성되는 그룹으로부터 선택되는 실리콘-함유 예비 중합체를 포함함을 특징으로 하는 방법.
제 22항에 있어서, 상기 트리아세톡시실란은 메틸트리아세톡시실란임을 특징으로 하는 방법.
KR1020057004847A 2005-03-21 2002-09-20 저 ｋ 재료용 중간층 접착 촉진제 KR20050090978A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020057004847A KR20050090978A (ko) 2005-03-21 2002-09-20 저 ｋ 재료용 중간층 접착 촉진제

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020057004847A KR20050090978A (ko) 2005-03-21 2002-09-20 저 ｋ 재료용 중간층 접착 촉진제

Publications (1)

Publication Number Publication Date
KR20050090978A true KR20050090978A (ko) 2005-09-14

Family

ID=37272835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057004847A KR20050090978A (ko) 2005-03-21 2002-09-20 저 ｋ 재료용 중간층 접착 촉진제

Country Status (1)

Country Link
KR (1) KR20050090978A (ko)

Similar Documents

Publication Publication Date Title
US7381441B2 (en) Low metal porous silica dielectric for integral circuit applications
US20050173803A1 (en) Interlayer adhesion promoter for low k materials
US7381442B2 (en) Porogens for porous silica dielectric for integral circuit applications
JP3571004B2 (ja) 半導体素子用超低誘電多孔性配線層間絶縁膜およびその製造方法ならびにそれを用いた半導体素子
JP5030478B2 (ja) 多孔質膜の前駆体組成物及びその調製方法、多孔質膜及びその作製方法、並びに半導体装置
JP4125637B2 (ja) 低誘電率材料及びその製造方法
US6562465B1 (en) Coating liquid for forming a silica-containing film with a low-dielectric constant and substrate coated with such a film
US5472488A (en) Coating solution for forming glassy layers
KR100671850B1 (ko) 다공질 필름의 개질 방법 및 개질된 다공질 필름 및 그 용도
US6962727B2 (en) Organosiloxanes
WO2000041230A2 (en) Electron beam treatment of siloxane resins
TWI400754B (zh) A precursor film composition of a porous film and a method for producing the same, a porous film and a method for producing the same, and a semiconductor device
US7148263B2 (en) Hybrid inorganic/organic low k dielectric films with improved mechanical strength
US20050136687A1 (en) Porous silica dielectric having improved etch selectivity towards inorganic anti-reflective coating materials for integrated circuit applications, and methods of manufacture
JP4261297B2 (ja) 多孔質フィルムの改質方法、改質された多孔質フィルム及びその用途
US20060180900A1 (en) Organo-silsesquioxane polymers for forming low-k dielectrics
KR20050016505A (ko) 유기실록산
KR20050090978A (ko) 저 ｋ 재료용 중간층 접착 촉진제
TW200306282A (en) New porogens for porous silica dielectric for integral circuit applications
JP2002009066A (ja) シリカ系被膜及びそれを用いた半導体装置
KR20070037562A (ko) 실릴화제를 이용한 저-ｋ 유전물질로의 손상 보수
KR20050083634A (ko) 나노다공성 재료 및 이의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination