KR100276051B1 - 열처리장치, 열처리방법 및 반도체부재의 제조방법 - Google Patents

열처리장치, 열처리방법 및 반도체부재의 제조방법 Download PDF

Info

Publication number
KR100276051B1
KR100276051B1 KR1019980058988A KR19980058988A KR100276051B1 KR 100276051 B1 KR100276051 B1 KR 100276051B1 KR 1019980058988 A KR1019980058988 A KR 1019980058988A KR 19980058988 A KR19980058988 A KR 19980058988A KR 100276051 B1 KR100276051 B1 KR 100276051B1
Authority
KR
South Korea
Prior art keywords
heat treatment
tube
pipe
gas
treatment apparatus
Prior art date
Application number
KR1019980058988A
Other languages
English (en)
Other versions
KR19990063516A (ko
Inventor
마사타카 이토
노부히코 사토
Original Assignee
미다라이 후지오
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다라이 후지오, 캐논 가부시끼가이샤 filed Critical 미다라이 후지오
Publication of KR19990063516A publication Critical patent/KR19990063516A/ko
Application granted granted Critical
Publication of KR100276051B1 publication Critical patent/KR100276051B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • C30B31/10—Reaction chambers; Selection of materials therefor
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005—Oxydation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)

Abstract

제 1관과, 거기에 배치한 제 2관과, 히터를 구비한 신규의 열처리장치가 제공되어 대기가스에서 제 2관내의 반도체부재를 열처리하고, 적어도 제 2관의 내면은 비실리콘산화물로 이루어져 있고, 제 1관은 유리실리카로 이루어져 있다. 그러므로 수소가스는 고온으로 가열된 산화실리콘으로 이루어진 면을 통과하지 않고서 웨이퍼에 공급될 수 있다. 이 장치는, 오염원으로서의 융합석영관에 의한 웨이퍼의 금속오염을 방지하고 또한 산화실리콘과 실리콘의 반응에 의한 실리콘의 에칭을 방지한다.

Description

열처리장치, 열처리방법 및 반도체부재의 제조방법
본 발명은 집적회로 등의 반도체디바이스의 제조시에 반도체부재를 열처리하는 열처리장치와 열처리방법에 관한 것이다. 또한, 본 발명은 반도체부재를 제조하는 방법에 관한 것이다.
반도체디바이스의 제조에 있어서, 열처리장치는 산화막을 형성하거나 도너 또는 억셉터로서 불순물을 확산하는 공정과 수소함유농축 분위기에서 벌크 Si웨이퍼와 같은 반도체부재를 어닐링하는 공정에 사용된다.
도 9는 종래기술의 열처리장치의 제 1예를 표시한다. 이 열처리장치는 내관(1)와 외관(2)를 가진다. 수소를 함유한 농축가스GH는 도입구(5)로부터 도입되고 배출구(6)를 통하여 배출된다. 내관(1)과 외관(2)사이의 공간으로는 산소함유가스GO가 도입구(7)을 개재하여 도입하고 배출구(8)를 통하여 배출되어 바깥쪽으로부터 내관(1)으로 구리(Cu)의 통과를 방지한다. W는 Si웨이퍼를 표시한다. (4)는 보트를 표시한다. 이러한 장치는 일본국 특개평 제 5-152309호에 개시되어 있다.
도 10은 종래기술의 열처리장치의 제 2예를 표시한다. 이 열처리장치는 탄화실리콘(SiC)으로 이루어진 내관(1), 히터(3), 산화수소화염확산법에 의해 제조된 융합석영으로 이루어지고, 200ppm함량의 OH기를 함유하고 그들 사이에 개구된 외관(2)을 구비한다. 이 외관은 불순물금속의 확산을 방지한다. 이러한 장치는 일본국 특개평 제 7-193074호에 개시되어 있다.
도 11은 종래기술의 열처리장치의 제 3예를 표시한다. 이 열처리장치는 SiC로 이루어진 내관(1)과 융합된 석영으로 이루어진 외관(2)을 구비한다. 산소를 함유한 정화가스는 도입관(7)을 개재하여 내관(1)과 외관(2)사이의 공간으로 도입되고 배출관(8)을 개재하여 배출된다. 냉각가스는 도입관(10)을 개재하여 도입되고 배출관(11)을 개재하여 배출된다. (9)는 히트배리어로 제공되는 테이블이다. 이러한 장치는 일본국 특개평 제 8-31761호에 개시되어 있다.
도 12는 종래기술의 열처리장치의 제 4예를 표시한다. 이 열처리장치는 융합된 석영으로 이루어진 내관(1) 및 외관(2)과, 외관(2)과 히터(3)사이에 열평형관(20)을 구비한다. 산소를 함유한 가스는 바닥면의 가스도입관(12)으로부터 내관(1)과 외관(2)사이의 공간으로 도입되고, 또 복수의 가스도입구(5)를 개재하여 내관(1)의 안쪽으로 도입되어, 배출관(6)으로부터 배출된다. (13)은 단열재료를 표시한다. 이러한 장치는 일본국 특개평 제 7-161655호에 개시되어 있다.
도 13은 종래기술의 열처리장치의 제 5예를 표시한다. 이 장치는 SiC로 이루어진 내관(1)과 융합된 석영으로 이루어진 외관(2)을 구비한다. 산화가스와 같은 처리가스는 바닥면의 도입구로부터 내관(1)으로 도입되고, 또한 연통구(13)를 개재하여 내관(1)과 외관(2)사이의 공간으로 도입되어 배출구(6)로부터 배출된다. 이러한 장치는, 일본국 특개평 제 7-302767호에 개시되어 있다.
하지만, 종래기술의 장치들은 오염, 처리가스누설, 반응관변형, 반응관크레킹 등과 같은 해결되지 않은 문제점을 가진다.
한편, 본 발명의 발명자는 열처리시에 수소를 함유한 농축분위기에서 반도체부재가 바람직하지 않게 에칭되는 것을 발견하였다.
본 발명의 목적은 반응관의 금속에 의해 발생되는 금속오염을 감소시키는 열처리장치, 열처리방법과 반도체부재의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 반응관의 변형에 의해 발생되는 가스누설을 방지하는 열처리장치, 열처리방법과 반도체부재의 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 바람직하지 않은 에칭을 방지하는 열처리장치, 열처리방법과 반도체부재의 제조방법을 제공하는 것이다.
도 1은 본 발명의 열처리장치의 예를 표시하는 단면도
도 2는 열처리장치의 단면도
도 3은 본 발명의 제 2실시예의 열처리장치의 단면도
도 4는 본 발명의 제 3실시예의 열처리장치의 단면도
도 5는 본 발명의 제 4실시예의 열처리장치의 단면도
도 6은 본 발명의 제 5실시예의 열처리장치의 단면도
도 7은 본 발명에 따른 반도체부재의 제조공정의 흐름도
도 8A, 8B, 8C, 8D, 8E 및 8F는 본 발명에 따른 반도체부재의 제조공정의 실시예를 개략적으로 표시하는 도면
도 9는 종래의 열처리장치의 제 1예의 단면도
도 10은 종래의 열처리장치의 제 2예의 단면도
도 11은 종래의 열처리장치의 제 3예의 단면도
도 12는 종래의 열처리장치의 제 4예의 단면도
도 13은 종래의 열처리장치의 제 5예의 단면도
(도면의 주요부분에 대한 부호의 설명)
3: 히터 4: 보트
5: 도입구 6: 배출구
9: 히트배리어 22: 내관탑재부
24, 25: O-링 26: 노커버
27: 개구부 31: 내관
32: 노심관 33: 도입관
W: 웨이퍼
본 발명의 목적에 따르면, 제 1관과, 거기에 위치하는 제 2관과, 히터를 구비하고, 제 1관은 밀접하게 폐쇄가능하며 제 2관보다 더 큰 충격강도를 가진 유리실리카로 이루어져 있고, 제 2관은 적어도 비-실리콘산화물로 이루어진 내면을 가지고, 가스유로는 히터에 의해 고온으로 처리된 실리콘산화물로 이루어진 면을 관통하지 않고서 제 2관내의 처리공간으로 가스를 도입하도록 구성되어 있는 열처리장치를 제공한다.
본 발명의 다른 목적에 따르면, 제 1관과, 거기에 위치하는 제 2관과, 히터를 구비하고, 제 2관내에 가스를 도입시키는 가스도입구는 히터의 아래에 설치되어 있고, 제 1관을 제 2관에 접속시키는 구멍은 제 2관의 상부에 설치되어 있고, 배출구는 제 1관의 안쪽으로부터 가스를 배출하는 제 1관의 바닥부에 설치되어 있고, 제 1관은 융합된 석영으로 이루어져 있으며 폐쇄가능하고, 제 2관은 비실리콘산화물표면을 가지며 폐쇄가능하고, 히터는 제 2관에 위치하는 히트배리어보다 높은 위치에 설치되어 있는 열처리장치를 제공한다.
본 발명의 다른 목적에 따르면, 상기 언급한 열처리장치들에 의해서 반도체부재를 열처리하는 열처리방법을 제공한다.
본 발명의 또 다른 목적에 따르면, 반도체부재를 제조하는 방법을 제공하고, 이 방법은 제 1베이스판과 제 2베이스판을 접합하는 단계와, 제 2베이스부재로부터 제 1베이스부재의 불필요한 부분을 제거하는 단계와, 상기 언급한 처리장치에 의해서 수소를 함유한 농축분위기에서 제 2베이스부재상의 실리콘 본체를 열처리하는 단계를 구비한다.
(실시예)
도 1은 본 발명의 열처리장치의 일 실시예를 표시한다. 이 열처리장치는 내관(제 2관)(31), 노심관(제 1관)(32), 수소함유가스도입관(33)을 가진다. 내관(31)은 적어도 탄화실리콘, 질화실리콘, 질화바론, 산화알루미늄 등과 같은 비 실리콘산화물로 이루어진 내벽을 가진다. 노심관(32)은 융합된 석영과 같은 내충격유리실리카로 이루어진 내면을 가진다. 가스도입관(33)은 내관(31)과 마찬가지로 비실리콘산화물로 이루어져 있다. 히터(3)는 레벨(51)의 상단부와 레벨(52)의 하단부에 설치되어 영역(50)을 상기한 온도로 가열시킨다.
수소함유가스는 도입구(5)로부터 장치내로 도입되고, 배출구(34)로부터 처리영역(처리공간)(54)로 분산되어 장치의 바닥면의 배출관(6)을 개재하여 외부로 배출된다. 금속불순물이 히터(3)나 노심관(32)으로부터 분사되더라도, 이 불순물은, 비실리콘산화물의 내벽을 가진 내관(31)에 의해서 반도체부재W에 도달하지 않도록 차단된다. 또, 가스도입관(33)도 비실리콘산화물의 내벽을 가져서 가스도입관 내에 있어서 금속불순물이 수소함유가스로 방사되는 것을 방지한다. 금속불순물은 영역(53)내로 통과하나 배출구(6)로부터 배출되지 않는다.
융합석영으로 이루어진 노심관(32)은 내관(31)보다 더큰 충격강도를 지니고 변형이 작으며 크랙킹을 거의 일으키지 않는다. 이 충격강도는 열충격강도 및/또는 기계충격강도이다. 처리영역(54)은 단열 융합석영으로 이루어진 내관(31)에 의해서 폐쇄되어 있다.
수소함유가스는 히터(3)에 의해 고온으로 가열된 가열산화실리콘면(예를 들면, 영역(53))을 통과하지 않으면서 내관(31)의 처리공간으로 도입된다.
(22)는 내관(31)의 탑재부이고, (24),(25)는 O-링과 같은 실링부재를 표시하고, (27)은 내관(31)의 도출관이고, (26)은 노커버를 표시한다.
수소함유분위기(수소어닐링)에서 반도체부재의 열처리공정에 있어서, 본 발명의 발명자는 에칭이 발생한다는 것을 알았다. 다음에 에칭을 설명한다.
수소어닐링에 대해서는 예를 들면, 일본국 특개평 제 5-218053호, 제 5-217821호와; 엔.사토(N.Sato)와 티.요네하라(T. Yonehara)공저의 Appl. Phys. Lett. 65(1994)1924페이지의 보고서 등에 표시되어 있다. 우선, 본 발명의 발명자는 도 2의 장치로 수소분위기에서, SOI(semiconductor on insulator)기판을 어닐링했다.
도 2에 있어서, 노심관(32)은 고내열성나 고가공성을 가진 융합석영으로 형성되어 있다. 노심관(32)의 내부에는 열처리를 실시하는 SOI웨이퍼(W), 이 웨이퍼W를 유지하는 보트(4), 이 보트(4)를 지지하는 히트배리어(9)가 배치되어 있다. 보트(4)에는 CVD(Chemical vapor deposition)에 의해 극히 순수한 SiC코팅층을 표면에 형성한 탄화실리콘 등과 같은 내열재료가 사용된다. 히트배리어(9)에는 포말석영 등의 단열재료가 사용된다. 노커버(26)는 O-링(25)에 의해 노심관(32)의 개구부를 기밀폐쇄하고, 보트승강기구(도시생략)에 의해 화살표A의 방향으로 이동될 수 있다. 히터(3)는 통전함으로써, 웨이퍼W를 가열시킨다.
이 장치에 있어서, 처리가스는 가스도입관(33)을 개재하여 가스도입구(5)로부터 노심관(32)의 상부와 내부로 도입된다. 도입된 가스는 노심관(32)의 내부에서 하류로 흐르고, 배출구(5)로부터 배기된다. 가스도입구(5), 가스도입관(33), 배출구(6)는 통상 융합석영으로 형성되어 있다. 보트(4)로의 웨이퍼W의 탑재작업은 보트(4)가 노심관의 외부로 노출된 위치까지 노커버(26)가 하강한 상태에서 행한다. 웨이퍼W를 탑재한 후에 도 2에 표시한 바와 같이 노커버(26)가 상승하여 보트(4)가 노심관(32)내로 삽입되고, 노커버(26)가 O-링(25)을 개재하여 노심관의 개구부를 기밀하게 한다. 이에 의해서 수소가스를 안전하게 사용할 수 있다.
처리가스로서 수소가스를 가스도입구(5)를 개재하여 도입함으로써 수소어닐링을 행하여 노심관(32)내의 내부분위기를 치환해서 수소함유농축분위기를 얻고, 히터(3)의 가열저항기에 통전하여 보트상의 웨이퍼W를 소정온도(예를 들면 1200℃)까지 가열한다. 소정시간후에 (예를 들면 1시간) 가열저항기에 통전을 정지하고, 웨이퍼W는 열복사에 의해 소정온도로 냉각되고, 동시에 질소가스와 같은 불활성가스는 가스도입구(5)로부터 도입되어 노심관(32)내의 수소가스를 치환한다. 그러면 노커버(26)를 내리고, 보트(4)상의 웨이퍼W를 노심관(32)에서 꺼낸다. 이러한 방식으로 SOI기판이 수소함유농축분위기에서 열처리되어 기판상의 반도체본체의 표면을 평탄화시키고 스무드하게 한다.
어닐링시에 SOI기판상에 Si본체의 두께가 감소되는 것을 알았다. 이것은 이하의 작용에 의해 야기된다. 수소어닐링동안에 수소가스와 융합석영은 작용하여 물을 형성한다.
H2+SiO2→SiO+H2O
이 형성된 물이 웨이퍼W에 도달하면 웨이퍼W의 실리콘과 작용하여 실리콘을 에칭한다.
H2O+Si→H2+SiO
SOI기판의 처리에 있어서, 이 에칭은 절연체상의 단결정실리콘층(SOI층)의 두께를 감소시키는 동시에 층두께의 변동을 일으킨다. SOI층두께의 변동은 형성된 전자디바이스, 특히 완전공핍형의 FET(전계효과형 트랜지스터, field effect transistor)의 특성을 열화시킨다.
실리콘의 에칭을 방지하기 위해, 노심관(32)의 재료에 융합석영 대신에 900℃보다 고온에서 수소가스와 반응하지 않는 탄화실리콘재료를 사용하는 것이 효과적이다. 그러나 탄화실리콘은 기계적인 충격 및/또는 열충격에 대해 취성을 가지므로 탄화실리콘노심관은 크랙킹을 일으킬 수 있다. 따라서 가스도입로와 히터의 재료와 구성은 연구대상이 되었다.
노심관(32)을 구성하는 융합석영은 중량단위로 10∼100ppm의 금속불순물(예를 들면 철)을 함유한다. 1000℃이상의 고온에서 수소어닐링처리를 행하면, 이 불순물이 융합석영으로부터 수소가스로 이탈되어 웨이퍼W의 표면에 부착하고 오염시킨다. 이 금속오염은 웨이퍼W의 최초캐리어수명을 단축시키고 웨이퍼W상에 제작된 전자디바이스의 성능을 열화시킬 수 있다.
금속오염을 방지하기 위해 가능한 하나의 방법으로서, 노심관(32)에 융합석영 대신에 CVD법에 의해 표면에 불순물이 극히 적은 코팅층을 형성한 탄화실리콘을 사용하는 것이다. 그러나 기계충격 및/또는 열충격에 대해 취성을 가진 탄화실리콘은 크랙이 발생하여 수소가스를 누설시킨다.
다른 방법으로서, 노심관(32)에 융합석영 대신에 직접법에 의해 형성된 합성융합실리카로 대치한다. 천연광물자원으로부터 생성된 융합석영과 비교하여 합성융합실리카는 산소수화염가수분해에 의한 직접 증착투화에 의해 SiCl4로부터 화학적으로 합성되고, 중량단위로 1ppm미만의 극히 적은 금속불순물을 함유한다. 그러나 직접법에 의한 합성융합실리카는 융합석영보다 내열성이 작다. 그러므로, 합성융합실리카로 형성된 노심관(32)은 고온에서 열화되어 가스누설이 발생한다.
상기 언급한 바와 같이 도 2에 표시된 열처리장치는 수소어닐링처리시에 웨이퍼W의 금속오염의 문제점을 가진다. 더욱이, 도 2의 장치와 방법은 수소가스와 융합실리카의 반응에 의한 수분에 의해 실리콘의 에칭의 문제점도 가진다.
도 9에 표시된 예에서도 마찬가지로, 비실리콘산화물의 내부 라이너가 존재하기 때문에 에칭이 발생한다. 도 10에 표시된 예에서는 처리공간이 SiC의 단일관에 의해 폐쇄되므로 가스누설이 발생한다. 도 11에 표시된 예에서는 유리실리카로 이루어진 테이블(9)의 상부가 히터(3)로 가열되므로 테이블(9)로부터 수분이 발생한다. 도 12에 표시된 예에서는 에칭이 수소어닐링시와 마찬가지로 발생한다. 도 13에 표시된 예에서도 유리실리카로 이루어진 테이블(9)의 상부에 물이 형성되고, 수분을 흡수한 가스가 웨이퍼W로 공급되어 수소어닐링시에 에칭을 일으킨다.
본 발명은 종래의 장치에 관련된 문제점을 해결한다.
(제 1실시예)
도 1을 참조하여 본 발명의 제 1실시예를 설명한다.
본 실시예에 있어서 노심관(32), 가스도입구(5), 배출구(6)가 융합석영에 의해 일체로 형성되어 있다. 웨이퍼W를 유지하는 보트(4)는 탄화실리콘으로 이루어져 있고, 그위에 CVD법에 의해 극히 순수한 SiC의 코팅층이 형성되어 있다. 히트배리어(9)는 내열포말실리카(다공질산화실리콘)로 형성되어 있고, 1000℃이상으로 가열되지 않는다.
제 2노심관 또는 내부라이너라고 하는 내관(31)은 개구된 상단과 하단을 가진 원통부재이고, 바닥부분에 배출구(6)와 연통하는 구멍(27)을 가진다. 내관(31)은 탄화실리콘재료로 이루어져 있다. 그 내면은 CVD법에 의해 형성된 SiC코팅층으로 코팅되어 있다. 내관탑재부(22)는 내관(31)을 지지하며 내관이 탈착될 때 내관승강기(도시생략)에 의해 화살표B(수직방향)로 표시된 방향으로 이동가능하다. O-링(24)은 노커버(26)와 내관탑재부(22)사이의 가스를 밀봉시킨다. O-링(25)은 내관탑재부(22)와 노심관(32)사이의 가스를 밀봉시킨다. 관(28)은 내관(31)으로부터 가스를 도입하고, 홀(27)을 개재하여 배출구(6)로 가스를 유동시킨다.
이 구성에 의해, 웨이퍼W는 고온에서 예를 들면 1000℃이상에서 수소어닐링처리를 행한다. 수소어닐링시에 수소가스는 가스도입구(5)와 가스도입관(33)을 통해서 노심관(32)으로 도입된다. 도입된 가스의 일부는 내관(31)의 내부를 통과하여 관(28)과 배출구(6)를 통해서 외부로 배기되고 도입된 가스의 나머지는 노심관(32)과 내관(31)사이의 공간(영역(53))을 통과해서 배출구(6)로부터 배기된다.
그러므로, 내관은 노심관(32)의 내벽의 융합석영에서 이탈한 금속불순물과, 노심관(32)내벽의 융합석영과, 웨이퍼의 금속오염 및 실리콘에칭을 방지하는 효과를 나타내는 수소가스사이의 반응에 의해 형성된 수분으로부터 웨이퍼W를 차단한다.
본 실시예에 있어서 내관(31)이 부서지거나 충격을 받더라도 외부로의 고온수소가스의 누설이 내관(31)둘레의 노심관(32)에 의해 밀봉되어 방지된다. 그러므로, 내관(31)은 충격과 고온에 저항이 적고, 문제가 없는 SiC와 같은 재료로 이루어져 있다.
본 실시예는 노심관(32)과 내관(31)으로 구성된 2중관 구조를 가진다. 또, 맨틀관(외부라이너)은 노심관(32)외부의 히터(3)에 의해 금속불순물을 도중에 차단하는 노심관(32)의 외부에서 제 3관으로서 제공될 수 있다. 맨틀관은 바람직하게 금속불순물을 효과적으로 차단하고 맨틀관 자체로부터 불순물을 적게 분사하는 재료로 이루어져 있다. 이 재료의 예는 CVD법에 의해 그위에 SiC코팅층을 가진 탄화실리콘이다.
본 발명에 있어서, CVD법에 의해 코팅된 탄화실리콘은 고온영역(50)에 위치하는 내관(31)과 가스도입관(33)의 구성재료로서 적절하게 사용된다. 그러나 재료는 여기에 한정되지 않는다. 고순도와 고내열성을 가지고 주변가스내에 금속을 분사하지 않는 비실리콘산화물재료가 유용하다. 유용한 비실리콘산화물재료(비-SiO)는 질화바론(BN), 질화실리콘(SiN), 알루미나(Al2O3)와 같은 세라믹과 실리콘을 포함한다. 이러한 구성재료는 반도체재료의 표면을 에칭하는 에칭물질을 처리가스내에 분사하지 않고, 처리가스와 반응하여 에칭물질을 생성하지 않는다.
상기 "반도체재료의 표면을 에칭하는 물질"은 그 자체 또는 주변의 가스와 조합해서 반도체재료와 반응함으로써 반도체재료를 에칭한다. 상기 언급한 "구성재료"자체는 자연적으로 상기의 에칭물질을 분사하지 않고 또 주변가스와 화학반응에 의해 에칭물질을 형성하지 않는다. 이 구성물질은 CVD법에 의해 SiC막으로 코팅된 탄화실리콘재료와, 고순도와 주변가스에 의해 저화학반응성을 가진 다른 재료를 포함하고, 주변가스와 반응하여 수분을 생성하지 않는다.
내관(31)은 노심관(32)내에서 수소와 실리카재료의 반응에 의해 형성된 수분과 같은 에칭물질로부터 웨이퍼W를 차단하여 그 자체로서도 에칭물질을 거의 분사하지 않는다. 그러므로 내관(31)은 실리콘의 바람직하지 않는 에칭을 효과적으로 감소시킨다.
고투광성의 유리실리카로 이루어진 노심관(32)을 사용함으로써 히터(3)에 의해 방사된 적외선광이 웨이퍼W에 효과적으로 전달되어 웨이퍼를 가열한다.
도 1에 있어서, 내관(31)과 가스도입관(33)의 본체는 SiC로 이루어져 있다. 그러나, 이들은 적어도 고온영역(50)에서 내관(31)의 내벽과 가스도입관(33)의 내면에 SiC로 코팅된 다른 재료로 이루어질 수 있다.
본 발명의 차폐가능하고 배출가능한 노심관은 전기융합이나 화염융합의 공지공정에 의해 생성된 융합석영으로 이루어지도록 한정되지 않고, 플라즈마공정, 수트공정이나 졸-겔공정에 의해 생성된 합성융합실리카로 이루어질 수 있다. 300ppm이하의 하이드로옥실기를 함유하는 이들 유리실리카는 1200℃에서 1011이상의 점도계수를 가지므로 고온열처리시에 내변형성을 가진다.
본 발명에서 채용하는 제 3관, 즉 맨틀관은 개방형이거나 폐쇄형이어도 된다. 필요하다면 세척가스를 노심관(32)과 맨틀관 사이의 공간으로 유동시킬 수 있다. 이 맨틀관은 필수적으로 고온영역(50)에 위치되어 있다.
본 발명의 히터(3)는 FeCrAl합금, Ta합금, 세라믹, 카본 등과 같은 재료로 이루어진 가열소자나 할로겐램프를 가진 것을 포함하고, 필요시에는 추가로 열전도평형판을 구비할 수 있다.
(제 2실시예)
본 발명의 제 2실시예는 도 3을 참조하여 설명한다. 본 실시예에서는 노심관(32), 노심관(32)상부의 가스도입관(5), 배출구(6)가 융합석영에 의해 일체로 형성되어 있다. 제 2노심관(내관)(31)은 원통이고 캡핑되어 있으며, 가스를 배기하기 위해 하단부의 측벽에 홀(27)을 가지고 상부에 가스도입관(33)을 가진다. 제 2노심관의 내벽은 CVD법에 의해 SiC로 코팅되어 있다.
고온에서 예를 들면 1000℃이상에서 웨이퍼W의 수소어닐링처리시에는, 주변가스로서 수소가스가 가스도입구(5)로부터 가스도입관(33)을 통해서 내관(31)으로 도입되어 배출관(6)을 통해서 홀(27)로부터 외부로 배기된다.
본 실시예에서는 제 1실시예와 동일한 효과를 달성한다. 더욱이 웨이퍼W가 위치하는 공간은 가스도입관(33), 홀(27), 노커버(26)와 접촉하는 부분을 제외하고 내관(31)에 의해 외부로부터 차단된다. 그러나 제 1실시예에서 가스유동의 부적절한 조정은 노심관(32)와 수소가스의 접촉을 일으켜서 금속불순물을 이탈시키고 수소가스유동내로 수분을 발생시킴으로써 그들을 함유한 가스는 내관(31)의 내부로 들어가서 웨이퍼W에 도달한다. 한편 이 실시예에 있어서 그러한 현상이 일어나지 않는다.
본 실시예는 수소가스가 고온영역(50)에서 웨이퍼W의 공간에 유리실리카와 접촉하지 않는다. 그러므로 웨이퍼W가 위치하는 공간내의 수소가스는 유리실리카로부터 이탈된 금속불순물을 함유하지 않거나 수분도 함유하지 않는다.
즉, 히트배리어(9)와 노커버(26)는 웨이퍼W가 위치하는 공간에서 수소가스와 접촉한다. 하지만, 접촉부분은 히터(3)에 의해서 가열된 고온영역(50)의 외부이고, 고온이 아니여서 금속불순물이 이탈하지 않고 수분이 생성되지 않는다. 더욱이, 본 실시예에서는 수소가스가 가스도입관(33)으로부터 도입되기 때문에 이 수소가스는 웨이퍼W에 상응하는 수소가스유동의 상류영역에서 유리실리카와 접촉하지 않는다.
본 실시예는 이하와 같이 요약된다.
(1) 내관의 폐쇄공간구조:
웨이퍼를 폐쇄하는 공간은 가스도입부(가스도입관(33)), 가스배출부(홀(27))과 노커버(26)로 폐쇄되는 개구부를 제외하고, 내관(21)에 의해 외부로부터 차단된다. 용어"웨이퍼W를 폐쇄하는 공간"은 웨이퍼W와 주변에 의해 부여된 공간을 의미한다. 대기가스도입부와 배출부의 수와 구성은 본 실시예의 설명에 제한되지 않고서 적절하게 선정된다.
외부로부터 웨이퍼W를 폐쇄하는 공간의 차단 때문에, 수소가스와 노심관(32)의 접촉에 의해 이탈된 금속불순물과 수분이, 만약 이들이 수소가스내로 이탈되더라도 내관(31)의 내부를 통과하지 않으므로 금속과 실리콘에칭에 의한 오염을 더 줄인다.
(2) 폐쇄공간에서 금속과 수분에 의한 오염의 방지:
대기가스는 웨이퍼W를 폐쇄하는 공간의 고온영역(54)에서 노심관(32)과 접촉하지 않는다. 용어 "웨이퍼W를 폐쇄하는 공간의 고온영역(54)"은 영역(50)에서 열처리온도에 근사한 고온으로 히터(3)에 의해 가열된 온도를 의미한다. 유리실리카와 수소가스의 접촉을 방지하는 구성 때문에 실리콘에칭이 방지되거나 상당히 감소된다.
(3) 대기가스의 하류부분에서 금속과 수분에 의한 오염의 방지:
수소가스는 웨이퍼W로부터 하류쪽의 고온영역에서 노심관(32)와 접촉하지 않는다. 용어 "웨이퍼로부터 하류쪽의 고온영역"은 웨이퍼W에 상응하는 수소가스 유동하류의 부분을 의미하고 히터(3)에 의해 고온으로 가열된다. 이 영역은 도 3의 장치내에 존재하지 않는다. 이 영역은 영역(50)내에 가스도입관(33)의 부분을 포함하는 도 1의 실시예에 존재한다. 도 3에서 가스도입관(33)은 히터(3)로 가열되지 않고 온도상승이 상류위치에 있더라도 작기 때문에 고온영역에 포함되지 않는다.
본 실시예에 있어서 수소가스는 가스유동의 상류부분의 고온영역에서 유리실리카와 접촉하지 않는다. 그러므로 이탈한 금속불순물과 유리실리카로부터 수소가스내로 형성된 물의 도달이 웨이퍼W에서 방지되고, 수소가스에 의해 발생된 실리콘에칭과 금속오염이 방지되거나 상당히 감소된다.
(제 3실시예)
도 4를 참조하여 본 발명의 제 3실시예를 설명한다. 본 실시예에 있어서, 가스도입관(5)이 내관(31)의 하단부에 설치되어 있고, 내관탑재부(22)와 일체로 형성되어 있다. (35)는 내관(31)의 상단에 가스배출구용 홀을 표시한다.
고온 예를 들면 1000℃이상에서 웨이퍼W의 수소어닐링처리시에 수소가스는 내관의 하단의 가스도입구(5)로부터 도입되어 내관(31)의 상류로 흐르고 다음에 노심관(321)내의 내관(31)의 상부에서 홀(35)을 통해 도입된다. 따라서, 수소가스가 노심관(32)와 내관(31)사이의 공간을 통하여 하류로 흘러서 노심관(32)의 하단부에서 배출구(6)로부터 배기된다.
본 실시예에 있어서, 제 2실시예와 마찬가지의 효과를 얻는다. 더욱이 도 4에 표시된 수소배출부와 도입부의 구성은 수소흐름의 정체를 제거하여 신속한 가스교환을 할 수 있다.
또, 본 실시예에서는 수소가스가 상기와 같이 도입되어 배기된다. 그러므로, 가스도입구(5)와 가스배출구(6)는 모두 장치의 하부에 위치될 수 있고, 이 장치는 외부배관과의 연결과 연결부의 검사를 용이하게 한다.
히트배리어(9)는 포말석영과 같은 유리실리카로 구성되어 있다. 수소가스는 유로(41)를 통하여 히트배리어(9)와 접촉하여 웨이퍼W로 공급된다. 히트배리어는 고온영역(50)에 있기 때문에 수분이 생성되지 않아서 에칭이 방지된다.
(제 4실시예)
도 5를 참조하여 본 발명의 제 4실시예를 설명한다.
가스배출홀(35)로서 체크밸브는 홀(35)의 주변부에 형성된 돌기부(36), 배출홀(35)을 폐쇄하는 캡(37)을 구비해서 제공된다. 돌기부(35)는 SiC에 의해 내관(31)과 일체로 형성되어 있다. 또 캡(37)도 SiC로 이루어져 있다. 내관(31)내의 가스압은 캡(37)을 들어올려 가스배출홀(35)에서 간극을 부여하여 수소가스를 내관(31)으로부터 간극을 개재하여 내관(31)과 노심관(32)사이의 공간으로 흐르게 한다. 가스의 역유동은 체크밸브에 의해 정지된다. 돌기부(36)는 배출홀(35)로부터 캡(37)이 떨어지지 않도록 유지한다.
이 체크밸브는 노심관(32)의 융합석영으로부터 이탈된 금속불순물과 내관(31)내에서의 노심관(32)의 융합석영과 수소가스의 접촉에 의해 형성된 수분의 역유동을 정지시켜서 금속오염과 실리콘의 에칭을 방지하거나 상당히 감소시킨다.
본 실시예에 있어서, 상기 언급한 바와 같이, 역유동체킹수단은 노심관(32)과 내관(31)사이의 공간으로부터 내관(31)으로의 수소가스의 역유동을 체크한다. 또 역유동체킹수단은 상기 체크밸브이지만 여기에 한정되지 않는다. 예를 들면 이 수단은 가스유로에서 간단한 오리피스도 가능하다.
(제 5실시예)
도 6은 본 발명의 본 실시예의 열처리장치를 표시한다. 이 열처리장치는 SiC와 같은 비실리콘산화물로 이루어진 내면을 가진 내관(31)과, 융합석영과 같은 유리실리카로 이루어진 노심관(32)과, SiC와 같은 비실리콘산화물로 이루어진 표면을 가진 맨틀관(45)을 구비한다. (24),(25),(26)은 각각, O-링을 표시하고, (48)은 플랜지를 표시한다.
수소함유농축가스는 바닥의 가스도입구(5)로부터 유로(41)를 개재하여 웨이퍼를 폐쇄하는 공간으로 도입된다. 이 가스는 또 홀(35)과 체크밸브(36,37)을 통과하여 노심관(2)와 내관(31)사이의 유로(42)로 흘러서 배출구(6)로부터 배기된다. 노심관(32)와 폐쇄된 맨틀관(45)사이의 공간(43)은 바닥의 정화가스도입구(46)으로부터 도입되어 상부의 정화가스배출구(44)로부터 배기되는 He, Ar, Ne, N2, Kr, Xe와 같은 불활성가스로 정화된다.
수소가스는 가스가 웨이퍼W를 폐쇄하는 공간으로 도입되기 전에 1000℃이상의 온도에서 가열된 산화실리콘과 접촉되지 않는다. 구체적으로 포말석영으로 이루어진 히트배리어(9)는 히터(3)에 의해 가열된 고온가열영역(50)의 외부에 위치하기 때문에 유로(41)를 통과하는 수소가스는 수분을 발생시키지 않으므로 수소가스내의 수분은 무시할 수 있다.
내관(31)과 고온가열영역(50)의 공간, 즉 웨이퍼를 폐쇄하는 공간은 SiC등과 같은 비실리콘재료로 이루어진 내면에 의해 완전히 싸여있고, 수분이 생성되지 않는다. 가스유동은 관의 상부중심에서 홀(35)로부터 가스를 배기함으로써 내관(31)내를 균일하게 유지한다. 노심관(32)는 융합석영과 같은 산화실리콘으로 이루어진 폐쇄관이고, 높은 내열효과를 나타내며 고온가열영역(50)의 온도를 균일하게 한다. 수소가 내관(31)으로부터 누설되더라도, 노심관(32)에서는 누설되지 않는다. 웨이퍼(W)를 유지하는 보트(4)는 SiC와 같은 비실리콘산화물로 이루어진 표면을 가지고 수분을 생성하지 않는다.
폐쇄된 맨틀관(45)과 순수가스는 히터(3)로부터 내관으로 금속불순물의 통과를 방지한다.
(열처리)
열처리는 본 발명의 제 1∼5실시예에서 아래와 같이 행하여 진다.
Si웨이퍼와 같은 반도체부재는 도 1, 도 3 내지 6의 장치내의 내관(32)에 설치된다. 수소함유가스는 내관(32)으로 도입되어 농축분위기에서 반도체부재를 유지한다. 수소함유가스의 도입개시전이나 그후에 반도체부재가 상기 온도로 가열된다. 바람직하게 열처리 온도는 900℃이상, 실리콘의 융해점이하, 더욱 바람직하게는 1000∼1200℃의 범위이다. 열처리시간은 소기의 어닐링효과에 의존하고, 통상 3분∼5시간의 범위에서 적절하게 선택한다. 그래서 반도체부재의 열처리를 종료한다.
본 발명에 채용된 반도체부재는 CZ Si웨이퍼, SOI Si웨이퍼, 유리실리카상에 Si막과 Si섬을 가진 웨이퍼를 포함한다. 이 웨이퍼는 반도체제조공정전이나 중이거나 이후의 상태이어도 된다. 특히, 본 발명은 미연마된 거친표면을 가진 SOI웨이퍼의 수소어닐링시에 효과적이다.
본 발명에 채용한 처리가스는 100%수소 또는 1∼99%의 수소와 불활성가스를 함유한 혼합가스이다.
수소함유농축대기의 존재는 고압, 통상압, 저압이어도 된다. 바람직하게 압력은 1.02×105㎩∼1.33㎩이고 바람직하게는 1.02×105㎩∼1.33㎩×103㎩의 범위이다.
(반도체부재를 제조하는 공정)
본 발명의 열처리방법에 의해 반도체부재를 제조하는 공정을 아래에 설명한다.
도 7은 수소분사필링법, PACE법, 에피택셜층 전이법에 의해 구체화된 접합한 SOI기판의 제조의 흐름도이다.
스텝S1에서, 제 1베이스부재를 준비한다. 제 1베이스부재의 일예는 분사수소이온이나 희박대기가스이온에 의해 적어도 한면에서 산화에 의해 형성된 절연층을 가진 Si웨이퍼로 공급되어 소정깊이의 분리층(잠재층)을 형성한다. 다른예는 Si웨이퍼의 표면을 다공질로하고 비다공질Si층상에 에피택셜성장시킴으로써 준비된다. PACE법에 있어서, 제 1베이스부재는 산화막을 가지지 않거나 산화된 표면을 가진 Si웨이퍼이다.
스텝S2에서, 제 2베이스부재를 준비한다. 제 2베이스부재의 예는 통상의 Si웨이퍼, 산화표면을 가진 Si웨이퍼, 제거된 자연산화막을 가진 Si웨이퍼, 석영웨이퍼, 금속베이스판을 포함한다.
스텝S3에서, 상기 준비된 제 1베이스부재와 제 2베이스부재를 접착층의 삽입물과 직·간접적으로 접합시킨다. 이 스텝에서 제 1베이스부재와 제 2베이스부재의 접합면의 적어도 하나는 절연층을 가진다. SOI이외의 구조를 가진 베이스부재의 제조시에는 절연층이 항상 필요하지 않다. 접합면은 산소, 수소, 질소, 희박대기가스의 이온과 방사에 의해 활성화된다.
스텝S4에서 제 1베이스부재의 일부(불필요한 부분)는 접합된 제 1 및 제 2베이스부재의 조립부로부터 제거된다. 제거방법은 대략 2개로 분류된다. 제 1방법에서는 제 1베이스부재의 일부가 연마, 에칭 등의 기술에 의해 그 후면으로부터 제거된다. 제 2방법에서는 제 1베이스부재의 표면부와 내부는 제 1베이스부재내에 주로 형성된 분리층에서 분리된다. 제 2방법에 의하여, 분리된 불필요한 부분은 웨이퍼의 형상을 유지해서 제 1 및 제 2베이스부재로 재사용될 수 있다. 이 분리는 열처리, 또는 조립부의 측면에 대항하는 액체나 기체를 구비한 유체의 유동에 의한 박리에 의하거나 기계적인 벗김에 의해서 행하여 진다.
조립부(SOI기판)은 제거된 불필요한 부분을 가지고, 이온주입에 의해 형성된 공간을 가진 거친면, 다공질층의 구멍이나 연마와 에칭에 의한 돌기부와 공동을 가진다. 그러므로 스텝S5에서 실리콘 층의 거친상부층은 상기 열처리장치의 수소어닐링을 행해서 평탄화된다. 그러므로 에칭된 실리콘층표면은 0.2㎚(1㎛2)이하의 표면거칠기로 평탄화된다. 평탄화상태를 최적화함으로써 거칠기는 0.15㎚이하로 더욱이 0.1㎚이하로 감소된다.
다음에, 도 8A내지 도 8F를 참조하여 에피택셜층전이법에 따른 반도체기판을 제조하는 공정을 이하에 구체적으로 설명한다.
도 8A의 스텝S31에서 Si단결정으로 이루어진 베이스판(131)은 제 1베이스부재로 제공되고, 그위에 다공질구조층(133)이 적어도 주표면쪽에 형성되어 있다. 다공질Si는 HF용액중에서 Si베이스판의 양극화성에 의해 형성될 수 있다. 다공질층은 약 10-1㎚∼10㎚의 직경의 구멍이 직경내에 약 10-1㎚∼10㎚의 간격으로 형성되어 있는 스폰지와 같은 구조를 가진다. 밀도는 50∼20%의 HF용액의 농도를 변경하거나, 알코올첨가비를 변경하거나, 전류밀도를 변경함으로써 단결정Si의 밀도 2.33g/㎤와 비교하여 2.1∼0.6g/㎤의 범위에서 제어될 수 있다. 다공질부분의 다공성은 주로 저항성과 전기전도형을 조정함으로써 변경될 수 있다. P-형에 있어서, 비변질베이스판(P-)은 동일한 양극화성조건하에서 변질베이스판(P+)과 비교해서 한자리 만큼 큰 구멍밀도와 작은직경의 구멍을 형성하고 다공성이 증가한다. 2대서, 다공성은 제어법을 제한하지 않고서 구멍형성조건을 제어함으로써 제어될 수 있다. 다공질층(133)은 단일층 또는 다른 다공성의 층들의 겹침일수도 있다. 다공성은 이온주입에 의해 증가되어 다공질층에 도달한다. 그러므로 포말이 주입부 근처의 다공질층의 구멍벽에 형성된다. 이온주입은 양극화성에 의한 다공질층 형성의 전이나 후 또는 다공질층(133)상의 단결정반도체층 구조체의 형성후에 행할 수 있다.
도 8B의 스텝S31에 있어서, 적어도 하나의 비다공질 단결정 반도체층(123)이 다공질층(133)상에 형성되어 있다. 비다공질 단결정반도체층(123)은 에피택셜성장한 단결정 Si층이나 다공질층(133)의 표면층을 비다공질로 함으로써 형성된 층등으로부터 적절히 선택될 수 있다. 단결정Si층(123)상에는 산화실리콘층(122)이 열산화에 의해 형성되어 있다. 그러므로, 단결정실리콘층과 실시된 산화층 사이의 공유면 레벨이 낮아진다.
도 8C의 스텝S33에 있어서, 비다공질 단결정Si층(123)을 가진 상기 반도체베이스판의 주표면(접합면)은 제 2베이스판(121)의 표면(접합면)과 밀접하게 접촉된다. 접촉전에, 부착문제와 이탈문제는 세척에 의해 바람직하게 제거된다. 제 2베이스판은 Si산화막을 가진 Si판과, 석영판과 같은 광투과판, 사파이어판, 등으로부터 선택될 수 있으나 여기에 한정되지 않는다. 평탄하고 스무드한 접합면을 가진 재료는 제 2베이스판으로 사용될 수 있다. 도 8C에서 제 1 및 제 2베이스판은 절연층(122)의 개재물과 접합된다. 그러나 절연층(122)이 필수적인 것은 아니다. 접합시에 절연박판은 제 1 및 제 2베이스판 사이에 설치될 수 있다.
다음 스텝에 있어서, 제 1베이판(131)의 불필요한 후면부분과 다공질층(133)은 제거되어 벗겨진 비다공질 단결정Si층(123)으로 된다. 이 제거는 2개의 다른 방법으로 행해질 수 있지만 여기에 한정되지 않는다.
제 1방법에서는 제 1베이스판(131)이 뒤쪽으로부터 제거되어 벗겨진 다공질층(133)(도 8D의 스텝S34참조)으로 된다. 다음에 다공질층(133)이 제거되어 벗겨진 비다공질Si층(123)(도 8E의 스텝S35참조)으로 된다. 다공질층의 제거는 선택에칭에 의해서 바람직하게 행해진다. 적어도 불산과 과산화수소수를 함유하는 에칭액을 사용함으로써 다공질실리콘이 105의 선택요소에 의해 선택에칭되어 비다공질단결정실리콘으로 될 수 있다. 계면활성제를 에칭용액에 첨가하여 포말을 방지할 수 있다. 에탄올과 같은 알코올을 거기에 적절하게 첨가시킨다. 다공질층이 박층이면 선택에칭을 생략한다.
제 2방법에 있어서, 베이스판은 분리층으로서 다공질층(133)에서 분리되어 도 8D의 스텝S34에 표시된 베이스판의 상태를 얻는다. 분리방법은, 압축, 인장, 전단, 웨징등과 같은 외부기계력의 적용; 초음파의 적용; 가열; 주변으로부터 다공질Si를 팽창시켜 다공질내부Si에 내압을 부여하는 산화; 열응력이나 완화를 일으키는 히트필스의 적용과; 워터젯과 에어젯 등의 유체의 분사를 포함하나 여기에 한정되지 않는다.
다음 스텝S35에 있어서, 다공질층(133)의 미제거된 잔류부분은 다공질층의 에칭과 마찬가지의 방식의 에칭에 의해 제 2베이스판(121)의 표면으로부터 제거된다. 제 2베이스판(121)상의 다공질층(133)의 잔류하는 부분은 매우 박층이고 두께가 균일하면, 불산과 과산화수소에 의한 다공질층의 습식에칭을 생략한다.
도 8F의 스텝S36에 있어서, 단결정Si층(123)은 도 1 및 도 3내지 도 6에 표시된 장치에 의해 수소함유농축분위기에서 열처리되어 거친표면을 스무드하게 열처리된다.
본 발명에 따라서 준비된 반도체베이스판은 전체베이스판 둘레의 넓은 영역내에서 절연층(122)의 개재물에 의해 제 2베이스판상에 평탄한 균일박막내에 형성된 단결정Si막(123)을 가진다. 이러한 반도체베이스판은 절연된 전자소자를 준비하기에 적절하다.
만약 표면이 대단히 거칠고, 연속적인 표면평탄화를 가지면, 베이스판분리면상에 잔류하는 다공질층의 제거후에 분리된 제 1단결정Si베이스판(131)은 제 1단결정베이스판(131)이나 제 2베이스판(121)으로서 재사용될 수 있다.
(예 1)
직경 5인치의 실리콘웨이퍼는 1100℃의 열처리온도, 4시간의 열처리시간, 10ℓ/min의 수소가스유동비율의 조건하에서 수소어닐링처리를 행했다. 수소처리는 도 2에 표시된 장치에 의하고 도 1에 표시된 장치에 의해서 비교를 위해서 행해서 본 발명의 금속오염의 감소효과를 확인하였다. 채용된 내관(31)은 CVD법에 의해 형성된 SiC코팅층을 가진 산화실리콘재료로 이루어져 있다. 각각의 장치에 의한 금속오염은 열처리후에 웨이퍼의 캐리어의 수명시간을 측정해서 비교하였다. 표 1은 그 결과를 표시한다. 본 발명에 따른 열처리에 있어서, 캐리어의 수명은 수소어닐링시에 웨이퍼의 금속오염을 감소시키는 효과를 표시하는 표 1에 표시된 바와 같이 종래의 열처리와 비교하여 약 2의 요소로서 증명되었다.
열처리장치
(도 1) (도 2)
캐리어수명시간(μsec) 15 28
(예 2)
0.017Ω㎝의 저항율은 가진 8인치의 붕소도포된(100)Si웨이퍼의 표면이 49%HF와 에틸알코올의 2:1혼합액내에서 양극화성되어 웨이퍼의 표면상에 10㎛두께의 다공질실리콘층을 형성하였다. 이 실리콘웨이퍼는 산소분위기에서 400℃로 1시간동안 열처리되어 세공의 표면에 산화박막을 형성하였다. 다음에 다공질층의 외면과 그 근처로부터, 형성된 산화막이 30초동안 1.25%HF수용액내에서의 침입에 의해 제거되었다. 이 웨이퍼는 물로 충분히 세척되고 건조되었다. 이 실리콘웨이퍼는 1100℃의 수소분위기에서 실란가스의 추적량의 도입에 따라 에피택셜성장장치에서 열처리되어 다공질실리콘의 외면상의 모든 세공을 거의 폐쇄하였다. 따라서, 단결정Si막이 수소가스에 디클로로실란이나 실란을 추가함으로써 다공질실리콘상에 310㎚±5㎚의 평균두께로 형성되었다. 이 실리콘웨이퍼는 에피택셜성장장치로부터 산화노로 이동되었고, 단결정Si막의 표면은 수소-산소조합가스에 의해 산화되어 200㎚두께의 실리콘산화막을 형성하였다. 산화결과로서 단결정Si막의 두께가 210㎚로 감소되었다. 이 실리콘웨이퍼와 별도제공된 제 2실리콘웨이퍼는 실리콘디바이스용의 종래 습식세척에 의해 세척되어 표면을 세척하였고 이 2개의 웨이퍼를 함께 접합시켰다. 이 결과의 실리콘웨이퍼조립체는 산소함유분위기에서 1100℃로 1시간동안 열처리되어 웨이퍼의 접합을 견고하게 하였다. 이 열처리에 있어서, 온도는 질소-산소혼합의 분위기에서 상승하였고, 산소분위기에서 1시간동안 1100℃로 유지하였고, 질소분위기에서 하강하였다. 제 1웨이퍼의 비접합면은 벗겨진 다공질실리콘로 연마되었다. 다음에 다공질실리콘은 불산과 과산화수소수의, 혼합액내의 침입에 의한 에칭에 의해서 제거되었다. 세척후에, 이 웨이퍼는 습식세척에 의해 충분히 세척되었다. 따라서, 단결정Si막은 제 2실리콘웨이퍼상으로 산화실리콘과 함께 이동되어 SOI웨이퍼를 생성하였다.
이동한 단결정실리콘의 두께는 평면내의 10㎜격자점에서 측정되었다. 평균두께는 ±7㎚의 오차를 가진 210㎚이었다. 표면거칠기는 1㎛2의 범위와 5㎛2의 256×256개 지점에서 원자현미경으로 측정하였다. 표면거칠기는 평균평면거칠기 Rrms의 단위로 각각 10.1㎜, 9.8㎚이었다. 단결정실리콘막내의 붕소농도는 2차이온질량분광법(SIMS)에 따라서 1.2×1018/㎤이었다.
상기와 같이 생성된 복수의 SOI기판은 분산에칭에 의해 후면의 실리콘산화막의 제거후에 도 1에 표시한 바와 같이 열처리장치에 장착시켰다. 이 웨이퍼는 하나의 SOI웨이퍼의 후면의 실리콘과 인접SOI웨이퍼의 표면SOI층 사이에 6㎜의 간격을 두고, 수평으로 설치되었고 SiC로 이루어진 보트상의 노심관의 중심선에 위치하는 웨이퍼의 중심을 따라서 설치되었다. 최상부의 SOI웨이퍼위에 시판의 실리콘웨이퍼를 동일한 간격으로 설치하였다. 노내의 분위기를 수소로 치환하였다. 노내의 온도는 1100℃로 상승하였고, 4시간동안 유지한 다음 하강하였다. SOI층의 두께를 다시 측정하였다.
비교를 위하여 동일한 방식으로 준비된 SOI웨이퍼를 도 2에 표시된 장치로 수소어닐링하였다.
표 2에 표시한 바와 같이 최대에칭량이 종래의 방법보다 1/8의 요소만큼 본 발명에서 감소되고, 따라서 에칭의 변화는 상당히 감소되어 있다. 명백하게 본 발명은 에칭이 감소하고 두께가 균일한 SOI베이스판을 제공한다.
열처리장치
(도 2) (도 1)
최대에칭(㎚) 8 1
최소에칭(㎚) 1 0
상기 언급한 바와 같이, 본 발명은 오염원으로서 노심관의 산화실리콘에 의한 웨이퍼의 금속오염을 일으키지 않고 산화실리콘과 수소가스의 반응으로 형성된 수분에 의한 실리콘웨이퍼본체의 에칭을 일으키지 않는 열처리장치를 제공한다. 또한 본 발명은 상기 열처리장치를 채용하는 열처리방법을 제공한다. 그래서, 우수한 성질을 가진 반도체부재를 본 발명의 방법에 따라서 제조할 수 있다.

Claims (47)

  1. 제 1관과, 거기에 배치된 제 2관과, 히터를 구비한 열처리장치에 있어서,
    제 1관은 기밀하게 폐쇄가능하고, 제 2관보다 더 큰 충격강도를 가진 유리실리카로 이루어져 있고, 제 2관은, 적어도 비실리콘산화물로 이루어진 내면을 가지고, 가스유로는 히터에 의해 고온으로 가열된 산화실리콘으로 이루어진 면을 통과하지 않고서 제 2관내의 처리공간으로 가스를 도입하도록 구성되어 있는 것을 특징으로 하는 열처리장치.
  2. 제 1항에 있어서, 유리실리카는 융합실리카이고, 비실리콘산화물은 탄화실리콘인 것을 특징으로 하는 열처리장치.
  3. 제 1항에 있어서, 비실리콘산화물은 실리콘, 탄화실리콘, 질화실리콘, 산화알루미늄, 질화붕소로 이루어진 군으로부터 선택되는 것을 특징으로 하는 열처리장치.
  4. 제 1항에 있어서, 제 2관은 탄화실리콘막으로 코팅된 표면을 가지는 것을 특징으로 하는 열처리장치.
  5. 제 1항에 있어서, 산화실리콘으로 이루어진 면은 900℃이상의 온도에서 가열되는 것을 특징으로 하는 열처리장치.
  6. 제 1항에 있어서, 산화실리콘으로 이루어진 면은 1000℃이상의 온도에서 가열되는 것을 특징으로 하는 열처리장치.
  7. 제 1항에 있어서, 이 가스는 수소가스이고, 불활성가스와 함께 또는 불활성가스없이 제 2관내로 도입되는 것을 특징으로 하는 열처리장치.
  8. 제 1항에 있어서, 제 2관은 처리공간의 상류쪽으로 연장되어 있는 것을 특징으로 하는 열처리장치.
  9. 제 1항에 있어서, 이 가스는 수소가스이고, 제 2관으로의 수소가스용 도입구는 처리공간의 외부에 형성되어 있고, 제 2관으로부터의 수소가스용 배출구는 처리공간의 외부에 설치되어 있고 도입구로 역전되는 것을 특징으로 하는 열처리장치.
  10. 제 9항에 있어서, 가스배출구는 제 1관의 내부로 개방되어 있고, 배출구는 제 1관에 설치되어 수소가스를 배기하는 내부공간을 통해서 수소가스를 통과시키는 것을 특징으로 하는 열처리장치.
  11. 제 9항에 있어서, 흐름방지수단은 배출부분에 설치되어 제 1관으로부터 제 2관으로의 가스의 흐름을 방지하는 것을 특징으로 하는 열처리장치.
  12. 제 1항에 있어서 제 3관이 제 1관과 제 2관사이에 설치되어 있는 것을 특징으로 하는 열처리장치.
  13. 제 12항에 있어서, 제 3관은 기밀하게 폐쇄가능한 것을 특징으로 하는 열처리장치.
  14. 제 12항에 있어서, 제 3관의 적어도 표면이 비실리콘산화물로 이루어져 있는 것을 특징으로 하는 열처리장치.
  15. 제 12항에 있어서, 제 3관은 탄화실리콘으로 이루어져 있는 것을 특징으로 하는 열처리장치.
  16. 제 12항에 있어서, 정화가스가 제 3관과 제 1관사이의 공간으로 도입되는 것을 특징으로 하는 열처리장치.
  17. 제 12항에 있어서, 제 2관과 제 3관은 모두 기밀하게 폐쇄가능한 것을 특징으로 하는 열처리장치.
  18. 제 1항에 있어서, 비실리콘산화물 표면을 가진 지지부와 산화실리콘표면을 가진 히트배리어는 제 2관내에 배치되어 있는 것을 특징으로 하는 열처리장치.
  19. 제 1항에 있어서, 히터는 제 2관내에 배치된 히트배리어 위에 설치되어 있는 것을 특징으로 하는 열처리장치.
  20. 제 1항에 있어서, 이 가스는 수소가스이고, 수소가스가 제 2관의 하부로부터 도입되어 제 1관의 하부로부터 배기되는 것을 특징으로 하는 열처리장치.
  21. 제 1항에 있어서, 정화가스가 제 1관의 하부를 통해서 외부로부터 도입되어 제 1관의 상부를 통해서 외부로부터 배기되는 것을 특징으로 하는 열처리장치.
  22. 제 1관과, 거기에 배치된 제 2관과, 히터를 구비한 열처리장치에 있어서,
    제 2관내에 가스를 도입하는 가스도입구는 히터의 아래에 설치되어 있고, 제 1관에 제 2관을 접속시키는 구멍은 제 2관의 상부에 설치되어 있고, 배출구는 제 1관의 내부로부터 가스를 배기하는 제 1관의 하부에 설치되어 있고, 제 1관은 융합석영으로 구성되어 폐쇄가능하고, 제 2관은 비실리콘산화물 표면을 가지고 폐쇄가능하고, 히터는 제 2관에 배치된 히트배리어보다 높은 레벨에 설치되어 있는 것을 특징으로 하는 열처리장치.
  23. 제 22항에 있어서, 비실리콘산화물표면을 가진 폐쇄가능한 제 2관은 제 1관외부에 설치되어 있고, 정화가스도입구는 제 3관의 하부에 설치되어 있고, 정화가스배출구는 제 3관의 상부에 설치되어 있는 것을 특징으로 하는 열처리장치.
  24. 제 22항에 있어서, 히트배리어는 포말석영으로 이루어진 것을 특징으로 하는 열처리장치.
  25. 제 22항에 있어서, 히트배리어는 1000℃이상으로 가열되지 않는 것을 특징으로 하는 열처리장치.
  26. 제 1항에 기재된 열처리장치에 의해서 반도체부재를 열처리하는 것을 특징으로 하는 열처리방법.
  27. 제 26항에 있어서, 반도체부재는 실리콘본체를 가지는 것을 특징으로 하는 열처리방법.
  28. 제 26항에 있어서, 반도체부재는 900℃이상의 온도로 수소함유농축분위기에서 열처리되는 것을 특징으로 하는 열처리방법.
  29. 제 28항에 있어서, 반도체부재는 1000℃이상의 온도에서 열처리되는 것을 특징으로 하는 열처리방법.
  30. 제 27항에 있어서, 반도체부재는 SOI기판인 것을 특징으로 하는 열처리방법.
  31. 제 30항에 있어서, 반도체부재는 접합한 SOI기판인 것을 특징으로 하는 열처리방법.
  32. 제 22항에 기재된 열처리장치에 의해서 반도체부재를 열처리하는 것을 특징으로 하는 열처리방법.
  33. 제 32항에 있어서, 반도체부재는 실리콘본체를 가지는 것을 특징으로 하는 열처리방법.
  34. 제 32항에 있어서, 반도체부재는 900℃이상의 온도로 수소함유농축분위기에서 열처리되는 것을 특징으로 하는 열처리방법.
  35. 제 34항에 있어서, 반도체부재는 1000℃이상의 온도에서 열처리되는 것을 특징으로 하는 열처리방법.
  36. 제 33항에 있어서, 반도체부재는 SOI기판인 것을 특징으로 하는 열처리방법.
  37. 제 36항에 있어서, 반도체부재는 접합한 SOI기판인 것을 특징으로 하는 열처리방법.
  38. 제 1베이스판과 제 2베이스판을 접합하는 단계와, 제 2베이스판으로부터 제 1베이스판의 불필요한 부분을 제거하는 단계와, 제 1항에 기재된 열처리장치에 의해서 수소함유농축분위기에서 제 2베이스판상의 실리콘본체를 열처리하는 단계를 구비한 것을 특징으로 하는 반도체부재의 제조방법.
  39. 제 38항에 있어서, 분리층이 제 1베이스판에 형성되어 있고, 불필요한 부분은 분리층에서 분리에 의해 제거되는 것을 특징으로 하는 반도체부재의 제조방법.
  40. 제 38항에 있어서, 제 1베이스판의 불필요한 부분은 연삭, 연마, 에칭의 방법에 의해서 제거되는 것을 특징으로 하는 반도체부재의 제조방법.
  41. 제 38항에 있어서, 실리콘본체는 에피택셜층인 것을 특징으로 하는 반도체부재의 제조방법.
  42. 제 38항에 있어서, 제 1실리콘단결정베이스판의 주표면상에 다공질층을 형성하는 단계와, 다공질층상에 단결정실리콘층을 형성하는 단계와, 제 2베이스판의 표면에 실리콘단결정베이스판의 주표면을 접합하는 단계와, 다공질층을 제거해서 벗겨진 단결정실리콘층을 벗기는 하는 단계를 구비한 것을 특징으로 하는 반도체부재의 제조방법.
  43. 제 1베이스판과 제 2베이스판을 접합하는 단계와, 제 2베이스판으로부터 제 1베이스판의 불필요한 부분을 제거하는 단계와, 제 22항에 기재된 열처리장치에 의해서 수소함유농축분위기에서 제 2베이스판상의 실리콘본체를 열처리하는 단계를 구비한 것을 특징으로 하는 반도체부재의 제조방법.
  44. 제 43항에 있어서, 분리층이 제 1베이스판에 형성되어 있고, 불필요한 부분은 분리층에서 분리에 의해 제거되는 것을 특징으로 하는 반도체부재의 제조방법.
  45. 제 43항에 있어서, 제 1베이스판의 불필요한 부분은 연삭, 연마, 에칭의 방법에 의해서 제거되는 것을 특징으로 하는 반도체부재의 제조방법.
  46. 제 43항에 있어서, 실리콘본체는 에피택셜층인 것을 특징으로 하는 반도체부재의 제조방법.
  47. 제 43항에 있어서, 제 1실리콘단결정베이스판의 주표면상에 다공질층을 형성하는 단계와, 다공질층상에 단결정실리콘층을 형성하는 단계와, 제 2베이스판의 표면에 실리콘단결정베이스판의 주표면을 접합하는 단계와, 다공질층을 제거해서 단결정실리콘층을 벗기는 하는 단계를 구비한 것을 특징으로 하는 반도체부재의 제조방법.
KR1019980058988A 1997-12-26 1998-12-26 열처리장치, 열처리방법 및 반도체부재의 제조방법 KR100276051B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1997-361087 1997-12-26
JP36108797 1997-12-26

Publications (2)

Publication Number Publication Date
KR19990063516A KR19990063516A (ko) 1999-07-26
KR100276051B1 true KR100276051B1 (ko) 2000-12-15

Family

ID=18472147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980058988A KR100276051B1 (ko) 1997-12-26 1998-12-26 열처리장치, 열처리방법 및 반도체부재의 제조방법

Country Status (7)

Country Link
US (1) US6407367B1 (ko)
EP (1) EP0926707A3 (ko)
KR (1) KR100276051B1 (ko)
CN (1) CN1225501A (ko)
AU (1) AU746600B2 (ko)
SG (1) SG71185A1 (ko)
TW (1) TW478071B (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1261761B1 (en) * 2000-02-07 2006-05-17 Tokyo Electron Limited Quartz member for semiconductor manufacturing equipment and method for metal analysis in quartz member
US6600173B2 (en) * 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
JP2002110949A (ja) * 2000-09-28 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法
JP2002110688A (ja) 2000-09-29 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法
US6660606B2 (en) 2000-09-29 2003-12-09 Canon Kabushiki Kaisha Semiconductor-on-insulator annealing method
EP1351283A4 (en) * 2000-12-05 2006-01-25 Tokyo Electron Ltd METHOD AND DEVICE FOR TREATING AN ARTICLE TO BE TREATED
JP2002270614A (ja) * 2001-03-12 2002-09-20 Canon Inc Ｓｏｉ基体、その熱処理方法、それを有する半導体装置およびその製造方法
US7118780B2 (en) * 2001-03-16 2006-10-10 Semiconductor Energy Laboratory Co., Ltd. Heat treatment method
JP2002280354A (ja) * 2001-03-19 2002-09-27 Osaka Prefecture 炭素薄膜のエッチング方法及びエッチング装置
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
JP2002334868A (ja) 2001-05-10 2002-11-22 Hitachi Kokusai Electric Inc 基板処理装置および半導体装置の製造方法
US6821378B1 (en) * 2001-05-25 2004-11-23 Lam Research Corporation Pump baffle and screen to improve etch uniformity
US6488768B1 (en) * 2001-07-17 2002-12-03 Seh America, Inc. Method and apparatus for treating discharge gas from a Czochralski crystal growing chamber utilizing water spray
US20050121143A1 (en) * 2002-05-23 2005-06-09 Lam Research Corporation Pump baffle and screen to improve etch uniformity
JP4523225B2 (ja) * 2002-09-24 2010-08-11 東京エレクトロン株式会社 熱処理装置
TWI242232B (en) * 2003-06-09 2005-10-21 Canon Kk Semiconductor substrate, semiconductor device, and method of manufacturing the same
JP2005136383A (ja) * 2003-10-09 2005-05-26 Canon Inc 有機半導体素子、その製造方法および有機半導体装置
JP4607678B2 (ja) * 2005-06-15 2011-01-05 東京エレクトロン株式会社 熱処理装置、ヒータ及びヒータの製造方法
US20070084408A1 (en) * 2005-10-13 2007-04-19 Applied Materials, Inc. Batch processing chamber with diffuser plate and injector assembly
US20070084406A1 (en) * 2005-10-13 2007-04-19 Joseph Yudovsky Reaction chamber with opposing pockets for gas injection and exhaust
US20070210056A1 (en) * 2005-11-16 2007-09-13 Redi-Kwick Corp. Infrared oven
US20090008379A1 (en) * 2007-05-18 2009-01-08 Redi-Kwick Corp. Infrared oven
JP5176771B2 (ja) * 2008-08-14 2013-04-03 信越半導体株式会社 縦型熱処理装置及び熱処理方法
JP5188326B2 (ja) * 2008-08-28 2013-04-24 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、及び基板処理装置
US8540844B2 (en) * 2008-12-19 2013-09-24 Lam Research Corporation Plasma confinement structures in plasma processing systems
JP2011066219A (ja) * 2009-09-17 2011-03-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
CN102095310B (zh) * 2011-01-20 2012-08-01 首钢总公司 一种双室双温管式气氛综合电阻炉及其使用方法
JP2012195565A (ja) * 2011-02-28 2012-10-11 Hitachi Kokusai Electric Inc 基板処理装置、基板処理方法及び半導体装置の製造方法
JP5645718B2 (ja) * 2011-03-07 2014-12-24 東京エレクトロン株式会社 熱処理装置
JP6418498B2 (ja) 2014-03-27 2018-11-07 スズキ株式会社 陽極酸化処理方法及び内燃機関の構造
JP5904425B2 (ja) 2014-03-27 2016-04-13 スズキ株式会社 陽極酸化皮膜及びその処理方法並びに内燃機関用ピストン
WO2015147162A1 (ja) * 2014-03-27 2015-10-01 スズキ株式会社 アルミニウム部材の表面被覆方法及び表面被覆アルミニウム部材並びに内燃機関用ピストン
JP7216537B2 (ja) * 2018-12-13 2023-02-01 オリンパス株式会社 加熱炉
KR102206215B1 (ko) * 2018-12-28 2021-01-22 (주)피앤테크 웨이퍼 증착용 석영관의 실란가스 접촉 방지방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3544812A1 (de) * 1985-12-18 1987-06-25 Heraeus Schott Quarzschmelze Doppelwand-quarzglasrohr fuer die durchfuehrung halbleitertechnologischer prozesse
US5225378A (en) * 1990-11-16 1993-07-06 Tokyo Electron Limited Method of forming a phosphorus doped silicon film
JPH05152309A (ja) 1991-11-26 1993-06-18 Toshiba Ceramics Co Ltd 半導体基板の熱処理方法
JP2994837B2 (ja) 1992-01-31 1999-12-27 キヤノン株式会社 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
JP3287596B2 (ja) 1992-01-31 2002-06-04 キヤノン株式会社 半導体基材及びその加工方法
JPH07161655A (ja) 1993-12-01 1995-06-23 Tokyo Electron Ltd 熱処理装置用均熱管
JP3426011B2 (ja) 1993-12-27 2003-07-14 富士通株式会社 半導体製造装置及び半導体装置の製造方法
JP3474258B2 (ja) * 1994-04-12 2003-12-08 東京エレクトロン株式会社 熱処理装置及び熱処理方法
JP3203536B2 (ja) 1994-05-06 2001-08-27 東京エレクトロン株式会社 縦型熱処理装置
JPH0831761A (ja) 1994-05-13 1996-02-02 Toshiba Corp 半導体基板の熱処理炉
US5618351A (en) * 1995-03-03 1997-04-08 Silicon Valley Group, Inc. Thermal processing apparatus and process
JPH08316160A (ja) * 1995-05-18 1996-11-29 Kokusai Electric Co Ltd 熱処理炉

Also Published As

Publication number Publication date
US6407367B1 (en) 2002-06-18
TW478071B (en) 2002-03-01
CN1225501A (zh) 1999-08-11
AU746600B2 (en) 2002-05-02
EP0926707A2 (en) 1999-06-30
AU9819198A (en) 1999-07-15
EP0926707A3 (en) 2004-01-21
SG71185A1 (en) 2000-03-21
KR19990063516A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
KR100276051B1 (ko) 열처리장치, 열처리방법 및 반도체부재의 제조방법
KR100362898B1 (ko) Soi기판의열처리방법과장치및이것을사용한soi기판의제조방법
JP2897963B2 (ja) 縦型熱処理装置及び保温材
KR100362311B1 (ko) 반도체물품의에칭방법과장치및이것을사용한반도체물품의제조방법
US6239044B1 (en) Apparatus for forming silicon oxide film and method of forming silicon oxide film
KR100283373B1 (ko) 반도체부재 및 그 제조방법
KR100402155B1 (ko) 반도체기판의 제조방법, 반도체박막의 제조방법 및 다층구조
KR100348682B1 (ko) 반도체기재의 제조방법
KR100358638B1 (ko) 반도체기판 및 그 제조방법
KR100348513B1 (ko) 반도체기판의 제작방법
EP0015694B1 (en) Method for forming an insulating film on a semiconductor substrate surface
US7645486B2 (en) Method of manufacturing a silicon dioxide layer
US20030203657A1 (en) SOI annealing method
JP2006344865A (ja) Ｓｏｉ基板及び該基板の製造方法
JPH11251563A (ja) Ｓｏｉ基板の熱処理方法及び熱処理装置並びにそれを用いたｓｏｉ基板の作製方法
JPH11265893A (ja) 熱処理装置、および、これを用いた半導体部材の熱処理方法と製造方法
JP3472171B2 (ja) 半導体基材のエッチング方法及びエッチング装置並びにそれを用いた半導体基材の作製方法
JP2007180365A (ja) 半導体装置及びその製造方法
JPH08316442A (ja) Ｓｏｉ基板及びその製造方法
JPH0967138A (ja) 半導体製造用石英及びその製造装置並びに製造方法
JP2000277526A (ja) 半導体製造装置及びそれを用いた半導体部材の製造方法
JP2007184626A (ja) Ｓｏｉ基板の熱処理方法及び作製方法
EP0024094B1 (en) Method of producing semiconductor devices
KR100845736B1 (ko) 이산화규소층의 제조방법
JP2002184961A (ja) Ｓｏｉ基板の熱処理方法およびｓｏｉ基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090825

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee