KR100272647B1 - 다층세라믹부품의 제조방법 및 다층세라믹부품 - Google Patents

다층세라믹부품의 제조방법 및 다층세라믹부품 Download PDF

Info

Publication number
KR100272647B1
KR100272647B1 KR1019930701427A KR930701427A KR100272647B1 KR 100272647 B1 KR100272647 B1 KR 100272647B1 KR 1019930701427 A KR1019930701427 A KR 1019930701427A KR 930701427 A KR930701427 A KR 930701427A KR 100272647 B1 KR100272647 B1 KR 100272647B1
Authority
KR
South Korea
Prior art keywords
inner conductor
melting point
conductor
layer
multilayer ceramic
Prior art date
Application number
KR1019930701427A
Other languages
English (en)
Other versions
KR930702250A (ko
Inventor
게이조오 가와무라
마꼬도 고바야시
아끼라 나까무라
노리까즈 야스다
스구루 곤도오
다로오 미우라
신야 나까이
다다오 후지이
Original Assignee
사토 히로시
티디케이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 히로시, 티디케이 가부시키가이샤 filed Critical 사토 히로시
Publication of KR930702250A publication Critical patent/KR930702250A/ko
Application granted granted Critical
Publication of KR100272647B1 publication Critical patent/KR100272647B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/003—Joining burned ceramic articles with other burned ceramic articles or other articles by heating by means of an interlayer consisting of a combination of materials selected from glass, or ceramic material with metals, metal oxides or metal salts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/10—Glass interlayers, e.g. frit or flux
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/124—Metallic interlayers based on copper
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/125—Metallic interlayers based on noble metals, e.g. silver
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/126—Metallic interlayers wherein the active component for bonding is not the largest fraction of the interlayer
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/34—Oxidic
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/34—Oxidic
    • C04B2237/341—Silica or silicates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/34—Oxidic
    • C04B2237/343—Alumina or aluminates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/34—Oxidic
    • C04B2237/345—Refractory metal oxides
    • C04B2237/346—Titania or titanates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/34—Oxidic
    • C04B2237/345—Refractory metal oxides
    • C04B2237/348—Zirconia, hafnia, zirconates or hafnates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/62—Forming laminates or joined articles comprising holes, channels or other types of openings
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/68—Forming laminates or joining articles wherein at least one substrate contains at least two different parts of macro-size, e.g. one ceramic substrate layer containing an embedded conductor or electrode
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70—Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C04B2237/704—Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the ceramic layers or articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/128—Molten metals, e.g. casting thereof, or melting by heating and excluding molten solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Abstract

다층세라믹 부품의 내부도체를 치밀화하여, 선로의 손길을 저감하고, Q 값등의 성능을 향상하여, 그 편차를 감소시키는 것을 목적으로 한다.
이를 위해서 내부도체 페이스트를 도체분, 바람직하게는 은분 또는 구리분과 필요에 따라서 유리프리트로 구성하여, 유전체의 세라믹 재료층과 적층하고 도체의 융점 이상에서 동시 소성하였다.

Description

[발명의 명칭]
다층세라믹부품의 제조방법 및 다층세라믹부품
[도면의 간단한 설명]
제1도는 본 발명의 다층세라믹부품을 공진기 내장기판으로 한 때의 일예가 도시된 단면도.
제2도는 본 발명의 다층세라믹기판을 공진기로서 사용한 전압제어발진기가 도시된 사시도.
제3도 내지 제8도는 본 발명의 다층세라믹부품의 절단면의 에칭후의 주사형 전자 현미경(SEM) 사진.
제9도 내지 제12도는 비교용의 다층세라믹부품의 절단면의 에칭후의 SEM사진.
제13도는 소성온도와 Qu와의 관계를 도시한 그래프.
제14도는 공진기 두께와 소성온도와 Qu와의 관계를 도시한 그래프.
제15도는 기판내의 원자, 특히 은원소의 확산상태를 도시한 EPMA(전자선 프로우브 미량 분석기)의 원소분포도의 사진.
제16도는 제15도의 EPMA에 의한 원소분포도의 특정 X선의 선분석강도를 도시한 사진.
제17도는 공진기 내장기판의 다른예를 도시한 사시도.
제18도는 제17도의 부분사시도.
제19도 및 제20도는 공진기 내장기판의 또다른 예를 도시한 부분사시도.
제21도는 공진기 내장기판의 다른 예를 도시한 부분사시도.
제22도는 제21도의 횡단면도.
제23도는 공진기 내장기판의 다른 예를 도시한 사시도.
제24도는 공진기 내장기판의 다른 예를 도시한 사시도.
제25도는 제24도의 횡단면도이다.
[발명의 상세한 설명]
[기술분야]
본 발명은 다층세라믹부품의 제조방법과 다층세라믹부품에 관한 것이다.
[배경기술]
100MHz~3GHz정도의 준마이크로 파대 및 고주파대의 기능블록을 구성하는 방법으로서, 다층세라믹기판에 의한 집적회로방식이 기능부품의 소형화의 요청과 신뢰성의 향상을 도모하는 것에서 가장 유효한 방법으로 알려져 있다.
이와 같은 다층세라믹 기판은 다층세라믹부품의 하나로서, 유전체의 그린시이트(green sheet)에 내부도체 페이스트를 인쇄하여 이 그린시이트를 적층하여, 열프레스로 압착성형하여 스택하여 유전체와 동시에 소성을 함으로써 제작이 된다.
다층세라믹기판을 사용한 집적회로방식은 여러가지의 기능부품에 이용이 되고 있으나, 이 회로기판에 공진기 기능을 가지게 하여 특히 주파수의 높은 준마이크로파회로에 사용을 하면 저주파영역에서는 그다지 문제로 되지 않는 내부도체의 표피효과가 문제로 되고, 고주파 저항이 높게되고, 회로의 손실이 증대되고 공진기의 Q값이 저하한다. 이것은 공진기에 사용되고 있는 내부도체가 다공질이거나 또는 내부도체에 포함되는 프리트(frit)가 잔류하거나 하여 그 고주파저항이 증가하기 때문이라고 생각이 된다.
이 내부도체의 고주파저항을 저감하여 전송선로의 손실을 저감하여, 공진기의 Q값등의 성능을 향상하기 위해서는 도체페이스트의 도체분에 순 은분등의 비저항이 적은 금속을 사용하거나 인편상의 은분 등을 혼입하는 동시에 유리프리트 등의 첨가물량을 극력억제하여, 금속분간의 접촉면적을 증가시키거나 또는 도체페이스트 대신에 카본페이스트 등의 용이하게 열분해하는 물질을 사용, 소성시의 열분해에 의해 공동을 형성한 후, 용융은을 압입하는 등의 대책이 생각되고 있다.
그러나 이들의 방법을 사용하여도 고주파 저항을 충분히 저하시킬수는 없고, 또 전송선로의 손실을 저감하여 공진기의 Q값 등을 충분히 높은 값으로 할 수는 없고 또는 생산성이 현저하게 낮게되어 당초의 목적을 달성할 수 없다.
또한 이와 같은 내부도체의 불완전성에 의한 도전율의 저하와 Q값등의 각종 성능, 예컨대 축전기, 유도자, 전송선로 등의 성능의 저하란 여러가지의 구조나 사용용도나 제법의 다층세라믹기판 등의 다층세라믹부품에 있어서 공통의 문제이며 그 해결이 요망되고 있다.
[발명의 개시]
본 발명의 목적은 내부도체를 치밀화하여 회로의 손실을 저감하고, 공진기 등의 Q 값등의 각종 회로성능을 향상한 다층세라믹기판 등의 다층세라믹부품과 그 제조방법을 제공하는 것에 있다.
이와 같은 목적은 하기(1) 내지 (23)의 본 발명에 의해서 달성이 된다.
(1)절연성의 세라믹재료층에 내부도체의 패턴을 형성하여, 또한 이것을 절연성의 세라믹재료층과 적층하여 소성함으로서 다층세라믹부품을 제조하는 경우에 있어서, 상기 소성은 상기 내부도체의 융점이상에서 행하여지는 다층세라믹부품의 제조방법.
(2) 상기 내부도체의 패턴을 도체분을 함유하는 도체페이스트를 인쇄하여 형성하고, 상기 세라믹재료층과 동시소성하는 상기 (1)의 다층세라믹부품의 제조방법.
(3) 상기 도체분이 90중량% 이상의 은 또는 구리를 함유하는 상기 (2)의 다층세라믹 부품의 제조방법.
(4) 상기 도체페이스트는, 상기 도체분에 대하여 30체적% 이하의 유리프리트를 함유하거나 유리프리트를 함유하지 않는 상기 (2) 또는 (3)의 다층세라믹부품의 제조방법.
(5) 상기 소성을 상기 도체분의 융점이상, 융점 + 300℃이하의 온도에서 행하는 상기 (2) 내지 (4)의 어느 것인가의 다층세라믹부품의 제조방법.
(6) 상기 소성전에 상기 내부도체의 패턴을 상기 세라믹재료층내에 밀폐하고, 이 소성후에 소성체를 절단하는 상기 (2) 내지 (5)의 어느 것인가의 다층세라믹부품의 제조방법.
(7) 절단하여 단면을 에칭하여 내부도체층을 주사형 전자현미경으로 관찰할 때, 상기 페이스트를 소성하여 얻어진 내부도체층에는 도체입자의 입계가 실질적으로 존재하지 않는 상기 (2) 내지 (6)의 어느 것인가의 다층세라믹부품의 제조방법.
(8) 상기 도체페이스트는 유리프리트를 함유하지 않고, 상기 내부도체층에는 내부도체의 연속층이 형성되어 있는 상기 (7)의 다층세라믹부품의 제조방법.
(9) 상기 도체페이스트는 유리프리트를 함유하고, 상기 내부도체층에는 내부도체의 연속층이 형성이 되어 있으며, 이 연속층의 외부에 상기 유리프리트가 배출되어 있는 상기 (7)의 다층세라믹부품의 제조방법.
(10) 상기 내부도체를 융점이 다른 적어도 2종의 재료에서 형성하여, 상기 내부도체중 저융점내부도체의 융점이상으로 그리고 고융점 내부도체의 융점 미만의 온도에서 소성하는 상기 (1) 내지 (9)의 어느 것인가의 다층세라믹부품의 제조방법.
(11) 상기 저융점 및 고융점의 내부도체의 패턴을 각각 저융점 및 고융점의 도체분을 함유하는 도체페이스트를 인쇄하여 형성하고, 상기 세라믹재료층과 동시소성하는 상기 (10)의 다층세라믹부품의 제조방법.
(12) 상기 복수의 세라믹재료층에 복수의 상기 고융점 내부도체층을 형성하여, 상기 저융점의 내부도체의 패턴과 인접하는 다른 내부도체의 패턴사이에 존재하는 상기 세라믹재료층의 두께를, 상기 고융점의 내부도체의 패턴사이에 존재하는 상기 세라믹 재료층의 두께보다도 크게하는 상기 (10) 또는 (11) 의 다층세라믹부품의 제조방법.
(13) 상기 저융점의 내부도체의 패턴을 표면부에 도출하기 위한 내부도체를 고융점의 내부도체로 하는 상기 (10) 내지 (12) 의 어느 것인가의 다층세라믹부품의 제조방법.
(14) 세라믹소체와, 그의 내부에 동시소성에 의해 형성이 된 내부도체층을 가지며, 절단하여 단면을 에칭하여 내부도체층을 주사형 전자현미경으로 관찰한 때, 상기 내부도체층에는 도체입자의 입계가 실질적으로 존재하지 않는 다층세라믹부품.
(15) 상기 동시소성은, 상기 내부도체층의 내부도체의 융점이상의 온도에서 행하여지는 상기 (14)의 다층세라믹부품.
(16) 상기 내부도체층에는 내부도체의 연속층이 형성이 되어 있는 상기 (14) 또는 (15)의 다층세라믹부품.
(17) 상기 내부도체층에는 내부도체의 연속층이 형성이 되어 있으며, 이 연속층의 외부에 상기 내부도체층용의 내부도체페이스트중에 첨가된 유리프리트가 배출되어 있는 상기 (14) 내지 (16)의 어느 것인가의 다층세라믹부품.
(18) 상기 내부도체층은 융점이 다른 적어도 2종의 저융점 및 고융점의 내부도체층을 가지며, 절단하여 단면을 에칭하여, 상기 저융점 내부도체층을 주사형 전자현미경으로 관찰한 때, 상기 저융점 내부도체층에는 도체입자의 입계가 실질적으로 존재하지 않는 상기 (14)의 다층세라믹부품.
(19) 상기 동시소성은 저융점 내부도체의 융점이상으로, 그리고 고융점 내부도체의 융점미만의 온도에서 행하여지는 상기 (18)의 다층세라믹부품.
(20) 상기 저융점 내부도체층에는 내부도체의 연속층이 형성이 되어 있는 상기 (18) 또는 (19)의 다층세라믹부품.
(21) 상기 저융점 내부도체층에는, 내부도체의 연속층이 형성이 되어 있으며, 이 연속층의 외부에 상기 내부도체층용의 내부도체페이스트중에 첨가된 유리프리트가 배출되어 있는 상기 (18) 또는 (19)의 다층세라믹부품.
(22) 상기 세라믹소체내에 복수의 고융점의 내부도체층을 가지며, 상기 저융점의 내부도체층과 인접하는 다른 내부도체층 사이에 존재하는 상기 세라믹 소체의 두께가, 상기 고융점의 내부도체층간에 존재하는 상기 세라믹 소체의 두께보다도 큰 상기 (18) 내지 (21)의 어느 것인가의 다층세라믹부품.
(23) 상기 저융점의 내부도체층을 표면부에 도출하기 위한 내부도체가 고융점의 내부 도체인 상기 (18) 내지 (22)의 어느 것인가의 다층세라믹부품.
[발명의 작용 및 효과]
본 발명에 있어서는 절연성의 소체와 내부도체를 동시소성할 때의 온도를 도체의 융점이상으로 하여 내부도체를 용융상태로 하여 치밀화하여 사용하는 도체분에 의하여 생기는 내부도체내의 입계를 실질적으로 소멸시켜서, 그 전송선로의 손실의 저감과, 공진기의 Q값등의 성능의 향상을 도모하고 있다.
그리고 예컨대 내부도체에 의해서 트리플레이트 선로구조를 형성하여 이것을 기판내부에 내장시켜서 필요한 배선을 행함으로서 소형으로 높은 Q값을 갖는 공진기를 내장한 다층세라믹기판 등의 다층세라믹부품을 얻을수가 있다.
한편, 동시소성에 있어 내부도체를 용융시키면 세라믹소체중에의 은등의 확산이 진행물성의 변화나 특성의 열화가 일어나기 쉽게 된다.
예컨대 트리플레이트 선로구조를 내장시키는 경우, 중심공진도체등은 상하에 두꺼운 세라믹소체를 설치하기 때문에 은등의 확산이 생겨도 거의 문제는 없고, 용융에 의한 손실저감효과와 Q값 증대효과가 도모된다.
그러나 내부배선층은 상호 얇은 세라믹 소체에 의해 분리되어 은등의 확산에 의해 특성열화가 생길수 있다. 이때문에 다층세라믹부품의 박형 내지 소형화가 곤란하게 된다.
그래서 이와 같은 때에는 융점이 다른 내부도체를 사용, 절연성의 소체와 내부도체를 동시소성할 때의 온도를 저융점의 내부도체의 융점이상, 고융점의 내부도체의 융점미만으로 하여 저융점의 내부도체를 용융상태로 하여 치밀화하여 사용하는 도체분에 의하여 생기는 내부도체내의 입계를 실질적으로 소멸시켜서 그 전송선로의 손실의 저감과 Q값등의 향상을 도모한다. 또 은등의 확산에 의한 특성열화가 생기는 내부배선층 등의 내부도체에는 고융점의 내부도체를 사용하여 그 특성열화를 방지한다.
이결과, 고융점의 내부도체의 층간간극을 얇게할 수 있다.
그리고 예컨대 이들 2종의 내부도체에 의해 트리플레이트 선로구조를 형성하여 이것을 기판내부에 내장시켜, 필요한 배선을 행함으로써 소형으로 높은 Q값을 가지고, 특성열화가 없는 공진기를 내장한 다층세라믹기판 등의 다층세라믹부품을 얻을수가 있다.
또, 내부도체를 용융하는 경우, 조건에 의하여는 내부도체가 증산하거나 취출하거나 한다. 그러나 내부도체를 표면부에 도출하는 도체부를 고융점의 내부도체로 하면 이것은 유효하게 방지가 된다.
[발명을 실시하기 위한 최량의 형태]
이하, 본 발명의 구체적 구성에 대하여 상세하게 설명을 한다.
본 발명에 의하여 얻어지는 다층세라믹부품중, 예컨대 공진기는 1∼3GHz정도의 준마이크로파 대역에서 사용되는 공진기로서 적합하다.
보다 구체적으로는 이 공진기등의 다층세라믹부품은 유전체의 그린시이트상에 내부도체패턴을 형성한 후 이 그린시이트를 적층하여 열프레스에 압착하여 그후 소성하여 제조된다. 이와같은 소위 그린시이트법 이외에 유전체의 페이스트와 내부도체의 페이스트를 교대로 적층하는 소위 인쇄적층법을 사용하여도 좋다.
본 발명에 있어서는, 후술하는 내부도체와 유전체 등의 절연재의 그린시이트 등의 세라믹 재료층의 동시소성을 내부도체의 융점이상의 온도에서 행한다.
이렇게함으로써 내부도체가 용융상태로 되고, 구조가 치밀화하여 도체의 접촉상태가 개선이 되어 선로의 손실을 저감시켜서 공진기로서의 Q값등을 향상시킬수가 있다.
특히 내부도체로서는 비저항이 작은 은을 사용하는 것이 바람직하다.
은의 경우에는 그 융점인 960℃이상의 온도, 보다 바람직하게는 960 내지 1260℃, 보다 바람직하게는 970 내지 1100℃에서 소성을 행하는 것이 바람직하다.
또 경우에 따라서는 구리를 사용하여도 좋으나 그 경우에는 그 융점인 1060℃이상보다 바람직하게는 1060 내지 1360℃, 더우기 바람직하게는 1070 내지 1200℃에서 소성하는 것이 바람직하다. 이와 같은 융점이상, 융점 + 300℃이하의 온도, 보다 바람직하게는 융점 +10℃ 내지 융점 +140℃의 온도에서 그린시이트 등의 세라믹재료층과 동시소성함으로서 본 발명의 실효가 나타난다.
이것은 소성온도가 융점미만에서는 본 발명의 실효가 나타나지 않으나 지나치게 높으면 유전체중에의 은이나 구리의 확산이 진행, 특성이 열화되어 버리기 때문이다.
소성은 은의 경우에는 통상, 공기중에서 상기의 온도에서 1분 내지 1시간정도, 보다 바람직하게는 5 내지 20분정도 행하는 것이 바람직하다.
또 구리의 경우에는 통상 산소분압(Po2) 를 10-6atm 이하로 제어하여 행한다.
또한 소성은 복수회 행하여도 좋고, 그때 적어도 1회는 융점이상의 소성으로 한다.
본 발명에서는 내부도체에 사용하는 도체로서, 보다 바람직한 양태에서는 융점이 960℃ 부근의 은, 또는 융점 1060℃부근의 구리를 사용한다.
이때 은 또는 구리의 함유량이 90중량% 이상의 것, 특히 순도 99중량% 이상, 더욱이 99.9중랑% 이상의 순은 또는 순구리를 사용하는 것이 바람직하다.
이와 같이 특히 순은 내지 순구리를 사용함으로써 비저항과 손실을 극히 적게 할수 있고, 공진기의 Q값을 향상시킬수가 있다.
이들 그 융점이상에서 소성하여 비저항과 손실을 저하시켜 도전율을 높일 필요가 있는 내부도체를 이후 저융점 내부도체라고 칭한다.
한편 이와 같은 저융점 내부도체만을 내부도체로서 사용하여도 좋으나 보다 바람직한 양태로는 고융점 내부도체를 병용하여도 좋다. 고융점 내부도체에 사용하는 도체로서는 저융점 내부도체에 사용하는 도체보다도 융점이 높은 도체를 사용하면 좋다. 단 저융점 및 고융점의 각각의 내부도체의 융점의 중간의 온도에서 소성을 행하므로 양자의 소성을 양호하게 행하기 위해서는 고융점 내부도체에 사용하는 도체의 융점은 저융점 내부도체의 융점에 대하여, 30℃이상, 특히 50 내지 200℃, 더우기 50 내지 100℃ 높은 것이 바람직하다.
또한 고융점 내부도체로서는 후술한 바와 같이 2종의 금속분, 예컨대 Ag분과 Pd 분을 사용, 이것을 소성에 있어 Ag의 용융을 행함이 없이 합금화시킬 수도 있으므로 이때에는 그 융점이란 합금의 융점이다.
이와 같은 고융점 내부도체에 사용하는 도체로서는 저융점 내부도체의 도체에 은을 사용하는 경우, 30중량% 이하, 특히 5내지 10 중량%의 Pd를 함유한 Ag-Pd합금이 적합하다.
이경우, 합금을 사용하는 대신에 Ag 분과 Pd 분을 혼합하여 사용하여도 좋다.
이들을 균일하게 분산시키면 소성에 있어서 우선 Ag와 Pd 사이의 합금화가 진행, Ag는 용융하지 않는다. 이밖에 은에 대하여는 100중량% 이하, 특히 50내지 60중량%의 Au를 함유한 Ag-Au합금; 20중량% 이하, 특히 5내지 10중량%의 Pt를 함유한 Ag-Pt합금; 20중량% 이하, 특히 5내지 20중량%의 Pd를 함유한 Au-Pd합금 ; 10 중량% 이하, 특히 5내지 10중량%의 Pt를 함유한 Au-Pt합금 ; 금 ; 구리 ; 25 중량% 이하의 Au를 함유한 Au-Cu합금 ; 20 중량% 이하의 Cu를 함유한 Au-Cu합금 ; 10중량% 이하, 특히 5중량% 이하의 Pt를 함유한 Cu-Pt합금 ; 25중량% 이하, 특히 10중량% 이하의 Ni를 함유한 Cu-Ni합금 등도 사용 가능하다.
또한 저융점 내부도체에 구리를 사용한 때에는 7 내지 30중량%, 특히 10 내지 20중량%의 Pt를 함유한 Ag-Pt합금 ; 2 내지 20 중량%, 특히 2 내지 10중량%의 Pd를 함유한 Au-Pd 합금 ; 2 내지 20중량%, 특히 2 내지 10중량%의 Pt를 함유한 Au-Pt합금 ; 30중량% 이하, 특히 15 내지 20중량%의 Pt를 함유한 Cu-Pt합금 ; 40 중량% 이하, 특히 20내지 30중량%의 Ni를 함유한 Cu-Ni합금 등이 사용이 가능하다.
또한 고융점 내부도체로서는 2종이상을 사용하여도 좋고, 경우에 따라서는 저융점 내부도체를 2종이상 사용하여도 좋다.
또 고융점 내부도체는 그 성분의 일부를 용융하여도 좋다.
단 저융점 내부도체는 실질적으로 그 전부를 용융한다.
내부도체 패턴의 형성방법으로서는 소정형상의 은박 등을 유전체 그린시이트에 낀다.
또는 도체페이스트의 인쇄 또는 전사를 행하는 등의 방법을 들 수 있으나 특히 인쇄법이 바람직하다.
도체페이스트로 패턴을 형성하는 경우 사용하는 은분, 구리분 등 또는 그 다른 저융점, 고융점 내부도체의 도체분의 평균입경(이방성이 있을 때에는 장축경)은 0.5내지 20㎛ 정도, 보다 바람직하게는 1 내지 5㎛으로 하는 것이 바람직하다.
입경이 지나치게 작으면 분산성이 나쁘게 되고, 도체페이스트중의 도체분의 함유량을 많게 할 수가 없고, 또 함유량을 많게하면 점도가 높게 되어버리고 치밀한 패턴을 형성할 수 없게 된다. 한편 입경이 지나치게 크면 스크린인쇄, 전사법등에 의한 패턴의 형성이 곤란하게 된다.
또 은분의 형상 등에는 특히 제약은 없으나, 일반으로 구상으로 하여 그 일부 또는 전부를 인편상의 것으로 하여도 좋다.
저융점 내부도체페이스트중의 도체분의 함유량은 60 내지 95중량%, 특히 70 내지 90 중량%로 하는 것이 바람직하다. 함유량이 적으면 비저항이 감소하고, Q 값 등이 저하하고 소성후의 패턴의 일부가 파괴되고 비저항이나 Q값 등이 변화하게 된다.
또 함유량이 커지면 페이스트의 점도가 증대하여 패턴형성이 곤란하게 된다.
소성시에 용융한 저융점 내부도체는 소성조건에 의하여는 기판내부에 편재하여 집합
하고, 망목구조를 형성함으로써 이것에 의하여 Q값이 변화하게 된다.
그러나 이와같은 현상은 바람직하게는 도체분 융점부근에 연화점을 갖는 유리프리트를 내부도체페이스트에 첨가함으로써 방지된다.
또 유리프리트의 첨가는, 내부도체재료의 확산을 방지하는 효과가 있다.
단 확산 등이 문제가 되지 않는 경우에는 유리프리트는 첨가하지 않는 쪽이 바람직하다. 이때에는 전송선로의 손실이 더우기 저감이 된다.
저융점 내부도체페이스트에 함유시키는 유리프리트는 은등의 도체분의 융점부근 특히 700 내지 1100℃에 연화점을 가지는 유리를 사용하는 것이 바람직하다.
보다 구체적으로는 은분을 사용할 때에는 700내지 1000℃, 특히 900내지 980℃에 연화점을 가지고 구리분을 사용할 때에는 800내지 1100℃, 특히 1000 내지 1080℃에 연화점을 가지는 유리를 사용하면 좋다. 이와같은 유리프리트를 첨가함으로써 용융후의 망목구조의 발생이 감소하고 Q값의 편차를 억제할 수가 있다.
이때 사용하는 유리프리트의 조성에는 특히 제한은 없으나 특히 하기의 조성이 바람직하다.
SiO2: 55∼75몰%, 특히 65∼70몰%
Aℓ2O3: 10∼30몰%, 특히 15∼20몰%
알칼리토류 금속산화물의 1종이상 : 10 ∼20몰%, 특히 5∼15몰%,
ZrO2: 0∼5 몰%
이경우, 알칼리토류 금속산화물로서는 SrO, CaO 및 MgO의 1종∼ 3종이 바람직하다.
유리프리트의 평균입경에는 특히 제한은 없으나, 통상 0.5∼2.0㎛ 정도의 것을 사용한다.
저융점 내부도체페이스트중의 유리프리트를 첨가하는 경우, 그 함유량은 10중량% 이하, 특히 1∼10중량%, 또한 3∼ 8중량%가 바람직하다.
또 유리프리트는 도체분에 대하여 10중량% 이하, 특히 2∼10중량%, 특히 4∼6중량%, 체적비에서는 30체적% 이하, 특히 2∼30체적%, 또한 5∼10 체적% 포함하는 것이 바람직하다. 상기와 같이 유리프리트량이 적으면 망목구조 방지효과가 감소하여, Q값의 편차가 생기는 경우도 있으나 사용하는 은의 확산이 문제가 되지 않았거나 구리를 사용할 때에는 손실을 보다 적게하는 점에서 유리프리트량이 0인 쪽이 바람직하다. 또한 프리트량이 많아지면 비저항이 증대하고 Q값이 감소한다.
보다 구체적으로는 도체페이스트에 사용이 되는 은분은 일반적으로 평균입경이 1㎛ 정도이하의 미분이며, 그때문에 동시소성을 행한 경우, 유전체 재료에 은이 확산하여 확산의 정도가 높은 부분의 수축이 다른 부분보다도 빨리 생겨, 크랙(crack)의 원인으로 된다. 이것을 방지하기 위해서는 페이스트중에 유리프리트를 첨가함으로써 은의 확산을 방지하고 크랙의 발생을 방지한다.
그리고, 도체페이스트의 금속성분 함유율을 올리기 위해 평균입경 5㎛ 정도이상의 비교적 대경의 은분을 사용하거나 적당한 소성조건을 선택할 때에는 은의 확산의 정도가 낮으므로 프리트없는 시스템의 경우에 있어서도 크랙을 발생시키지 않고 소성하는 것이 가능하다.
한편 고융점내부 도체페이스트중의 도체분의 함유량은 60∼95중량%, 특히 70 내지 90중량%로 하는 것이 바람직하다. 함유량이 적으면 비저항이 감소하여 소성후의 패턴의 일부가 파괴되고 비저항이 변화하게 된다. 또 지나치게 크면 페이스트의 점도가 증대하고 패턴형성이 곤란하게 된다.
고융점 내부도체페이스트에는 유리프리트를 함유시킬수가 있다.
이 유리프리트는 도체분의 융점부근, 특히 700내지 1100℃, 특히 700내지 1000℃에 연화점을 가지는 유리를 사용하는 것이 바람직하다.
이와 같은 유리프리트를 첨가함으로써 도체의 확산이 방지되어 크랙이나 층간박리를
발생시키지 않고 소성할 수가 있다.
단 Ag-Pd계의 경우에는 Pd 첨가량을 조절함으로써 은의 확산을 억제, 프리트없는 시스템의 경우에도 크랙을 발생시키지 않고 소성할 수가 있다.
이때 사용하는 유리프리트의 조성에는 특히 제한은 없으나 특히 하기의 조성이 바람직하다.
SiO2: 55∼75몰%
Aℓ2O3: 10∼30몰%
알칼리토류금속산화물의 1종이상 : 10∼20몰%
ZrO2: 0∼5몰%
이경우, 알칼리토류금속산화물로서는 SrO, CaO 및 MgO의 1종∼3종이 바람직하다.
유리프리트의 평균입경에는 특히 제한은 없으나, 통상 0.5∼ 2.0㎛ 정도의 것을 사용한다.
고융점 내부도체페이스트중의 유리프리트를 첨가하는 경우, 그 함유량은 10중량% 이하, 특히 1∼10 중량%가 바람직하다.
또 유리프리트는 도체분에 대하여 10중량% 이하, 특히 2∼10중량% 함유되는 것이 바람직하다. 유리프리트량이 적으면 크랙이나 층간박리 등이 생긴다.
단 손실을 보다 적게하는 점에서 유리프리트량은 0인쪽이 바람직하다.
또한 프리트량이 많아지면 비저항이 증대한다. 이들 내부도체페이스트에는 은분등의 도체분과 유리프리트외에 전색제(vehicle)가 포함된다.
전색제로서는 에틸셀룰로스, 폴리비닐부티랄. 메타크릴수지, 부틸메타크릴레이트 등의 바인더, 테르피네올. 부틸카르비톨, 부틸카르비톨아세테이트, 톨루엔, 알코올, 크실렌 등의 용매, 그밖에 각종 분산제, 활성제, 가소제 등을 들 수 있으며, 이들중 임의의 것을 목적에 따라서 적절히 선택한다. 전색제의 첨가량은 페이스트중 10내지 20중량% 정도로 하는 것이 바람직하다.
이와 같이 2종이상의 내부도체페이스트는 소성후의 두께가 10∼60㎛ 정도, 특히 20 ∼50㎛ 정도가 되도록 성막(成膜)을 하는 것이 바람직하다.
성막방법은 공지의 스크린 인쇄법, 전사법 등에 의할 수 있다.
내부도체페이스트의 패턴을 형성하는 절연성의 유전체의 세라믹 재료층은 통상, 유리와 산화물 골재를 함유한다.
산화물 골재로서는 예컨대 Aℓ2O3, 석영, 멀라이트, 근청석, R2Ti2O7(R은 란탄족원소의 1종이상), Ca2Nb2O7, MgTiO3, SrZrO3, TiO2, SnO2·TiO2, ZrTiO4, Ba2Ti9O20, Sr2Nb2O7, CaTiO3, SrTiO3, SrSnO3, BaO·R2O3·nTiO2(R은 란탄족원소) 계등의 1 종 내지 2종이상을 들 수가 있다. 이경우, 사용하는 산화물 골재는 화학량론 조성에서 다소 편향된 조성이라도 좋고, 편향된 조성의 것과의 혼합물 또는 편향된 조성의 것 사이의 혼합물이라도 좋다. 또 더우기 각종 산화물, 예컨대 Bi2O3, MnO, CuO등을 첨가한 것이라도 좋다.
세라믹 재료층은 그린시미트라도 좋고, 스크린인쇄등에 의하여 설치한 층이라도 좋다. 단, 세라믹층은 저융점 내부도체페이스트의 도체분의 융점직하, 바람직하게는 융점 -200℃∼융점, 특히 융점 -100℃∼융점에서 바람직하게는 이론밀도의 95%이상으로 되도록 치밀화 되어 있는 것이 바람직하다. 이를 위해 상기의 산화물골재와 유리와의 합성재료외에 유리를 함유하지 않은 세라믹재료, 예컨대 칩축전기 및 유전체 공진기등에 사용되는 소성온도가 예컨대 800내지 1000℃정도의 각종 유전체 그린시이트용 재료의 어느 것이라도 좋다.
유리합성재료를 사용하는 경우, 그린시이트 등의 세라믹 재료층중의 산화물 골재의 함유량은 산화물골재와 유리와의 총계에 대하여 20 내지 96체적%, 특히 25내지 95체적%으로 하는 것이 바람직하다. 골재가 많으면 소결성이 악화할 것이다.
또 적으면 유전체기판의 편향강도(deflective strength)가 저하한다.
또 산화물 골재의 평균입경은 0.5 내지 3㎛ 정도가 바람직하다.
평균입경이 작아지면 시이트형성이 곤란하게 되고, 또 크게되면 소체의 강도부족으로 된다.
유리프리트로서는 도체분으로서 은분을 사용할 때에는 연화점이 700 내지 900℃정도, 구리분을 사용할 때에는 연화점이 800 내지 1000℃정도의 유리를 사용하는 것이 바람직하다.
연화점이 높아지면 최적온도에서의 소성이 곤란하게 되고, 연화점이 낮아지면 시이트 성형시의 바인더 제거가 어렵게 되고 절연성에 문제가 생기게 된다.
사용하는 유리프리트의 조성에 특히 제한은 없으나, 상기의 범위의 소성온도에서 고강도의 그린시이트가 얻어지고, 내부도체의 확산을 억제할 수 있는 등의 점에서 하기의 조성이 바람직하다.
SiO2: 50∼70몰%
Aℓ2O3: 5∼20몰%
알칼리토류 금속산화물의 1종이상 : 25∼45몰%
B2O3: 0∼10몰%
상기 알칼리토류 금속산화물로서는 SrO, CaO 및 MgO의 1종이상, 특히 상기 3종을 병용하는 것이 바람직하고, 3종을 병용하는 경우 SrO 의 함유량은 15 내지 30몰%, CaO의 함유량은 1 내지 8몰%, MgO의 함유량은 1내지 7몰% 가 바람직하다.
또 유리의 평균입경에도 특히 제한은 없으나 통상 성형성등을 고려하여 1내지 3㎛ 정도의 것을 사용한다. 그린시이트중의 유리의 함유량은 4내지 80체적%로 하는 것이 바람직하다. 함유량이 적어지면 소결성이 악화할 것이며, 많아지면 유전체의 편향강도가 저하할 것이다.
이와 같은 유전체의 세라믹층재료는 소결전에 전색제를 가하여 슬러리를 형성한다.
전색제로서는, 에틸셀룰로오스, 폴리비닐부티랄, 메타크릴수지, 부틸메타크릴레이트 등의 바인더, 테르피네올, 부틸카르비톨, 부틸카르비톨아세테이트, 아세테이트, 톨루엔, 알코올, 크실렌 등의 용매, 그밖에 각종 분산제, 활성제, 가소제등을 들 수 있고, 이들중 임의의 것이 목적에 따라서 적절히 선택이 된다.
전색제의 첨가량은 산화물 골재와 유리의 합계량 100중량부에 대하여 65내지 85중량% 정도로 하는 것이 바람직하다.
이와 같은 세라믹층재료는 그린시이트로 되거나 경우에 따라서는 인쇄적층이 되거나 한다.
다음에 본 발명의 다층세라믹부품중, 다층세라믹기판을 공진기로 한 예에 대하여, 제1도에 도시된 바람직한 구체예에 따라서 설명한다.
제1도에 도시되는 공진기는 트리플레이트선로를 가진 다층세라믹기판으로서, 특히 전압제어발진기(VCO)를 구성하고 있다. 그리고 유전체층(21)을 다수 적층일체화한 적층체(2)를 가지며, 적어도 이 적층체(2)의 중앙부의 유전체층(21)사이에 스트립선로의 중심도체(3)를 가진다. 스트립 선로의 형상, 치수, 수 등에는 특히 제한이 없고 목적 등에 따라서 적절히 결정할 수 있다.
또 유전체층(21)사이에는 내부배선(7)이 형성이 된다.
이 경우 내부배선(7)은 신호배선외에 예컨대, 코일의 도체, 콘덴서의 전극 등 여러가지의 목적과 용도에 따라서 소망하는 패턴으로 형성이 된다.
더우기, 유전체층(21)사이 및 유전체층(21)의 적층체의 한쪽의 면상에는 그라운드 플레인(4)이 형성이 되어 있다.
이경우 그라운드 플레인(4,4) 사이에 스트립선로의 중심도체(3)를 위치시켜서, 트리플레이트 선로가 형성이 되어 있고, 이 그라운드 플레인(4,4) 사이가 공진기를 구성하고 있다.
또 적층체(2) 위에는 외부도체(6)와 표면전극(9)이 형성이 되어 이 외부도체(6) 와 표면전극(9)과, 상기 스트립중심도체(3), 그라운드 플래인(4) 및 내부배선(7) 이 각각 바이어 호울(via hole)(5) 내의 도체를 통하여 전기적으로 접속이 된다.
이와 같은 공진기는, 예컨대 이하와 같이 하여 제조한다.
우선 상기의 내부도체용 페이스트 및 외부도체용 페이스트를 각각 제작한다.
외부도체의 페이스트는 도체분과 도체분에 대하여 0 내지 10중량% 정도의 유리프리트나 산화물분과 전색제를 함유한다. 동시에 유전체층 재료로 되는 그린시이트를 제작한다.
이경우, 상기의 유전체 재료의 슬러리를 사용, 예컨대 닥터 블레이드법(doctor blade technique)에 의해 소정매수를 제작한다. 이어서 그린시이트상에 펀칭머신이나 금형프레스를 사용하여 바이어호울(5)을 형성하여 그후, 내부도체용 페이스트를 각 그린시이트상에, 예컨대 스크린 인쇄법에 의하여 인쇄하여 소정의 패턴의 내부배선(7), 스트립선로(3), 그라운드 플레인(4)을 형성하는 동시에 바이어호울(5) 내에 충전한다.
이때 중심도체(3)는 저융점 내부도체로서 소성에 의해서 이것을 용융하여 손실은 될수록 적게한다.
이때 은의 확산의 영향을 억제하기 위해 인접하는 내부도체, 이 경우는 그라운드플레인(4,4)과의 사이의 유전체층(21)의 두께를 두껍게한다.
이 경우는 유전체층(21)을 다수매 개재시켜서 그 두께를 두껍게하고 있다.
중심도체(3)등의 저융점의 내부도체와 다른 내부도체와의 이간거리는 일반적으로 0.3 내지 1.5mm정도로 한다.
한편 내부배선(7), 그라운드 플레인(4)은 이와 같은 극히 높은 전도성을 필요로 하지 않기 때문에 고융점 내부도체로서 소성에 있어서는 용융시키지 않는다.
이때 고융점 내부도체는 용융이 되지 않으므로 도체의 확산은 작고, 고융점 내부도체간의 이간거리, 즉 고융점 내부도체간의 유전체층 두께는 10 내지 30㎛ 정도로 얇게 할 수 있다.
이와 같이하여, 기판의 필요 최저한의 두께를 얇게 할 수 있고, 그리고 공진기의 성능도 극히 높게할 수 있으므로 결과로서 대단한 소형, 박형, 고성능인 VCO를 얻을수가 있다.
또한 내부배선(7,7), 그라운드 플레인(4) 등의 고융점 내부도체의 층간이간거리는 중심도체(3)등의 저융점 내부도체간 또는 저융점 내부도체와 고융점 내부도체사이의 층간 이간거리의 0.01∼0.5배 정도로 작게하는 것이 바람직하다.
또 바이어호울(5)에 충전하는 도체등의 저융점 내부도체를 표면부에 도출하는 도체부를 고융점 내부도체로 하면, 특히 저융점 내부도체와 접속하는 바이어호울(5)에서는 소성시의 저융점 내부도체의 휘발 및 취출이 방지되어 바람직한 결과가 얻어진다.
그후 각 그린시이트를 포개어 합쳐서, 열프레스(약 40 내지 120℃, 50내지 1000Kgf/cm2)를 가하여 그린시이트의 적층채로 하여 필요에 따라서 탈바인더처리, 절단용 홈의 형성 등을 행한다.
이후, 그린시이트의 적층체를 통상 공기중에서 상기의 온도에서 소성, 일체화하여 유전체층(23,25) 사이에 스트립선로(3)가 형성이 된 공진기를 얻는다.
그리고 외부도체용 페이스트를 스크린 인쇄법 등에 의하여 인쇄하고, 소성하여 외부도체(6)를 형성한다. 이경우 바람직하게는 이들 외부도체(6)를 유전체층(21)과 일체 동시소성하여 형성한다. 버랙터 다이오드 및 감결합축전기 등의 소정의 표면 실장부품(8)을 외부도체(6)에 납땜하여 필요에 따라 절연피복층을 형성하여 제2도에 도시한 전압제어발진기(VCO) 1가 얻어진다.
이상 이외에 상기와 같이 세라믹층과 내부도체층을 교대로 인쇄적층하는 공지의 인쇄적층법을 사용하여도 좋다. 이와 같이 소성을 행함에 있어 적층체의 단면에서 내부도체가 노출하지 않도록 하여 그린시이트 등내에 내부도체를 밀폐하여 소성시에 용융한 도체가 휘발하거나 취출하거나 하는 것을 방지하는 것이 바람직하다. 그리고 그후 절단하여 칩화하는 동시에 도시한 바와 같이 측면부등에서 내부도체를 노출시켜 이것에 외부전극등을 접속하면 좋다.
또 내부도체를 표면부에 도출하기 위한 도체부, 예컨대 바이어호울 등을 고융점 내부 도체로 하면, 이와 같은 휘발이나 취출이 방지된다. 제17도는 이와 같은 경우의 내부를 투시한 사시도이며, 제18도는 그 중심도체(3)와 바이어 호울도체(50)와의 관계를 도시한 사시도이다. 이 예는 상기의 VCO(전압제어발진기) 등의 고주파회로를 구성하기 위한 적층세라믹기판이며, 세라믹으로 형성이 된 그린시이트(S1)의 위에 중심도체(3)의 저융점 내부도체 재료가 인쇄되어 그 상면에 다른 내부도체로서 그라운드 플레인(40)의 패턴을 형성한 그린시이트(S2)가 재치되어, 더우기 그위에 트리플레이트 공진기이외의 회로를 구성하는 단층 또는 복수층의 그린시이트(S3)가 재치된 후 열프레스에 의하여 압착하고 소성하고, 그후 하면의 대향 그라운드 플레인(45), 측면전극(E), 표면전극(9) 등의 표면회로 패턴이 인쇄등의 방법에 의하여 적층세라믹기판의 바닥면, 측면, 상면에 형성이 되어 상면의 표면회로 패턴위에 표면실장부품(8)이 부착이 된다. 또한 그린시이트(S1,S2)의 2층의 유전체 및 상하의 그라운드 플레인으로 둘러싸인 부분이 트리플레이트 공진기에 닿아서, 그린시이트(S1)위에 그 중심도체(3)가 형성이 되어 있다.
그린시이트(S1)는 1매의 그린시이트로 형성이 되어 있어도 좋고, 복수매의 그린시이트가 적층이 된 것으로 형성이 되어 있어도 좋다.
그린시이트(S2)는 바이어호울도체(50)의 단면부분(실시예에서는 원형부분) 이 꿰뚫린 얇은 그린시이트에 그 원형부분보다도 약간 큰 면적에 바이어호울도체(50)의 재료를 인쇄하여 이들의 동작을 반복하여 소정의 두께로 된 때에 그린시이트(S2)가 완성한다.
이때에 그린시이트(S2)의 최상층에는 바이어 호울도체(50)와 동시에 그라운드 플레인(40)이 동시에 형성이 된다.
마찬가지의 방법에 의하여 그린시이트(S3)가 형성이 된다.
그린시이트(S3)는 경우에 따라서는 복수층으로 형성이 되어 공진기이외의 회로를 구성하기 위한 다른 바이어호울, 전극, 배선 등이 그중에 내부도체로서 형성이 된다.
또한 바이어호울도체(50)는 중심도체(3) 와 적층세라믹기판의 표면의 회로(9)의 패턴을 전기적으로 접속하는 도체이다.
이때 중심도체(3) 의 융점보다도 바이어 호울도체(50)의 재료의 융점을 높게 설정하여 그리고 소성온도를 중심도체(3)의 내부도체재료의 융점보다도 높게 바이어호울도체(50)의 재료의 융점보다도 낮게 설정을 한다. 이와 같이하면 적층세라믹기판(1)을 소성할 때에 바이어호울도체(50)가 용융하지 않으므로 바이어호울도체(50)가 마개의 역할을 하며, 중심도체(3)가 적층세라믹기판에서 상실되는 일이 없고, 중심도체(3)가 적층세라믹기판에서 상실됨으로써 전기적 특성의 열화를 방지할 수 있다.
제19도에 있어서 바이어호울은 바이어호울본체(50a)와 표면층측 바이어호울(50b) 로 구성이 되어 있는 이외는 상기와 마찬가지이다.
바이어호울본체(50a)는 중심도체(3)와 같은 재료로 구성이 된 것이고, 표면층측바이어호울(50b)은 바이어호울도체 재료의 표면층측 부분(표면회로 패턴에 접속이 되는 부분)을 구성하여, 표면층측 바이어호울(50b)의 융점이 바이어호울본체(50a)의 융점보다도 높게되어 있다.
본 실시예에 있어서 바이어호울본체(50a)의 융점보다도 높은 온도이며, 그리고 표면층측 바이어호울(50b)의 융점보다도 낮은 온도에서 소성을 하면 이 소성시에 표면층측 바이어호울(50b)이 용융하지 않으므로, 표면층측 바이어호울(50b)이 마개의 역할을 하고 중심도체(3)가 도체세라믹기판에서 상실됨이 없이 중심도체(3)가 적층세라믹기판에서 상실됨으로서 전기적 특성의 열화를 방지할 수 있다.
또한 제17도, 제18도의 예와 비교하면 바이어호울본체(50a)가 바이어호울의 대부분을 점유하고, 이 부분의 전도율이 향상함으로 전기적 특성이 향상된다.
제20도에 도시되는 예에 있어서 바이어호울(50)은 제18도의 예와 같으나 중심도체(3)의 재료중 바이어호울(50)은 제18도의 예와 같으나, 중심도체(3)의 재료중 바이어호울도체(50)와 접촉하는 접촉부(55)가 바이어호울(50)과 같은 재료로 구성이 되어, 따라서 바이어호울(50)과 접촉부(55)와의 접점이 접촉부(55)이외의 중심도체(3)의 융점보다도 높다. 이예에 있어서 접촉부(55)이외의 중심도체(3)의 융점보다도 높은 온도로서 바이어호울(50)의 융점보다도 낮은 온도에서 소성을 하면 중심도체(3)가 적층세라믹기판에서 상실이 됨으로써 전기적 특성의 열화를 방지할 수 있다.
또한 이 예에 있어서는 중심도체(3)의 용융시에 용융도체의 취출압력이 가하여지므로 보다 안정이 되어 소성된다.
제21도, 제22도에 도시된 예에 있어서 바이어호울도체는 표면회로패턴에 접속되는 표면층측 바이어호울(50d)과 중심도체(3)에 접속되는 바이어호울본체(50a)가 내부도체층(70)에서 오프세트되어(바이어호울본체(50a)의 연장과 표면층측 바이어호울(50d)의 연장이 교대하지 않고, 바이어호울본체(50a)와 표면층측 바이어호울(50d)이 내부도체층(70)에 의하여 접속이 되어 있다), 바이어호울본체(50a)가 중심도체(3)와 같은 재료로 구성이 되고 표면층측 바이어호울(50d)과 내부도체층(70)이 바이어호울(50d) 과 같은 재료로 구성이 되어 있다. 이 예에 있어서, 중심도체(3)의 융점보다도 높은 온도로서 표면층측 바이어호울(50d), 내부도체층(70)의 융점보다도 낮은 온도에서 소성하면 중심도체(3)가 적층세라믹기판(1)에서 상실됨으로써 전기적특성의 열화를 방지할 수 있다. 또한 이예에 있어서는 중심도체(3)의 용융시에 용융도체의 취출압력이 일단 내부도체층(70)에서 받아지므로 취출압력을 보다 강하게 누르는 것이 가능하다.
제23도에 도시된 예에서는, 하면 그라운드 플레인(45)이 그린시이트(S0)의 상면에 형성되어, 즉 이 다층기판의 또하나의 내부전극으로서 기판내부에 형성되어, 대향 그라운드 플레인(45)과 중심도체(3)의 도체의 융점보다도 바이어 호울도체(50)의 재료의 융점을 높게하고 있다.
이 예에 있어서, 그린시이트(S1)의 밑에 그린시이트(S0)를 설치, 이 그린시이트(S0)의 위에 대향 그라운드 플레인(45)을 인쇄하여, 이 위에 그린시이트(S1)를 얹어 놓는다.
이예에 있어서는 대향 그라운드 플레인(45)도 전도율이 향상하여 보다 양질인 그라운드 전위를 얻으므로 공진기 성능이 더욱 향상된다.
제24도, 제25도에 도시된 예에서는 측면전극(E) 대신에 중심도체(3)의 그라운드 전위측, 대향 그라운드 플레인(45), 중간 그라운드 플레인(40)을 접속하는 제 2의 바이어 호울도체(55)가 설치되어 제2 의 바이어호울도체(55)의 재료의 융점보다도 바이어호울 도체재료(50)의 융점을 높게하고 있다.
이와 같이하면, 상하의 그라운드 플레인(40,45)을 예컨대 은 100%로 한 위에 그 사이를 접속하는 전극으로서 측면전극(E)이 아니고, 예컨대 은 100%의 바이어호울(55)을 사용할 수 있으므로 보다 양질인 그라운드 전위를 얻고, 공진기 성능이 또한 향상이 된다.
이상과 같이 하여 동시소성이 된 저융점 내부도체는 치밀한 연속구조를 갖는다.
즉 도체층전폭 및 전 길이에 걸쳐서 연속하는 치밀한 구조를 갖는다.
그리고 보다 구체적으로는 일단 용융이 됨으로써 기판을 수직으로 절단하여, 절단단면에 나타나는 내부도체를 에칭하여, 그 에칭면을 주사형 전자현미경(SEM)으로 300 내지 3000배의 배율로 관찰할 때 치밀 또한 연속인 내부도체층에는 도체입자의 입계가 실질적으로 존재하지 않도록 할 수가 있다.
입계가 실질적으로 존재하지 않는다면, 평균 1000㎛2이상, 특히 3000㎛2이상, 또한 5000㎛2, 더우기 10000㎛2이상의 영역에 걸쳐서 SEM관찰에 의한 입계가 관찰되지 않는 것을 의미하고, 조건을 적합하게 하면 입계의 존재를 전혀 없게 할 수도 있다.
또 다결정 상태를 도시한 3중점도, 실질적으로 존재하지 않도록 할 수가 있고, 3중점의 존재도 1000㎛2이상, 특히 3000㎛2이상, 더우기 5000㎛2이상, 더우기 10000㎛2이상으로 1개, 조건에 의해 전혀 없게 할 수도 있다.
이와 같은 SEM으로 관찰되는 것이 있는 입계는 원료도체분이 용융한 후 생기는 입자의 입계이며, 결정입계는 없다.
이때문에 도체의 절단단면을 투과형 전자현미경(TEM)으로 10000 내지 100000 배 정도의 배율로 관찰할 때에는 냉각과정에서 생긴 미세결정입계가 관찰된다.
또한 SEM이나 TEM의 관찰에 있어서는 통상적인 방법에 따르면 좋으나, 에칭은 진한 암모니아수 50체적%와, 3% 과산화수소수 50체적%의 혼합액을 에칭액으로 하여 절단면을 수지로 채운후 경면 마무리하여 시료를 에칭할 수 있다.
에칭시간은 30 내지 120초, 상온에서 행한다.
또한 치밀화에 의해 유리프리트를 사용한 저융점 내부도체 페이스트를 사용한 때의 내부도체층의 SEM상에서는 내부도체의 연속층과 이 연속층 내부 또는 보다 바람직하게는 이 연속층과 소체와의 계면간에 배출된 유리성분이 관찰된다.
이 유리성분은 내부도체페이스트중에 첨가된 유리프리트에 의거한 것이며 통상은 소체중에 확산되지 않고, 소체·내부도체층 계면등에 첨가량에 따라서 부분적으로 집합, 배출된다. 또한 고융점 내부도체는 통상과 같이 사용한 도체입자에 대응한 또는 소성 조건중에 대응하여 성장한 입계를 가진다.
본 발명의 다층세라믹부품중 공진기는 적어도 유전체층간에 TEM선로등의 스트립 선로를 가진 하이패스필터(high-pass filter), 로우패스필터(low-pass filter), 밴드패스필터(band-pass filter), 밴드엘리미네이션필터(band elimination filter) 등의 각종 필터, 이들의 필터를 조합한 분파필터(branching filter), 듀플렉서(duplexer), 전압제어발진기 등에 응용이 가능하다. 이외에 예컨대 100MHz 내지 3GHz 정도의 대역에서 사용되는 각종 다층 세라믹기판 또는 콘덴서나 인덕터의 한쪽 또는 양쪽을 내장하는 다층세라믹기판, 더우기 콘덴서(C) 칩, 칩인덕터(L), LC칩 등의 다층세라믹부품이라도 좋다.
이와같은 다층세라믹 기판에 의한 집적회로에 투입되는 공진기에 필요한 Q 값은 구성이 되는 회로에 따라 달라지나, 예컨대 상기의 전압제어형발진기(VCO)에서는 160 이상이 필요하게 되나 본발명에서는 이것을 충분히 만족할 수 있다.
[산업상의 이용가능성]
본발명에 의하면 내부도체가 치밀하며, Q 값등의 공진기, 콘덴서, 인덕터, 전송선로등의 회로성능이 고성능으로, 그 편차가 작은 다층세라믹 기판이 얻어진다.
또 소형화할 수 있다.
[실시예]
이하 본발명의 구체적 실시예를 들어서 본발명을 더욱 상세하게 설명한다.
[실시예 1]
순도 99.9%이상의 은분(융점 960℃) 및 유리프리트 및 전색제를 3-롤 밀(three-roll mill)에 의해서 혼합분산하였다. 은분은 평균 지름 3㎛의 구상의 것을 사용하였고, 유리프리트로서는
(1) 연화점 960℃
SiO2: 66.0몰%
SrO : 15.0몰%
Aℓ2O3: 16.0몰%
ZrO2: 3.0몰%
(2) 연화점 860℃
SiO2: 62몰%
SrO : 26몰%
Aℓ2O3: 12몰%
ZrO2: 0몰%
(2) 연화점 820℃
SiO2: 66몰%
SrO : 26몰%
Aℓ2O3: 8몰%
ZrO2: 0몰%
의 3종의 조성의 평균입경 1.0㎛의 것을 사용하였다.
혼합물에 전색제를 첨가하여 3-롤 밀에서 혼련하여 내부도체 페이스트를 얻었다.
전색제로는 바인더로서 아크릴수지, 용매로서 테르피네올을 사용하였다.
각 성분의 혼합비율은
은분 + 유리프리트 90중량%
유기 바인더 2.5중량%
유기용매 7.5중량%
이며 은분 + 유리프리트 량의 프리트 함유량(체적 %)을 표 1과 같이 변경하였다.
이것과는 따로 평균입경 1.9㎛의 유리입자: 70 체적%와, 평균입경 1.5㎛의 Aℓ2O3입자: 15체적%와 평균입경 1.0㎛의 TiO2입자: 15체적%를 함유하는 유전체 재료를 제작하였다.
그리고 이 유전체 재료는 100 중량부에 대하여, 전색제를 73중량부 첨가하여, 볼 밀(ball mill)에서 혼합하여 슬러리화하여 슬러리를 얻었다.
전색제로는 바인더로서 아크릴계수지, 용매로서 에틸알코올 및 톨루엔, 가소제로서 프탈산에스테르를 사용하였다.
또 유리입자의 조성은 SiO2: 62몰%, Aℓ2O3: 8몰%, B2O3: 3몰%, SrO: 20몰%, CaO: 4몰%, MaO: 3몰%이며, 연화점은 815℃였다.
이 고주파 유전체 재료의 페이스트를 사용 닥터블레이드법에 의해 두께 0.25mm의 그린시이트를 제작하였다. 이어서 각 그린시이트에, 상기 Ag 내부도체 페이스트를 스크린 인쇄법에 의해서 인쇄하여, 스트립선로, 그라운드 플래인을 형성한후, 열프레스에 의해 적층하여 그린시이트 적층체를 얻었다.
그리고 이 적층체를 탈지후, 공기중에서 표 1에 표시된 온도에서 10분간 동시 소성하였다. 내부도체의 두께는 30㎛였다. 또 내부도체는 그린시이트내에 밀폐하였다.
이어서 소정치수로 절단후 그라운드 플래인용 Ag 페이스트를 스트린 인쇄법에 의해서 인쇄하여, 공기중에서 온도 850℃에서 10분간 소성하여 공진주파수 약 1.9GHz의 트리플레이트 선로 공진기를 얻었다.
치수는 10mm × 11.7mm × 2mm로 하여 12개의 샘플을 제작하였다.
이와같이하여 제작한 공진기의 Q 값의 측정결과를 표 1에 표시하였다.
수치는 12개의 샘플의 평균치와 편차를 표시한다.
[표 1]
다음에 선로폭 2mm, 공진기 두께 2mm, 유전체의 QF = 1000GHz, 선로 두께 30㎛, 유전율 10.9 선로의 비저항 1.62 × 10-8Ω/m(선로에 벌크의 은을 사용한 경우), 그라운드면의 비저항 3.24Ω/n의 조건에서, Qu의 시뮬레이션을 행한바, Qu = 281.4를 얻었다.
이 결과와 표 1과의 비교에 의해서, 내부도체 용융법을 사용함으로써 이론치의 85%의 Q 값을 얻는 것이 가능하게 된 것을 알수 있다.
제3도 내지 제12도에는 샘플의 단면의 주사형 전자현미경(SEM) 사진(1000배, 500배)이 도시되었다. 이중 제3도, 제4도, 제5도, 제6도, 제7도, 제8도는 본발명의 시료 No. 1, 2, 4, 5, 6, 7의 사진 또 제9도, 제10도는 비교용 시료 No.8, 제11도, 제12도는 비교용 시료 No.9의 사진이다.
또한 에칭은 상기의 조건에서 60초 행하였다.
이것으로 부터 본발명에 있어서 내부도체에는 은의 입계가 존재하지 않는 것을 알수 있다. 보다 구체적으로는 시료 No.1에서는 도체 페이스트중에 프리트가 없음으로 도체층내에 프리트가 없다. 또 시료 No. 2, 4, 7에서는 프리트가 첨가되어 있으나, 도체층 중에는 프리트는 없고, 도체층중의 유리프리트가 배출이 되어 있다.
한편 시료 No. 5, 6에서는 유리프리트의 배출이 일부 생겨 있으며, 프리트가 도체내에도 집합하고 있다. 어느 경우에도, 도체층의 은은 연속하고 있으며, 입계는 관찰이 되지 않는다. 이것에 대하여, 비교용 시료 No. 8, 9에서는 사용한 은분에 대응한 입계가 관찰이 되고, 화면에서 희게 빛나는 유리프리트가 확인이 되고, 또 전체에 다공형상으로 연속층을 형성하고 있지 않으며, 이것에 의해서 낮은 Qu 밖에 얻지 못하는 것을 알았다. 또한 TEM 관찰에서는 미세 결정 입계가 관찰이 되었다.
[실시예 2]
실시예 1에 있어서, 유리프리트 16.8vol%와 유리프리트 0 vol%%의 각각에 대하여, 융점 미만의 900℃, 10분의 소성과, 융점 이상의 1000℃, 10분의 소성을 행한 후, 표 2와 같이 1000℃, 10분의 소성을 반복하였다. Qu의 결과를 표 2에 표시하였다.
표 2의 결과에서 융점 이상의 소성의 효과는 명백하다.
[표 2]
[실시예 3]
실시예 1에 있어서, 은분 + 유리프리트 량의 프리트 함유량을 0 중량% 및 4.6 중량%로 변경하였다.
실시예 1의 고주파 유전체 재료의 페이스트를 사용, 닥터플레이드법에 의해서 그린시이트를 제작하였다.
이어서 그린시이트의 1매에, 상기 저융점 내부도체 페이스트를 스크린 인쇄법에 의해서 인쇄하여 선로폭 2.0mm, 선로길이 λg/4 = c/( εr1/2·fr )
[c = 3 × 108m/s, εr = 11, fr = 2 × 109Hz], 두께 30㎛가 되도록, 스트립 선로의 중심도체(3)를 형성하였다. 또 복수의 그린시이트상에 바이어홀을 형성하여 바이어홀(5) 내에 내부도체를 충전하였다.
이들을 열프레스에 의해서 적층하여 그린시이트 적층체를 얻었다.
그리고 이 적층체를 탈지후, 공기중에서 제13도에 도시된 온도에서 10분간 동시 소성하였다. 그린시이트의 두께는 160㎛ 였다.
또한 중심도체는 그린시이트내에 밀폐하였다.
이어서 소정치수로 절단하여, 소정선로 길이를 갖는 중심도체(3)를 말단부에 노출시킨후, 그라운드 플레인(4)용 Ag 페이스트를 그의 전면에 인쇄하여, 공기중에서 온도 850℃에서 10분간 소성하여 제1도에 도시된 공진기중, 양 그라운드 플레인(4),(4) 사이에서 형성이 되는 트리플레이트 선로 공진기를 얻었다.
치수는 10mm×15mm×2.0mm로 하였다. 이와같이 제작한 공진기의 Q 값(Qu)과 소성 온도와의 관계를 제13도에 도시하였다. 제13도에 도시된 결과에서 저융점 내부도체를 용융시킴으로써 Qu가 상당히 향상된 것을 알수 있다.
또한 사용하는 그린시이트의 적층수를 변경하여, 중심도체(3)의 상하로 같은 두께의 유전체층(21)을 가지며, 전면을 그라운드 플래인으로 덮은 공진기 두께 1~2.5mm의 공진기를 얻었다.
다음에 상기의 선로 크기, 유전체의 유전율, fr의 조건을 사용하여, 중심도체의 전도율을 1∼3×107s/m 일때의 Qu의 시뮬레이션을 행하였다.
또한 순은의 전도율은 6.2 ×107S/m(25℃)이다. 공진기 두께와 Qu와의 시뮬레이션 결과를 제14도에 도시하였다.
또 제14도에는 프리트량 4.6중량% 일때의 소결온도 1000℃와 940℃ 일때의 실측치가 도시되었다.
제14도에 도시된 결과에서 1000℃의 소성에서 저융점 내부도체를 용융하면 통상 940℃의 소성을 행하였을 때와 비교하여, 중심도체의 전도율이 대략 1×107에서 3×107S/m로 향상하여, 이결과, 제13도에 도시된 바와같이 Qu는 극히 높게 되는 것을 알았다.
또한 제15도에 소성온도 1000℃의 경우와, 940℃의 경우의 프리트량 첨가일때의 EPMA(전자선 프로우브 마이크로 분석기)의 원소분포도의 사진을, 또 제16도에 특정 X 선의 선분석 강도의 사진을 도시하였다.
고특성을 표시한 1000℃ 소성에서는 은의 확산이 크나, 공진기 두께 2.0mm로 하면 그 영향은 거의 없는 것을 알수 있다.
[실시예 4]
고융점 내부도체 페이스트로서 Ag분 95중량%와 Pd분 5중량%와의 혼합분과 유리프리트와 전색제를 3-롤 밀에 의해 혼합 분산하였다.
Ag분은 평균 입경 3㎛, Pd 분은 평균 입경 1㎛의 구상의 것을 사용하였고, 유리프리트로서는
연화점 960℃
조성
Si2: 66.0몰%
SrO : 15.0몰%
Aℓ2O3: 16.0몰%
ZrO2: 3.0몰%
의 평균입경 1.0㎛의 것을 사용하였다.
혼합물에 전색제를 첨가하여, 3-롤 밀로 혼련하여 내부도체 페이스트로 만들었다.
전색제에는 바인더로서 아크릴수지, 용매로서 테르피네올을 사용하였다.
각 성분의 혼합비율은
Ag분 77.7중량%
Pd분 4.1중량%
유리프리트 4.6중량%
유기바인더 3.4중량%
유기용매 10.2중량%
로 하였다.
실시예 1의 고주파 유전체 재료의 페이스트를 사용, 닥터블레이드법에 의해 그린시이트를 제작하였다(소성후의 두께 160㎛).
이어서 그린시이트 1매에 실험예의 저융점 내부도체 페이스트를 스크린 인쇄법에 의해 인쇄하여, 실험예 1의 스트립 선로의 중심도체(3)를 형성하였다.
또 복수의 바이어호울(5)을 형성한 그린시이트상에 고융점 내부도체 페이스트를 인쇄하여, 바이어호울(5) 내에 도체를 충전하는 동시에, 소성후 두께가 약 20㎛로 되도록, 그라운드 플레인(4), 내부배선(7)을 형성하였다.
이것들을 열 프레스에 의해 적층하여 그린시이트 적층체를 얻었다.
그리고, 이 적층체를 탈지후 공기중에서 실험예 1의 960℃ 이상의 온도에서 10분간 동시 소성하였다. 또한 중심도체는 그린시이트내에 밀폐하였다.
이어서 소정 치수로 절단하여, 중심도체(3)를 말단부에 노출시켜서, 하부 그라운드 플레인(4) 표면전극(9) 및 외부전극(6)용 Ag 페이스트를 인쇄하여 공기중에서 온도 850℃에서 10분간 소성하여 제1도에 도시된 트리플레이트 선로 공진기를 내장하는 기판을 얻었다. 치수는 10mm×15mm×2.5mm(공진층 두께 2.0mm )로 하였다.
이와같이하여 제작한 기판은 실시예 3에 도시된 높은 Q 값을 표시하고 그리고 고융점 내부도체의 내부 배선층은 층간 간극이 얇은 데도 불구하고, 고융점 내부도체중의 은의 확산이 생기지 않고 고성능으로 소형의 기판이 실현되었다.
또한 고융점 내부도체층은 Ag-Pd 합금으로 되어 있으며 용융은 하지 않았다.
[실시예 5]
하기의 구리계의 내부도체 페이스트를 제작하였다. 구리는 융점 1083℃ 비저항 1.72 × 10-16Ω/cm 이다. 도체 페이스트 구리분 평균 입경 3㎛ 구상 순도 99.9% 유리프리트 SiO2-Aℓ2O3-SrO계(연화온도 860℃)
유기바인더 아크릴계
유기용매 테르피네올
혼합비율
유리프리트 + 구리분 80wt%
유기바인더 5.0wt%
유기용매 15.0wt%
상기의 각 재료를 3-롤 밀에 의해 혼합분산하였다.
이 페이스트를 사용, 소성시의 분위기를 아르곤가스 중에서 밀폐형의 소성로를 사용하여 산소분압10-6atm으로 행하고, 공진기의 그라운드면에도 구리를 사용한것 이외에는 실시예 1과 마찬가지로 공진기를 제작하였다.
결과를 표 3에 표시하였다.
[표 3]
또한 시뮬레이션 값은 선로폭 2mm, 공진기 두께 2mm, 유전체의 QF = 1000GHz, 선로두께 30㎛, 유전율 10.9, 선로의 비저항 1.72E -8Ω/m(선로에 벌크의 은을 사용한 경우), 그라운드면의 비저항 3.44Ω/m의 조건에서 Qu = 275.4이며 본발명에 따라서 이론치의 82%의 Q 값을 얻을 수 있었다.
[실시예 6]
원료로서 BaCo3, Nd2O3, TiO2, Bi2O3, MnCO3, Aℓ2O3를 사용하여 하기조성을 얻도록 계량하여, 계량한 원료를 볼 밀에 물과 같이 넣어, 4시간 습식혼합하였다. 이어서 이 물질을 탈수, 건조한 후, 1280℃에서 2시간 가소하였다.
18.2몰% BaO-66.7% TiO2-15.1몰% Nd2O3
BiO3 7.59wt%
Aℓ2O31.0wt%
MnO 0.5wt%
이 가소물과, 10wt%의 유리와 1.0wt%의 CuO를 4시간 습식분쇄하였다.
이어서 이 분쇄물을 건조한 후 유기바인더(폴리비닐알코올계의 PVA 117; 구레하 가가꾸 고오교오주식회사제, 아크릴계의 엘바사이트; 듀퐁사제 )와 같이 페이스트화 하였다.
유리는 PbO 66.9wt%, B2O314.8wt%, ZnO 11.6wt% Aℓ2O30.41%, SiO23.83wt% 함유하는 조성의 것을 사용하였다.
유전체 재료를 소결체로 한 때의 유전율은 73, QF = 2500GHz, τε = -3.2ppm/℃이다.
한편 도체 페이스트는 하기의 조성으로 하였다.
은분 평균입경 3㎛ 구상 순도 99.9℃
유리프리트 SiO2-Aℓ2O3-SrO계 (연화점 860℃)
유기바인더 아크릴계
유기용매 테르피네올
혼합비율
유리프리트 + 은분 90wt%
유기바인더 2.5wt%
유기용매 7.5wt%
상기의 각 재료를 3-롤 밀에 의해서 혼합분산하였다.
이러한 페이스트를 사용하여, 2.0mm × 2.0mm × 4.6mm 길이, 선로폭 1.0mm, 그라운드면의 도체재료로 은을 사용한 공진기를 제작하였다.
결과를 표 4에 표시하였다.
[표 4]
또한 시뮬레이션 값은 선로폭 1mm, 공진기 두께 2mm, 유전체의 QF = 2500GHz, 선로두께 30㎛, 유전율 73, 선로의 비저항 1.62 × 10-8Ω/n(선로에 벌크의 Ag를 사용한 경우), 그라운드면의 비저항 3.44Ω/m에서, Qu = 294.8이며, 이론치의 82%의 Qu를 얻었다.
[실시예 7]
순도 99.9%의 은분 및 유리프리트 및 전색제를 3-롤 밀에 의해 혼합분산하였다.
은분은 평균지름 3㎛의 구상의 것을 사용하였고, 유리프리트로서는
SiO2: 62몰%
SrO : 26몰%
Aℓ2O3: 12몰%
의 조성의 평균입경 1.0㎛의 것을 사용하였다. 이 유리의 연화점은 860℃이다.
혼합물에 전색제를 첨가하여, 3-롤 밀로 혼련하여 내부도체 페이스트로 만들었다.
전색제에는 바인더로서 아크릴수지, 용매로서 테르피네올을 사용하였다.
각 성분의 혼합비율은
은분 85.22 중량%
유리프리트 4.77 중량%
유기바인더 2.5 중량%
유기용매 7.5 중량%
이다.
이것과는 따로 평균입경 1.9㎛의 유리입자: 70체적%와, 평균입경 1.5㎛의 Aℓ2O3입자 : 30체적%를 함유하는 유전체 재료를 제작하였다.
그리고 이 유전체 재료 100중량부에 대하여 전색제를 73중량부 첨가하여 볼 밀로 혼합하여 슬러리화 하여 슬러리를 얻었다. 전색제에는 바인더로서 아크릴계수지, 용매로서 에틸알코올 및 톨루엔, 가소제로서 프탈산에스테르를 사용하였다.
또 유리입자의 조성은 Si02: 62몰%, Aℓ2O3: 8몰%, B2O3: 3몰%, SrO: 20몰%, CaO: 4몰%, MgO: 3몰%이며, 연화점은 815℃였다.
이 유전체 재료의 페이스트를 사용, 닥터블레이드법에 의해서 두께 0.25mm의 그린시이트를 제작하였다. 이어서 4매의 그린시이트에, 상기 Ag 내부도체 페이스트를 스크린 인쇄법에 의해 인쇄하여, 선폭 200㎛, 3턴(turn)의 바이어 호울에서 상호 연결된 코일을 형성한 후, 열프레스에 의해 적층하여 그린시이트 적층체를 얻었다.
그리고 이 적층체를 탈지후, 공기중에서 표 4에 표시되는 온도에서 30분간 동시 소성하였다. 내부도체의 두께는 20㎛였다.
이어서 외부전극용 Ag 페이스트를 스크린인쇄법에 의해서 인쇄하여, 공기중에서 온도 850℃에서 10분간 소성하여 L 칩을 얻었다.
치수는 2.0mm × 1.2mm × 1mm로 하였다.
이와같이하여 제작한 L 칩의 Q 값(100MHz)의 측정결과를 표 5에 표시하였다.
또 선폭 200㎛, 5턴, 6층의 그린시이트를 사용하여, 3.2mm × 1.6mm × 1mm로 한 것을 제외하고는 상기와 같이 제작한 L 칩의 예를 표 5에 병기한다.
표 5에 표시된 결과에서 본발명의 효과가 명백하다.
[표 5]

Claims (15)

  1. 소성된 세라믹 재료 및 도체분을 함유하는 도체페이스트로부터 형성된 내부 도체층을 가지는 다층세라믹 부품의 제조방법으로서, 비소성된 세라믹 재료와 내부도체분층을 포함하는 본체를 상기 도체분의 융점보다 높은 온도에서 소성시켜, 상기 세라믹 재료를 동시소성하고 상기 도체분을 용융시키는 것으로 이루어지며, 상기 도체분은 90 중량% 이상의 구리 또는 은을 포함하고, 유리 프릿(glass frit)을 함유하지 않거나 상기 도체분에 대하여 30 부피% 이하로 함유하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 소성을 상기 도체분의 융점 이상, 융점+300℃ 이하의 온도에서 행하는 것을 특징으로 하는 다층세라믹 부품의 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 소성에 있어, 상기 내부도체의 패턴을 상기 세라믹 재료층 내에 밀폐하여, 소성후에 소성체를 절단하는 것을 특징으로 하는 다층세라믹부품의 제조방법.
  4. 제1항 또는 제2항에 있어서, 상기 내부도체를 융점이 다른 적어도 2종의 재료에서 형성하여, 상기 내부도체중 저융점 내부도체의 융점 이상에서 그리고 고융점 내부도체의 융점 미만의 온도에서 소성하는 것을 특징으로 하는 다층세라믹부품의 제조방법.
  5. 제4항에 있어서, 상기 저융점 및 고융점의 내부도체의 패턴을 각각 저융점 및 고융점의 도체분을 함유하는 도체 페이스트를 인쇄하여 형성하고, 상기 세라믹 재료층과 동시 소성하는 것을 특징으로 하는 다층세라믹부품의 제조방법.
  6. 제4항에 있어서, 복수의 상기 세라믹 재료층에 복수의 상기 고융점 내부도체층을 형성하고, 상기 저융점의 내부도체의 패턴과 인접하는 다른 내부도체의 패턴 사이에 존재하는 상기 세라믹 재료층의 두께를 상기 고융점의 내부도체의 패턴 사이에 존재하는 상기 세라믹 재료층의 두께보다도 크게 한 것을 특징으로 하는 다층세라믹부품의 제조방법.
  7. 제4항에 있어서, 상기 저융점의 내부도체의 패턴을 표면부에 도출하기 위한 내부도체를 고융점의 내부도체로 하는 것을 특징으로 하는 다층세라믹부품의 제조방법.
  8. 세라믹 소체와 그 내부에 동시 소성에 의해 형성된 내부도체층을 가지며, 상기 동시소성은 상기 내부도체층의 내부도체의 융점 이상의 온도에서 행해짐으로써, 절단하여 단면을 에칭하여 내부도체층을 주사형 전자현미경으로 관찰할 때, 상기 내부도체층에는 도체입자의 입계가 실질적으로 존재하지 않는 다층세라믹 부품.
  9. 제8항에 있어서, 상기 내부도체층에 내부도체의 연속층이 형성되는 것을 특징으로 하는 다층세라믹부품.
  10. 제8항 또는 제9항에 있어서, 상기 내부도체층에는 내부도체의 연속층이 형성되어 있고, 이 연속층의 외부에 상기 내부도체층용의 내부도체 페이스트 중에 첨가된 유리 프릿이 배출되어 있는 것을 특징으로 하는 다층세라믹부품.
  11. 제8항에 있어서, 상기 내부도체층은 융점이 다른 적어도 2종의 저융점 및 고융점의 내부도체층을 가지며, 상기 내부도체층은 저융점 내부도체의 융점 이상으로 및 고융점 내부도체의 융점 미만의 온도에서 동시소성됨으로써, 절단하여 단면을 에칭하여 상기 저융점 내부도체층을 주사형 전자현미경으로 관찰할 때, 상기 저융점 내부도체층에는 도체입자의 입계가 실질적으로 존재하지 않는 것을 특징으로 하는 다층세라믹부품.
  12. 제11항에 있어서, 상기 저융점 내부도체층에는 내부도체의 연속층이 형성되어 있는 것을 특징으로 하는 다층세라믹부품.
  13. 제11항 또는 제12항에 있어서, 상기 저융점 내부도체층에는 내부도체의 연속층이 형성되어 있으며, 이 연속층의 외부에 상기 내부도체층용의 내부도체 페이스트중에 첨가된 유리 프릿이 배출되어 있는 것을 특징으로 하는 다층세라믹부품.
  14. 제11항 또는 제12항에 있어서, 상기 세라믹 소체내에 복수의 고융점의 내부도체층을 가지고, 상기 저융점의 내부도체층과 인접하는 다른 내부도체층 사이에 존재하는 상기 세라믹 소체의 두께가 상기 고융점의 내부도체층 사이에 존재하는 상기 세라믹 소체의 두께보다 큰 것을 특징으로 하는 다층세라믹부품.
  15. 제11항 또는 제12항에 있어서, 상기 저융점의 내부도체층을 표면부에 도출하기 위한 내부도체가 고융점의 내부도체인 것을 특징으로 하는 다층세라믹부품.
KR1019930701427A 1991-10-25 1992-05-14 다층세라믹부품의 제조방법 및 다층세라믹부품 KR100272647B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP30676091 1991-10-25
JP91-306760 1991-10-25
JP13419992A JP3223199B2 (ja) 1991-10-25 1992-04-27 多層セラミック部品の製造方法および多層セラミック部品
JP92-134199 1992-04-27
PCT/JP1992/000619 WO1993008672A1 (en) 1991-10-25 1992-05-14 Manufacture of multilayer ceramic part, and multilayer ceramic part

Publications (2)

Publication Number Publication Date
KR930702250A KR930702250A (ko) 1993-09-08
KR100272647B1 true KR100272647B1 (ko) 2001-01-15

Family

ID=26468367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930701427A KR100272647B1 (ko) 1991-10-25 1992-05-14 다층세라믹부품의 제조방법 및 다층세라믹부품

Country Status (8)

Country Link
US (1) US5785879A (ko)
EP (1) EP0564652B1 (ko)
JP (1) JP3223199B2 (ko)
KR (1) KR100272647B1 (ko)
DE (1) DE69221470T2 (ko)
ES (1) ES2108114T3 (ko)
TW (1) TW206184B (ko)
WO (1) WO1993008672A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2858073B2 (ja) * 1992-12-28 1999-02-17 ティーディーケイ株式会社 多層セラミック部品
US5450045A (en) * 1993-03-31 1995-09-12 Tdk Corporation Multi-layer microwave circulator
JPH11204301A (ja) * 1998-01-20 1999-07-30 Matsushita Electric Ind Co Ltd 抵抗器
JP3571957B2 (ja) * 1999-03-30 2004-09-29 松下電器産業株式会社 導体ペーストおよびセラミック多層基板の製造方法
EP1096674B1 (en) * 1999-10-29 2013-03-27 Kyocera Corporation Circuit substrate
JP3799933B2 (ja) * 2000-02-09 2006-07-19 株式会社村田製作所 導電性ペーストおよびセラミック電子部品
US6551729B2 (en) * 2000-08-24 2003-04-22 Murata Manufacturing Co. Ltd Conductive paste and ceramic electronic element using the same
JP2002362987A (ja) * 2001-06-08 2002-12-18 Hitachi Ltd 電子部品およびその製造方法
CA2359347A1 (en) * 2001-10-18 2003-04-18 Cesur Celik Laminated ceramic capacitor internal electrode material
JP2003332749A (ja) * 2002-01-11 2003-11-21 Denso Corp 受動素子内蔵基板、その製造方法及び受動素子内蔵基板形成用素板
DE10230712B4 (de) * 2002-07-08 2006-03-23 Siemens Ag Elektronikeinheit mit einem niedrigschmelzenden metallischen Träger
JP4131694B2 (ja) * 2003-10-06 2008-08-13 三洋電機株式会社 積層セラミックス基板及びその製造方法
DE112005001527B4 (de) * 2004-07-06 2019-10-02 Murata Manufacturing Co., Ltd. Elektrisch leitfähige Paste und eine elektrisch leitfähige Paste aufweisendes keramisches Elektronikbauelment
JP4673086B2 (ja) * 2005-02-28 2011-04-20 京セラ株式会社 ビア導体メタライズ用の導体ペーストおよびこれを用いたセラミック配線基板の製造方法
JP2006278071A (ja) * 2005-03-29 2006-10-12 Toyo Aluminium Kk ペースト組成物、電極およびそれを備えた太陽電池素子
US7749592B2 (en) * 2007-02-06 2010-07-06 Tdk Corpoation Multilayer ceramic substrate
JP5178186B2 (ja) 2007-12-28 2013-04-10 キヤノン株式会社 レンズ位置制御装置、およびその制御方法
JP5503132B2 (ja) * 2008-10-29 2014-05-28 三ツ星ベルト株式会社 抵抗体ペースト及び抵抗器
JP2011035316A (ja) * 2009-08-05 2011-02-17 Toshiba Corp 配線基板およびコンピュータ
US20130139866A1 (en) * 2011-12-01 2013-06-06 Marlow Industries, Inc. Ceramic Plate
JP5671105B2 (ja) * 2012-05-18 2015-02-18 株式会社マテリアル・コンセプト 配線形成方法
JP5598739B2 (ja) 2012-05-18 2014-10-01 株式会社マテリアル・コンセプト 導電性ペースト
CN105377479B (zh) * 2013-03-15 2018-07-31 肖特公司 玻璃-金属复合材料和制造方法
US20230005834A1 (en) * 2014-08-18 2023-01-05 Samtec, Inc. Electrically conductive vias and methods for producing same
CN109119400B (zh) * 2018-09-25 2024-04-09 中国电子科技集团公司第四十三研究所 高载流能力多层陶瓷基板及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5353774A (en) * 1976-10-26 1978-05-16 Fujitsu Ltd Method of producing printed board

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3770529A (en) * 1970-08-25 1973-11-06 Ibm Method of fabricating multilayer circuits
US4289719A (en) * 1976-12-10 1981-09-15 International Business Machines Corporation Method of making a multi-layer ceramic substrate
US4994215A (en) * 1980-08-04 1991-02-19 Fine Particle Technology Corp. Method of fabricating complex microcircuit boards, substrates and microcircuits and the substrates and microcircuits
JPS57143203A (en) * 1981-02-27 1982-09-04 Taiyo Yuden Kk Conductive paste for forming conductive layer by baking on porcelain
US4753694A (en) * 1986-05-02 1988-06-28 International Business Machines Corporation Process for forming multilayered ceramic substrate having solid metal conductors
JPH0722221B2 (ja) * 1986-09-25 1995-03-08 田中貴金属工業株式会社 セラミツクス回路基板の製造方法
JPS63277549A (ja) * 1987-05-08 1988-11-15 Fujitsu Ltd 超伝導セラミックスペ−スト組成物
US5147484A (en) * 1987-10-19 1992-09-15 International Business Machines Corporation Method for producing multi-layer ceramic substrates with oxidation resistant metalization
JPH065656B2 (ja) * 1988-02-19 1994-01-19 株式会社村田製作所 セラミック積層体の製造方法
JP2765885B2 (ja) * 1988-11-14 1998-06-18 新光電気工業株式会社 窒化アルミニウム回路基板及びその製造方法
JPH0797705B2 (ja) * 1989-07-17 1995-10-18 日本電気株式会社 多層セラミツク基板
US5080958A (en) * 1989-08-01 1992-01-14 E. I. Du Pont De Nemours And Company Multilayer interconnects
US5290375A (en) * 1989-08-05 1994-03-01 Nippondenso Co., Ltd. Process for manufacturing ceramic multilayer substrate
US5176772A (en) * 1989-10-05 1993-01-05 Asahi Glass Company Ltd. Process for fabricating a multilayer ceramic circuit board
JPH04314394A (ja) * 1991-04-12 1992-11-05 Fujitsu Ltd ガラスセラミック回路基板とその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5353774A (en) * 1976-10-26 1978-05-16 Fujitsu Ltd Method of producing printed board

Also Published As

Publication number Publication date
DE69221470T2 (de) 1998-03-19
WO1993008672A1 (en) 1993-04-29
US5785879A (en) 1998-07-28
TW206184B (ko) 1993-05-21
KR930702250A (ko) 1993-09-08
EP0564652A1 (en) 1993-10-13
DE69221470D1 (de) 1997-09-11
JP3223199B2 (ja) 2001-10-29
EP0564652A4 (en) 1994-09-14
ES2108114T3 (es) 1997-12-16
JPH05183314A (ja) 1993-07-23
EP0564652B1 (en) 1997-08-06

Similar Documents

Publication Publication Date Title
KR100272647B1 (ko) 다층세라믹부품의 제조방법 및 다층세라믹부품
JP5056528B2 (ja) 絶縁体セラミック組成物およびそれを用いた絶縁体セラミック
JP5040918B2 (ja) ガラスセラミック組成物、ガラスセラミック焼結体および積層セラミック電子部品
JP5821975B2 (ja) 複合積層セラミック電子部品
JP5003683B2 (ja) ガラスセラミック組成物、ガラスセラミック焼結体および積層セラミック電子部品
US6207905B1 (en) Glass-ceramic composition, circuit substrate using the same and manufacture method thereof
KR100288831B1 (ko) 다층 세라믹 부품
JP3523280B2 (ja) 多層セラミック部品の製造方法
US6436332B1 (en) Low loss glass ceramic composition with modifiable dielectric constant
JP3862042B2 (ja) 導電性ペースト、それを用いたセラミックス構造物及びその製造方法
JPH0782041A (ja) 多層セラミック部品の製造方法および多層セラミック部品
JP3934841B2 (ja) 多層基板
JP3981270B2 (ja) 多層基板に内蔵された導体パターン及び導体パターンが内蔵された多層基板、並びに、多層基板の製造方法
JP2860734B2 (ja) 多層セラミック部品、その製造方法および内部導体ペースト
JPH05315757A (ja) 多層セラミック部品の製造方法および多層セラミック部品
JP3372061B2 (ja) 高周波誘電体材料ならびに共振器およびその製造方法
JP3645046B2 (ja) 非磁性セラミックおよびセラミック積層部品
JP2020015635A (ja) セラミックス組成物及び当該セラミックス組成物を用いた電子部品
JP2003026472A (ja) 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品製造用の生の複合積層体
JP2004083373A (ja) 高熱膨張磁器組成物、高熱膨張磁器およびその製造方法、並びに多層配線基板およびその実装構造
JP2005285968A (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP3330817B2 (ja) 多層セラミックス部品
JP4658465B2 (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP2005216998A (ja) セラミック回路基板及びその製造方法
JP2001284818A (ja) 回路基板およびその製法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20080825

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee