KR100268212B1 - 구성요소캐리어및그제조방법,집적회로 - Google Patents

구성요소캐리어및그제조방법,집적회로 Download PDF

Info

Publication number
KR100268212B1
KR100268212B1 KR1019970045107A KR19970045107A KR100268212B1 KR 100268212 B1 KR100268212 B1 KR 100268212B1 KR 1019970045107 A KR1019970045107 A KR 1019970045107A KR 19970045107 A KR19970045107 A KR 19970045107A KR 100268212 B1 KR100268212 B1 KR 100268212B1
Authority
KR
South Korea
Prior art keywords
photoresist
bonding material
bonding
component carrier
eca
Prior art date
Application number
KR1019970045107A
Other languages
English (en)
Other versions
KR19980024236A (ko
Inventor
나탈리 바바라 파일첸펠드
스테펜 조셉 푸에니스
마이클 안토니 게인즈
마크 빈센트 피어슨
팻 훈트라쿨
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR19980024236A publication Critical patent/KR19980024236A/ko
Application granted granted Critical
Publication of KR100268212B1 publication Critical patent/KR100268212B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0218—Composite particles, i.e. first metal coated with second metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/0245—Flakes, flat particles or lamellar particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0577—Double layer of resist having the same pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0769—Dissolving insulating materials, e.g. coatings, not used for developing resist after exposure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

전도성 접착제 상호 접속부를 구비한 컴퓨터 시스템에서의 칩 캐리어 패키지(chip carrier packages), 집적 회로, 와이어링 보드(wiring boards), 어셈블리(assemblies)가 제조된다. 금속 입자와 파우더를 갖는 전기 전도성 중합체 페이스트(polymer paste)가 사진 영상화할 수 있는 중합체 막과 함께 사용되어 상호 접속 구조를 형성한다. 이들 입자가 스크리닝 헤드(screening head)와 인쇄 장치를 이용한 스크리닝 및 인쇄 공정에 의해 만들어진다.

Description

구성 요소 캐리어 및 그 제조 방법, 집적 회로{COMPUTER SYSTEM WITH PHOTOMASK SCREENED JOINING MATERIAL AND PROCESS}
본 발명은 컴퓨터 시스템의 제조, 컴퓨터 웨이퍼와 칩(즉, 집적 회로(IC))의 제조, 칩 캐리어(carriers)의 제조, 전기 전도성 중합체 페이스트(polymer paste)의 제조와 이용, 땜납 페이스트의 제조와 이용, 페이스트를 기판(substrates)에 스크린 인쇄(screen printing), 그러한 페이스트용의 금속 입자 및 파우더의 제조와 이용, 사진 영상화할 수 있는 중합체 막(photoimagable polymer films)의 포토리소그래픽 패터닝, 와이어링 보드(wiring boards)의 제조에 관한 것이다. 특히 본 발명은 플립 칩(flip chips)의 터미널과 칩 캐리어의 대응하는 접속기 사이를 상호 접속시켜 IC 패키지를 형성하고 전자 구성 요소의 표면 실장 터미널과 와이어링 기판의 대응하는 접속부 사이를 상호 접속시켜 회로 보드 어셈블리(assemblies)를 형성하기 위해 전기 전도성 중합체를 이용하는 것에 관한 것이다.
전자 구성 요소를 제조하고 구성 요소를 회로 카드에 부착시키는 기술에서, 구성 요소 상의 터미널은 보통 땜납 접합부(joints of solder)를 이용하여 회로 카드상의 접속기에 부착된다. 땜납을 도포하는 가장 일반적인 방법은 회로 보드를 관통하는 구멍을 형성하고 구멍에 구리를 도금하며, 보드의 상단부에 구멍을 관통하여 연장되는 핀 터미널을 갖춘 구성 요소를 배치하여 용융 땜납의 조(bath)에 기판의 하단부를 담그는 것이다. 최근에는, 용매와 땜납 입자의 페이스트를 패드(pad)에 스크린 인쇄하고 구성 요소의 터미널을 패드 상에 배치하며 기판을 오븐을 통하여 이동시켜 땜납을 용융시키기에 충분할 정도로 페이스트를 가열하여 땜납 접합부를 형성함으로써, 회로 기판 상의 패드에 부착되는 표면 실장 구성 요소가 개발되었다. 전자 산업에서 흔히 이용되는 땜납은 환경에 대한 우려를 자아내는 주석과 납의 합금이다. 또한 땜납 페이스트를 용융시키는데 필요한 높은 처리 온도는 전자 공학에서 사용될 수 있는 재료를 제약한다.
본 기술 분야의 선행 기술은 다음의 인용과 관련된다. 커포우트(Capote), 토드(Todd), 메이니시스(Manesis), 크레이그(Craig) 등에게 허여된 미국 특허 제 5,376,403호와, 캐포테(Capote), 토드(Todd), 간디(Gandhi), 캐르(Carr), 월터스(Walters), 비아자(Viajar)에 의해 1993년 2월 11일네프콘 웨스트 93(Nepcon West '93)에서 발표된 "Multilayer Printed Circuits From Revolutionary Transient Liquid Phase Inks"라는 명칭의 논문에서는 고융점(mp) 파우더, 저융점 땜납 파우더, 유동제(fluxing agent), 수지, 반응성 단량체(reactive monomer) 또는 중합체를 혼합하여 중합체 후막 잉크(polymer thick film ink)를 형성하는 것을 제안하고 있다. 또한 고융점 파우더는 산화를 방지하기 위하여 땜납으로 코팅될 수도 있으며 Au로 얇게 코팅된 Ni 파우더와 같은 제 3의 파우더가 부가되어 순간 액상(TLP) 결합을 제공할 수도 있다. 1994년 1월 12일자기술 주해서(Technical Note)제 9호 개정판 2에서 토라나가 테크날러지즈 인코포레이티드(Toranaga Technologies, Inc.)에 의한Using ORMENT TM 1200),1994년 1월 30일자기술 주해서3호 개정판 6호에서 토라나가 테크날러지즈 인코포레이티드에 의한Using ORMENT TM 2005와, 에이치. 에이치. 만코(H. H. Manko)에 의한Solders and Soldering(1979년 맥그로 힐(McGraw Hill))은 여러 가지 땜납과 그들의 특성을 목록에 싣고 있다. 구티에레즈(Gutierrez)에게 허여된 미국 특허 제 5,129,962호에서는 플립 칩 부착용 비청정 유동제(no-clean fluxing agents)에 대해 설명한다. 카케히(Kakehi)에게 허여된 미국 특허 제 5,268,536호에서는 전도성 접착제를 이용하여 리드(leads)를 패드에 부착시키는 것을 제안한다. 전도성 입자로 채워서 전도성으로 된 중합체는 슈나이더(Schneider)에게 허여된 미국 특허 제 5,410,806호와, 프렌트젤(Frentzel)에게 허여된 미국 특허 제 5,395,876호와, 마모우드(Mahmoud)에게 허여된 미국 특허 제 5,286,417호와, 페니시(Pennisi)에게 허여된 미국 특허 제 5,136,365호와, 조셉(Joseph)에게 허여된 미국 특허 제 4,780,371호 및 제 4,859,268호에 의해 제안된다. 카슨(Carson)에게 허여된 미국 특허 제 5,463,190호에서는 공융 특성이 상이한 두 구성 요소의 파우더로 채워진 중합체를 제안한다. 순간 액상 결합은 갈라스코(Galasco)에게 허여된 미국 특허 제 5,432,998호, 샤르(Sharr)에게 허여된 미국 특허 제 5,346,857호, 멜튼(Melton)에게 허여된 미국 특허 제 5,269,453호, 샤힌(Shaheen)에게 허여된 미국 특허 제 4,147,669호 및 제 4,233,103호, 지머(Zimmer)에게 허여된 미국 특허 제 3,523,358호와, 미쯔비시 전기의 이즈타(Izuta), 아베(Abe), 히로타(Hirota), 하야시(Hayashi), 호시노우치(Hoshinouchi)에 의해 전자·컴퓨터 기술 협회의1993년 IEEE회보 1012 내지 1016 페이지에 게재된 "Development of Transient Liquid Phase Soldering Process for LSI Die-Bonding," 강(Kang) 등에 의해 1989년 9월 IBM TDB 제 32권 4A호에 게재된 "Transient Liquid Phase Bonding Process", 레오나드 번스타인(Leonard Bernstein)에 의해 1966년 12월 "Journal of the Electrochemical Society"제 113권 12호 1282 내지 1288 페이지에 게재된 "Semiconductor Joining by the Solid-Liquid-Interdiffusion(SLID) Process"에 의해 제안된다. 우에다(Ueda)에게 허여된 미국 특허 제 5,242,099호에서는 얇은 확산층을 갖춘 표면과 타겟층을 갖춘 다른 표면 사이에 금속 결합을 형성하는 것을 제안한다. 크랜스튼(Cranston)에게 허여된 미국 특허 제 4,902,857호에서는 금속 입자의 코팅이 제안된다.
알트만(Altman)에게 허여된 미국 특허 제 5,024,372호에서는 땜납 페이스트를 스크리닝(screening)하기 위한 포토레지스트의 용법을 개시한다. 미국 특허 제 5,436,503호에서는 칩 접속을 위한 전도성 접착제를 개시한다. 유럽 출원 제 EP307766 A1호에서는 회로 기판 상의 층에 페이스트를 스크리닝하는 것에 대해 논한다. 유럽 특허 출원 제 EP0697727 A2호에서는 리프트 오프 마스크(lift off mask)에 땜납 페이스트를 스크리닝하는 것에 대해 개시한다. 에스테스(Estes)에게 허여된 미국 특허 제 5,074,947호에서는 두 층을 갖춘 플립 칩 상의 전도성 중합체 범프(bumps)를 개시한다. 도아니(Doany)에게 허여된 미국 특허 제 5,314,709호에서는 증발할 수 있는 유전체에 대해 논한다. 셀혼(Schelhorn)에게 허여된 미국 특허 제 5,001,829호에서는 땜납 페이스트용의 제거할 수 있는 스텐실(stencil)에 대해 논한다. 위에서 언급한 것은 모두 본 명세서에서 참조로서 인용된다.
본 발명에서는 접합재를 포토레지스트에 형성된 패턴으로 스크리닝하여 컴퓨터 시스템을 제조한다. 전기 전도성 중합체가 컴퓨터 플립 칩을 캐리어에 상호 접속시킨다. 본 발명의 또다른 양상에서, 전기 전도성 접착제가 구성 요소를 회로 보드 어셈블리에 상호 접속시킨다. 본 발명은 접합재를 포토레지스트 내의 개구 패턴으로 스크리닝함으로써 제조된 웨이퍼와 플립 칩을 포함하고, 캐리어 기판 상에 형성된 접합재의 패턴에 접속하기에 접합한 터미널을 갖춘 웨이퍼와 플립 칩도 또한 포함한다.
본 발명의 한 양상으로, 고전도성 페이스트가 포토레지스트에 형성된 패턴으로 스크린된다. 이것에 의해 페이스트가 경화되기 전에 접속부와 페이스트 사이의 접속을 테스트할 수 있게 된다. 접합재가 저온에서 경화되거나 또는 적어도 저온에서 충분히 단단해져서 포토레지스트 주변에 형성된 접합재의 패턴을 손상시키지 않고서도 포토레지스트가 제거될 수 있기 때문에, 수성(aqueous) 또는 반수성(semiaqueous) 포토레지스트가 이용될 수도 있다. 그러한 수성의 현상된 레지스트와 어느 정도까지는 반수성의 현상된 레지스트를 이용하여 환경 배출과 화학적 비용과 같은 유기 용매가 갖는 문제점을 감소시킨다. 고온에서 경화되어야 하는 몇가지 접합재가, 제거가능한 포토레지스트와 친화적인 저온에서 부분적으로 경화될 수도 있다는 사실이 발견되었다. 다층 막이 원하는 두께의 접합재를 제공할 수 있도록, 건식 막(dry film)으로서 도포될 수 있는 포토레지스트가 알려졌다. 건식 도포에 의해, 용매 건조를 위해 필요한 오랜 처리 지연 없이도 레지스트를 급속히 두껍게 할 수 있다. 이 공정에 의해 플립 칩 부착에 필요한 작은 특징부가 제공되며, 회로 기판에 볼 그리드 어레이(ball grid array)를 부착시키는데 필요한 대량의 접합재도 또한 제공한다.
금속 마스크 단독으로는 전기 전도성 중합체를 이용하여 접속하는데 필요한 높은 종횡비를 갖는 범프(aspect bumps)를 쉽게 만들 수 없으나, 마스크가 포토레지스트를 경화시키는 동안 수축됨으로써 포토레지스트 내의 개구가 채워지는 결과를 가져올 수 있도록 포토레지스트 내의 약간 넘치게 채운 개구에서 유용한 것으로 알려졌다. 전기 전도성 재료의 범프는 포토레지스트 패턴에서 접합재를 건조시키고 후속적으로 스크린된 재료를 다시 스크리닝하고 재건조함으로써 상단 단부가 거의 평면인 상태로 형성될 수도 있는 것으로 판정되었다.
칩 상의 접합재나 또는 기판 상의 접합재와 플립 칩 접속을 위해 사용될 때 접합부는 매우 작게 즉, 약 10밀 이하로 만들어질 수도 있다. 회로 보드 상에 구성 요소를 부착시키는데 이용될 때 많은 층이 신속히 제공되어 약 15밀 이상의 포토레지스트 두께를 허용할 수도 있다.
하단부에서 범프를 더 거칠게 만드는 필릿(fillet)을 전도성 재료의 범프에 제공하고 포토레지스트를 제거하는 동안 덜 손상되도록 하기 위해 현상 공정이 제어될 수 있음을 알았다.
도 1a-1e는 전기 전도성 접착제(ECA)를 이용하여 만들어진 회로 기판에 대한 공정 플로우(process flow).
도 2는 ECA로 처리되어 접속기 패드 상에 침전물을 형성한 모듈(module)에 대한 단면도.
도 3은 도 2의 중앙 부분에 대한 부분 단면 확대도.
도 4a-4e는 ECA로 만들어진 플렉스(flex)의 단일 전도층에 대한 공정 플로우.
도 5는 ECA를 구비하는 플렉스로 만들어져서 접속기 패드 상에 침전물을 형성하는 모듈에 대한 단면도.
도 6은 도 5의 중앙 부분에 대한 부분 단면 확대도.
도 7a-7d는 또다른 얇은 카드 구조에 대한 공정 플로우.
도 8은 얇은 카드 모듈에 대한 단면도.
도 9는 전형적인 ECA 유형의 형태에 대한 확대도.
도 10a-10d는 양면에 전도성 표면을 갖춘 세라믹 모듈을 제조하기 위한 공정 플로우.
도 11은 한 면에 ECA를 갖는 세라믹 모듈에 대한 단면도.
도 12는 한 위치에 있는 또다른 ECA 유형의 형태에 대한 확대도.
도 13a-13e는 ECA 터미널을 갖춘 칩을 제조하는 공정 플로우.
도 14는 ECA 터미널을 갖춘 전형적인 칩 구조에 대한 부분 확대 단면도.
도 15는 ECA 범프를 갖춘 칩에 대한 단면도.
도 16은 다이스(dice)된 웨이퍼에 대한 평면도.
도 17a-17c는 포토레지스트 내에 ECA를 만들고 구멍을 채우기 위한 공정 플로우.
도 18은 스크리닝 장치에 대한 등각 투영도.
도 19는 ECA 분배 헤드에 대한 단면도.
도 20은 ECA 분배 헤드에 대한 측단면도.
도 21a, 21b는 카드에 대한 모듈 위와 칩 위에 ECA를 갖춘 세라믹 플립 칩 모듈에 대한 공정 플로우.
도 22는 칩 상에서, 비아(vias)에서, 그리고 모듈 상에서 ECA를 이용하는 세라믹 모듈과 플립 칩에 대한 단면도.
도 23은 도 22에 대한 부분 단면 확대도.
도 24a, 24b는 칩과 모듈 사이에 ECA가 부가된 또다른 구조에 대한 공정 플로우.
도 25는 칩이 ECA를 이용하여 얇은 모듈에 부착되는 얇은 모듈에 대한 단면도.
도 26은 도 25에 대한 부분 단면 확대도.
도 27a-27d는 ECA가 양면에 부가되는 카드에 대한 공정 플로우.
도 28은 ECA가 양면에 부가되는 카드에 대한 단면도.
도 29는 도 28의 중앙 부분에 대한 부분 단면 확대도.
도 30a-30d는 카드를 구비하고 ECA가 부가된 SMT 장치를 카드에 결합하는 컴퓨터를 제조하기 위한 공정 플로우.
도 31은 SMT 장치가 적소에서 ECA와 결합된 카드를 구비하는 컴퓨터에 대한 단면도.
도 32a는 SMT 모듈에 대한 도면.
도 32b는 내부에서 직조된 유리 섬유 구조물을 도시하는 회로 카드에 대한 단면도.
도 33a-33h는 납땜된 SMT, PIH 구성 요소, ECA 접속된 구성 요소를 갖춘 카드에 대한 공정 플로우.
도 34a는 SMT 납땜된 구성 요소와 ECA 접속된 구성 요소를 갖춘 부분 단면도.
도 34b는 ECA 접속된 구성 요소 외에 SMT와 PIH 납땜된 구성 요소를 갖춘 카드에 대한 부분 단면도.
도 35a는 모듈 대신 칩과 카드 상에 있는 ECA를 도시하는 분해 단면도.
도 35b는 ECA를 단지 모듈에만 첨가하는 또다른 방식에 대한 분해 단면도.
도 35c는 칩과 모듈에 ECA를 첨가하는 또다른 방식에 대한 분해 단면도.
도 36a-36e는 납땜된 모듈에 ECA 칩을 배치하는 공정 플로우.
도 37은 ECA 접속 칩을 구비하는 모듈을 갖춘 SMT 납땜된 카드에 대한 단면도.
도면의 주요 부분에 대한 부호의 설명
180 : 캐리어 181 : 구리 박막
182 : 구멍 183, 184 : 유리 섬유 에폭시 가닥(ply)
185, 186 : 외부 박막 187, 188 : 전도성 비아(vias)
190 : 패드 191 : 플립 칩과 구리 패드
192, 193 : 금속층 194 : 열 가소성 물질
195 : Ag 박편
280 : 플렉서블(flexible) 유전체 막 모듈
370 : 갈매기 날개 형상의 리드를 갖는 모듈
470 : 세라믹 모듈 870 : 라미네이트 카드
본 발명의 공정의 예를 지금부터 도 1a-1e와 관련하여 설명할 것이다. 상기 공정으로 도 2와 3에 도시된 구조가 형성된다. 도 1a-1e는 회로 카드 어셈블리에 하나 또는 그 이상의 컴퓨터 칩의 플립 칩 접속(flip chip connection)과 후속 접속용 캐리어를 만들기 위한 본 발명의 한 실시예를 개략적으로 도시한 것이다. 도 2는 도 1a-1e의 공정에 의해 제조된 캐리어의 한 예를 도시한 것이다. 도 3은 도 2의 캐리어의 부분적 상세도를 도시한 것이다.
도 1a의 단계(100)에서, 유리 섬유 구조물(fiberglass fabric)이 직조되며, 단계(101)에서, 구조물이 열경화성 수지 전구 물질에 연속적으로 담가진다. 열경화성 수지는 에폭시 또는 실리콘 또는, 제어할 수 있게 중합되어 딱딱한 건식 수지(dry resine)를 형성할 수 있는 어떤 다른 재료도 될 수 있다. 단계(102)에서, 최종 구조물이 가열되거나 또는 자외선 광에 노출되어, 열경화성 수지를 B 단계(B stage)로 부분적으로 경화시킨다. B 단계는 끈적거리며 열에 의해 주조할 수 있다. 단계(103)에서, 구조물이 각각의 프리프레그(prepregs)로 절단된다.
단계(104)에서, 프리프레그에 구멍을 뚫는다. 구멍은 카드를 완전히 관통하는 구멍을 형성하지 않고서도 각각의 프리프레그를 통하여 전기 상호 접속이 이루어지게 한다. 구멍은 펀칭, 레이저 드릴링, 또는 좀더 일반적으로 트위스트 드릴링에 의해 유리 섬유 에폭시 프리프레그에 통상적으로 뚫어진다.
단계(105)에서, 단위 제곱 피트당 0.5-2온스의 구리 박막(copper foil)에 구멍이 형성되어, 상기 박막에 접속되지 않고서도 비아들(vias)이 회로 기판을 관통할 수 있게 한다. 그러한 구멍은 통상적으로 펀치되지만 에치레지스트(etchresist) 막을 박막의 양면에 라미네이트(laminate)하고 박막을 광에 노출하며 에치레지스트에 개구를 현상한 다음 박막에 구멍을 에칭함으로써 레이저나 또는 포토리소그래픽적으로 만들어질 수도 있다. 포토레지스트는 아래에서 좀더 상세히 논의된다. 단계(106)에서, 개구가 형성된 박막이 두 프리프레그 사이에 스택되어 샌드위치를 형성하고, 단계(107)에서, 더 많은 구리 박막이 샌드위치의 외부에 도포되어 스택을 완성한다. 단계(108)에서, 스택이 열과 압력에 의해 라미네이트되어 열경화성 수지의 경화를 완료하고, 박막을 열경화성 수지에 접착시켜 캐리어 기판을 형성하게 된다.
단계(109)에서, 스택을 통해 구멍이 뚫어지고, 단계(110)에서, 구멍이 무전해 도금(electroless plating)을 위해 시드(seed)된다. 시드 재료(seeding material)는 일반적으로 화학 도금을 위한 촉매로서 작용하는 Sn과 Pt이다. 단계(111)에서, 시드된 구멍이 구리로 무전해 도금된다. 도금은 마스크를 통해 시드를 도포하거나 시드하기 전에 포토레지스트 상에 라미네이트하고 도금하기 전에 포토레지스트를 제거하거나 또는 시드한 후 포토레지스트를 도포함으로써 구멍에 한정되어, 시드층이 가려지지 않은 곳에만 구리가 도금되게 된다. 무전해 도금 다음에 전기 도금을 행할 수도 있으며, 또는 완전 무전해 도금이 행해질 수도 있다.
단계(120)에서, 포토레지스트가 외부 구리 박막 위에 침착된다. 포토레지스트는 액상 도포 포토레지스트(liquid applied photoresists)와 건식 막 라미네이티드 포토레지스트를 포함하고, 포지티브 작용 포토레지스트와 네거티브 작용 포토레지스트를 포함하며 유기 용매 화학제 레지스트, 반수성 화학제 포토레지스트, 완전 수성 화학제 포토레지스트를 포함한다. 액상 포토레지스트는 브러싱(brushing), 로울링(rolling), 스프레잉(spraying)을 이용하거나 또는 바람직하게는 스핀 코팅(spin coating)에 의해 액체로서 도포된다. 그런 다음 액체 레지스트는 보통 오븐에서 예를 들면 80℃에서 30분 동안 구워서 건조되어야 한다. 건식 막 포토레지스트는 표면에 열과 압력을 가하여 라미네이트되어, 건조 단계가 생략될 수 있다. 건식 막은 회로의 세세한 부분에 잘 스며들지 않아서 에칭제가 레지스트 아래로 흘러 나오기가 더 쉽게 된다. 액체 레지스트는 약 0.2밀까지 얇게 코팅될 수 있으며, 높은 rpm으로의 스핀 코팅에 의해 더 얇아질 수도 있다. 유기 화학제 레지스트가 유기 용매를 도포함으로써 현상되고 벗겨진다. 상업적으로 이용할 수 있는 액체 유기 포토레지스트는 T168이다. 수성 포토레지스트는 계면 활성제와 강산성 또는 강알칼리성 첨가제를 포함하는 수용액을 이용하여 현상되고 제거된다. 상업적으로 이용할 수 있는 수성 포토레지스트는 GA40이다. 반수성 포토레지스트는 수성 레지스트에서처럼 수용액을 이용하여 현상되지만 유기 레지스트와 유사한 유기 용매를 이용하여 벗겨야 하지만, 필요한 용매는 활동성일 필요는 없다. 상업적으로 이용할 수 있는 반수성 레지스트에는, 이. 아이. 듀퐁 드 네모르 앤드 꽁빠니(E. I. DuPont de Nemour ＆ Company)의 몰튼(Molton), 리스튼(Riston) 4820, 리스튼 470에 의한 AX가 포함된다(리스튼은 이. 아이. 듀퐁 드 네모르 앤드 꽁빠니(E. I. DuPont de Nemour ＆ Company)의 상표임).
단계(121)에서, 포토레지스트가 조사선에 선택적으로 노출된다. 임의의 광원으로부터의 광을 렌즈 시스템을 통하게 하여, 포토마스크 내의 개구 패턴을 통하여 에치레지스트로 향하는 (망원경을 통하여 후방으로) 조준된 광을 발생하게 함으로써 선택적으로 노출된다. 조사선은 미러 시스템(mirrer system)을 이용하여 래스터링(rastering)함으로써, 또는 미러 또는 라스터 헤드(laster head) 또는 기판이 설치된 테이블을 움직여 벡터링(vectoring)함으로써 마스크 상으로 향하는 라스터 빔으로부터 비롯된다. 필요한 조사선의 소스와 장비는 선택된 특정 레지스트에 따라 달라진다. 조사선은 네거티브 레지스트를 중합시켜 레지스트의 방사된 부분을 더 단단하게 만들거나 또는 포지티브 레지스트를 중합 해체하여 이를 연화시킨다. 단계(122)에서, 레지스트의 연성 부분을 제거함으로써 노출된 포토레지스트가 현상되고, 표면 상에 포토레지스트의 패턴과 노출된 외부 구리의 패턴을 형성한다. 현상은 일반적으로 노출된 레지스트 상에 용매를 스프레잉하여 실행되어, 포토레지스트의 더 연한 부분을 녹여버리고 더 단단한 부분을 남긴다. 용매는 유기체일 수도 있거나 또는 수성일 수도 있다. 단계(123)에서, 노출된 외부 구리가 에칭되어 없어져서, 보호 포토레지스트 아래의 신호층을 형성한다. 신호층은 하나 또는 그 이상의 칩을 캐리어의 한 쪽 면에 접속하기 위한 접속기와 캐리어를 캐리어의 반대 측면의 회로 카드 어셈블리에 접속하기 위한 터미널을 포함한다.
단계(124)에서, 외부 와이어링층의 도선 위에 땜납 레지스트가 스크린되며, 윈도우가 접속기를 노출시킨다. 이와 달리 접속기위에 윈도우를 제공하도록 사진으로서 영상화된 건식 막 및 땜남 레지스트를 도포할 수도 있다. 캐리어의 접속기 및/또는 터미널 위에 Ag가 침착된다. TLP 시스템에 대해 다른 귀금속을 사용할 수도 있고 시스템의 소자가 패드 상에 침착되어 호환성 있는 TLP 결합 위치를 제공하게 된다.
단계(125)에서, 접속기와 터미널이 Ag로 도금된다. 열가소성 물질 전기 전도성 접착제(ECA)나 또는 열경화성 수지 전기 전도성 접착제를 이용하여 신뢰할 수 있게 접속하기 위해서는 귀금속 코팅이 필요하다. 귀금속은 Au, Ag, Pt, Pd일 수 있다. 이 경우에는 ECA에서의 Ag 박편과의 호환성을 위해 Ag가 선택된다.
단계(126)에서, 열가소성 물질을 유기 용매에 용해시킨다. 폴리이미드-실록산(ployimide-siloxane)은 온도 안정성이 높고, 부착력이 높으며, 기계적 강도가 우수하고, 탄성이 있으며, 유기 용매에서 용해도가 높으므로 바람직한 열가소성 물질이다. 용매는 n 메틸피릴로돈(methylpyrilodone), 크실렌(xylene), 그리고 바람직하게는 아세토페논(acetophenone)을 포함한다. 단계(127)에서, 산소 살균제 또는 다른 유형의 탈산소제가 용해된 열가소성 물질에 첨가되어 경화 과정에서 입자 사이의 접속을 개선할 수도 있다. 그러한 플럭스(fluxes)는 경화한 후에 증발되거나 불활성 잔류물을 남기는 비청정(no-clean)형 플럭스여야 한다. 대부분 본 발명에 있어서 테스트되지는 않았지만, 사용 가능한 용매제 성분은 불소(fluoride), 염소(chlorine), 브롬(bromine), 요오드(iodine), 황(sulfar), 니트릴(nitrile), 수산기(hydroxyl) 또는 벤질(benzyl) 그룹과 같은 전자 흡인 그룹(electron withrawing group)을 갖춘 아비에트산(abietic acid), 아디프산(adipic acid), 아스코르브산(ascorbic acid), 아크릴산(acrylic acid), 시트르산(citric acid), 말레산(maleic acid), 폴리아크릴산(polyacrylic acid) 또는 다른 유기산을 포함한다.
단계(128)에서, Ag 박편이 형성된다. 박편은 프레스에서 Ag 입자를 기계적으로 평평하게 하여 형성되어 높은 박편 대 입자 비를 포함하는 파우더를 제조하게 된다. 다음에, 입자는 팽창 공기 플로우에서 부유되어 공기 저항에 의해 그들을 분류할 수 있다. 다음에, 공기 저항에 의해 분류된 입자가 크기별로 분류되어 훨씬 더 작은 콤팩트 입자로부터 박편을 분리시킨다. 단계(140)에서, 박편이 후속적인 경화 동안 등방성 전도성 접합재를 형성하기에 충분할 때까지 용해된 열가소성 물질에 혼합된다. Ag 박편은 접합재가 높은 저항 재료에서 매우 낮은 저항 재료로 전환될 때 매우 낮은 여과 임계치를 갖는다. 두께에 비해 3배 넓은 Ag 박편에 대한 이론상 여과 임계치는 단지 부피 기준으로 약 16%(중량 기준으로 약 25%)일 뿐이다. 바람직하게는 접합재는 스크리닝을 위해 허용하는 만큼 많은 입자를 갖는 것이 좋다. 선호되는 범위는 중량 기준으로 약 60% 내지 약 90%의 Ag 박편이고 바람직하게는 약 70% 내지 85%의 Ag 박편인 것이 좋다. 바람직하게는 박편의 평균 폭은 박편의 평균 두께의 최소한 2배이고 더욱 바람직하게는 3배인 것이 좋다.
그렇지 않고, 다이맷(Diemat)과 스테이스틱(Staystik)과 같은 상업적으로 이용할 수 있는 ECA가 이용될 수도 있다.
단계(141)에서, 포토레지스트가 접속기 위에 회로화된 기판의 한 쪽면에 라미네이트된다. 포토레지스트는 브러싱, 로울링 또는 스핀 코팅에 의해 도포되는 액체 레지스트와 열과 압력에 의해 라미네이트되는 건식 막 레지스트를 포함한다. 건식 막 레지스트는 T168과 같은 유기 용매로 현상된 레지스트를 포함하고, 바람직하게는 GA40과 같은 수성 현상 건식 막 레지스트인 것이 좋으며, 더한층 바람직하게는 이. 아이. 듀퐁 드 네모르 인꼬포레이띠드의 몰튼, 리스튼 4820, 리스튼 4720과 같은 반수성 레지스트를 포함하는 것이 좋다. 액체 레지스트는 1밀 이상으로 두꺼운 막으로 형성하기가 어려우며 코팅후에 건조 시간이 필요하다. 이 특정 예에서 반수성 레지스트가 선택된다.
단계(142)에서, 포토레지스트가 포토마스크에서의 개구를 향하는 조준된 조사선에 노출된다.
단계(143)에서, 물과, 부틸-셀루솔브(butyle-cellusolve)와 나트륨-4붕산염(sodium-tetra-borate)의 8%-12% 혼합물의 용액이 마련된다. 단계(144)에서, 용액이 회로화된 기판에 스프레이되어 노출되지 않은 포토레지스트를 녹여 없앤다. 단계(146)에서, 바람직하게는 스프레잉은 효과적으로 용해를 계속하기 위하여 스프레이 용액이 덜 용해된 포토레지스트를 포함하는 복수의 단계로 이루어진다. 단계(147)에서, 노출된 포터레지스트의 벽이 아래가 약간 잘려질 때까지 충분한 힘으로 계속 스프레잉된다. 단계(148)에서, 전도성 접합재가 포토레지스트 패턴 주변과 와이어링층의 접속기 상에 스크린된다. 바람직하게는 스크리닝은 복수의 방향의 복수의 통로를 포함하는 것이 좋다. 전도성 접합재는 최소한 기판을 가로질러 제 1 방향으로 스크린된 다음 대략 반대 방향으로 스크린되어야 한다. 특히 패턴이 패드 사이에 도선을 위한 개구를 포함할 경우, 제 1 스크리닝 방향에 대해 수직 방향으로 스크린하는 것이 유용할 수도 있다.
단계(160)에서, 접합재가 경화된다. 이 경우 경화는 용매를 제거하기에 충분할 만큼 접합재를 가열하는 단계를 포함한다. 바람직하게는 본질적으로 모든 용매가 접합재로부터 제거되는 것이 좋다. 포토레지스트의 한 층이 원하는 높이의 구조를 만들기에 충분할 만큼 두껍지 않을 경우, 단계(161)에서, 포토레지스트의 다음 층이 접속기 위의 제 1 층에 라미네이트된다. 단계(162)에서, 후속 포토레지스트의 동일 부분이 포토레지스트의 제 1층에서 노출되었던 마스크 개구를 통하여 조준된 조사선에 노출된다. 또다시 단계(163, 164)에서, 포토레지스트가 현상되고 단계(165, 166)에서, 접합재는 이전과 마찬가지로 스크린되고 경화된다. 이 공정에 의해 매우 두꺼운 포토레지스트 구조가 매우 작은 공차로 형성된다. 더 큰 공차가 허용될 경우 한 번에 또는 연속적으로 여러 층의 포토레지스트를 라미네이트하고 한 단계에서 다수의 층을 노출시키며 한 단계에서 그들 모두를 현상할 수도 있다. 하나의 현상 단계가 다수의 스프레잉 단계를 포함할 수도 있다. 다층의 포토레지스트가 대신 이용될 경우, 최종 포토레지스트층이 현상된 후에만 또는 포토레지스트 구조를 만드는 동안 선택된 시간에서만 스크리닝이 실행될 수도 있다. 또다른 포토레지스트가 현상되기 전이나 헹구어 내는 것이 경화되지 않은 페이스트에 해를 입히기 전에 접합재가 적어도 부분적으로 경화되어야 한다. 열가소성 접합재의 경우 또는 땜납 페이스트 접합재의 경우, 경화하는 동안 큰 폭의 수축, 가능하게는 50%까지도 수축되는 경향이 있다. 현저하게 수축될 경우 최종 포토레지스트가 라미네이트되고 현상되며 페이스트가 최종 포토레지스트 상에 스크린되고 경화되며, 이후 바람직하게는 공정은 하나 또는 그 이상의 추가 단계를 포함하는 것이 좋으며 각각의 단계는 단계(167-170)로 도시된 바와 같이 다수의 통로를 이용하여 최종 포토레지스트 패턴 주변과 기존의 접합재 상에 후속 접합재를 스크리닝하는 단계와 접합재를 적어도 부분적으로 경화시키는 단계로 구성된다.
도 2는 회로 카드 어셈블리에서 하나 또는 그 이상의 컴퓨터 칩의 플립 칩 접속과 후속 접속을 위한 캐리어(180)에 대한 본 발명의 특정 실시예를 도시한 것이다. 도 3은 도 2의 본 발명의 또다른 실시예의 한 부분을 도시한 것이다. 중앙 구리 박막(181)이 구멍(182)과 함께 전력면을 형성한다. 중앙 코어는 신호층을 형성하도록 패터닝되는 유리 섬유 에폭시 가닥(plies)(183, 184)과 외부 박막(185, 186)으로 커버된다. 전도성 비아(vias)(187, 188)(도 2)가 가닥(183, 184)을 각각 통하여 연장되어 각각의 신호층(185, 186)과 전력면(181) 사이에서 접속한다. 외부 신호층이 땜납 레지스트로 코팅되어 주위로부터 라인을 보호하고 접속용으로 사용된 어떤 땜납도 신호 라인의 성능을 저하시키는 것을 방지한다. 땜납 레지스트가 ECA가 신호 라인에 접속하는 것을 방지하도록 도와서 ECA가 패드 사이의 표면 와이어링에 형성되게 한다(도 5를 참조).
신호층은 캐리어를 회로 보드 어셈블리에 접속하기 위하여 플립 칩과 구리 패드(191)를 접속하기 위한 패드(190)를 포함한다. 접속기와 터미널의 패드가 다른 금속층(192, 193)으로 각각 코팅된다. 바람직하게는 다른 금속은 각각의 전도성 입자로 채워진 ECA의 접속을 위해 필요한 Pt, Pd, Au 또는 Ag와 같은 귀금속인 것이 좋다. 순간 액상 TLP 상호 접속 시스템을 이용하는 전기 전도성 중합체 ECP의 경우 바람직하게는 다른 금속은 TLP 시스템과 친화적인 것이 좋다. 예를 들면 Sn으로 코팅된 Pb 입자의 TLP 시스템의 경우, 경화하는 동안 입자에 상호 접속시키는 것을 촉진할 수 있도록 다른 금속은 구리 위의 Pb의 코팅과 Pb 위의 Sn 코팅 또는 그 반대일 수 있다. 중합할 수 있고 게다가 기화할 수도 있는 베이스에서의 땜납 입자와 저온 소결할 수 있는 입자(sinterable particles)의 접합재의 경우 귀금속 표면은 산화를 방지할 것이지만, 반드시 그러해야 하는 것은 아니다. 터미널 상의 귀금속은 캐리어가 와이어링 보드 상에서 ECA의 범프에 접속되게 한다.
접속 패드는 Ag 박편(195)으로 채워진 열가소성 물질(194)로 덮힌다.
도 4a-4e는 회로 카드 어셈블리에서의 하나 이상의 컴퓨터 칩의 플립 칩 접속과 후속 접속용의 캐리어를 만들기 위한 본 발명의 공정의 또다른 실시예를 도시한 것이다. 단계(200)에서, 플렉서블(flexible) 유전체 막이 생산된다. 막은 폴리에스테르일 수도 있고 바람직하게는 막은 고온에 대한 내열성을 위하여 캡튼(KAPTON)(이. 아이. 듀퐁 드 네모르 앤드 꽁빠니의 상표임) 또는 우필렉스(UPILEX)(델라웨어주 윌밍튼 소재의 아이 씨 아이 아메리카즈(ICI Americas)의 상표임)와 같은 폴리이미드인 것이 좋다. 단계(201)에서, 플렉서블 금속 막은 유전체 막 상에 침착된다. 막은 접착제층을 이용하여 유전체 막을 커버하고 구리 박막으로 라미네이트하거나 또는 Cu 박막 위에 Cr을 라미네이트하거나 또는 바람직하게는 유전체 막 상에 Cr-Cu-Cr을 건식 침착시킴으로써 침착될 수도 있다. 단계(202)에서, 금속 막이 앞에서 논의된 바와 같이, 포토리소그래픽적으로 패터닝되어 유전체 막의 한 면에 와이어링층을 형성하게 된다. 와이어링층은 플립 칩 또는 와이어 결합 칩을 접속하기 위한 접속기와 회로 보드 어셈블리에 접속하기 위한 터미널을 포함한다. 바람직하게는 와이어링은 유전체층 상에 침착된 후 패터닝되는 것이 좋다. 단계(203)에서, 접착제층이 금속 막 상에 침착될 수도 있고, 단계(204)에서, 제 2의 플렉서블 유전체층이 금속 막 위에 침착된다. 그 대신에 유전체 막이 Cr-Cu-Cr 금속층에 직접 라미네이트될 수도 있다.
단계(205)에서, 윈도우(windows)가 제 1 유전체 막에서 접속기 위에 형성되고 단계(206)에서, 윈도우가 제 2 유전체 막에서 터미널 위에 형성된다.
단계(207)에서, 구리 프레임이 제조된다. 바람직하게는 프레임은 캐리어 기판과 동일한 외부 치수를 갖는 것이 좋다. 바람직하게는 Cu 프레임은 크롬산염 전환법(chromate conversion)으로 코팅되는 것이 좋거나 또는 바람직하게는 Ni로 코팅되는 것이 한층 더 좋다. 단계(208)에서, 프레임을 캐리어에 부착시키기 위하여 접착제층이 제 1 유전체층의 일부 위에 제공된다. 바람직하게는 접착제는 플렉서블 에폭시인 것이 좋거나 또는 바람직하게는 실리콘인 것이 한층 더 좋다. 바람직하게는 벌크(bulk) 접착제는 캐리어에 스크린되는 것이 좋다. 단계(220)에서, 구리 프레임이 접착제 위에 배치되고 단계(221)에서, 구리 프레임이 제 1 유전체층에 결합되고, 접착제가 경화된다.
단계(222)에서, 접속기와 터미널이 Au로 코팅되고, 단계(223)에서, 터미널이 Sn으로 코팅되어 아래에서 논의되는 TLP 입자 시스템과 친화적인 TLP 패드를 형성하게 된다. 단계(224)에서, 플럭스가 용매에 혼합된다. 그 후에 단계(225)에서, 소량의 용매가 열경화성 수지 전구 물질과 혼합된다. 열경화성 수지 전구 물질에 필요한 용매의 양은 10% 이하이고 통상적으로 5% 이하이다. 그렇지 않고, 플럭스가 전구 물질과 직접 혼합될 수도 있다. 몇몇 수지 시스템에 있어서는 용매가 필요 없을 수도 있다. 단계(226)에서, Pb 입자가 형성되고, 단계(227)에서, 입자가 Sn으로 코팅되어 TLP 시스템 입자를 형성한다. Pb 입자를 Sn으로 코팅하는데 주석 침지(tin immersioin)가 이용될 수도 있다. 단계(228)에서, 입자가 전구 물질에 혼합된다. 바람직하게는 충분한 입자가 부가되어 결합 재료를 등방성으로 높은 전도도를 갖게 하는 것이 좋다. 그러나 결합 재료는 경화될 때까지 전도성으로 될 필요는 없다.
단계(229)에서, 포토레지스트가 터미널 위에 라미네이트된다. 이 실시예에서 수성 포토레지스트가 도포된다. 단계(230)에서, 포토레지스트의 일부가 지향성 레이저 조사선에 노출된다. 단계(240)에서, 노출된 포토레지스트를 녹여 없애기 위하여 물이 스프레이되어 포토레지스트 패턴을 형성하고, 다른 처리 단계(241)에서, 덜 용해된 포토레지스트를 포함하는 물이 스프레이되어 노출된 포토레지스트의 용해를 계속한다. 단계(242)에서, 노출되지 않은 포토레지스트의 벽의 아래가 약간 잘려질 때까지 충분한 힘으로 충분한 시간 동안 계속 스프레잉된다. 단계(243)에서, 전도성 접합재가 복수의 통로를 통하여 포토레지스트 주변과 터미널에 스크린되고 단계(244)에서, 접합재가 구워져서 접합재로부터 용매를 제거하게 된다.
단계(245)에서, 후속 포토레지스트가 터미널 위에 라미네이트된다. 단계(246)에서, 후속 포토레지스트의 일부가 지향성 레이저 조사선에 노출된다.
단계(247)에서, 노출된 포토레지스트를 용해시키기 위하여 물이 스프레이된다. 단계(260)에서, 노출된 포토레지스트의 용해를 계속하기 위하여 덜 용해된 포토레지스트를 포함하는 물이 스프레이된다. 단계(261)에서, 후속 접합재가 복수의 통로를 통하여 포토레지스트 패턴 주변과 기존의 접합재에 스크린된다. 단계(262)에서, 굽기에 의해 후속 접합재로부터 용매를 제거한다. 단계(263)에서, 금속 마스크가 낮은 표면 에너지 코팅으로 처리된다. 단계(264)에서, 금속 마스크가 포토레지스트 패턴 위에 배치되며, 이때 기존의 접합재와 개구가 서로 대응한다. 단계(265)에서, 후속 접합재가 복수의 통로를 통하여 마스크 패턴과 기존의 접합재에 스크린된다. 단계(266)에서, 용매가 후속 접합재로부터 구워진다. 단계(267)에서, 금속 마스크가 포토레지스트로부터 제거된다. 단계(270)에서, B 단계가 형성될 때까지 열경화성 수지가 중합된다. 단계(271)에서, 나머지 포토레지스트가 조자선에 블랭킷(blanket) 노출된다. 단계(272)에서, 나머지 포토레지스트를 용해시키기 위하여 물이 스프레이된다. 단계(273)에서, 포토레지스트층이 사라질 때까지 나머지 포토레지스트의 용해를 계속하기 위하여 덜 용해된 포토레지스트를 포함하는 물이 스프레이된다.
도 5는 접착제(282)에 의해 금속 경화제(281)에 부착되는 플렉서블 유전체 막 모듈(280)을 도시한 것이다. 구형 땜납 구조 대신에 원통형 ECA 접속부(283)가 도시되어 있다. 축소된 ECA 구조(284)는 이 레벨에서 쉽게 수용될 수 있다.
도 6은 제 1 유전체층(285), 회로 선로(286), 접착제층(287)을 도시하는 도 5의 확대도이다. 전기 접속은 ECA 패드(288)를 통과한 다음 회로 선로(286)를 통과하고 최종적으로 칩 패드(289)를 통과할 것이다.
도7a-7d는 회로 카드 어셈블리에서의 하나 또는 그 이상의 컴퓨터 칩의 플립 칩 접속과 후속 접속을 위하여 캐리어를 발생하기 위한 본 발명의 공정에 대한 또다른 실시예를 도시한 것이다. 단계(300)에서, 연속적인 구리 박막에 구멍이 형성된다. 단계(301)에서, 사진 영상화 가능한 유전체 막이 박막의 양쪽 면에 라미네이트된다. 단계(302)에서, 유전체 막이 조사선에 노출된다. 단계(303)에서, 노출되지 않은 유전체 막이 현상되어 없어져서 비아(via) 구멍을 형성한다. 단계(304)에서, 비아 구멍이 시드(seed)되고 유전체 표면이 노출된다. 단계(305)에서, 비아 구멍과 유전체 표면이 무전해 도금된다. 단계(306)에서, 구리가 패터닝되어 캐리어 기판의 에지에서 플립 칩 접속을 위한 접속기와 터미널 패드를 포함하는 와이어링층을 형성한다. 단계(307)에서, 땜납 레지스트가 캐리어 표면에 라미네이트된다. 단계(320)에서, 윈도우가 플립 칩 접속을 위한 접속기와 회로 카드 어셈블리에 접속하기 위한 터미널 위에서 땜납 레지스트에 형성된다. 단계(321)에서, 포토레지스트가 접속기 위에 라미네이트된다. 단계(322)에서, 포토레지스트의 일부가 마스크 구멍을 통하여 조준된 조사선에 노출된다. 단계(323)에서, 유기 용매가 스프레이되어 노출되지 않은 포토레지스트를 용해시킨다. 단계(324)에서, 덜 용해된 포토레지스트를 포함하는 유기 용매가 스프레이되어 한번 또는 그 이상의 스프레이 단계에서 용해를 계속한다. 단계(325)에서, 노출된 포토레지스트의 벽의 아래가 약간 잘릴 때까지 충분한 힘으로 스프레이가 계속된다. 단계(326)에서, 후속 포토레지스트가 접속기 위에 라미네이트된다. 단계(327)에서, 후속 포토레지스트의 일부가 마스크 구멍을 통하여 조준된 조사선에 노출된다. 단계(340)에서, 유기 용매가 스프레이되어 노출되지 않은 후속 포토레지스트를 용해시킨다. 단계(341)에서, 덜 용해된 포토레지스트를 포함하는 유기 용매가 스프레이되어 하나 또는 그 이상의 후속 스프레이 단계에서 계속하여 용해시킨다. 단계(342)에서, 포토레지스트의 추가 층을 라미네이트, 노출, 스프레잉하는 것을 원하는 만큼 계속한다. 단계(343)에서, 땜납 페이스트가 용매와 함께 선택되고 접합재가 중합된다. 단계(344)에서, 땜납 페이스트가 복수의 스크리닝 통로를 이용하여 포토레지스트 패턴 주변과 접속기에 스크린된다. 단계(345)에서, 충분히 높은 온도에서 충분한 시간 동안 구우면 땜납 페이스트로부터 용매가 빠져 나온다. 단계(346)에서, 충분히 높은 온도에서 충분한 시간 동안 구우면 접합재가 완전히 중합된다. 단계(347)에서, 유기 용매가 스프레이되어 노출된 포토레지스트를 용해시킨다. 단계(360)에서, 덜 용해된 포토레지스트를 포함하는 유기 용매가 스프레이되어 하나 또는 그 이상의 후속 스프레이 단계에서 용해가 계속된다. 단계(361)에서, 땜납 페이스트가 리플로우(reflow)되어 용해된 땜납 합금을 형성하고 냉각되어 접촉 패드에 고체 땜납 범프를 형성한다. 단계(362)에서, 회로 카드 어셈블리에 접속하기 위하여 갈매기 날개 형상의(gull wing) 리드(lead)가 캐리어 기판의 에지에서 터미널 패드에 클립(clip)된다.
도 8은 칩 구역에서 ECA 특징부(371)를 갖는 두 전도성 층으로 된 얇은 유전체 구조를 갖는 갈매기 날개 형상의 리드를 갖는 모듈(370)을 도시한 것이다. 전도성 선로는 그 레벨에서 크립된 갈매기 날개 형상(372)으로 나아가거나 또는 비아(373)를 통과한 다음 제 2 전도층(374)를 통하여 갈매기 날개 형상 리드로 나아간다.
도 9는 전형적인 ECA 위치에 대한 확대도이다. ECA 재료(375)는 대부분 실린더 형상이다. 그 위치의 밑면은 약간 요면형(376)이어서 이것이 전도성 패드(377)에 접속되는 곳에서 높은 압력 집중을 피하게 된다.
도 10a-d는 ECP 표면을 갖는 세라믹 모듈을 만들기 위한 공정 플로우에 의한 본 발명의 또다른 실시예를 도시한 것이다.
단계(400)에서, 세라믹 입자, 용매, 접합재가 혼합되어 슬러리(slurry)를 형성한다. 단계(401)에서, 슬러리가 압축되고 건조되어 그린시트(greensheet)를 형성한다. 단계(402)에서, 그린시트에 구멍이 뚫린다. 단계(403)에서, 마스크가 그린시트 위에 놓인다. 단계(404)에서, 전도성 잉크가 그린시트 위의 마스크 내 구멍과 개구에 스크린된다. 단계(405)에서, 마스크가 들어 올려진다. 단계(406)에서, 잉크가 건조를 위해 구워진다. 단계(407)에서, 하나 또는 그 이상의 그린시트가 스택되고 정렬된다. 단계(408)에서, 충분한 열과 압력이 가해져서 접속 표면에 플립 칩 접속기와 반대 표면에 볼 그리드 패드를 갖는 연속 세라믹 기판을 형성하게 된다. 단계(409)에서, Pb의 입자가 형성된다. 단계(410)에서, 중량비로 5% Sn을 갖는 입자가 도금된다. 단계(420)에서, In의 더 작은 입자가 형성된다. 단계(421)에서, 중량비로 5%의 In 입자가 도금된 Sn 입자와 혼합된다. 단계(422)에서, 입자가 중량비로 약 20%의 액체 플럭스와 혼합되어 접합재를 형성한다. 단계(423)에서, 포토레지스트가 접속기 위에 라미네이트된다. 단계(424)에서, 포토레지스트의 일부가 마스크 개구를 통하여 조준된 조사선에 노출된다. 단계(425)에서, 물과, 부틸-셀루솔브(butyle-cellusolve)와 나트륨-4붕산염(sodium-tetra-borate)의 8%-12% 혼합물의 용액이 준비된다. 단계(426)에서, 노출되지 않은 포토레지스트를 용해시키기 위하여 상기 용액이 스프레이된다. 단계(427)에서, 덜 용해된 포토레지스트를 포함하는 용액이 스프레이되어 한번 또는 그 이상의 후속 스프레이 단계에서 계속하여 용해시킨다. 단계(440)에서, 노출된 포토레지스트의 벽의 아래가 약간 잘려질 때까지 충분한 힘으로 계속 스프레이된다. 단계(441)에서, 후속 포토레지스트가 기존의 포토레지스트 위에 라미네이트된다. 단계(442)에서, 후속 포토레지스트의 일부가 마스크 개구를 통하여 조준된 조사선에 노출된다. 단계(443)에서, 용액이 스프레이되어 노출되지 않은 후속 포토레지스트를 용해시켜 없앤다. 단계(444)에서, 덜 용해된 포토레지스트를 포함하는 용액이 스프레이되어, 한번 또는 그 이상의 후속 스프레이 단계에서의 용해를 계속한다. 단계(445)에서, 원하는 두께에 도달될 때까지 라미네이트, 노출, 용해 단계가 계속된다. 단계(446)에서, 접합재가 복수의 통로를 이용하여 포토레지스트 패턴 주변과 기존의 접합재에 스크린된다. 단계(447)에서, TLP 반응을 위해 충분한 시간 동안 약 120℃의 열을 가하여 접합재를 접속기에 소결하고 플럭스를 기화시킨다. 단계(460)에서, 유기 용매가 스프레이되어 노출된 포토레지스트를 천천히 용해시킨다. 단계(461)에서, 덜 용해된 포토레지스트를 포함하는 유기 용매가 포토레지스트층이 제거될 때까지 노출된 포토레지스트를 계속하여 용해시킨다. 단계(462)에서, 접합재가 리플로우되어 접속기에 고온 땜납 범프를 형성한다.
도 11은 칩 위치(471)에서, ECA로 처리된 세라믹 모듈(470)을 도시하는 단면도이다.
도 12는 또다른 ECA 유형(472)에 대한 확대도이다. 모양은 대부분 반구형이지만 전도성 패드(474) 근방의 요면형(473)은 고압 집중을 피하기 위한 것이다.
도 13a-13e는 ECA 터미널을 갖춘 칩을 마스크하기 위한 공정 플로우에 대한 또다른 실시예를 도시한 것이다.
단계(500)에서, 단결정 실리콘의 시드가 실리콘 금속의 용해조(molten bath)와 접촉하게 된다. 단계(501)에서, 단결정 실리콘의 실린더(cylinder)가 회수된다. 단계(502)에서, 실린더는 웨이퍼로 절단된다. 단계(503)에서, 웨이퍼가 폴리싱(polish)된다. 단계(504)에서, 웨이퍼가 증기에 노출되어 SiO2코팅을 형성하게 된다. 단계(505)에서, 코팅에 개구가 에칭된다. 단계(506)에서, 웨이퍼가 진공실에서 금속 증기에 노출된다. 단계(507)에서, 웨이퍼가 증기에 노출되어 개구를 커버하게 된다. 단계(508)에서, 개구를 에칭하고 금속 증기에 노출하며 증기에 노출하는 각각의 시퀀스가 필요에 따라 반복된다. 단계(509)에서, 비아 구멍이 형성된다. 단계(510)에서, 다결정 실리콘이 건식 침착된다. 단계(511)에서, 와이어링층이 패터닝된다. 단계(520)에서, SiO2가 건식 침착된다. 단계(521)에서, 비아 구멍이 형성된다. 단계(522)에서, Al이 건식 침착된다. 단계(523)에서, 와이어링층을 패터닝하고 SiO2를 침착하여 비아 구멍을 형성하고 Al을 건식 침착하는 시퀀스가 필요에 따라 반복된다. 단계(524)에서, 와이어링층이 터미널 패드를 포함하여 패터닝된다. 단계(525)에서, 패시베이션(passivation)층이 침착된다. 단계(526)에서, 비아가 터미널 패드 위의 패시베이션층에 형성된다. 단계(527)에서, 결합성 금속층이 윈도우 주변에서 패시베이션 위에 건식 침착된다. 단계(528)에서, 더 두꺼운 전도성 금속층이 결합성 금속 위에 건식 침착된다. 단계(529)에서, Ag 금속 코팅이 전도성 금속 위에 건식 침착되어 패키지 또는 카드 어셈블리에 접속하기 위한 터미널을 형성한다. 단계(530)에서, 플럭스가 용매에 혼합된다. 단계(540)에서, 열가소성 물질이 용매에 용해된다. 단계(541)에서, 전도성 Ag 박편이 형성된다. 단계(542)에서, Ag 박편이 등방성 전도성 접합재가 형성될 때까지 용해된 열가소성 물질에 혼합된다. 단계(543)에서, 포토레지스트가 터미널 위에 라미네이트된다. 단계(544)에서, 포토레지스트의 일부가 마스크 개구를 통하여 조준된 조사선에 노출된다. 단계(545)에서, 물과, 부틸-셀루솔브와 나트륨-4붕산염의 8%-12% 혼합물의 용액이 준비된다. 단계(546)에서, 용액이 스프레이되어 노출되지 않은 포토레지스트를 용해시켜 없앤다. 단계(547)에서, 덜 용해된 포토레지스트를 포함하는 용액이 스프레이되어 용해를 계속한다. 단계(548)에서, 노출된 포토레지스트의 벽의 아래가 약간 잘려질 때까지 충분한 힘으로 계속 스프레이된다. 단계(560)에서, 전도성 접합재는 복수의 통로를 이용하여 포토레지스트 패턴 주변과 터미널에 스크린된다. 단계(561)에서, 굽기에 의해 접합재로부터 용매를 제거한다. 단계(562)에서, 후속 포토레지스트가 터미널 위에 라미네이트된다. 단계(563)에서, 후속 포토레지스트의 일부가 마스크 개구를 통하여 조준된 조사선에 노출된다. 단계(564)에서, 용액이 스프레이되어 노출되지 않은 후속 포토레지스트를 용해시킨다. 단계(565)에서, 덜 용해된 포토레지스트를 포함하는 용액이 스프레이되어 노출되지 않은 포토레지스트를 계속하여 용해시킨다. 단계(566)에서, 후속 접합재가 복수의 통로를 이용하여 포토레지스트 패턴 주변과 기존의 접합재에 스크린된다. 단계(567)에서, 굽기에 의해 후속 접합재로부터 용매가 빠져나온다. 단계(568)에서, 포토레지스트를 라미네이트하고 노출하며 용액을 스프레이하며 접합재를 스크린하며 굽는 시퀀스가 필요에 따라 반복된다. 단계(569)에서, 후속 접합재가 복수의 통로를 이용하여 포토레지스트 주변과 기존의 접합재에 스크린된다. 단계(570)에서, 굽기에 의해 후속 접합재로부터 용매가 빠져나온다. 단계(571)에서, 유기 용매가 스프레이되어 노출된 포토레지스트층을 천천히 용해시킨다. 단계(572)에서, 포토레지스트층이 제거될 때까지 덜 용해된 포토레지스트를 포함하는 유기 용매가 스프레이되어 노출된 포토레지스트를 계속하여 용해시킨다. 단계(573)에서, 웨이퍼가 여러 플립 칩으로 다이스(dice)된다.
도 14는 금속 볼 한정 야금(BLM) 패드(metallized ball limited metallurgy pad)(584)에 부착된 전체적으로 원통형의 또다른 ECA 범프(583)를 도시하는 확대 단면도이다.
도 15는 ECA 범프(586)를 갖는 다이스된 칩(585)에 대한 단면도이다.
도 16은 부가된 ECA 범프(581)를 구비하는 각각의 칩(582)을 갖는 다이스된 웨이퍼(580)에 대한 평면도이다.
도 17a-c는 스크리닝 헤드와 노즐을 갖춘 스크리닝 장치를 이용하여 반도체 웨이퍼에 ECA를 도포하기 위한 공정 플로우를 도시하는 도면이다.
단계(600)에서, 열가소성 물질이 유기 용매에 용해된다. 단계(601)에서, Cu 입자가 형성된다. 단계(602)에서, 입자가 Au로 코팅된다. 단계(603)에서, 페이스트가 등방성으로 전자 전도성이 될 때까지 입자가 용해된 열가소성 물질에 혼합된다. 단계(604)에서, 반도체 웨이퍼에 Au 패드를 노출하는 구멍을 갖는 포토레지스트 코팅이 제공된다. 단계(605)에서, 스크리닝 헤드에 피스톤과 길다란 노즐이 제공된다. 단계(606)에서, 헤드 장치를 이동시킬 스크리닝 장치가 제공된다. 단계(607)에서, 가압 공기의 소스가 제공된다. 단계(608)에서, 홀더가 제공되어 노즐을 밀폐시킨다. 단계(609)에서, 페이스트가 피스톤 아래의 외기(enclosure)에 유입된다. 단계(620)에서, 노즐이 홀더로 부터 들어오려져 개봉된다. 단계(621)에서, 노즐이 평평한 면으로 이동된다. 단계(622)에서, 노즐이 표면에 놓인다. 단계(623)에서, 가압 공기가 피스톤 위에 유입되어 페이스트를 가압한다. 단계(624)에서, 노즐이 표면을 가로 질러 측면으로 이동된다. 단계(625)에서, 노즐이 반대 방향으로 이동된다. 단계(626)에서, 피스톤 위의 공기가 감압되어 페이스트를 감압시킨다. 단계(627)에서, 노즐이 표면에서 들어올려진다. 단계(628)에서, 노즐이 90°회전된다. 단계(629)에서, 노즐이 표면 위에 놓인다. 단계(630)에서, 가압 공기가 피스톤 위에 유입되어 페이스트를 가압한다. 단계(631)에서, 노즐이 표면을 가로질러 측면으로 이동된다. 단계(650)에서, 노즐이 반대 방향으로 이동된다. 단계(651)에서, 피스톤 위의 공기가 감압되어 페이스트를 감압시킨다. 단계(652)에서, 노즐이 표면에서 들어올려진다. 단계(653)에서, 노즐이 홀더로 이동된다. 단계(654)에서, 노즐이 홀더로 내리누름으로써 밀폐된다.
도 18은 스크리닝 장치를 도시한 것이다. 웨이퍼(660)가 고정물(661)에 배치되고 스크리닝 장치에 놓인다. 도 19에서 단면도로서 도시된 노즐(670)이 z 방향으로 낮추어지고 일정한 양의 힘이 인가되어, 블레이드(663)를 웨이퍼(664) 위의 레지스트와 근접 접촉 상태로 유지시킨다. 블레이드는 얇아서 누손없이 레지스트 표면에 들어맞게 된다. 개구(666)를 통한 기압이 피스톤(667)에 인가되고 따라서 ECA 재료가 블레이드 개구(668)를 통해 레지스트(669)에 형성된 구멍으로 떠밀린다. 스크리닝 장치가 노즐(670)을 측면으로(671) 이동시킨다. ECA 재료는 노즐이 기구를 넘어서 이동할 때 레지스트의 개구로 떠밀린다. 여러 통로가 필요할 경우 스크리닝 장치가 정지한 후 방향을 바꾸어(672) 원 위치로 되돌아온다.
노즐이 레지스트에 대하여 아래로 될 때 ECA 충전 포트(fill port)(673)의 기압이 가압된다. 더 많은 ECA가 공동으로 들어오기 때문에 피스톤(667)이 ECA 재료로 가압되고, 피스톤이 상향으로 끌어들여진다.
도 20은 분배 헤드에 대한 측면도를 도시한 것이다. 단부 스키드(skids)(674)는 아래쪽으로 스프링(675)에 의해 지지되어, 밑면(676)이 레지스트와 접촉 상태로 있도록 한다. 단부 스키드는 또한 ECA 재료가 블레이드의 끝으로부터 삐져나오지 않도록 하는데, 이는 이들이 피스톤을 향해 스프링(677)에 의해 지지되며 또한 블레이드(663)의 끝에 거의 들어맞기 때문이다.
도 21a-b는 플립 칩을 세라믹 기판에 접합하고 세라믹 기판 위에 ECA 터미널을 형성하기 위한 공정 플로우를 갖는 또다른 실시예를 도시한 것이다.
단계(700)에서, Sn-Bi-In 3원 땜납과 함께 접속된 Pb의 입자의 범프를 이용하여 플립 칩이 제조된다. 단계(701)에서, 전도성 비아를 갖는 세라믹 기판이 제조된다. 단계(702)에서, 상단면 상의 접속기와 밑면 상의 터미널을 포함하는 양쪽 표면 상에 Cr-Cu-Cr 와이어링이 건식 침착된다. 단계(703)에서, Au가 접속기와 터미널 상에 건식 침착된다. 단계(704)에서, 범프를 구비하는 칩이 접속기 상에 놓인다. 단계(705)에서, 기판이 320℃로 가열되어 범프를 리플로우(reflow)시킨다. 단계(706)에서, 칩이 유전체 입자로 채워진 열경화성 수지를 이용하여 밀봉된다. 단계(707)에서, 열 전파기 플레이트(heat spreader plate)가 플립 칩 위에 결합된다. 단계(708)에서, 유전체 입자로 채워진 실리콘 접착제가 사용되어 플레이트와 세라믹 기판의 상단부 사이를 밀봉시킨다. 단계(720)에서, 열가소성 물질이 가열되고 은 입자가 혼합되어 전기 전도성 열가소성 물질을 만들게 된다. 단계(721)에서, 포토레지스트가 터미널 위에 도포된다. 단계(722)에서, 포토레지스트가 조사선에 노출된다. 단계(723)에서, 포토레지스트 패턴이 현상된다. 단계(724)에서, 포토레지스트가 충분히 두꺼워질 때까지 도포, 노출, 현상 시퀀스가 반복된다. 단계(725)에서, 포토레지스트 패턴 주변과 터미널 상에 뜨거운 전기 전도성 열가소성 물질이 스크린된다. 단계(726)에서, 열가소성 물질이 냉각되어 이를 경화시킨다.
도 22는 양쪽면 상에서 금속화되는(735) 기판(731)에 대한 단면도이다. 칩(730)이 칩 패드(736) 상에 놓이고, 땜납(732)이 리플로우되며 칩이 밀봉된다(733). ECA 그리드 특징부(734)가 부가되어 모듈을 완성하게 된다. 도 23은 칩(737), C4 땜납 접합부(738), 칩 패드(739), 회로 경로(730), 관통 비아(731), ECA 볼 패드(732) 사이의 전도성 선로를 도시한 것이다.
도 24a-b는 ECA를 이용하여 플립 칩을 유기 캐리어에 접합시키기 위한 공정 플로우를 갖는 실시예를 도시한 것이다.
단계(750)에서, Bi/In 땜납으로 코팅된 Cu 입자로 채워진 전기 전도성 열가소성 물질로 범프된 플립칩이 만들어진다. 단계(751)에서, CU-인바르(invar)-Cu의 플레이트가 형성된다. 단계(752)에서, 플레이트를 통하여 개구가 뚫린다. 단계(753)에서, 폴리이미드로 개구가 채워지고 플레이트의 표면이 코팅된다. 단계(754)에서, 절연된 구멍이 개구에서 플레이트를 통하여 뚫린다. 단계(755)에서, 시드층이 구멍과 플레이트의 폴리이미드 표면에 침착된다. 단계(756)에서, 포토레지스트가 플레이트위에 침착된다. 단계((757)에서, 포토레지스트가 레이저 조사선에 노출된다. 단계(758)에서, 포토레지스트 패턴이 현상된다. 단계(759)에서, 구리가 노출된 시드층 위에 전기 도금된다. 단계(770)에서, 포토레지스트가 벗겨지고, 노출된 시드층이 에칭되어 제거된다. 단계(771)에서, 칩 접속기와 터미널용 윈도우를 갖춘 스크린 땜납 레지스트가 구리 와이어링 위에 스크린된다. 단계(772)에서, Pd가 접속기와 터미널 위에 침착된다. 단계(773)에서, 중합체 범프를 갖춘 플립 칩이 접속기 상에 놓인다. 단계(774)에서, 패키지가 220℃까지 가열된다. 단계(775)에서, 200psi의 압력이 약 10초 동안 칩에 가해진다. 단계(776)에서, 패키지가 냉각된다.
도 25는 ECA 범프(781)에 의해 칩(780)이 부착된 후 밀봉되는(783) 모듈(782)에 대한 단면도를 도시한 것이다.
도 26은 ECA 범프를 통하여 모듈(785)에 부착되는 칩(784)을 도시하는 도 25에 대한 확대도이다. 전도선 선로가 칩 회로 경로를 통과한 후 비아(787)를 지나 볼 회로 경로(788)와 최종적으로 볼 패드(789)로 향한다.
도 27a-d는 양면에 ECA 터미널을 구비하는 회로 카드를 제조하기 위한 공정 플로우를 갖는 실시예에 대해 도시한 것이다.
단계(800)에서, 유리 섬유 구조물이 형성된다. 단계(801)에서, 구조물이 열경화성 수지 전구 물질에 담궈진다. 단계(802)에서, 상기 구조물이 B 단계로 경화된다. 단계(803)에서, 상기 구조물이 프리프레그로 절단된다. 단계(804)에서, 제 1 구리 박막에 구멍이 형성된다. 단계(805)에서, 제 2 구리 박막에 구멍이 형성된다. 단계(806)에서, 프리프레그가 제 1 구리 박막과 제 2 구리 박막 사이와 박막의 반대 면 상에 스택된다. 단계(807)에서, 스택이 열과 압력으로 라미네이트된다. 단계(808)에서, 포토레지스트가 지향성 조사선에 노출된다. 단계(809)에서, 포토레지스트 패턴이 현상된다. 단계(810)에서, 구멍이 스택을 통하여 형성된다. 단계(811)에서, 구멍과 외부 표면이 시드된다. 단계(820)에서, 구멍과 외부 표면이 구리에 의해 무전해 도금된다. 단계(821)에서, 포토레지스트가 벗겨져서 구성 요소를 접속하기 위한 접속기를 포함하는 신호층을 형성한다. 단계(822)에서, 땜납 레지스트가 접속기를 포함하는 땜납 레지스트 내에 윈도를 갖는 신호층 위에 스크린된다. 단계(823)에서, 접속기가 Au로 도금된다. 단계(824)에서, 플럭스가 용매에 혼합된다. 단계(825)에서, 만약 필요할 경우 소량의 용매가 열경화성 수지 전구 물질과 혼합된다. 단계(826)에서, Ag 박편이 형성된다. 단계(827)에서, 접합재가 등방성으로 전도될 때까지 Ag 박편이 전구 물질 혼합물에 혼합된다. 단계(828)에서, 포토레지스트가 접속기 위에 라미네이트된다. 단계(829)에서, 포토레지스트의 일부가 지향성 레이저 조사선에 노출된다. 단계(840)에서, 물이 스프레이되어 노출된 포토레지스트를 용해시켜 포토레지스트 패턴을 형성한다. 단계(841)에서, 덜 용해된 포토레지스트를 포함하는 물이 스프레이되어 노출된 포토레지스트를 계속하여 용해시킨다. 단계(842)에서, 노출되지 않은 포토레지스트의 벽의 아래가 약간 절단될 때까지 충분한 시간 동안 충분한 힘으로 스프레이가 계속된다. 단계(843)에서, 전도성 접합재가 복수의 통로를 이용하여 포토레지스트 패턴 주변과 접속기 상에 스크린된다. 단계(844)에서, 굽기에 의해 용매가 접합재로부터 제거된다. 단계(845)에서, 후속 포토레지스트의 일부가 접속기 위에 라미네이트된다. 단계(846)에서, 후속 포토레지스트의 일부가 지향성 레이저 조사선에 노출된다. 단계(847)에서, 물이 스프레이되어 노출된 포토레지스트를 용해시킨다. 단계(860)에서, 덜 용해된 포토레지스트를 포함하는 물이 스프레이되어 노출된 포토레지스트의 용해가 계속된다. 단계(861)에서, 후속 접합재가 복수의 통로를 이용하여 포토레지스트 패턴 주변과 기존의 접합재 위에 스크린된다. 단계(862)에서, 굽기에 의해 후속 접합재로부터 용매를 제거한다. 단계(863)에서, 접합재가 충분히 두꺼워질 때까지 라미네이트(lamination), 노출, 스프레이, 스크린, 굽기의 시퀀스가 반복된다. 단계(864)에서, B 단계가 형성될 때까지 열에 의해 열경화성 수지를 중합한다. 단계(865)에서, 잔여의 포토레지스트가 조사선에 블랭킷(blanket) 노출된다. 단계(866)에서, 물이 스프레이되어 잔여의 포토레지스트를 용해시킨다. 단계(867)에서, 포토레지스트층이 제거될 때까지 덜 용해된 포토레지스트를 포함하는 물이 스프레이되어 잔여의 포토레지스트를 계속하여 용해시킨다.
도 28은 SMT 구성 요소의 준비를 위하여 ECA가 상단부(871)와 하단부(872) 상에 부가되는 전형적인 라미네이트 카드(870)에 대한 단면도를 도시한 것이다.
도 29는 ECA 준비된 SMT 패드(873)와 ECA 재료가 없는 SMT 패드(874)를 도시하는 도 28에 대한 부분 확대도를 도시한 것이다.
도 30a-d는 회로 카드와 회로 카드에 대한 결합 장치를 제조하여 이것을 컴퓨터 시스템에 설치하기 위한 공정 플로우를 갖춘 실시예를 도시한 것이다.
단계(900)에서, 차폐된 외기(enclosure)가 제공된다. 단계(901)에서, 전원이 제공된다. 단계(902)에서, 유리 섬유 구조물이 형성된다. 단계(903)에서, 구조물이 열경화성 수지 전구 물질에 담가진다. 단계(904)에서, 구조물이 b 단계로 경화된다. 단계(905)에서, 구조물이 프리프레그로 절단된다. 단계(906)에서, 제 1 구리 박막에 구멍이 형성된다. 단계(907)에서, 제 2 구리 박막에 구멍이 형성된다. 단계(908)에서, 프리프레그의 양면에 제 1 및 제 2 박막이 스택된다. 단계(909)에서, 스택이 프리프레그로 커버된다. 단계(910)에서, 스택이 포토레지스트 막으로 커버된다. 단계(911)에서, 스택이 열과 압력에 의해 라미네이트된다. 단계(912)에서, 구멍이 스택을 통하여 형성된다. 단계(920)에서, 포토레지스트 막이 마스크 개구를 통하여 조사선에 노출된다. 단계(921)에서, 포토레지스트 패턴이 현상된다. 단계(922)에서, 구멍과 표면이 시드된다. 단계(923)에서, 포토레지스트가 조사선에 블랭킷 노출된다. 단계(924)에서, 나머지 포토레지스트가 제거된다. 단계(925)에서, 구멍과 시드층이 구리로 무전해 도금되어 표면 실장 패키지, 저온 융해 땜납 범프 플립 칩, ecp 범프 패키지, eca 범프 칩에 대한 위치를 정하는 접속기의 면적 어레이를 포함하여 접속기에 접합된 도선을 형성한다. 단계(926)에서, 땜납 레지스트가 신호층 위에 스크린되며, 땜납 레지스트 내의 윈도우가 접속기를 노출시킨다. 단계(927)에서, 접속기가 Au로 도금된다.
단계(940)에서, 표면 실장 패키지, 저온 융해 땜납 범프를 갖춘 플립 칩, 터미널 상에 ecp를 갖춘 패키지, 터미널 상에 ecp를 갖춘 플립 칩이 제공된다. 단계(941)에서, 땜납 페이스트가 표면 실장 접속기 위치에서 접속기 상에 스크린된다. 단계(942)에서, 표면 실장 패키지의 터미널이 대응하는 접속기 상의 땜납 페이스트에 배치된다. 단계(943)에서, 플립 칩의 저온 융해 땜납 범프가 대응하는 접속기 상에 배치된다. 단계(944)에서, 열에 의해 땜납을 리플로우시켜 땜납의 접합부를 이용하여 표면 실장 패키지와 범프 칩을 기판에 접속한다. 단계(945)에서, 터미널 상에 ecp를 구비하는 플립 칩과 칩 패키지가 대응하는 접속기 상에 배치된다. 단계(946)에서, eca 플립 칩과 eca 칩 패키지가 열과 압력을 이용하여 접속기에 결합된다. 단계(947)에서, 접속된 구성 요소가 컴퓨터를 작동시키기 위한 프로그램을 포함하는 랜덤 액세스 메모리(RAM)와 불휘발성 판독 전용 메모리(ROM)와 통신하는 중앙 처리 장치(CPU)를 규정한다. 단계(948)에서, 보드가 외기에 설치된다. 단계(949)에서, 전원이 실장된 와이어링 기판의 와이어링층과 접속된다.
도 31은 차폐된 외기(931)의 내부에 있는 다층 회로 카드(930)에 대한 단면도를 도시한 것이며, 이들 모두 전원(932)에 의해 전력이 공급된다. 도시된 SMT 장치는 ECA를 이용하여 직접 카드 및 밀봉제(934)에 접속된 플립 칩(933), ECA(936) 및 밀봉된 것(936)과 접속된 모듈(935) 상의 플립 칩, 카드 및 밀봉된 것(940)에 ECA(939) 접속된 SMT 모듈(938)이다.
도 32a에는 표면 실장 모듈이 도시되어 있다. 도 32b에는 그 내부가 유리 섬유 구조물로 직조된 회로 카드에 대한 단면도가 도시되어 있다.
도 33a-h는 납땜된 구성 요소와 또한 ECA 접속된 구성 요소를 구비하는 회로 카드에 대한 플로우 챠트를 이용한 또다른 실시예를 도시한 것이다.
단계(1000)에서, 열가소성 물질이 용매에 용해된다. 단계(1001)에서, 플럭스가 페이스트에 혼합된다. 단계(1002)에서, Ni 입자가 중량비로 10%의 저온 융해 Bi/In 땜납으로 코팅된다. 단계(1003)에서, Cu 입자가 중량비로 10%의 코팅된 Ni 입자와 혼합된다. 단계(1004)에서, eca 페이스트가 형성될 때까지, 입자가 용해된 열가소성 물질 혼합물에 혼합된다. 단계(1005)에서, 제 1의 플렉서블 유전체 막이 형성된다. 단계(1006)에서, Cr-Cu-Cr로 이루어진 제 1 및 제 2의 플렉서블 금속 막이 제 1 유전체 막의 양면에 침착되어 제 1의 플렉서블 가닥(ply)을 형성하게 된다. 단계(1007)에서, 마스크를 통하여 제 2 금속 막에서 에칭되어, 제 2 금속 막에 접속되지 않고서 관통하여 연장되는 비아(vias)용 개구를 형성한다. 단계(1008)에서, 비아 구멍이 제 1의 플렉서블 가닥을 통하여 뚫어진다. 단계(1020)에서, 비아가 전도성으로 된다. 단계(1021)에서, 제 2의 플렉서블 유전체 막이 형성된다. 단계(1022)에서, Cr-Cu-Cr로 이루어진 제 3 및 제 4의 플렉서블 금속 막이 제 2 유전체 막의 어느 한 쪽에 침착되어 제 2의 플렉서블 가닥을 형성하게 된다. 단계(1023)에서, 마스크를 통하여 제 3 금속 막에 구멍에 에칭되어 제 3 금속 막에 접속되지 않고서 관통하여 연장되는 비아(vias)용 개구를 형성한다. 단계(1024)에서, 제 2의 플렉서블 가닥을 통하여 비아 구멍이 뚫어진다. 단계(1025)에서, 비아가 전도성으로 된다. 단계(1026)에서, 제 3의 플렉서블 유전체 막이 형성된다. 단계(1027)에서, 포토레지스트 막, 제 1 금속 막, 제 1 유전체 막, 제 2 금속 막,접착제 막, 제 3 유전체 막, 접착제 막, 제 3 금속 막, 제 2 유전체 막, 제 4 금속 막, 포토레지스트 막이 스택된다. 단계(1040)에서, 스택이 열과 압력에 의해 함께 라미네이트되어 플렉서블 와이어링 보드를 형성한다. 단계(1041)에서, 포토레지스트가 마스크 개구를 통하여 조사선에 노출된다. 단계(1042)에서, 포토레지스트 패턴이 현상된다. 단계(1043)에서, 제 3 및 제 4 금속 막이 에칭되어 범프되지 않은 플립 칩과 표면 실장 구성 요소용 eca 접속 위치와, c4 범프된 플립 칩, 범프되지 않은 플립 칩, 표면 실장된 구성 요소, 핀인홀(pin-in-hole) 구성 요소에 대한 땜납 페이스트 접속 위치와, 와이어 본드 칩, 저온 융해되고 범프된 플립 칩, c4 범프된 플립 칩, eca 범프된 칩, eca 범프된 면적 어레이 구성 요소에 대한 Au 접속 위치를 규정하는 접속기를 포함하는 와이어링층을 형성하게 된다. 단계(1044)에서, 땜납 레지스트가 외부 금속 막 위에 라미네이트된다. 단계(1045)에서, 땜납 레지스트가 조사선에 노출된다. 단계(1046)에서, 개구가 접속기 위의 땜납 레지스트 내에 현상된다. 단계(1060)에서, 접속기가 Au로 코팅된다. 단계(1061)에서, 땜납 페이스트 접속 위치에서 접속기 위에 개구를 갖는 스크리닝 마스크가 와이어링 보드 표면에 배치된다. 단계(1062)에서, 땜납 페이스트가 접속기 상의 개구에 스크린된다. 단계(1063)에서, 열에 의해 땜납 페이스트를 리플로우시킨다. 단계(1064)에서, 냉각에 의해 땜납이 응고된다. 단계(1065)에서, 마스크가 표면에서 제거된다. 단계(1066)에서, 마스크를 배치, 땜납 페이스트를 스크린, 리플로우, 냉각, 제거의 시퀀스가 와이어링 보드의 양면에서 원하는 대로 반복된다. 단계(1067)에서, 땜납 범프가 평평해진다. 단계(1068)에서, 포토레지스트가 와이어링 보드의 양면 위에 라미네이트된다. 단계(1069)에서, 선택된 구성 요소 위치에서 접속기 위의 포토레지스트가 조사선에 노출된다. 단계(1080)에서, 접속기 위의 포토레지스트에 구멍이 현상된다. 단계(1081)에서, 페이스트가 접속기 상의 포토레지스트 내의 구멍에 스크린된다. 단계(1082)에서, 굽기에 의해 페이스트로부터 용매를 제거한다. 단계(1083)에서, 후속 포토레지스트가 와이어링 보드의 양면 상에 라미네이트된다. 단계(1084)에서, 기존의 개구 위의 후속 포토레지스트가 조사선에 노출된다. 단계(1085)에서, 기존의 개구 위의 후속 포토레지스트내에 개구가 현상된다. 단계(1086)에서, 후속 페이스트가 기존의 eca 위의 후속 포토레지스트에 있는 구멍에 스크린된다. 단계(1087)에서, 굽기에 의해 후속 페이스트로부터 용매를 제거한다. 단계(1088)에서, 라미네이트, 노출, 현상, 스크린, 굽기의 시퀀스가 원하는 대로 반복된다. 단계(1100)에서, 금속 마스크가 낮은 표면 에너지 재료로 처리된다. 단계(1101)에서, 금속 마스크가 포토레지스트에 있는 기존의 개구에 대응하는 개구를 갖는 와이어링 보드의 표면 위에 배치된다. 단계(1102)에서, 후속 페이스트가 마스크 패턴과 기존의 접합재에 스크린된다. 단계(1103)에서, 굽기에 의해 후속 페이스트로부터 용매를 제거한다. 단계(1104)에서, 금속 마스크가 와이어링 보드에서 들어 올려진다. 단계(1105)에서, 나머지 포토레지스트가 조사선에 블랭킷 노출된다. 단계(1106)에서, 나머지 포토레지스트가 현상에 의해 양면에서 제거된다. 단계(1107)에서, 터미널을 갖춘 면적 어레이 칩과 표면 실장된 패키지가 접속기 위의 eca에 배치된다. 단계(1108)에서, 구성 요소 터미널이 충분한 시간 동안 열과 압력에 의해 eca에 결합된다. 단계(1120)에서, eca 범프된 플립 칩과 eca 범프된 면적 어레이 구성 요소가 제 1면의 접속기 상에 놓인다. 단계(1121)에서, eca 범프가 충분한 시간 동안 충분한 열과 압력으로 접속기에 결합된다. 단계(1122)에서, 와이어링 보드의 양면 상의 eca 범프가 밀봉된다. 단계(1123)에서, 땜납 페이스트가 와이어링 보드의 제 1 면의 구멍 내의 핀(pih) 구성 요소에 대한 접속기 위치에서 구멍에 스크린된다. 단계(1124)에서, 접착제가 제 1 면의 pih 위치에 분배된다. 단계(1125)에서, 점착성 플럭스가 제 1 면의 접속기 상의 땜납 범프에 분배된다. 단계(1126)에서, c4 범프된 플립 칩, 범프되지 않은 플립 칩, 표면 실장된 구성 요소가 땜납 범프 상의 플럭스 위에 터미널을 갖춘 접속기에 배치된다. 단계(1127)에서, 저온 융해된 범프 칩이 제 1 면의 접속기 상에 배치된다. 단계(1140)에서, 와이어링 보드가 가열되어 땜납 페이스트와 땜납 범프를 리플로우시킨다. 단계(1141)에서, 와이어링 보드가 냉각된다. 단계(1142)에서, 땜납 접속된 플립 칩이 밀봉된다. 단계(1143)에서, 보드가 고정물 위로 뒤집히고 땜납 페이스트를 구멍에 스크리닝한 후의 단계가 와이어링 보드의 제 2 면에 대해 반복된다. 단계(1144)에서, 와이어 결합 칩이 와이어링 보드의 제 2 면 위의 대응하는 접속 위치에 배치된다. 단계(1145)에서, 칩 상의 Au 접속기와 와이어 결합 패드 사이의 접속이 와이어 결합에 의해 이루어진다. 단계(1146)에서, c4 범프된 플립 칩이 와이어링 보드의 제 2 면 위의 대응하는 접속 위치에 놓인다. 단계(1147)에서, c4 범프가 Au 코팅된 접속기에 결합된다. 단계(1148)에서, 기판이 뒤집히고 와이어링 보드의 제 1 면에 대해 마지막 네 단계가 반복된다.
도 34a는 양면 SMT 어셈블리에 대한 단면도이다. 다층 라미네이트(1150)는 납땜된 플립 칩(1151)과 ECA 접속된 플립 칩(1152)을 구비한다. 도시된 모듈이 땜납(1153)과 ECA 접속부(1154)에 의해 라미네이트에 접속된다. 또한 표준 SMT 구성 요소(1155)가 카드에 납땜된 상태로 도시되어 있다. 밀봉 재료(1156)가 플립 칩과 SMT 구성 요소 상에 도시되어 있다.
도 34b는 양면 SMT와 PIH 어셈블리에 대한 단면도이다. 도시된 구성 요소는 납땜된 플립 칩(1157), ECA 접속된 플립 칩(1158), 납땜된 모듈(1159), ECA 접속된 모듈(1160), PGA 납땜된 모듈(1161), PIH 납땜된 구성 요소(1162)이다.
도 35a는 완성된 모듈 어셈블리를 만들기 위한 제 1 방식을 도시한 것이다. 어셈블리를 함께 결합하기 전에 ECA(1163)가 칩(1164)에 부가되고 ECA(1165)가 라미네이트 카드(1166)에 부가된다.
도 35b는 완성된 모듈 어셈블리를 만들기 위한 제 2 방식을 도시한 것이다. ECA(1167)는 최종 어셈블리를 카드(1173)에 결합하기 전에 모듈(1168)의 양면에 도포된다.
도 35c는 완성된 모듈 어셈블리를 만들기 위한 제 3 방식을 도시한 것이다. 어셈블리를 함께 카드(1174)에 결합하기 전에 ECA(1169)가 칩(1170)에 도포되고 ECA(1171)이 모듈(1172)에 도포된다.
도 36a-e는 ECA 칩을 모듈에 배치하기 위한 공정 플로우를 도시한 것이다.
단계(1250)에서, 플립 칩이 eca에 의해 접속된 상태로 pbga, tbga, 표면 실장 구성 요소가 준비된다. 단계(1251)에서, 사진 영상화할 수 있는 유전체 막이 조사선에 선택적으로 노출된다. 단계(1252)에서, 노출된 유전체 막이 현상되어 비아 구멍을 형성한다. 단계(1253)에서, 비아 구멍과 노출된 유전체 표면이 시드된다. 단계(1254)에서, 포토레지스트가 보드의 양면에 라미네이트된다. 단계(1255)에서, 포토레지스트가 조사선에 선택적으로 노출된다. 단계(1256)에서, 포토레지스트의 일부가 현상된다. 단계(1257)에서, 구리가 비아와 노출되고 시드된 표면에 무전해 도금된다. 단계(1258)에서, 포토레지스트가 양면에서 벗겨진다. 단계(1259)에서, 노출된 시드층이 에칭된다. 단계(1270)에서, 사진 영상화할 수 있는 유전체 막이 기판의 양면에 라미네이트된다. 단계(1271)에서, 유전체 막이 조사선에 선택적으로 노출된다. 단계(1272)에서, 노출되지 않은 유전체 막이 현상되어 비아 구멍을 형성한다. 단계(1273)에서, 비아 구멍과 노출된 유전체 표면이 시드된다. 단계(1274)에서, 포토레지스트가 기판의 양면에 라미네이트된다. 단계(1275)에서, 포토레지스트가 조사선에 선택적으로 노출된다. 단계(1276)에서, 포토레지스트의 일부가 현상된다. 단계(1277)에서, 비아 구멍과 유전체 표면이 무전해 도금되어 c4 범프된 플립 칩, 범프되지 않은 플립 칩, 리드를 갖는 표면 실장 구성 요소, 볼 그리드 어레이 모듈에 대한 땜납 페이스트 접속 위치를 규정하는 접속기를 포함하는 외부 와이어링층을 형성한다. 단계(1290)에서, 포토레지스트가 양면에서 벗겨진다. 단계(1291)에서, 노출된 시드층이 에칭된다. 단계(1292)에서, 땜납 레지스트가 와이어링 보드의 양면에 라미네이트된다. 단계(1293)에서, 땜납 레지스트가 조사선에 선택적으로 노출된다. 단계(1294)에서, 접속기 위의 땜납 레지스트 내에 개구가 현상된다. 단계(1295)에서, 땜납 페이스트 접속 위치에서 접속기 위에 개구를 갖는 스크리닝 마스크가 와이어링 보드 표면에 배치된다. 단계(1296)에서, 용해된 땜납이 접속기 상의 개구에 주입된다. 단계(1297)에서, 냉각에 의해 땜납을 응고시킨다. 단계(1298)에서, 마스크가 표면에서 제거된다. 단계(1299)에서, 땜납 범프가 평평해진다. 단계(1300)에서, 마스크를 배치, 스크리닝, 냉각, 제거, 평평하게 하는 단계가 와이어링 보드의 다른 면에 대해서 반복된다. 단계(1320)에서, 추가의 땜납을 필요로 하는 접속기 위에 개구를 갖는 땜납 페이스트 스크리닝 마스크가 와이어링 보드 표면에 배치된다. 단계(1321)에서, 땜납 페이스트가 접속부 상의 개구에 스크린된다. 단계(1322)에서, 마스크가 표면에서 제거된다. 단계(1323)에서, 점착성 플럭스가 제 1 면의 접속기 상의 땜납 범프 상에 분배된다. 단계(1324)에서, c4 칩, 범프되지 않은 플립 칩, 표면 실장 구성 요소가 땜납 범프 또는 땜납 페이스트 상에 터미널을 갖춘 대응하는 접속기에 배치된다. 단계(1325)에서, 저온 융해 범프 칩이 제 1 면의 접속기 상에 배치된다. 단계(1326)에서, 와이어링 보드가 가열되어 땜납 페이스트와 땜납 범프를 리플로우시킨다. 단계(1327)에서, 와이어링 보드가 냉각된다. 단계(1328)에서, 플립 칩의 땜납 접합부가 밀봉된다. 단계(1329)에서, 기판이 고정물 상으로 뒤집히고 땜납 페이스트 스크리닝 마스크를 배치하는 단계에서 시작하여 선행 단계가 반복된다.
도 37은 ECA 모듈(1350), 납땜된 모듈(1351), 납땜된 BGA 모듈(1352), 갈매기 날개 형상의 리드를 갖는 SMT 구성 요소(1353)와 접합된 플립 칩으로 이루어진 양면 SMT 처리된 어셈블리를 도시하는 단면도이다.
현재 본 발명의 양호한 실시예로 간주되는 것이 도시되고 설명되었으나 본 기술 분야의 기술자에게는 첨부된 청구 범위에 의해 규정된 바와 같이 본 발명의 범위에서 벗어나지 않고서도 여러 변경과 수정이 이루어질 수도 있다는 점이 명백할 것이다.
이상과 같은 본 발명의 상세한 설명에서 알 수 있듯이, 본 발명에 따르면, 플립 칩의 터미널과 칩 캐리어의 대응하는 접속기 사이를 상호 접속시켜 IC 패키지를 형성하고 전자 구성 요소의 표면 실장 터미널과 와이어링 기판의 대응하는 접속부 사이를 상호 접속시켜 회로 보드 어셈블리를 형성하기 위한 전기 전도성 중합체의 이용법을 제공할 수 있다.

Claims (11)

  1. 상승된 접합 위치를 갖는 구성 요소 캐리어를 제조하기 위한 방법에 있어서,
    ① 제 1 표면 및, 상기 제 1 표면 상의 접속 패드 영역 내에서 끝나는 전도성 라인을 갖는 하나 이상의 전기적으로 전도성인 와이어링 층을 갖는 기판을 마련하는 단계와,
    ② 상기 제 1 표면에 제 1 포토레지스트를 도포하는 단계와,
    ③ 상기 제 1 포토레지스트를 소정의 조사선 패턴에 노출시키고, 상기 제 1 포토레지스트의 일부를 현상시켜 없애서 상기 제 1 포토레지스트 내에 개구를 형성함에 의해, 상기 접속 패드 영역의 적어도 얼마간의 적어도 일부를 노출시키는 단계와,
    ④ 상기 제 1 포토레지스트 내의 상기 개구를 통해 상기 접속 패드 영역에까지 제 1 접합재를 스크리닝하는 단계와,
    ⑤ 상기 제 1 포토레지스트 및 상기 제 1 접합재에 제 2 포토레지스트를 도포하는 단계와,
    ⑥ 상기 제 2 포토레지스트를 소정의 조사선 패턴에 노출시키고, 상기 제 2 포토레지스트의 일부를 현상시켜 없애서 상기 제 2 포토레지스트 내에 개구를 형성함에 의해, 상기 제 1 접합재의 적어도 일부를 노출시키는 단계와,
    ⑦ 상기 제 2 포토레지스트 내의 상기 개구를 통해 상기 제 1 접합재에까지 제 2 접합재를 스크리닝하는 단계와,
    ⑧ 상기 제 1 혹은 제 2 접합재를 제거함이 없이 상기 기판으로부터 잔류하는 제 1 및 제 2 포토레지스트 재료를 제거하여, 상기 제 1 및 제 2 접합재를 포함하는 상승된 접합 위치를 갖는 구성 요소 캐리어를 형성하는 단계를 포함하는
    상승된 접합 위치를 갖는 구성 요소 캐리어 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 1 포토레지스트 내의 상기 개구를 통한 상기 스크리닝 뒤에 상기 제 1 접합재를 경화하고,
    상기 제 2 포토레지스트 내의 상기 개구를 통한 상기 스크리닝 뒤에 상기 제 2 접합재를 경화하는 단계를 더 포함하는
    상승된 접합 위치를 갖는 구성 요소 캐리어 제조 방법.
  3. 제 2 항에 있어서,
    전기적으로 전도성인 터미널을 갖는 하나 이상의 구성 요소를 제공하는 단계와,
    상기 구성 요소의 상기 터미널을 상기 경화된 접합재 위에 배치하는 단계와,
    상기 경화된 접합재를 가열하여 상기 구성 요소 터미널 및 상기 접합재 사이에 전기적 및 기계적 접속을 형성하는 단계를 포함하는
    상승된 접합 위치를 갖는 구성 요소 캐리어 제조 방법.
  4. 제 1 항에 있어서,
    상기 제 1 및 제 2 접합재를 스크리닝하는 각각의 단계는 전기적으로 전도성인 접착성 접합재를 스크리닝하는 단계를 더 포함하는
    상승된 접합 위치를 갖는 구성 요소 캐리어 제조 방법.
  5. 제 1 항에 있어서,
    상기 기판은 플렉시블 유전체 막의 형태로 제공되는
    상승된 접합 위치를 갖는 구성 요소 캐리어 제조 방법.
  6. 접속된 접합재의 상승된 접합 위치를 갖는 구성 요소 캐리어에 있어서,
    ① 하나 이상의 전기적으로 전도성인 와이어링 층을 갖는 기판 ― 상기 층은 접속 패드 영역에서 끝나는 전도성 라인을 가짐 ― 과,
    ② 상기 접속 패드 영역들 중 적어도 하나의 접속 패드 영역의 적어도 일부 위에 배치되어 있으며, 상기 접속 패드 영역에 전기적 접속을 제공하는 제 1 접합재층과,
    ③ 상기 제 1 접합재층의 적어도 일부 위에 배치되어 있으며, 접속된 접합재 구조를 형성함으로써, 상기 구성 요소 캐리어 상에 상승된 접합 위치를 제공하는 제 2 접합재층을 포함하는
    구성 요소 캐리어.
  7. 제 6 항에 있어서,
    상기 접합재층들 중 적어도 하나의 접합재층이 전기적으로 전도성인 접착제인
    구성 요소 캐리어.
  8. 제 6 항에 있어서,
    상기 기판이 플렉시블 유전체 막인
    구성 요소 캐리어.
  9. 제 6 항에 있어서,
    전기적으로 전도성인 터미널들을 갖는 하나 이상의 구성 요소를 포함하며,
    상기 터미널들은 상기 접합재의 칼럼에 전기적으로 접속되는
    구성 요소 캐리어.
  10. 집적 회로에 있어서,
    ① 제 1 표면 상에 복수의 전기적으로 전도성인 터미널들을 갖는 반도체 칩과,
    ② 상기 전기적으로 전도성인 터미널들 중 적어도 하나의 터미널의 적어도 일부 위에 배치되어 있으며, 상기 접속 패드 영역에 전기적 접속을 제공하는 제 1 접합재층과,
    ③ 상기 제 1 접합재층들 중 적어도 일부 위에 배치되어 있으며, 접속된 접합재 구조를 형성함으로써, 상기 집적 회로 상에 상승된 접합 위치를 제공하는 제 2 접합재층을 포함하는
    집적 회로.
  11. 제 10 항에 있어서,
    상기 접합재는 전기적으로 전도성인 접착제인
    집적 회로.
KR1019970045107A 1996-09-06 1997-08-30 구성요소캐리어및그제조방법,집적회로 KR100268212B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/709,375 US5759737A (en) 1996-09-06 1996-09-06 Method of making a component carrier
US8/709,375 1996-09-06
US08/709,375 1996-09-06

Publications (2)

Publication Number Publication Date
KR19980024236A KR19980024236A (ko) 1998-07-06
KR100268212B1 true KR100268212B1 (ko) 2000-10-16

Family

ID=24849608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970045107A KR100268212B1 (ko) 1996-09-06 1997-08-30 구성요소캐리어및그제조방법,집적회로

Country Status (2)

Country Link
US (2) US5759737A (ko)
KR (1) KR100268212B1 (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635514B1 (en) * 1996-12-12 2003-10-21 Tessera, Inc. Compliant package with conductive elastomeric posts
WO1999026259A1 (fr) * 1997-11-18 1999-05-27 Matsushita Electric Industrial Co., Ltd. Lamine, condensateur et procede de production du lamine
US6142357A (en) * 1998-10-15 2000-11-07 Mcms, Inc. Molded selective solder pallet
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6451127B1 (en) 1999-06-01 2002-09-17 Motorola, Inc. Conductive paste and semiconductor component having conductive bumps made from the conductive paste
US6047637A (en) * 1999-06-17 2000-04-11 Fujitsu Limited Method of paste printing using stencil and masking layer
JP3066383B1 (ja) * 1999-06-23 2000-07-17 アスリートエフエー株式会社 クリ―ムはんだ印刷装置及びその印刷方法
US6562545B1 (en) * 1999-09-17 2003-05-13 Micron Technology, Inc. Method of making a socket assembly for use with a solder ball
US6356452B1 (en) 1999-10-13 2002-03-12 Micron Technology, Inc. Soldermask opening to prevent delamination
JP2003513475A (ja) * 1999-11-02 2003-04-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 薄膜超小型電子装置間の垂直相互接続を形成する方法及びそのような垂直相互接続を備えた製品
TW447060B (en) * 2000-06-15 2001-07-21 Orient Semiconductor Elect Ltd Method for growing a columnar bump on an integrated circuit substrate
JP4454814B2 (ja) * 2000-08-29 2010-04-21 Ｎｅｃエレクトロニクス株式会社 樹脂封止型半導体装置及びその製造方法
US6421253B1 (en) 2000-09-08 2002-07-16 Powerwave Technologies, Inc. Durable laminated electronics assembly using epoxy preform
US6492071B1 (en) * 2000-09-26 2002-12-10 International Business Machines Corporation Wafer scale encapsulation for integrated flip chip and surface mount technology assembly
US6816385B1 (en) 2000-11-16 2004-11-09 International Business Machines Corporation Compliant laminate connector
US6429048B1 (en) * 2000-12-05 2002-08-06 Asat Ltd. Metal foil laminated IC package
JP3558595B2 (ja) * 2000-12-22 2004-08-25 松下電器産業株式会社 半導体チップ，半導体チップ群及びマルチチップモジュール
US6582990B2 (en) 2001-08-24 2003-06-24 International Rectifier Corporation Wafer level underfill and interconnect process
US6708871B2 (en) * 2002-01-08 2004-03-23 International Business Machines Corporation Method for forming solder connections on a circuitized substrate
US6998334B2 (en) * 2002-07-08 2006-02-14 Micron Technology, Inc. Semiconductor devices with permanent polymer stencil and method for manufacturing the same
JP2004111796A (ja) * 2002-09-20 2004-04-08 Hitachi Ltd 半導体装置
JP4081666B2 (ja) * 2002-09-24 2008-04-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US20050247761A1 (en) * 2004-05-04 2005-11-10 Albanese Patricia M Surface mount attachment of components
JP4740865B2 (ja) * 2004-09-24 2011-08-03 学校法人日本大学 セラミック電子部品の製造方法
US20060131616A1 (en) * 2004-12-21 2006-06-22 Devaney Douglas E Copperless flexible circuit
US7390735B2 (en) * 2005-01-07 2008-06-24 Teledyne Licensing, Llc High temperature, stable SiC device interconnects and packages having low thermal resistance
DE102005046280B4 (de) 2005-09-27 2007-11-08 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip sowie Verfahren zur Herstellung desselben
US20070222121A1 (en) * 2006-03-22 2007-09-27 Von Roll Isola Gmbh Embossing die
JP2008060532A (ja) * 2006-08-04 2008-03-13 Seiko Epson Corp 半導体装置
US7841080B2 (en) * 2007-05-30 2010-11-30 Intel Corporation Multi-chip packaging using an interposer with through-vias
US7882628B2 (en) * 2007-05-30 2011-02-08 Intel Corporation Multi-chip packaging using an interposer such as a silicon based interposer with through-silicon-vias
DE102008036837A1 (de) * 2008-08-07 2010-02-18 Epcos Ag Sensorvorrichtung und Verfahren zur Herstellung
US8431445B2 (en) 2011-06-01 2013-04-30 Toyota Motor Engineering & Manufacturing North America, Inc. Multi-component power structures and methods for forming the same
US9831170B2 (en) * 2011-12-30 2017-11-28 Deca Technologies, Inc. Fully molded miniaturized semiconductor module
TWI541957B (zh) * 2012-05-11 2016-07-11 矽品精密工業股份有限公司 半導體封裝件及其封裝基板
US8829692B2 (en) 2012-09-04 2014-09-09 Rolls-Royce Corporation Multilayer packaged semiconductor device and method of packaging
EP2957154B1 (en) * 2013-02-15 2018-11-07 IMEC vzw Textile integration of electronic circuits
US9859200B2 (en) * 2014-12-29 2018-01-02 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with interposer support structure mechanism and method of manufacture thereof
KR20160099381A (ko) * 2015-02-12 2016-08-22 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
US9953908B2 (en) * 2015-10-30 2018-04-24 International Business Machines Corporation Method for forming solder bumps using sacrificial layer
KR102127774B1 (ko) * 2015-11-20 2020-06-29 데카 테크놀로지 잉크 전체 성형된 소형화 반도체 모듈
US10327332B2 (en) * 2016-10-06 2019-06-18 Microsoft Technology Licensing, Llc Connecting a flexible circuit to other structures
US10559486B1 (en) * 2018-01-10 2020-02-11 Facebook Technologies, Llc Method for polymer-assisted chip transfer
US10586725B1 (en) * 2018-01-10 2020-03-10 Facebook Technologies, Llc Method for polymer-assisted chip transfer
US20200083155A1 (en) * 2018-09-11 2020-03-12 Intel Corporation Electrical routing component layout for crosstalk reduction

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1281804B (de) * 1966-10-07 1968-10-31 Philips Patentverwaltung Hochvakuumdichte, supraleitfaehige Loetverbindung
US4147669A (en) * 1977-03-28 1979-04-03 Rockwell International Corporation Conductive adhesive for providing electrical and thermal conductivity
US4233103A (en) * 1978-12-20 1980-11-11 The United States Of America As Represented By The Secretary Of The Air Force High temperature-resistant conductive adhesive and method employing same
US4437141A (en) * 1981-09-14 1984-03-13 Texas Instruments Incorporated High terminal count integrated circuit device package
CA1226966A (en) * 1985-09-10 1987-09-15 Gabriel Marcantonio Integrated circuit chip package
US4780371A (en) * 1986-02-24 1988-10-25 International Business Machines Corporation Electrically conductive composition and use thereof
US4859268A (en) * 1986-02-24 1989-08-22 International Business Machines Corporation Method of using electrically conductive composition
DE3827473A1 (de) * 1987-09-09 1989-03-30 Siemens Ag Leiterplatte zum bestuecken mit smd-bausteinen
US4902857A (en) * 1988-12-27 1990-02-20 American Telephone And Telegraph Company, At&T Bell Laboratories Polymer interconnect structure
US5024372A (en) * 1989-01-03 1991-06-18 Motorola, Inc. Method of making high density solder bumps and a substrate socket for high density solder bumps
US4984358A (en) * 1989-03-10 1991-01-15 Microelectronics And Computer Technology Corporation Method of assembling stacks of integrated circuit dies
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
US5001829A (en) * 1990-01-02 1991-03-26 General Electric Company Method for connecting a leadless chip carrier to a substrate
US5376403A (en) * 1990-02-09 1994-12-27 Capote; Miguel A. Electrically conductive compositions and methods for the preparation and use thereof
US5136365A (en) * 1990-09-27 1992-08-04 Motorola, Inc. Anisotropic conductive adhesive and encapsulant material
JPH04155835A (ja) * 1990-10-18 1992-05-28 Mitsubishi Electric Corp 集積回路装置の製造方法
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
US5314709A (en) * 1991-03-20 1994-05-24 International Business Machines Corporation Unzippable polymer mask for screening operations
US5360988A (en) * 1991-06-27 1994-11-01 Hitachi, Ltd. Semiconductor integrated circuit device and methods for production thereof
JP2966972B2 (ja) * 1991-07-05 1999-10-25 株式会社日立製作所 半導体チップキャリアとそれを実装したモジュール及びそれを組み込んだ電子機器
JPH0574824A (ja) * 1991-08-26 1993-03-26 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
US5156998A (en) * 1991-09-30 1992-10-20 Hughes Aircraft Company Bonding of integrated circuit chip to carrier using gold/tin eutectic alloy and refractory metal barrier layer to block migration of tin through via holes
US5129962A (en) * 1991-10-22 1992-07-14 International Business Machines Corporation Tacky, no-clean thermally dissipated soldering flux
JPH0538951U (ja) * 1991-10-28 1993-05-25 ブラザー工業株式会社 表面実装部品の回路基板への実装構造
US5286417A (en) * 1991-12-06 1994-02-15 International Business Machines Corporation Method and composition for making mechanical and electrical contact
US5269453A (en) * 1992-04-02 1993-12-14 Motorola, Inc. Low temperature method for forming solder bump interconnections to a plated circuit trace
US5367403A (en) * 1992-04-08 1994-11-22 Matsushita Electric Industrial Co., Ltd. Optical element and method of fabricating the same
JPH05326629A (ja) * 1992-05-21 1993-12-10 Fujitsu General Ltd フリップチップの実装方法
JPH05326628A (ja) * 1992-05-21 1993-12-10 Fujitsu General Ltd フリップチップの実装方法
US5346857A (en) * 1992-09-28 1994-09-13 Motorola, Inc. Method for forming a flip-chip bond from a gold-tin eutectic
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US5436503A (en) * 1992-11-18 1995-07-25 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same
JP3267409B2 (ja) * 1992-11-24 2002-03-18 株式会社日立製作所 半導体集積回路装置
JPH06244231A (ja) * 1993-02-01 1994-09-02 Motorola Inc 気密半導体デバイスおよびその製造方法
US5395876A (en) * 1993-04-19 1995-03-07 Acheson Industries, Inc. Surface mount conductive adhesives
US5432998A (en) * 1993-07-27 1995-07-18 International Business Machines, Corporation Method of solder bonding processor package
US5410806A (en) * 1993-09-15 1995-05-02 Lsi Logic Corporation Method for fabricating conductive epoxy grid array semiconductors packages
US5434452A (en) * 1993-11-01 1995-07-18 Motorola, Inc. Z-axis compliant mechanical IC wiring substrate and method for making the same
US5367435A (en) * 1993-11-16 1994-11-22 International Business Machines Corporation Electronic package structure and method of making same
EP0657932B1 (en) * 1993-12-13 2001-09-05 Matsushita Electric Industrial Co., Ltd. Chip package assembly and method of production
US5478700A (en) * 1993-12-21 1995-12-26 International Business Machines Corporation Method for applying bonding agents to pad and/or interconnection sites in the manufacture of electrical circuits using a bonding agent injection head
JPH07193184A (ja) * 1993-12-27 1995-07-28 Fujitsu Ltd マルチチップモジュールの製造方法及びマルチチップモジュール
US5543585A (en) * 1994-02-02 1996-08-06 International Business Machines Corporation Direct chip attachment (DCA) with electrically conductive adhesives
US5463190A (en) * 1994-04-04 1995-10-31 Motorola, Inc. Electrically conductive adhesive
US5505708A (en) * 1994-04-18 1996-04-09 Atkinson; Carey J. System for delivery of intravenous fluids and the like and the method of making thereof
JPH07302858A (ja) * 1994-04-28 1995-11-14 Toshiba Corp 半導体パッケージ
US5400220A (en) * 1994-05-18 1995-03-21 Dell Usa, L.P. Mechanical printed circuit board and ball grid array interconnect apparatus
US5436203A (en) * 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
IL110431A (en) * 1994-07-25 2001-08-08 Microcomponents And Systems Lt A method of manufacturing a composite structure designed for use in electronic assemblies and the structure produced by this method
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
JP2780649B2 (ja) * 1994-09-30 1998-07-30 日本電気株式会社 半導体装置
JPH08139269A (ja) * 1994-11-09 1996-05-31 Kyocera Corp 半導体素子収納用パッケージ
US5773195A (en) * 1994-12-01 1998-06-30 International Business Machines Corporation Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic structures including the cap, and a process of forming the cap and for forming multi-layer electronic structures including the cap
US5542602A (en) * 1994-12-30 1996-08-06 International Business Machines Corporation Stabilization of conductive adhesive by metallurgical bonding
US5635767A (en) * 1995-06-02 1997-06-03 Motorola, Inc. Semiconductor device having built-in high frequency bypass capacitor
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
US5777383A (en) * 1996-05-09 1998-07-07 Lsi Logic Corporation Semiconductor chip package with interconnect layers and routing and testing methods
US5672911A (en) * 1996-05-30 1997-09-30 Lsi Logic Corporation Apparatus to decouple core circuits power supply from input-output circuits power supply in a semiconductor device package
US5786630A (en) * 1996-08-07 1998-07-28 Intel Corporation Multi-layer C4 flip-chip substrate

Also Published As

Publication number Publication date
US6150726A (en) 2000-11-21
KR19980024236A (ko) 1998-07-06
US5759737A (en) 1998-06-02

Similar Documents

Publication Publication Date Title
KR100268212B1 (ko) 구성요소캐리어및그제조방법,집적회로
US6165885A (en) Method of making components with solder balls
US6873056B2 (en) Electrode-to-electrode bond structure
US5557844A (en) Method of preparing a printed circuit board
US5203075A (en) Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
US5261155A (en) Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders
US5133495A (en) Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
US6163957A (en) Multilayer laminated substrates with high density interconnects and methods of making the same
KR100908759B1 (ko) 범프레스 적층식 상호 연결 층을 갖는 초소형 전자 패키지
JP2596721B2 (ja) Ｄｃａ用集積回路チップ製造方法
US7217992B2 (en) Semiconductor device, semiconductor wafer, semiconductor module, and a method of manufacturing semiconductor device
JP2009158593A (ja) バンプ構造およびその製造方法
WO2003067656A1 (fr) Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur
US20010018231A1 (en) Bumpless flip chip assembly with strips and via-fill
TWI492677B (zh) 配線基板及其製造方法
US20120228013A1 (en) Defective conductive surface pad repair for microelectronic circuit cards
JPH0567869A (ja) 電装部品接合方法並びにモジユール及び多層基板
JP2002170921A (ja) 半導体装置およびその製造方法
US20060030140A1 (en) Method of making bondable leads using positive photoresist and structures made therefrom
JP2007116145A (ja) 複数のはんだ接続部を上面に備える回路基板を製造する方法
US6908788B1 (en) Method of connecting a conductive trace to a semiconductor chip using a metal base
JP2003229513A (ja) 素子内蔵基板および素子内蔵基板の製造方法
KR100567103B1 (ko) 플립칩 범프 형성 방법
JP2000340594A (ja) 転写バンプシートとその製造方法
JP2004200608A (ja) プリント配線基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030522

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee