KR100193358B1 - 회로 어셈블리 및 그 제조 방법 - Google Patents

회로 어셈블리 및 그 제조 방법 Download PDF

Info

Publication number
KR100193358B1
KR100193358B1 KR1019950044156A KR19950044156A KR100193358B1 KR 100193358 B1 KR100193358 B1 KR 100193358B1 KR 1019950044156 A KR1019950044156 A KR 1019950044156A KR 19950044156 A KR19950044156 A KR 19950044156A KR 100193358 B1 KR100193358 B1 KR 100193358B1
Authority
KR
South Korea
Prior art keywords
substrate
electrode
electrodes
circuit assembly
alignment
Prior art date
Application number
KR1019950044156A
Other languages
English (en)
Other versions
KR960018724A (ko
Inventor
마사노리 다까하시
데쯔로 사이또
히데오 모리
도시미쯔 오찌
겐지 니이보리
Original Assignee
미따라이 하지메
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미따라이 하지메, 캐논 가부시끼가이샤 filed Critical 미따라이 하지메
Publication of KR960018724A publication Critical patent/KR960018724A/ko
Application granted granted Critical
Publication of KR100193358B1 publication Critical patent/KR100193358B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133354—Arrangements for aligning or assembling substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/28—Adhesive materials or arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0326—Inorganic, non-metallic conductor, e.g. indium-tin oxide [ITO]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

예를 들어, 액정 디스플레이 장치를 구성하기에 적당한 회로 어셈블리는 다수의 제1 전극들을 그 위에 갖는 투명한 제1 기판과, 다수의 제2 전극들을 그 위에 가지며 서로 대응하는 제1 및 제2 전극들이 중첩되어 전기적으로 서로 접속되도록 상기 제1 전극과 적어도 부분적으로 중첩되어 있는 제2 기판으로 구성되어 있다. 제1 전극은 광투과층 및 상기 광투과층에 적층된 불투명층을 가지고 있으며, 상기 제2 기판과 적어도 부분적으로 중첩된 제1 전극의 일부가 광투과성 부를 포함하고 있다. 제1 또는 제2 기판은 제1 전극의 광투과성 부에 해당하는 위치에 정렬 마크를 가지고 있다. 제1 기판이 예를 들어 다른 제1 기판과 결합하여 그들 사이에 액정을 샌드위치시켜 액정 장치를 형성할 수도 있다. 제2 기판은 구동 신호를 액정 장치에 공급하기 위하여 반도체 IC 칩을 포함할 수도 있다.

Description

회로 어셈블리 및 그 제조방법
제1도는 회로 어셈블리를 포함하는 디스플레이 장치의 개략 평면도.
제2a도 내지 제2c도는 회로 어셈블리에 사용되는 TAB 막의 평면도, 역 평면도 및 측 단면도.
제3도는 회로 어셈블리의 위치 정렬 장치의 개략 측면도.
제4a도 및 제4b도는 회로 어셈블리의 위치 정렬용 카메라를 통해 관측된 도면.
제5도는 본 발명에 따른 캐리어 어셈블리의 실시예의 개략 부분 평면도.
제6도는 본 발명에 따른 회로 어셈블리에 사용되는 기판 예의 개략 평면도.
제7도는 본 발명에 따른 회로 어셈블리 실시예의 개략 단면도.
제8도는 본 발명에 따른 회로 어셈블리 제조 공정의 실시예를 설명하는 플로우챠트.
제9도는 본 발명에 따른 회로 어셈블리의 제1 실시예를 포함하는 액정 디스플레이 장치의 개략 평면도.
제10도는 회로 어셈블리의 제1 실시예에 사용되는 제1 기판의 개략 평면도.
제11도는 회로 어셈블리의 제1 실시예에 사용되는 제2 기판의 개략 평면도.
제12도는 위치 정렬 전의 회로 어셈블리의 부분 개략 평면도.
제13도는 위치 정렬 후의 회로 어셈블리의 부분 개략 평면도.
제14도는 회로 어셈블리의 제2 실시예에 사용되는 제1 기판의 배면 측의 개략 평면도.
제15도는 회로 어셈블리의 제2 실시예에 사용되는 제2 기판의 배면 측의 개략 평면도.
제16도는 위치 정렬 전의 회로 어셈블리의 부분 개략 평면도.
제17도는 위치 정렬 후의 회로 어셈블리의 부분 개략 평면도.
* 도면의 주요부분에 대한 부호의 설명
200 : 제1 전극 201 : 불투명부
202 : 투명부 203 : 제1 기판
207 : 제2 기판 209 : 정렬 마스크
217 : 제2 전극
본 발명은 디스플레이 장치, 영상 센서, 기록 헤드, 발광 디바이스 어레이 등에 사용되기 위한 회로 어셈블리 및 그 제조방법에 관한 것이다.
많은 전기 장치 또는 거의 모든 양상의 디바이스에는 회로 어셈블리가 빈번히 사용되는데, 그의 전형적인 응용 예로는 액정 디바이스, 플라즈마 디바이스, DMD 및 전기 크롬 디바이스(electrochromic device)를 포함하는 디스플레이 디바이스: 비정질 실리콘을 포함하는 박막형 센서, 및 정렬된 다수의 IC 칩이 제공되는 멀티 팁형 센서(multi-tip-type sensor)를 구비하는 영상 센서: 열 헤드 및 잉크 제트 헤드를 포함하는 기록 헤드: 및 LED 어레이 및 전자 방전 디바이스 어레이를 포함하는 발광 디바이스 어레이가 포함될 수 있다.
회로 어셈블리를 보다 용이하게 이해하기 위해, 액정 디스플레이를 예를 들어 설명하겠다.
제1도에는 액정 패널(제1 회로 기판: P) 및 이 액정 패널 P에 접속된 액정 구동용 TAB 막(제2 회로 기판: 7)의 결합부를 포함하는 액정 디스플레이 장치(회로 어셈블리의 예)가 도시되어 있다.
특히, 액정 디스플레이 장치(1)는 데이타 전극이 그 위에 배치된 유리 기판(2), 및 주사 전극이 그 위에 배치된 유리 기판(3)을 구비한 액정 패널 P를 포함한다. 유리 기판들(2, 3)의 형상들은 동일하지 않고, 유리 기판(2)은 상하 양 모서리에서 다른 유리 기판(3)밖으로 돌출되어 있으며, 유리 기판(3)은 좌측 모서리에서 유리 기판(2) 밖으로 돌출된다. 한 유리 기판(2)에는 그 한쪽 표면상에 배치된 다수의 스트라이트 형태의 데이타 전극(5)이 제공되며, 다른 유리 기판(3)에는 다수의 유사한 스트라이프 형태의 주사 전극(6)이 제공된다. 이들 전극(5, 6)은 조합하여 다중화 구동(multiplexing drive)에 적합한 매트릭스 전극 구조(그 일부분만이 도시됨)를 형성한다. 이들 전극들(5, 6)은 기판(2, 3)의 모서리 쪽으로 연장되어, 데이타 전극(5)은 유리 기판(2)의 상하 주변부에서 외부로 노출되고, 주사전극(6)은 유리 기판(3)의 좌측 주변부에서 외부로 노출된다. 유리 기판(2, 3)은 전극을 구비한 표면과의 사이에 액정을 주입하도록 서로 대향하여 배치된다.
이와 같은 구조의 액정 패널 P 에 액정 구동용 TAB 막(제2 회로 기판)(7)이 접속된다. 제2a-2c도는 각각 이 TAB 막(7)의 상면도, 하면도 및 두께 방향의 단면도이다.
제2a-2c도를 참조하면, 액정-구동용 TAB막(7)은 예를 들어 폴리이미드 수지 등의 연질 기저막(7a)을 포함하며, 그 위에 입력단자(7b) 및 출력단자(7c)가 예를 들어 패턴화된 구리 박 전극으로 형성되고, 액정-디바이스 IC칩(구동 반도체)(7d)가 단자(7b, 7c) 사이에 TAB에 의해 장착되어 이들 단자에 접속된다. TAB막(7)의 입력 단자에 입력된 신호들은 액정-구동 IC칩(7d)에 의해 소정의 파형의 신호들로 변환된 다음에 액정 패널 P의 전극(5, 6)으로 보내져 여러 가지 데이타를 디스플레이하기 위하여 액정 패널 P를 구동한다. 기저막(7a)은 가요성 회로 기판과 같은 막 캐리어 테이프(film carrier tape)를 스탬핑(stamping)함으로써 형성될 수도 있다. 입력 단자(7b, 7c)는 기저막(7a)상에 형성된 구리 박 도는 막을 소정의 패턴으로 에칭하고 Au 또는 Sn으로 도금함으로써 형성될 수도 있다. 제7c도에 도시된 바와 같이, 기저막(7a)의 일부분은 부분적으로 매달려 있는 구조의 또는 기저막(7a)으로부터의 격리된 입력 단자(7b)를 제공하고 또한 탄성체 또는 수지를 갖는 덮개를 제공하기 위하여 제거되어서 기저막에 인가된 외부 응력이 입력 단자(7b)에 직접 인가되는 것을 방지할 수 있다. 유사하게 매달린 구조 또는 기저막(7b)으로부터 격리된 구조는 출력 단자(7c)에 대해서도 또한 적용될 수도 있다.
상술된 액정-구동 TAB 막(7) 및 액정 패널 P는 이하의 방식으로 서로 접속될 수 있다. TAB 막(7) 및 패널 P 에는 각각 그들 사이의 위치 정렬을 위한 정렬 마크가 제공된다. 제3도는 위치 정렬 방식을 설명하기 위한 개략 측면도이다. 접속을 위해, 비등방성 전기 전도성의 접착제(부재)(9)가 사용된다.
정렬 장치는 액정 패널P를 지니고 있는 액정 패널 정렬 유니트(100)를 포함하고 있으며, 유니트(100)는 3차원 방향으로 자유롭게 이동할 수 있도록 배열된다. 이 장치는 또한 액정 구동 TAB 막(7)을 지니고 있는 TAB 정렬 유니트(101)를 포함하고 있으며 이 유니트도 또한 3차원 방향으로 자유롭게 이동할 수 있도록 배열된다. 이 장치는 또한 액정 패널 P 및 TAB 막(7)의 위치를 감시하기 위한 카메라(10)를 포함하고 있어, 액정 패널 P상의 정렬 마크(이후부터는 기판측 마크 또는 패널측 마크라고 함)가 수직 하강 조명(vertical falling illumination) 하에서 관측되며 TAB 막(7)상의 정렬 마크(이후부터는 TAB측 마크라고 함)가 측면 조명광(side illuination light)에 의한 조명 하에서 관측된다. 여기에서, 수직 하강 조명은 대물 렌즈와 영상 형성 위치 사이에 반투명 거울을 배치한 상태로 대물렌즈를 통하여 물체에 조사하는 방식이고, 측면 조명광에 의한 조명은 광학 현미경의 분야에서 공지된 물체에 비스듬히 입사하는 조명광을 물첼를 비추는 음시야 조명(darf-field illuination)이다(예를 들어, Asakura Shoten k.k.에 의해 발행된 Kogaku Gijutsu Handbook(Optical Technology Handbook)의 페이지 852를 참조).
제3도에 도시된 바와 같이, 카메라(10)는 액정 패널 P의 배면(액정-구동 TAB 막(7)의 반대쪽)에 배치되어서, 따라서 기판측 마크는 유리 기판(3)을 통하여 관측되며 TAB-측 마크는 유리 기판(3) 및 그 기판 상에 형성된 투명막(투명 전도체막 및 비등방성 전도성 접착제 등)을 통하여 관측된다.
이제, 위치 정렬 동작을 설명하겠다.
액정 패널 P는 액정 패널 정렬 유니트(100)상에 로드되고, 액정-구동 TAB막(7)은 TAB 정렬 유니트(101)상에 로드된다. 그 다음에, TAB측 마크 및 기판측 마크는 카메라(10)에 의해 인식되어 이 두 마크사이의 위치 편차량이 계산된다. 위치 편차량을 기초로, 정렬 유니트 모두 또는 그 중의 하나는 액정 패널 P와 TAB 막(7)사이의 위치 정렬에 영향을 주기 위해 이동될 수도 있고, 이에 따라 액정 패널 P의 전극(5, 6)은 TAB 막(7)상에 출력 단자(7c)와 함께 위치 정렬된다.
상술된 데이타 전극(5) 및 주사 전극(6)은 ITO 등의 투명 전극 또는 금속 전극으로 구성될 수도 있다.
전극(5, 6)이 투명 전극으로 구성되는 경우에, 기판측 마크는 동일한 투명 전극 재료로 형성될 수도 있다. 그 결과, 수직 하강 조명에 의한 관측의 경우에, 기판측 마크와 유리 기판(2, 3)사이의 콘트라스트가 작게 되고 이는 투명 전극의 두께에 종속되기 때문에 카메라(10)에 의한 영상 인식이 매우 어렵다는 것을 알게된다.
반면에, 전극(5, 6)이 금속 전극으로 구성되는 경우에는, TAB측 마크의 인식이 불투명한 금속 전극에 의해 방해되기 때문에 위치 정렬에 영향을 줄 수 없음을 알게 된다. 제4a도 및 제4b도는 카메라(10)의 파인더로 관측된 영상을 도시한 개략도이다. TAB측 마크(11)가 제4a도에 도시된 전극(6)과 함께 정렬되지 않은 경우에, 그 마크는 인식될 수 있다. 그러나, 마크(11)가 제4b도에 도시된 바와 같이 전극(6)에 의해 은폐된 경우에는, 카메라에 의한 영상 처리는 방해되어 위치 정렬이 불가능하게 된다.
본 발명의 주요 목적은 상술된 문제점을 해결하여 정확한 위치 정렬을 기능하게 하는 회로 어셈블리를 제공하는 것이다.
본 발명의 다른 목적은 간단한 구조의 정렬 마크를 사용하는 경우에도 정확한 위치 정렬을 가능하게 하는 회로 어셈블리를 제공하는 것이다.
본 발명의 또 다른 목적은 이와 같은 회로 어셈블리를 제조하는 공정을 제공하는 것이다.
본 발명의 주요 특징에 따르면, 다수의 제1 전극을 그 위에 갖는 투명한 제1 기판; 및 다수의 제2 전극을 가지며, 서로 대응하는 제1 전극과 제2 전극이 중첩하여 전기적으로 서로 접속되도록 적어도 부분적으로 상기 제1 전극과 중첩되어 있는 제2 기판으로 구비하고, 상기 제1 전극이 광투과 층(light-transmissive layer)과 상기 광투명 층에 적층된 불투명 층을 가지며, 상기 제2 기판과 적어도 부분적으로 중첩된 제1 기판의 일부분이 광투과성 부를 포함하고, 상기 제1 또는 제2 기판이 상기 제1 전극의 광투과성 부에 해당하는 상기 기판의 위치에 정렬 마크를 갖는 회로 어셈블리를 제공한다.
본 발명의 다른 특징에 따르면, 광투과성 부를 갖는 하나의 제1 전극과 불투명 부를 갖는 다수의 제1 전극들을 포함하는 제1 전극군을 그 위에 갖는 광투과성 제1 기판을 제공하는 단계; 제2 전극군과 정렬 마크를 그 위에 갖는 제2 기판을 제공하는 단계; 제1 기판과 제2 기판을 그들 사이에 접착제를 배치하여 중첩시키는 단계; 상기 정렬 마크에 의해 제1 기판과 제2 기판을 위치 정렬하는 단계; 및 상기 제1 기판과 제2 기판을 서로 결합시키는 단계를 구비한 회로 어셈블리 제조방법을 제공한다.
본 발명의 여타 목적, 특징 및 이점들은 첨부된 도면과 관련하여 본 발명의 양호한 실시예의 이하 설명을 참조하면 더 분명하게 될 것이다.
제5도는 본 발명에 따른 회로 어셈블리의 실시예의 개략 부분도이다.
회로 어셈블리는 제1 전극들(200)이 배치된 광투과성 제1 기판(203)을 포함한다. 각 제1 전극(200)은 불투명부(201) 및 투명부(202)를 갖는다.
회로 어셈블리는 또한 제2 전극들(217) 및 정렬마크(209)가 배치된 제2 기판(207)을 포함한다.
제5도는 위치 정렬 단계 중의 전리 상태를 도시한 것으로, 마크(290)의 주요부가 제1 전극들(200) 중 한 전극을 오버랩하도록, 그러나, 제1 기판(203)이 X 방향으로 이동되거나 제2 기판(207)이 X 반대 방향으로 이동되면, 이 위치 관계는 대응 제1 및 제2 전극들이 각각 서로에게 중첩되고 마크(209)가 제1 전극들 중 임의의 전극들을 오버랩하는 것과 무관하도록 설정될 수 있다. 이것은 전극 접속에 적합한 위치이다.
이 실시예에서, 정렬 마크(209)에 대응하는 각 제1 전극(200)의 일부는 광투과(light-transmissive) 부이어서, 정렬 단계 중에 마크(209)의 손실이 방지될 수 있도록 마크(209) 및 제1 전극들이 중첩되더라도 마크(209)가 광투과성 부를 통해 인식될 수 있다.
정렬 마크(209)는 제5도에 도시된 바와 같이 제1 전극(200 : 즉, 제1 전극들 중의 한 전극)과 접촉하여 배치되거나 제1 전극과 분리되어 배치될 수 있다. 그러나, 제1도에서 도시된 바와 같이 다수의 (제1 또는 제2) 기판들을 다른 타입의 기판과 접속하게 배치하는 경우에, 마크(209)는 양호하게 제1 전극에 접촉되거나 매우 근접하게 배치될 수 있다.
또한 제1 기판(203) 상의 마크(209)를 배치할 수 있고, 제2 전극들(207)은 또한 제2 기판(207)을 위한 정렬 마크로서 사용될 수 있다.
후에 설명될 실시예에서 도시된 목적을 위해서만 사용된 각각의 정렬 마크들을 각각 구비한 제1 및 제2 기판들 모두를 제공하는 것이 더 양호하다. 이 경우에, 2개의 배타적인 정렬 마크들은 전기 접속에 적합하게 정렬된 위치에서 서로를 오버랩하지 않도록 배치된다.
모든 제1 전극들(200)은 광투과 위치에 따라 제공될 필요가 없지만 양호하게 한 극단 측면에 배치된 적어도 하나의 제1 전극에 이 광투과성 부가 제공될 수 있다.
제1 기판(203)에 배치될 수 있는 마크는 양호하게 불투명할 수 있고 양호하게 제1 전극들(200)의 불투명부들(201)로부터 분리된 위치에 배치될 수 있다.
제6도는 이 광투과성 제1 기판의 일례를 도시한 부분 개략 평면도이다.
제6도는 다수(b)의 모든 측면들 B 위의 광투과성 전극들 및 다수(a)의 중심영역 A의 불투명 전극들을 포함하는 다수(n)의 전극들로 각각 구성된 4개의 어레이들을 도시한 것이다. 따라서, 각 어레이는 다수(n = b + a)의 전극들을 포함한다.
수 a는 적어도 1이고, 양호하게는 2 또는 그 이상이고, 더 양호하겐느 4 또는 그 이상이지만, 영역 B의 광투과성 전극은 이 다수의 전극들에 대응하는 필요한 영역이 제공되는 경우 반드시 분리된 다수로 제공될 필요는 없다.
전극들 중에서, 적어도 영역 A의 전극들은 디스플레이 픽셀들과 같은 기능 소자들, 광전 전환(photoelectric conversion) 소자들 및 발광 소자들에 접속된다. 영역(들) B의 전극들은 또한 이 기능 소자들에 접속될 수 있지만 이 기능 소자들에 접속되지 않은 더미 전극들일 수 있다.
각 영역 B는 영역 A의 폭 PT2의 많아야 1/10, 양호하게는 많아야 1/20, 더 양호하게는 많아야 1/50일 수 있는 폭 PT1(즉, 배치 방향으로의 길이)로 제공될 수 있다.
고밀도 배치가 가능하도록 PT3의 1/2 폭을 각각 갖는 2개의 영역들에서 하나의 정렬 마크(230)가 각각 제공되도록 인접 어레이들은 PT1 보다 큰 간격 PT3으로 배치될 수 있다.
각각의 전극은 5-800 ㎛의 양호하게는 20-250㎛의 폭을 가질 수 있고, 각 인접 전극으로부터 5-800 ㎛, 양호하게는 20-250 ㎛의 간격으로 배치될 수 있다.
상술된 전극 사이즈, 간격 및 배치 수는 쉽게 조립될 수 있도록 다수의 다른 기판들(7)에 접속되는 제1도 또는 제6도에 도시된 회로 어셈블리에 적합하게 응용될 수 있다.
제7도는 위치 정렬 후이고 결합(전기 접속) 전의 상태인 본 발명의 실시예에 따른 회로 어셈블리의 부분 개략 단면도이다. 제6도에 도시된 기판이 제2a도 내지 제2c도에 도시된 기판과 중첩될 때 구조물은 제6도의 점선 Z-Z를 따라 철취한 단면도로서 파악될 수 있다.
회로 어셈블리는 영역 B의 광투과성 전극들(212d), 및 비광투과성 도체층(211) 및 광투과성 도체층(212)을 포함하는 기능적으로 불투명한 전극들을 포함한다.
대향 제2 기판(207) 상에 불투명한 전극들(217)이 배치되고, 영역 B에 대응하는 영역의 불투명 전극들(217d) 및 정렬 마크들(209)이 그 위에 더 배치된다.
전자 전도성 미세 입자들(251), 및 경화형(curable-type) 수지, 즉 열경화성 수지, 포토세팅 수지 또는 열-포토세팅 수지, 또는 비경화형(non-curable type) 수지를 포함하는 비등방성 전자 전도성 접착제(250)는 기판(203) 및 기판(207) 사이에 배치된다. 2개의 기판들이 결합을 위해 서로 대향하여 프레스될 때, 두 기판들 상의 전극들은 제1 입자들(251)을 통해 서로에게 전기적으로 접속된다.
영역 B의 전극들이 더미 전극들인 경우에, 2개의 기판을 분리하기 위한 힘이 예를 들어 열 변형(thermal strain) 또는 압축력(compression force)으로 인해 발생할 때라도, 힘은 전극들(211, 212) 및 전극들(217) 간의 접속을 안정화시키기 위해 전극들에 흡수될 수 있다.
본 발명에 사용된 제1 기판은 위치 정렬에 필요한 적어도 한 영역에 광투과성인 광투과성 기판일 수 있다.
특히, 제1 기판은 유리, 석영, 알루미나 또는 수지와 같은 광투과성 물질의 기판, 일반적으로 시트를 포함할 수 있다.
본 발명에 사용된 제2 기판은 광투과성 또는 비광투과성이거나, 고정성(rigid) 또는 가요성(flexible)일 수 있다.
고정성 기판은 제1 기판과 유사한 물질, 또는 세리믹 또는 금속으로 이루어질 수 있다. 가요성 기판 물질은 폴리이미드, 폴리에스테르 및 에폭시 유리를 포함할 수 있다.
양호하게 제1 전극은 이 순서로 또는 반대 순서로 배치될 수 있는 광투과 층 및 비광투과 층을 포함하는 적층 구조물을 포함할 수 있다.
예를 들어 광투과 층은 산화 주석, 산화 인듐, 또는 산화 인듐 주석(ITO)으로 구성될 수 있다. 비광투과 층은 알루미늄, 크롬, 몰리브덴, 텅스텐, 티타늄, 구리, 금, 은 또는 백금과 같은 금속, 또는 이러한 금속들만의 합금, 또는 실리콘, 질소 및 산소와 같은 적합한 양의 비금속 성분들을 선택적으로 함유하는 다른 금속들과의 합금을 포함할 수 있다.
본 명세서에 사용된 광투과성 또는 투명이란 용어는 위치 정렬에 사용된 요구된 레벨의 광투과를 허용하는 특성을 말한 것으로, 비광투과성 또는 불투명이란 용어는 적합한 콘트라스트 레벨을 제공하기 위해 한 레벨의 위치 정렬에 사용된 광투과를 방해하는 특성을 말한다.
광투과성 및 비 광투과성 물질의 결합의 특정 양호한 예는 광투과성 전극들 및 비 광투과성 전극들 또는 정렬 마크들 간의 충분한 콘트라스트를 제공하도록 투명 산화 금속 및 금속의 결합을 포함할 수 있다.
제8도는 본 발명에 따른 회로 어셈블리를 제조 공적의 실시예를 설명하는 플로우챠트이다.
이 공정에 따라서, 제1 기판이 제공되고(S11), 광투과성 도체 막이 형성되고(S12), 비광투과성 도체층이 형성된다(S13). 그 후 광투과성 및 비광투과성 도체막들은 전극 패턴을 제공하기 위해 선택적으로 에칭된다(S14, S15).
한편, 제2 기판이 제공되고(S21), 비광투과성 도체 막이 형성되고(S22) 패턴화된다(S23).
단계들 S14 및 S23에서, 정렬 마크들은 동시에 형성된다.
개별적으로, 비등방성 전자 전도성 접착제가 제공되고(S33), 제1 기판 및 제2 기판이 적어도 한 부분에서 접착제로 서로 중첩되고(S41), 눈의 관측에 의해 대략위치 정렬된다(S42).
그후, 미세 자동-정렬이 정렬 마크들의 도움으로 카메라를 사용하여 실행된다(S43).
위치 정렬의 완료 후에, 기판 상의 전극들은 위치 편차를 방지하면서 서로 압착된다. 이 때에, 접착제는 결합의 신뢰성을 보장하도록 경화될 수 있다.
각각의 단계들은 적합한 다른 단계에 의해 배치될 수 있거나 몇몇 추가적인 단계들이 삽입될 수 있다. 이하에 기술될 특수 실시예들을 참조함으로써 더 명확히 파악될 것이다.
자동-정렬에 사용된 카메라는 양호하게 수직 하강 조명 및 음시야 조명을 가능하게 하는 타입일 수 있고 양호하게 정렬 마크의 위치 편차를 계산하는 데이타 처리 회로, 및 제1 기판 및 제2 기판을 운반하는 정렬 유니트들을 구동하는 구동유니트를 구비할 수 있다.
[제1 실시예]
본 발명의 제1 특수 실시예는 제9도 내지 제13도를 참조하여 설명될 것이다. 제1도 내지 제3도에 도시된 부재들과 동일한 참조 번호들로 표시되고 설명은 생략될 것이다.
제9도는 본 실시예에 따른 회로 어셈블리를 포함하는 액정 디스플레이 장치의 개략 평면도이다.
제10도는 부(RMK2)를 구성하는 유리 기판(3) 상의 전극 패턴을 도시하는, 제9도의 액정 디스플레이 장치의 부(RMK2)의 확대 부분도이다.
제11도는 TAB 막(27) 상의 전극 패턴을 도시하는, 제9도의 장치의 부(RMK2)의 확대 부분도이다.
본 실시예에 따른 액정 디스플레이 장치는 액정 패널 P1, 구동 IC 칩을 지니고 있는 TAB 막들(27), 및 버스 기판들 BSS, BSO 및 BSE를 포함한다. IC 칩들(27d)에서 기수-번호 데이타 전극에 디스플레이 데이타가 제공되고 버스 기판 BSO를 통해 IC 칩들(27d) 자체에 구동 신호들이 제공되도록 4개의 TAB 막들(27)은 버스 기판 BSO에 접속된다.
유사하게, 버스 기판 BSE는 디스플레이 데이타를 서수-번호 데이타 전극들에 전달하고 구동 신호들을 버스 기판에 접속된 IC 칩들(27d)에 전달하는 기능을 갖고 있다.
버스 기판 BBS는 11개의 TAB 막들(27)에 접속되고 TAB 막들(27)의 IC 칩들(27d)이 주사 전극들에 제공되는 신호들을 발생시키도록 클럭 펄스들, 어드레스 데이타 및 기준 전압들과 같은 신호들을 전달하는 기능을 갖고 있다.
이제부터, 예를 들어 RMK2로 표시된 영역의 하나의 TAB 막(27)에 대해 설명하겠다.
액정 패널 P1의 유리 기판(3)에 제10도에 도시된 바와 같이 스트라이프 형태로 각각 다수의 주사 전극들(20)이 제공된다. 유리 기판(3)의 중심 영역 A의 주산 전극들(20)은 투명 전극(21) 및 금속 전극(22)의 적층 구조를 갖고, 다수의 전극들은 유리 기판(3)의 모서리 또는 주변(노광 부)까지 연장한다. 한편, 영역 A의 양 회부 측면들의 주사 전극들(20)은 중간 점까지 금속 전극을 포함하는 이 적층 구조를 갖고 주변 측면 영역들 BR 및 BL에서 투명 전극(21)의 단일 층 구조를 갖는다. (적층 구조의 전극들은 도면에서 해칭(hatching)으로 도시된다.) 금속 전극들(20)은 액정 패널의 구동 속도를 증가시키기 위해 전극들(20)의 전기 저항을 저하시키는 기능을 갖는다. 이 실시예에서, 투명 전극들(21)은 금속 전극(20)과 동일한 폭을 갖고 그들의 총 폭은 금속 전극들(22)에 의해 코팅된다. 본 실시예의 액정 패널 P1은 영역 A의 전극들(20)에 의해 구동되도록 설계되고, 측면 영역들 BR 및 BL의 전극들(20)은 구동에 참여하지 않기 때문에, 소위 더미 전극들을 구성한다.
2개의 측면 영역들 BR 및 BL에 패널측 마크(제1 정렬 마크 : 23)가 각각 제공된다. 패널측 마크들(23)은 가장 바깥쪽 전극들(20)의 외부 및 주변에 형성되고 거의 정사각형 패턴으로 각각 형성된다. 제10도는 한 유리 기판(3)에 대한 구조물만을 도시한 것이지만, 데이타 전극들에 접속된 TAB 막들과함께 회로 어셈블리를 형성하도록 실제로는 다른 유리 기판(2)에도 데이타 전극들 및 유사한 형태의 패널측 마크들이 제공된다.
유리 기판(3)과 함께 회로 어셈블리를 형성하는 TAB 막(제2 회로 기판 : 27)은 제11도를 참조하여 후술된 바와 같이 TAB측 마크들(제2 정렬 마크들)을 포함하는 구조물을 갖는다.
TAB 막(27)은 종래의 구조물과 거의 유사한 구조물을 갖고 기저막(기판 : 27a), 입력 단자들(27b : 제11도에 도시되지 않음), 출력 단자들(27c), 및 입력 및 출력 단자들 사이에 장착된 액정 구동 IC들(27d : 제11도에 도시되지 않음)을 포함한다. 출력 단자들(27)은 각각 스트라이프 형태로서 Au 또는 Sn 도금으로 구리박의 스트라이프를 코팅함으로써 형성된다. 출력 단자들(27c)의 수 및 출력단자들(27c) 간의 간격은 유리 기판(3) 상의 전극들의 수 및 간격에 대응한다. 가장 바깥쪽 출력 단자들(27c)에는 출력 단자들 간의 접촉부에 형성된 TAB측 마크(20)가 각각 제공된다. TAB측 마크들(29)은 출력 단자들(27c)과 동일한 물질로 이루어진다. 특히, 마크들(27)은 출력 단자들(27c)의 패터닝을 위한 에칭 동안 제거되지 않는다. 본 실시예에서, 패널측 마크들(23) 및 TAB측 마크들(29)은 액정 패널 P1 및 액정 구동 TAB-막(27)의 적합하게 정렬되고 결합된 상태로 서로에게 중첩되지 않는 위치에서 형성된다. 특히, 2개의 TAB측 마크들(29)은 2개의 패널측 마크들(23) 간의 간격과 동일한 간격으로 배치되지만, 마크들(29) 및 마크들(23)은 제13도에 도시된 바와 같이 정상적으로 결합된 위치에서 전극들(20)의 세로 방향으로 서로 빗겨가게 된다.
다음으로, 액정 패널 P1 및 TAB-막(27) 간의 위치 정렬의 단계는 제12도 및 제13도를 참조하여 기술될 것이다. 제12도는 위치 정렬의 중간 상태를 도시한 것이고 제13도는 위치 정렬 후의 상태(정상적으로 정렬된 상태)를 도시한 것이다.
특히, 제12도 및 제13도는 유리 기판(3)의 영역 BR 및 TAB 막(27)의 영역 CL을 포함하는 영역을 도시하도록 패널 P1의 유리 기판(3)의 배면으로부터 카메라 파인더를 통해 관측된 바와 같이 제11도에 도시된 TAB 막(27)의 정면이 상향으로 되고 패널 P1의 유리 기판(3)의 정면이 하향으로 되면서 패널 P1의 유리 기판(3)이 중첩된 상태를 도시한 것이다.
TAB 막(27)을 액정 패널 P1(특히, 유리 기판(3 또는 2))에 접속하는 경우에, 액정 패널 P1은 액정 패널 정렬 유니트에 장착되고 TAB 막(27)은 TAB 정렬 유니트에 장착된다. 장착 동작은 장치를 사용하여 자동적으로 실행될 수 있거나 오퍼레이터에 의해 수동으로 실행될 수 있다. 이러한 예에서, TAB측 정렬 마크들(29)이 금속 전극들(22)의 중첩과 무관하게, 영역 A의 외부, 특히 BR 영역 또는 BL 영역의 외부에 배치되도록, 두 졍렬 유니트들의 X-방향으로의 위치들을 대략 조정할 필요가 있다.
동시에, 대략 위치 조정은 접속을 위해 전극들(20)의 영역 및 전극들(27c)의 영역들을 중첩하도록 Y-방향으로 실행된다. 대략 정렬 단계에서, TAB측 출력 단자(27c) 및 유리 기판측 전극(20)은 제12도에 도시된 바와 같이 여전히 (d1만큼) 빗나가게 된다.
그 후, 자동 미세 조정이 카메라 등을 사용하여 시작될 때, 상술된 대략 정렬에 의해 대략적으로 적합한 위치에 배치된 TAB측 마크(29)는 투명 유리 기판(3), 비등방성 전도성 접착제(9) 및 기저막(27a)을 통해 카메라에 의해 인식되고, 패널측 마크(23)는 유리 기판(3)을 통해 인식된다. 카메라에 의한 영상 인식 데이타는 데이타 처리 회로(도시되지 않음)에 송신되고, 마크들(23 및 29) 간의 편차(량)이 계산된다. 편차는 정렬 구동 유니트에 송신되어서, 두 정렬 유니트들의 미세 위치 조정이 실행된다. 미세 위치 정렬은 액정 패널 정렬 유니트 및 TAB 정렬 유티트 중 한 유니트 또는 두 유니트들 모두 이동시킴으로써 실행될 수 있다. 미세 조정 후에, 마크들(23 및 29)은 제13도에 도시된 바와 같이 전극(20)의 세로 방향으로 선정된 간격만큼 서로로부터 떨어지고 전극(20)의 폭 방향의 편차와 무관한 정상 위치에 배치된다. 따라서, 미세 조절 후에, TAB측 출력 단자(27c) 및 유리기판측 전극(2) 간의 편차 d1은 제거된다. 또한, 정상 위치의 유리 기판(2 또는 3) 및 TAB 막(27)이 위치 정렬 후에 즉시 열 프레스 헤드(thermal press head : 도시되지 않음)에 의해 서로에게 열 결합되도록, 위치 정렬 장치에 유리 기판(2) 및 TAB 막(27)을 세팅하기 전에, 비등방성 전도성 접착제(막)는 적어도 하나의 기판(2 또는 3)에 제공되거나 전달될 수 있다.
상술된 바와 같이, 한 측면(영역들 BR 및 CL)의 정렬 마크들(23 및 29)의 위치 정렬만이 제12도 및 제13도를 참조하여 기술되었지만, 유사한 영상 인식 및 위치 정렬이 다른 측면(영역들 BL 및 CR)의 정렬 마크들(23 및 29)을 사용하여 실행될 수 있다. 양 측면들의 정렬 마크들을 사용하여 영상 인식 및 위치 정렬을 실행함으로써, 보다 미세한 위치 정렬이 실현될 수 잇다.
본 실시예에 따라서, 패널측 마크(21)는 금속으로 이루어지고 또한 영역 B의 전극들(20)은 투명하게 되고(즉, 금속 전극들이 아니고), 패널측 마크(23)는 보다 큰 콘트라스트로 인식될 수 있다. 따라서, 액정 패널 P1 및 TAB 막(27)의 위치 정렬의 정확성이 개선되도록, 수직 하강 조명이 카메라에 의한 영상 인식에서 실행될 때, 영상 인식의 정확성은 종래의 경우에서와 같이 투명한 전극의 두께의 영향을 받지 않는다.
일반적으로, 본 실시예에서 TAB측 마크(29)가 액정 패널 P1을 통해 인식되는 경우에, TAB측 마크(29)가 금속 전극들과 같은 불투명 부재로 중첩될 때 영상 인식은 불가능해진다. 그러나, 본 실시예에서 유리 기판들(2 및 3)에는 투명 영역 BR 및 BL이 제공되어서, TAB측 마크들(29)이 영역들 BR 및 BL 내에서 서로 가능한한 멀리 인식됨으로써, 상술된 문제점들이 제거될 수 있다.
한편, 패널측 마크(23)는 형성을 위한 추가적인 단계가 필요하지 않도록 금속 전극들(22)을 형성하는 단계에서 단순히 형성되어서, 액정 패널 P1의 제조 비용의 증가 및 제조 단계들의 복잡성을 제거할 수 있다.
본 실시예에서, 패널측 마크(23) 및 TAB측 마크(29)는 정상 접속 위치에서도 선정된 간격을 갖도록 형성된다. 그 결과, 액정 패널 P1 및 TAB 막(27) 중 하나만이 정렬 유니트 상에서 세트되거나 2개 모두 정렬 유니트 상에 배치되는 경우에, 정렬 마크들(23 및 29) 중 하나가 카메라의 인식 범위 외부에서 다른 마크들의 존재로 인해 인식된다. 이러한 경우에, 마크들(23 및 29)이 정상 위치에서 간격을 갖도록 설계되지 않으면, 상술된 상태는 위치 정렬의 완료를 나타내기 위해 잘못 인식될 수 있다. 이 문제점은 본 실시예에서 제거될 수 있다.
또한, 본 실시예에서, 액정 패널 P1 및 TAB 막(27) 간의 접속은 제조 비용을 감소시키기 위해 자동적으로 실행될 수 있다.
[제2 실시예]
본 발명의 제2 실시예는 제14도 내지 제17도를 참조하여 기술될 것이다.
제1 실시예와 유사한 본 실시예에 따른 액정 디스플레이 장치는 액정 패널 및 다수의 TAB 막들을 포함하는, 제9도에 도시된 구조물을 갖는다.
이 액정 패널 P2의 유리 기판(3)의 한 표면(정면)에는 제14도에 도시된 바와 같이 다수의 전극들(30)이 제공된다. 그러나, 제1 실시예와 관련된 제10도와 달리, 제14도는 전극들(30)이 형성된 정면에 대향하는 배면으로부터의 단면을 도시한 것이다. 전극들(30)은 중심 영역 A의 스트라이프들로 형성되고 투명 전극(31) 및 금속 전극(32)의 적층 구조를 갖는다. 전극들(30)은 유리 기판(3)의 모서리 또는 주변(노광 부)까지 연장한다. 영역 A의 주변 영역에서, 각 전극(30)은 측면 영역을 따라서면 투명 전극(31) 및 금속 전극(32)의 적층 구조를 갖고 중심 확대 영역의 투명 전극(31)의 단일 층을 갖는다. 주변 영역(노광 부)을 제외하고, 금속 전극(32) 및 투명 전극(31)은 동일한 폭을 갖고, 투명 전극(31)의 전체 폭은 금속 전극(32)으로 커버된다. 한편, 영역들 B1 및 B2의 양 측면 및 유리 기판(3)의 주변 영역에서, 투명 전극의 대형 폭 부(33)는 사각형 형태로 형성된다. 각 대형 폭 부(33)에는 눈 관측에 의한 정렬을 위해 2개의 패널측 눈 관측 마크들(35)이 제공된다. 패널측 눈 관측 마크들(35)은 선정된 갭만큼 서로 평행하게 형성되고 금속전극(32)과 동일한 물질로 형성된다. 또한, 주변 영역을 제외한 후 (우) 측면 영역 B1에서, 투명 전극(31) 및 금속 전극(32)의 적층 구조물인 다수(제14도에서는 4개)의 전극들(30) 각각은 영역 A에서와 유사하게 형성된다. 전극들(30)의 투명 전극들(31)은 대형 폭 부(33)에 전기적으로 접속된다. 한편, 유리 기판(3)의 주변 영역을 제외한 다른 (좌) 측면 영역 B2에서, 투명 전극(31) 및 금속 전극(32)의 적층 구조를 갖는 한 전극(30)만이 대형 폭 부(33)에 전기적으로 접속되도록 형성된다. 또한 영역들 B1 및 B2의 외부에서, 정렬 마크들(제1 정렬 마크들 : 32)은 금속 전극과 동일한 물질로 회로 점들(spots)로 형성된다. 정렬 마크들(36)은 카메라에 의한 영상 인식을 위해 오브젝트로서 사용되고, (소위 패널측 자동 정렬 마크들(36)이라고 한다). 제14도는 패널 기판(3)만을 위한 구조물을 도시한 것이지만, 다른 기판(2)도 또한 전극들 및 패널측 마크들과 유사한 형태로 제공될 수 있다. 본 실시예에서, 액정 패널은 영역 A에서 전극들(30)에 의해 구동되도록 설계되고, 영역 B1 및 B2의 전극들(30)은 구동에 참여하지 않기 때문에, 소위 더미전극들이라 한다.
다음으로, TAB 막의 구조물(제2 회로 기판 : 31)을 제15도를 참조하여, 특히 출력 단자들(전극들)(37c) 및 정렬 마크들(38 및 39)의 형태 및 위치에 관하여 설명하겠다.
TAB 막(37)은 세로 방향으로 간격 S 만큼 서로 분리된 2개의 기저막 부들 (37a1 및 37a2)을 갖는다. 가로 방향으로의 중심 영역 A에서, 기저막 부들(37a1 및 37a2)에는 유리 기판(3)의 영역 A에서 형성된 전극들(30)과 각각 동일한 수 및 간격으로 스트립으로 형성된 출력 단자들(전극들 : 37c)이 제공된다. 출력 단자들(37c)은 기저막 부들(37a1 및 37a2)에 결합된다. 영역 A에 인접한 영역들 B1 및 B2에서, 다수(제15도에서는 4개)의 출력 단자들(37c)이 각각 형성된다. 영역들 B1에서, 단자들(37c)은 유리 기판(3)의 대응 영역 B1에서의 전극들(30)과 동일한 간격으로 동일한 방식으로 형성된다. 또한, 영역들 B1 및 B2 각각에서, 우 또는 좌로부터 각각 계산해서 제3 및 제4 출력 단자들(37c) 사이에서, 눈 관측에 의한 조정을 위한 정렬 마크(이후부터 TAB측 눈 관측 마크라고 함 : 38)가 형성된다. 또한, 제1 및 제2 출력 단자들(37c)에서, TAB측면 자동-정렬 마크들(39)이 각각 형성된다. 본 실시예에서, 이러한 마크들(38 및 39)이 형성되는 영역에는 기저막이 제공되지 않지만, 이러한 기저막을 이 영역에서 형성될 수 있다. 마크들(38 및 39)은 단자들(37c)과 동일한 물질, 예를 들어, Au 또는 Sn으로 도금된 구리 박으로 형성된다. 특히, 마크들(38 및 39)은 출력단자들(37c)의 패터닝을 위한 에칭중에 제거되지 않는다. 다른 구조물을 제1 실시예의 구조물과 유사하다. 출력 단자들은 입력 단자들(도시되지 않음)에 더 접속된 TAB에 의해 장착된 액정 구동기 IC(도시되지 않음)에 접속된다. 본 실시예에서, 패널측 눈 관측 마크들(35)은 액정 패널 P2 및 TAB 막(37) 사이에 정상 정렬된 상태에서 마크들(35 및 38)의 중첩을 야기하지 않는 마크들(35) 사이에 TAB측 눈-관측 마크(38)가 놓여지는 위치에 배치된다. 또한, TAB측 자동-정렬 마크들(39) 및 패널측 자동-정렬 마크들(36)도 정상 정렬된 위치에서 중첩을 야기하지 않는 위치에 배치된다.
다음으로, 액정 패널 P2 및 TAB 막(37) 간의 위치 정렬 단계는 제16도 및 제17도를 참조하여 설명되는데, 제16도는 위치 정렬 중의 중간 상태를 도시한 것이고, 제17도는 위치 정렬 후의 상태(정상 정렬 상태)를 도시한 것이다.
다음으로, 액정 패널 P2 및 TAB 막(37)은 각각 패널 정렬 유니트 및 TAB-정렬 유니트 상에 장착된다. 그 후, (패널의) 유리 기판 및 TAB 막들은 눈으로 전체 형태들을 관측하면서, 또는 패널측 마크를 관측하여 선정된 위치로 유리 기판을 이동시켜 접근시키고 대략 정렬을 위해 TAB을 슬라이딩함으로써 대략 위치 정렬된다(제16도 참조). 본 예에서의 대략 정렬은 TAB측 눈 관측 마크(38) 및 TAB측 자동-정렬 마크(39)가 금속 전극(32)과 중첩되지 않도록 영역 A의 외부 영역(즉, 영역 B 또는 영역 B의 외부 영역)에 있도록 실행되어야만 한다.
그 후, 자동 미세 조정이 시작될 때, TAB측 자동-정렬 마크(39)는 투명 유리 기판(3) 및 비등방성 전도성 접착제(9)를 통해 카메라에 의해 인식되고, 패널측 자동-정렬 마크(36)는 투명 유리 기판(3)을 통해 인식된다. 카메라로부터의 영상 인식 데이타는 상술된 데이타 처리 유니트에 송신되고, 마크들(36 및 39)의 편차가 계산된다. 편차는 정렬 구동 유니트(도시되지 않음)에 신호로 송신되는데, 정렬 유니트들 모두의 미세 위치 조정은 액정 패널 정렬 유니트 및 TAB 정렬 유니트 중 한 유니트 또는 모든 유니트를 이동시킴으로써 실행된다. 미세 위치 정렬이 정확하게 실행되는 지의 여부는 눈-관측 마크들(35 및 38)의 관련 위치들을 관측함으로써 검사된다. 위치 정렬의 완료 후에, 액정 패널 P2 및 TAB 막(37)은 서로 열 결합된다. 상술된 경우에, 한 측면의 정렬 마크들(36 및 39)의 위치 정렬만이 제16도 및 제17도를 참조하여 기술되었지만, 유사한 영상 인식 및 위치 정렬이 다른 측면의 정렬 마크들(36 및 39)을 사용하여 실행될 수 있다. 영상 인식 및 위치 정렬을 양 측면의 정렬 마크들을 사용하여 실행함으로써, 미세 위치 정렬이 실행될 수 있다.
다음의 유익한 효과들은 본 실시예에 의해 달성된다.
본 실시예에 따라, 패널측 마크들(35 및 36)은 금속으로 이루어지고 이 마크들에 밀접한 영역들 B는 금속 전극들과 무관하여서, 패널측 마크들(35 및 36)은 영역 B와 매우 대조적으로 인식될 수 있다. 따라서, 수직 하강 조명이 카메라에 의한 영상 인식에서 실행될 때, 영상 인식 정확성은 종래의 경우에서와 같이 투명 전극 두께에 의한 영향을 받지 않아서, 액정 패널 P2 및 TAB 막(37) 간의 위치 정렬의 정확성은 향상된다.
일반적으로, TAB측 마크(39)는 본 실시예에서와 같이 액정 패널 P2를 통해 인식되고, 영상 인식은 TAB측 마크(39)가 금속 전극들과 같이 불투면 부재로 중첩될 때 불가능해진다. 그러나, 본 실시예에서, 유리 기판들(2 및 3)은 투명 영역들을 구비하여서, TAB측 마크들(39)은 영역 B내에 있는 한 인식될 수 있어서, 상술된 문제점은 제거될 수 있다.
한편, 패널측 마크들(35 및 36)은 금속 전극들(32)을 형성하는 단계에서 간단히 형성될 수 있어서 형성을 위한 추가적인 단계가 필요하지 않고, 따라서, 액정 패널 P2의 제조 비용의 증가 및 제조 단계들의 복잡성을 방지할 수 있다.
본 실시예에서, 패널측 마크(36) 및 TAB측 마크(39)는 정상 접속 위치에서라도 상술한 간격을 갖도록 형성된다. 그 결과, 액정 패널 P2 및 TAB 막(37) 중 하나만이 정렬 유니트에서 세트되거나 둘 다 정렬 유니트들에서 배치되는 경우에, 정렬 마크들(36 및 39) 중 하나는 카메라 인식 범위 밖의 다른 마크의 존재로 인해 인식된다. 이러한 경우에 마크들(36 및 39)이 정상 위치에서 간격을 갖도록 설계되지 않으면, 상술된 상태는 위치 정렬의 완료를 나타내기 위해 잘못 인식될 수 있다. 이 문제점은 본 실시예에서 제거될 수 있다.
또한, 본 실시예에서, 눈 관측 마크들(35 및 38)이 제공되어 위치 정렬 및 위치확인이 눈 관측에 의해 실행될 수 있다. 따라서, 결합 시에 눈 관측에 의해 자동 위치 정렬 및 위치 확인을 실행함으로써, 위치 정렬 정확성은 더 향상될 수 있다. 또한, 자동 정렬 마크들(36 및 36)이 예를 들어, 불완전한 형태로 인해 만족스럽게 인식될 수 없는 경우에도, 위치 정렬은 눈 관측에 의해 실행될 수 있다.
본 실시예에서, 액정 패널 P2 및 TAB 막(37) 간의 접속은 자동적으로 실행되어서, 생산 비용을 감소시킬 수 있다.
또한, 상술된 실시예들에서, 금속 전극들(특히 주변 영역들 외부의 전극들)은 필수적이지는 않지만 투명 전극들과 동일한 폭을 갖는다고 설명되었다. 그 대신, 금속 전극들은 투명 전극들의 모서리를 따라 일부만을 커버하도록 보다 작은 폭으로 형성될 수 있다. 또한, 급속 전극들을 갖고 있는 커버리지와 무관한 다수의 투명 전극들은 상술된 실시예들의 전극들과 상이할 수 있다. 상술된 실시예들에서, 영역 B(BR 및 BL 또는 B1 및 B2)에서 형성된 전극들은 더미 전극들로 설명되었지만 (액정) 패널을 구동하기 위해 사용될 수 있다. 그러나, 이 경우에, 예를 들어 다수의 전극들을 세트로서 사용하여 전극들의 저향률을 저하시키는 것이 바람직하다. 상술된 실시예들은 물론 필수적인 것은 아니지만 액정 디스플레이 장치에 응용될 수 있는 것으로 기술되었다. 본 발명은 투명 기판(제1 회로 기판) 및 외부 회로 기판(제2 회로 기판)의 접속을 포함하는 회로 어셈블리에 일반적으로 응용될 수 있다.
상술된 바와 같이, 본 발명에 따라, 제1 정렬 마크 및 제1 회로 기판의 졍렬 마크 주변의 영역간의 콘트라스트가 증가된다. 따라서, 제1 회로 기판 및 제2 회로 기판간의 위치 정렬은 정렬 마크가 수직 하강 조명 하에 인식될 때에도 쉬은 영상 인식으로 매우 정확하게 자동적으로 실행될 수 있다.
또한, 제1 회로 기판의 제1 정렬 마크의 이웃 영역이 투명하게 제조된 경우에, 투명 영역 및 제1 정렬 마크 사이의 콘트라스트는 상술된 효과를 더 보장하기 위해 더 증가되고, 제2 회로 기판 상의 제2 정렬 마크는 제1 회로 기판을 통해 인식되어서, 위치 정렬의 정확성을 더 증가시킬 수 있다.
또한, 제1 정렬 마크가 비광투과성이기 때문에, 눈 관측에 의한 위치 정렬 및 위치 확인이 쉬워진다. 그 결과, 눈 관측에 의한 자동-위치 정렬 및 위치 확인은 결합시 실행되어서, 회로 기판들 간의 위치 정렬의 정확성을 더 증가시킬 수 있다.
또한, 제1 회로 기판 및 제2 회로 기판이 정상적으로 정렬되고 서로 접속된 상태에서 제1 및 제2 정렬 마크들이 서로 중첩되지 않는 위치에서 형성되는 경우에, 적합한 접속을 위해 회로 기판들 모두의 정상 정렬된 상태를 쉽게 확인할 수 있다.
또한, 투명 전극 층 및 금속 전극 층의 적층 구조물로 제1 회로 기판 상에 전극들을 형성함으로써, 전극 저항률은 제1 회로 기판에 증가된 구동 속도를 제공하도록 저하될 수 있다. 이 실례에서, 제1 정렬 마크들 주변의 전극들이 투명 전극들로만 구성되면, 정렬 마크들 및 주변 영역간에 콘트라스트가 증가되어, 상술된 효과들이 보장된다. 상술된 제1 정렬 마크들은 금속 전극들과 동일한 물질로 이루어질 수 있어서, 정렬 마크들이 금속 전극들의 제조와 동시에 형성될 수 있어서, 추가적인 단계가 필요 없게 되고 제조 비용의 증가 및 제조 단계들의 복잡성을 방지할 수 있다.
한편, 제1 정렬 마크의 주변에 형성되는 투명 전극을 보다 큰 폭으로 형성함으로써, 투명 전극은 낮은 저항률을 가질 수 있고 금속 전극과 적층된 투명 전극과 유사한 구동 전극으로서 적합하게 사용될 수 있다.
또한, 액정 디스플레이 장치를 제조하기 위해 제1 회로 기판을 사용함으로써, 상술된 유익한 효과들을 갖는 액정 디스플레이 장치를 제공할 수 있다.
또한, 카메라 등을 사용하여 제1 및 제2 회로 기판들을 접속함으로써, 제조비용이 감소될 수 있다.

Claims (33)

  1. 다수의 제1 전극들을 그 위에 갖는 투명한 제1 기판; 및 다수의 제2 전극들을 그 위에 가지며, 서로 대응하는 제1 및 제2 전극들이 중첩하여 서로 전기적으로 접속되도록 상기 제1 기판과 적어도 부분적으로 중첩되어 있는 제2 기판을 구비하고 있으며, 상기 제1 전극은 광 투과층 (light-transmissive layer)과 상기 광 투과층에 적층된 불투명층(opaque layer)을 가지고 있고, 상기 제2 기판과 적어도 부분적으로 중첩된 제1 전극의 일부는 광 투과성 부를 포함하고 있으며, 상기 제1 또는 제2 기판은 상기 제1 전극의 상기 광 투과성 부에 해당하는 위치에 정렬 마크를 갖는 것을 특징으로 하는 회로 어셈블리.
  2. 제1항에 있어서, 상기 액정층은 투명 도체를 포함하며, 상기 불투명층은 금속을 포함하는 것을 특징으로 하는 회로 어셈블리.
  3. 제1항에 있어서, 상기 정렬 마크는 불투명층을 포함하는 것을 특징으로 하는 회로 어셈블리.
  4. 제1항에 있어서, 상기 광투과층은 금속 산화물을 포함하며, 상기 불투명층은 금속을 포함하는 것을 특징으로 하는 회로 어셈블리.
  5. 제1항에 있어서, 상기 제2기판은 제1 정렬 마크를 그 위에 가지고 있고, 상기 제1 기판은 상기 광 투과성 부의 주변에 제2 정렬 마크를 가지고 있는 것을 특징으로 하는 회로 어셈블리.
  6. 제1항에 있어서, 상기 제1 기판은 유리, 수정, 알루미나 및 수지로 구성되는 군으로부터 선택된 재료를 포함하는 것을 특징으로 하는 회로 어셈블리.
  7. 제1항에 있어서, 상기 제2기판은 가요성인 것을 특징으로 하는 회로 어셈블리.
  8. 제5항에 있어서, 상기 제1 정렬 마크 및 제2 정렬 마크는 상기 제1 및 제2 기판들이 서로 정상적으로 접속된 상태에서 서로 중첩되지 않는 위치에 배치되는 것을 특징으로 하는 회로 어셈블리.
  9. 제5항에 있어서, 상기 제2 정렬 마크 주변의 전극들은 투명 전극들만으로 구성되는 것을 특징으로 하는 회로 어셈블리.
  10. 제5항에 있어서, 상기 제2 정렬 마크 주변의 투명 전극은 다른 투명 전극들보다 폭이 더 크게 형성되는 것을 특징으로 하는 회로 어셈블리.
  11. 제1항에 있어서, 상기 제1 기판 및 상기 제2 기판은 전기 전도성 접착제로 서로 결합되는 것을 특징으로 하는 회로 어셈블리.
  12. 제1항에 있어서, 상기 제1 기판 및 상기 제2 기판은 비등방성 전기 전도성 접착제로 서로 결합되는 것을 특징으로 하는 회로 어셈블리.
  13. 제1항에 있어서, 상기 제1 전극에 접속된 상기 제2 전극의 일부는 상기 제2 기판에 가해진 외부 응력이 상기 제2 전극에 직접 가해지는 것을 방지하도록 상기 제2 기판으로부터 격리되는 것을 특징으로 하는 회로 어셈블리.
  14. 제1항에 있어서, 제1 다수(n)의 상기 제1 전극들은 전극 어레이(electrode array)를 형성하는 방향으로 배열되어 있고, 제2 다수(m)의 전극 어레이는 제1 기판 상에서 상기 방향으로 배열되어 있는 것을 특징으로 하는 회로 어셈블리.
  15. 제14항에 있어서, 각각의 전극 어레이는 상기 어레이의 양단에 산기 광투과성 부를 갖는 제1 전극을 포함하는 것을 특징으로 하는 회로 어셈블리.
  16. 제1항에 있어서, 상기 제1 전극의 상기 광투과성 부는 그 접속부에서의 상기 제1 전극의 폭의 적어도 두배에 해당하는 폭을 갖는 것을 특징으로 하는 회로 어셈블리.
  17. 제1항에 있어서, 상기 제1 전극들은 상기 광투과성 부가 없고 상기 제1 기판 상에 형성된 기능 디바이스(functional devices)에 접속된 제1 전극들 및 상기 광투과성 부를 가지고 상기 기능 디바이스에 접속되지 않은 제1 전극을 포함하는 것을 특징으로 하는 회로 어셈블리.
  18. 제1항에 있어서, 상기 제1 전극들은 상기 투명 부를 가지며 더미 전극(dummy electrode)으로서 작용하는 제1 전극을 포함하며, 더미 전극으로서 작용하는 제2 전극이 상기 제1 전극에 접속되어 있는 것을 특징으로 하는 회로 어셈블리.
  19. 제18항에 있어서, 양자 모두 더미 전극으로서 작용하는 상기 제1 전극과 상기 제2 전극은 비등방성 전도성 접착제로 서로 접속되는 것을 특징으로 하는 회로 어셈블리.
  20. 제1항에 있어서, 상기 제1 전극들은 상기 광투과성 부를 갖는 상기 제1 전극에 할당된 제1 길이, 및 상기 제1 길이의 적어도 10배이며 상기 광투과성 부가 없는 제1 전극들의 정렬을 위해 할당된 제2 길이를 포함하는 길이로 정렬되는 것을 특징으로 하는 회로 어셈블리.
  21. 제1항에 있어서, 상기 제1 전극은 5-800㎛의 폭을 갖는 것을 특징으로 하는 회로 어셈블리.
  22. 제21항에 있어서, 인접한 제1 전극쌍은 5-800㎛의 간격을 두고 배치되는 것을 특징으로 하는 회로 어셈블리.
  23. 제14항에 있어서, 인접한 전극쌍을 그들 사이에 간격을 두고 배치하여 상기 제1 기판상의 졍렬마크가 상기 간격의 절반의 영역 내에 배치되도록 한 것을 특징으로 하는 회로 어셈블리.
  24. 제1항에 따른 회로 어셈블리를 포함하는 디스플레이 장치.
  25. 제1항에 따른 회로 어셈블리를 포함하는 영상 센서(image sensor).
  26. 제1항에 따른 회로 어셈블리를 포함하는 발광 디바이스(light-emitting device).
  27. 제1항에 따른 회로 어셈블리를 포함하는 액정 디바이스.
  28. 광투과성 부를 갖는 제1 전극과 불투명 부를 갖는 제1 전극들을 포함하는 제1 전극군을 그 위에 갖는 광투과성 제1 기판을 제공하는 단계; 제2 전극군과 정렬 마크를 그 위에 갖는 제2 기판을 제공하는 단계; 제1 기판과 제2 기판을 그들 사이에 접착제를 배치하여 중첩시키는 단계; 상기 정렬 마크에 의해 상기 제1 기판과 상기 제2 기판을 위치 정렬하는 단계 ; 및 상기 제1 기판과 상기 제2 기판을 서로 결합시키는 단계를 구비하는 것을 특징으로 하는 회로 어셈블리.
  29. 제1항에 있어서, 상기 한쌍의 투명한 제1 기판은 서로 대향하여 배치되고 액정은 상기 한쌍의 제1 기판사이에 배치되어 액정 디스플레이 장치를 제공하며, 상기 제2 기판은 상기 액정 디스플레이 장치에 인가된 소정의 파형의 신호를 출력하여 디스플레이하도록 하는 구동 반도체 디바이스(drive semiconductor device)를 가지고 있는 것을 특징으로 하는 회로 어셈블리.
  30. 제29항에 있어서, 상기 제1 전극은 상기 정렬 마크의 주변에 투면 부만을 갖는 다수의 제1 전극들을 포함하며, 상기 제1 전극들에는 상기 액정 디스플레이 장치를 구동하기 위한 신호가 제공되지 않는 것을 특징으로 하는 회로 어셈블리.
  31. 제29항에 있어서, 상기 한쌍의 제1 기판들 사이에 배치된 상기 액정은 강유전성(ferroelectric) 액정인 것을 특징으로 하는 회로 어셈블리.
  32. 제29항에 있어서, 상기 제2 기판 및 상기 제1 기판은 비등방성 전기 전도성 접착제로 서로 결합되는 것을 특징으로 하는 회로 어셈블리.
  33. 제1 정렬 마크를 그 위에 갖는 투명한 제1 회로 기판을 소지하는 제1 정렬 유니트를 제공하는 단계; 제2 정렬 마크를 그 위에 갖는 투명한 제2회로 기판을 소지하는 제2 정렬 유니트를 제공하는 단계; 상기 제1 정렬 마크 및 상기 제2 졍렬 마크를 영상 인식하는 카메라를 제공하는 단계; 상기 제1 및 제2 정렬 마크사이의 편차를 계산하는 단계; 및 상기 계산된 편차에 근거하여 상기 제1 및 제2 정렬 유니트들 중 적어도 하나를 서로에 대해 이동하여 상기 제1 및 제2 회로 기판사이의 위치 정렬을 행하는 단계를 포함하고, 상기 카메라가 상기 제1 회로 기판을 통하여 상기 제2 정렬 마크를 인식하도록 배치되는 것을 특징으로 하는 위치 정렬 방법.
KR1019950044156A 1994-11-28 1995-11-28 회로 어셈블리 및 그 제조 방법 KR100193358B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29350894A JP3256391B2 (ja) 1994-11-28 1994-11-28 回路基板構造
JP94-293508 1994-11-28

Publications (2)

Publication Number Publication Date
KR960018724A KR960018724A (ko) 1996-06-17
KR100193358B1 true KR100193358B1 (ko) 1999-06-15

Family

ID=17795651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950044156A KR100193358B1 (ko) 1994-11-28 1995-11-28 회로 어셈블리 및 그 제조 방법

Country Status (5)

Country Link
US (1) US5729315A (ko)
EP (1) EP0715201A3 (ko)
JP (1) JP3256391B2 (ko)
KR (1) KR100193358B1 (ko)
CN (1) CN1064457C (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008072A (en) * 1995-12-27 1999-12-28 Industrial Technology Research Institute Tape automated bonding method
WO1997032235A1 (fr) * 1996-02-29 1997-09-04 Citizen Watch Co., Ltd. Structure d'electrodes de dispositif a cristaux liquides
JPH1062736A (ja) * 1996-08-21 1998-03-06 Sony Corp 液晶表示素子の製造方法および重ね合わせ装置
JP3503677B2 (ja) * 1997-02-19 2004-03-08 キヤノン株式会社 配線基板の接続方法および配線基板の接続装置
JPH10278280A (ja) * 1997-04-02 1998-10-20 Brother Ind Ltd インクジェットヘッドおよびその製造方法
JPH1140522A (ja) * 1997-07-17 1999-02-12 Rohm Co Ltd 半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたｉｃカード
JPH11102932A (ja) * 1997-07-30 1999-04-13 Seiko Epson Corp Ｉｃ実装構造、液晶装置及び電子機器
US6172878B1 (en) 1997-12-27 2001-01-09 Canon Kabushiki Kaisha Multi-element module and production process thereof
US6266119B1 (en) 1998-01-13 2001-07-24 Canon Kabushiki Kaisha Liquid crystal apparatus and production process thereof
JP3343071B2 (ja) * 1998-03-03 2002-11-11 富士写真フイルム株式会社 撮像素子の実装方法
KR100574278B1 (ko) * 1998-11-27 2006-09-22 삼성전자주식회사 테이프 캐리어 패키지 및 이를 이용한 액정표시기모듈
JP2000347207A (ja) * 1999-06-04 2000-12-15 Nec Corp 液晶表示装置及び液晶表示装置の製造方法
US6299713B1 (en) * 1999-07-15 2001-10-09 L. M. Bejtlich And Associates, Llc Optical radiation conducting zones and associated bonding and alignment systems
JP2001144197A (ja) * 1999-11-11 2001-05-25 Fujitsu Ltd 半導体装置、半導体装置の製造方法及び試験方法
US6384890B1 (en) * 1999-11-15 2002-05-07 National Semiconductor Corporation Connection assembly for reflective liquid crystal projection with branched PCB display
KR20020044833A (ko) * 2000-12-07 2002-06-19 박상규 유기발광소자 생산용 장비의 소자 정렬
TWI225175B (en) * 2000-12-26 2004-12-11 Hannstar Display Corp Inspection method for a liquid crystal display and its pin connection
TW556016B (en) * 2000-12-26 2003-10-01 Hannstar Display Corp Liquid crystal display and a method for detecting two connected pins thereof
JP3914732B2 (ja) * 2001-10-02 2007-05-16 鹿児島日本電気株式会社 回路基板の接続構造及び該接続構造を備えた液晶表示装置並びに液晶表示装置の実装方法
JP3963843B2 (ja) * 2002-03-22 2007-08-22 シャープ株式会社 回路基板の接続構造およびその形成方法、ならびに回路基板の接続構造を有する表示装置
KR100531590B1 (ko) * 2002-06-06 2005-11-28 알프스 덴키 가부시키가이샤 액정표시장치 및 액정표시장치의 제조방법
CN1308747C (zh) * 2003-04-23 2007-04-04 统宝光电股份有限公司 对位的结构与方法
JP4336151B2 (ja) * 2003-06-19 2009-09-30 シャープ株式会社 テープキャリア型の半導体装置
KR100583252B1 (ko) * 2003-12-29 2006-05-24 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
JP4024773B2 (ja) * 2004-03-30 2007-12-19 シャープ株式会社 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置
US7449284B2 (en) * 2004-05-11 2008-11-11 Miradia Inc. Method and structure for fabricating mechanical mirror structures using backside alignment techniques
JP2007335421A (ja) * 2004-10-01 2007-12-27 Sharp Corp 回路基板の接続構造及び回路基板の製造方法
KR101171178B1 (ko) * 2005-01-04 2012-08-06 삼성전자주식회사 커팅 패턴이 형성된 가요성 인쇄회로기판용 원판 및 이를커팅한 가요성 인쇄회로기판을 구비한 평판표시장치
JP4607612B2 (ja) 2005-02-09 2011-01-05 日東電工株式会社 配線回路基板およびその製造方法
JP2007042874A (ja) * 2005-08-03 2007-02-15 Fujikura Ltd プリント回路基板、並びに前記プリント回路基板の位置合わせ方法及びその装置
KR100660893B1 (ko) * 2005-11-22 2006-12-26 삼성전자주식회사 정렬 마크막을 구비하는 반도체 소자 및 그 제조 방법
JP2007234915A (ja) * 2006-03-02 2007-09-13 Sony Corp 配線基板、配線ケーブル、電子機器および配線接続方法
JP5247008B2 (ja) * 2006-06-07 2013-07-24 キヤノン株式会社 透過型の表示装置
JP5002226B2 (ja) * 2006-09-28 2012-08-15 株式会社フジクラ プリント回路基板の位置合わせ装置
JP5228869B2 (ja) * 2007-12-12 2013-07-03 日立化成株式会社 回路接続用接着フィルム、及び回路部材の位置識別用のマークを認識する方法
JP2009271383A (ja) * 2008-05-09 2009-11-19 Funai Electric Co Ltd 液晶表示装置及び液晶表示装置の製造方法
JP5233790B2 (ja) * 2009-03-26 2013-07-10 船井電機株式会社 液晶モジュール
KR101097306B1 (ko) * 2009-03-30 2011-12-23 삼성모바일디스플레이주식회사 얼라인 마크를 포함하는 디스플레이 장치
CN103293740B (zh) * 2013-03-29 2016-04-27 深超光电（深圳）有限公司 液晶显示面板
JP6286911B2 (ja) * 2013-07-26 2018-03-07 セイコーエプソン株式会社 実装構造、電気光学装置及び電子機器
CN103631042B (zh) * 2013-12-03 2016-04-13 合肥京东方光电科技有限公司 基板、显示屏以及检测基板上透明玻璃的方法
CN104661430A (zh) 2015-03-17 2015-05-27 京东方科技集团股份有限公司 一种对位标识、电路板和显示装置
JP2019139073A (ja) * 2018-02-09 2019-08-22 株式会社ジャパンディスプレイ 表示装置及び配線基板
WO2020194595A1 (ja) * 2019-03-27 2020-10-01 シャープ株式会社 フレキシブル表示基板の接続部の検査装置及びフレキシブル表示装置の製造方法
KR20210028773A (ko) * 2019-09-04 2021-03-15 삼성디스플레이 주식회사 표시 장치
CN110703479B (zh) * 2019-09-24 2022-03-29 上海中航光电子有限公司 显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2807350C2 (de) * 1977-03-02 1983-01-13 Sharp K.K., Osaka Flüssigkristall-Anzeigevorrichtung in Baueinheit mit einem integrierten Schaltkreis
FR2527385B1 (fr) * 1982-04-13 1987-05-22 Suwa Seikosha Kk Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor
JPS60177323A (ja) * 1984-02-23 1985-09-11 Sharp Corp 基板貼り合わせ精度のチエツク方法
JPS60238817A (ja) * 1984-05-12 1985-11-27 Citizen Watch Co Ltd 液晶表示装置
JPS61123868A (ja) * 1984-11-21 1986-06-11 キヤノン株式会社 パネル基板の位置合せ保証方法
US4832455A (en) * 1986-09-11 1989-05-23 Kabushiki Kaisha Toshia Liquid crystal apparatus having an anisotropic conductive layer between the lead electrodes of the liquid crystal device and the circuit board
JPH0831350B2 (ja) * 1989-10-03 1996-03-27 日本黒鉛工業株式会社 ファインピッチ用導電異方性ヒートシールコネクタ部材の製造法
JP2808483B2 (ja) * 1990-08-30 1998-10-08 キヤノン株式会社 液晶素子
JPH0540274A (ja) * 1990-09-13 1993-02-19 Canon Inc 液晶装置
JP2807336B2 (ja) * 1990-11-21 1998-10-08 東芝メカトロニクス株式会社 部品実装装置
US5386309A (en) * 1990-12-20 1995-01-31 Goldstar Co., Ltd. Liquid crystal display module with positioning marks on circuit substrate and heat seal
JPH0527251A (ja) * 1991-07-23 1993-02-05 Ricoh Co Ltd 液晶表示素子の電極接続装置
JPH0643471A (ja) * 1992-07-24 1994-02-18 Sanyo Electric Co Ltd 液晶表示装置

Also Published As

Publication number Publication date
JP3256391B2 (ja) 2002-02-12
EP0715201A3 (en) 1996-08-28
JPH08152646A (ja) 1996-06-11
US5729315A (en) 1998-03-17
KR960018724A (ko) 1996-06-17
EP0715201A2 (en) 1996-06-05
CN1131751A (zh) 1996-09-25
CN1064457C (zh) 2001-04-11

Similar Documents

Publication Publication Date Title
KR100193358B1 (ko) 회로 어셈블리 및 그 제조 방법
CN110133924B (zh) 显示设备
KR0127294B1 (ko) 기판상의 회로 장착 방법 및 상기 방법에 사용되는 회로기판
US6774971B2 (en) LCD with flexible connecting means to hard transparent circuit substrate
US8446556B2 (en) Flexible printed circuit and electric circuit structure
US7746093B2 (en) Driving chip package, display device including the same, and method of testing driving chip package
US6266119B1 (en) Liquid crystal apparatus and production process thereof
EP0352636B1 (en) Liquid crystal display device
JPH025375A (ja) 電子部品の実装方法
KR20130057225A (ko) 구동회로기판 및 이를 포함하는 액정표시장치
KR101458854B1 (ko) 연성 인쇄 회로 기판, 그의 제조 방법 및 그를 포함하는표시 장치
JPH05252344A (ja) 画像読み取り／表示装置
KR100266892B1 (ko) 표시 장치용 전기 회로 기판
US20080273157A1 (en) Display device having misalignment detection pattern for detecting misalignment between conductive layer and insulating layer
JPH09189916A (ja) 回路集合体及びそれを作製する方法
EP1477841A1 (en) Liquid crystal display device and manufacturing method thereof
JPH1154560A (ja) Ｉｃ実装方法、液晶表示装置及び電子機器
EP0344367B1 (en) Monolithic flat panel display apparatus
JP3879642B2 (ja) ハンダ印刷用マスク、配線基板及びその製造方法、電気光学装置及びその製造方法、並びに電子機器及びその製造方法
KR100964557B1 (ko) 연성회로기판, 이의 제조 방법 및 이를 이용한 베어 칩의실장방법
JP2002344097A (ja) 実装用基板及びこの基板を有する表示装置
JP3480293B2 (ja) 電子部品の実装装置、その実装方法および液晶パネルの製造方法
JPH11316554A (ja) 平面表示装置及びその製造方法
JP2509804B2 (ja) 表示装置
JP5115117B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20030124

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee