JP4336151B2 - テープキャリア型の半導体装置 - Google Patents
テープキャリア型の半導体装置 Download PDFInfo
- Publication number
- JP4336151B2 JP4336151B2 JP2003175096A JP2003175096A JP4336151B2 JP 4336151 B2 JP4336151 B2 JP 4336151B2 JP 2003175096 A JP2003175096 A JP 2003175096A JP 2003175096 A JP2003175096 A JP 2003175096A JP 4336151 B2 JP4336151 B2 JP 4336151B2
- Authority
- JP
- Japan
- Prior art keywords
- defective
- tape carrier
- semiconductor element
- tape
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/453—Leadframes comprising flexible metallic tapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/101—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
- H10W46/607—Located on parts of packages, e.g. on encapsulations or on package substrates
Landscapes
- Wire Bonding (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、テープキャリア型の半導体装置に関し、さらに詳しくは、長尺の絶縁性フレキシブルテープの一方側面に所定の金属配線パターンと半導体素子とが等間隔で連続的に設けられた、ＣＯＦ（Chip On FPC）と呼ばれるテープキャリア型の半導体装置に関する。
【０００２】
【従来の技術】
ＣＯＦは、携帯電話、ＰＤＡ（携帯情報端末）、ノートパソコン、液晶テレビなどのパネルに実装・搭載されるものであって、所定の金属配線パターンが等間隔で連続的に設けられた長尺の絶縁性フレキシブルテープ（テープキャリア）の一方側面に複数個の半導体素子が等間隔で連続的に実装されている。
【０００３】
その実装方法は、テープキャリアにおけるインナーリードと呼ばれる配線パターンの一部と半導体素子の電極とを、テープキャリアの配線パターンの裏面から加熱するとともに半導体素子の電極の裏面から加圧する、熱圧着処理によるものである。
【０００４】
半導体素子を実装した後は、テープキャリアと半導体素子との界面部に半導体素子の周辺から樹脂を注入して硬化させることで、半導体素子の表面を保護する。その後、テープキャリアにおけるアウターリードと呼ばれる外部出力端子の上にプローブピンを立てて、専用テスターにより良否判定テストを行う。
【０００５】
このテストで、複数のＣＯＦのそれぞれが良品であるか不良品であるかの判定がなされる。
【０００６】
そして、良品であると判定されたＣＯＦについては、図３に示すように、その外形領域（個片になったときのＣＯＦにおける所定の外形ライン６で囲まれた領域）の外側に、良品表示孔８と呼ばれる基材貫通孔を金型により開ける。
【０００７】
次いで、この良品表示孔８の有無によってＣＯＦの良否を所定の装置で判定する。そして、良品表示孔８の開いていない不良品については、図３に示すように、半導体素子２がある部分を中心にした半導体素子部打ち抜き孔９を別の金型で打ち抜く。その後、最終検査を経て、長尺テープをリールに巻いた状態でユーザーへ出荷している。
【０００８】
ユーザーは、ＣＯＦの入荷後に、金型により、長尺テープ状のＣＯＦを連続的に外形ライン６に沿って打ち抜くことで、図４に示すように、互いに切り離された個片にする。
【０００９】
外形ラインで打ち抜かれ個片化されたＣＯＦは、図３に示すような良品表示孔８による良否の判定ができないので、半導体素子部２が打ち抜かれているかどうかで（図４に示すように、良品は半導体素子部２が打ち抜かれないが、不良品は半導体素子部２がある部分を中心にした半導体素子部打ち抜き孔９が開けられる。）、その良否を判定する。そして、良品ＣＯＦのみについてその後の実装を行い、応用商品化している。
【００１０】
ところで、集積回路（ＩＣ）の良否判定の方法としては、例えば特許文献１に記載されたものがある。
【００１１】
【特許文献１】
特開昭６３−２８８０３８号公報
【００１２】
特許文献１に記載された「テープキャリア」の概要を説明する。
【００１３】
このテープキャリアは、絶縁性フイルムの金属配線パターンを有しない部分に遮光性パッドを形成し、この遮光性パッド領域に絶縁性フイルムを貫通して孔を設けることにより、ホト・センサーによる検出の誤認識を防ぐことを目的とするものである。
【００１４】
より具体的に説明すると、ＩＣ金属パッド８を設け、この上に貫通孔９ａを開ける。検出ミスのないパッドの大きさは、直径１mmの孔の大きさに対して２mm角以上の正方形であればよい。また、９ｂのように配線パターンの一部に孔を開けてもよい。この場合、パッド６は少し大きめにし、孔を開けた後でも電気テストを行うことができる。さらに、絶縁性フイルム１の色が比較的濃い場合は、孔の全周が金属でなくて一部だけが金属で覆われていてもよい。
【００１５】
以上のように構成することで、テープキャリア上に開けた孔の有無についてのホト・センサーによる検出を確実に行うことができるようになり、良品を除去したり、不良品を良品として扱ったりするミスがなくなる。
【００１６】
なお、ＩＣの良否が決定された後は、基材に貫通孔を形成し、その有無により良否を判断している。前記公報では、前記外形領域の外側または内側に貫通孔を形成している。
【００１７】
【発明が解決しようとする課題】
しかしながら、前記ＣＯＦは、前記のように、不良品については半導体素子２がある部分を中心にした半導体素子部打ち抜き孔９を打ち抜いて出荷されるが、半導体素子部打ち抜き孔９の打ち抜き金型は、共用化も可能とするため、半導体素子２の大きさが多少変わっても打ち抜けるように、大きめのサイズに設けられている。
【００１８】
ユーザー側では、長尺で入荷されたＣＯＦテープが、リール・トゥー・リールで搬送され、外形ライン６に沿って打ち抜くための金型によって連続して個片に打ち抜かれるが、薄い（一般に４０μｍ以下の厚み）テープ基材に大きめの半導体素子部打ち抜き孔９が連続状に設けられていると、個片化打ち抜き時にテープ歪みが起こって搬送が安定しなくなり、打ち抜き不良の発生するおそれが高くなってしまう。
【００１９】
また、前記ＣＯＦにあっては、外形ライン６で打ち抜かれて個片化された後には、図３に示すような良品表示孔８による良否の判定ができない。
【００２０】
一方、特許文献１の「テープキャリア」にあっては、ホト・センサーによる検出によるため、ホト・センサーを初めとする特別な装置が必要である。
【００２１】
本発明は、このような実情に鑑みてなされたものであり、その目的は、個片化打ち抜き不良の発生するおそれを防止することができるとともに、個片化の前後を問わず、良否の判定を目視のみによって容易に行うことのできるテープキャリア型の半導体装置を提供することにある。
【００２２】
【課題を解決するための手段】
本発明によれば、長尺の絶縁性フレキシブルテープの一方側面に所定の配線パターンと半導体素子とが連続的に複数設けられたテープキャリア型の半導体装置において、それぞれの半導体素子における個片化のため打ち抜きされる外形領域の内側における互いに対応する箇所に、その半導体素子が良品であることを表示するための貫通状良品表示孔またはその半導体素子が不良品であることを表示するための非貫通状ターゲットマークが設けられ、ターゲットマークは、配線パターンと同時に作成され、後にその全体を打ち抜くことで前記貫通状良品表示孔に変更することができるような大きさとされていることを特徴とするテープキャリア型の半導体装置が提供される。
【００２３】
ここで、それぞれの半導体素子における個片化のため打ち抜きされる外形領域（以下、単に「外形領域」ということがある）とは、長尺のテープから金型によって個片化打ち抜きされて個片になったときのそれぞれの半導体素子における仮想的な外形ライン（打ち抜き用ライン）で囲まれた領域をいう。
【００２４】
この外形領域の内側における互いに対応する箇所に、良品表示孔またはターゲットマークが設けられている。前者は、貫通状であって、その半導体素子が良品であることを表示するためのものである。後者は、非貫通状であって、その半導体素子が不良品であることを表示するためのものである。また、ターゲットマークは、所望により、金型打ち抜きなどで、後に良品表示孔に変更することができるように構成されている。
【００２５】
本発明のテープキャリア型の半導体装置によれば、従来のような、個片化打ち抜き時にテープ歪みが起こって搬送が安定しなくなり、打ち抜き不良の原因になる大きめの半導体素子部打ち抜き孔が設けられていないので、個片化打ち抜き不良の発生するおそれを防止することができる。また、良品表示孔またはターゲットマークがそれぞれの半導体素子における個片化のため打ち抜きされる外形領域の内側における互いに対応する箇所に設けられているので、従来のようなホト・センサーを初めとする特別な装置によることなく、個片化の前後を問わず、半導体素子の良否の判定を目視のみによって容易に行うことができる。
【００２６】
本発明において、半導体素子が不良品であることを表示するためのターゲットマークを貫通状に設けることなく、半導体素子が良品であることを表示するための良品表示孔を貫通状に設けた理由、言い換えれば、ターゲットマークを後に良品表示孔に変更することができるように構成した理由は、次のとおりである。すなわち、専用テスターにより良品判定テストを行う際におけるプローブピンのコンタクト不良などの、本来良品となるべき半導体素子が不良品と判定されてしまう不都合を、再テストでチェックした場合などに、改めて良品と判定して貫通状良品表示孔を設けることを可能にするためである。これにより、半導体素子部打ち抜き孔の打ち抜きが不要になり、１工程を省くこともできる。
【００２７】
本発明に係るテープキャリア型の半導体装置における絶縁性テープは、例えばポリイミド系のものが使われる。その厚さは、５μｍ〜４０μｍであるのが好ましい。５μｍに満たないときには強度が充分ではなく、一方、４０μｍを超えるときには製造工程での搬送性が悪くなるとともにコスト的にも不利であるからである。
【００２８】
良品表示孔は、その大きさがφ０.５mm〜φ３.０mmであるのが好ましい。φ０.５mmに満たないときには貫通状の孔が開いているのか疵がついているのかなどの判断が困難であり、φ３.０mmを超えるときにはそれぞれの半導体素子における外形領域の内側に良品表示孔を設ける際の位置決めに支障をきたすことがあるからである。
【００２９】
ターゲットマークは、銅箔を用いて、配線パターンを形成するのと同時にそれぞれの半導体素子における外形領域の内側における所定の箇所に形成し、配線パターンと同様のメッキ工程を行っておく。その大きさは例えば、良品表示孔のそれに対応するように、φ０.５mm〜φ３.０mmである。
【００３０】
ターゲットマークは、その表面が錫メッキまたは金メッキされているのが好ましい。その理由は、ポリイミド系のテープ基材は黄褐色であるため、銅箔の色ではテープ基材に近い色で、ターゲットマーク有無の判定は困難であるが、錫メッキまたは金メッキされたターゲットマークは、色がテープ基材とは異なり、識別が容易であるからである。また、その半導体素子が良品の場合にはこの部分に貫通孔を開けることにより、目視でもはっきり識別できるからでもある。
【００３１】
なお、このターゲットマークは、以下の実施の形態では×マークであるが、＋マーク、角マーク、円マークなど、任意のものでもよい。
【００３２】
【発明の実施の形態】
以下、本発明における１つの実施の形態について説明する。なお、この実施の形態によって本発明が限定されるものではない。
【００３３】
図１及び図２に本発明における１つの実施の形態を示す。図１は、本発明のテープキャリア型の半導体装置としてのＣＯＦテープを示している。
【００３４】
このＣＯＦテープのそれぞれの半導体素子における外形領域（外形ライン）６の内側には、その半導体素子が良品の場合にはφ０.５mm〜φ３.０mmの良品表示孔８が打ち抜かれて設けられ、不良品の場合にはφ０.５mm〜φ３.０mmの非貫通状のターゲットマーク７が設けられている。良品表示孔８およびターゲットマーク７は、図１に示されたように、半導体素子における外形領域の内側における互いに対応する箇所に設けられている。良品表示孔８およびターゲットマーク７により、それぞれの半導体素子の良否を判定することができる。
【００３５】
このＣＯＦに使われているテープ基材は、ポリイミド系で厚さが5μｍ〜４０μｍの絶縁材料の上に、接着剤を介さずに、5μｍ〜１２μｍの銅箔パターンが形成されている。銅箔パターンには、必要に応じて錫メッキや金メッキ処理が施されている。
【００３６】
半導体素子２の外部引出し電極には、次のようにして、バンプと呼ばれる突起電極が形成されている。
【００３７】
半導体素子２の電極形成面がテープキャリア１のインナーリードと相対するようにそれぞれを位置合わせし、テープキャリア１のインナーリード裏面側からヒートステージで加熱し、半導体素子電極の裏面上からインナーリードボンディング用ツールにて熱圧着し、半導体素子２のバンプとテープキャリア１のインナーリードとを接合する。
【００３８】
半導体素子２とテープキャリア１との間にできる隙間には、半導体素子２とテープキャリアの１との接合後にアンダーフィル樹脂が注入され、耐湿性及び機械的な強度向上が図られている。
【００３９】
テープキャリア１の外部出力端子５以外の部分には、ソルダーレジストと呼ばれる絶縁性材料が塗布されて、ソルダーレジスト被覆領域４が形成されている。このソルダーレジスト被覆領域４は、導電性異物がパターン上に直接乗ってショートすることを防ぐ役目をする。
【００４０】
完成したＣＯＦについては、長尺のテープ状態でテスター装置によって連続的に良否判定テストを行う。このテストは、テープキャリア１のアウターリード５の上にプローブピンを立て、電気的動作チェックを行うものである。
【００４１】
このテストによって良品と判定されたＣＯＦは、ＣＯＦ外形領域６の内側に設けられたターゲットマーク７を金型で打ち抜いて、貫通状の良品表示孔８を開ける。なお、このターゲットマーク７は、金型で打ち抜くべき位置を示すものであって、その形状は特に規定しない（ここでは×マークとしている）。
【００４２】
ターゲットマーク７は、銅箔を用いて、配線パターンを形成するのと同時にそれぞれのＣＯＦにおける外形領域６の内側に形成し、配線パターンと同様のメッキ工程を行っておく。その大きさは、ここではφ０.５mm〜φ３.０mmである。
【００４３】
ターゲットマーク７は、その表面が錫メッキまたは金メッキされている。その理由は、ポリイミド系のテープ基材は黄褐色であるため、銅箔の色ではテープ基材に近い色で、ターゲットマーク有無の判定は困難であるが、錫メッキまたは金メッキされたターゲットマーク７は、色がテープ基材とは異なり、識別が容易であるからである。また、その半導体素子２が良品の場合にはこの部分に貫通状の良品表示孔８を開けることにより、目視でもはっきり識別できるからでもある。
【００４４】
良否判定テストで不良品と判定されたＣＯＦに関しては、必要に応じて再テスト (不良率の高いロットまたはリールなどについての再テスト) を行う。そして、プローブピンのコンタクト不良などの、半導体素子２及びＣＯＦの作製上の不都合によらない要因で不良品となったＣＯＦ（本来良品であるＣＯＦ）の拾い上げを行う。
【００４５】
良品と判定されたＣＯＦについては、追加処理によって良品表示孔８の打ち抜きが行われる。その後、外観検査が行われ、出荷となる。
【００４６】
出荷されたＣＯＦ（リール状態のもの）は、テープキャリア１から打ち抜き金型装置で連続的に打ち抜かれる。その後、良品表示孔８の開いている良品のみ選別され、テープキャリア１のアウターリード５を搭載する製品の接続端子へ実装される。
【００４７】
【発明の効果】
本発明によれば、従来のような、個片化打ち抜き時にテープ歪みが起こって搬送が安定しなくなり、打ち抜き不良の原因になる大きめの半導体素子部打ち抜き孔が設けられていないので、個片化打ち抜き不良の発生するおそれを防止することができる。また、良品表示孔またはターゲットマークがそれぞれの半導体素子における個片化のため打ち抜きされる外形領域の内側における互いに対応する箇所に設けられているので、従来のようなホト・センサーを初めとする特別な装置によることなく、個片化の前後を問わず、半導体素子の良否の判定を目視のみによって容易に行うことができる。
【図面の簡単な説明】
【図１】図１は、本発明によるテープキャリア型の半導体装置における個片化前（外形打ち抜き前）の状態を示している平面図（左側2つは良品、右側1つは不良品）である。
【図２】図２は、本発明によるテープキャリア型の半導体装置における個片化後（外形打ち抜き後）の状態を示している平面図（左側は良品、右側は不良品）である。
【図３】図３は、従来のテープキャリア型の半導体装置における個片化前（外形打ち抜き前）の状態を示している平面図（左側2つは不良品、右側1つは良品）である。
【図４】図４は、従来のテープキャリア型の半導体装置における個片化後（外形打ち抜き後）の状態を示している平面図（左側は良品、右側は不良品）である。
【符号の説明】
１・・・テープキャリア
２・・・半導体素子
３・・・封止樹脂
４・・・ソルダーレジスト被覆領域
５・・・アウターリード（外部出力端子）
６・・・ＣＯＦの外形領域（外形ライン）
７・・・ターゲットマーク
８・・・良品表示孔
９・・・半導体素子部打ち抜き孔
【発明の属する技術分野】
本発明は、テープキャリア型の半導体装置に関し、さらに詳しくは、長尺の絶縁性フレキシブルテープの一方側面に所定の金属配線パターンと半導体素子とが等間隔で連続的に設けられた、ＣＯＦ（Chip On FPC）と呼ばれるテープキャリア型の半導体装置に関する。
【０００２】
【従来の技術】
ＣＯＦは、携帯電話、ＰＤＡ（携帯情報端末）、ノートパソコン、液晶テレビなどのパネルに実装・搭載されるものであって、所定の金属配線パターンが等間隔で連続的に設けられた長尺の絶縁性フレキシブルテープ（テープキャリア）の一方側面に複数個の半導体素子が等間隔で連続的に実装されている。
【０００３】
その実装方法は、テープキャリアにおけるインナーリードと呼ばれる配線パターンの一部と半導体素子の電極とを、テープキャリアの配線パターンの裏面から加熱するとともに半導体素子の電極の裏面から加圧する、熱圧着処理によるものである。
【０００４】
半導体素子を実装した後は、テープキャリアと半導体素子との界面部に半導体素子の周辺から樹脂を注入して硬化させることで、半導体素子の表面を保護する。その後、テープキャリアにおけるアウターリードと呼ばれる外部出力端子の上にプローブピンを立てて、専用テスターにより良否判定テストを行う。
【０００５】
このテストで、複数のＣＯＦのそれぞれが良品であるか不良品であるかの判定がなされる。
【０００６】
そして、良品であると判定されたＣＯＦについては、図３に示すように、その外形領域（個片になったときのＣＯＦにおける所定の外形ライン６で囲まれた領域）の外側に、良品表示孔８と呼ばれる基材貫通孔を金型により開ける。
【０００７】
次いで、この良品表示孔８の有無によってＣＯＦの良否を所定の装置で判定する。そして、良品表示孔８の開いていない不良品については、図３に示すように、半導体素子２がある部分を中心にした半導体素子部打ち抜き孔９を別の金型で打ち抜く。その後、最終検査を経て、長尺テープをリールに巻いた状態でユーザーへ出荷している。
【０００８】
ユーザーは、ＣＯＦの入荷後に、金型により、長尺テープ状のＣＯＦを連続的に外形ライン６に沿って打ち抜くことで、図４に示すように、互いに切り離された個片にする。
【０００９】
外形ラインで打ち抜かれ個片化されたＣＯＦは、図３に示すような良品表示孔８による良否の判定ができないので、半導体素子部２が打ち抜かれているかどうかで（図４に示すように、良品は半導体素子部２が打ち抜かれないが、不良品は半導体素子部２がある部分を中心にした半導体素子部打ち抜き孔９が開けられる。）、その良否を判定する。そして、良品ＣＯＦのみについてその後の実装を行い、応用商品化している。
【００１０】
ところで、集積回路（ＩＣ）の良否判定の方法としては、例えば特許文献１に記載されたものがある。
【００１１】
【特許文献１】
特開昭６３−２８８０３８号公報
【００１２】
特許文献１に記載された「テープキャリア」の概要を説明する。
【００１３】
このテープキャリアは、絶縁性フイルムの金属配線パターンを有しない部分に遮光性パッドを形成し、この遮光性パッド領域に絶縁性フイルムを貫通して孔を設けることにより、ホト・センサーによる検出の誤認識を防ぐことを目的とするものである。
【００１４】
より具体的に説明すると、ＩＣ金属パッド８を設け、この上に貫通孔９ａを開ける。検出ミスのないパッドの大きさは、直径１mmの孔の大きさに対して２mm角以上の正方形であればよい。また、９ｂのように配線パターンの一部に孔を開けてもよい。この場合、パッド６は少し大きめにし、孔を開けた後でも電気テストを行うことができる。さらに、絶縁性フイルム１の色が比較的濃い場合は、孔の全周が金属でなくて一部だけが金属で覆われていてもよい。
【００１５】
以上のように構成することで、テープキャリア上に開けた孔の有無についてのホト・センサーによる検出を確実に行うことができるようになり、良品を除去したり、不良品を良品として扱ったりするミスがなくなる。
【００１６】
なお、ＩＣの良否が決定された後は、基材に貫通孔を形成し、その有無により良否を判断している。前記公報では、前記外形領域の外側または内側に貫通孔を形成している。
【００１７】
【発明が解決しようとする課題】
しかしながら、前記ＣＯＦは、前記のように、不良品については半導体素子２がある部分を中心にした半導体素子部打ち抜き孔９を打ち抜いて出荷されるが、半導体素子部打ち抜き孔９の打ち抜き金型は、共用化も可能とするため、半導体素子２の大きさが多少変わっても打ち抜けるように、大きめのサイズに設けられている。
【００１８】
ユーザー側では、長尺で入荷されたＣＯＦテープが、リール・トゥー・リールで搬送され、外形ライン６に沿って打ち抜くための金型によって連続して個片に打ち抜かれるが、薄い（一般に４０μｍ以下の厚み）テープ基材に大きめの半導体素子部打ち抜き孔９が連続状に設けられていると、個片化打ち抜き時にテープ歪みが起こって搬送が安定しなくなり、打ち抜き不良の発生するおそれが高くなってしまう。
【００１９】
また、前記ＣＯＦにあっては、外形ライン６で打ち抜かれて個片化された後には、図３に示すような良品表示孔８による良否の判定ができない。
【００２０】
一方、特許文献１の「テープキャリア」にあっては、ホト・センサーによる検出によるため、ホト・センサーを初めとする特別な装置が必要である。
【００２１】
本発明は、このような実情に鑑みてなされたものであり、その目的は、個片化打ち抜き不良の発生するおそれを防止することができるとともに、個片化の前後を問わず、良否の判定を目視のみによって容易に行うことのできるテープキャリア型の半導体装置を提供することにある。
【００２２】
【課題を解決するための手段】
本発明によれば、長尺の絶縁性フレキシブルテープの一方側面に所定の配線パターンと半導体素子とが連続的に複数設けられたテープキャリア型の半導体装置において、それぞれの半導体素子における個片化のため打ち抜きされる外形領域の内側における互いに対応する箇所に、その半導体素子が良品であることを表示するための貫通状良品表示孔またはその半導体素子が不良品であることを表示するための非貫通状ターゲットマークが設けられ、ターゲットマークは、配線パターンと同時に作成され、後にその全体を打ち抜くことで前記貫通状良品表示孔に変更することができるような大きさとされていることを特徴とするテープキャリア型の半導体装置が提供される。
【００２３】
ここで、それぞれの半導体素子における個片化のため打ち抜きされる外形領域（以下、単に「外形領域」ということがある）とは、長尺のテープから金型によって個片化打ち抜きされて個片になったときのそれぞれの半導体素子における仮想的な外形ライン（打ち抜き用ライン）で囲まれた領域をいう。
【００２４】
この外形領域の内側における互いに対応する箇所に、良品表示孔またはターゲットマークが設けられている。前者は、貫通状であって、その半導体素子が良品であることを表示するためのものである。後者は、非貫通状であって、その半導体素子が不良品であることを表示するためのものである。また、ターゲットマークは、所望により、金型打ち抜きなどで、後に良品表示孔に変更することができるように構成されている。
【００２５】
本発明のテープキャリア型の半導体装置によれば、従来のような、個片化打ち抜き時にテープ歪みが起こって搬送が安定しなくなり、打ち抜き不良の原因になる大きめの半導体素子部打ち抜き孔が設けられていないので、個片化打ち抜き不良の発生するおそれを防止することができる。また、良品表示孔またはターゲットマークがそれぞれの半導体素子における個片化のため打ち抜きされる外形領域の内側における互いに対応する箇所に設けられているので、従来のようなホト・センサーを初めとする特別な装置によることなく、個片化の前後を問わず、半導体素子の良否の判定を目視のみによって容易に行うことができる。
【００２６】
本発明において、半導体素子が不良品であることを表示するためのターゲットマークを貫通状に設けることなく、半導体素子が良品であることを表示するための良品表示孔を貫通状に設けた理由、言い換えれば、ターゲットマークを後に良品表示孔に変更することができるように構成した理由は、次のとおりである。すなわち、専用テスターにより良品判定テストを行う際におけるプローブピンのコンタクト不良などの、本来良品となるべき半導体素子が不良品と判定されてしまう不都合を、再テストでチェックした場合などに、改めて良品と判定して貫通状良品表示孔を設けることを可能にするためである。これにより、半導体素子部打ち抜き孔の打ち抜きが不要になり、１工程を省くこともできる。
【００２７】
本発明に係るテープキャリア型の半導体装置における絶縁性テープは、例えばポリイミド系のものが使われる。その厚さは、５μｍ〜４０μｍであるのが好ましい。５μｍに満たないときには強度が充分ではなく、一方、４０μｍを超えるときには製造工程での搬送性が悪くなるとともにコスト的にも不利であるからである。
【００２８】
良品表示孔は、その大きさがφ０.５mm〜φ３.０mmであるのが好ましい。φ０.５mmに満たないときには貫通状の孔が開いているのか疵がついているのかなどの判断が困難であり、φ３.０mmを超えるときにはそれぞれの半導体素子における外形領域の内側に良品表示孔を設ける際の位置決めに支障をきたすことがあるからである。
【００２９】
ターゲットマークは、銅箔を用いて、配線パターンを形成するのと同時にそれぞれの半導体素子における外形領域の内側における所定の箇所に形成し、配線パターンと同様のメッキ工程を行っておく。その大きさは例えば、良品表示孔のそれに対応するように、φ０.５mm〜φ３.０mmである。
【００３０】
ターゲットマークは、その表面が錫メッキまたは金メッキされているのが好ましい。その理由は、ポリイミド系のテープ基材は黄褐色であるため、銅箔の色ではテープ基材に近い色で、ターゲットマーク有無の判定は困難であるが、錫メッキまたは金メッキされたターゲットマークは、色がテープ基材とは異なり、識別が容易であるからである。また、その半導体素子が良品の場合にはこの部分に貫通孔を開けることにより、目視でもはっきり識別できるからでもある。
【００３１】
なお、このターゲットマークは、以下の実施の形態では×マークであるが、＋マーク、角マーク、円マークなど、任意のものでもよい。
【００３２】
【発明の実施の形態】
以下、本発明における１つの実施の形態について説明する。なお、この実施の形態によって本発明が限定されるものではない。
【００３３】
図１及び図２に本発明における１つの実施の形態を示す。図１は、本発明のテープキャリア型の半導体装置としてのＣＯＦテープを示している。
【００３４】
このＣＯＦテープのそれぞれの半導体素子における外形領域（外形ライン）６の内側には、その半導体素子が良品の場合にはφ０.５mm〜φ３.０mmの良品表示孔８が打ち抜かれて設けられ、不良品の場合にはφ０.５mm〜φ３.０mmの非貫通状のターゲットマーク７が設けられている。良品表示孔８およびターゲットマーク７は、図１に示されたように、半導体素子における外形領域の内側における互いに対応する箇所に設けられている。良品表示孔８およびターゲットマーク７により、それぞれの半導体素子の良否を判定することができる。
【００３５】
このＣＯＦに使われているテープ基材は、ポリイミド系で厚さが5μｍ〜４０μｍの絶縁材料の上に、接着剤を介さずに、5μｍ〜１２μｍの銅箔パターンが形成されている。銅箔パターンには、必要に応じて錫メッキや金メッキ処理が施されている。
【００３６】
半導体素子２の外部引出し電極には、次のようにして、バンプと呼ばれる突起電極が形成されている。
【００３７】
半導体素子２の電極形成面がテープキャリア１のインナーリードと相対するようにそれぞれを位置合わせし、テープキャリア１のインナーリード裏面側からヒートステージで加熱し、半導体素子電極の裏面上からインナーリードボンディング用ツールにて熱圧着し、半導体素子２のバンプとテープキャリア１のインナーリードとを接合する。
【００３８】
半導体素子２とテープキャリア１との間にできる隙間には、半導体素子２とテープキャリアの１との接合後にアンダーフィル樹脂が注入され、耐湿性及び機械的な強度向上が図られている。
【００３９】
テープキャリア１の外部出力端子５以外の部分には、ソルダーレジストと呼ばれる絶縁性材料が塗布されて、ソルダーレジスト被覆領域４が形成されている。このソルダーレジスト被覆領域４は、導電性異物がパターン上に直接乗ってショートすることを防ぐ役目をする。
【００４０】
完成したＣＯＦについては、長尺のテープ状態でテスター装置によって連続的に良否判定テストを行う。このテストは、テープキャリア１のアウターリード５の上にプローブピンを立て、電気的動作チェックを行うものである。
【００４１】
このテストによって良品と判定されたＣＯＦは、ＣＯＦ外形領域６の内側に設けられたターゲットマーク７を金型で打ち抜いて、貫通状の良品表示孔８を開ける。なお、このターゲットマーク７は、金型で打ち抜くべき位置を示すものであって、その形状は特に規定しない（ここでは×マークとしている）。
【００４２】
ターゲットマーク７は、銅箔を用いて、配線パターンを形成するのと同時にそれぞれのＣＯＦにおける外形領域６の内側に形成し、配線パターンと同様のメッキ工程を行っておく。その大きさは、ここではφ０.５mm〜φ３.０mmである。
【００４３】
ターゲットマーク７は、その表面が錫メッキまたは金メッキされている。その理由は、ポリイミド系のテープ基材は黄褐色であるため、銅箔の色ではテープ基材に近い色で、ターゲットマーク有無の判定は困難であるが、錫メッキまたは金メッキされたターゲットマーク７は、色がテープ基材とは異なり、識別が容易であるからである。また、その半導体素子２が良品の場合にはこの部分に貫通状の良品表示孔８を開けることにより、目視でもはっきり識別できるからでもある。
【００４４】
良否判定テストで不良品と判定されたＣＯＦに関しては、必要に応じて再テスト (不良率の高いロットまたはリールなどについての再テスト) を行う。そして、プローブピンのコンタクト不良などの、半導体素子２及びＣＯＦの作製上の不都合によらない要因で不良品となったＣＯＦ（本来良品であるＣＯＦ）の拾い上げを行う。
【００４５】
良品と判定されたＣＯＦについては、追加処理によって良品表示孔８の打ち抜きが行われる。その後、外観検査が行われ、出荷となる。
【００４６】
出荷されたＣＯＦ（リール状態のもの）は、テープキャリア１から打ち抜き金型装置で連続的に打ち抜かれる。その後、良品表示孔８の開いている良品のみ選別され、テープキャリア１のアウターリード５を搭載する製品の接続端子へ実装される。
【００４７】
【発明の効果】
本発明によれば、従来のような、個片化打ち抜き時にテープ歪みが起こって搬送が安定しなくなり、打ち抜き不良の原因になる大きめの半導体素子部打ち抜き孔が設けられていないので、個片化打ち抜き不良の発生するおそれを防止することができる。また、良品表示孔またはターゲットマークがそれぞれの半導体素子における個片化のため打ち抜きされる外形領域の内側における互いに対応する箇所に設けられているので、従来のようなホト・センサーを初めとする特別な装置によることなく、個片化の前後を問わず、半導体素子の良否の判定を目視のみによって容易に行うことができる。
【図面の簡単な説明】
【図１】図１は、本発明によるテープキャリア型の半導体装置における個片化前（外形打ち抜き前）の状態を示している平面図（左側2つは良品、右側1つは不良品）である。
【図２】図２は、本発明によるテープキャリア型の半導体装置における個片化後（外形打ち抜き後）の状態を示している平面図（左側は良品、右側は不良品）である。
【図３】図３は、従来のテープキャリア型の半導体装置における個片化前（外形打ち抜き前）の状態を示している平面図（左側2つは不良品、右側1つは良品）である。
【図４】図４は、従来のテープキャリア型の半導体装置における個片化後（外形打ち抜き後）の状態を示している平面図（左側は良品、右側は不良品）である。
【符号の説明】
１・・・テープキャリア
２・・・半導体素子
３・・・封止樹脂
４・・・ソルダーレジスト被覆領域
５・・・アウターリード（外部出力端子）
６・・・ＣＯＦの外形領域（外形ライン）
７・・・ターゲットマーク
８・・・良品表示孔
９・・・半導体素子部打ち抜き孔
Claims (4)
- 長尺の絶縁性フレキシブルテープの一方側面に所定の配線パターンと半導体素子とが連続的に複数設けられたテープキャリア型の半導体装置において、
それぞれの半導体素子における個片化のため打ち抜きされる外形領域の内側における互いに対応する箇所に、その半導体素子が良品であることを表示するための貫通状良品表示孔またはその半導体素子が不良品であることを表示するための非貫通状ターゲットマークが設けられ、ターゲットマークは、配線パターンと同時に作成され、後にその全体を打ち抜くことで前記貫通状良品表示孔に変更することができるような大きさとされていることを特徴とするテープキャリア型の半導体装置。 - テープは、その厚さが５μｍ〜４０μｍであることを特徴とする請求項１記載のテープキャリア型の半導体装置。
- 良品表示孔およびターゲットマークは、それらの大きさがφ０.５mm〜φ３.０mmであることを特徴とする請求項１記載のテープキャリア型の半導体装置。
- ターゲットマークは、その表面が錫メッキまたは金メッキされていることを特徴とする請求項１記載のテープキャリア型の半導体装置
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003175096A JP4336151B2 (ja) | 2003-06-19 | 2003-06-19 | テープキャリア型の半導体装置 |
| TW093117348A TWI248146B (en) | 2003-06-19 | 2004-06-16 | Tape carrier type semiconductor device and method of producing the same |
| KR1020040044895A KR100572652B1 (ko) | 2003-06-19 | 2004-06-17 | 테이프 캐리어형 반도체 장치 및 그 제조 방법 |
| CNB2004100600168A CN100524727C (zh) | 2003-06-19 | 2004-06-18 | 卷带型半导体器件及其制造方法 |
| US10/870,941 US7393754B2 (en) | 2003-06-19 | 2004-06-21 | Tape carrier type semiconductor device and method of producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003175096A JP4336151B2 (ja) | 2003-06-19 | 2003-06-19 | テープキャリア型の半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005012017A JP2005012017A (ja) | 2005-01-13 |
| JP4336151B2 true JP4336151B2 (ja) | 2009-09-30 |
Family
ID=33516220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003175096A Expired - Lifetime JP4336151B2 (ja) | 2003-06-19 | 2003-06-19 | テープキャリア型の半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7393754B2 (ja) |
| JP (1) | JP4336151B2 (ja) |
| KR (1) | KR100572652B1 (ja) |
| CN (1) | CN100524727C (ja) |
| TW (1) | TWI248146B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100793068B1 (ko) * | 2005-03-07 | 2008-01-10 | 엘지전자 주식회사 | 더미 패턴을 이용한 티씨피 제조 방법 및 그 더미 패턴 필름 |
| US7904855B2 (en) * | 2006-04-14 | 2011-03-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for partially removing circuit patterns from a multi-project wafer |
| KR100787002B1 (ko) * | 2007-05-23 | 2007-12-18 | 산양전기주식회사 | 복수개의 보조테이프가 배열된 캐리어테이프 및 이를이용한 ｆｐｃｂ 보조테이프 부착방법 |
| JP4460015B2 (ja) | 2007-11-09 | 2010-05-12 | シャープ株式会社 | 半導体装置の梱包構造、および半導体装置の梱包方法 |
| JP5285441B2 (ja) * | 2009-01-09 | 2013-09-11 | 日東電工株式会社 | 配線回路基板集合体シート |
| KR101032228B1 (ko) * | 2009-08-27 | 2011-05-02 | 삼성전기주식회사 | 다층 회로 기판 및 이를 포함하는 카메라 모듈 |
| CN103605221B (zh) * | 2013-11-21 | 2016-03-02 | 深圳市华星光电技术有限公司 | 软板上芯片卷带及对应的软板上芯片的压接方法 |
| KR102662960B1 (ko) * | 2016-06-30 | 2024-05-02 | 엘지디스플레이 주식회사 | 면적이 감소된 연성필름 및 이를 구비한 표시장치 |
| CN110797323A (zh) * | 2019-11-08 | 2020-02-14 | 江苏上达电子有限公司 | 一种cof卷带及其制造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6328803A (ja) | 1986-07-21 | 1988-02-06 | Tokyo Tungsten Co Ltd | 予備焼結炉 |
| JPH02271545A (ja) | 1989-04-13 | 1990-11-06 | Seiko Epson Corp | 半導体装置 |
| JPH03104252A (ja) * | 1989-09-19 | 1991-05-01 | Seiko Epson Corp | テープキャリアの製造方法 |
| JPH03104249A (ja) * | 1989-09-19 | 1991-05-01 | Seiko Epson Corp | インナーリードのボンディング装置 |
| JP3104249B2 (ja) * | 1990-10-17 | 2000-10-30 | オムロン株式会社 | フィードバック制御装置 |
| JPH0521536A (ja) * | 1991-07-12 | 1993-01-29 | Hitachi Cable Ltd | Ｔａｂ用テープキヤリアー |
| JP3256391B2 (ja) * | 1994-11-28 | 2002-02-12 | キヤノン株式会社 | 回路基板構造 |
| JPH0955407A (ja) * | 1995-08-17 | 1997-02-25 | Mitsubishi Electric Corp | テープキャリア構造 |
| EP1524694A1 (en) * | 1997-07-18 | 2005-04-20 | Hitachi Chemical Co., Ltd. | Punched adhesive tape for semiconductor, method of manufacturing lead frame with the adhesive tape, lead frame with the adhesive tape, and semiconductor device comprising the lead frame |
| US6788091B1 (en) * | 2001-11-05 | 2004-09-07 | Lsi Logic Corporation | Method and apparatus for automatic marking of integrated circuits in wafer scale testing |
| JP2004235227A (ja) * | 2003-01-28 | 2004-08-19 | Mitsui Mining & Smelting Co Ltd | 電子部品実装用フィルムキャリアテープ、および電子部品実装用フィルムキャリアテープの最終不良マーキング方法 |
-
2003
- 2003-06-19 JP JP2003175096A patent/JP4336151B2/ja not_active Expired - Lifetime
-
2004
- 2004-06-16 TW TW093117348A patent/TWI248146B/zh not_active IP Right Cessation
- 2004-06-17 KR KR1020040044895A patent/KR100572652B1/ko not_active Expired - Fee Related
- 2004-06-18 CN CNB2004100600168A patent/CN100524727C/zh not_active Expired - Lifetime
- 2004-06-21 US US10/870,941 patent/US7393754B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US7393754B2 (en) | 2008-07-01 |
| KR100572652B1 (ko) | 2006-04-24 |
| CN100524727C (zh) | 2009-08-05 |
| US20040256702A1 (en) | 2004-12-23 |
| CN1574342A (zh) | 2005-02-02 |
| JP2005012017A (ja) | 2005-01-13 |
| TWI248146B (en) | 2006-01-21 |
| KR20040111102A (ko) | 2004-12-31 |
| TW200507130A (en) | 2005-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3536728B2 (ja) | 半導体装置及びテープキャリア並びにそれらの製造方法、回路基板、電子機器並びにテープキャリア製造装置 | |
| KR100681772B1 (ko) | 반도체 시험 방법 및 반도체 시험 장치 | |
| JP4336151B2 (ja) | テープキャリア型の半導体装置 | |
| US20050200363A1 (en) | Electrical inspection method and apparatus for printed wiring board for the electronic component mounting, and computer-readable recording medium | |
| JP4481111B2 (ja) | 導体パターンの電気検査用前処理方法、導体パターンの電気検査方法、導体パターンの電気検査用前処理装置、導体パターンの電気検査装置、検査済みプリント配線板、及び検査済み半導体装置 | |
| US7667141B2 (en) | Flexible printed circuit layout and method thereof | |
| CN109427726A (zh) | 电子封装结构及其封装基板与制法 | |
| JP2004235227A (ja) | 電子部品実装用フィルムキャリアテープ、および電子部品実装用フィルムキャリアテープの最終不良マーキング方法 | |
| JP2007142131A (ja) | 基板および半導体装置 | |
| JP3604355B2 (ja) | 電子部品実装用フィルムキャリアテープの検査方法及び検査装置 | |
| JPH03104252A (ja) | テープキャリアの製造方法 | |
| KR100378093B1 (ko) | 반도체 패키지용 회로기판 및 이를 이용한 불량 회로기판의 감지방법 | |
| JP2012069852A (ja) | Ｔａｂテープおよびその製造方法 | |
| JPS6234141B2 (ja) | ||
| JPH10333167A (ja) | 液晶表示パネルの製造方法、液晶表示パネルおよび液晶表示装置 | |
| KR100835431B1 (ko) | 반도체 패키지를 테스트하는 방법 | |
| JPH06174774A (ja) | Ｔａｂフィルムキャリアテープの電気検査方法 | |
| US8164168B2 (en) | Semiconductor package | |
| JPH0477680A (ja) | Ｔａｂテープの検査方法 | |
| CN204968215U (zh) | 电路板结构 | |
| JP2778602B2 (ja) | 半田ブリッジの検出方法及び装置 | |
| CN101212857A (zh) | 一种可辨识生产信息的印刷电路板 | |
| JP2009164342A (ja) | フレキシブルプリント配線基板 | |
| JPH03254148A (ja) | 電子部品搭載用基板のガードリング | |
| JPH03195034A (ja) | フィルムキャリアテープ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070529 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070727 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070925 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20071019 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090529 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090626 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4336151 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |