JP2012069852A - Ｔａｂテープおよびその製造方法 - Google Patents

Abstract

【課題】異なるテストパッド数のＴＡＢテープであっても、同一の仕様のプローブカードを共用することを可能にする。
【解決手段】絶縁基板２上に形成されるリード４ａ，４ｂとリード４ａ，４ｂの外部接続用端子６ａ，６ｂに接続され所定の配列で配置される電気検査用のテストパッド７ａ，７ｂとを有するＴＡＢテープ１において、テストパッド７ｂの配列方向の端部の更に外側に、前記リードに接続されないダミーテストパッド８が、テストパッド７ｂと同一配列で配置されている。
【選択図】図１

Description

本発明はＴＡＢテープおよびその製造方法に関し、特に、電気検査用のテストパッドを備えるＴＡＢテープおよびその製造方法に関する。

ＴＡＢ（Tape Automated Bonding）テープ、特に配線のさらなるファイン化等に優れるＣＯＦ（Chip On Film）方式のＴＡＢテープは、近年、例えば、液晶表示装置（ＬＣＤ；Liquid Crystal Display device）における液晶ドライバー用半導体装置の実装に広く採
用されている。

従来の液晶ドライバー用のＣＯＦ方式のＴＡＢテープ１０１は、図４に示すように、絶縁基板１０２上に、インナーリード１０５及びアウターリード１０６を有するリード１０４を含む配線パターン１０３が形成される。さらに、インナーリード１０５及びアウターリード１０６を除いたリード１０４上には、絶縁性および機械的強度の補強のために、絶縁保護層１０９が形成される。
配線パターン１０３の形成に際して、各リード１０４の末端に、図４および図４の要部拡大図である図５に示すように、電気検査用のテストパッド１０７が所定の配列で形成される（例えば、特許文献１参照）。

テストパッド１０７は、ＴＡＢテープ１０１上に半導体チップを実装した後の電気検査に用いられる。この電気検査では、プローブカードのプローブ（探針）をテストパッド１０７に接触させて、リード１０４のショートや断線を検査するとともに、ＴＡＢテープ１０１のインナーリード１０５に接続されて実装される半導体チップの動作を検査する。

特開２００４−１７２４４２号公報

上述した電気検査においては、ＴＡＢテープ１０１上に形成された全てのテストパッド１０７のそれぞれに対して、プローブカードのプローブを接触させることにより、電気的特性を検査することが可能となる。ここで、複数のテストパッド１０７は、図４、図５に示すように、ＴＡＢテープ１０１上のリード１０４の末端にそれぞれ形成されており、入力側、出力側のテストパッド１０７の数は、入力側、出力側のアウターリード１０６それぞれと同じ数である。また、電気検査に使用されるプローブカードは、各ＴＡＢテープのテストパッド１０７の数及び配置に対応したプローブを有し、ＴＡＢテープごとに専用のプローブカードを使用している。

ところで、近年、ＬＣＤの画面表示機能（高精細化、応答性、フルカラー化等）の向上に伴い、半導体チップの入・出力端子の数は増加する傾向にある。このため、ＴＡＢテープのテストパッドの数も増加しており、テストパッドの数が異なるＴＡＢテープごとに専用のプローブカードをそれぞれ製作している。

しかしながら、テストパッドの数が異なるＴＡＢテープごとに専用のプローブカードを製作することは製作する時間を要する上にコスト的にも不経済である。

本発明の目的は、テストパッド数の異なるＴＡＢテープであっても、同じ仕様のプローブカードを共用して電気検査が可能なＴＡＢテープおよびその製造方法を提供することにある。

本発明の一実施の態様によれば、絶縁基板上に形成されるリードと前記リードの外部接続用端子に接続され所定の配列で配置される電気検査用のテストパッドとを有するＴＡＢテープにおいて、前記テストパッドの配列方向の端部の更に外側に、前記外部接続用端子に接続されないダミーテストパッドが、前記テストパッドと同一配列で配置されているＴＡＢテープが提供される。

上記ＴＡＢテープにおいて、前記ダミーテストパッドが前記テストパッドの配列方向の両端部の更に外側にそれぞれ配置され、前記ダミーテストパッドの内側にある前記テストパッドに接続された前記リードに沿って、前記ダミーテストパッドに接続されるダミーリードが形成されていることが好ましい。

本発明の他の実施の態様によれば、絶縁基板上に形成されるリードと前記リードの外部接続用端子に接続され所定の配列で配置される電気検査用のテストパッドとを有する配線パターンを形成するパターン形成工程を含むＴＡＢテープの製造方法において、前記パターン形成工程では、前記テストパッドの配列方向の端部の更に外側に、前記外部接続用端子に接続されないダミーテストパッドを、前記テストパッドと同一配列で形成するＴＡＢテープの製造方法が提供される。

本発明によれば、テストパッド数の異なるＴＡＢテープであっても、同じ仕様のプローブカードを共用して電気検査が行うことができる。

本発明の一実施形態に係るＴＡＢテープの平面図である。 図１のＴＡＢテープにおけるテストパッド領域及びその周辺の一部を拡大した拡大図である。 本発明の他の実施形態に係るＴＡＢテープの平面図である。 従来のＴＡＢテープの平面図である。 図４のＴＡＢテープにおけるテストパッド領域及びその周辺の一部を拡大した拡大図である。

以下、本発明の実施形態に係るＴＡＢテープおよびその製造方法について、図面を参照して説明する。

［ＴＡＢテープ］
図１に、本発明の一実施形態に係るＴＡＢテープ１の平面図を示す。本実施形態のＴＡＢテープ１は、ＣＯＦ方式のＴＡＢテープであって、ポリイミドフィルム等からなる絶縁基板２上には、配線パターンとして、入力側リード４ａと出力側リード４ｂとから構成されるリードが形成されている。入力側リード４ａのインナーリード５ａとアウターリード６ａ、および出力側リード４ｂのインナーリード５ｂ、アウターリード６ｂを除いたリード部分には、絶縁保護層９が被覆されている。絶縁保護層９が形成されず、インナーリード５ａ、５ｂが露出したＴＡＢテープ１の幅方向の中央部は、半導体チップ（図示せず）が搭載される実装領域２１となる。また、実装領域２１を含むアウターリード６ａ、６ｂの内側の領域が、パッケージ領域２２となる。ＴＡＢテープ１の両側には、ＴＡＢテープ
１の長手方向に沿って等間隔に、ＴＡＢテープ１の搬送用のスプロケット孔１０が形成されている。

アウターリード６ａ、６ｂよりパッケージ領域２２の外側へと延長させたリード４ａ、４ｂの末端には、搭載された半導体チップの動作確認やリード４ａ、４ｂのショート・断線を電気的に検査するためのテストパッド７ａ、７ｂが設けられる。すなわち、入力側リード４ａの入力側外部接続用端子であるアウターリード６ａには、入力側テストパッド７ａが接続され、出力側リード４ｂの出力側外部接続用端子であるアウターリード６ｂには、出力側テストパッド７ｂが接続されている。入力側テストパッド７ａ、出力側テストパッド７ｂは、それぞれ所定の配列で配置されている。更に、本実施形態では、出力側テストパッド７ｂの配列方向の端部の更に外側に、アウターリード６ｂに接続されないダミーテストパッド８が設けられている。なお、ダミーテストパッド８及び後述のダミーリード１１の部分には、出力側テストパッド７ｂとの区別が容易となるように、図面にグレーの塗りを施している。

上記ＴＡＢテープ１を液晶ドライバー搭載用ＴＡＢテープとして用いる場合には、実装領域２１に液晶ドライバーＩＣが実装され、出力側のアウターリード６ｂには液晶パネルの端子が接続され、入力側のアウターリード６ａにはプリント基板の端子が接続される。図１に示すＴＡＢテープ１は、作図の都合上、液晶ドライバー搭載用ＴＡＢテープとしては、入・出力側リード４ａ，４ｂの本数が大幅に少ない。また、リードには、実装領域２１の半導体チップには接続されず、入力側のアウターリードから出力側のアウターリードへと直接に信号を伝送するリードが設けられる場合もあるが、このようなリードの末端に設けられたテストパッドも、上記テストパッド７ａ、７ｂと共に所定の配列で配置される。

テストパッド７ａ、７ｂのパッド幅は電気検査におけるプローブとの接触を確実にするためにリード幅よりも大きい。従って、ファインピッチ化された出力側のアウターリード６ｂの場合、多数の出力側テストパッド７ｂを、アウターリード６ｂの配列方向（ＴＡＢテープ１の幅方向）に横並びに１行に設置することはできない（ここで、ＴＡＢテープ１の幅方向を行方向、ＴＡＢテープ１の長手方向を列方向とする）。このため、図１及び図２（図１のテストパッド領域を一部拡大した図）に示すように、多数の出力側テストパッド７ｂは、一定の行列に配置される。本実施形態では、隣接する３つのアウターリード６ｂごとにグループ化し、各グループに属する３つの出力側テストパッド７ｂ−１、７ｂ−２、７ｂ−３を、ＴＡＢテープ１の長手方向に順次ずらせ、このグループ化された出力側テストパッド７ｂ−１、７ｂ−２、７ｂ−３のテストパッドパターンをＴＡＢテープ１の幅方向（アウターリード６ｂの配列方向）に繰り返して、出力側テストパッド７ｂがＴＡＢテープ１の幅方向に３行に配列している。
なお、テストパッドの配列は、上記実施形態の３行配置に限らず、たとえば、４行配置、６行配置等としてもよい。また、上記実施形態のように、各グループの各行に１つのテストパッドを設けるのではなく、各グループの各行に２以上のテストパッドを設けた配列としてもよい。

配列方向の両端部の出力側テストパッド７ｂの更に外側に設けられるダミーテストパッド８も、出力側テストパッド７ｂのパッド幅、パッド間隔と同一であり、上記３つの出力側テストパッド７ｂ−１、７ｂ−２、７ｂ−３からなるテストパッドパターンを繰り返したものとなっている。但し、ダミーテストパッド８は、出力側テストパッド７ｂとは異なり、アウターリード６ｂには接続されない。すなわち、ダミーテストパッド８は、所定配列の出力側テストパッド７ｂの一部となっていると言えるが、アウターリード６ｂには接続されていない。ダミーテストパッド８は、電気特性検査の際にテスターのプローブカードに設けられたプローブが接触するが、信号の送受信には関与しない。

ダミーテストパッド８には、ダミーリード１１が接続されているが、ダミーリード１１はパッケージ領域２２の近傍で途切れている。ダミーリード１１は、アウターリード６ｂ及びアウターリード６ｂを出力側テストパッド７ｂへと延長したリード４ｂに沿って、リード４ｂ、６ｂに平行に形成されている。ダミーリード１１は、配列方向の両端部の出力側テストパッド７ｂの外側にそれぞれ１列以上設けるのが好ましく、より好ましくは２列以上設けるのがよい。絶縁基板２の配線パターンは、絶縁基板２上の銅箔等をエッチングによりパターニングして形成するが、ダミーリード１１を設けることによって、ダミーリード１１の内側のリード４ｂ、６ｂが必要以上にエッチングされてリード幅が細くなることを抑制ないし防止できる。なお、ダミーリード１１は、パッケージ領域２２内には形成しないことが好ましい。これは、パッケージ領域２２内に不必要なリード等が存在することによる悪影響を防止するためである。

なお、本実施形態では、ダミーテストパッドも含むテストパッド領域において、最小のテストパッド７ｂ−１のリード幅ｄ_１を２０μｍ、パッド幅ｄ_２を１００μｍ、各パッド間隔ｄ_３を２０μｍと設定している。

図３に、本発明の他の実施形態に係るＴＡＢテープ１の平面図を示す。この実施形態に係るＴＡＢテープ１は、上記図１の実施形態とは、出力側テストパッド７ｂとダミーテストパッド８の個数が異なっているが、その他の点は上記図１の実施形態と同様である。
具体的には、上記図１の実施形態では、出力側テストパッド７ｂは２４個、ダミーテストパッド８は６個であり、図３の本実施形態では、出力側テストパッド７ｂは２０個、ダミーテストパッド８は１０個である。図１に示す実施形態と図３に示す実施形態では、出力側テストパッド７ｂとダミーテストパッド８のそれぞれの個数は異なるが、出力側テストパッド７ｂにダミーテストパッド８を加えた合計のパッド７ｂ、８の総パッド数はいずれも３０個で等しい。また、入力側テストパッド７ａの個数は、図１、図３の実施形態のいずれも、１２個で同一である。

次に、図１、図３の実施形態のＴＡＢテープ１に対する電気検査について説明する。この電気検査は、図１、図３のＴＡＢテープ１の実装領域２１に、それぞれ対応する入力端子数（インナーリード５ａの数と同じ）、出力端子数（インナーリード５ｂの数と同じ）を有する半導体チップを実装した後に実施される。

電気検査に用いるプローブカードは、入力側テストパッド７ａに接触させる入力側プローブと、出力側テストパッド７ｂ及びダミーテストパッド８に接触させる出力側プローブとを備える。入力側プローブは、入力側テストパッド７ａに対応した配置で、入力側テストパッド７ａと同数の１２本のプローブを有する。また、出力側プローブは、出力側テストパッド７ｂ及びダミーテストパッド８に対応した配置で、出力側テストパッド７ｂ及びダミーテストパッド８と同数の３０本のプローブを有する。
このプローブカードの入力側プローブを入力側テストパッド７ａに、かつ出力側プローブを出力側テストパッド７ｂ及びダミーテストパッド８に接触させる。そして、入・出力側プローブをパッド７ａ、７ｂ、８に接触させた状態で、入・出力側テストパッド７ａ、７ｂに対して所定の電気信号を入力し、入・出力側テストパッド７ａ、７ｂからの出力信号を検出して、実装された半導体チップの動作確認と、入・出力側リード４ａ，４ｂのショート・断線を検査する。この電気検査において、ダミーテストパッド８には電気信号は入・出力されないが、ダミーテストパッド８を設けることにより、プローブカードの全プローブがパッドに接触したことを抵抗値測定などで検出することで、プローブカードの全プローブがパッドに正しく接触したことを確認できる。こうして、同一仕様のプローブカードを用いて、出力側テストパッド７ｂの数が異なるＴＡＢテープを電気検査を行うことが可能となる。

出力側テストパッドの数が異なるＴＡＢテープに対して、出力側テストパッドにダミーテストパッドを加えた出力側の総パッド数を同じにして、同一の仕様のプローブカードを共用して電気検査を行う方法を、より一般的に説明する。
例えば、ＴＡＢテープの大きさに対して最多に配置できる出力側テストパッドの数がＮ個である場合に、実装する半導体チップの出力端子に対応して増減する出力側テストパッドの数がＬ個〜Ｎ個（Ｌ＜Ｎ）の範囲にあるＴＡＢテープに対して、ダミーテストパッドの個数ＭをそれぞれＭ＝（Ｎ−Ｌ）個〜（Ｎ−Ｎ＝０）個とし、出力側テストパッドとダミーテストパッドとを合計した総パッド数を一定値Ｎに設定する。また、プローブカードの出力側プローブをＮ本とする。このように設定することで、出力側テストパッドの数が異なる多くのＴＡＢテープに対して、同一の仕様のプローブカードを共用して電気検査を実施できる。

上述したように、ダミーテストパッド８を設け、出力側テストパッド７ｂとダミーテストパッド８とを合計した総パッド数が一致するようにダミーテストパッド８の個数を調整することで、出力側テストパッド７ｂの数が異なるＴＡＢテープであっても、同一仕様のプローブカードを共用して電気検査を行うことできる。したがって、従来のように、テストパッドの数が異なるＴＡＢテープごとに専用のプローブカードをそれぞれ製作する必要が無く、プローブカードの製作時間及びコストを大幅に削減できる。液晶パネルの高精細化などに伴って、液晶ドライバーＩＣの端子数、殊に出力端子数は増加する傾向にあり、出力側テストパッド７ｂの数が異なる多くの種類のＴＡＢテープを作製する要請があるため、同一の仕様のプローブカードを共用して電気検査を実施可能とすることは非常に有用である。

なお、上記実施形態においては、ダミーテストパッドは、出力側テストパッド数の増減に対応するために、出力側テストパッドの外側に設けたが、入力側テストパッド数の増減に対応させて、入力側テストパッドの外側に設けてもよく、または、出力側および入力側のテストパッドの両方にダミーテストパッドを設けてもよい。
また、上記実施形態においては、ＣＯＦ方式のＴＡＢテープについて説明したが、絶縁基板上にデバイスホールが設けられる方式のＴＡＢテープにも、本発明を適用することができる。

［ＴＡＢテープの製造方法］
次に、上記実施形態に係るＴＡＢテープを製造するＴＡＢテープの製造方法の一実施形態を説明する。

まず、絶縁基板２としてのポリイミドテープ上に銅箔をラミネートしてなる銅張基材を用意する。この銅張基材の両側に、スプロケット孔１０をプレス加工により打ち抜き形成する。その後、銅箔の表面上に、感光性レジストを塗付して、フォトマスクおよび露光装置等を用いて感光性レジストを露光し現像して、所定の配線パターンに対応したレジストパターンを形成する。

続いて、エッチング処理により、上記レジストパターンで覆われずに露出した部分の銅箔を除去して、配線パターンを形成する。この配線パターンには、入力側インナーリード５ａ及び入力側アウターリード６ａを有する入力側リード４ａと、出力側インナーリード５ｂ及び出力側アウターリード６ｂを有する出力側リード４ｂと、電気検査用の入力側テストパッド７ａと出力側テストパッド７ｂとの他に、出力側テストパッド７ｂの配列方向の端部の更に外側に配置される、出力側アウターリード６ｂと接続されないダミーテストパッド８が含まれる。
テストパッド７ｂおよびダミーテストパッド８は、所定の同一配列で配置され、ダミー
テストパッド８を含めた出力側のテストパッドの総数が所定の値となるように形成される。これは、異なる出力端子数を有する半導体チップに対しても、ダミーテストパッドを含めた出力側のテストパッドの総数を同一とする規格化されたＴＡＢテープを作製するためである。
なお、異なる入力端子数を有する半導体チップに対して、入力側のテストパッドの配列方向の端部の更に外側に、テストパッドと同一配列でダミーテストパッドを設け、ダミーテストパッドを含めた入力側のテストパッドの総数を同一とする規格化されたＴＡＢテープを作製してもよい。

続いて、絶縁基板２上に、インナーリード５ａ，５ｂ、アウターリード６ａ６ｂ、テストパッド７ａ，７ｂ、およびダミーテストパッド８を除く入力側リード４ａ、出力側リード４ｂを被覆保護する絶縁保護層９としてソルダーレジストが塗布される。その後、ソルダーレジストで覆われていない、インナーリード５ａ、５ｂ、アウターリード６ａ，６ｂ、テストパッド７ａ，７ｂ、およびダミーテストパッド８の表面に対して、錫メッキなどによる表面メッキが施され、本実施形態のＴＡＢテープ１が作製される。

作製されたＴＡＢテープ１の実装領域２１には、半導体チップが実装されて、半導体チップの動作確認等のための電気検査がなされる。その後、パッケージ領域２２でカットされ、樹脂封止等によりパッケージ化されて半導体パッケージが得られる。ダミーテストパッド８は、テストパッド７ａ、７ｂとともに、電気検査後にはカットされて除去されるので、半導体パッケージには何ら影響を及ぼさない。

上記本発明の一実施形態にかかるＴＡＢテープの製造方法によれば、エッチングによる配線パターン形成時にダミーテストパッドも同時に形成でき、工程数を増やすことなく、同一の仕様のプローブカードを用いることが可能な規格化されたＴＡＢテープを製造することができる。

１ ＴＡＢテープ
２ 絶縁基板
４ａ 入力側リード
４ｂ 出力側リード
５ａ、５ｂ インナーリード
６ａ、６ｂ アウターリード
７ａ 入力側テストパッド
７ｂ 出力側テストパッド
８ ダミーテストパッド
９ 絶縁保護層
１０ スプロケット孔
１１ ダミーリード
２１ 実装領域
２２ パッケージ領域

Claims (3)

1. 絶縁基板上に形成されるリードと前記リードの外部接続用端子に接続され所定の配列で配置される電気検査用のテストパッドとを有するＴＡＢテープにおいて、
   前記テストパッドの配列方向の端部の更に外側に、前記外部接続用端子に接続されないダミーテストパッドが、前記テストパッドと同一配列で配置されていることを特徴とするＴＡＢテープ。
2. 請求項１に記載のＴＡＢテープにおいて、
   前記ダミーテストパッドが前記テストパッドの配列方向の両端部の更に外側にそれぞれ配置され、
   前記ダミーテストパッドの内側にある前記テストパッドに接続された前記リードに沿って、前記ダミーテストパッドに接続されるダミーリードが形成されていることを特徴とするＴＡＢテープ。
3. 絶縁基板上に形成されるリードと前記リードの外部接続用端子に接続され所定の配列で配置される電気検査用のテストパッドとを有する配線パターンを形成するパターン形成工程を含むＴＡＢテープの製造方法において、
   前記パターン形成工程では、前記テストパッドの配列方向の端部の更に外側に、前記外部接続用端子に接続されないダミーテストパッドを、前記テストパッドと同一配列で形成することを特徴とするＴＡＢテープの製造方法。