CN1574342A - 卷带型半导体器件及其制造方法 - Google Patents

卷带型半导体器件及其制造方法 Download PDF

Info

Publication number
CN1574342A
CN1574342A CNA2004100600168A CN200410060016A CN1574342A CN 1574342 A CN1574342 A CN 1574342A CN A2004100600168 A CNA2004100600168 A CN A2004100600168A CN 200410060016 A CN200410060016 A CN 200410060016A CN 1574342 A CN1574342 A CN 1574342A
Authority
CN
China
Prior art keywords
semiconductor device
defective
hole
flawless
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100600168A
Other languages
English (en)
Other versions
CN100524727C (zh
Inventor
岩根知彦
井面庆一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Tongrui Microelectronics Technology Co ltd
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1574342A publication Critical patent/CN1574342A/zh
Application granted granted Critical
Publication of CN100524727C publication Critical patent/CN100524727C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

卷带型半导体器件，包含：长柔性绝缘带；以及顺序布置在带的一个表面上的多个半导体器件，其中，每个半导体器件具有布线图形和半导体元件，并且其中每个半导体器件在该半导体器件的轮廓线所包围的预定区域内或具有孔或具有靶标记，该轮廓线用于冲切成片，穿透带打的孔用于表示半导体器件是无缺陷的，不穿透带打的靶标记用于表示半导体器件是有缺陷的。

Description

卷带型半导体器件及其制造方法
相关申请交叉引用
该申请涉及到2003年6月19日提交的日本申请第2003-175096号，根据35 USC§119要求该日本申请的优先权，该日本申请所公开的内容被整体引用作为参考。
技术领域
本发明涉及到卷带(tape carrier)型半导体器件，更具体地，涉及到称为COF(柔性印刷电路上的芯片)的卷带型半导体器件，其包含长柔性绝缘带和顺序布置在该带的一个表面上的多个半导体器件，每个半导体器件具有布线图形和半导体元件。
背景技术
片状COF在便携式电话的面板、PDA(个人数字助理)、笔记本个人计算机、液晶电视等中应用。长带式COF具有这样的结构，其中，在其上具有多个预定金属布线图形的长柔性绝缘带(卷带)的相同表面上，以相等的间距顺序安装多个半导体元件。
在卷带上安装半导体元件的方法的实例包括热压接合，即通过从和布线图形相对的卷带的表面，对卷带上被称为内引线的各布线图形的一部分和各半导体元件的电极进行加热，并从和布线图形相对的卷带的表面施加压力。
半导体元件安装完后，在卷带和半导体元件之间的界面注入树脂，并使树脂固化以保护半导体元件的表面。然后，通过专用检测器进行无缺陷的/有缺陷的检测试验，检测时，使探针立在卷带上被称为外引线的外部输出端中。
通过该试验，确定COF(布置在卷带上的半导体器件)中的每一个是无缺陷的还是有缺陷的。
如图3所示，对于确定为无缺陷的COF，在COF的轮廓线6所包围的预定区域外，用模具在卷带上钻通一孔8，用来表示COF是无缺陷的。
然后，使用特殊设备，根据孔8的存在与不存在，来识别每个COF是无缺陷的或是有缺陷的。对于没有孔8的有缺陷的COF，用另一个模具冲出孔9，以去除中心有半导体元件2的部分，如图3所示。然后，对所得到的长带式COF进行最后检测，并以卷轴形式运送到用户。
收到长带式COF后，用户用模具沿轮廓线6顺序将其冲切成彼此分离的片状COF，如图4所示。
由于不能通过如图3所示的孔8的存在或不存在识别沿轮廓线6顺序冲切长带式COF所形成的片状COF是无缺陷的或有缺陷的，因此通过中心具有半导体元件2的部分是否被去除来识别它是无缺陷的或有缺陷的(如图4所示，对于有缺陷的，在其中冲孔9，以去除中心有半导体元件2的部分；对于无缺陷的，不在其中冲孔9)。之后，只有识别为无缺陷的COF被安装并投入商业生产。
识别集成电路(IC)是无缺陷的或有缺陷的方法的实例包括日本未审查专利公报第63(1988)-288038号所描述的一种方法。
下面是日本未审查专利公报第63(1988)-288038号所公开的“卷带”的要点。
所公开的卷带的目的在于通过在绝缘膜上不存在金属布线图形的部分上形成光屏蔽垫，并在上面不存在金属布线图形的部分中钻孔以使孔穿透绝缘膜，防止使用光传感器探测产生的错误识别。
更具体地，提供IC金属垫8并在其中打通孔9a。当孔直径为1mm时，没有探测错误的垫为2mm×2mm或更大尺寸的正方形。此外，可以在布线图形的一部分中钻类似于9b的孔。在此情况下，垫8可以有相当大的尺寸，而且甚至垫中打孔以后也可以进行电测试。在绝缘膜1颜色相对较深的情况下，并非孔的整个周围而只是其中的一部分可以被金属覆盖。
对于上述结构，可以根据卷带上孔的存在或不存在，用光传感器进行高可靠性的探测，从而可以消除无缺陷的被去除或有缺陷的被当作无缺陷的处理的错误。
根据上面的公报，IC被识别为无缺陷的或有缺陷的之后，在布置在卷带上的COF的轮廓线所包围区域的外部或内部，形成贯穿卷带的孔，然后根据孔的存在或不存在将布置在卷带上的COF识别为无缺陷的或有缺陷的。
同时，前面提到的长带式COF是这样运送的，即如上所述，在有缺陷的部分用模具冲孔9，以去除中心具有半导体元件2的各个部分。模具的尺寸足够大，可以共用并可以适应半导体元件2的尺寸在一定尺度上的变化。
用户收到的长带式COF被一卷一卷地传送用模具沿轮廓线6顺序冲切成片状COF。此时，在提供薄带式COF(一般具有40μm或更小的厚度)的情况下，其中顺序冲有大孔9以除去大的部分，带中容易产生变形，从而使带的传送不稳定并可能由此增加冲切成片失败的危险。
此外，一旦长带式COF沿轮廓线6被冲切成片，就不能根据图3所示的孔8的存在与否将每一片状COF识别为无缺陷的或有缺陷的。
另一方面，日本未审查专利公报第63(1988)-288038号所公开的“卷带”，其中通过光传感器进行探测，需要特殊的包含光传感器的设备。
发明内容
本发明在这些情况下完成，其目的是提供一种卷带型半导体器件，该卷带型半导体器件可以减少冲切成片失败的危险，并且能够只通过视觉观察容易地将每片识别为无缺陷的或有缺陷的，无论识别是在冲切成片前或后进行。
一方面，本发明提供卷带型半导体器件，其包含：长柔性绝缘带；以及顺序布置在该带的一个表面上的多个半导体器件，其中，每个半导体器件具有布线图形和半导体元件，并且其中每个半导体器件在该半导体器件的轮廓线所包围的预定区域内或具有孔或具有靶标记，该轮廓线用于冲切成片，穿透带打的孔用于表示该半导体器件是无缺陷的，没有穿透带打的靶标记用于表示该半导体器件是有缺陷的。
该半导体器件的轮廓线所包围的预定区域是指被每个片状半导体器件的冲切轮廓线所包围的区域，片状半导体器件是用模具冲切带形成的。
每个半导体器件在该每个半导体器件的轮廓线所包围的预定区域内具有孔或靶标记，前者是穿通带打的，用于表示半导体器件是无缺陷的。后者不是穿透带打的，用于表示半导体器件是有缺陷的。
另一方面，本发明提供一种生产卷带型半导体器件的方法，包含的步骤有：在长柔性绝缘带的一个表面上顺序布置多个半导体器件；在每个半导体器件的轮廓线所包围的预定区域内形成孔或靶标记，轮廓线用于冲切成片，穿透带的孔用于表示半导体器件是无缺陷的，没有穿通带的靶标记用于表示半导体器件是有缺陷的；并用检测器进行检测，以顺序确定布置在该表面上的多个半导体器件中的每一个是无缺陷的还是有缺陷的。
从下文给出的详细描述，本申请的这些和其它目的将更容易理解。但是，应该明白表示本发明的优选实施例的详细描述和具体实例只作为示例给出，因为根据这些详细描述，在本发明的宗旨和范围内的各种变化或修改对本领域技术人员而言是很清楚的。
附图说明
图1是表示本发明的卷带型半导体器件(其中两个没有缺陷的布置在左侧，而一个有缺陷的布置在右侧)在冲切成片之前的状态的平面视图；
图2是表示本发明的卷带型半导体器件(其中一个没有缺陷的布置在左侧，而一个有缺陷的布置在右侧)在冲切成片之后的状态的平面视图；
图3是表示现有技术的卷带型半导体器件(其中一个没有缺陷的布置在右侧，而两个有缺陷的布置在左侧)在冲切成片之前的状态的平面视图；
图4是表示现有技术的卷带型半导体器件(其中一个没有缺陷的布置在左侧，而一个有缺陷的布置在右侧)在冲切成片之后的状态的平面视图。
具体实施方式
根据本发明的卷带型半导体器件，它不象现有技术的卷带型半导体器件，不冲出用于去除分别在中心具有半导体元件的大的部分的大孔。这些大孔可能导致半导体器件变形，从而使带的传送不稳定，并可能由此导致冲切成片失败。因此，根据本发明的卷带型半导体器件，其中不存在大孔，可能防止冲切成片的失败。
而且，根据本发明的卷带型半导体器件，布置在带上的每个半导体器件在该半导体器件的轮廓线所包围的预定区域内，具有用于表示半导体器件是无缺陷的孔，或具有用于表示半导体器件是有缺陷的靶标记。因此，可以不使用象现有技术的卷带型半导体器件所采用的包含光传感器的特殊设备，而只通过视觉观察轻易将每个片识别为无缺陷的或有缺陷的，无论识别是在冲切成片之前还是之后进行的。
在本发明中，孔穿透带而靶标记不穿透带的原因是为了克服不方便之处，即应该作为无缺陷的处理的半导体器件由于在无缺陷/有缺陷检测中探针连接不好而被专用检测器确定为有缺陷的。
根据本发明，通过例如再测试重新进行测定试验，用于检测以回收半导体器件，并钻出用于表示半导体器件为无缺陷的孔。因此，根据本发明，不需要钻孔以去除在中心处具有半导体元件的大的部分，并由此使操作步骤数量减少一步。
根据本发明的卷带型半导体器件的绝缘带可以是聚酰亚胺基带。它优选具有5μm～40μm的厚度。小于5μm的厚度不优选，因为这样的带没有足够的强度。大于40μm的厚度不优选，因为这样的带在其生产过程中的可传输性降低并且成本增加。
用于表示半导体器件是无缺陷的孔可以是圆的并具有0.5mm到3.0mm的直径。小于0.5mm的直径不优选，因为很难判断该半导体器件有通孔还是缺陷。大于3.0mm的直径不优选，因为它可能在决定于该半导体器件的轮廓线所包围的预定区域内的什么位置钻孔时引起麻烦。
与形成布线图形同时，在半导体器件的轮廓线所包围的预定区域内，利用铜箔形成靶标记。靶标记应该以和布线图形同样的方式进行电镀处理。靶标记可以具有0.5mm×0.5mm到3.0mm×3.0mm的尺寸。
出于以下原因，靶标记优选具有镀锡或镀金表面。即，基于聚酰亚胺基带是黄棕色这个事实，铜箔颜色的靶标记因为铜箔颜色接近黄棕色而很难和带区分开，然而具有锡或金电镀表面的靶标记容易区分。而且，在布置于带上的半导体器件为无缺陷的情况下，在靶标记处钻穿透带的孔，从而甚至通过视觉现察就可以清楚地辨别出半导体器件是无缺陷的。
在下列实施例中为×标记的靶标记可以是任何标记如+标记、正方形标记、圆形标记等。
现在将根据图纸中所示的优选实施例详细说明本发明。应该明白本发明不限于实施例。
图1和2表示作为本发明的卷带型半导体器件的COF带的一个实施例。
如图1所示，在被布置在COF带上的COF的冲切轮廓线6所包围的预定区域内，钻出穿透带的孔，用于表示COF是无缺陷的。孔8具有0.5mm到3.0mm的直径。对于有缺陷的，在带中打孔形成靶标记7，用于表示COF是有缺陷的。靶标记7不穿透带。孔8和靶标记7用于识别每个COF为无缺陷的或有缺陷的。
用于该COF带的带材料包含厚度为5μm到40μm的聚酰亚胺基绝缘材料和厚度为5μm到12μm的铜箔图形。在绝缘材料上形成铜箔图形，其间没有粘合剂。根据需要铜箔图形可以镀锡或金。
半导体元件2的外部电极设有被称为凸起的突出电极。
即，其上形成外部电极的半导体元件2的表面与卷带1的内引线对准，从而形成电极的表面与内引线相对。然后，从和内引线相对的卷带1的表面加热半导体元件2的电极形成表面和内引线。其次，从和内引线相对的卷带1的表面利用内引线接合工具将电极形成表面和内引线热压接合在一起。这样，半导体元件2的凸起(突出电极)被连接到卷带1的内引线。
半导体元件2被连接到卷带1后，在半导体元件2和卷带1之间的间隙注入未充满(underfill)树脂，以提高卷带1的抗湿性和机械强度。
称为阻焊剂的绝缘材料被施加到卷带1除外部输出端(外部引线)5之外的部分，以形成被阻焊剂覆盖的区域4。被阻焊剂覆盖的区域4用于防止由于直接位于图形上的导电外来材料的存在所引起的短路。
用检测器检测所完成的长带式COF，以顺序确定布置在卷带1上的每个COF是无缺陷的还是有缺陷的。使探针立在卷带1的外引线5中进行检测，以检验COF的电性能。
对于通过这种检测被确定为无缺陷的COF，在COF的轮廓线6所包围的区域内的靶标记7位置处，用模具穿透卷带1钻孔8。靶标记7只表示应该用模具打孔的位置，并且靶标记7的形状不特别限制(在该实施例中，靶标记7是×标记)。
在布线图形形成的同时，在COF的轮廓线6所包围的区域内使用铜箔形成靶标记。该靶标记以与布线图形相同的方式经过电镀处理。靶标记可以具有0.5mm×0.5mm到3.0mm×3.0mm的尺寸
出于以下原因，靶标记具有镀锡或镀金表面。即，基于聚酰亚胺基带是黄棕色这个事实，铜箔颜色的靶标记因为铜箔颜色接近黄棕色而很难和带区分开，然而具有锡或金电镀表面的靶标记容易区分。而且，在布置于COF带上的COF为无缺陷的情况下，在靶标记处钻出穿透带的孔8，从而甚至通过视觉观察就可以清楚地辨别出半导体器件是无缺陷的。
对于通过测试确定是有缺陷的COF，根据需要进行再检测(对于缺陷百分比低的一批、一卷等进行再检测)，以回收不是源于非半导体元件2或COF的生产过程中的不适当操作的原因，如探针连接不良，而被当作有缺陷的处理的COF。
对于确定是无缺陷的COF，通过另外的处理冲出孔8。之后，对COF带进行外观检验，然后发送。
作为卷带1(以卷的形式)收到的COF被顺序冲切成片。然后，只有具有孔8的缺陷的被选择并随后被分别安装在产品的连接端上，其上形成有类似于卷带1中所使用的外引线5的外引线。
根据本发明的卷带型半导体器件，和现有技术的卷带型半导体器件不一样，它不冲出大孔以去除分别在中心处有半导体元件的大的部分。这些大孔可能导致半导体器件变形，从而使带的传送不稳定，并可能由此导致冲切成片失败。因此，根据本发明的卷带型半导体器件，其中不存在大孔，可以防止冲切成片失败。
而且，根据本发明的卷带型半导体器件，布置在带上的每个半导体器件在该半导体器件的轮廓线所包围的预定区域内，或者具有用于表示该半导体器件是无缺陷的孔，或具有用于表示该半导体器件是有缺陷的靶标记。因此，可以不使用象现有技术的卷带型半导体器件所采用的包含光传感器的特殊设备，而只通过视觉观察轻易将每个片识别为无缺陷的或有缺陷的，无论识别是在冲切成片之前或之后进行的。

Claims (7)

1.一种卷带型半导体器件，包含：
长柔性绝缘带；以及
顺序布置在该带的一个表面上的多个半导体器件，
其中，每个半导体器件具有布线图形和半导体元件，以及
其中，每个半导体器件在该半导体器件的轮廓线所包围的预定区域内具有孔或具有靶标记，该轮廓线用于冲切成片，穿透带打的孔用于表示半导体器件是无缺陷的，不穿透带打的靶标记用于表示半导体器件是有缺陷的。
2.权利要求1的半导体器件，其中该带具有5μm到40μm的厚度。
3.权利要求1的半导体器件，其中孔是圆的并具有0.5mm到3.0mm的直径。
4.权利要求1的半导体器件，其中靶标记具有镀锡表面。
5.权利要求1的半导体器件，其中靶标记具有镀金表面。
6.一种生产卷带型半导体器件的方法，包含以下步骤：
在长柔性绝缘带的一个表面上顺序布置多个半导体器件；
在每一半导体器件的轮廓线所包围的预定区域内形成孔或靶标记，该轮廓线用于冲切成片，穿透带打的孔用于表示半导体器件是无缺陷的，不穿透带的打的靶标记用于表示半导体器件是有缺陷的；以及
用检测器进行检测以顺序确定布置在该表面上的该多个半导体器件中的每一个是无缺陷的还是有缺陷的。
7.权利要求6的方法，进一步包含将该多个半导体器件顺序冲切成片的步骤。
CNB2004100600168A 2003-06-19 2004-06-18 卷带型半导体器件及其制造方法 Expired - Lifetime CN100524727C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003175096A JP4336151B2 (ja) 2003-06-19 2003-06-19 テープキャリア型の半導体装置
JP175096/2003 2003-06-19
JP175096/03 2003-06-19

Publications (2)

Publication Number Publication Date
CN1574342A true CN1574342A (zh) 2005-02-02
CN100524727C CN100524727C (zh) 2009-08-05

Family

ID=33516220

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100600168A Expired - Lifetime CN100524727C (zh) 2003-06-19 2004-06-18 卷带型半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US7393754B2 (zh)
JP (1) JP4336151B2 (zh)
KR (1) KR100572652B1 (zh)
CN (1) CN100524727C (zh)
TW (1) TWI248146B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101848848B (zh) * 2007-11-09 2012-02-29 夏普株式会社 半导体装置的包装结构、半导体装置的包装方法和压纹带
CN110797323A (zh) * 2019-11-08 2020-02-14 江苏上达电子有限公司 一种cof卷带及其制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100793068B1 (ko) * 2005-03-07 2008-01-10 엘지전자 주식회사 더미 패턴을 이용한 티씨피 제조 방법 및 그 더미 패턴 필름
US7904855B2 (en) * 2006-04-14 2011-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for partially removing circuit patterns from a multi-project wafer
KR100787002B1 (ko) * 2007-05-23 2007-12-18 산양전기주식회사 복수개의 보조테이프가 배열된 캐리어테이프 및 이를이용한 ｆｐｃｂ 보조테이프 부착방법
JP5285441B2 (ja) * 2009-01-09 2013-09-11 日東電工株式会社 配線回路基板集合体シート
KR101032228B1 (ko) * 2009-08-27 2011-05-02 삼성전기주식회사 다층 회로 기판 및 이를 포함하는 카메라 모듈
CN103605221B (zh) * 2013-11-21 2016-03-02 深圳市华星光电技术有限公司 软板上芯片卷带及对应的软板上芯片的压接方法
KR102662960B1 (ko) * 2016-06-30 2024-05-02 엘지디스플레이 주식회사 면적이 감소된 연성필름 및 이를 구비한 표시장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6328803A (ja) 1986-07-21 1988-02-06 Tokyo Tungsten Co Ltd 予備焼結炉
JPH02271545A (ja) 1989-04-13 1990-11-06 Seiko Epson Corp 半導体装置
JPH03104252A (ja) * 1989-09-19 1991-05-01 Seiko Epson Corp テープキャリアの製造方法
JPH03104249A (ja) * 1989-09-19 1991-05-01 Seiko Epson Corp インナーリードのボンディング装置
JP3104249B2 (ja) * 1990-10-17 2000-10-30 オムロン株式会社 フィードバック制御装置
JPH0521536A (ja) * 1991-07-12 1993-01-29 Hitachi Cable Ltd Ｔａｂ用テープキヤリアー
JP3256391B2 (ja) * 1994-11-28 2002-02-12 キヤノン株式会社 回路基板構造
JPH0955407A (ja) * 1995-08-17 1997-02-25 Mitsubishi Electric Corp テープキャリア構造
EP1524694A1 (en) * 1997-07-18 2005-04-20 Hitachi Chemical Co., Ltd. Punched adhesive tape for semiconductor, method of manufacturing lead frame with the adhesive tape, lead frame with the adhesive tape, and semiconductor device comprising the lead frame
US6788091B1 (en) * 2001-11-05 2004-09-07 Lsi Logic Corporation Method and apparatus for automatic marking of integrated circuits in wafer scale testing
JP2004235227A (ja) * 2003-01-28 2004-08-19 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ、および電子部品実装用フィルムキャリアテープの最終不良マーキング方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101848848B (zh) * 2007-11-09 2012-02-29 夏普株式会社 半导体装置的包装结构、半导体装置的包装方法和压纹带
US8390104B2 (en) 2007-11-09 2013-03-05 Sharp Kabushiki Kaisha Semiconductor apparatus packaging structure having embossed tape over tab tape, the embossed tape and method of forming the semiconductor apparatus packaging structure
CN110797323A (zh) * 2019-11-08 2020-02-14 江苏上达电子有限公司 一种cof卷带及其制造方法

Also Published As

Publication number Publication date
TWI248146B (en) 2006-01-21
US20040256702A1 (en) 2004-12-23
TW200507130A (en) 2005-02-16
KR100572652B1 (ko) 2006-04-24
JP4336151B2 (ja) 2009-09-30
JP2005012017A (ja) 2005-01-13
CN100524727C (zh) 2009-08-05
US7393754B2 (en) 2008-07-01
KR20040111102A (ko) 2004-12-31

Similar Documents

Publication Publication Date Title
EP3038444B1 (en) Substrate inspecting method and substrate inspecting system using same
CN1565055A (zh) 多芯片互连系统
CN1574342A (zh) 卷带型半导体器件及其制造方法
CN1106036C (zh) 芯片型半导体装置的制造方法
CN2748923Y (zh) 一种用于集成电路芯片的测试工装
CN1779935A (zh) 导电凸块测试装置与测试方法
CN1302279C (zh) 用红绿蓝颜色进行印刷电路板表面条件分析的系统和方法
CN1866492A (zh) 识别用于拾放设备的参考集成电路的系统和方法
CN1670911A (zh) 半导体装置的制造方法及半导体元件的定位方法
KR20060047586A (ko) 전자부품 실장용 필름 캐리어 테이프용 절연 필름 검사방법과, 그 검사 장치, 상기 절연 필름을 펀칭하기 위한펀칭 장치 및 상기 펀칭 장치를 제어하기 위한 제어 방법
CN110893629B (zh) 电路板的制造方法及钻孔机
JP4403777B2 (ja) 配線パターン検査装置及び方法
CN2847794Y (zh) 具有电镀导线的线路板
US6433565B1 (en) Test fixture for flip chip ball grid array circuits
US6459151B1 (en) Structure and process of via chain for misalignment test
CN1932529A (zh) 模组探测卡
US6496559B1 (en) Sample preparation for inspection of ball contacts and internal vias
KR101109401B1 (ko) 기판의 코이닝-전기검사 장치
US6639396B2 (en) Detecting structure formed on a PCB to detect unavailability of the lines
Park et al. Inspection Solutions for Advanced IC Substrate Process Control
JP3988777B2 (ja) 表面実装用の半導体パッケージおよびその製造方法
US20190306971A1 (en) Circuit board and manufacturing method thereof
KR101699722B1 (ko) 에스비에이 툴(sba tool)의 수리방법.
CN114791605A (zh) 印刷电路板内层深度测量光学系统
KR20230158977A (ko) 절연케이블 기반의 프로브카드

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201010

Address after: 1437, Hangdu building, 1006 Huafu Road, Huahang community, Huaqiang North Street, Futian District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Tongrui Microelectronics Technology Co.,Ltd.

Address before: Osaka, Japan

Patentee before: Sharp Corp.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20090805