CN101848848B - 半导体装置的包装结构、半导体装置的包装方法和压纹带 - Google Patents

半导体装置的包装结构、半导体装置的包装方法和压纹带 Download PDF

Info

Publication number
CN101848848B
CN101848848B CN2008801149092A CN200880114909A CN101848848B CN 101848848 B CN101848848 B CN 101848848B CN 2008801149092 A CN2008801149092 A CN 2008801149092A CN 200880114909 A CN200880114909 A CN 200880114909A CN 101848848 B CN101848848 B CN 101848848B
Authority
CN
China
Prior art keywords
semiconductor device
embossed tape
reel
face
tab
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008801149092A
Other languages
English (en)
Other versions
CN101848848A (zh
Inventor
久户濑智
丰泽健司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority claimed from PCT/JP2008/070335 external-priority patent/WO2009060949A1/ja
Publication of CN101848848A publication Critical patent/CN101848848A/zh
Application granted granted Critical
Publication of CN101848848B publication Critical patent/CN101848848B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D73/00—Packages comprising articles attached to cards, sheets or webs
    • B65D73/02—Articles, e.g. small electrical components, attached to webs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65B—MACHINES, APPARATUS OR DEVICES FOR, OR METHODS OF, PACKAGING ARTICLES OR MATERIALS; UNPACKING
    • B65B55/00—Preserving, protecting or purifying packages or package contents in association with packaging
    • B65B55/20—Embedding contents in shock-absorbing media, e.g. plastic foam, granular material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
    • B65H18/00—Winding webs
    • B65H18/28—Wound package of webs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65B—MACHINES, APPARATUS OR DEVICES FOR, OR METHODS OF, PACKAGING ARTICLES OR MATERIALS; UNPACKING
    • B65B15/00—Attaching articles to cards, sheets, strings, webs, or other carriers
    • B65B15/04—Attaching a series of articles, e.g. small electrical components, to a continuous web
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
    • B65H2407/00—Means not provided for in groups B65H2220/00 – B65H2406/00 specially adapted for particular purposes
    • B65H2407/30—Means for preventing damage of handled material, e.g. by controlling atmosphere
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
    • B65H2511/00—Dimensions; Position; Numbers; Identification; Occurrences
    • B65H2511/10—Size; Dimensions
    • B65H2511/16—Irregularities, e.g. protuberances
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
    • B65H2601/00—Problem to be solved or advantage achieved
    • B65H2601/20—Avoiding or preventing undesirable effects
    • B65H2601/25—Damages to handled material
    • B65H2601/253—Damages to handled material to particular parts of material
    • B65H2601/2532—Surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
    • B65H2701/00—Handled material; Storage means
    • B65H2701/10—Handled articles or webs
    • B65H2701/13—Parts concerned of the handled material
    • B65H2701/131—Edges
    • B65H2701/1315—Edges side edges, i.e. regarded in context of transport
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
    • B65H2701/00—Handled material; Storage means
    • B65H2701/10—Handled articles or webs
    • B65H2701/18—Form of handled article or web
    • B65H2701/186—Several articles or webs processed together
    • B65H2701/1864—Superposed webs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Packaging Frangible Articles (AREA)
  • Packages (AREA)
  • Wire Bonding (AREA)
  • Packaging Of Machine Parts And Wound Products (AREA)
  • Buffer Packaging (AREA)
  • Wrappers (AREA)

Abstract

TAB带(100)的包装结构，具有TAB带(100)和导电性的压纹带(200)卷绕在导电性的卷盘上的结构，TAB带(100)具有固定在其反复形成有布线图案的薄膜(101)上的多个半导体芯片(103)；压纹带(200)具有在其薄膜(201)的一侧的面上沿带长方向连续形成的突起部(202)；TAB带(100)与压纹带(200)是，在相对叠合薄膜(101)上的半导体芯片(103)的固定面与薄膜(201)上的突起部(202)的突设面的形态下卷绕在卷盘上的；半导体芯片(103)的厚度为t，其中0.2≤t≤0.625mm，且薄膜(201)的厚度约为0.125mm时，压纹带(200)的总厚度为t+0.4mm以上并且1.1mm以下。由此，能够充分确保在出货、运输时对TAB带的保护，并能对所希望的卷绕量的TAB带进行包装。

Description

半导体装置的包装结构、半导体装置的包装方法和压纹带
技术领域
本发明涉及将封装在带上的半导体装置在和压纹带(embossed tape)一起卷绕在卷盘上的状态下出货运输的半导体装置的包装结构、包装方法以及在包装中使用的压纹带。
背景技术
液晶显示器等的驱动IC或者驱动LSI中，存在TCP(Tape CarrierPackage)和COF(Chip on Film)等的封装方式。这些分别被称为TAB(TapeAutomated Bonding)带。在封装在TAB带上的半导体芯片中，使用薄膜封装型的IC或者LSI。
这样的TAB带，是在带状的薄膜上设置封装有半导体芯片且形成有布线图案的电路而成的，其整体厚度薄，可以在任意的位置上按一定程度随意弯曲。因此，TAB带对液晶显示器的小型化以及薄型化作出了贡献，并从其背景来看，近几年为了在搭载有液晶显示器的电视机等的价格竞争中取胜，生产率的提高是被业界所期望的。因此，作为提高生产率的一个方法，期望能够实现TAB带的长尺寸化。
以往，考虑到操作性和易于保管、运输等问题，对于封装有半导体芯片的TAB带，通常以卷绕在卷盘上的形态进行包装，并进行出货、运输。此时，TAB带与作为缓冲部件的且形成有突起部的带(也就是被称为隔离带(spacer tape)或压纹带的带)一起进行卷绕。这是为了保护卷绕在卷盘上的TAB带的电路面，同时也从机械外力中保护半导体芯片。
图23是表示使用以往的隔离带500将TAB带550卷绕在卷盘上时的状态的剖面图。
在以往的隔离带500中，形成在带501的一侧的面上的压纹部502和形成在带501的另一侧的面上的压纹部503等间隔地设置在带501的两端。此外，压纹部502和压纹部503是交互配置的。压纹部502和压纹部503的峰高大致相等，并充分确保该峰高可以保护TAB带550的电路面。
但是，在一个卷盘上能够卷绕的TAB带550的长度，取决于包括压纹部502和压纹部503中的峰高在内的隔离带500的总厚度。隔离带500的总厚度变大时，即使在卷盘上卷绕相同长度的TAB带550，卷绕后的外径也会变大。因此，必须使用更大的卷盘。
但是，在出货、运输中使用的卷盘，其尺寸基本是标准化的，小型的卷盘的尺寸是
Figure GSB00000633023400021
其次大的卷盘的尺寸是
Figure GSB00000633023400022
因此，如果只是将卷盘的尺寸提高一个规格，或只是进行TAB带的长尺寸化，就会导致卷盘的大型化，与
Figure GSB00000633023400023
规格的卷盘相比，使用大型且结构强度高的高成本的规格的卷盘时，所需要的设备改造投资会增大。此外，使用大型的卷盘时，会引起需要的保管空间增大、单位占地面积的生产率下降、运输费用增加等问题。因此，无法提高生产率。也就是说，使用以往的隔离带500时，难于实现TAB带550的长尺寸化。
对此，例如在专利文献1和专利文献2中记载了可实现TAB带的长尺寸化的隔离带。
图24是表示使用专利文献1所记载的隔离带600将TAB带550卷绕在卷盘上时的状态的剖面图。
在隔离带600中，形成在带601的一侧的面上的凸起部602和形成在带601的另一侧的面上的凸起部603等间隔地交互排列在带601的两端。此外，凸起部602和凸起部603是交互配置的。凸起部603的高度比凸起部602的高度要低。由此，在防止损伤TAB带550的两面的同时，增加了TAB带550的卷绕量。
图25是表示使用专利文献2所记载的隔离带700将TAB带750卷绕在卷盘上时的状态的剖面图。
在隔离带700上，只在带701的一侧的面的两端上等间隔地设置了突起部702。隔离带700，可以有效地用于只需保护封装半导体芯片之前的TAB带的单面的情况下，而且，只在单面上形成了突起部702，因此，TAB带750的卷绕量会增加。
[专利文献1]日本国公开专利公报特开2004-327550号公报(2004年11月18日公开)
[专利文献2]日本国公开专利公报特开平6-80177号公报(1994年3月22日公开)
[专利文献3]日本国公开专利公报特开2006-310476号公报(2006年11月9日公开)
发明内容
但是，在专利文献1所记载的隔离带600和专利文献2所记载的隔离带700中存在以下问题，即无法在充分确保出货、运输时对TAB带的保护的同时，满足近年来所期望的TAB带的卷绕量要求。
也就是说，近几年，期望在
Figure GSB00000633023400031
规格的小型卷盘上卷绕约为80m的TAB带。在以往，一般在规格的小型卷盘上卷绕约40m的TAB带，即使使用专利文献1中记载的隔离带600，也只能卷绕约60m。
此外，在专利文献2中记载的隔离带700，是针对封装半导体芯片之前的TAB带750而使用的，因此，在出货、运输已封装半导体芯片的TAB带时，对该TAB带的保护对策不够充分。由于出货、运输中会产生震动，因此为了防止对半导体芯片等的损伤，需要充分确保突起部702的高度。如果是只要求突起部的高度小的隔离带，例如在专利文献3中记载了在电路制造工艺中使用的，突起部的高度小的半导体封装电路带用的层压(laminate)隔离带。这种层压隔离带，是以形成电路前的生带的状态开始使用为目的的，因此可以减小突起部的高度。
但是，例如，只是减小隔离带的突起部的高度或者作为出货、运输时使用的隔离带利用电路制造工艺中被使用的突起部高度小的层压隔离带时，在与TAB带一起进行卷绕的状态下，有时隔离带的薄膜面会与TAB带发生接触。为了防止因接触时的摩擦带电所引起的装置损坏，在隔离带中添加导电材料或涂覆导电材料来赋予其导电性。作为适合赋予导电性的材料，一般要使用碳。但是，碳单体具有和金属相近的电阻值，因此摩擦而产生灰尘时引起漏电不良的可能性非常高。
由此，出于出货、运输时的产品保护的目的，不能只是降低突起部的高度。因此，即使使用专利文献2中记载的隔离带700以及专利文献3中记载的层压隔离带，也无法满足在出货、运输时充分确保对TAB带的保护的同时在
Figure GSB00000633023400033
规格的小型卷盘上卷绕约80m的TAB带的要求。
本发明是鉴于所述问题而进行的，其目的是提供一种在充分确保出货运输时对TAB带的保护的同时，能够卷绕所期望的量的TAB带的包装结构，并且还提供压纹带。
为了解决所述课题，本发明所涉及的半导体装置的包装结构，具有半导体装置和导电性的压纹带卷绕在导电性的卷盘上的结构，其中，所述半导体装置具有固定在其反复形成有布线图案的带状的绝缘薄膜上且与所述各布线图案电连接的多个半导体芯片；所述压纹带具有在其带状的导电薄膜的一侧的面上沿带长方向连续形成的突起部，该半导体装置的包装结构特征在于：所述半导体装置和所述压纹带是，在相对叠合所述绝缘薄膜上固定有所述半导体芯片的面与所述导电薄膜上突设有所述突起部的面的形态下卷绕在所述卷盘上的；并且，在所述半导体芯片的厚度为t并且0.2≤t≤0.625mm、所述导电薄膜的厚度约为0.125mm时，所述压纹带的总厚度为t+0.4mm以上并且1.1mm以下。
根据所述构成方案，压纹带的总厚度是根据半导体芯片的厚度和导电薄膜的厚度来规定的，从而能够充分确保在出货、运输时对半导体装置的保护。此外，例如在现有技术中，一般在规格的小型卷盘上卷绕约40m的半导体装置，即无法满足在同规格的卷盘上卷绕约80m的半导体装置的期望。而根据本发明的所述构成方案，可以在
Figure GSB00000633023400042
规格的卷盘上卷绕约80m的半导体装置。由此，能够在出货、运输时对半导体装置给予充分保护，并能包装所期望的卷绕量的半导体装置。
此外，本发明所涉及的半导体装置的包装结构中，优选的，所述绝缘薄膜的固定有所述半导体芯片的面的相反面与所述导电薄膜的突设有所述突起部的面的相反面之间，80％以上的面积是紧密接触的。由此，可以抑制所述两个面之间的突起部的峰所引起的局部摩擦，不容易产生灰尘，并且通过使导电性的压纹带与固定有半导体芯片的面的相反面的80％以上的面积相接触，可以减少运输时产生的震动等引起的固定有半导体芯片的绝缘薄膜的带电量，从而能减少静电对半导体芯片的损伤。
此外，即使在产生了灰尘并附着到半导体装置上的情况下，也要通过向压纹带赋予高导电性来避免漏电不良等问题。为了实现这个目的，本发明的半导体装置的包装结构中，优选的，所述压纹带的表面电阻值为106Ω以上且109Ω以下，特别优选的是，在所述压纹带上涂覆固有电阻值为106Ω～109Ω的稳定的高分子材料，例如聚噻吩(polythiophene)、聚吡咯(polypyrrole)、聚苯胺(polyaniline)等材料，这样即使产生了灰尘，还是具有初期的电阻值。导电性高(小于106Ω)的压纹带，带电后会立即产生电荷移动，并且会发生大电流流入半导体芯片，而半导体芯片因静电被损坏的现象。此外，在超过1012Ω的绝缘性压纹带中，会始终存积有电荷，因此压纹带与半导体芯片接触时，半导体芯片上会发生因带电引起的静电损坏。
此外，本发明的半导体装置的包装结构中，所述压纹带优选为由聚对苯二甲酸乙二酯(polyethylene terephthalate)、聚萘二甲酸乙二酯(polyethylene naphthalate)、聚酰亚胺(polyimide)、聚醚酰亚胺(polyetherimide)、聚砜、聚乙烯、聚丙烯、聚酰胺(polyamide)或聚醚砜(polyethersulfone)等树脂所构成。由此，能够稳定地成形压纹带。
此外，本发明的半导体装置的包装结构中，优选的，所述绝缘薄膜的固定有所述半导体芯片的面的相反面与所述导电薄膜的突设有所述突起部的面的相反面之间的摩擦系数设定为0.3以上且0.5以下，所述绝缘薄膜的固定有所述半导体芯片的面与具有所述突起部的表面之间的摩擦系数设定为0.3以下。
根据所述构成方案，在所述绝缘薄膜的固定有所述半导体芯片的面的相反面与所述导电薄膜的突设有所述突起部的面的相反面之间，能够抑制因运输时的震动导致的各带的卷绕偏移，同时，绝缘薄膜的固定有半导体芯片的面与突起部的表面之间容易发生滑动，因此能够防止被卷绕在卷盘上的各带发生褶皱的现象。
此外，本发明所涉及的半导体装置的包装结构中，优选的，在所述压纹带的带长方向上长度为20mm的范围内，设置有1.5个以上并且3个以下的所述突起部。由此，能够实现对半导体装置起到缓冲部件作用的强度的合理化。
此外，优选的，本发明所涉及的半导体装置的包装结构还包括：抗静电用或防潮用的袋，用来放入卷绕有所述半导体装置和所述压纹带的所述卷盘；第1箱，用来收纳放入了所述卷盘的所述袋；第2箱，用来收纳多个所述第1箱，第2箱得的尺寸比所述第1箱的尺寸大。作为所述抗静电用或者防潮用的袋子，例如有铝箔层压袋。铝箔层压袋兼具抗静电和防潮性能，因此为优选。
根据所述构成方案，能够在出货、运输时以适合的方式进行包装。此外，在卷绕有半导体装置以及压纹带的卷盘中能够实现半导体装置的长尺寸化，例如对规格的卷盘来说，其卷绕量从现有技术的约40m增加到约80m。因此，包装到第2箱的状态下，与现有技术相比有约2倍的半导体装置被包装在内，因而可以在以往保管第2箱的保管场所内保管约为2倍的半导体装置。由此，能够提高单位占地面积的生产率。此外，出货时的重量也从17kg变为13kg，每次出货时能减少4kg的重量，从而减轻了搬运作业负担。并且，能够削减出厂运输成本。
此外，本发明所涉及的半导体装置的包装方法，是将半导体装置和压纹带卷绕在导电性的卷盘上的半导体装置的包装方法，所述半导体装置具有固定在其反复形成有布线图案的带状的绝缘薄膜上且与所述各布线图案电连接的多个半导体芯片，所述压纹带具有在其带状的导电薄膜的一侧的面上沿带长方向上连续形成的突起部，该半导体装置的包装方法的特征在于：包括第1步骤，在相对叠合所述绝缘薄膜的固定有所述半导体芯片的面与所述导电薄膜的突设有所述突起部的面的形态下，将所述半导体装置和所述压纹带卷绕在所述卷盘上；作为所述压纹带使用的是，在所述半导体芯片的厚度为t并且0.2≤t≤0.625mm、所述导电薄膜的厚度为约0.125mm时，所述压纹带的总厚度为t+0.4mm以上并且1.1mm以下的压纹带。
根据所述构成方案，通过使用具有由半导体芯片的厚度和导电薄膜的厚度而定的总厚度的压纹带，能够确保在出货、运输时对半导体装置给予充分的保护。此外，例如在现有技术中，一般在
Figure GSB00000633023400061
规格的小型卷盘上能卷绕约40m的半导体装置，即无法卷绕近年来所需求的约80m长的半导体装置。而根据本发明的所述构成方案，能够在
Figure GSB00000633023400062
规格的卷盘上卷绕约为80m的半导体装置。由此，能够充分确保在出货、运输时对半导体装置给予充分保护，并能够对所希望的卷绕量的半导体装置进行包装。
此外，本发明所涉及的半导体装置的包装方法中，优选的，在将所述半导体装置和所述压纹带卷绕在所述卷盘上时，赋予10gf以上并且200gf以下的张力，使所述绝缘薄膜的固定有所述半导体芯片的面的相反面与所述导电薄膜的突设有所述突起部的面的相反面，在80％以上的面积紧密接触的状态下进行卷绕。由此，能够抑制所述的2个面之间的突起部的峰所产生的局部摩擦，不易产生灰尘，并且通过使导电性的压纹带与固定有半导体芯片的面的相反面的80％以上相接触，使得在运输时产生的震动所引起的固定有半导体芯片的绝缘薄膜的带电量减少，从而能够减少对半导体芯片的静电损伤。
此外，优选的，本发明所涉及的半导体装置的包装方法还包括：第2步骤，将卷绕了所述半导体装置和所述压纹带的所述卷盘放入抗静电用或防潮用的袋中；第3步骤，将放入了所述卷盘的所述袋收纳于第1箱中；第4步骤，将多个所述第1箱收纳于尺寸大于所述第1箱的第2箱中。作为所述抗静电用或防潮用的袋子，例如有铝箔层压袋。铝箔层压袋兼具抗静电和防潮性能，因此为优选。
根据所述构成方案，能够在出货、运输时以适合的方式进行包装。此外，根据卷绕了半导体装置和压纹带的卷盘可以实现了半导体装置长尺寸化，例如对
Figure GSB00000633023400071
规格的卷盘来说，其卷绕量从现有技术的约40m增加到约80m。因此，在包装到第2箱时，与现有技术相比能够包装约2倍的半导体装置，因而可以在以往保管第2箱的保管场所内保管约为2倍的半导体装置。由此，能够提高单位占地面积的生产率，同时减轻搬运作业的负担。进一步而言，能够削减出货运输成本。
此外，本发明的压纹带，由带状的单层导电薄膜和突起部所构成，所述突起部是通过压纹加工在所述导电薄膜的一侧的面上沿带长方向上连续形成的，该压纹带特征在于：所述压纹带的总厚度是0.6mm以上并且1.1mm以下，表面电阻值是106Ω以上并且109Ω以下。
根据所述构成方案，能够充分实现作为出货运输时用的压纹带的性能，即作为对半导体装置的缓冲部件的性能。此外，由于压纹带是单层的，因此容易发生热变形并容易进行压纹加工，突起部的高度也容易进行调整。由此，能够充分确保对与其共同卷绕在卷盘上的半导体装置的保护，同时可以对所需要的卷绕量的半导体装置进行包装。
此外，本发明所涉及的压纹带中，优选的，形成在所述压纹带的带长方向上的所述突起部的配置间隔设定为，在所述压纹带上的长度20mm的范围内设置1.5个以上并且3个以下的所述突起部。由此，能够实现对半导体装置起到缓冲部件作用的强度的合理化。
如上所述，本发明所涉及的半导体装置的包装结构具有如下特征：即，具有半导体装置和导电性的压纹带卷绕在导电性的卷盘上的结构，其中，所述半导体装置具有固定在其反复形成有布线图案的带状的绝缘薄膜上且与所述各布线图案电连接的多个半导体芯片；所述压纹带具有在其带状的导电薄膜的一侧的面上沿带长方向连续形成的突起部；所述半导体装置和所述压纹带是，在相对叠合所述绝缘薄膜上固定有所述半导体芯片的面与所述导电薄膜上突设有所述突起部的面的形态下卷绕在所述卷盘上的，并且，在所述半导体芯片的厚度为t并且0.2≤t≤0.625mm、所述导电薄膜的厚度约为0.125mm时，所述压纹带的总厚度为t+0.4mm以上并且1.1mm以下。
由此，根据所述半导体装置的包装结构能产生如下效果：即，压纹带的总厚度是根据半导体芯片的厚度和导电薄膜的厚度来规定的，从而能够充分确保在出货、运输时对半导体装置的保护。而且，例如在现有技术中，一般在
Figure GSB00000633023400081
规格的小型卷盘上卷绕约40m的半导体装置，即无法获得近年来所期望的在同规格的卷盘上卷绕约80m的半导体装置的包装结构。而根据所述特征，能够在
Figure GSB00000633023400082
规格的卷盘上卷绕约80m的半导体装置。由此，能够在出货、运输时对半导体装置给予充分保护，并能包装所期望的卷绕量的半导体装置。
此外，本发明所涉及的半导体装置的包装方法具有如下特征：即，是将半导体装置和压纹带卷绕在导电性的卷盘上的半导体装置的包装方法，所述半导体装置具有固定在其反复形成有布线图案的带状的绝缘薄膜上且与所述各布线图案电连接的多个半导体芯片，所述压纹带具有在其带状的导电薄膜的一侧的面上沿带长方向上连续形成的突起部；该半导体装置的包装方法包括第1步骤，在相对叠合所述绝缘薄膜的固定有所述半导体芯片的面与所述导电薄膜的突设有所述突起部的面的形态下，将所述半导体装置和所述压纹带卷绕在所述卷盘上；作为所述压纹带使用的是，在所述半导体芯片的厚度为t并且0.2≤t≤0.625mm、所述导电薄膜的厚度为约0.125mm时，所述压纹带的总厚度为t+0.4mm以上并且1.1mm以下的压纹带。
由此，根据所述半导体装置的包装方法能够产生如下效果：即，通过使用具有由半导体芯片的厚度和导电薄膜的厚度而定的总厚度的压纹带，能够确保在发运和运输时对半导体装置给予充分的保护。此外，例如在现有技术中，一般在规格的小型卷盘上能卷绕约40m的半导体装置，即无法卷绕近年来所需求的约80m长的半导体装置。而根据本发明的所述构成方案，能够在
Figure GSB00000633023400084
规格的卷盘上卷绕约为80m的半导体装置。由此，能够充分确保在出货、运输时对半导体装置给予充分保护，并能够对所希望的卷绕量的半导体装置进行包装。
此外，本发明的压纹带具有如下特征：即，由带状的单层导电薄膜和突起部所构成，所述突起部是通过压纹加工在所述导电薄膜的一侧的面上沿带长方向上连续形成的，在该压纹带中，所述压纹带的总厚度是0.6mm以上并且1.1mm以下，表面电阻值是106Ω以上并且109。
由此，根据所述压纹带能够产生如下效果：即，充分实现作为出厂运输时用的压纹带的性能，即实现作为半导体装置的缓冲部件的性能。此外，由于压纹带是单层的，因此容易发生热变形并容易进行压纹加工，突起部的高度也容易进行调整。由此，能够充分确保对于共同卷绕在卷盘上的半导体装置的保护，同时可以对所需要的卷绕量的半导体装置进行包装。
附图说明
图1是表示TAB带的结构的图，图1(a)是俯视图，图1(b)是侧视图。
图2是表示本发明的包装结构中所用的压纹带的结构的图，图2(a)是俯视图，图2(b)是侧视图。
图3是表示压纹带的制造工艺的模式图。
图4是表示所述压纹带的其他结构的图，图4(a)是俯视图，图4(b)是侧视图。
图5是表示所述压纹带的另一的结构的图，图5(a)是俯视图，图(b)是侧视图。
图6是表示所述压纹带的另一结构的图，图6(a)是俯视图，图6(b)是侧视图。
图7是表示将所述压纹带与所述TAB带一起卷绕在卷盘上的状态的剖面图。
图8是表示所述压纹带的另一构成方式的图，图8(a)是俯视图，图8(b)是侧视图。
图9是表示卷盘的结构的图，图9(a)是俯视图，图9(b)是侧视图。
图10是表示内包装箱的结构的立体图。
图11是表示将TAB带与压纹带一同卷绕在卷盘上时的形态的模式图。
图12是表示本发明的包装结构的剖面图。
图13的图13(a)～图13(e)是表示将卷绕有了TAB带和压纹带的卷盘放入内包装箱为止的步骤的图。
图14的图14(a)和图14(b)是表示将所述内包装箱放入所述外包装箱为止的步骤的图。
图15是用来说明包括引带的TAB带的卷绕的模式图。
图16是压纹带的侧视图，图16(a)是具有双峰的压纹带的例示图，
图16(b)图是具有单峰的压纹带的例示图。
图17是卷盘卷绕后外形尺寸为
Figure GSB00000633023400101
时表示对应于压纹带总厚度的TAB带的卷绕量的表。
图18是卷盘卷绕后外形尺寸为
Figure GSB00000633023400102
时表示对应于压纹带的总厚度的TAB带的卷绕量的表。
图19是表示半导体芯片与压纹带之间的间隙的剖面图。
图20是表示由于TAB带的变形半导体芯片与压纹带发生接触时的剖面图。
图21是表示在半导体芯片的厚度与压纹带的总厚度的组合中，半导体芯片与压纹带之间的间隙的尺寸的表。
图22是表示对应于半导体芯片与压纹带之间的间隙的压纹带上有无伤痕的图表。
图23是表示了使用现有的隔离带将TAB带卷绕在卷盘上的状态的剖面图。
图24是表示了使用现有的另一隔离带将TAB带卷绕在卷盘上的状态的剖面图。
图25是表示了使用现有的另一隔离带将TAB带卷绕在卷盘上的状态的剖面图。
(附图标记说明)
100  TAB带(半导体装置)
101  薄膜(绝缘薄膜)
102  布线图案
103  半导体芯片
200、210、220、230、240  压纹带
201  薄膜(导电薄膜)
202  压纹部(突起部位)
211、212、221、222、231、232、241  压纹部(突起部)
242  材质显示部
310  卷盘
311  芯部
320  防静电袋(袋子)
330  内包装箱(第1箱)
340  外包装箱(第2箱)
具体实施方式
参照附图对本发明的一个实施方式进行的说明如下。
本发明涉及将具有以往无法卷绕的长度的TAB带与压纹带一起卷绕在卷盘上并将其包装成出货、运输用箱的形态的技术。在下文中，首先对本发明的优选实施方式中的每个部件的结构依次进行说明，接下来对应用了这些部件的包装方法以及包装结构进行说明。
(TAB带的结构)
图1是表示TAB带100的一个结构例的图，图1(a)是俯视图，图1(b)是侧视图。
TAB带100，具有在长尺寸的带状的薄膜101(绝缘薄膜)的一侧的面上沿其带长方向连续地(反复地)设置有作为一个封装件(package)的半导体装置的结构，其中，该封装件是封装包括按照一般的电路制造工艺所形成的内引线102a等的布线图案102和电连接地固定在内引线102a上的半导体芯片103而成的。在这里，将TAB带100的形成有布线图案102并封装了半导体芯片103的面称为半导体表面A，将其相反面称为半导体背面B。
薄膜101是由聚酰亚胺等有机树脂材料所构成的绝缘性薄膜。薄膜101的厚度为30μm～40μm，宽度为48mm。此外，薄膜101的宽度方向的两端具有运送部，该运送部上连续地形成有被称为齿孔(sproket hole)的运送用孔，TAB带100的各驱动IC被金属模具打穿，只使用驱动IC的部分。
布线图案102，是由铜所构成的导电性的薄膜状引线所形成的，其表面有锡镀层、Bi镀层(0.1～0.5μmt)。引线的端部形成有内引线102a、外引线以及测试垫等。用户作为连接部使用的外引线以及用于装载半导体芯片的内引线102a之外的布线被阻焊剂(SR)所覆盖。
半导体芯片103，在其一侧的面上形成有多个作为电信号的出入口的、由金所形成的金属突起电极(bump)(未图示)。该金属突起电极与内引线102a，通过热和压力被压接而形成金和锡的共结晶，从而完成接合。由此，半导体芯片103被固定在薄膜101上。作为金属突起电极的材料，优选为金，也可以是镍、铝等的电阻低的其他金属。此外，半导体芯片103的厚度为200μm～625μm，是对厚度约为725μm的8英寸晶圆、厚度约为625μm6英寸晶圆进行背面研磨而成。
在这里，图1所示的TAB带100采用的是COF方式，因此薄膜101上没有设置半导体芯片103的搭载部位的开口部和用于弯曲的窄缝等，但TAB带100不局限于COF方式，只要是能应用TAB技术的结构即可，例如可以是TCP方式等。
(压纹带的结构)
图2是表示压纹带200的一个结构例的图，图2(a)是俯视图，图2(b)是侧视图。
压纹带200，其具有在长尺寸的带状薄膜201(导电薄膜)的一侧的面上设置有通过压纹加工所形成的压纹部202(突起部)的结构。在这里，将压纹带200上形成有压纹部202的面(压纹部202的峰突起的面)称为压纹表面C，将其相反侧的面称为压纹背面D。
薄膜201是由聚对苯二甲酸乙二酯(PET)树脂所构成的，是在表面上涂覆了导电性材料的的带。作为薄膜201的材料，优选的是可以稳定成型的PET，也可以是聚萘二甲酸乙二酯、聚酰亚胺、聚醚酰亚胺、聚砜、聚乙烯、聚丙烯、聚酰胺、或聚醚砜等的树脂。
此外，薄膜201上涂有导电性高分子材料，其导电性(表面电阻值)设定为106Ω～109Ω，优选为108Ω～109Ω。薄膜201的厚度为125μm，宽度依照设计可以进行多种改变，但与TAB带100的宽度大致相同为宜。例如，TAB带100的薄膜101的宽度为48mm时，薄膜201的宽度以48±0.5mm为优选。形成压纹部202之前的薄膜201的两面是平坦的面，形成了压纹部202之后的薄膜201，除了压纹部202之外的部分依然维持为平坦的面。
压纹部202具有以下功能，即当TAB带100的半导体表面A与压纹带200的压纹表面C相对叠合而共同卷绕在卷盘上时，为了防止对TAB带100上的布线图案102和半导体芯片103产生干扰，在TAB带100的半导体表面A和压纹带200的压纹表面C之间形成间隔。也就是说，对TAB带100起到了作为缓冲部件的作用。并且，压纹部202配置在薄膜201的宽度方向的两端，且是沿带长方向等间隔地连续配置的。
就压纹部202的配置位置来说，至少位于在将如上所述的TAB带100与压纹带200共同卷绕在卷盘上的状态下使压纹部202的峰部接触TAB带100的运送部的位置即可，可以根据设计而决定。例如，作为压纹部202的配置间隔，压纹部202的底面的直径是
Figure GSB00000633023400131
时，薄膜201的宽度方向上压纹部202的中心之间的间隔为44±0.2mm，在薄膜201的带长方向的配置间隔为10.5±0.5mm。而且，例如薄膜201的宽度是35mm、70mm时，宽度方向的配置间隔为31mm、63mm。此外，对于带长方向上的压纹部202的配置间隔，优选为在压纹带200的长度为20mm的范围内设置1.5个以上且3个以下的压纹部202。由此，能够合理地制定发挥缓冲部件作用的压纹部202的强度。
此外，压纹部202的形状是半球形(圆顶形)的，从压纹表面C到顶部的峰高ha，是依据对应半导体芯片103的厚度所设定的压纹带200的总厚度h(＝薄膜201的厚度+压纹部202的峰高ha)而计算得到的，其中，这里所说的半导体芯片103，是被封装在与压纹带200一同进行卷绕的TAB带100上的半导体芯片。例如，半导体芯片103的厚度t为200μm≤t≤625μm时，压纹带200的总厚度h规定为t+0.4mm以上且1.1mm以下。薄膜201的厚度为125μm，因此压纹表面C到顶部的峰高ha是t+0.275mm≤ha≤0.975mm。
压纹部202，如图3所示，是在旋转压纹成型装置的齿轮290来运送薄膜201时，通过歯部291的热成型而形成的。因此，可以根据齿部291的前端的形状可以改变压纹部202的形状，并根据歯部291的前端位于最低处时的位置可以改变压纹部202的峰高ha。此外，优选的压纹带200的杨式模量是400～700N/mm2。
如上所述，压纹带200是在单层的薄膜201的一侧的面上具有经压纹加工而形成的压纹部202的长尺寸的带，多个压纹部202位于薄膜201的宽度方向的两端，沿带长方向等间隔且连续地配置为两列。
此外，压纹带200不局限于图2所示的结构，只要在能够实现所述功能的范围内，压纹部202的配置以及形状是可以改变的。以下举例几个压纹带200的其他结构例。
图4(a)以及图4(b)中所示的压纹带210，具有在薄膜201的一侧的面上配置有半球形的压纹部211、圆筒形的压纹部212的结构。压纹部211和压纹部212在薄膜201的宽度方向的两端沿带长方向等间隔地交互配置。由此，能够防止压纹带210发生褶皱。
图5(a)和图5(b)中所示的压纹带220，具有以下结构：即在薄膜201的一侧的面上，形成有圆锥形的压纹部221和半球形的压纹部222。压纹部221和压纹部222在薄膜201的宽度方向的两端沿带长方向等间隔地配置，压纹部221之间隔有一定间隔1。也就是说，按照压纹部221、压纹部222、压纹部222、压纹部222、压纹部221...这样的配置方式来配置。由此，可以通过确认压纹部221来掌握其之间的间隔，从而能够进行压纹带220的长度管理。
图6(a)和图6(b)中所示的压纹带230，具有在薄膜201的一侧的面上形成了半球形压纹部231和锅形压纹部232的结构。压纹部231和压纹部232，在薄膜201的宽度方向的两端沿带长方向等间隔地交互配置，使得压纹部232之间的配置宽度变窄。此外，压纹部232的峰高低于压纹部231的峰高。
这是因为，如图20所示，若压纹部202的间隔大，则与TAB带100一起卷绕时，薄膜101有时会以半导体芯片103付近为中心发生变形。但如图7所示，如果使用压纹带230，就能够将压纹部232接触到SR上，从而可以防止薄膜101发生变形。此外，压纹部232的峰高根据薄膜制品的总厚度(PI基材+布线厚度+SR厚度)决定即可，优选为比压纹部231的峰高约低100μm。
图8(a)和图8(b)所示的压纹带240，具有如下结构：即在薄膜201的一侧的面上，在薄膜201的宽度方向的两端沿带长方向等间隔地连续配置了半球形(圆锥形)的压纹部241。并且，在压纹部241之间，形成有记载压纹带240的材质名(例如PET)的材质表示部242。材质表示部242，按照现有技术的一般方法使形成有压纹部241的一侧的面凸出即可，其高度和位置只要不干扰其他部件则没有特殊限制。由此，可以在压纹加工时和废弃时，只通过目视就可以确认材质。
(包装用的部件)
为了将TAB带100包装成出货、运输时的包装形态，使用了若干部件(辅助部件)。在这里，对具有代表性的部件进行说明。
首先，有卷绕TAB带100所用的卷盘。图9(a)以及图9(b)表示了卷盘310的外观形状。卷盘310，是用PS(聚苯乙烯)和ABS(丙烯腈-丁二烯-苯乙烯共聚物)树脂成型而成的，并为了抗静电赋予其导电性。卷盘310，具有卷绕带时使用的中芯部311，最外径Xr为
Figure GSB00000633023400151
或
Figure GSB00000633023400152
的卷盘等是一般流通的。例如，最外径Xr是
Figure GSB00000633023400153
的卷盘310，其中芯部311的外径Yr是
Figure GSB00000633023400154
芯部311的宽度Zr是49mm。因卷盘的详细形状在本发明中不是重点因此省略其说明，作为在本发明中使用的卷盘，使用这种现有的卷盘即可。与重新制作相比，能够降低成本。
此外，在卷盘310的容易看到的位置上粘贴有出厂标签315，该出厂标签315上记载有关于卷绕物的信息，例如搭载于TAB带100上的半导体装置的机型号、数量以及出厂日期等。
接下来，还有用来放入卷绕有TAB带100和压纹带200的卷盘310的抗静电袋。图13(b)和图13(c)示出了抗静电袋320的外观形状。抗静电袋320是由铝箔层压材料所构成的袋，并使用与卷盘310的外形尺寸相对应的袋。此外，根据需要，作为抗静电袋320的代替品，可以使用铝箔层压材料所构成的防潮用袋。铝箔层压材料所构成的袋兼备抗静电和防潮性能，因此为优选。
接下来，还有用于收纳密封有卷盘310的防静电袋320的内包装箱。图10示出了内包装箱330的外观形状。内包装箱内330(第1箱)是纸壳箱，其尺寸与卷盘310的外形尺寸相对应。例如，用于收纳最外径是
Figure GSB00000633023400155
的卷盘310时，使用长Ln为420mm、宽度Wn为420mm、高度Hn为65mm的内包装箱330。此外，在内包装箱330上，为了可以明示关于内装物品的信息，可以在容易看到的位置上粘贴出厂标签335。
接下来，还有用于在出货、运输时收纳内包装箱330的外包装箱。图14(b)示出了外包装箱340的外观形状。外包装箱340(第2箱)是纸壳箱，其尺寸是与内包装箱330的外形尺寸相对应的，具有能够收纳多个内包装箱330的尺寸。以往使用的外包装箱340，能够收纳5个35mm宽的卷盘、4个48mm宽的卷盘或3个70mm宽的卷盘。由此，能够实现出货、运输时的高效率化，提高生产率。
此外，就抗静电袋320、内包装箱330以及外包装箱340等的辅助部件来说，在市场上都有对应于正在流通的卷盘310的外形尺寸的产品，使用这些就可以。这样与重新制作相比，可以降低成本。
(TAB带的包装方法和包装结构)
接下来，对将图1所示的TAB带100和图2所示的压纹带200共同卷绕到如图9所示的卷盘310上并包装成出货、运输形态为止的处理流程进行说明。
此外，在以下说明的处理流程中，假设TAB带100中薄膜101的厚度为38+8μm(46μm)、宽度为48mm，半导体芯片103的厚度为625μm。压纹带200中薄膜201的厚度为125μm、宽为48mm，压纹部202的峰高为975μm。也就是说，压纹带200的总厚度为1.1mm。使用
Figure GSB00000633023400161
规格的卷盘310，并使用与卷盘310的尺寸相对应的抗静电袋320和内包装箱330。此外，使用能够放入4个所使用的内包装箱330(高度H：65mm)的外包装箱340。
图11是在卷盘310上卷绕TAB带100和压纹带200时表示其卷绕状态的图。
首先，在卷盘310的中芯部311上，钩住叠合的TAB带100和压纹带200后，旋转卷盘310。其后，如图11所示，将TAB带100和压纹带200叠合并卷绕到卷盘310上。此时，TAB带100的半导体表面A和压纹带200的压纹表面C将面对面地叠合在一起。
此外，进行卷绕时，在各带的带长方向上施加张力(卷绕压力，即沿带长方向拉伸的力)，使TAB带100的半导体背面B与压纹带200的压纹背面D尽量接触，优选为在80％以上的面接触的状态下进行卷绕。作为张力优选为10gf～300gf，进一步优选为50gf～200gf。另外，张力在10gf以下时，运输中的震动会使各带发生卷绕偏移而扭曲，因此，在用户使用时想要取出要安装到液晶面板上的装置时无法取出，故不为优选。此外，当张力为200gf以上时，会产生封装有半导体芯片的TAB带变形而形成压纹部形状的弊端，因此不为优选。
图12是表示卷绕了各带后的状态的剖面图。由于压纹部202的作用，TAB带100的半导体表面A与压纹带200的压纹表面C之间形成有空间。由此，能够防止半导体芯片103与压纹带200接触而产生的摩擦。
此外，使用
Figure GSB00000633023400162
规格的卷盘310时，考虑到后续工序的操作性，产品的卷绕后适合的最大外周为
Figure GSB00000633023400163
由此，卷绕TAB带100和压纹带200，直到卷绕后外周为为止。其结果，能够在规格的卷盘310上，卷绕82m的TAB带100。
并且，如图13(a)所示，在卷绕有TAB带100和压纹带200的卷盘310上粘贴出厂标签315。
接下来，如图13(a)～图13(b)所示，将卷绕了各带的卷盘310放入抗静电袋320中。将卷盘310放入抗静电袋320中之后，将袋的内部抽成为真空状态，然后注入氮气。其后，如图13(c)所示，热压接合袋口，密封卷盘310。此后，如图13(c)所示，在密封有卷盘310的抗静电袋320上粘贴出厂标签325。
接下来，如图13(c)～图13(d)所示，将密封有卷盘310的抗静电袋320放入内包装箱330中。并且，如图13(e)所示，盖好内包装箱330的箱盖后，将出厂标签335粘贴在内包装箱330上。另外，在后续处理中会将内包装箱330放入外包装箱340中，因此，优选在包装箱330上的将其放入外包装箱340时也能容易看到的位置上粘贴出厂标签335。
接下来，如图14(a)～图14(b)所示，将4个内包装箱330放入外包装箱340中。并且，如图14(b)所示，使用胶带等将外包装箱340密封后，将写有内装物品信息的出厂标签345粘贴在外包装箱340上。
如以上所述对TAB带100进行了包装，并在图14(b)所示的状态下出货、运输TAB带。
以往，一般是在
Figure GSB00000633023400171
规格的小型卷盘上卷绕约40m的TAB带，即无法在确保出货、运输时充分保护TAB带的前提下，在
Figure GSB00000633023400172
规格的小型卷盘上卷绕约80m的TAB带。
相对于此，根据本实施方式所涉及的包装结构，可以在
Figure GSB00000633023400173
规格的卷盘310上卷绕约82m的TAB带100。也就是说，在本实施方式的包装结构中，压纹带200的总厚度是依照半导体芯片103的厚度和薄膜201的厚度而规定的，从而确保在出货、运输时能够对TAB带100给与充分保护。也就是说，半导体芯片103的厚度t为200μm≤t≤625μm且薄膜201的厚度为0.125mm时，压纹带的总厚度设定为t+0.4mm以上且1.1mm以下。而且，本发明人等通过实验的结果，确认了即使只是在一侧的面上设置有压纹部202的压纹带200，在出货、运输时其包装结构没有问题。
此外，不局限于
Figure GSB00000633023400174
规格的卷盘310，即使是其他规格的卷盘310，也能够卷绕比以往更长的TAB带100，这是不言自明的。在本实施方式的包装结构中，使用
Figure GSB00000633023400175
规格的卷盘，能够实现TAB带100的2倍长度的长尺寸化。因此，例如使用～420mm规格的卷盘310时，能够卷绕约50m～100m的TAB带100。而且，以往使用
Figure GSB00000633023400181
规格的卷盘时最大能够卷绕80m左右的TAB带，而根据本实施方式的包装结构最大能够卷绕160m左右的TAB带100。
此外，现有技术中存在卷盘的大型化导致无法提高生产率的问题，但在本实施方式的包装结构中，可以实现TAB带100的约为2倍的长尺寸化，并且没有必要实施卷盘310的大型化。由此，可以使用实施长尺寸化之前的同一卷盘，从而，卷盘310、抗静电袋320、内包装箱330以及外包装箱340等的辅助部件可以使用实施长尺寸化之前的现有品。因此，没有必要重新制作辅助部件，从而能够控制成本的增加。
并且，与以往所需的外包装箱的保管场地相比，本实施方式中的包装结构只需要一半的场地。也就是说，在以往用来保管外包装箱的保管场地，可以保管约2倍的TAB带100。由此能够提高单位占地面积的生产率。而且，出货时的重量由17kg减到13kg，即每次出货时能减少4kg，能够同时减轻搬运作业的强度。进一步而言，能够削减出货运输成本。
此外，在卷绕TAB带100以及压纹带200时，在各带的带长方向上赋予张力，使TAB带100的半导体背面B与压纹带200的压纹背面D尽可能紧密接触。由此，在卷绕了各带的卷盘310中，能够抑制TAB带100与压纹带200之间的摩擦，而不易产生灰尘。即使在产生了灰尘并附着到TAB带100上的情况下，由于压纹带200使用的是具有除电效果的高电阻的特定材料，因此也不会产生漏电不良。
此外，在本实施方式的包装结构中，TAB带100的半导体背面B与压纹带200的压纹背面D之间的摩擦系数(ASTMD1894标准)设定在0.3～0.5的范围内，同时TAB带100的半导体表面A与压纹带200的压纹部202的表面之间的摩擦系数(ASTMD1894标准)设定在0.3以下。由此，在TAB带100的半导体背面B与压纹带200的压纹背面D之间，能够抑制在运输中各带发生卷绕偏移；并且TAB带100的半导体表面A与压纹带200的压纹部202的表面之间容易产生滑动，从而能够防止卷绕在卷盘310上的状态下的各带发生褶皱。
在这里所述摩擦系数是指静摩擦系数。使用基于ASTMD1894标准的摩擦系数测定方法，对由聚对苯二甲酸乙二酯所构成的具有单峰的压纹带200的压纹背面D与TAB带100的由聚酰亚胺所构成的半导体背面B之间的静摩擦系数进行了测定，其结果为0.3～0.5。此外，测定了压纹带200的压纹部202的表面与TAB带100的半导体表面A之间的静摩擦系数，其结果为0.2～0.001。并且，为了进行比较，对在两侧的面上分别设置了压纹部的双峰的压纹带，也进行了其与TAB带100之间的静摩擦系数的测定，其结果在所述两侧的面上均为0.2～0.001。
使用具有双峰的压纹带时，两侧的面的摩擦系数均小，运输时的震动容易引起各带的卷绕偏移。使用具有单峰的压纹带200时，因为一侧的面的摩擦系数高，具有耐偏移的特性。此外，使用具有单峰的压纹带200时，导电性部位与TAB带100的聚酰亚胺面接触，具有带电性低的优点。
此外，在40m的TAB带100上半导体芯片103的配置间距为19mm(4间距，1间距为4.75mm)时，经过概算，在
Figure GSB00000633023400191
规格的一个卷盘310上最多包括2100个半导体芯片103。此外，带的成品率为90％时，含1900余个。
因此，收纳有多个卷绕了TAB带100和压纹带200的卷盘310、抗静电袋320以及内包装箱330的外包装箱340的重量，是1.7kg～2.5kg。
(实施例)
(实施例1)
对应于图2所示的压纹带200(薄膜201的厚度：0.125mm)的总厚度，对能够在
Figure GSB00000633023400192
规格的卷盘310上卷绕的图1所示的TAB带100(薄膜101的厚度：0.04mm，半导体芯片103的厚度：0.625mm)的长度进行了验证。
在TAB带100中，为了提高制造工艺中的操作性，实际上在其前后设置了引带。图15表示了设置有引带的TAB带100。例如，连接在TAB带100之前的引带可以穿过形成在卷盘310的中芯部311上的窄缝而用作开始卷绕时的固定用部件。例如，连接在TAB带100之后的引带通过留在开卷部或带处理部，可以用于稳定TAB带100的卷绕状态。
这里的引带在业界中的标准长度是每侧各3m，总共6m。由此，在本实施例中使用长6m的引带进行验证，由于根据各种设计也可以使用所述长度前后的引带，因此同时对于引带长度为8m、4m的情况进行了进一步的验证。
此外，使用
Figure GSB00000633023400193
规格的卷盘310时，考虑到工序的操作性，产品的卷绕后外周S最大适合为
Figure GSB00000633023400201
由此如图15所示，将设置有引带的TAB带100与压纹带200叠合并卷绕，卷绕后外周S为时，对所卷绕的TAB带100的长度进行了测定。此时，为了将TAB带100稳定地卷绕在卷盘310上，在卷绕张力为50gf～200gf范围内进行了卷绕。
结果数据如图17所示。
“双峰”中表示的是将如图16(a)所示的在两侧的面上设置了压纹部202a和压纹部202b的压纹带200A(薄膜201a的厚度：0.125mm，总厚度h为：2.275mm)与TAB带100一起卷绕在卷盘310上时的结果。压纹带200A中，引带的长度为8m、6m、4m时，分别卷绕了36m、38m、40m的TAB带。该结果再现了以往的卷绕量。
“单峰”中表示的是将如图16(b)所示的设置有压纹部202的压纹带200与TAB带100一起卷绕在卷盘310上时的结果。总厚度h为1.2mm时，且引带的长度为8m、6m、4m时，分别卷绕了73m、75m、77m的TAB带100。总厚度为1.1mm时，且引带的长度为8m、6m、4m时，分别卷绕了80m、82m、84m的TAB带100。从这些结果可以看出，压纹带200的总厚度h在1.1m以下时，能够卷绕80m以上的TAB带100。
此外，在图17中所示的结果数据的测定条件下，为了验证其临界值，进一步对将卷盘310的卷绕外周S从
Figure GSB00000633023400203
变为
Figure GSB00000633023400204
时的情况也进行了验证。
结果数据如图18所示。在压纹带200A中，引带的长度为8m、6m、4m时，分别卷绕了37m、39m、41m的TAB带100。
对此，在总厚度为1.2mm的压纹带200中，引带的长度为8m、6m、4m时，分别卷绕了75m、77m、79m的TAB带100。在总厚度为1.1mm的压纹带200中，引带的长度为8m、6m、4m时，分别卷绕了82m、84m、86m的TAB带100。由此，从这些结果数据可以看出，压纹带200的总厚度h在1.1m以下时，能够卷绕80m以上的TAB带100。
(实施例2)
将TAB带100和压纹带200叠合并卷绕时，如图19所示，在半导体芯片103与压纹带200之间具有间隙g。但由于存在TAB带100或压纹带200的翘曲变形，如图20中所示，会发生半导体芯片103与压纹带200相接触而导致擦伤转移到压纹带200上的现象。
因此，对应于半导体芯片103和压纹带200之间的间隙，验证了擦伤的有无状况。图21表示了压纹带200的总厚度和实际峰高、压纹带200的总厚度和实际峰高与半导体芯片103的厚度的组合所对应的间隙的尺寸。分别使用厚度为0.4mm、0.625mm、0.725mm的半导体芯片103。并分别使用总厚度从0.8mm起每个增加0.1mm而增至1.2mm的压纹带200。此外，还考虑了半导体芯片103的突起电极高度和布线图案102的厚度(8μm)的总厚度20μm。
如图21所示，例如半导体芯片103的厚度为0.4mm且压纹带200的实际峰高为0.675mm(总厚度0.8mm)时，半导体芯片103和压纹带200之间的间隙g是0.263mm。
此外，制作了图21中所示的各组合的样本，确认了实际上在压纹带200上是否产生擦伤的情况。其结果如图22所示。如图22所示，半导体芯片103的厚度为0.4mm时，实际峰高为0.675mm(总厚度为0.8mm)的压纹带200的样本没有擦伤。
此外，半导体芯片103的厚度为0.625mm时，实际峰高为0.875mm(总厚度1.0mm)的压纹带200的样本没有擦伤，而实际峰高为0.775mm(总厚度为0.9mm)的压纹带200的样本存在擦伤。此外，半导体芯片103的厚度为0.725mm时，实际峰高为0.875mm(总厚度为1.0mm)的压纹带200的样本没有擦伤，而实际峰高为0.775mm(总厚度0.9mm)的压纹带200的样本存在擦伤。
根据这些结果，如图22的曲线所示，存在着作为产品可以使用的区域、作为产品使用时需要注意的危险区域、以及作为产品无法使用的区域。
本发明不局限于所述实施方式，在权利要求的范围内可以进行多种改变。即，在权利要求所示的范围内适宜改变技术手段并组合这些实施方式而得到的实施方式，也在本发明的技术范围内。
(工业上的可利用性)
本发明不仅适用于将连续性地封装有半导体装置的TAB带和压纹带共同卷绕在卷盘上而进行包装的包装结构中，也能广泛适用于与TAB带的包装方法相关的领域以及与制造所述包装结构中所使用的部件的制造相关的领域中。

Claims (12)

1.一种半导体装置的包装结构，具有半导体装置和导电性的压纹带卷绕在导电性的卷盘上的结构，其中，所述半导体装置具有固定在其反复形成有布线图案的带状的绝缘薄膜上且与所述各布线图案电连接的多个半导体芯片；所述压纹带具有在其带状的导电薄膜的一侧的面上沿带长方向连续形成的突起部，该半导体装置的包装结构特征在于：
所述半导体装置和所述压纹带是，在相对叠合所述绝缘薄膜上固定有所述半导体芯片的面与所述导电薄膜上突设有所述突起部的面的形态下卷绕在所述卷盘上的；
在所述半导体芯片的厚度为t并且0.2≤t≤0.625mm、所述导电薄膜的厚度约为0.125mm时，所述压纹带的总厚度为t+0.4mm以上且1.1mm以下。
2.根据权利要求1所述的半导体装置的包装结构，其特征在于：
所述绝缘薄膜的固定有所述半导体芯片的面的相反面与所述导电薄膜的突设有所述突起部的面的相反面之间，80％以上的面积是紧密接触的。
3.根据权利要求1所述的半导体装置的包装结构，其特征在于：
所述压纹带的表面电阻值是106Ω以上且109Ω以下。
4.根据权利要求1所述的半导体装置的包装结构，其特征在于：
所述压纹带是由聚对苯二甲酸乙二酯、聚萘二甲酸乙二酯、聚酰亚胺、聚醚酰亚胺、聚砜、聚乙烯、聚丙烯、聚酰胺或聚醚砜的树脂所构成的。
5.根据权利要求1所述的半导体装置的包装结构，其特征在于：
所述绝缘薄膜的固定有所述半导体芯片的面的相反面与所述导电薄膜的突设有所述突起部的面的相反面之间的摩擦系数设定为0.3以上并且0.5以下；
所述绝缘薄膜的固定有所述半导体芯片的面与所述突起部表面之间的摩擦系数设定为0.3以下。
6.根据权利要求1所述的半导体装置的包装结构，其特征在于：
在所述压纹带的带长方向上长度为20mm的范围内，设置有1.5个以上且3个以下的所述突起部。
7.根据权利要求1所述的半导体装置的包装结构，其特征在于还包括：
抗静电用或防潮用的袋，用来放入卷绕有所述半导体装置和所述压纹带的所述卷盘；
第1箱，用来收纳放入了所述卷盘的所述袋；
第2箱，用来收纳多个所述第1箱，其尺寸大于所述第1箱的尺寸。
8.一种半导体装置的包装方法，是将半导体装置和压纹带卷绕在导电性的卷盘上的半导体装置的包装方法，所述半导体装置具有固定在其反复形成有布线图案的带状的绝缘薄膜上且与所述各布线图案电连接的多个半导体芯片，所述压纹带具有在其带状的导电薄膜的一侧的面上沿带长方向上连续形成的突起部，该半导体装置的包装方法的特征在于：
包括第1步骤，在相对叠合所述绝缘薄膜的固定有所述半导体芯片的面与所述导电薄膜的突设有所述突起部的面的形态下，将所述半导体装置和所述压纹带卷绕在所述卷盘上，
作为所述压纹带使用的是，在所述半导体芯片的厚度为t并且0.2≤t≤0.625mm、所述导电薄膜的厚度为约0.125mm时，所述压纹带的总厚度为t+0.4mm以上且1.1mm以下。
9.根据权利要求8所述的半导体装置的包装方法，其特征在于：
在将所述半导体装置和所述压纹带卷绕在所述卷盘上时，赋予10gf以上并且200gf以下的张力，使所述绝缘薄膜的固定有所述半导体芯片的面的相反面与所述导电薄膜的突设有所述突起部的面的相反面，在80％以上的面积紧密接触的状态下进行卷绕。
10.根据权利要求8所述的半导体装置的包装方法，其特征在于还包括：
第2步骤，将卷绕有所述半导体装置和所述压纹带的所述卷盘放入抗静电用或防潮用的袋中；
第3步骤，将放入了所述卷盘的所述袋收纳到第1箱中；
第4步骤，将多个所述第1箱收纳到尺寸大于所述第1箱的第2箱中。
11.一种压纹带，由带状的单层导电薄膜和突起部所构成，所述突起部是通过压纹加工在所述导电薄膜的一侧的面上沿带长方向上连续形成的，该压纹带特征在于：
所述压纹带用于与COF型的半导体装置一起卷绕在导电性的卷盘上，所述半导体装置具有固定在反复形成有布线图案的带状的绝缘薄膜上且与所述各布线图案电连接的多个半导体芯片，
所述压纹带的总厚度是0.6mm以上且1.1mm以下，表面电阻值是106Ω以上且109Ω以下。
12.根据权利要求11所述的压纹带，其特征在于：
形成在所述压纹带的带长方向上的所述突起部的配置间隔设定为，在所述压纹带上的长度为20mm的范围内设置1.5个以上并且3个以下的所述突起部。
CN2008801149092A 2007-11-09 2008-11-07 半导体装置的包装结构、半导体装置的包装方法和压纹带 Active CN101848848B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007292614 2007-11-09
JP2007-292614 2007-11-09
JP2008285554A JP4460015B2 (ja) 2007-11-09 2008-11-06 半導体装置の梱包構造、および半導体装置の梱包方法
JP2008-285554 2008-11-06
PCT/JP2008/070335 WO2009060949A1 (ja) 2007-11-09 2008-11-07 半導体装置の梱包構造、半導体装置の梱包方法、およびエンボステープ

Publications (2)

Publication Number Publication Date
CN101848848A CN101848848A (zh) 2010-09-29
CN101848848B true CN101848848B (zh) 2012-02-29

Family

ID=40864759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801149092A Active CN101848848B (zh) 2007-11-09 2008-11-07 半导体装置的包装结构、半导体装置的包装方法和压纹带

Country Status (5)

Country Link
US (1) US8390104B2 (zh)
JP (2) JP4460015B2 (zh)
KR (1) KR101177329B1 (zh)
CN (1) CN101848848B (zh)
TW (1) TWI356798B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10579920B2 (en) 2007-12-24 2020-03-03 Dynamics Inc. Systems and methods for programmable payment cards and devices with loyalty-based payment applications
JP2012146883A (ja) * 2011-01-13 2012-08-02 Kawamura Sangyo Kk スペーサテープ
US9916992B2 (en) 2012-02-20 2018-03-13 Dynamics Inc. Systems and methods for flexible components for powered cards and devices
CA3077579A1 (en) * 2012-02-20 2013-08-29 Dynamics Inc. Systems and methods for flexible components, flexible cards, multi-layer boards, multiple sensor detectors, non-time smearing detection mechanisms and electromagnetic field generators for powered cards and devices
WO2013180722A1 (en) * 2012-05-31 2013-12-05 Hewlett-Packard Development Company, Lp Spooling process films
US9064195B2 (en) 2012-06-29 2015-06-23 Dynamics Inc. Multiple layer card circuit boards
US9010647B2 (en) 2012-10-29 2015-04-21 Dynamics Inc. Multiple sensor detector systems and detection methods of magnetic cards and devices
US10949627B2 (en) 2012-12-20 2021-03-16 Dynamics Inc. Systems and methods for non-time smearing detection mechanisms for magnetic cards and devices
KR20240063164A (ko) * 2016-09-29 2024-05-09 다이니폰 인사츠 가부시키가이샤 증착 마스크 곤포체 및 증착 마스크 곤포 방법
WO2018112286A1 (en) * 2016-12-15 2018-06-21 Sealed Air Corporation (Us) Packaging method
CN108861069A (zh) * 2018-08-23 2018-11-23 长电科技（滁州）有限公司 一种防粘黏压纹载带及载带制造方法
US11299302B2 (en) * 2018-10-26 2022-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated semiconductor die parceling platforms

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574342A (zh) * 2003-06-19 2005-02-02 夏普株式会社 卷带型半导体器件及其制造方法
JP2006310476A (ja) * 2005-04-27 2006-11-09 Kawamura Sangyo Kk 半導体実装回路テープ用ラミネートスペーサーテープ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326646A (ja) 1992-05-21 1993-12-10 Mitsui Mining & Smelting Co Ltd フィルムキャリア用スペーサーとそれを用いたフィルムキャリアの製造方法
JPH08597B2 (ja) 1992-08-29 1996-01-10 大日化成工業株式会社 Ｔａｂ用スペーサテープ
US5491013A (en) * 1994-08-31 1996-02-13 Rexam Industries Corp. Static-dissipating adhesive tape
US5846621A (en) * 1995-09-15 1998-12-08 Minnesota Mining And Manufacturing Company Component carrier tape having static dissipative properties
JP2848365B2 (ja) 1996-11-12 1999-01-20 日本電気株式会社 テープキャリアパッケージテープ
US5875897A (en) * 1997-03-31 1999-03-02 Motorola, Inc. Packaging apparatus and method
US6540086B1 (en) * 2000-10-13 2003-04-01 Peak International Ltd. Protective cover tape having a foam layer
WO2003014224A1 (en) * 2001-08-03 2003-02-20 Toray Industries, Inc. Resin composition and molded article, film, and fiber each comprising the same
JP2003197689A (ja) * 2001-12-27 2003-07-11 Seiko Epson Corp エンボススペーサテープ及びその製造方法
US6857493B2 (en) * 2002-02-13 2005-02-22 Paragon Technologies, Inc. Automatic load positioning for a conveyor cart
US6919513B2 (en) * 2002-07-24 2005-07-19 Samsung Electronics Co., Ltd. Film carrier tape for semiconductor package and manufacturing method thereof
JP3903382B2 (ja) * 2002-12-10 2007-04-11 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープの処理装置におけるスペーサの巻き取り装置
JP2004327550A (ja) 2003-04-22 2004-11-18 Renesas Technology Corp 半導体装置の製造方法および半導体装置の出荷方法
JP2005022701A (ja) 2003-07-02 2005-01-27 Sumitomo Bakelite Co Ltd 半導体エンボスキャリアテープ包装用梱包箱
JP4590191B2 (ja) 2004-02-16 2010-12-01 電気化学工業株式会社 キャリアテープ及びチップ型電子部品搬送体
JP2007158264A (ja) 2005-12-08 2007-06-21 Kawamura Sangyo Kk 半導体実装回路テープ用スペーサテープ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574342A (zh) * 2003-06-19 2005-02-02 夏普株式会社 卷带型半导体器件及其制造方法
JP2006310476A (ja) * 2005-04-27 2006-11-09 Kawamura Sangyo Kk 半導体実装回路テープ用ラミネートスペーサーテープ

Also Published As

Publication number Publication date
US8390104B2 (en) 2013-03-05
JP2009132453A (ja) 2009-06-18
JP2010089841A (ja) 2010-04-22
JP4460015B2 (ja) 2010-05-12
KR101177329B1 (ko) 2012-08-30
JP5174836B2 (ja) 2013-04-03
CN101848848A (zh) 2010-09-29
US20100230793A1 (en) 2010-09-16
TW200942464A (en) 2009-10-16
KR20100085143A (ko) 2010-07-28
TWI356798B (en) 2012-01-21

Similar Documents

Publication Publication Date Title
CN101848848B (zh) 半导体装置的包装结构、半导体装置的包装方法和压纹带
CN101414603B (zh) 层叠半导体封装及其制造方法
TWI295033B (zh)
JPH07101461A (ja) エンボスキャリアテープ
TWI423917B (zh) Ｔａｂ帶的包裝方法及ｔａｂ帶的包裝構造
JP2008092198A (ja) Ｒｆｉｄラベルタグおよびその製造方法
US20040093721A1 (en) Electronic package carrier tape
JP4755410B2 (ja) テープ状部品包装体
CN205574345U (zh) 一种新型卷对卷智能卡模块封装结构
JP3229786B2 (ja) テープキャリアパッケージおよびその収納方法
JP2549336B2 (ja) 電気コネクタの帯状梱包部材
JP2003072835A (ja) 電子部品用キャリアテープ及び電子部品の実装方法
US20060011509A1 (en) Packaging system and method for storing electronic components
JP2012048478A (ja) 帯状インレットおよびｉｃタグラベルの連続体
CN218559517U (zh) 芯片基板包装托盘
JP2018177299A (ja) キャリアテープ、キャリアテープを用いた電子部品の梱包体、梱包装置、梱包方法および実装方法
TWI338943B (en) Chip package in tape form
JP2004327550A (ja) 半導体装置の製造方法および半導体装置の出荷方法
JP7173654B2 (ja) キャリアテープの巻取方法
JP6467702B2 (ja) リール状製品の梱包体
CN107176321A (zh) 一种新型卷对卷智能卡模块封装结构
CN202616211U (zh) 芯片封装载带
TW202222656A (zh) 用於微電子裝置的承載帶及相關方法
JPH10144724A (ja) テープキャリアパッケージテープ
JP2016153313A (ja) リール状製品の梱包体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200306

Address after: Hsinchu City, Taiwan, China

Patentee after: Taiwan Semiconductor Manufacturing Company, Ltd.

Address before: Osaka Japan

Patentee before: SHARP Kabushiki Kaisha

TR01 Transfer of patent right