JP2004327550A - 半導体装置の製造方法および半導体装置の出荷方法 - Google Patents

半導体装置の製造方法および半導体装置の出荷方法 Download PDF

Info

Publication number
JP2004327550A
JP2004327550A JP2003117435A JP2003117435A JP2004327550A JP 2004327550 A JP2004327550 A JP 2004327550A JP 2003117435 A JP2003117435 A JP 2003117435A JP 2003117435 A JP2003117435 A JP 2003117435A JP 2004327550 A JP2004327550 A JP 2004327550A
Authority
JP
Japan
Prior art keywords
tape
reel
tcp
spacer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003117435A
Other languages
English (en)
Inventor
Yuji Ikeda
雄次 池田
Yoshiyuki Abe
由之 阿部
Nobuya Kanemitsu
伸弥 金光
Hiroyuki Mori
博幸 毛利
Kozo Kobayashi
公三 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Renesas Eastern Japan Semiconductor Inc
Hitachi Consumer Electronics Co Ltd
Japan Display Inc
Original Assignee
Renesas Technology Corp
Hitachi Device Engineering Co Ltd
Renesas Eastern Japan Semiconductor Inc
Hitachi Consumer Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Hitachi Device Engineering Co Ltd, Renesas Eastern Japan Semiconductor Inc, Hitachi Consumer Electronics Co Ltd filed Critical Renesas Technology Corp
Priority to JP2003117435A priority Critical patent/JP2004327550A/ja
Publication of JP2004327550A publication Critical patent/JP2004327550A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】TCPテープのリールへの巻き付け量を多くし、出荷コストの低減を図る。また、半導体装置の製造のスループットを向上させる。
【解決手段】その表面に第1の凸部25aが形成され、その裏面には、第1の凸部25aより高さの低い第2の凸部25bが形成されたスペーサテープ25の表面(第1の凸部25a側)と、TCPテープ1の裏面、即ち、約400〜500μm程度突出して実装された半導体チップの搭載側とが合うよう重ね合わせてリールに巻いた状態で出荷(搬送)を行う。また、処理装置にセットし、処理を行う。
【選択図】 図8

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法および半導体装置の出荷方法(搬送方法)に関し、特に、TAB(tape automated bonding)技術を用いたTCP(tape carrier package)構造の半導体装置に用いて有効な技術に関するものである。
【0002】
【従来の技術】
例えば、LCD(liquid crystal display、液晶ディスプレイ)の駆動用IC(LCDドライバ)等の小型・薄型パッケージは、TAB技術を用いて製造される。
【0003】
このTAB技術とは、ポリイミド等よりなり、その上部に銅箔等よりなる配線が形成されたTCPテープ上に半導体チップを連続的に実装するものである。従って、一連のテープには、複数の半導体チップが搭載される。その後、単一の半導体装置(半導体チップ)毎に切断され、例えばLCD等の機器に搭載される。
【0004】
しかしながら、このような半導体装置を出荷する際には、ユーザーの利便性も考慮し、複数の半導体チップが搭載されたTCPテープの状態で(個々の半導体装置毎に切断していない状態で)出荷されることも多い。また、出荷(搬送)のし易さや取り扱い易さを考慮し、TCPテープはリールに巻き付けた状態で出荷されることが多い。
【0005】
【発明が解決しようとする課題】
本発明者らは、TAB技術を用いた半導体装置の研究・開発に従事しており、前述したように、リールにTCPテープを巻き付けた状態で出荷(搬送)している。
【0006】
この際、TCPテープをスペーサテープを介してリールに巻き付ける。即ち、TCPテープとスペーサテープを重ね合わせてリールに巻き付ける。これにより、上下の半導体装置が接触し、装置が壊れることを防止している。特に、半導体装置から露出した外部リードは銅箔等よりなる極薄い配線であるため破壊しやすい。従って、スペーサテープにより保護することが重要となる。
【0007】
一方、1個のリールに巻きつけられる半導体装置の個数や、1個のリールに巻きつけられるTCPテープの長さは、TCPテープとスペーサテープを重ね合わせた際の厚さによって左右される。これが厚いと1個のリールへの巻き取り量が減少する。
【0008】
その結果、所定の個数を出荷する際のリールの個数が増加し、コストが増加する。即ち、リール自身の費用や各リールを包装する際の費用が増加する。特に、各リールは、搬送途中における半導体装置の品質の劣化を防止するため乾燥剤を封入し、密封する(いわゆるドライパックする)ことが多い。このように特殊な梱包をする場合には、リール1個当たりの梱包費用がかさむ。また、リールの個数が増加すると、その体積や重量も大きくなり搬送費用(輸送料)も多くなる。
【0009】
また、ユーザーにおいては、購入した半導体装置をリールごと自己の処理装置にセットし、処理することが多い。従って、ユーザーにおいても単一のリールに巻きつけられる半導体装置が多い方が、処理のスループットを向上させることができる。
【0010】
また、前記リールやスペーサテープは、出荷の際のみならず、TAB工程(半導体チップの実装工程)においても用いることができる。この際も同様に単一のリールの巻き取り量が多い方が、TAB工程のスループットを向上させることができる。
【0011】
本発明の目的は、TCPテープのリールへの巻き付け量を多くし、出荷コストの低減を図るものである。また、半導体装置の製造のスループットを向上させるものである。
【0012】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0013】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0014】
本発明の半導体装置の製造方法は、(a)複数のチップ搭載領域と、前記チップ搭載領域から延在する配線とを有する第1テープ上に、半導体チップを実装する工程と、(b)前記半導体チップが実装された前記第1テープを第2テープを介してリールに巻く工程であって、前記第2テープは、第1の凸部を第1面の両端に有し、前記第1の凸部より低い第2の凸部を第2面の両端に有し、前記第1テープから前記半導体チップが突出している面と、前記第2テープの第1面が合うよう前記第1テープと前記第2テープを重ね合わせてリールに巻く工程と、を有するものである。第1テープは、例えばTPCテープ、第2テープは、例えばスペーサテープである。
【0015】
また、本発明の半導体装置の出荷方法は、(a)複数の半導体チップが実装された第1テープと、(b)第1の凸部を第1面の両端に有し、前記第1の凸部より低い第2の凸部を第2面の両端に有する第2テープとを、(c)前記第1テープから前記半導体チップが突出している面と、前記第2テープの第1面が合うよう前記第1テープと前記第2テープを重ね合わせてリールに巻いた状態で搬送(出荷)するものである。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【0017】
(実施の形態1)
図1および図2に、本実施の形態のTCPテープ1の要部平面図を示す。図1に示すように、TCPテープ1のベースフィルム部は、例えばポリイミド等の樹脂よりなる。なお、ポリカーボネート、ポリエチレンテレフタレートまたはポリ塩化ビニルなどの樹脂を用いてもよい。このTCPテープ1には、図示するように、開口部OA1、OA2およびOA3が形成されている。開口部OA1は、デバイスホールであり、半導体チップが搭載される。また、開口部OA2は、例えば、液晶パネルなどへ半導体装置(LCDドライバ)を実装する際にTCPテープを折り曲げやすくするための開口である(図17参照)。また、開口部OA3は、スプロケットホールであり、このホールに処理装置(製造装置)のスプロケットローラのつめを挿入してテープを搬送する。
【0018】
また、図2に示すように、TCPテープ1の表面には、リード(配線)3が形成されている。このリード3は、銅(Cu)箔等の導電性膜の薄膜よりなり、その表面にはスズ(Sn)メッキが施されている。また、このリード3は、ベースフィルムに接着剤5等を用いて貼り付けられている(図3参照)。また、リード3の端部には、アウターリード部3aやテストパッド3b等が形成されている。なお、D1は、半導体装置約1個分のTCPテープ1の領域を示す。
【0019】
また、図3に本実施の形態のTCPテープ1の要部断面図を示す。図3は、例えば図2のA−A断面部に対応する。図2および図3に示すように、開口部OA1内には、リード3が突き出している。後述するように、突き出したリード部上に半導体チップが搭載される。
【0020】
また、リード3の表面には、その保護のため部分的にソルダーレジスト7が形成されている。また、開口部OA2内にもソルダーレジスト7が埋め込まれている。
【0021】
このようなTCPテープ1は、図4に示すようにリール9に巻き付けられた状態で搬送され、また、処理装置にセットされる。しかしながら、巻き付けの際、TCPテープ1が接触し、開口部OA1(デバイスホール)から突出したリード3が変形することを防止するため、TCPテープ1間にスペーサテープ11を挟み込み、リード3の保護を図っている。なお、図4は、リールにTCPテープを巻き付けた状態を示す斜視図である。
【0022】
次に、TCPテープ1上に半導体チップを実装する工程について説明する。図5および図6は、本実施の形態の半導体装置の製造工程を示す要部断面図である。
【0023】
図5に示すように、ヒートブロック15に半導体チップ13を搭載する。この半導体チップ13の表面には例えば金(Au)等よりなるバンプ電極17が形成されている。
【0024】
ヒートブロック15上の半導体チップ13をTCPテープ1の開口部OA1内に挿入するとともに、開口部OA1上から加圧ツール19を下降させ、バンプ電極17とリード3を接合する(ボンディング工程)。
【0025】
この際、図6に示すように、開口部OA1内のリード3がTCPテープの裏面側に押し出された形状となる。また、TCPテープ1の裏面から半導体チップ13の底面が約400〜500μm程度突出する(H1)。
【0026】
その後、TCPテープ1の表面から溶融樹脂をポッティングし、開口部OA1内を封止レジン21で埋め込む(ポッティング工程)。この封止レジン21は、半導体チップ13のバンプ電極側のみならず、その側壁も覆う。また、この封止レジン21の高さ(H2)は、TCPテープ1の表面から数十μm程度である。なお、TCPテープ1自身の厚さは例えば75μm程度である。このように、TCPテープの表面から半導体装置の上部までの距離と、TCPテープの裏面から半導体装置の下部までの距離とは異なる。
【0027】
以上の工程によりTCPテープ1に複数の半導体チップ13が実装される。このような半導体装置を出荷する際には、複数の半導体装置が連結されたTCPテープ1の状態で(個々の半導体装置毎に切断していない状態で)出荷される。
【0028】
従って、図7に示すように、リール23に実装後のTCPテープ1を巻き付けた状態で出荷される。図7は、リールに実装後のTCPテープを巻き付けた状態を示す斜視図である。
【0029】
この際、TCPテープ1をスペーサテープ25を介してリール23に巻き付ける。
【0030】
図8に本実施の形態のTCPテープとスペーサテープを重ね合わせた状態(断面図)を示す。
【0031】
図示するように、本実施の形態のスペーサテープ25は、その表面の両端に第1の凸部25aが形成され、その裏面の両端には、第1の凸部25aより高さの低い第2の凸部25bが形成されている。このスペーサテープは、PET(ポリエチレンテレフタレート)等の樹脂よりなり、凸部25a、25bは、例えばエンボス加工により、スペーサテープの両サイドに形成される。
【0032】
また、スペーサテープ25の表面(第1の凸部25a側)とTCPテープ1の裏面(半導体チップの搭載側)とが合うよう重ね合わせてある。
【0033】
図9は、本実施の形態のTCPテープの要部平面図であり、図10は、本実施の形態のTCPテープの要部断面図であり、例えば図9のB−B断面部と対応する。図10の上部が封止レジン21側であり、下部が半導体チップ13側である。
【0034】
図11は、本実施の形態のスペーサテープ25の要部平面図であり、図12は、本実施の形態のスペーサテープ25の要部断面図であり、例えば図11のC−C断面部と対応する。図示するように、凸部25a、25bは、それぞれスペーサテープの両側に一定間隔毎に形成される。また、凸部25aと25bは、スペーサテープの両側に交互に形成されている。
【0035】
このように、本実施の形態によれば、TCPテープの半導体チップによる凹凸に合わせて、スペーサテープ25の表面の凸部25aと裏面の凸部25bの高さを変えた。即ち、半導体チップの搭載側の凸部を大きくし、その反対側の凸部を小さくした。その結果、TCPテープとスペーサテープを重ね合わせた場合の厚さを低減でき、リールへの巻き付け量が多くなる。なお、表裏面の凸部のそれぞれの高さは巻き付けられるTCPテープの凹凸に合わせてリールへの収容量(巻き取り量)が最大となるよう最適化することが望ましい。
【0036】
例えば、図13に示すように、スペーサテープ25の凸部225の高さを表面および裏面とも同じにすると、TCPテープ1と重ね合わせた際の厚さが大きくなる。従って、リールへの巻き付け量が少なくなる。
【0037】
例えば外形φ405mm(リールの直径405mm)で、軸の内径φ127mm(軸の直径127mm)のリール(図14参照)に、凸部225の高さが表裏面とも1mm程度(テープの最大厚さが2.2mm)のスペーサテープを用いた場合、TCPテープは、40m程度しか巻けない。図14は、リール形状を示す要部平面図およびその中心部の断面図である。このリールは、例えばプラスチックよりなる。
【0038】
これに対し、本実施の形態のようにスペーサテープ25の表面の凸部25aと裏面の凸部25bの高さを変え、表面の凸部25aの高さを例えば0.9mm、裏面の凸部25bの高さを例えば0.3mm程度とした場合、約60m(約1.5倍)のTCPテープ(厚さ75μm程度)1を巻くことができる。なお、この場合、スペーサテープ25自身の厚さは0.2mm程度である。
【0039】
その結果、所定の個数を出荷する際のリールの個数を低減でき、リール自身の費用や各リールを包装する際の費用を低減できる。特に、リール1個当たりの梱包費用が大きいドライパックの費用を抑えることができる。また、リールの個数を少なくすることで、その体積や重量を低減でき、搬送費用(輸送料)を低減できる。
【0040】
また、本実施の形態のスペーサテープは、その表面の凸部25aの上部を平坦とし、その裏面の凸部25bを尖った形状としたため(図8参照)、作業者が凸部(25a、25b)を触ることでその表裏が分かりやすい。従って、目視だけでなく、触覚によってその表裏を認識することができ、巻き付けミスを防止することができる。このように、その表裏面の凸部の断面形状を異なるものとすることで、巻き付け作業が容易となる。もちろん凸部の外形(平面形状)を、例えば四角形と円形とする等、その外形を異なるものとすることでその表裏を認識し易くしてもよい。
【0041】
また、ユーザーにおいては、購入した半導体装置(TCPテープ)をリールごと自己の処理装置にセットし、処理することが多い。従って、ユーザーにおいても単一のリールに巻きつけられる半導体装置が多い方が、処理のスループットを向上させることができる。
【0042】
例えば、図15に示すように、実装後のTCPテープ1とスペーサテープ25を重ね合わせて巻き付けたリールR1を装置100にセットし、TCPテープ1をリールR2で巻き取りながら処理室103で処理を行う。この際、スペーサテープ25は、巻き取りリールR3で巻き取られ、また、スペーサテープ供給リールR4からリールR2にスペーサテープ25が供給される。なお、巻き取りリールR3で巻き取られたスペーサテープ25をリールR2に供給してもよい。なお、図15は、リールに巻き付けられたTCPテープがセットされる処理装置の概略を示す要部断面図である。
【0043】
このように、リールごと処理装置にセットする場合、単一のリールに巻き付けられるTCPテープ1の量が多い方が、リールの交換頻度が少なくなり処理のスループットを向上させることができる。また、巻き取り量を大きくするためにリールの直径を大きくすることも考えられるが、この場合、それをセットする処理装置自身も大きくする必要があり、容易には対応することができない。
【0044】
これに対し、本実施の形態のスペーサテープを用いればリールへの巻き取り量が大きくなり、ユーザーでの処理のスループットの向上を図ることができる。
【0045】
なお、ユーザーは、例えば、TCPテープから各半導体装置(例えばLCDドライバ)を切り出し、液晶パネルの周囲に実装する。図16は、液晶パネルへのLCDドライバの実装例を示す平面図である。105は、液晶パネル部、107は、LCDドライバを示す。また、図17は、液晶パネルへのLCDドライバの他の実装例を示す断面図である。図17に示すように、LCDドライバ107を例えばその開口部OA2(図6参照)で折り曲げて液晶パネル105の裏面に実装することにより、液晶ディスプレイの微細化を図ることができる。109は、外枠である。例えば、パーソナルコンピュータ、携帯電話や電子辞書等の液晶ディスプレイにLCDドライバが用いられる。
【0046】
また、図4を参照しながら説明した実装前のTCPテープ1のリードの保護のために用いられるスペーサテープ11も図8、図11および図12を参照しながら説明したスペーサテープ25を用いてもよい。
【0047】
この場合も、例えば、図13に示すスペーサテープ25を用いるより、リールへの巻き取り量が多くなり、TCPテープ1への半導体チップ13の実装工程のスループットを向上させることができる。
【0048】
即ち、図5や図6を参照しながら説明したボンディング工程やポッティング工程も、TCPテープをリールに巻いた状態で処理装置にセットし、処理が行われる(図15参照)。従って、単一のリールに巻き付けられるTCPテープ1の量が多い方が、リールの交換頻度が少なくなり処理のスループットを向上させることができる。ボンディング工程やポッティング工程の他、選別(検査)工程やマーキング工程においてもスループットを向上させることができる。
【0049】
また、TCPテープの実装前と実装後で同じスペーサテープを用いることで、コストの削減を図ることができる。
【0050】
なお、スペーサテープはTCPテープと共にユーザーに出荷されるが、ユーザーで不要となったスペーサテープを回収し、これを用いてTCPテープの実装や搬送を再度行ってもよい。このようにスペーサテープを回収し、再利用することでさらなる費用の削減を図ることができる。なお、リールの回収も同時に行っても良い。
【0051】
(実施の形態2)
本実施の形態においては、スペーサテープの他の形状について説明する。
【0052】
図18は、本実施の形態のスペーサテープの要部平面図であり、図19は、本実施の形態のスペーサテープの要部断面図であり、例えば図18のD−D断面部と対応する。
【0053】
図示するように、スペーサテープ25には、その表面に第1の凸部25aが形成され、その裏面には、第1の凸部25aより高さの低い第2の凸部25bが形成されている。本実施の形態のスペーサテープは、その表面の凸部の上部を平坦とし、その裏面の凸部を丸まった形状としてある。このように、裏面側の凸部の形状を丸くしてもよい。
【0054】
また、図20に示すように、表面の凸部25aと裏面の凸部25bを丸まった形状としてもよい。但し、この場合、図19に示す場合と比較し、触覚による表裏面の認識がし難くなる。図20は、本実施の形態の他のスペーサテープの要部断面図である。
【0055】
また、図21は、本実施の形態の他のスペーサテープ325の要部斜視図である。図示するように、ベースとなるフィルム部の表面および裏面にそれぞれ幅の狭いテープ325a、325bを貼ってある。また、これらのテープの高さは、裏面側のテープ325bより表面側のテープ325aの方が高い。
【0056】
図22は、本実施の形態の他のスペーサテープ425の要部斜視図である。図示するように、ベースとなるフィルム部の表面および裏面にそれぞれ略円柱状のタブレット425a、425bを貼ってある。また、これらのタブレットの高さは、裏面側のタブレット425bより表面側のタブレット425aの方が高い。
【0057】
このように、表裏面の凹凸部をテープやタブレットを貼り付けることにより形成してもよい。
【0058】
本実施の形態の各種スペーサテープを用いた場合も、実施の形態1で詳細に説明したようにリールへの巻き取り量を多くすることができる。
【0059】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0060】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
【0061】
第1の凸部を第1面に有し、前記第1の凸部より低い第2の凸部を第2面に有するテープの第1面と半導体チップが実装されたテープの半導体チップが突出している面とを重ね合わせてリールに巻いたので、リールへのテープの巻き取り量を多くすることができる。また、出荷コストの低減を図ることができる。また、半導体装置の製造のスループットを向上させることができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態であるTCPテープの要部平面図である。
【図2】本発明の一実施の形態であるTCPテープの要部平面図である。
【図3】本発明の一実施の形態であるTCPテープの要部断面図である。
【図4】リールにTCPテープを巻き付けた状態を示す斜視図である。
【図5】本発明の一実施の形態である半導体装置の製造工程を示す要部断面図である。
【図6】本発明の一実施の形態である半導体装置の製造工程を示す要部断面図である。
【図7】リールに実装後のTCPテープを巻き付けた状態を示す斜視図である。
【図8】本発明の一実施の形態であるTCPテープとスペーサテープを重ね合わせた状態を示す断面図である。
【図9】本発明の一実施の形態であるTCPテープの要部平面図である。
【図10】本発明の一実施の形態であるTCPテープの要部断面図である。
【図11】本発明の一実施の形態であるスペーサテープの要部平面図である。
【図12】本発明の一実施の形態であるスペーサテープの要部断面図である。
【図13】本発明の効果を説明するためのTCPテープとスペーサテープを重ね合わせた状態を示す断面図である。
【図14】リール形状を示す要部平面図およびその中心部の断面図である。
【図15】リールに巻き付けられたTCPテープがセットされる処理装置の概略を示す要部断面図である。
【図16】液晶パネルへのLCDドライバの実装例を示す平面図である。
【図17】液晶パネルへのLCDドライバの他の実装例を示す断面図である。
【図18】本発明の一実施の形態であるスペーサテープの要部平面図である。
【図19】本発明の一実施の形態であるスペーサテープの要部断面図である。
【図20】本発明の一実施の形態である他のスペーサテープの要部断面図である。
【図21】本発明の一実施の形態である他のスペーサテープの要部斜視図である。
【図22】本発明の一実施の形態である他のスペーサテープの要部斜視図である。
【符号の説明】
1 TCPテープ
3 リード
3a アウターリード部
3b テストパッド
5 接着剤
7 ソルダーレジスト
9 リール
11 スペーサテープ
13 半導体チップ
15 ヒートブロック
17 バンプ電極
19 加圧ツール
21 封止レジン
23 リール
25 スペーサテープ
25a 凸部
25b 凸部
100 装置
103 処理室
105 液晶パネル部
107 LCDドライバ
109 外枠
225 凸部
325 スペーサテープ
325a テープ
325b テープ
425 スペーサテープ
425a タブレット
425b タブレット
H1 TCPテープの裏面から半導体チップの底面までの距離
H2 TCPテープの表面から封止レジンの上面までの距離
OA1 開口部
OA2 開口部
OA3 開口部
R1 リール
R2 リール
R3 巻き取りリール
R4 スペーサテープ供給リール

Claims (5)

  1. (a)複数のチップ搭載領域と、前記チップ搭載領域から延在する配線とを有する第1テープ上に、半導体チップを実装する工程と、
    (b)前記半導体チップが実装された前記第1テープを第2テープを介してリールに巻く工程であって、
    前記第2テープは、第1の凸部を第1面の両端に有し、前記第1の凸部より低い第2の凸部を第2面の両端に有し、
    前記第1テープから前記半導体チップが突出している面と、前記第2テープの前記第1面が合うよう前記第1テープと前記第2テープを重ね合わせて前記リールに巻く工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. (a)複数のチップ搭載領域を有する第1テープの半導体チップ搭載面と、第2テープの表面が合うよう重ね合わせて巻いた第1リールを準備する工程と、
    (b)前記半導体チップ搭載面の前記複数のチップ搭載領域上に、それぞれ半導体チップを実装する工程と、
    (c)前記第1テープの前記半導体チップが実装された面と第3テープの表面が合うよう重ね合わせて第2リールに巻く工程と、
    を有する半導体装置の製造方法であって、
    前記第2テープおよび前記第3テープは、第1の凸部をその表面の両端に有し、前記第1の凸部より低い第2の凸部をその裏面の両端に有することを特徴とする半導体装置の製造方法。
  3. 前記第1の凸部と前記第2の凸部との形状が異なることを特徴とする請求項1または2記載の半導体装置の製造方法。
  4. 前記第1の凸部は、その上面が平坦であり、前記第2の凸部は、その上面が尖っていることを特徴とする請求項1または2記載の半導体装置の製造方法。
  5. (a)複数の半導体チップが実装された第1テープと、
    (b)第1の凸部を第1面の両端に有し、前記第1の凸部より低い第2の凸部を第2面の両端に有する第2テープとを、
    (c)前記第1テープから前記半導体チップが突出している面と、前記第2テープの前記第1面が合うよう前記第1テープと前記第2テープを重ね合わせてリールに巻いた状態で搬送することを特徴とする半導体装置の出荷方法。
JP2003117435A 2003-04-22 2003-04-22 半導体装置の製造方法および半導体装置の出荷方法 Pending JP2004327550A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003117435A JP2004327550A (ja) 2003-04-22 2003-04-22 半導体装置の製造方法および半導体装置の出荷方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003117435A JP2004327550A (ja) 2003-04-22 2003-04-22 半導体装置の製造方法および半導体装置の出荷方法

Publications (1)

Publication Number Publication Date
JP2004327550A true JP2004327550A (ja) 2004-11-18

Family

ID=33497322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003117435A Pending JP2004327550A (ja) 2003-04-22 2003-04-22 半導体装置の製造方法および半導体装置の出荷方法

Country Status (1)

Country Link
JP (1) JP2004327550A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8205766B2 (en) 2009-05-20 2012-06-26 The Bergquist Company Method for packaging thermal interface materials
US8390104B2 (en) 2007-11-09 2013-03-05 Sharp Kabushiki Kaisha Semiconductor apparatus packaging structure having embossed tape over tab tape, the embossed tape and method of forming the semiconductor apparatus packaging structure
US8430264B2 (en) 2009-05-20 2013-04-30 The Bergquist Company Method for packaging thermal interface materials
KR20200025227A (ko) * 2018-08-29 2020-03-10 정성진 전자부품 트레이용 수납필름부재

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8390104B2 (en) 2007-11-09 2013-03-05 Sharp Kabushiki Kaisha Semiconductor apparatus packaging structure having embossed tape over tab tape, the embossed tape and method of forming the semiconductor apparatus packaging structure
US8205766B2 (en) 2009-05-20 2012-06-26 The Bergquist Company Method for packaging thermal interface materials
US8430264B2 (en) 2009-05-20 2013-04-30 The Bergquist Company Method for packaging thermal interface materials
KR20200025227A (ko) * 2018-08-29 2020-03-10 정성진 전자부품 트레이용 수납필름부재
KR102088577B1 (ko) * 2018-08-29 2020-03-12 정성진 전자부품 트레이용 수납필름부재

Similar Documents

Publication Publication Date Title
JP3512655B2 (ja) 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ
US9577169B2 (en) LED lead frame for laminated LED circuits
US20090079052A1 (en) Semiconductor package, apparatus and method for manufacturing the semiconductor package, and electronic device equipped with the semiconductor package
JP2011029581A (ja) 半導体装置及び半導体装置の製造方法
TW411538B (en) Semiconductor device, method of fabricating the same, and electronic apparatus
JPH11121644A (ja) 個別半導体装置およびその製造方法
US5956601A (en) Method of mounting a plurality of semiconductor devices in corresponding supporters
US20040012079A1 (en) Multiple chip semiconductor packages
JP2008288553A (ja) 集積回路を実装するラベル型フレキシブル回路基板の製作方法およびその構造
JP2004327550A (ja) 半導体装置の製造方法および半導体装置の出荷方法
JP4755410B2 (ja) テープ状部品包装体
JPS5817630A (ja) 集回路用のテ−プ自動ボンデイング
US12016126B2 (en) Carrier tape system and components and methods of use
US9380706B2 (en) Method of manufacturing a substrate strip with wiring
US20210327934A1 (en) Chip packaging structure and chip packaging method
TW201304629A (zh) 良品基板陣列模組及其製造方法
JPS6219496A (ja) 部品内蔵カ−ドのためのマイクロモジユ−ル及びその製造方法
JP2006306403A (ja) 半導体装置の製造方法
CN105023873A (zh) 基板结构及其制作方法
KR102480261B1 (ko) 반도체 패키지용 메탈 바 및 그 제조방법
JPS6119995B2 (ja)
JP2005193935A (ja) 電子部品の梱包方法及び電子部品の実装方法
JP3451301B2 (ja) フィルムデバイスの製造方法
CN111696975B (zh) 一种led显示模组封装方法
CN108010887A (zh) 一种多摄像头模组及其加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060224

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20071030

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080408