TWI356798B - Packing structure for semiconductor device, packin - Google Patents

Packing structure for semiconductor device, packin Download PDF

Info

Publication number
TWI356798B
TWI356798B TW097143262A TW97143262A TWI356798B TW I356798 B TWI356798 B TW I356798B TW 097143262 A TW097143262 A TW 097143262A TW 97143262 A TW97143262 A TW 97143262A TW I356798 B TWI356798 B TW I356798B
Authority
TW
Taiwan
Prior art keywords
tape
semiconductor device
embossed
turntable
embossed tape
Prior art date
Application number
TW097143262A
Other languages
English (en)
Other versions
TW200942464A (en
Inventor
Satoru Kudose
Kenji Toyosawa
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW200942464A publication Critical patent/TW200942464A/zh
Application granted granted Critical
Publication of TWI356798B publication Critical patent/TWI356798B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D73/00—Packages comprising articles attached to cards, sheets or webs
    • B65D73/02—Articles, e.g. small electrical components, attached to webs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65B—MACHINES, APPARATUS OR DEVICES FOR, OR METHODS OF, PACKAGING ARTICLES OR MATERIALS; UNPACKING
    • B65B55/00—Preserving, protecting or purifying packages or package contents in association with packaging
    • B65B55/20—Embedding contents in shock-absorbing media, e.g. plastic foam, granular material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
    • B65H18/00—Winding webs
    • B65H18/28—Wound package of webs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65B—MACHINES, APPARATUS OR DEVICES FOR, OR METHODS OF, PACKAGING ARTICLES OR MATERIALS; UNPACKING
    • B65B15/00—Attaching articles to cards, sheets, strings, webs, or other carriers
    • B65B15/04—Attaching a series of articles, e.g. small electrical components, to a continuous web
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
    • B65H2407/00—Means not provided for in groups B65H2220/00 – B65H2406/00 specially adapted for particular purposes
    • B65H2407/30—Means for preventing damage of handled material, e.g. by controlling atmosphere
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
    • B65H2511/00—Dimensions; Position; Numbers; Identification; Occurrences
    • B65H2511/10—Size; Dimensions
    • B65H2511/16—Irregularities, e.g. protuberances
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
    • B65H2601/00—Problem to be solved or advantage achieved
    • B65H2601/20—Avoiding or preventing undesirable effects
    • B65H2601/25—Damages to handled material
    • B65H2601/253—Damages to handled material to particular parts of material
    • B65H2601/2532—Surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
    • B65H2701/00—Handled material; Storage means
    • B65H2701/10—Handled articles or webs
    • B65H2701/13—Parts concerned of the handled material
    • B65H2701/131—Edges
    • B65H2701/1315—Edges side edges, i.e. regarded in context of transport
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
    • B65H2701/00—Handled material; Storage means
    • B65H2701/10—Handled articles or webs
    • B65H2701/18—Form of handled article or web
    • B65H2701/186—Several articles or webs processed together
    • B65H2701/1864—Superposed webs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Packaging Frangible Articles (AREA)
  • Packages (AREA)
  • Wire Bonding (AREA)
  • Packaging Of Machine Parts And Wound Products (AREA)
  • Buffer Packaging (AREA)
  • Wrappers (AREA)

Description

1356798 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種用以於將安裝於帶子上之半導體裝 置與壓花帶一併纏繞在轉盤上之狀態下進行出貨、搬送的 半導體裝置之包裝構造及包裝方法、以及包裝中所使用之 壓花帶。 【先前技術】 液晶顯示器等之驅動器IC(Integrated circuit，積體電路） 或驅動器LSI(Large Scale Integration，大規模積體電路）， 有 TCP(Tape Carrier Package，捲帶式封裝）或c〇F(chip 〇n Film，薄膜覆晶封裝）等安裝形態，該等分別稱為TAB (Tape Automated Bonding ,捲帶式自動接合）帶。安裝於 TAB帶上之半導體晶片，使用有薄膜安裝型之^或匕^。 如此之TAB帶，係於帶狀之薄膜上，設置有安裝半導體 晶片且形成有配線圖案之電路者’因此，整體上較薄，可 某程度上自由地於任意之位置折彎。因此，TAB帶有利於 液晶顯示器之小型化及薄型化，於上述背景下，為了於近 年來之搭載液晶顯示器之電視等的價格競爭中立於不敗之 地，要求提高生產性。因此，作為提高其生產性之一個方 法’要求TAB帶之長度化。 先前’安裝半導體晶片後之TAB帶，考慮作業性或保 管、搬送之易操作性等，被包裝為纏繞在轉盤上之狀態而 進行出貨 '搬送。此時，TAB帶與形成有作為緩衝材之突 起部的帶子（稱為所謂的間隔帶或壓花帶）同時纏繞。此係 l359l3.d〇c 1356798 為了保護纏繞在轉盤上之狀態下之TAB帶的電路表面，並 且保護半導體晶片免受機械性外力的影響。 圖23係表示使用先前之間隔帶5〇〇，將tab帶550纏繞在 轉盤上時之狀態之剖面圖。 先前之間隔帶500上’形成於帶子501之一方之表面側的 壓it 502、.與形成於帶子5〇1之另一方之表面側的壓花5〇3 係帶子501之兩端’且以等間隔而設置。又，壓花5〇2與壓 花503係交替配置。壓花502及壓花503之凸起高度大致相 等’為了保護TAB帶550之電路表面，而充分確保了該凸 起之高度。 然而’可纏繞在1個轉盤上之TAB帶550之長度，由包含 壓ib 502及壓花503之凸起高度在内的間隔帶5〇〇之總厚度 而控制。若間隔帶500之總厚度變大，則即便於使相同長 度之TAB帶550纏繞在轉盤上之情形時，亦會導致纏繞外 圍變大。因此’必須更換為較大之轉盤。 然而，出貨、搬送用之轉盤之尺寸大致標準化，小型之 轉盤具有Φ405 mm之尺寸，其次，較大的轉盤之尺寸為 Φ530 mm。由此，即便使轉盤增大一個尺寸、或僅使ΤΑΒ 帶長度化’亦會導致轉盤之大型化，與φ4〇5 mm尺寸之轉 盤相比為更大型，因此提高了構造性強度之高價的衫儿 mm尺寸之囀盤用之設備改造投資變大。進而，大型轉盤 存在以下問題··必需之保管空間增大，每單位地板面積之 生產性降低，且輸送費亦增大。因此，由於該等原因，無 法提高生產性。由此，先前之間隔帶5〇〇中，TAB帶55〇之 135913.doc 1356798 長度化較為困難。 相對於此，作為對TAB帶實施長度化之間隔帶，例如於 專利文獻1及專利文獻2中有所揭示。 圖24係表示使用專利文獻1中揭示之間隔帶6〇〇，將tab 帶550纏繞在轉盤上時之狀態的剖面圖。 間隔帶600上’帶子601之一方的表面側所形成之凸部 602、與帶子6〇1之另一方之表面側所形成之凸部6〇3係帶 子601之兩端’且以等間隔而交替設置。又，凸部6〇2與凸 部603係交替配置。凸部603之凸起高度低於凸部602之凸 起南度。藉此，能夠防止對TAB帶550之兩面造成損壞， 並且能夠增加TAB帶550之纏繞量。 圖25係表示使用專利文獻2中揭示之間隔帶7〇〇，將tab 帶750纏繞在轉盤上時之狀態的剖面圖。 間隔帶700上，突起部702以等間隔而僅設置於帶子701 之單側之表面之兩端。間隔帶7〇〇於僅保護安裝半導體晶 片之刖的TAB帶750之單面側即可之情形時可有效地使 用’且突起部702僅形成於單側之表面，因此tab帶750之 纏繞量增加。 [專利文獻1 ] 日本國公開專利公報「特開2〇〇4_32755〇號公報（平成16 年11月18日公開）」 [專利文獻2] 日本國公開專利公報「特開平6_8〇177號公報〇994年3 月22日公開）」 135913.doc [專利文獻3] 曰本國公開專利公報「特開2006·310476號公報（平成18 年11月9日公開）」 【發明内容】 然而’專利文獻1揭示之間隔帶6〇〇，及專利文獻2揭示 之間隔帶700含有如下問題點：無法於充分確保對出貨、 搬送時之TAB帶進行保護的同時實現近年來所要求的tab 帶之纏繞量。 P近年來’要求利用φ405 mm尺寸之小型轉盤而讓繞 約8〇 m2TAB帶。先前，一般而言，係於φ405 mm尺寸之 小型轉盤上纏繞約4〇爪之TAB帶，即便係專利文獻！中所 揭示之間隔帶6〇〇亦僅可纏繞約6〇 m之TAB帶。 又，專利文獻2中所揭示之間隔帶7〇〇之目的在於，針對 安裝半導體晶片之前的TAB帶75〇而使用，因此，安裝有 半導體晶之TAB帶的出貨、搬送時之保護對策不充分。 由於出貨、搬送過程中會產生振動，因此，為了防止對半 導體晶片等之損壞’必須充分確保突起部7G2之高度。若 僅為突起部之高度較低者，則例如於專利文獻3中，揭示 有電路製造步驟用之、突起部之高度較低之半導體安裝電 路帶:層塵間隔帶。該層壓間隔帶之目的在於，自形成電 路之則的空白帶之狀態起使用，因此可使突起部之 低。 文 然而，例如，於僅使間隔帶之突起部之高度變小、或者 製每步驟用之突起部之高度較低的層壓間隔帶用於 I35913.doc 1356798 出貨、搬送之情形時，於與TAB帶一併纏繞之狀態下，間 隔帶之薄膜面會與TAB帶接觸1 了防止因接觸摩擦從而 帶電所產生之元件破壞，於間隔帶中加入導電材料，或 者，對其進行塗覆而賦予導電性。作為較好地賦予導電性 者，一般而言使用有碳。然而，碳單體具有與金屬同等之 電阻值，因此於摩擦而發塵之情形時，導致漏電不良之可 能性非常高。 由此，自保護出貨、搬送時之產品之目的考慮，無法僅 使突起部之高度變低。因此，即便係專利文獻2中揭示之 間隔帶700及專利文獻3中揭示之層壓間隔帶，亦無法於充 分確保對出貨、搬送時之TAB帶進行保護的同時將約肋 m之TAB帶纏繞在φ4〇5 mm尺寸之小型轉盤上。 本發明係鑒於上述先前之問題點開發而成者，其目的在 於提供一種可於充分確保對出貨、搬送時之TAB帶進行保 護的同時，以所期望之纏繞量對TAB帶進行包裝之包裝構 造、及壓花帶。 為了解決上述課題，本發明之半導體裝置之包裝構造， 其係將半導體裝置與導電性之壓花帶纏繞在導電性之轉盤 上者，其中上述半導體裝置含有於反覆形成有配線圖案之 帶狀之絕緣薄膜上以與上述各配線圖案電性連接之方式而 固定接著的複數個半導體晶片，上述導電性之壓花帶含有 於帶狀之導電薄膜之單面側且在長度方向上連續地形成之 突起部，且該半導體裝置之包裝構造之特徵在於：上述半 導體裝置及上述壓花帶，係以上述絕緣薄膜之固定接著有 135913.doc •10· 1356798 上述半導體晶片之側的表面與上述導電薄膜之上述突起部 突出之側的表面相向之方式而重合且纏繞在上述轉盤上， 於上述半導體晶片之厚度為t(0 2公$〇 625)mm、且上述導 電薄膜之厚度大致為〇.125 mm時，上述壓花帶之總厚度為 (t+0.4)mm以上且Μ mm以下。 根據上述之構成，壓花帶之總厚度係根據半導體晶片之 厚度及導電薄膜之厚度而規定，藉此，可充分確保對出 貨、搬送時之半導體裝置進行保護。又，例如，先前，— 般而言，係於Φ405 mm尺寸之小型轉盤上纏繞約4〇 m之半 導體裝置，而無法纏繞近年來所期望的約8〇 m之半導體裝 置，但根據上述之構成，可於φ4〇5 mm尺寸之轉盤上纏繞 約80 m之半導體裝置。因此，可充分埃保對出貨搬送時 之半導體裝置進行保護，同時亦可以所期望之纏繞量而包 裝半導體裝置》 又，較好的是，本發明之半導體裝置之包裝構造中上 述絕緣薄膜之i)定接著有上述半導體晶片之側的表面之相 反側的表面與上述導電薄膜之上述突起部突出之側的表面 之相反側的表面，以80%以上之面積緊密接著。藉此上 述2個面之間的突起部之凸起所引起之局部性摩擦受到抑 制’可形成為難以發塵之形態' H㈣性之壓花帶與 固定接著有半導體晶片之側的表面之相反側的表面有8〇% 以上接觸，藉此’因輸送時所產生之振動等而產生之固 定接著有半導體晶片之絕緣薄膜的帶電量亦減少，從而亦 可減少因靜電性而對半導體晶片產生之損壞。 135913.doc 1356798 ’ “胜’即便發塵而使半導體裝置上附著有灰塵，藉由對壓 二賦予高導電性，亦不會導致漏電不良。作為實現該效 ，:理想的是，本發明之半導體裝置之包裝構造中， 上：壓，帶之表面電阻值為ι〇6ω以上且109Ω以下，尤其 理:的疋，上述壓花帶由固有電阻值為106Ω〜109Ω且穩定 •之间分子材料（例如，聚噻吩、聚吡洛、聚苯胺）塗覆，即 f發塵’亦^'有初始之電阻值。高導電性（低於ΙΟ6 Ω)之壓 j帶 旦帶電則電荷會立即移動，因此有較大之電流於 籲=導體晶片_流動’有時半導體晶片會因靜電性而受到破 壞。又，於超過1〇12 Ω之絕緣性之壓花帶之情形時，電荷 會-直滯留於帶子上，因此’當半導體晶片接觸於該帶子 時，則於半導體晶片會因帶電所而產生靜電破壞。 又，較理想的是，本發明之半導體裝置之包裝構造中， 上述壓花帶包含：聚對苯二曱酸乙二酯、聚萘二曱酸乙二 酿、聚酿亞胺、聚㈣亞胺、聚礙、聚乙稀、聚丙烯、聚 醯胺、或者聚醚颯之樹脂。藉此，可穩定地形成壓花帶。 又，較好的是，本發明之半導體裝置之包裝構造中，上 述絕緣薄膜之固定接著有上述半導體晶片之側的表面之相 反側的表面與上述導電薄膜之上述突起部突出之側的表面 之相反側的表面之間，摩擦係數設定為〇 3以上且〇 5以 下’上述絶緣薄膜之固定接著有上述半導體晶片之側的表 面與上述突起部之表面之間，摩擦係數設定為0.3以下。 根據上述之構成，絕緣薄膜之固定接著有半導體晶片之 側的表面之相反側的表面、與導電薄膜之突起部突出有之 135913.doc 12 1356798 側的表面之相反側的表面之間，可抑制因輸送時之振動而 於各帶子產生之纏繞偏移，並且絕緣薄膜之固定接著有半 導體晶片之側的表面、與突起部之表面之間變得易滑動， 因此可防止於纏繞在轉盤上之狀態下各帶子產生起伏。 又，較好的是，本發明之半導體裝置之包裝構造中，上 述突起部於上述壓花帶之長度方向上之長度為2〇 mm之範 圍内設為1.5個以上且3個以下。藉此，可使作為對半導 體裝置之緩衝材而起作用之強度適當化。 又’較好的是，本發明之半導體裝置之包裝構造，包 括：抗靜電用或者防濕用之袋，裝有纏繞有上述半導體裝 置及上述壓花帶之上述轉盤；第1箱，其收放裝有上述轉 盤之袋；以及第2箱，其收放複數個上述第丨箱，且尺寸比 上述第1箱大。作為上述抗靜電用或者防濕用之袋，例如 為銘泊積層臈袋。銘箔積層膜袋可同時實現抗靜電與防 滿，從而較好。 根據上述之構成，可包裝為較好地用於出貨、搬送的形 態。而且’纏繞有半導體裝置及壓花帶之轉盤中，半導體 裝置較長，例如，利用φ405 mm尺寸之轉盤可纏繞約8〇 m，而先前僅可纏繞約40m。因此，於包裝於第2箱中之狀 態下，與先前相比，包裝有約2倍之半導體裝置，因此， 可於先前保管有第2箱之保管場所，保管約2倍之半導體裝 置。由此，可提高每單位地板面積之生產性。而且，出貨 時之重量亦自17 kg減輕為13 kg，每次出貨可減輕4 kg， 亦可一併減少出貨作業。進而，亦可削減出貨輸送成本。 135913.doc 13 1356798 又，本發明之半導體裝置之包裝方法，係料導 與導電性之壓花帶纏繞在導電性之轉盤上者，其中:
導體裝置含有於反覆形成有配線圖案之帶狀之絕緣薄膜上 以與上述各配線圖案電性連接之方式而固定接著的複數個 丰導體晶片，上述導電性之虔花帶含有於帶狀之導電薄膜 之皁面側且在長度方向上連續地形成之突起部且其特徵 在於··包括第1步驟，將上述半導體裝置及上述壓花帶， 以上述絕緣薄膜之固定接著有上述半導體晶片之側的表面 與上述導電薄膜之上述突起部突出之側的表面相向之方式 而重合且纏繞在上述轉盤上，作為上述壓花帶於上料 導體晶片之厚度為t(0.2^0 625)mm、且上述導電薄膜之 厚度大致為0.U5 mm時’使用上述壓花帶之總厚度為 (t+0.4)mm以上且1.1 mm以下者。 根據上述之構成’藉由使用含有根據半導體晶片之厚度 及導電薄膜m規定㈣厚度之壓花帶，而充分確^ 對出貧、搬送時之半導體裝置進行保護。而且，例如，先 前，一般而言係於Φ405 mm尺寸之小型轉盤上纏繞約4〇爪 之半導體裝置，而無法纏繞近年來所期望的約8〇阳之半導 體裝置，但根據上述之構成，可於φ4〇5 尺寸之轉盤上 纏繞約80 m之半導體裝置。因此，可充分確保對出貨、搬 送時之半導體裝置進行保護，同時亦可以所期望之纏繞量 而對半導體裝置進行包裝。 又，較好的是，本發明之半導體裝置之包裝方法中，於 將上述半導體裝置及上述壓花帶纏繞在上述轉盤上時，施 135913.doc -14- 1356798 加10 gf以上且200 gf以下之張力，將上述絕緣薄膜之固定 接著有上述半導體晶片之側的表面之相反側的表面與上述 導電薄膜之上述突起部突出之側的表面之相反側的表面以 80%以上之面積緊密接著之方式而纏繞。藉此上述2個 面之間的突起部之凸起所引起之局部性摩擦受到抑制形 成為難以發塵之形態，進而，導電性之壓花帶與固定接著 有半導體晶片之側的表面之相反侧表面有8〇%以上接觸， 藉此，因輸送時所產生之振動等而產生之、固定接著有半 導體晶片之絕緣薄臈的帶電量亦減少，從而亦可減少因靜 電性所引起之對半導體晶片之損壞。 又，較好的是，本發明之半導體裝置之包裝方法，包 括：第2步驟，將捲有上述半導體裝置及上述壓花帶之上 述轉盤放入抗靜電用或者防濕用之袋中；第3步驟，將放 入有上述轉盤之袋收放於第1箱令；以及第4步驟，將複數 個上述第1箱收放於尺寸比上述第1箱大之第2箱中。作為 ^述抗靜電用或者防濕用之袋’例如為銘羯積層膜袋。鋁 箔積層膜袋可同時實現抗靜電與防濕，從而較好。 根據上述之構成，可包裝為較好用於出貨、搬送的形 態。而且，纏繞有半導體裝置及壓花帶之轉盤中，半導體 裝置軚長，例如，利用Φ405 mm尺寸之轉盤自先前之約4〇 捲有約80m。因此，於包裝於第2箱中之狀態下，與先前 相比’係包裝、約2倍之半導體裝置，因此，可於先前保管 有第2相之保管場所，保管約2倍之半導體裝置。由此，可 提向每單位地板面積之生產性亦一併減少出貨作業。進 135913.doc 1356798 而’亦可削減出貨輸送成本。 又，本發明之壓花帶之特徵在於：其係包含帶狀之W 之導電薄膜、與於上述導電薄膜之單面側且在長度方向上 連續地藉由壓花加工而形成之突起部之導電性之壓花帶， 上述壓花帶之總厚度為0.6 mm以上且u mm以下，且表面 電阻值為1 Ο6 Ω以上且1 〇9 Ω以下。 根據上述之構成’可充分發揮作為出貨、搬送用之壓花 帶之功能，亦即對半導體裝置起到緩衝材之作用。又，由 於為1層，因此容易使之熱變形且壓花加工較為容易而 且突起部之高度之調整亦較為容易。由此，可充分確保對 一併捲共轉盤上之半導體裝置進行保護，同時亦可使半導 體裝置以所期望之纏繞量而進行包裝。 又，較好的是，本發明之壓花帶中，上述壓花帶之長度 方向上之上述突起部之配置間距係以下^式而設定， 即，於該壓花帶中之長度為2G _之範圍内，該突起部為 1·5個以上且3個以T 〇藉此’可使料對半導體裝置之緩 衝材而起作用之強度適當化。 如上所述，本發明之半導體裝置之包裝構造係如下構 成：其係半導體裝置與導電性之壓花帶纏繞在導電性之轉 盤上者，纟t上述半導體裝置含有於反覆形成有配線圖案 之帶狀之絕緣薄膜上以與上述各配線圖案電性連接之方式 而固定接著的複數個半導體晶片，上述導電性之壓花帶含 有於帶狀之導電薄膜之單面側且在長度方向上連續地形成 之突起部，上述半導體裝置及上述壓花帶係以上述絕緣薄 135913.doc -16· 1356798 膜之固定接著有上述半導體晶片之側的表面與上述導電薄 膜之上述突起部突出之側的表面相向之方式而重合且纏繞 在上述轉盤上，於上述半導體晶片之厚度為卟2$^ 0.625)mm、且上述導電薄膜之厚度大致為〇 125歷時，上 述壓花帶之總厚度為（t+0.4)mm以上且丨丨mm以下。 因此，壓花帶之總厚度係根據半導體晶片之厚度及導電 薄膜之厚度而規定，藉此可充分確保對出貨、搬送時之半 _置進行保護。又，例如’先前，一般而言於係㈣5 mm尺寸之小型轉盤上纏繞約4〇 m之半導體裝置，而無法 纏繞近年來所期望的約80 m之半導體裝置，但根據上述之 構成，可於Φ405 mm尺寸之轉盤上纏繞約8〇 m之半導體裝 置。因此，具有可實現以下半導體裝置之包裝構造之效 果，該包裝構造可充分確保對出貨、搬送時之半導體裝置 進行保護，同時亦可以所期望之纏繞量而對半導體裝置進 行包裝》 又’本發明又半導體裝置之包裝方法係如下方法：其係 將半導體裝置與導電性之M花帶纏繞在導電性之轉盤上 者，其中上述半導體裝置含有於反覆形成有配線圖案之帶 ，之絕緣薄膜上以與上述各配線㈣電性連接之方式而固 疋接著的複數個半導體晶片，上述導電性之屢花帶含有連 績地形成於帶狀之導電薄膜之單面側且長度方向上之突起 口P，且其包括帛1步驟，使上述丨導體裝置及上述虔花 帶’以上述絕緣薄膜之固定接著有上述半導體晶片之侧的 表面與上述導電薄膜之上述突起部突出之側的表面相向之 I359I3.doc 1356798 . 方式而重合且纏繞在上述轉盤上，作為上述壓花帶，於上 述半導體晶片之厚度為t(0.2Sts〇.625)mm、且上述導電薄 膜之厚度大致為0.125 mm時，使用上述壓花帶之總厚度為 (t+0.4)mm以上且ι·ι mm以下者。 因此壓知·帶之總厚度係根據半導體晶片之厚度及導電 •薄膜之厚度而規定，藉此可充分確保對出貨 '搬送時之半 ㈣裝置進行保護。X，例如，先前，一般而言係於㈣5 mm尺寸之小型轉盤上纏繞約4〇 m之半導體裝置，而無法 • 纏繞近年來所期望的約80 m之半導體裝置，但根據上述之 構成，可於Φ405 mm尺寸之轉盤上纏繞約8〇 m之半導體裝 置。因此，具有實現以下半導體裝置之包裝方法之效果， 該包裝方法可充分確保對出貨、搬送時之半導體裝置進行 保護，同時亦可以所期望之纏繞量而對半導體裝置進行包 裝。 又，本發明之壓花帶含有如下構成，其係包含帶狀之i 層之導電薄膜、與於上述導電薄膜之單面側且在長度方向 •上連續地藉由壓花加工而形成之突起部之導電性之壓花 帶，上述壓花帶之總厚度為〇 6 mm以上且丨1爪爪以下且 表面電阻值為1〇6Ω以上且ι〇9Ω以下。 因此，可充分發揮作為出貨、搬送用之壓花帶之功能， 亦即對半導體裝置起到緩衝材之作用，並且具有以下效 果.由於為1層，因此為了適當地形成突起部之形狀而容 易熱變形，且可充分確保對一併捲共轉盤上之半導體裝置 進行保護，同時亦可使半導體裝置以所期望之纏繞量而進 135913.doc •18- 1356798 行包裝。 【實施方式】 以下，根據圖式對本發明之一實施形態進行說明。 本發明係用以將先前不可纏繞之長度的TAB帶與壓花帶 一併纏繞在轉盤上，並形成為包裝（捆包）於出貨、搬送用 之箱中之狀態的技術。以下，首先，就本發明之較佳的形 態中之各個構件之構成依次進行說明，其次，就使用有該 等構件之包裝方法及包裝構造進行說明。 (TAB帶之構成） 圖1係表示TAB帶100之一構成例的圖，⑷係俯視圖， (b)係側面圖。 TAB帶1〇〇含有如下構成：於長條形之帶狀之 ifiiX絕緣薄膜）之一方的表面侧，沿著長度方向且連續地 (反覆）設置半導體裝置，該半導體裝置中將包含藉由一般 的電路製造步驟而形成之102a等之配線圖案1〇2、 與以電性連接於内引腳;l〇2a的方式而固定接著之半導體晶 片103形成.為一個封裝。此處’將TAB帶1〇〇上^^形成有 配線圖案102且安裝有半導體晶片1〇3之面稱為半導體表面 A ’並將其相反側的表面稱為半導體背面b。 薄膜101係由聚醯亞胺等有機樹脂材料構成之絕緣性薄 膜。薄膜101之厚度為30 μιη〜40 μιη，寬度為48 mm。又， 於薄膜101之寬度方向之兩端設置有搬送部，該搬送部形 成有被稱為輸送孔之搬送用之連續孔，TAB帶100之各個 驅動器1C由模具衝麼後’僅使用一部分驅動器jc。 I35913.doc •19· 1356798 配線圖案102由銅所構成之具有導電性之薄膜形狀的引 腳而形成，其表面實施有鍍錫、鍍Bi((M〜〇 5 μπη)。於引 腳之端部’形成有内引腳102a、外引腳、及測試墊等。除 使用者用作接合部分之外引腳及用於安裝半導體晶片之内 引腳102&以外之配線係由阻焊劑（SR，s〇ider Resist)覆 蓋。 半導體晶片103於一方之表面上，形成有複數個-作為電 性信號之出入口的、由金所構成之金屬突起電極（凸塊八未 圖示）。該金屬突起電極與内引腳102a，係藉由熱及壓力 而壓接’且金與錫產生共晶而結束接合。藉此，半導體晶 片103固定接著於薄膜ιοί上。作為金屬突起電極之材料， 較好的是金，但是亦可為鎳、及鋁等電阻較低之其他金 屬。又，半導體晶片103之厚度，於係8英吋晶圓時自約 725 μιη進行背面研磨，於係6英吋晶圓時自約625 進行 背面研磨，從而形成為200 μπι〜625 μπι之厚度。 再者，由於圖1所示之TAB帶1〇〇係COF，因此，未設置 溥膜101中之半導體晶片103之搭載部分之開口部、及折彎 用的狹縫等’但TAB帶1〇〇並不限定於c〇f，只要係使用 有TAB技術之構造’則亦可例如為TCP等。 (壓花帶之構成） 圖2係表示壓花帶200之一構成例的圖，（a)係俯視圖， (b)係側面圖。 壓花帶200含有如下構成：於長條形之帶狀之薄膜 201(導電薄膜）之一方的表面侧，設置有藉由壓花加工而形 135913.doc -20· 1356798 成之壓花部202(突起部）。此處，將壓花帶2〇〇上之、形成 有壓花部202之面（壓花部202之有凸起之側的表面）稱為壓 花表面C，將其相反側的表面稱為壓花背面〇。 薄膜201係由聚對苯二甲酸乙二酯（叩丁，！>〇丨>^11)^1^ terephthalate)之樹脂構成，且係將導電性之材料塗敷於表 面之帶子。作為薄膜201之材料，較好的是能夠穩定地成 型之PET，但是亦可係聚萘二甲酸乙二酯、聚醯亞胺、聚 醚酿亞胺、聚颯、聚乙烯、聚丙烯、聚醯胺、或者聚醚颯 等之樹脂。 又’薄膜201上塗敷有導電性高分子材料，且其導電性 (表面電阻值）設定為1〇6 Ω〜1〇9 Ω，較好的是ι〇8 Ω〜ι〇9 Ω。 薄膜201之厚度為125 μιη，寬度雖然可根據設計而進行各 種變更’但是較好的是與TAB帶100之寬度大致相同。例 如，於TAB帶1〇〇之薄膜1〇1之寬度為48 mm之情形時薄 膜201之寬度較為理想的是48±〇 5 mm。壓花部202形成之 刖的薄膜201之兩面為平坦面’而壓花部2〇2形成之後的薄 膜201中’除了壓花部2〇2以外均保持為平坦面。 壓花部202具有如下功能，即，於TAB帶1〇〇之半導體表 面A與壓花帶2〇〇之壓花表面c之間形成空間’用以防止於 使壓花帶200之壓花表面c與TAB帶100之半導體表面A相向 而重合且一併捲在轉盤上之狀態下，對TAB帶100之配線 圖案1〇2及半導體晶片103產生干擾。亦即，對TAB帶100 發揮緩衝材之作用。壓花部202沿長度方向且以等間隔而 連續地配置於薄骐2〇1之寬度方向之兩端。 135913.doc 1356798 壓花部202之配置位置，只要為如下所述之位置，則可 根據設計而決定，上述位置係至少於將如上所述之tab帶 100與壓花帶200—併纏繞在轉盤上之狀態下，壓花部2〇2 之頂部抵接於TAB帶100之搬送部。例如，作為壓花部202 之配置間隔’於壓花部202之底面之直徑為φ5 mm時，寬 度方向之壓花部202之形成位置距離帶子之中心44±〇.2 mm，長度方向之配置間距為10.5士0.5 mm。又，例如，於 薄膜201之寬度為35 mm、70 mm之情形時，寬度方向之配 置間距為3 1 mm、63 mm。再者，較好的是，麗花部2〇2之 長度方向之配置間距係以如下方式進行設定，即，於壓花 帶200中之長度為20 mm的範圍内，壓花部202設為1.5個以 上且3個以下。藉此，可合適地規定作為緩衝材而起作用 之壓花部202之強度。 又，壓花部202之形狀為半圓球狀（圓頂型），自壓花表 面C至頂部之凸起高度ha，可根據相對於一起纏繞之tab 帶10Ό上所安裝之半導體晶片103之厚度而設定之壓花帶 200之總厚度h(=薄膜201之厚度+壓花部202之凸起高度ha) 來算出。例如’於半導體晶片1〇3之厚度鸿「2〇〇 μιη9$ 625 μιη」之情形時，壓花帶2〇〇之總厚度[1被規定為 「（t+0.4)mm以上且1.1 mrn以下」。由於薄膜2〇1之厚度為 125 μπι ’因此，自壓花表面C至頂部為止之凸起高度ha為 「（t+0.275)mm ShaSO.975. mm」。 壓化部202，例如，藉由使如圖3所示之麼花成型裝置之 齒輪290旋轉同時傳送薄膜201，並利用齒291之熱成型而 135913.doc -22- 1356798 形成。因此，可根據齒291之前端之形狀而變更壓花部2〇2 之形狀，且可根據齒291之前端位於最下方時之位置而變 更壓花部202之凸起高度ha。又，較理想的是，壓花帶2〇〇 之楊氏模量為400〜700 N/mm2。 如此，壓花帶200係於1層之薄膜201之一方的表面含有 藉由壓花加工而形成的壓花部202之長條形之帶子，複數 個壓花部202含有如下構成：以2列沿長度方向且以等間隔 而連續地配置於薄膜201之寬度方向之兩端。 • 再者，壓花帶200並不限定於圖2所示之構成，只要係發 揮上述功能之範圍内’則可改變壓花部2〇2之配置及形 狀。以下，列舉若干個壓花帶2〇〇之其他構成例。 圖4(a)及（b)所示之壓花帶210含有如下構成：於薄膜2〇1 之一方的表面側，設置有圓頂型之壓花部2U、與圓筒型 之壓花部212 ^壓花部211及壓花部212，係沿長度方向且 以等間隔而交替地配置於薄膜2〇1之寬度方向之兩端。藉 此’可防止壓花帶210產生起伏。 • 圖5之（a)及（b)所示之壓花帶22〇含有如下構成：於薄膜 201之一方的表面側，設置有圓錐型之壓花部221、及圓頂 型之壓花部222。壓花部221及壓花部222 ,係沿長度方向 且以等間隔、並且以壓花部221隔以固定間隔丨之方式而配 置於濤膜201之寬度方向之兩端。亦即，沿壓花部221、壓 花部222、壓花部222、壓花部222、壓花部221之配置圖案 而配置。藉此，只要能確認壓花部221之間距則可知道其 間隔’因此可進行壓花帶22〇之長度之管理。 135913.doc •23- 1356798 圖6之⑷及〇>)所示之壓花帶23〇含有如下構成：於薄膜 2〇1之-方的表面側，設置有圓頂型之塵花部231、及鋼型 之壓花部232。壓花部23 i及M花部232，係以壓花部232之 配置寬度變窄的方式、且沿長度方向而以等間隔交替地配 置於薄膜2〇1之寬度方向之兩端。又，麼花部扣之凸起高 度’變得比壓花部23 1之凸起高度小。 如圖20所示，若壓花部202之間隔較大則於與tab帶 1〇〇纏繞之狀態時薄膜101有時會以半導體晶片1〇3附近為 中心而變形，但如圖7所示，若為壓花帶23〇,則可藉由使 壓花部232接觸於SR，而防止薄膜1〇丨變形。再者，壓花部 232之凸起向度，只要根據薄膜產品之總厚度（ρι基材+配 線厚度+SR厚度）之厚度而決定即可，但較好的是比壓花部 2 3 1之凸起兩度低約1 〇〇 。 圖8之（a)及（b)所示之壓花帶24〇含有如下構成：於薄膜 201之一方的表面侧’圓頂（圓錐）型之壓花部241沿長度方 向而以等間隔連續地配置於薄膜2〇丨之寬度方向之兩端。 而且，於壓花部24 1之間，形成有記述著壓花帶24〇之材質 名（例如有PET)之材質顯示部242。材質顯示部242以形成 有壓花部241之側成為凸起之方式，利用先前之一般方法 來成型即可’且只要其高度及位置均不干擾其他構件則無 特別限疋？藉此’於壓花加工時或廢棄時，僅通過目測便 可識別材質。 (包裝用之構件） 為了使TAB帶1〇〇形成為出貨、搬送用之包裝形態，而 I35913.doc •24- 1356798 使用若干個構件（辅料）。此處，對代表性者進行說明。 首先，準備纏繞TAB帶1〇〇之轉盤。圖9之⑷及⑻表示 轉盤310之外圍形狀。轉盤31〇係藉由ps(p〇lystyrene，聚 苯乙烯）或 ABS(aCryl0nitrile butadiene ，丙稀腈丁 一烯-苯乙烯）之樹脂而成型，且被賦予了用於抗靜電之導 電性。轉盤芯_部<3十^帶^^在該t芯部3 π 上，一般而言流通著最外圍沿為φ4〇5 mm尺寸、^30 mm 尺寸等轉盤310。例如’最外圍心為ψ4〇5 mm尺寸之轉盤 310中，中芯部311之外圍γΓ為ψΐ25 mm，中芯部311之寬 度Zr為49 mm。轉盤之詳細形狀於本發明中並非重要方 面’因此省略，但是作為本發明中所使用之轉盤，只要使 用如此之先前之轉盤即可。與重新開始製作相比，可將成 本抑制得較低。 又’於轉盤3 10上，明確記載有纏繞物之相關資訊之出 貨標籤3 15黏貼於醒目之部位，上述資訊例如為設置於 TAB帶100上之半導體裝置之型號、數量、及出貨曰期 等。 繼而’準備裝有纏繞有TAB帶100及壓花帶200之狀態之 轉盤310的抗靜電袋。圖π之（b)及（c)表示抗靜電袋320之 外形形狀。抗靜電袋320係由鋁箔積層膜形成之袋，且使 用尺寸與轉盤3 10之外圍尺寸對應者。再者，亦可根據需 要’使用由鋁箔積層膜形成之防濕用之袋，來代替抗靜電 袋320。由鋁箔積層膜形成之袋，可同時實現抗靜電與防 濕，由此較好。 135913.doc -25- 1356798 接著’準備用於收放封入有轉盤310之抗靜電袋32〇之内 裝箱。圖10表示内裝箱330之外圍形狀。内裝箱33〇(第1箱） 係瓦楞紙板箱，且使用尺寸與轉盤3 1〇之外圍尺寸對應 者。例如，於收放最外圍為φ4〇5 mm尺寸之轉盤3〇之情 形時，使用縱向寬度Ln為420 mm、橫向寬度Wn為42〇 mm、高度Hn為65 mm之尺寸之内裝箱330。又，於内裝箱 330上’為了明示所内裝之内容之相關資訊，而將出貨標 籤335黏貼於醒目之部位。 繼而’準備為了出貨、搬送而收放内裝箱330之外裝 箱。圖14之（b)表示外裝箱340之外圍形狀。外裝箱34〇(第2 箱）係瓦楞紙板箱，且係尺寸與内裝箱33〇之外圍尺寸相對 應者’具有可收放複數個内裝箱330之尺寸。先前所使用 之外裝箱340，於轉盤寬度為35 mm之情形時係裝入$個， 於轉盤寬度為48 mm之情形時係裝入4個，於轉盤寬度為7〇 mm之情形時係裝入3個。藉此，實現出貨、搬送之高效 化，且提高了生產性。 再者，抗靜電袋320、内裝箱330、及外裝箱34〇等輔 料，存在尺寸與正流通之轉盤310之外圍尺寸對應者因 此使用其即可。與重新開始製作相比，可將成本抑制得較 低。 (TAB帶之包裝方法及包裝構造） 其次，就將圖1所示之丁八3帶100與圖2所示之壓花帶2〇〇 一併纏繞在圖9所示之轉盤310上，並形成為用於出貨、搬 送之包裝形態為止之處理流程而言進行說明。 135913.doc -26· 1356798 再者，以下將說明之處理流程中，TAB帶100中，薄膜 101之厚度為38 + 8 μιη(46 μιη)、寬度為48 mm，半導體晶片 103之厚度為625 μιη»壓花帶200中，薄膜201之厚度為125 μιη、寬度為48 mm，壓花部202之凸起高度為975 μιη。亦 即’壓花帶200之總厚度為1.1 mm ^轉盤310係使用尺寸為 φ405 mm者，抗靜電袋320及内裝箱330係使用尺寸與轉盤 310相對應者。又，外裝箱340係使用可放入4個上述所使 用之内裝箱330(尚度Η : 65 mm)之尺寸者。 φ 圖11係表示於轉盤310上纏繞TAB帶100及壓花帶200之 狀態的圖。 首先’於轉盤310之中芯部311上掛著重合之TAB帶100 及廢花帶200之後，使轉盤310旋轉。而且，如圖u所示， 使TAB帶H)〇及壓花帶2〇〇、與轉盤31〇重合且進行纏繞。 此時’使TAB帶1〇〇之半導體表面a與壓花帶2〇〇之壓花表 面C相向地重合。 又，於進行該纏繞時，向各帶子之長度方向上賦予張力 •(纏繞壓力）(於長度方向上拉伸之同時），使丁八8帶1〇〇之半 導體背面B與壓花帶2〇〇之壓花背面D儘可能地面接觸，較 好的是以80%以上進行面接觸且進行纏繞。作為張力較 好的是10 gf〜300 gf’更好的是5〇 gf〜2〇〇 gf。再者，於張 力為10 gf以下之情形時’由於輸送過程中之振動而使各帶 子產生纏繞偏移’從而導致各帶子扭曲，故而欠佳。因 此’使用者使用過程中’於安裝於裝置上而欲取出之，，盔 法取出，該裝置係用以安裝於液晶面板上者。又，於張: i359l3.doc -27· 1356798 為200 gf以上之情形時，安裝有半導體晶片之tab帶，產 生壓花部之形狀變形的不良狀況，因此欠佳。 圖12表彔纏繞有各帶子之狀態之剖面圖。藉由壓花部 202之作用，使於TAB帶1〇〇之半導體表面a、與壓花帶200 之壓花表面C之間形成空間。藉此，防止了半導體晶片1 〇3 與壓花帶200接觸而摩擦。 再者’於使用Φ405 mm尺寸之轉盤310之情形時，考慮 到後續步驟之作業性’產品之纏繞外周最大為φ38〇 mm較 為適合。藉此，纏繞TAB帶1〇〇及壓花帶2〇〇，直至纏繞外 周為Φ3 80 mm為止。其結果為，可於φ4〇5 mm尺寸之轉盤 310上’纏繞82 m之TAB帶1〇〇。 而且，於纏繞有TAB帶1〇〇及壓花帶200之轉盤31〇上， 如圖13之（a)所示’黏貼出貨標籤315。 繼而，如圖13之（a)〜(b)所示，將纏繞有各帶子之轉盤 310放入抗靜電袋32〇中。而且，於將轉盤31〇放入抗靜電 袋320中之後，使袋之内部成為真空狀態後，封人氤^ 而且，對袋之入口進行熱壓接，如圖13之（(〇所示，將轉盤 310密閉。其後，於密閉有轉盤31〇之抗靜電袋32〇上如 圖13之（c)所示，黏貼出貨標籤325。 接著，如圖13之（c)〜(d)所示，將密閉有轉盤31〇之抗靜 電袋320放入内裝箱330中。而且，如圖13之（^所示，於將 内裝箱330之蓋關閉之後，將出貨標籤335黏貼於内裝箱 330上。再者，内裝箱33〇係於後續處理中放入外袭箱 中，因此較好的是，於放入外裝箱34〇中時醒目之位置黏 135913.doc •28· 1356798 貼出貨標籤335。 繼而，如圖14之（a)〜(b)所示，將4個内裝箱33〇放入外裝 相340中。而且，如圖14之（b)所示，於利用橡膠帶子等將 外裝箱340密封之後，將明確記載有所内裝之内容之相關 h訊的出貨標叙345黏貼於外裝箱340上。 如上所述，TAB帶100被包裝，且於圖^之卬）所示之狀 態下被出貨、搬送。 先刖，一般而言係於φ405 mm尺寸之小型轉盤上纏繞約 400 m之TAB帶，從而無法於充分確保對出貨、搬送時之 TAB帶進行保護的同時、亦無法於ψ4〇5 mm尺寸之小型轉 盤上纏繞約80m之TAB帶。 相對於此，本實施形態之包裝構造中，可於φ4〇5 mm尺 寸之轉盤310上，纏繞82 m之TAB帶100。即，本實施形態 之包裝構造中，壓花帶200之總厚度係根據半導體晶片1〇3 之厚度及薄膜201之厚度而規定，以充分確保對出貨、搬 送時之TAB帶100進行保護。亦即，於半導體晶片1 〇3之厚 度t為「200 pmStS625 μπι」、且薄膜201之厚度為0125 mm之情形時，壓花帶之總厚度被設定為r(t+〇4)mm以上 且1.1 mm以下」。而且，本申請案發明者們經過實驗可確 認，即便係僅於單側設置有壓花部202之壓花帶2〇〇，出 貨、搬送時之包裝構造上亦不存在問題。 又’當然，並不限定於φ405 mm尺寸之轉盤3丨〇，即便 係其他尺寸之轉盤310 ’亦可以比先前更長的長度纏繞 TAB帶100。本實施形態之包裝構造中，可利用小4〇5 尺 1359I3.doc • 29· 1356798 寸之轉盤，而使TAB帶100長度化為約2倍，因此，例如可 利用Φ350 mm〜420 mm尺寸之轉盤310，纏繞5〇 m〜1〇〇 m之 TAB帶1〇〇，或者，先前可利用φ53〇 mm尺寸之轉盤纏繞最 長為80 m左右之TAB帶，但本實施形態之包裝構造中可纏 繞最長為160 m左右之TAB帶1〇〇。 又，先前，存在若轉盤大型化則生產性無法提高之問 題但本實施形態之包裝構造中，即便實現tab帶 100之 約2倍之長度化，亦無需使轉盤310大型化。因此，由於使 用與實施長度化之前相同之轉盤，所以轉盤3 1〇、抗靜電 袋320、内裝箱330、及外裝箱34〇等辅料，可使用實施長 度化之前的現行品《由此，無須重新製作輔料，因此可抑 制成本之增加。 進而，於本實施形態之包裝構造中，先前所必須之外裝 箱之保管場所為一半即可。換而言之，可於先前保管有外 裝箱之保管場所，保管約2倍之TAB帶1〇〇。因此，可提高 每單位地板面積之生產性。又’出貨時之重量亦可自Η kg減輕為13 kg，每次出貨可減輕4 kg，亦可一併減少出貨 作業。進而，亦可削減出貨輸送成本。 又，於纏繞TAB帶1〇〇及壓花帶200時，向各帶子之長产 方向上賦予張力，而使1^3帶100之半導體背面B與壓花= 2〇〇之壓花.背面D儘量緊密接著。藉此，纏繞有各帶子之轉 盤310上，TAB帶100與壓花帶200之間的摩擦受到抑制， 成為難以發塵之形態。即便發塵而有灰塵附著於Tab帶 100，壓花帶200亦可使用具有除電效果之電阻值言 阿的将定 135913.doc -30· 1356798 材料，因此不會產生漏電不良。 又，本實施形態之包裝構造中，較好的是，TAB帶100 之半導體背面B、與壓花帶2〇〇之壓花背面d之間的摩擦係 數（依照ASTMD1894)’設定為〇.3〜0.5之範圍，並且TAB帶 100之半導體表面A、與壓花帶2〇〇之壓花部202之表面之間 的摩擦係數（依照ASTMD1894)，設定為0.3以下。藉此， 於TAB帶100之半導體背面B、與壓花帶2〇〇之壓花背面〇之 間，抑制了因輸送時之振動而產生的各帶子之纏繞偏移， 並且TAB帶1〇〇之半導體表面a、與壓花帶2〇〇之壓花部2〇2 之表面之間變得易滑動，因此可防止於纏繞在轉盤31〇上 之狀態下各帶子產生起伏。 再者’上述摩擦係數為靜摩擦係數。若利用依照 ASTMD1894之摩擦係數測定方法，而對由聚對苯二甲酸 乙二酯構成之一側有凸起之壓花帶2〇〇的壓花背面D、與 TAB帶1 〇〇之由聚酿亞胺構成之半導體背面b之間的靜摩擦 係數進行測疋，可知為〇 3〜〇5。又，若對壓花帶之壓 花部202之表面、與TAB帶1〇〇之半導體表面A之間的靜摩 擦係數進行測定’可知為〇·2〜0.001 〇進而，為了比較，亦 於兩側之表面置有麼花部之兩側有凸起之I花帶的情形 時，對TAB帶〗00之間的靜摩擦係數進行測定，可知兩側 之表面均為0.2〜0.001。 兩側有凸起之屢花帶中，兩側之表面的摩擦係數均較 小’因此’容易因輸送時之振動而導致各帶子產生纏繞偏 移。另一方面，一側有凸起之壓花帶2〇〇由於單側之表面 n59\3.doc -31 - 1356798 之摩擦係數較高，因此具有較強的阻止偏移之特性。又， 一㈣凸起之壓花帶上’導電性部分與tab帶1〇〇之聚 醯亞胺面接觸，因此亦具有帶電性較小之優點。 再者，當40仏擺帶刚上之半導體晶片1〇3的排列間 距為19 mm(4個間距，每個間距為4刀5 mm)之時粗略地 計算出，於Φ405尺寸之i轉盤310上，最多包含21〇〇個半導 體晶片103。又，於帶子之良率為9〇%之情形時包含19〇〇 多個。 藉此，收放有複數個纏繞有TAB帶1〇〇及壓花帶2〇〇之轉 盤310、抗靜電袋320、以及内裝箱33〇之外裝箱34〇之重 里’為 1.7 kg〜2.5 kg。 [實施例] (實施例1) 根據圖2所示之壓花帶200(薄膜2〇1之厚度：〇 125爪爪） 之總厚度，來驗證可將多長的圖丨所示之TAB帶丨〇〇(薄膜 101之厚度：0.04 mm，半導體晶片103之厚度：〇 625 mm) 纏繞於φ405 mm尺寸之轉盤310上。 再者’為了使製造步驟甲之作業性良好，而於tab帶 上，實際上於其前後設置有引帶。圖15表示設置有引 帶之TAB帶1 〇〇。連接於TAB帶100之前方之引帶，例如， 穿過轉盤310之中芯部311上所形成的狹縫，用作纏繞開始 之固定。連接於TAB帶1〇〇之後方之引帶，例如，一直保 留到帶子鬆開部或帶子處理部之前為止，藉此可用於使纏 繞有TAB帶100之狀態穩定。 1359I3.doc •32- 1356798 再者，該引帶之業界標準之長度為，前後各3 m共計6 m。因此，本實施例中係使用引帶之長度為6 m者進行驗 證，而且，有時亦會根據各種設計而使用6 m左右之長度 之引帶，因此進而可使用引帶之長度為8m、4 m者進行驗 證。
又’於使用φ405 mm尺寸之轉盤310之情形時，考慮到 步驟之作業性，產品之纏繞外周S最大為φ380 mm較為合 適。藉此，如圖15所示，使設置有引帶之TAB帶100與壓 花帶200重合，對使纏繞外周S為φ380 mm之情形時之TAB 帶100的纏繞長度進行計測。此時，為了將tab帶1 00穩定 地纏繞在轉盤310上，而以纏繞張力為5〇 gf〜200 gf之範圍 進行計測。 結果資料如圖17所示。
兩側有凸起時’表示如圖16之（a)所示之、將於兩個表面 側設置有壓花部202a及壓花部202b之壓花帶2〇〇A(薄膜 201a之厚度：0.125 mm，總厚度 11 : 2 275 mm)與tab 帶 1〇〇—併纏繞在轉盤310上時的結果。壓花帶2〇〇Α上，於引 帶之長度為8m、6m、4m時，可纏繞36 m、38m、4〇 m 的TAB帶1 00。該結果再現了先前之纏繞量。 一側有凸起時，表示如圖16之（1))所示之、將設置有壓 花部202之壓&帶2⑽及TAB帶⑽—併纏繞在轉盤则上時 的結果。當總厚度叫.2_，引帶之長度Wm、6m 4 爪時，可將丁辦100捲繞73111、751^77〇1。當總厚度為 1」咖，引帶之長度為8111、6111、4〇1時，可缠繞8“、 135913.doc •33· 1356798 82 m、84 m的TAB帶100。因此，根據該等結果資料可 知’於壓花帶200之總厚度h為1·1 m以下之情形時’可纏 繞80 m以上的TAB帶100。 又，於測定出圖17所示之結果資料之條件下，為了驗證 界限值，進而，對於將轉盤310之纏繞外周S自Φ380 mm變 更為φ385 mm時進行驗證。 圖18表示結果資料。壓花帶200A中，於引帶之長度為8 «1、6111、4111時，可纏繞37111、39111、41111的丁八8帶100。 相對於此，於總厚度為1.2 mm之壓花帶200中，於引帶 之長度為8 m、6 m、4 m時，可捲繞75 m、77 m、79 m的 TAB帶100。於總厚度為mm之壓花帶200中，當引帶之 長度為8 m、6 m、4 m時，可纏繞82 m、84 m、86 m的 TAB帶100。因此’根據該等結果資料可知，於壓花帶2〇〇 之總厚度h為1.1 m以下之情形時’可纏繞8〇 m以上的TAB 帶 100 » (實施例2) 於使TAB帶100與壓花帶200重合而纏繞之情形時，如圖 19所示，使半導體晶片103與壓花帶2〇〇之間形成間隙^。 然而，藉由TAB帶1〇〇或壓花帶2〇〇之翹曲，如圖2〇所示， 有時半導體晶片103與壓花帶200接觸，而將劃痕轉印至愿 花帶200上》 因此，對於半導體晶片103與壓花帶200之間的間隙所對 應之劃痕的有無進行驗證。圖21表示有壓花帶2〇〇之總厚 度及實質的凸起高度、與半導體晶片1〇3之厚度❺且：所 135913.doc •34- 1356798 對應的間隙之尺寸。半導體晶片103，係使用厚度為0.4 mm、0.625 mm ' 0.725 mm者。壓花帶200，係使用總厚度 為〇·8 mm〜1.2 mm(以0.1 mm遞増）者。又，係參考半導體 晶片103之凸塊之高度與配線圖案1〇2之厚度（8 μηι)之總厚 度 20 μιη。 如圖21所示，例如，於半導體晶片1〇3之厚度為〇 4 mm 且壓花帶200之實質凸起高度為0 675 mm(總厚度為0.8 mm)時’半導體晶片1〇3與壓花帶2〇〇之間隙g為〇 263
而且，製作圖21所示之各組合之樣品，確認壓花帶2〇〇 上實際上是否產生劃痕。圖22表示該結果。如圖22所示， 於半導體晶片103之厚度為〇.4爪爪之情形時，即便壓花帶 200之實質凸起高度為〇 675 mm(總厚度為〇 8時亦無 劃痕。
、千等體日日片103之厚度為0625 mm之情形時，j 化帶200之實質凸起高度為〇 875 mm(總厚度為⑺瓜)丨 無劃痕，但是當壓花帶2〇〇之實質凸起高度為〇 775随^ 厚度為0.9 mm)時财。又，於半導體晶#⑻之厚」 為〇.725咖之情形時，當壓花帶2〇。之實質凸起高度一 0.875 mm(總厚度為! 〇 _)時則無劃痕 實質㈣高度為⑺5關(總厚度从9叫時則2痕: 根據該等結果，如圖22之圖表所示，可知作為產品可$ ^題地使、作為產品使科Μ 域、作為產品不可使用之區域。 危險〔 I35913.doc -35- 1356798 本發明並不限定於上述實施形態，可於請求項所示之範 圍内進行各種變更。亦即，關於將於請求項所示之範圍内 加以適宜變更後所得之技術性手段組合而成的實施形態， 亦屬於本發明之技術性範圍内。 [產業上之可利用性] 本發明不僅可較好地使用於將有半導體裝置連續地設置 #帶子上之τΑΒ帶' Μ花帶一併缠繞在轉盤上而進行包 裝之包裝構造，亦可廣泛使用於ΤΑΒ帶之包裝方法的相關
領域 '上述包裝構造巾所使用之構件之製造的㈣領域。 【圖式簡單說明】 圖1係表示TAB帶之構成的圖，⑷係俯視圖，（b)係側面 圖。 圖2係表不本發明之包裝構造中所使用之壓花帶之構成 的圖，（a)係俯視圖，（b)係側面圖。 圖3係表示上述壓花帶之製造步驟的模式圖。 圖4係表示上述壓花帶之其他構成的圖，⑷係俯視圖， (b)係侧面圖。 ’（a)係俯視 ’（a)係俯視 圖5係表示上述壓花帶之進而其他構成的圖 圖，（b)係側面圖。 圖6係表示上述壓花帶之進而其他構成的圖 圖’（b)係側面圖。 花帶與上述T A B帶一併纏繞在轉盤 圖7係表示將上述壓 上時之狀態的剖面圖。 (a)係俯視 圖8係表示上述壓花帶 之進而其他構成的圖 135913.doc -36 -
圖，（b)係側面圖Q 圖9係表不轉盤之播士、 :之構成的圖，（a)係正面圖，（b)係側面 圖0 圖10係表示内裳箱之構成的立體圖。 圖η係表示將TAB帶與壓花帶纏繞在轉盤上之情況的模 式圖。 、 圖12係表示本發明之包裝構造的剖面圖。 圖13(a)〜(e)係表示直至將冑繞有ΤΑΒ帶及屋&帶之轉盤 收放於内裝箱中為止之步驟的圖。 圖14(a)及（b)係表示直至將上述内裝箱收放於外裝箱中 為止之步驟的圖。 圖15係用以說明包含引帶在内之TAB帶之纏繞之模式 圖。 、工 圖16係表示壓花帶的側面圖，（a)係表示兩側有凸起之壓 化帶之例’（b)係表示一側有凸起之壓花帶之例。 圖Π係表示轉盤之纏繞外圍尺寸為φ38〇 mni之情形時 的、壓花帶之總厚度所對應之Tab帶之纏繞量的表。 圖18係表示轉盤之纏繞外圍尺寸為085 mm之情形時 的、壓花帶之總厚度所對應之TAB帶之纏繞量的表。 圖19係表示半導體晶片與壓花帶之間的間隙的剖面圖。 圖20係表示由於TAB帶之翹曲而使半導體晶片與壓花帶 接觸之情形時的剖面圖。 圖21係表示半導體晶片之厚度與壓花帶之總厚度組合時 之、半導體晶片與壓花帶之間的間隙之尺寸的表。 135913.doc •37- 1356798 圖22係表示半導體晶片與壓花帶之間的間隙所對應之、 壓钯帶之劃痕之有無的圖表。 圖23係表示使用先前之間隔帶將TAB帶纏繞在轉盤上時 之狀態的剖面圖。 圖24係表示使用先前之其他間隔帶將tab帶纏繞在轉盤 上時之狀態的剖面圖。 圖25係表示使用先前之進而其他間隔帶將TAB帶纏繞在 轉盤上時之狀態的剖面圖。 【主要元件符號說明】 100 TAB帶（半導體裝置） 101 薄膜（絕緣薄膜） 102 配線圖案 103 半導體晶片 200 ' 210、220 ' 230、240 壓花帶 201 薄膜（導電薄膜） 202 壓花部（突起部） 211 、 212 、 221 、 222 、 231 、 壓花部（突起部） 232 ' 241 242 材質顯示部 310 轉盤 311 中芯部 320 抗靜電袋（袋） 330 内裝箱（第1箱） 340 外裝箱（第2箱） 1359l3.doc -38 ·

Claims (1)

  1. 第097143262號專利申請案 . 中文申請專利範圍替換本(100年9月） 十、申請專利範圍： 广"~―咖丄㈣规*™* 種+導蟑裝置之包裝構造，其係泰體裳 1言導·丨黾,,, 性之壓花帶纏繞在導電性之轉盤上者，上述半導體裝置 含有於反覆形成有配線圖案之帶狀之絕緣薄膜上以與上 述各配線圊案電性連接之方式而固定接著的複數個半導 體晶片，上述導電性之壓花帶含有於帶狀之導電薄膜之 單面側且在長度方向上連續地形成之突起部，且該半導 體裝置之包裝構造之特徵在於： 上述半導體裝置及上述壓花帶，以上述絕緣薄膜之固 定接著有上述半導體晶片之侧的表面與上述導電薄膜之 有上述犬起部突出之側的表面相向之方式而重合，且纏 繞在上述轉盤上， 於上述半導體晶片之厚度為t(〇 625)mm、且上 述導電薄膜之厚度大致為0.125 mm時，上述壓花帶之總 厚度為（t+0.4)mm以上且ι·ι mm以下。 2. 如請求項1之半導體裝置之包裝構造，其中 上述絕緣薄膜之固定接著有上述半導體晶片之側的表 面之相反侧的表面與上述導電薄膜之有上述突起部突出 之側的表面之相反側的表面，有8〇%以上之面積緊密接 著。 3. 如請求項1之半導體裝置之包裝構造，其中 上述壓花帶之表面電阻值為1〇6口以上且以下。 4. 如請求項1之半導體裝置之包裝構造，其中 上述壓花帶包含聚對苯二曱酸乙二酯、聚萘二甲酸乙 135913-10009I6.doc 1356798 s 聚乙烯、聚丙· 胺、聚醚醯亞胺、聚砜 烯、聚醯胺、或者聚醚砜之樹脂。 5.如請求項！之半導體裝置之包裝構造，其中 上述絕緣薄膜之固定接著有上述半導體晶片之側的表 面之相反側的表面與上述導電薄膜之有上述突起部突出 之側的表面之相反侧的表面之間，摩擦係數設定為〇 3以 上且0.5以下， 上述絕緣薄膜之固定接著有上述半導體晶片之側的表 面與上述突起部之表面之間，摩擦係數設定為03以下。 6·如請求項1之半導體裝置之包裝構造，其中 上述突起部係於上述壓花帶之長度方向上之長度為2〇 mm之範圍内’設有1 5個以上且3個以下。 7. 如請求項1之半導體裝置之包裝構造，其中包括： 抗靜電用或者防濕用之袋，裝有纏繞有上述半導體裝 置及上述壓花帶之上述轉盤； 第1箱’其收放裝有上述轉盤之袋；以及 第2箱，其收放複數個上述第丨箱，且尺寸比上述第i 箱大。 8. —種半導體裝置之包裝方法，其係將半導體裝置與導電 性之壓花帶纏繞在導電性之轉盤上者，其中上述半導體 裝置含有於反覆形成有配線圖案之帶狀之絕緣薄膜上以 與上述各配線圖案電性連接之方式而固定接著的複數個 半導體晶片，上述導電性之壓花帶含有於帶狀之導電薄 膜之單面側且在長度方向上連續地形成之突起部，且該 135913-1000916.doc 1356798 半導體裝置之包裝方法之特徵在於·· t括第1步驟’將上述半導體裝置及上述厂堅花帶，以 :述絕緣薄膜之固定接著有上述半導體晶片之側的表面 二上述導電缚膜之上述突起部突出之側的表面相向之方 式而重合且纏繞在上述轉盤上， 作為上述壓花帶 d625)mm、且上
    ，於上述半導體晶片之厚度為K0.2S 述導電薄膜之厚度大致為〇.125 mm 時，使用上述壓花帶之總厚度為（卜〇4)111〇1以上且 以下者。 9. 如請求項8之半導體裝置之包裝方法，其中 於將上述半導體裝置及上述壓花帶纏繞在上述轉盤上 時，施加10 gf以上且200 gf以下之張力，將上述絕緣薄 膜之固疋接著有上述半導體晶片之側的表面之相反側的 表面與上述導電薄膜之上述突起部突出之側的表面之相 反側的表面以80%以上之面積緊密接著之方式而纏繞。 10. 如請求項8之半導體裝置之包裝方法，其中包括： 第2步驟，將纏繞有上述半導體裝置及上述壓花帶之 上述轉盤放入抗靜電用或者防濕用之袋中； 第3步驟，將裝有上述轉盤之袋收放於第1箱中；以及 第4步驟’將複數個上述第1箱收放於尺寸比上述第1 箱大之第2箱中。 11. 一種壓花帶，其特徵在於：其係包含帶狀之i層之導電 薄膜及於上述導電薄膜之單面側且在長度方向上連續地 藉由壓花加工而形成之突起部之導電性之壓花帶， 135913-1000916.doc I3567( ‘日網正替換頁 上述壓花帶係用於與COF型之半導體裝置一起纏繞在 導電性之轉盤上，上述COF型之半導體裝置係含有於反 覆形成有配線圖案之帶狀之絕緣薄膜上以與上述各配線 圖案電性連接之方式而固定接著的複數個半導體晶片； 上述壓花帶之總厚度為0.6 mm以上且1.1 mm以下，且 表面電阻值為106Ω以上且109Ω以下。 12.如請求項11之壓花帶，其中 上述壓花帶之長度方向上的上述突起部之配置間距係 以下述方式而設定，即，於該壓花帶中之長度為20 mm 之範圍内，該突起部設有1.5個以上丘3個以下。 135913-1000916.doc
TW097143262A 2007-11-09 2008-11-07 Packing structure for semiconductor device, packin TWI356798B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007292614 2007-11-09
JP2008285554A JP4460015B2 (ja) 2007-11-09 2008-11-06 半導体装置の梱包構造、および半導体装置の梱包方法

Publications (2)

Publication Number Publication Date
TW200942464A TW200942464A (en) 2009-10-16
TWI356798B true TWI356798B (en) 2012-01-21

Family

ID=40864759

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097143262A TWI356798B (en) 2007-11-09 2008-11-07 Packing structure for semiconductor device, packin

Country Status (5)

Country Link
US (1) US8390104B2 (zh)
JP (2) JP4460015B2 (zh)
KR (1) KR101177329B1 (zh)
CN (1) CN101848848B (zh)
TW (1) TWI356798B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8011577B2 (en) 2007-12-24 2011-09-06 Dynamics Inc. Payment cards and devices with gift card, global integration, and magnetic stripe reader communication functionality
JP2012146883A (ja) * 2011-01-13 2012-08-02 Kawamura Sangyo Kk スペーサテープ
US9916992B2 (en) 2012-02-20 2018-03-13 Dynamics Inc. Systems and methods for flexible components for powered cards and devices
CA2864986C (en) * 2012-02-20 2020-05-12 Dynamics Inc. Systems and methods for flexible components, flexible cards, multi-layer boards, multiple sensor detectors, non-time smearing detection mechanisms and electromagnetic field generators for powered cards and devices
EP2855313A4 (en) * 2012-05-31 2016-04-27 Hewlett Packard Development Co WINDING OF PROCESS FILMS
US9064195B2 (en) 2012-06-29 2015-06-23 Dynamics Inc. Multiple layer card circuit boards
US9010647B2 (en) 2012-10-29 2015-04-21 Dynamics Inc. Multiple sensor detector systems and detection methods of magnetic cards and devices
US10949627B2 (en) 2012-12-20 2021-03-16 Dynamics Inc. Systems and methods for non-time smearing detection mechanisms for magnetic cards and devices
KR102660937B1 (ko) * 2016-09-29 2024-04-26 다이니폰 인사츠 가부시키가이샤 증착 마스크 곤포체 및 증착 마스크 곤포 방법
WO2018112286A1 (en) * 2016-12-15 2018-06-21 Sealed Air Corporation (Us) Packaging method
CN108861069A (zh) * 2018-08-23 2018-11-23 长电科技（滁州）有限公司 一种防粘黏压纹载带及载带制造方法
US11299302B2 (en) * 2018-10-26 2022-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated semiconductor die parceling platforms

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326646A (ja) 1992-05-21 1993-12-10 Mitsui Mining & Smelting Co Ltd フィルムキャリア用スペーサーとそれを用いたフィルムキャリアの製造方法
JPH08597B2 (ja) 1992-08-29 1996-01-10 大日化成工業株式会社 Ｔａｂ用スペーサテープ
US5491013A (en) * 1994-08-31 1996-02-13 Rexam Industries Corp. Static-dissipating adhesive tape
US5846621A (en) * 1995-09-15 1998-12-08 Minnesota Mining And Manufacturing Company Component carrier tape having static dissipative properties
JP2848365B2 (ja) 1996-11-12 1999-01-20 日本電気株式会社 テープキャリアパッケージテープ
US5875897A (en) * 1997-03-31 1999-03-02 Motorola, Inc. Packaging apparatus and method
US6540086B1 (en) * 2000-10-13 2003-04-01 Peak International Ltd. Protective cover tape having a foam layer
US7268190B2 (en) * 2001-08-03 2007-09-11 Toray Industries, Inc. Resin composition comprising polylactic acid and polyacetal and a molded article, film, and fiber each comprising the same
JP2003197689A (ja) * 2001-12-27 2003-07-11 Seiko Epson Corp エンボススペーサテープ及びその製造方法
US6857493B2 (en) * 2002-02-13 2005-02-22 Paragon Technologies, Inc. Automatic load positioning for a conveyor cart
US6919513B2 (en) * 2002-07-24 2005-07-19 Samsung Electronics Co., Ltd. Film carrier tape for semiconductor package and manufacturing method thereof
JP3903382B2 (ja) * 2002-12-10 2007-04-11 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープの処理装置におけるスペーサの巻き取り装置
JP2004327550A (ja) 2003-04-22 2004-11-18 Renesas Technology Corp 半導体装置の製造方法および半導体装置の出荷方法
JP4336151B2 (ja) * 2003-06-19 2009-09-30 シャープ株式会社 テープキャリア型の半導体装置
JP2005022701A (ja) * 2003-07-02 2005-01-27 Sumitomo Bakelite Co Ltd 半導体エンボスキャリアテープ包装用梱包箱
JP4590191B2 (ja) 2004-02-16 2010-12-01 電気化学工業株式会社 キャリアテープ及びチップ型電子部品搬送体
JP2006310476A (ja) * 2005-04-27 2006-11-09 Kawamura Sangyo Kk 半導体実装回路テープ用ラミネートスペーサーテープ
JP2007158264A (ja) 2005-12-08 2007-06-21 Kawamura Sangyo Kk 半導体実装回路テープ用スペーサテープ

Also Published As

Publication number Publication date
JP4460015B2 (ja) 2010-05-12
CN101848848A (zh) 2010-09-29
JP5174836B2 (ja) 2013-04-03
KR101177329B1 (ko) 2012-08-30
KR20100085143A (ko) 2010-07-28
JP2009132453A (ja) 2009-06-18
CN101848848B (zh) 2012-02-29
JP2010089841A (ja) 2010-04-22
TW200942464A (en) 2009-10-16
US8390104B2 (en) 2013-03-05
US20100230793A1 (en) 2010-09-16

Similar Documents

Publication Publication Date Title
TWI356798B (en) Packing structure for semiconductor device, packin
TW201018637A (en) Method for packing TAB tape and packing structure for same
TW525251B (en) Flexible wiring board, thin film carrying body, stripe semiconductor device, semiconductor device and its manufacturing method, circuit board and electronic machine
TWI271132B (en) Film carrier tape for mounting electronic devices thereon and flexible substrate
JP4777104B2 (ja) 半導体装置包装用カバーテープ及び半導体装置用包装体
TW411538B (en) Semiconductor device, method of fabricating the same, and electronic apparatus
US20040093721A1 (en) Electronic package carrier tape
TW468208B (en) Semiconductor apparatus, its manufacturing method, and electronic apparatus
TW200401738A (en) Carrier tape for containing goods therein, and container using the carrier tape
JP4899593B2 (ja) 電子部品包装用カバーテープ
JP2006232405A (ja) 電子部品包装用カバーテープ
TW200522281A (en) Method for securing a semiconductor device in a carrier tape
JP3229786B2 (ja) テープキャリアパッケージおよびその収納方法
US20090262453A1 (en) Carrier tape having localized adhesive in cavity regions
JP2012030897A (ja) 電子部品包装用カバーテープ
TWI338943B (en) Chip package in tape form
US20060011509A1 (en) Packaging system and method for storing electronic components
JP3948237B2 (ja) 半導体装置用テープキャリアの梱包方法
JPH0639972Y2 (ja) 導電性緩衝シート及びこれを用いた電子部品包装用袋
CN103935643B (zh) 膜捆包体、膜捆包方法
JP6467702B2 (ja) リール状製品の梱包体
JPH07335734A (ja) キャリアテープ
JP2007253980A (ja) 電子部品搬送用トレイおよびテープ
TW202222656A (zh) 用於微電子裝置的承載帶及相關方法
TWI283225B (en) Stacked tray assembly for semiconductor package substrate