KR0153906B1 - 연마장치와 연마방법 및 반도체 웨이퍼의 평탄화장치 - Google Patents

연마장치와 연마방법 및 반도체 웨이퍼의 평탄화장치 Download PDF

Info

Publication number
KR0153906B1
KR0153906B1 KR1019980001478A KR19980001478A KR0153906B1 KR 0153906 B1 KR0153906 B1 KR 0153906B1 KR 1019980001478 A KR1019980001478 A KR 1019980001478A KR 19980001478 A KR19980001478 A KR 19980001478A KR 0153906 B1 KR0153906 B1 KR 0153906B1
Authority
KR
South Korea
Prior art keywords
polishing
film
polished
plate
target object
Prior art date
Application number
KR1019980001478A
Other languages
English (en)
Inventor
마사코 고데라
히로유키 야노
아츠시 시게타
리이치로 아오카
히로미 야지마
하루오 오카노
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP13297892A external-priority patent/JP3335667B2/ja
Priority claimed from JP25688992A external-priority patent/JP3187554B2/ja
Priority claimed from JP4331945A external-priority patent/JPH06181192A/ja
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Application granted granted Critical
Publication of KR0153906B1 publication Critical patent/KR0153906B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B24B37/013—Devices or means for detecting lapping completion
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/02—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/02—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent
    • B24B49/04—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent involving measurement of the workpiece at the place of grinding during grinding operation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/16—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation taking regard of the load
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 연마장치 및 반도체 웨이퍼의 평탄화방법을 제공하고자 함에 그 목적이 있다.
이를 위해 본 발명은, 반도체 기판상에 도전막을 형성하는 공정과, 상기 도전막을 선택적으로 제거해서 상기 반도체기판상에 오목부를 형성하는 공정, 상기 오목부의 깊이보다 적어도 더 큰 두께로 상기 도전막상에 절연막을 형성하는 공정 및 상기 도전막을 스톱퍼층으로 사용하고 산화세륨을 함유한 연마슬러리를 사용하여 절연막을 연마하는 공정을 구비하여 이루어진 것을 특징으로 한다.

Description

연마장치와 연마방법 및 반도체 웨이퍼의 평탄화장치
본 발명은 연마장치 및 반도체 웨이퍼의 평탄화방법에 관한 것이다.
통상, 반도체장치의 제조공정에서 절연막 등의 표면을 연마해서 평탄화하기 위한 연마슬러리(polishing slurry)로서는 클로이드 실리카(colloidal silica)가 사용되고 있는데, 여기서는 통상 직경이 수십 nm인 콜로이드 실리카 입자가 사용된다.
이러한 입자는 통상 물에서 규화나트륨을 성장시킴으로써 얻어지는데, 이렇게 얻은 과립상태의 실리카를 물과 혼합하여 서스펜션(suspension, 현탁액) 또는 클로이드 실리카를 형성한 다음, 그 서스펜션 또는 콜로이드 실리카의 수소이온농도를 조절함과 동시에, 슬러리의 연마효율을 향상시키기 위해 서스펜설(또는 콜로이드실리카)에는 KOH 또는 VaOH를 첨가한다.
상술한 형태의 알칼리금속을 함유한 상업적으로 유용한 연마 슬러리로서는 후지미사(Fujiml Corporation)의 콤폴-80이 있다. 이러한 슬러리를 사용하여 실리콘 산화막을 연마하는 경우에는, 그 슬러리에 함유된 알칼리금속이 적어도 그 실리콘 산화막이나 반도체장치에 부분적으로 스며들게 되는 바 여기서 여기서 상기 반도체장치가 HOS장치인 경우에는 상기 스며든 알칼리금속에 의해 반도체장치의 문턱치 전압레벨이 변동하게 된다.
이러한 문제를 회피하기 위해서는, 알칼리금속의 침투를 차단하기 위해 실리콘산화막 밑에 보호막을 추가적으로 형성하는 것과 같은 조치가 필요하지만, 이러한 조치는 반도체장치의 전체 공정을 복잡하게 만든다.
여기서 , 종래의 반도체장치의 제조방법에 대해 제조공정 단면도를 참조하여 설명한다.
제1(a)도는 종래의 반도체장치의 제조공정 단면도를 나타낸 것으로, 반도체기판(1)상에 전극패턴(또는 배선패턴, 2)이 형성되어 있다. 상기 패턴(2)을 보호하기 위해, 먼저 상기 반도체기판(1)의 전체 표면상에 보호막(3)을 형성한 다음에 이 보호막(3)상에 레지스트(4)를 도포하고, 이어 제1(b)도에 나타낸 바와 같이 상기 레지스트(4)를 리소그래피기술을 이용해서 패터닝한다. 그 후, 상기 레지스트(4)를 마스크로 사용해서 상기 보호막(3)을 선택적으로 제거한 다음, 그 레지스트(4)도 제거해서 제1(c)도에 나타낸 바와 같이 패터닝된 보호막을 형성한다 이어서 제1(d)도에 나타낸 바와 같이 반도체 기판(1)의 전체 표면상에 실리콘산화막(5)을 형성한 다음에 제1(e)도에 나타낸 바와 같이 연마방법을 이용하여 상기 실리콘산화막(5)의 표면을 평탄화한다.
그러나, 상술한 바와 같은 종래의 방법에서는 제1(a)도 내지 제1(c)도의 공정이 추가로 필요하게 되어 전체의 제조공정이 복잡해지게 된다.
따라서, 콜로이드 실리카 계통중 알칼리금속을 함유하지 않은 다른 연마슬러리가 사용되는데, 이러한 슬러리는 실리카입자를 성장시키기 위해 실리식 애쉬드 테트라클로라이드(silicic acid tetrachloride)의 열분해 또는 유기실란(organicsilane)의 가수분해를 실시하고, 이렇게 생성된 실리카의 수소이온농도를 암모니아 또는 아민(amlne)에 의해 조절한다. 그러나, 이러한 형태의 연마슬러리는 실리콘산화막에 사용되는 경우 연마속도가 실용적이지 못할 정도로 낮다는 문제가 있다.
한편, 공지된 글라스 포토-마스크의 표면연마방법은 산화암모늄의 서스펜션을 사용하는 초기 연마단계와, 평균 입자크기가 수인 산화세륨을 함유한 다른 서스펜션을 사용하는 최종 연마단계로 이루어진다. 그러나, 이러한 2단계의 연마처리는 제거될 절연막의 연마두께가 수라는 사실을 고려해 볼 떼는 반도체장치의 제조공정에 추천할 수 없다. 또한, 반도체장치의 제조공정에서 통상 절연막은 수100∼수1000nm의 높이를 갖는 볼록부(도전층)를 갖춘 반도체기판의 표면상에 형성된다. 이러한 반도체장치 표면의 높이의 차이는 그 위에 형성되는 절연막의 프로파일에 반영되므로, 절연막 표면의 스텝형상을 연마에 의해 평탄화할 필요가 있다. 그러나, 수의 평균크기를 갖는 산화제륨 입자가 수100∼수1000nm로 다른 높이를 갖는 표면을 성공적으로 연마해서 평탄화할 수 있는지와, 콜로이드 실리카를 사용하는 경우에서와 같이 절연막이 알칼리금슥에 의해 오염되는지에 대해서는 정착하게 알려져 있지 않다. 전반적으로, 상술한 포토-마스크로 기능하는 글라스층의 표면을 연마하는 방법은 제조공정중에 반도체장치의 연마처리에 적용할 수 있는지에 대한 고려없이 개발된 것이다.
연마슬러리로서 콜로이드 실리카와 같은 것을 사용하는 존재의 반도체 장치의 연마방법은 알칼리금슥의 오염 및 연마속도가 낮다는 문제가 있었다.
또, 산화세륨 입자를 함유하지 않은 서스펜션을 사용하는 방법이 글라스 포토-마스크의 표면 연마기술로서 공지되어 있는 바, 그러한 방법도 높이가 수100∼수1000nm의 스텝 프로파일을 갖는 표면을 연마해서 평탄화할 수 있는지와 금속오염의 문제가 없는지에 대해서는 확실하지 않다. 또한, 이러한 방법도 제조공정중에 반도체장치의 연마처리에 적용할 수 있는지에 대한 고려없이 개발된 것이다.
여기서 , 제2(a)도 내지 제2(c)도를 참조해시 전형적으로 공지된 연마 및 평탄화기술에 대해 설명한다.
제2(a)도에 나타낸 바와 같이, 실리콘 반도체기판(1)상에 SiO2막(12)을 형성한 다음, 소정의 금속배선 패턴을 형성하기 위해 1.1의 두께를 갖는 금속배선(13)을 SiO2막(12)상에 적절히 형성한다.
그 후, 전체 표면상에 다른 SiO2막(14)을 형성한다. 여기서, SiO2막(14)의 표면은 금속배선 패턴을 반영하는 볼록부와 오목부를 갖추고 있다. 이어 SiO2막(14)의 표면을 연마해서 평탄화한다. 이러한 SiO2막(4)의 표면 연마처리는 제3도에 나타낸 연마장치를 사용해서 수행한다.
특히, 상기와 같은 형태를 갖는 실리콘기판(1)은 홀더(holder; 501) 밑에 있는 턴테이블(502)상에 위치 설정된다. 그리고 턴테이블(502)상에는 연마슬러리 공급파이프(503)가 위치되어 기판의 연마처리기간동안 연마슬러리를 턴테이블로 공급한다. 연마천(cloth, 504)은 실리콘기판(1)의 피연마면과 턴테이블(502) 사이에 배치되어 연마슬러리의 입자와 함께 실리콘기판 표면의 볼록부 및 오목부를 제거해서 실리콘기판 표면을 평탄화한다. 여기서 상기 홀더(501)는 40kfg의 부하를 받으면서 100rgm의 속도로 회전하고, 상기 턴테이블(502)도 동일한 회전속도로 회전한다.
연마장치를 사용하는 상술한 연마방법은 SiO2막(14) 표면상의 볼록부를 현저히 제거할 수 있는 한편, 또한 인접한 금속배선(13) 사이에 위치한 SiO2막(14)의 부분을 오목하게 만드는데, 이러한 현상을 "디싱(dishing, 오목화)"이라고 한다.
제4도는 각 금속배선(13)의 폭이 500이고 인접 배선과의 간격이 1000인 경우에 관측된 "디싱"현상의 분석결과를 나타낸 도면이다. 제4도의 그래프에 있어서 가로축은 초(second)로 표시된 연마시간을 나타내고, 세로축은 제1의 SiO2막(12)표면과 제2의 SiO2막(14) 표면 사이의 거리를 나타낸다.
연마처리를 개시하기 전에는, 금속배선(13)을 지지하고 있는 SiO2막(12) 표면과 이 금속배선(13)상에 위치한 SiO2막(14)의 표면영역(볼록부) 사이의 거리(제4도에서의 실선)과, 금속배선(13)을 지지하고 있지 않은 SiO2막(12) 표면과 이 SiO2막(12)상에 위치한 Si02막(14)의 표면영역(오목부) 사이의 거리(제4도에서의 점선)가 금속배선(13)의 높이와 같은 1.1의 차이를 나타낸다.
연마처리를 진행함에 따라 볼록부에서 SiO2막(12)의 표면과 SiO2막(14)의 표면을 분리시키는 거리와 오목부에서의 대응거리는 SiO2막(14)이 볼록부에서 연마되는 속도가 오목부에서 연마되는 속도보다 크기 때문에 감소하게 되는 바, 이러한 속도차이는 SiO2막(141)이 볼록부에서 더 큰 부하를 받는 것에 기인한다.
그러나, 볼록부에서 SiO2막(12)과 Si02막(14)의 표면을 분리하는 거리와 오목부에서의 대응거리 사이의 차이가 감소하는 속도는 실제로는 매우 낮다. 연마처리가 70초동안 수행되어 SiO2막(14)이 볼록부에시 약 1.0정도 연마되면 오목부에서의 SiO2막(14)의 두께는 연마에 의해 약 0.65정도 감소되어, 결국 볼록부에서 SiO2막(12)과 SiO2막(14)의 표면을 분리하는 거리와 오목부에서의 대응거리 사이에는 약 0.35의 차이가 생기게 된다.
따라서, SiO2막(14)을 두껍게 형성하고 그 SiO2막(14)을 많이 연마하면, SiO2막(14)의 표면은 완전하면서도 만족스럽게 평탄화 할 수 있다.
그러나, 막을 두껍게 형성하고 나서 그 막을 연마하는 방법은 지나치게 많은 시간이 소모되어 제조가격이 증가하게 된다. 또한, 막을 많이 연마하면 할수록 연마처리에 바람직하지 않은 현상인 막의 연마속도에의 변동이 더 증가하게 된다.
상술한 오목부에 대한 디싱현상은 예컨대 연마 스톱퍼로서 질화산화막을 형성함으로써 방지할 수 있고, 그에 따라 오목부에서의 SiO2막(14)의 연마속도를 억제하고 볼록부 및 오목부에서의 SiO2막(14)의 두께에서의 차이를 감소시키는 속도를 증가시킬 수 있다.
이러한 기술은 반도체기판의 단면을 나타내는 제5(a)도 내지 제5(d)도에 개략적으로 도시되어 있다.
먼저, 제5(a)도에 나타낸 바와 같이 실리콘기판(1)상에 SiO2막(12)물 형성한 다음, 상술한 바와 같이 두께가 예컨대 1.1인 금속배선(13)을 형성한다.
그후, 제5(b)도에 나타낸 바와 같이 전체 표면상에 다른 SiO2막(14)을 형성하고, 이어 이 SiO2막(14)상에 실리콘질화막(15)을 형성한 다음에 패터닝처리를 행하여 제5(c)도에 나타낸 바와 같이 SiO2막(14) 아래에 금속배선이 형성되어 있지 않은 오목부를 제외한 부분의 실리콘질화막(15)을 제거한다
마지막으로, 제3도에 도시된 연마장치를 사용하여 상술한 바와 같은 방법으로 SiO2막(14) 표면의 연마처리를 행한다.
이러한 기술에 의하면, 제5(d)도에 나타낸 바와 같이 SiO2막(14) 표면에서의 높이차이가 현저히 사라지게 되고 또한 SiO2막(14)의 디싱도 감소하게 된다.
그러나, SiO2막(14)은 금속배선(13)의 영역에서 약간 윗쪽으로 돌출되어 연마되기 이전과는 반대로 약간의 볼록부 및 오목부가 형성된다.
상술한 현상을 관찰한 분석결과를 제6도에 도시하였는 바, 이러한 분석의 대상은 폭이 500이고 인접배선과의 거1리가 1000인 금속배선을 갖춘 디바이스이다. 그리고, 제16도의 그래프에서 가로축은 제5(d)도의 제조공정에서 연마시간(초)을 나타내고, 세로축은 제1의 SiO2막(12) 표면과 제2의 SiO2막(14) 표면 사이의 거리를 나타낸다.
먼저, 연마처리를 개시하기 전에는, 금속배선(13)을 지지하고 있는 SiO2막(12) 표면과 이 금속배선(13)상에 위치한 SiO2막(14)의 표면영역(볼록부)간의 거리(제6도에서의 실전)와, 금속배선(13)을 지지하고 있지 않은 SiO2막(12) 표면과 이 SiO2막(12)상에 위치한 SiO2막(14)의 표면영역(오목부) 사이의 거리(제6도에서의 점선)가 금속배선(13)의 높이와 같은 1.1의 차이를 나타낸다.
그후, 연마처리를 진행함에 따라 볼록부에서 SiO2막(12)의 표면과 SiO2막(14)의 표면을 분리시키는 거리와 오목부에서의 그 대응거리 사이의 차이는 SiO2막(14)이 볼록부에서 연마되는 속도가 오목부에서 연마되는 속도보다 크기 때문에 감소하게 되는 바, 이러한 속도차이는 SiO2막(14)이 볼록부에서 더 큰 부차를 받는 것에 기인한다. 또한 이러한 기술에 의하면, 오목부에 실리콘질화막(15)이 형성되어 있기 때문에 오목부에서 SiO2막(14)의 연마속도는 볼록부에서의 연마속도에 비해 매우 낮아지게 되고, 그에 따라 볼록부에서 SiO2막(12)의 표면과 SiO2막(14)의 표면을 분리시키는 거리와 오목부에서의 그 대응거리는 볼록부에서 SiO2막(14)이 연마되는 속도가 더 크기 때문에 더욱 더 감소하게 된다.
이어서, 연마처리가 개시된 다음에 약 70초가 경과하면, 볼록부에서 SiO2막(12)의 표면과 SiO2막(14)의 표면을 분리시키는 거리와 오목부에서의 그 대응거리는 거의 제로가 되어 SiO2막(14)의 표면이 평탄하게 된다. 그러나, SiO2막(14)의 표면이 평탄하게 된 다음에 연마처리가 계속되기 때문에 실리콘질화막(15)으로 피복되지 않은 SiO2막(14)의 표면영역은 더욱 연마되어 더욱 더 얇아지게 된다.
따라서, 볼록부에서 SiO2막(12)의 표면과 SiO2막(14)의 표면 사이의 거리가 오목부에서의 대응거리보다 작아지게 되어 연마되기 이전과는 역으로 SiO2막(14)에 약간의 볼록부 및 오목부가 형성된다.
상기 SiO2막(14)의 표면이 완전히 평탄하게 되었을 때에 실리콘질화막(15)이 제거되도록 그 실리콘질화막(15)의 두께를 최적화함으로써, 상기와 같은 SiO2막(14)의 표면상에서 볼록부와 오목부가 역전되는 현상의 발생은 방지할 수 있다.
그러나, 실리콘질화막의 두께를 최적화하는 방법은 최적의 두께의 범위가 너무 작기 때문에 산업적인 응용상 실시 불가능한 것이다. 또한 스톱퍼막(특히 실리콘질화막)의 형성 및 그 막의 패터닝처리는 제조공정을 복잡하게 하고 또한 높은 추가적인 비용을 발생시키게 된다.
따라서, 반도체장치의 표면연마 및 평탄화처리를 보조하기 위한 것으로서 절연막을 사용하는 공지된 기술에 의하면, 오목부에서 디싱현상이 발생되어 반도체장치의 표면연마 및 평탄화처리가 만족스럽지 못하게 된다.
그에 따라, 오목부에만 스톱퍼막으로서 특히 실리콘질화막을 선택적으로 형성해서 디싱현상을 억제하는 기술이 제안되었는 바, 이러한 기술에 의하면 절연막이 평탄화된 직후에 스톱퍼막을 지탱하지 않은 볼록부에서 디싱현상이 나타나게 되어 반도체장치의 표면평탄화를 만족스럽게 달성할 수 없게 된다.
제7(a)도와 제7(b)도는 다른 공지된 기술을 이용해서 반도체장치의 표면을 연마 및 평탄화하는 공정을 나타낸 도면이다.
제7(a)도는 반도체기판(1)과 다층 배선을 포함하는 여러 소자의 미세패턴(32), 다결정 반도체층, 반도체기판(1)상에 선택적으로 형성된 미세 돌출부들의 조합형태로 실시되는 캐패시터 및 전극으로 구성된 종래의 반도체장치를 나타낸 도면이다.
상기 패턴(32)은 스페이스(또는 오목부; 33,34)에 의해 서로 분리되어 있는데, 상기 각각의 오목부(33)는 서로 인접해서 위치된 2개의 인접소자를 분리시키는 스페이스이고, 상기 각각의 오목부(34)는 2개의 인접소자를 큰 간격을 두고서 분리시키는 것이다.
또한, 반도체장치는 상기 패턴(32)을 피복하도록 형성된 절연막(35)과 이 절연막(35)상에 레지스트재를 적층해서 형성된 레지스트층(36)을 더 구비하고있다. 따라서, 상기 레지스트층(36)의 두께는 비교적 좁은 오목부(33)상에서보다 비교적 넓은 오목부(34)상에서 더 두껍게 되어 있다. 결국 이러한 레지스트(36)를 예컨대 반응성 이온에칭(RIE)법으로 에치백해서 제7(b)도에 나타낸 바와 같이 절연막(35)이 노출되도록 한다.
여기서, 참조부호 505a는 오목부(33)상에 위치된 절연막(35)의 영역이고, 505b는 오목부(34)상에 위치된 절연막의 영역이다. 제7(b)도에 나타낸 바와 같이, 상기 에치백처리가 레지스트(36)상에서 진행되므로 레지스트(36)가 비교적 얇은 오목부(33) 윗쪽에서의 절연막(35)이 더 빨리 노출되어 에칭되기 때문에, 절연막(35)의 표면은 물결모양으로 되어 있다.
제8(a)도 및 제8(b)도는 다른 공지된 기술을 이용해서 반도체장치의 표면을 연마 및 평탄화하는 공정을 나타낸 도면이다. 이 공정은 통상 다층 구조가 디바이스내에 형성되기 이전에 수행된다.
제8(a)도에 나타낸 바와 같이, 반도체장치는 반도체기판(1)과 이 반도체기판(1)상에 캐패시터나 전극으로서 선택적으로 형성된 폴리실리콘 고융점 금속실리 사이드층(42)을 갖추고 있다. 인접하는 폴리실리콘 고융점 금속실리 사이드층(42)에 의해 정의된 스페이스는 매우 많은 오목부를 제공하는데, 그중 참조부호 43이 병기된 오목부는 비교적 작은 폭을 갖고, 참조부호 44가 병기된 오목부는 비교적 큰 폭을 갖는다.
그리고 반도체장치는 이 장치의 전체 표면을 덮도록 형성된 절연막(45)을 더 구비하고 있는데, 이 절연막(45)은 통상 BPSG(boron phosplloroussilicon glass)로 이루어진다.
제8(b)도에 나타낸 바와 같이, 인분산용융기술(phosphor dispersion melt technique)을 이용해서 BPSC막을 리플로우(reflow)시키면, 폴리실리콘 고융점 금속실리 사이드층(42)을 분리시키는 비교적 좁은 오목부(43) 윗쪽에서 보다 폴리실리콘 고융점 금속실리 사이드층(42)을 분리시키는 비교적 넓은 오목부(44) 윗쪽에서 BPSG막(45) 표면의 물결모양이 크게 나타나게 된다.
상술한 설명으로부터 알 수 있는 바와 같이, 공지된 반도체장치의 표면연마 및 평탄화기술은 대부분의 경우에서 전극과 캐페시티 및 배선에 의해 통상 형성되는 복수의 돌출부를 갖는 표면층을 처리할 필요가 있고, 또한 트렌치와 접촉구멍에 의해 통상 형성되는 복수의 오목부를 갖는 표면층을 처리할 필요가 있다. 이렇게 평탄하지 않은 표면층을 갖는 반도체장치의 표면은 절연막을 형성한 다음에 그 절연막을 에치백 처리하거나 그 절연막을 리플로우시켜서 평탄화하게 된다.
그러나, 이러한 에치백이나 리플로우동작은 반도체장치 표면의 오목부가 대부분 다른 폭을 갖고 있기 때문에 절연막의 표면을 만족스럽게 평탄화할 수 없다.
즉, 그러한 절연막의 물결모양 표면을 완전히 평탄화할 수는 없다.
따라서, 반도체장치의 절연막상에 물결모양이 존재함에 따라 다음과 같은 제조공정에서 악영향을 주게 된다.
여기서 , 예컨대 물결모양이 잔존하는 반도체장치의 표면상에 배선재료를 퇴적한 다음에 이 배선재료를 패터닝한다고 하자. 그러면 패터닝처리를 위해 배선재료의 층에 조사된 광선이 그 층에 정확하게 촛점 맞춰지지 않게 되어 배선이 정확하게 패터닝되지 않게 된다. 따라서, 최근 서브미크론의 정밀도를 요구하면서 중심영역과 주변영역 사이의 높이 차이가 비교적 크고, 그 칩의 인접 배선 사이의 스페이스가 매우 작은 고집적 디바이스의 생산 추세의 관점에서 보면, 표면에서의 물결모앙은 배선페턴 뿐만 아니라 디바이스의 전기적 특성에도 악영향을 주게 된다.
또한, RIE기술이 에치백처리를 위해 일반적으로 사용되는데, 이 RIE기술은 이방성 에칭 특유의 부하효과(loading effect)를 야기시키고, 개구부의 크기에서의 차이와 디바이스의 패턴대 스페이스 비율에서의 차이를 야기시키게 되어 에칭속도와 모양이 악화되어 그 기술의 제어성이 열화되게 된다.
그에 따라, 제조디바이스의 수율 및 신뢰성을 크게 저감시킬 수 있는 반도체장치에서의 배선의 절단 및 회로의 쇼트(short)가 관찰되었다.
제9(a)도 내지 제9(c)도는 절연막을 연마 및 평탄화하는 3개의 다른 공정에 대한 공지된 반도체 장치의 공정단면도이다.
먼저, 제9(a)도에 나타낸 바와 같이 실리콘 반도체기판(1)상에 SiO2막(52)을 형성한 다음에 이 Si02막(52)상에 배선층(53)을 형성한다.
이어 제9(b)도에 나타낸 바와 같이, 상기 배선층(53)에 의해 점유된 영역을 포함하는 반도체기판(1)의 전체 표면에 다른 SiO2막(54)을 퇴적 형성한 다음에 제9(c)도에 나타낸 바와 같이 SiO2막(54)을 부분적으로 제거한다.
그 후 제9(b)도에 나타렌 바와 같은 Si02막(54)의 표면에서의 물결모양을 제거하기 위해 연마처리를 수행해서 그 표면을 평탄화한다.
그러나, 제9(c)도에 나타낸 바와 같이 SIO2막(54)의 표면을 부분적으로 평탄화하는 것은 비교적 용이하지만, Si02막(54)의 전체 표면을 완전히 평탄하게 만들 수 없는데, 이것은 SiO2막(54)이 연마되는 정도가 실리콘기판(1)의 위치에 따라 변화되기 때문이다. 또한 SiO2막(54)의 연마정도를 제어하는 것은 용이하지 않다.
상기 Si02막(54)의 연마정도를 제어하는 방법으로서는 실리콘질화막의 부가층을 형성해서 그 층을 스톱퍼로서 사용하는 것이 있는데, 이러한 방법을 실제로 실시한 예를 제10(a)도 내지 제10(d)도에 도시하였다.
즉, 제10(a)도에 나타낸 바와 같이 실리콘기판(1)내에 SiO2막(62)을 형성한 다음에 이 SiO2막(62)상에 배선층(63)을 형성한다.
이어 제10(b)도에 나타낸 바와 같이, 상기 배선층(63)상에 스톱퍼층으로서 실리콘질화닥(64)을 퇴적 형성한 다음에 이 실리콘질화막(64)상에 제10(c)도에 나타낸 바와 같이 다른 SiO2막(65)을 퇴적형성한다. 그후, 상기 Si02막(65)을 제10(d)도에 나타낸 바와 같이 부분적으로 연마해서 제거한다.
그러나, 제10(d)도에 나타낸 바와 같이 연마처리의 영향이 실리콘기판(51) 표면의 위치에 따라 변동하게 되는데, 실리콘질화막(64)이 연마처리에 대해 스톱퍼층으로서 효과적으로 작용하는 영역이 존재하는 반면, 실리콘기판(1)상의 일부 다른 영역에서는 상기 실리콘질화막(64)이 완전히 제거된 다음에 배선층(63)이 어느 정도 연마되어 버린다 .
제11(a)도 내지 제11(c)도 및 제12(a)도 내지 제12(e)도는 실리콘기판이 연마에 의해 얇아지는 박막반도체장치를 제공하기 위한 2개의 다른 공지된 공정을 각각 나타낸 도면이다.
먼저, 제11(a)도에 나타낸 바와 같이 실리콘기판(71)상에 SiO2막(72)을 형성한 다음, 제11(b)도에 나타낸 바와 같이 상기 Si02막(72)이 사이에 끼워지도록 상기 실리콘기판(71)에 다른 실리콘기판(73)을 부착하고, 이어 제11(c)도에 나타낸 바와 같이 실리콘기판(73)을 연마처리해서 얇게 만든다.
따라서, 제11(c)도에 나타낸 바와 같이 실리콘박막(73)의 두께가 실리콘기판의 위치에 따라 크게 변동하게 되고, 심지어 일부 영역에서는 실리콘기판(73)이 완전히 제거된다.
실리콘박막(73)의 연마정도를 제어하는 방법으로서는 SiO2막의 부가층을 형성해서 그 층을 스톱퍼로서 사용하는 것이 있는데, 이러한 방법을 실제로 실시한 예를 제12(a)도 내지 제12(e)도에 도시하였다.
먼저, 제12(a)도에 나타낸 바와 같이 실리콘기판(81)상에 SiO2막(82)을 형성한 다음, 제12(b)도에 나타낸 바와 같이 SiO2막(82)이 사이에 끼도록 상기 실리콘기판(81)에 다른 실리콘기판(83)을 부착한다. 그 후, 제12(c)도에 나타낸 바와 같이 SiO2막(82)에 도달하도록 실리콘기판(53)에 구멍을 형성한 다음, 제12(d)도에 나타낸 바와 같이 그 구멍내에 소정의 두께로 다른 SiO2막(84)을 선택적으로 퇴적 형성하고 나서 실리콘기판(83)을 연마처리해서 부분적으로 제거한다.
여기서도 실리콘기판의 위치에 따라 연마처리의 효과가 변동하게 되는데, 실리콘기판상의 소정 영역에서는 연마처리가 SiO2막(84)의 중간까지 진행되는 반면, 다른 영역에서는 SiO2막(84)이 실리콘박막(83)과 함께 완전히 제거되게 된다.
연마공정을 포함하는 공지된 반도체장치의 제조방법에서는 상술한 바와 같은 문제가 발생하게 되는데, 이를 요약하면 다음과 같다
즉, 가장 중요한 문제점중 하나는 디바이스의 연마정도를 완전하게 제어할수 없다는 것이다. 여기서 디바이스의 연마정도의 제어는 디바이스 표면의 연마속도 및 평탄성의 제어를 의미한다. 반도체장치의 제조기술은 상기한 2가지 문제를제어할 수 없다면 실제 적용상 실시할 수 없는 것이다. 연마정도를 제어하는 공지된 기술로서는 이미 설명한 바와 같이 스톱퍼층으로서 실리콘질화막이나 SiO2막을 사용하는 방법이 있다.
그러나, 스톱퍼층으로시 SiO2막이나 실리콘질화막을 사용하는 경우에는, 연마대상의 연마속도와 스톱퍼의 연마속도의 선택비의 범위가 충분히 넓지 않기 때문에 실용적이지 못하다. 또한 연마처리에서 사용되는 연마슬러리에 따라 연마대상의 연마속도와 스톱퍼의 연마속도의 선택비의 범위는 크게 변동하게 된다. 예컨대, 연마치리에 사용된 연마슬러리에 수산화나트륨이 비교적 높은 농도로 포함되어 있는 경우에, Si02막의 연마속도는 매우 높아진다. 즉, 스톱퍼층으로서 사용되는 재료는 언마슬러리의 종류를 고려해서 선별해야 한다.
따라서, 종래의 반도체장치의 연마처리는 디바이스의 연마정도를 제어하기 곤란하여 실제 적용상 실시할 수 없게 된다.
또, 종래의 반도체장치의 연마처리로 시료를 연마해서 반도체장치의 최적의 연마속도를 결정하기 위한 데이터를 수집한 다음, 다른 디바이스들을 상기 결정된 최적의 연마속도로 연마하였는 바, 디바이스의 연마속도는 제13도에 나타낸 바와 같이 연마처리중에 소비된 시간의 함수로서 변화하게 된다. 따라서, 상기 시료에 의해 결정된 최적읜 연마속도는 생산라인에서 관찰된 실제 연마속도를 반영할 필요가 없다.
시간에 따른 연마속도변화는 연마천에 묻어 있는 연마슬러리의 양과 연마슬러리가 연마천에 묻어 있는 상태에 따라 크게 영향을 받게 되는데, 연마슬러리의 양과 연마슬러리가 연마천에 묻어 있는 상태에 따른 영향이 지나치게 달라서 시간에 따른 연마속도변화를 실질적으로 제어할 수 없게 된다.
시료의 연마속도를 생산라인에서의 디바이스의 실제 연마속도에 더 근접시키기 위해서는, 상당히 많은 양의 시료를 사용하여 최적의 연마속도를 결정해야 한다.
그러나, 그러한 시험은 시료에 대한 재료가격이 더 높아지고, 제조설비의 동작 시간이 감소하기 때문에 제조단가를 증가시키게 되어 실용성이 없어지게 된다.
디바이스의 연마정도를 정확하게 제어하는 다른 제안기술은 비교적 적은 정도로 디바이스를 기본적으로 연마하는 단계와, 디바이스가 실제로 연마되는 정도를 측정하는 단계 및, 디바이스가 소망하는 정도로 연마될 때까지 상기 단계들을 반복하는 단계로 이루어져 있는데, 이러한 방법은 시료에 대한 재료가격을 증가시키지는 않지만, 제조설비의 동작시간을 현저히 감소시킨다. 또한 반도체장치가 제조공정에서 1까지 연마되는 경우에는 상기 방법은 적합하지 않다.
또한, 다른 공지된 반도체장치의 연마 및 평탄화방법으로서는 미합중국 특허 제5,036,015호의 "hlethod of Endpoint Detection during Chemical/Mecllanifal Planarization of Semiconductor Wuafers"에 개시된 방법이 있는데, 이 방법에 의하면 평탄화장치의 턴테이블을 전기모터에 의해 회전·구동시키고, 이 턴테이블상의 웨이퍼 고정디바이스에 의해 고정된 웨이퍼와 그 웨이퍼를 연마하기 위한 연마천 사이에서의 마찰의 변화를 전기모터를 매개로 흐르는 전류의 변화로서 검출한다.
실리콘산화막을 평탄화하기 위해서는, 미리 실리콘산화막보다 단단한 재료로 이루어진 층을 상기 실리콘산화막 아래에 배치하고, 연마처리에 의해 실리콘산화막을 완전히 제거한 다음에 연마천의 연마판이 상기 단단한 층에 도달해서 상기 연마판의 마찰이 증가한 때에 평탄화동작을 종료한다.
이러한 공지된 기술을 제14도 내지 제16도를 참조해서 설명한다.
제14도는 상술한 형태의 연마장치를 개략적으로 나타낸 도면으로, 이 연마장치는 턴테이블(502)상에 고정된 연마천(504)과 웨이퍼(1) 사이의 마찰의 변화를 각각 전기모터(511, 512)와 대응하는 암페어미터(513,514)를 통해서 흐르는 전류의 변화로서 검출한다.
제15도에 나타낸 바와 같이, 각각의 전기모터(511,512)를 통해서 흐르는 각각의 전류는 대응하는 전원(515,516)전압의 2차함수로서 변화하므로, 그 전류치는 그전압의 변화에 영향을 받게 된다. 그러나, 제16도에 나타낸 바와 같이 부차가 인가되지 않는 경우에 각 전류모터를 통해서 부하전류 lo가 흐르지 않기 때문에 턴테이블상에서 발생하는 마찰의 레벨을 정확하게 검출하는 것이 곤란하다.
제14도에 나타낸 바와 같이, 연마장치의 턴테이블을 통해서 연장된 샤프트(517, 518)는 각 벨트(519,520)에 의해 대응하는 모터(511,512)의 각 샤프트에 접속되어 연마천의 연마판이 받게 되는 모터의 진동에 의한 역효과를 제거하도록 되어있다.
그러나, 벨트(519,520)는 모터(511,512)의 부하를 변화시키도록 구동되는 동안 샤프트(517,519) 둘레에서 미끄러지게 되어 암페어미터(513,514)에서는 턴테이블에서 발생하는 마찰의 레벨을 정확하게 반영하지 못하게 된다.
한편 다른 공지된 반도체장치의 연마 및 평탄화방법에 의하면, 결정될 연마속도와 요구된 연마정도에 기초해서 최적 연마시간을 결정하기 위해서는, 디바이스의 연마속도가 단위 시간주기당 턴테이블의 회전수와, 연마 대상에 의해 연마장치에 인가된 부하에 의해 결정된다.
이러한 방법을 실시하기 위해 설계된 연마장치에서는, 연마천이 구동모터에 의해 회전되도록 된 턴테이블상에 설치되고, 연마대상을 고정시키는 고정부가 상기 연마천위에 설치되는 바, 상기 고정부는 다른 구동모터에 의해 회전되도륵 되어 있다.
그에 따라, 이러한 장치에 의해 연마될 반도체 웨이퍼는 턴테이블과 마주 보고있는 고정부에 놓이게 된다. 그리고, 웨이퍼는 제1절연막을 사이에 두고 실리콘기판상에 배열된 배선층과 상기 제1절연막상에 배열된 제2절연막으로 이루어져 있다. 상기 고정부와 틴테이블은 각각의 모터에 의해 단위 시간주기당 각각 소정의 회전수로 회전하게 되고, 턴테이블과 함께 회전하는 연마천은 연마슬러리를 공급받게 된다. 그후, 웨이퍼가 연마천과 접촉하게 될 때까지 고정부가 아랫쪽으로 이동하게 된다. 이러한 상태에서 웨이퍼에 소정의 부하가 인가되면, 고정부가 턴테이블의 표면을 따라서 수평으로 이동되어 소정기간동안 웨이퍼를 연마해서 물결모양을 갖는 웨이퍼의 제2절연막의 표면을 평탄화하게 된다.
이와 같이 웨이퍼를 평탄화하는 처리가 종료된 다음에는, 다른 처리되지 않은 웨이퍼가 설치되어 상술한 처리가 반복된다. 연마장치를 소정시간동안 사용한 후에는, 원래 상태로 복구하기 위해 브러시를 사용해서 연마천을 손질하게 된다. 이러한 연마와 손질 주기를 여러번 반복한 다음에 상기 연마천을 새로운 것으로 교체한다.
상술한 공지의 연마방법에 의하면, 웨이퍼의 연마속도를 주어진 연마조건이 웨이퍼 고정부의 시간주기당 회전수에 기초해서 계산하고, 턴테이블은 속도와 웨이퍼에 인가된 부하 및 최적 연마시간은 연마속도와 요구된 연마정도를 기초로 선택된다.
즉, 연마속도와 부하중 어느 하나 또는 양쪽이 변화하지 않는다면 연마속도는 일정값이라고 생각할 수 있다. 그러나, 실제로는 단위시간당 회전수와 부하가 변화되지 않더라도 웨이퍼와 연마천 사이의 마찰 레벨이 웨이퍼를 연마하기 위해 소비된 시간의 함수로 변화하는 만큼 연마속도는 변화하게 된다.
제17도는 연마천의 총 사용시간과 연마속도 사이의 관계를 나타낸 도면으로, 연마천의 총사용시간중 최초 50분이 초기단계로서 정의되고, 이 초기단계인 최초50분이 지나면 작업단계로 들어가게 된다.
제17도에 나타낸 바와 같이, 작법단계에서는 연마속도가 시간에 따라 변화하는 것을 알 수 있는데, 이는 연마천이 연마슬러리의 입자로 뒤덮히고 상기 연마천이 닳아 버려서 연마슬러리의 공급입자의 효율과 연마천의 표면으로부터의 연마슬러리의 배출효율 및 그에 따른 웨이퍼를 연마효율도 저감될 때에 발생하는 연마천의 표면상태에서의 번화에 기여하게 된다. 특히 연마천(504)의 표면에는 엄청난 양의 티슈(tissue)가 매달려 있고, 제13도에 나타낸 바와 같이 작은 구멍에 의해 이들 티슈가 분리되어 있으며, 상기 구멍에는 연마슬러리의 입자가 유지되어 있다. 이러한 상태에서 연마천이 웨이퍼와 밀착되므로, 상기 구멍에 유지되어 있던 연마슬러리의 입자가 웨이퍼로 배출된다. 또한, 연마천이 닳아지게 되면 시간에 따라 연마속도가 변화되므로, 상기와 같은 연마슬러리의 공급 및 배출 매카니즘의 효율도 감소하게 된다. 연마천의 표면상태가 더 악화되면, 웨이퍼의 연마된 표면을 손상시켜서 연마된 표면의 평탄화 상태를 열하시키게 된다.
연마슬러리의 입자로 뒤덮힌 연마천은 적합한 시간에 브러시로 손질한다.
이러한 손질동작이 연마천의 손상을 방지하는 효과적인 방법이지만, 이 연마천은 그 표면상태가 손질에 의해 복구되지 않는 경우(즉, 연마천의 수멍이 끝난 경우)교체할 필요가 있다. 상술한 바와 같이, 공지된 연마방법에 의하면, 연마천의 수명이나 손질이 오퍼레이터의 경험에 기초해서 선택되고, 그 연마천의 교체시기는 시간주기당 웨이퍼 연마정도의 측정값으로부터 계산된 연마속도에 기초해서 결정되는 바, 이는 대부분의 경우 연마천을 주기적으로 손질하지 않거나 교체하지 않아서 결국 웨이퍼 연마속도가 일정한 레벨로 유지되거나 정확하게 제어되지 않는다는 것을 의미한다.
본 발명은 상기와 같은 사정을 감안해서 이루어진 것으로, 반도체장치가 알칼리금속에 오염되지 않으면서 그 반도체장치의 절연막 표면이 손상되지 않고, 높이가 수100∼수1000nm인 물결모양의 반도체장치 표면을 효과적으로 평탄화할 수 있으며, 반도체장치의 제조방법에 용이하면서도 적합하게 결합될 수 있는 반도체장치의 연마방법을 제공하고자 함에 제 1목적이 있고, 본 발명은 반도체장치의 표면층을 완전하게 평탄화할 수 있는 공정을 구비한 반도체장치의 제조방법을 제공하고자 함에 제2목적이 있으며, 본 발명은 표면의 물결모양의 크기에 관계없이 높은 제조수율로 고신뢰성의 반도체장치를 생산할 수 있는 반도체장치의 표면평탄화방법을 제공하고자 함에 제3목적이 있고, 본 발명은 공급되는 연마슬러리에 된계없이 효과적으로 작용하는 스톱퍼를 사용하여 반도체장치의 연마정도를 용이하게 제어해서 스톱퍼의 연마속도에 대한 연마대상의 연마속도의 선택비의 범위를 넓게 할 수 있는 반도체장치와 제조방법을 제공하고자 함에 제 4목적이 있으며, 본 발명은 반도체장치가 연마되는 정도를 용이하먼서 적합하게 제어할 수 있는 반도체장치의 제조방법 및, 그 방법이 적합하게 사용될 수 있는 연마장치를 제공하고자 함에 제5목적이 있고, 본 발명은 추가적인 공정을 필요로 하지 않으면서 반도체장치의 배선층 및 절연층의 표면을 정확하게 평탄화할 수 있는 연마장치를 제공하고자 함에 제6목적이 있으며, 본 발명은 연마정도를 제어하는 방법 뿐만 아니라 목표대상이 연마되는 정도를 정확하게 제어할 수 있는 연마장치를 제공하고자 함에 제7목적이 있고, 본 발명은 능숙한 오퍼레이터의 경험에 의존하지 않고서도 반도체장치용 연마장치에 설치된 연마판에 뒤덮힌 연마슬러리의 입자를 효과적으로 제거함으로써 연마판의 표면상태를 소망하는 일정 레벨로 유지할 수 있는 방법을 제공하고자 함에 제8목적이 있다.
제1(a)도 내지 제1(e)도는 종래의 반도체장치의 제조방법과 각 공정에서의 반도체 구조의 단면도.
제2(a)도 내지 제2(c)도는 종래의 반도체장치의 제조방법의 각 공정에서의 반도체 구조의 단면도.
제3도는 종래의 연마장치의 사시도.
제4도는 제2(a)도 내지 제2(c)도를 참조하여 설명되는 종래의 반도체장치의 제조방법에 의해 얻어진 연마시간에 대한 거리의 특성곡선을 나타낸 도면.
제5(a)도 내지 제5(d)도는 종래의 반도체장치의 제조방법의 각 공정에서의 반도체 구조의 단면도.
제6도는 제5(a)도 내지 제5(d)도를 참조하여 설명되는 종래의 반도체장치의 제조방법에 의해 얻어진 연마시간에 대한 거리의 특성곡선을 나타낸 도면.
제7(a)도 및 제7(b)도는 종래의 반도체장치의 제조방법의 각 공정에서의 반도체구조의 단면도.
제8(a)도 및 제8(b)도는 종래의 반도체장치의 제조방법의 각 공정에서의 반도체구조의 단면도.
제9(a)도 내지 제9(c)도는 종래의 반도체장치의 제조방법의 각 공정에서의 반도체구조의 단면도.
제10(a)도 내지 제10(d)도는 종래의 반도체장치의 제조방법의 각 공정에서의 반도체구조의 단면도.
제11(a)도 내지 제11(c)도는 종래의 반도체장치의 제조방법의 각 공정에서의 반도체구조의 단면도.
제12(a)도 내지 제12(e)도는 종래의 반도체장치의 제조방법의 각 공정에서의 반도체구조의 단면도.
제13도는 연마천의 개략적인 확대도.
제14도는 종래의 연마장치의 사시도.
제15도는 제14도의 연마장치의 전원전압과 모터를 통과하는 전류 사이의 특성 곡선을 나타낸 도면.
제16도는 제14도의 연마장치의 부하와 모터를 통과하는 전류 사이의 특성곡선을 나타낸 도면.
제17도는 연마천의 사용시간과 연마속도 사이의 특성곡선을 나타낸 도면.
제18도는 연마시간과 연마속도 사이의 특성곡선을 나타낸 도면.
제19(a)도 내지 제19(f)도는 본 발명의 1실시예에 따른 반도체장치의 제조방법의 각 공정에서의 반도체 구조의 단면도.
제20(a)도 내지 제20(c)도는 본 발명의 다른 실시예에 따른 반도체장치의 제조방법의 각 공정에서의 반도체 구조의 단면도.
제21(a)도 내지 제21(e)도는 본 발명의 다른 실시예에 따른 반도체장치의 제조방법의 각 공정에서의 반도체 구조의 단면도.
제22도 내지 제27도는 각각 제21(a)도 내지 제21(e)도를 참조해서 설명되는 반도체장치의 제조방법에 의해 얻어진 연마시간에 대한 거리의 특성곡선을 나타낸 도면.
제28도는 본 발명의 다른 실시예에 따른 반도체장치의 제조방법에 의해 얻은 반도체구조의 단면도.
제29(a)도 내지 제29(c)도는 제28도에 나타낸 반도체구조의 제조방법의 각 공정에서의 반도체구조의 단면도.
제30(a)도 내지 제30(c)도는 본 발명의 다른 실시예에 따른 반도체장치의 제조방법의 각 공정에서의 반도체구조의 단면도.
제31(a)도 내지 제31(b)도는 본 발명의 다른 실시예에 따른 반도체장치의 제조방법의 각 공정에서의 반도체구조의 단면도.
제32(a)도 내지 제32(c)도는 본 발명의 다른 실시예에 따른 반도체장치의 제조방법의 각 공정에서의 반도체구조의 단면도.
제33(a)도 내지 제33(j)도는 본 발명의 다른 실시예에 따른 반도체장치의 제조방법의 각 공정에서의 반도체구조의 단면도.
제34(a)도 내지 제34(i)는 본 발명의 다른 실시예에 따른 반도체장치의 제조방법의 각 공정에서의 반도체구조의 단면도.
제35도는 본 발명의 1실시예에 따른 연마장치의 사시도.
제36도는 연마시간과 연마속도 사이의 특성곡선과, 연마시간과 모터를 통과하는 전류 사이의 특성곡선을 나타낸 도면.
제37도는 모터를 통과하는 전류와 연마속도 사이의 특성곡선을 나타낸 도면.
제38도는 피연마층과 턴테이블 사이의 마찰과 연마속도 사이의 특성곡선을 나타낸 도면.
제39도는 텐테이블 및 고정장치의 회전수와 연마속도 사이의 특성곡선을 나타낸 도면.
제40도는 본 발명의 다른 실시예에 따른 연마장치를 나타낸 도면.
제41도는 부하와 디스토션 사이의 특성곡선을 나타낸 도면.
제42도 및 제43도는 반도체장치의 제조공정에서의 반도체구조의 단면도.
제44도는 본 발명의 다른 실시예에 다른 연마장치의 사시도.
제45도는 제44도에 나타낸 연마장치에 설치된 콘트롤러에서 실행되는 동작흐름도.
제46도는 모터를 통과하는 전류와 연마속도 사이의 특성곡선을 나타낸 도면.
제47도는 연마천의 사용시간과 연마속도 사이의 특성곡선과, 연마천의 사용시간과 연마량 사이의 특성곡선을 나타낸 도면.
제48도는 연마천의 사용시간과 연마속도 사이의 특성곡선과, 연마천의 사용시간과 모터를 통과하는 전류 사이의 특성곡선을 나타낸 도면.
제49도는 본 발명의 다른 실시예에 따른 연마장치의 사시도.
제50도는 본 발명의 다른 실시예에 따른 연마장치의 사시도.
제51도는 연마천의 사용시간과 연마속도 사이의 특성곡선을 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 웨이퍼 202 : 실리콘산화막
203 : 폴리실리콘막 204 : 포토레지스트패턴
210 : 반도체장치 502 : 턴테이블
503 : 연마슬러리 504 : 연마천
상기한 제1목적을 달성하기 위해 본 발명은 반도체장치의 제조방법은, 반도체기판상에 절연막을 형성하는 공정과, 상기 절연막을 적어도 부분적으로 제거하기 위해 산화세륨을 함유한 연마슬러리를 사용하여 상기 절연막을 연마하는 공정을 구비하여 이루어진 것을 특징으로 한다. 또한 본 발명의 반도체장치의 제조방법은, 볼록부와 오목부를 갖춘 반도체장치의 표면상에 절연막을 형성하는 공정과, 산화세륨을 함유한 연마슬러리를 사용해서 상기 절연막을 연마해서 평탄화라는 공정을 구비하여 이루어진 것을 특징으로 한다.
상술한 본 발명에 따른 제조방법중 어느 한 방법에 의하면, 실리콘산화막이나 실리콘질화막인 절연막이 산화세륨을 함유한 연마슬러리를 사용해서 연마됨에 따라 향상된 속도로 연마될 수 있다. 여기서 절연막이 연마될 때에 절연막의 내부가 알칼리금속에 의해 오염되지 않고, 또한 표면상에 높이가 수100∼수10OOnm인 물결모양을 갖는 절연막이 연마됨과 동시에 그 표면에 손상을 주지 않으면서 평탄화되는 것이 관찰되었다.
그리고, 본 발명에 따른 반도체장치의 연마 및 평탄화공정에서 사용할 수 있는 연마슬러리에는 주원료 이외에 다른 재료 또는 불순물이 100ppm이하의 농도로 함유되어도 되는 바, 주원료는 SiO2와 H2또는 CeO2와 H2이고 불순물은 Na, K, 다른 알칼리금속 및 이 들 금속 화합물중에서 선택하는 것이 바람직하다.
매우 낮은 농도로 불순물을 함유한 매우 순수한 연마슬러리를 사용하는 경우에는, 반도체장치는 상기 연마슬러리가 연마동작동안 웨이퍼에 접촉되어 웨이퍼의 표면에 남아 있더라도 연마슬러리에 함유된 불순물에 의해 오염되지 않게 된다.
상기한 제2목적을 달성하기 위해 본 발명에 따른 반도체장치의 제조방법은, 연마될 물결모양을 갖는 막의 전체 표면상에 상기 연마될 막의 연마속도보다 낮은 연마속도를 갖는 스톱퍼막을 형성하는 공정과, 상기 연마될 막을 평탄화하기 위해 상기 스톱퍼막을 지탱하는 기판표면을 연마하는 공정을 구비하여 이루어진 것을 특징으로 한다.
븐 발명의 발명자들에 의해 수행된 일련의 관찰활동에 의하면, 연마될 막의 연마속도보다 낮은 연마속도를 갖는 스톱퍼막을 연마될 막의 물결모양 표면의 전체영역상에 형성하고, 연마될 막과 스톱퍼막을 연마처리해시 연마될 막의 물결모양을 효과적으로 제거하며, 그 막을 평탄화하는 경우에는 디싱현상은 회피할 수 있다. 평탄화를 위한 스톱퍼막을 설치함에 따른 효과는 다음과 같다.
즉, 물결모양의 표면상에서 볼록영역은 그 표면의 오목영역에 인가되는 부하보다 더 큰 부하를 받게 되므로, 상기 볼록영역은 상기 오목영역의 연마속도보다 더 큰 속도로 연마되게 된다. 따라서, 연마동작의 초기 단계에서는 연마될 막의 물결모양은 제거되지 않는다. 상기 스톱퍼막이 더 연마되어 결국 상기 볼록영역에서 제거되면 연마 대상막이 상기 볼록영역에서 연마되기 시작하여 그 표면의 물결 모양이 제거된다.
여기서. 연마될 막의 물결모양이 더 제거되면 스톱퍼막이 오목영역에서 그 막이 완전히 제거될 특정 시점까지 연마되는데, 이때 연마될 막이 완전히 평탄화되었다고 생각한다. 그후, 상기 막은 평탄면을 유지하면서 디싱현상이 발생하지 않는 정도로 더 연마된다.
본 발명의 발명자들에 의해 실시된 관찰에 의하면, 상술한 연막기술은 스톱퍼막의 두께와는 독립적이라는 잇점이 있음이 확인되었다.
상기한 본 발명의 제3목적을 달성하기 위해 본 발명의 반도체장치의 연마방법은 반도체기판상에 도전막을 형성하는 공정과, 상기 도전막을 선택적으로 제거해서 상기 도전막내에 오목부를 형성하는 공정, 상기 오목부의 깊이보다 적어도 더 큰 두께로 상기 도전막상에 절연막을 형성하는 공징 및, 상기 도전막과 상기 절연막의 표면을 평탄화하기 위해 상기 도전막을 스톱퍼로서 사용하고 산화세륨을 함유한 연마슬러리를 사용하여 절연막을 연마하는 곧정을 구비하여 이루어진 것을 특징으로 한다
그리고 본 발명에 따른 반도체장치의 연마방법은, 반도체기판상에 배선패턴을 형성하는 공정과, 상기 반도체기판과 상기 배선패턴상에 절연막을 형성하는 공정, 상기 절연막상에 도전막을 형성하는 공정, 상기 절연막과 도전막을 선택적으로 제거하여 배선패턴이 노출되도록 상기 절연막과 도전막에 오목부를 형성하는 공정, 오목부를 갖춘 상기 도전막상에 상기 오목부의 깊이보다 적어도 더 큰 높이로 배선재료를 퇴적하는 공정 및, 상기 절연막과 상기 배선재료의 표면을 평탄화하기 위해 상기 도전막을 스톱퍼로 사용하고 산화세륨을 함유한 연마슬러리를 사용하여 상기 배선재료를 연마하는 공정을 구비하여 이루어진 것을 특징으로 한다.
또한, 본 발명에 따른 반도체장치의 연마방법은, 반도체기판상에 제1절연막을 형성하는 공정과, 상기 제1절연막상에 배선패턴을 형성하는 공정, 상기 배선패턴과 상기 제2절연막상에 제2절연막으로 되는 비결정실리콘막을 형성하는 공정, 상기 비결정 실리콘막상에 상기 배선패턴의 높이보다 적어도 더 큰 높이로 제3절연막을 형성하는 공정, 상기 제3절연막과 상기 비결정실리콘막의 표면을 평탄화하기 위해 산화세륨을 함유한 연마슬러리를 사용하여 제3절연막을 연마해서 제거하는 공정 및, 상기 비결정실리콘막을 제2절연막으로 변환하는 공정을 구비하여 이루어진 것을 특징으로 한다.
상기 스톱퍼로서 사용되는 도전막은 폴리실리콘, 비결정실리콘, 질화티탄,실리 사이드막 또는 탄소중에서 선택된 재료로 이루어지는 것이 바람직하다.
상술한 방법에서는 평탄화를 위해 에치백기술이나 리플로우기술을 이용하지 않기 때문에, 반도체장치의 오목부나 볼록부는 그 높이에 관계없이 평탄화할 수 있게 된다. 또, 산화세륨을 함유한 연마슬러리를 사용함에 따라 중성상태에서 연마처리를 만족스럽게 수행할 수 있게 되므로, 아랫쪽의 배선층을 용이하게 부식시킬 재료를 고농도로 함유하고 있더라도 부식은 발생하지 않게 된다. 또한 에치백을 위해 RIE기술이 이용되지 않으므로 이방성 에칭의 특징인 반도체장치의 구멍의 크기 및 패턴에서의 차이에 기인한 패턴과 에칭속도에 따른 부하효과가 발생하지 않게 되고, 그에 따라 반도체장치에서 수행되는 에칭동작을 효과적으로 제어할 수 있게 된다.
따라서, 상술한 방법에 의하면 반도체장치 표면의 물결모양의 크기에 관계없이 반도체장치 표면을 높은 수율로 평탄화할 수 있고, 그에 따라 고신뢰성의 반도체장치를 생산할 수 있게 된다.
상기한 본 발명의 제4목적을 달성하기 위해, 본 발명에 따른 반도체장치의 제조방법은, 반도체장치의 기판상에 형성된 층의 연마처리에 관련한 것으로서, 상기 층의 연마처리 이전의 연마동작을 위한 스톱퍼로서 탄소막을 형성하는 공정을 구비하여 이루어진 것을 특징으로 한다.
탄소층은 매우 낮은 속도로 연마되므로, 탄소층을 사용함에 따라 스톱퍼의 연마속도에 대한 연마대상의 연마속도의 비율을 크게 할 수 있다. 탄소층이 낮은 연마속도를 갖는 스톱퍼로서 연마처리의 목표층 아래, 내부, 위 또는 인접해서 적어도 부분적으로 형성되며, 그 목표층의 연마정도는 더 용이하게 제어하 수 있다. 또한, 탄소층은 화학물질에 대한 저항성이 높으므로, 공급되는 연마천의 종류에 관계없이 사용할 수 있다.
상기한 본 발명의 제5목적을 달성하기 위해 본 발명에 따른 반도체장치의 제조방법은, 반도체장치의 기판상에 형성된 층의 연마처리와 관련한 것으로서, 연마될 층과 연마동작중에 연마슬러리가 놓이는 턴테이블 사이의 마찰을 측정하는 공정과, 상기 측정된 마찰을 기초로 상기 층의 연마속도를 결정하는 공정, 시간에 대해 연마속도를 적분해서 그 층의 연마속도를 결정하는 공정, 및 상기 층의 연마정도가 소정치로 되면 연마동작을 종료하는 공정을 구비하여 이루어진 것을 특징으로 한다.
그리고 본 발명에 따른 연마장치는, 연마될 층과 연마동작중에 연마천이 놓이는 턴테이블 사이의 마찰을 측정하고, 상기 측정된 마찰을 기초로 상기 층의 연마속도를 결정하며, 시간에 따라 연마속도를 적분해서 상기 층의 연마정도를 결정하는 수단을 구비하여 이루어진 것을 특징으로 한다.
본 발명의 발명자들에 의해 수행된 일련의 연구활동 결과에 의하면, 연마될 층과 연마동작중에 연마천이 놓이는 턴테이블 사이의 마찰은 1대 1의 대응관계를 나타낸다는 것이 판명되었는 바, 이러한 관계를 이용해서 연마될 층과 연마동작중에 연마슬러리가 놓이는 턴테이블 사이의 마찰을 측정하고, 이 측정된 마찰을 기초로 상기 층의 연마속도를 결정하며, 시간에 따라 연마속도를 적분해서 상기 층의 연마정도를 결정하고, 상기 층의 연마정도가 소정치로 되면 연마동작을 종료할 수 있게 된다. 따라서, 반도체장치가 연마되는 정도를 용이하면서도 정확하게 제어하는 방법을 제공할 수 있게 된다.
상기한 본 발명의 제6목적을 달성하기 위해 본 발명에 따른 연마장치는, 반도체장치의 배선층 및 절연층의 표면을 평탄화하기 위해 화학적 및 기계적으로 연마하는 연마장치에 있어서, 턴테이블에서의 마찰에 기인한 부하를 결정하기 위해 상기 턴테이블에 접속된 샤프트의 디스토션(distortion)을 측정하고, 상기 턴테이블을 구동시키는 전기모터의 동작을 제어하기 위해 상기 측정치를 전기적인 신호로 변환하는 시스템을 구비하여 이루어진 것을 특징으로 한다.
상기한 본 발명의 제7목적을 달성하기 위해 본 발명에 따른 반도체장치를 연마하기 위한 연마장치는 연마판이 설치된 텐테이블과; 상기 연마판과는 반대 쪽에 위치되어 상기 연마판에 접해서 연마될 표면을 갖춘 연마목표대상을 고정시키는 고정부; 이 고정부가 상기 연마대상을 연마하기 위한 압력하에서 상기 턴테이블에 대응하여 회전되면, 상기 연마판과 상기 연마대상 표면 사이에서 발생된 마찰의 제1레벨과 소정의 시간후에 상기 연마판과 상기 연마대상 표면 사이에서 발생된 마찰의 제2레벨을 측정하는 제1수단; 상기 마찰의 제2레벨에 대한 제1레벨의 비율을 계산하는 산술부 및: 연마판의 손질 및 교체타이밍을 결정하는 제2수단을 구비하여 이루어진 깃을 특징으로 한다.
또한 본 발명에 따른 반도체장치의 연마방법은, 연마판이 설치된 턴테이블과, 상기 연마판과는 반대 쪽에 위치되어 상기 연마판에 접해서 연마될 표면을 갖춘 연마목표대상을 고정시키는 고정부를 제공하는 공정과; 상기 텐테이블과 상기 고정부를 회전시키는 공정; 제1연마조건에서 연마대상을 연마하기 위해 상기 연마판에 연마슬러리를 공급하는 한편 상기 연마판을 소정의 압력하에서 연마대상의 표면에서 마찰이 생기게 미끄러지게 하는 공정; 상기 연마판과 상기 연마대상 표면 사이에서 발생된 마찰의 제1레벨을 측정하는 공정; 소정의 시간후에 상기 연마판과 상기 연마대상 표면 사이에서 발생된 마찰의 제2레벨을 측정하는 공정; 상기 마찰의 제2레벨에 대한 제1레벨의 비율을 계산하는 공정 및; 상기 마찰의 제1레벨하에서 달성되는 연마정도와 동일한 상기 표면의 마찰정도를 산출하기 위해 상기 비율을 기초로 제2연마조건을 계산하는 공정을 구비하여 이루어진 것을 특징으로 한다.
상기 반도체장치의 연마방법에 의하면, 턴테이블과 고정부가 소정 압력하에서 서로 대응해서 회전하고 연마대상 표면상에서 연마판이 마찰이 생기게 미끄러지도록 연마슬러리가 연마판의 표면에 공급될 때에 상기 연마판과 연마대상 표면사이에서 마찰의 제1레벨을 측정한 후, 소정 시간이 경과한 다음에 마찰의 제2레벨을 측정해서 마찰의 제1레벨에 대한 제1레벨의 비율을 결정한다. 상기 비율에 의해 상기 연마판과 연마대상 표면 사이의 마찰에서의 변화를 검출할 수 있고, 이 변화를 기초로 연마판의 상태를 평가할 수 있으므로, 연마판의 손질 및 교체타이밍을 정확하게 결정할 수 있게 된다.
제1연마조건으로 목표대상이 연마될 때에 연마판과 연마대상 표면 사이에서 마찰의 제1레벨을 측정하고, 그후 소정의 시간이 경과한 다음에 연마판과 연마대상 표면 사이에서 마찰의 제2레벨을 측정한다. 이어 마찰의 제2레벨에 대한 제1레벨의 비율을 계산하는데, 이 비율은 연마대상의 연마속도가 상기 제1조건에서의 연마대상의 연마속도와 동일하게 되는 제2조건을 결정하기 위해 사용된다. 따라서, 연마대상의 연마속도는 연마판의 상태가 변화되더라도 연마조건을 제1조건에서 제2조건으로 변화시킴으로써 일정하게 유지할 수 있게 된다
상기한 본 발명의 제8목적을 달성하기 위해 본 발명의 방법은, 연마장치의 연마찬을 일정하게 소망의 상태로 유지시키기 위해 연마슬러리의 입자로 뒤덮힌 연마판의 열화상태를 손질하기 위한 표면활성제를 사용하는 것을 특징으로 한다.
[실시예]
이하 본 발명의 각 실시예를 도면을 참조하여 상세히 설명한다.
제19(a)도 내지 제19(f)도는 본 발명의 모드에 있어서, 층간절연막을 평탄화하는데 따른 여러 가지 단계의 반도체장치의 개략적인 단면도를 나타낸 것이다.
제19(a)도에 나타낸 바와 같이, 어떤 소자(도시되지 않음)를 지지하는 Si기판(201)상에 SiO2막(202)을 1의 두께로 형성하고 나서, 그 SiO2막(202)상에 500두께로 폴리실리콘막(203)을 형성한다.
다음에, 제19(b)도에 난타낸 바와 같이 같이 상기 폴리실리콘막(203)상에 포토레지스트(작용물이 들어 있는 감광성 수지)를 1.5두께로 적층하고, 그 형성된 포토레지스트층상에 마스크패턴(도시되지 않음)을 형성한 다음에 상기 포토레지스트층을 노광 및 현상함으로써 포토레지스트패턴(204)을 형성한다.
이어서, 제19(c)도에 나타낸 바와 같이 상기 포토레지스트패턴(204)을 마스크로서 사용하고, 또 RIE(Reactive Ion Etching; 반응성 이온에칭)와 플루오르탄소(CF4)가스를 이용해서 상기 폴리실리콘막(203)을 패터닝(pattering)한다.
그후, 제19(d)도에 난타낸 바와 같이 노출된 포토레지스트상에 CF4와 O2의 가스성분의 혼합물로 마이크로파를 방사하는 다운플로우형 애쉬어(asller)로 애쉬함으로씨 포토레지스트패턴(204)을 제거한다 다음에 제19(e)도에 나타낸 바와 같이, 처리된 기판의 전표면에 걸쳐 실리콘산화막(205)를 1의 두께로 형성하여 층간절연막을 생성한다. 폴리실리콘배선(203)의 패턴을 반사하는 표면상에서 상기 SiO2막(205)의 볼록부와 오목부가 보였다.
그리고 나서, 제19(f)도에 나타낸 바와 같이 단면이 나타날 때까지 SiO2막(205)을 연마한다. 제3도에 나타낸 바와 같은 연마장치를 통상의 연마동작에 이용하는데, 이 장치는 그 선단이 연마천(504)의 중앙부에 위치되어 있는 턴테이블(502)와 연마천(504) 및 연마슬러리 공급파이프(504)을 구비하고 있다. 화살표로 나타낸 바와 같이 상기 턴테이블(502)는 100rpm의 속도로 그 축의 둘레를 시계반대방향으로 회전함으로써, 파이프(503)의 선단으로부터 연마천(504)으로 연마슬러리가 공급된다.
웨이퍼(1)는 100rpm의 속도로 턴테이블과 회전하는 동안 40kgf의 부하로 연마천(504)에 대해 밀착하게 된다. 상기 연마슬러리는 세륨화합물입자를 함유한 분말물질을 물에 뿌림으로써 준비된 서스펜션인데, 이 입자는 평균지름이 1.2이고, 최대지금이 4.0이며, 베스트네사이트(bastnesite)를 붕괴시키고 신터링하여 얻고 있다. 상기 분말은 약 50wt정도의 산화세륨 및 약 37wt정도의 다른 금속산화물을 함유하고 있다.
이하 표 1은 실시예에 이용된 분말성분의 목록을 나타낸 것이다.
산화세륨을 함유한 연마슬러리로 절연막의 표면을 연마한 후, 완전히 평탄화됨을 알 수 있다. 차동간섭형 마이크로현미경을 통해 관찰해 보면, 그 표면위에 어떠한 돌기(scar)도 보이지 않았다.
다른 실시예에 있어서, 물에 분말물질을 1wt정도로 뿌림으로써 준비된 서스펜션인 상기 연마슬러리가 이용되는데, 상기 분말물질은 평균직경 2.5최대직경 12.0인 산화세륨입자를 함유하고 있고, 차동간섭형 마이크로현미경을 통해 관찰해 보면, 10㎤당 4돌기가 보이지만 그 절연막의 표면은 완전히 평탄화되어 있음을 알 수 있다.
또 다른 실시예에 있어서, 물에 분말물질을 1wt정도로 뿌림으로써 준비된 수성을 서스펜션인 연마슬러리가 이용되는데, 그 분말물질은 평균직경 2.5, 최대 직경 12.0인 산화세륨입자를 물에 함유하고 있고, 상기와 같은 방법으로 배스트네사이트를 붕괴시키고 신터링하여 얻고 있는데, 이를 차동간섭형 마이크로현미경을 통해 관찰해 보면, 그 절연막의 표면에 10㎤당 1돌기가 보였다.
상기한 실시예로부터, 산화세륨을 함유한 연마슬러리로 반도체장치의 표면을 연마함으로써 반도체장치의 절연막을 완전히 평탄화시킬 수 있고, 상기 반도체장치의 표면에 나타나는 동기는 상기 연마슬러리가 4이하의 최대직경을 갖도록 단지 소량의 입자를 함유하고 있으면, 그 원료가 신터링되는 조건을 적절히 변형해서 얻어진 부드러운 입자를 사용함으로써, 효과적으로 차단할 수 있음을 알 수 있다.
하기 표 2는 1의 두께로 되어 있고, 가열해서 실리콘을 산화함으로써 준비되면 형광체와 붕소가 고농도(이하. BPSG)라 칭함)로 함유되어 있는 SiO2막을 예로 들어 원자흡수 분광기술을 사용해서 실시한 불순물분석 결과를 나타낸 것으로, 상기 SiO2막은 물에 입자를 1wt정도로 뿌림으로써 준비된 수성을 서스펜션인 연마액으로 0.5의 두께가 될 때까지 연마하고 있다. 여기서, 산화세륨을 함유한 입자의 평균직경은 2.5이고, 입자의 최대직경은 12.0이다. 참고로 콤폴-80을 사용한 연마동작의 결과도 나타내고 있다.
상기 표 2로부터 알 수 있는 바와 같이, 콤폴-80으로 연마된 열산화실리콘막은 용적의 오더를 기준(또는 참고서에 통상적으로 인용되는 레벨)으로 검사된 연마되지 않은 실리콘막의 레벨보다 높은 나트륨오염도를 나타내고 있고, 콤폴-80으로 연마된 BPSG만은 용적의 2오더만큼 연마되지 않은 실리콘막의 레벨보다 높은 나트륨오염도를 나타내고 있다.
이에 반하여, 산화세륨을 함유한 연마슬러리로 연마된 열산화실리콘막과 BPSG막은, 연마되지 않은 실리콘막(통상적으로 참고서에 인용되는 오염의 레벨을 나타냄)이상으로 나트륨에 의해 오염되지 않는다. 이것은 다른 오염성분에 대해서도 그대로 적용된다. 세륨에 대해서는 연마슬러리를 함유한 산화세륨에 의해 처리된 막의 세륨오염레벨은 1×1010원자/㎤이다. 산화세룸을 함유한 염화슬러리는 베스트네사이트를 붕괴시키고 신터링하므로써 준비되고, 알칼리성 금속을 제거하지 않아도 절연막은 슬러리에 의해 연마되고 난 후에도 알칼리성 금속에 의해 오염되지 않게 된다.
하기 표 3은 열적으로 실리콘을 산화함으로써 얻어진 SiO2막의 연마속도를 나타낸 것으로, 물에 입자를 lwt정도로 뿌림으로써 준비된 수성의 서스펜션인 연마슬러리로 된 실리콘질화막과 BPSG막이고, 그 입자에는 산화세륨이 함유되어 있으며, 평균직경이 2.5, 최대직경이 12.O이다. 참고로, 그 결과는 콤폴-80과 수성의 서스펜션인 기본 연마슬러리를 동일한 시료로 연마함으로써 얻어지고, 물에 12nm의 직경을 갖는 실리콘입자를 5wt정도로 뿌림으로써 준비된 기본 연마슬러리에 10정도의 암모니아를 첨가함으로씨 얻어진 슬러리와, 상기 기본 연마슬러리에 0.2wt로 수산화나트륨을 첨가함으로써 얻어진 다른 슬러리도 표 3에 리스트되어 있다.
표 3에 리스트된 바와 같이, 가열로 실리콘을 산화함으로씨 얻어진 SiO2막의 콤콜-80의 연마속도는 110㎚/min인 반면, 5wt정도로 12㎚의 직경을 갖는 실리카입자를 함유한 수성의 서스펜션의 기본 연마슬러리와 동일한 실리콘산화막의 연마속도는 6nm/min이하이다 기본 슬러리에 0.3wt정도로 수산화나트륨을 첨가함으로써 얻어진 연마슬러리의 연마속도는 50nm/min로 높은 반면, 상기 기본 슬러리에 10wt정도로 암모니아를 첨가함으로써 얻어진 또 다른 슬러리의 연마속도는 18nm/min인데, 암모니아를 첨가하는 것은 수산화나트륨을 첨가하는 효과만큼 두드러진 것은 아니다.
콤폴-80으로 실리콘질화막과 BPSG막의 스크래핑속도와 연마속도는 각각40nm/min과 200nm/min이다.
따라서, 예컨데 열적으로 실리콘을 산화함으로써 얻어진 SiO2막을 제거하는데 약 5분이 걸리고, 콤폴-80으로 연마함으로써 반도체장치의 표면으로부터의 두께가 500nm이며, 5wt정도로 직경 12nm인 실리카입자와 0 2wt정도로 수산화나트름을 함유하고 있는 수성서스펜션인 연마슬러리로 실리콘산화막을 제기하는데 약 10분정도가 걸리는 반면, 10wt정도로 암모니아를 함유하고 있는 연마슬리리로 실리콘산화막을 제거하는데 약 30분 정도가 소요되는데, 이들 연마슬러리중 어느 하나를 이용하고 있는 연마기술은 하나를 제거하는데 다소 시간이 걸린다.
이에 반하여, 1wt정도로 평균직경이 2.5이고, 최대직경이 12.0인 산화세륨입자를 함유하고 있는 수성의 서스펜션인 연마슬러리를 이용하면, 연마속도가 대단히 빠른 바, 실리콘질화막은 300nm/min, BPSC막은 1,200 내지 1,300nm/min가 각각 얻어지고, 이들 막두께가 500이면 각각 0.5 및 2분만에 제거할 수 있게 된다.
따라서, 이 연마슬러리는 막연마속도면에서 산업적인 응용의 관점에서 볼 때 대단히 도전이 유망하다.
상기한 실시예에서 이용된 연마슬러리는 배스트네사이트를 붕괴시키고 신터링함으로써 산화세륨을 함유하고 있는 분말물질을 생성하고, 그 분말물질을 물에 뿌리며, 50wt정도로 함유된 산화세륨과 37wt정도로 함유된 다른 알칼리금속 산화물이 본 발명의 목적으로 준비되어 있다. 본 발명에 따르면, 산화세륨을 함유한 연마슬러리는 다른 적절한 기술을 이용해서 적절한 물질로 이루어져 있고, 그 서스펜션은 다른 농도로 그들 성분이 함유되어 있다. 상기 연마슬러리에 의해 연마된 절연막은 열적으로 실리콘을 산화함으로써 얻어진 실리콘산화막이고, 또 예컨대 화학적 수증기 위상 에피택시(expitaxy)에 의해 얻어진 실리콘산화막과 일부로서 도전막을 구성하는 절연막 뿐만 아니라 실리콘질화막 등과 같은 다른 형태의 절연막이 효과적으로 이용되게 된다.
상기한 예로부터 알 수 있는 바와 같이 , SiO2막과 실리콘질화막 등과 같은 절연막은 산화세륨을 함유한 연마슬러리가 향상된 속도로 연마되고, 스크래핑(scraping)되게 된다. 그러한 연마천을 이용함으로써 알칼리금속으로 그 막의 내부가 오염되지 않게 되고, 더욱이 그 표면에 물결모양을 갖고 있는 절연막을 상기 연마슬러리를 이용해서 돌기를 생성하지 않고 효과적으로 평탄하게 연마할 수 있다는 잇점이 있다.
따라서, 그러한 연마슬러리를 이용해서 이 특정의 설명에 부합된 문제를 해결함로써, 반도체장치 제조공정의 절연막 연마분야에 있어서 실용적인 응용이 가능한 것이다.
제20(a)도 내지 제20(c)도는 제19(a)도 내지 제19(f)도의 도면과는 다른 본 발명의 수행모드에 있어서 여러가지 단계로 층간절연막을 평탄화하는 반도체장치의 단면도를 개략적으로 나타낸 것이다. 반도체기판(201)으로 이루어진 반도체장치(210)상에 절연막(212)를 형성한 후, 기판의 전표면을 피복하고 상기 절연막을 제3도에 나타낸 바와 같은 형상을 갖추고 있는 연마장치로 연마해서 제20(c)도에 나타낸 바와 같은 평탄한 표면을 형성한다. 실시예에서 이 동작에 이용된 연마슬러리는 100ppm이하의 농도로 Na, Mg, Al, K, Ca, Ti, Cr, Fe, Ni, Zr, W, Pb, Th 및 U 등과 같은 불순물과 함께 속하는 주성분으로서 CeO2와 H2O를 함유한다. 각 성분의 농도는 ICP 매스분광기에 의해 결정되게 된다.
단지 사소한 정도의 불순물을 함유한 고순도의 연마슬러리를 사용함으로써, 반도체장치의 웨이퍼가 연마동작중에 연마슬러리에 접촉하거나, 혹은 그 후 부분적으로 연마동작후의 배선층의 표면에 남게 되면, 그리한 불순물에 의한 오염을 효과적으로 차단할 수 있다는 것이 입증되고 있다. 하기 표4는 본 발명의 방법 및 종래의 방법으로 연마된 때, 원자흡수분광기에 의해 불순물에 의한 SiO2막의 오염레벨을 나타낸 것으로, 표 3으로부티 알 수 있는 바와 같이 K, Al, Cr 및 Ni의 농도는 검출가능레벨 이하이고, Ya, Ca 및 Fe 등은 실용적으로 무시할 만한 종래의 방법과 일치하는 레벨이하인 각각 2.3, 0.9 및 3.4×1010atoms/㎤이며, 본 발명의 상술한 연마모드를 이용한 경우, 상기 반도체장치는 실질적으로 오염될 염려가 없다. 따라서, 그러한 연마모드에 있어서 반도체장치는 보호막을 필요로 하지 않으므로, 반도체장치의 전체 제조공정은 간략화되어 공정의 생산성을 향상시킬 수 있게 된다.
이하, 본 발명에 따른 반도체장치의 층간절연막을 연마하고, 평탄화하는 발법을 실낑하는 또 다른 모드에 있어서 여러가지 단계로 평탄화하는 반도체장치의 개략적인 단면도를 나타낸 제21(a)도 내지 제21(e)도를 참조하여 상세히 설명한다.
먼저, 제21(a)도를 참조하면, 필요한 소자(도시하지 않음)를 지지하는 실리콘기판(201)상에 SiO2막(202)을 적층하여 형성하고 나서, 제21(b)도에 나타낸 바와 같이 SiO2막(202)상에 Al배선층(206)을 각각 1.l의 두께로 형성한다.
그 후, 제21(c)도에 나타낸 바와 같이 ,Al배선층(206)을 지지하는 영역을 포함하는 기판의 전표면에 걸쳐 또 다른 SiO2막(2O7)을 약 1.2의 두께로 적층한다.
이어서, 제21(d)도에 나타내 바와 같이 상기 SiO2막(207)상에 연마에 SiO2막(207)보다 저항성이 있는 폴리실리콘막(연마지지막; 208)을 약 0.1의 두께로 적출 형성한다.
그리고 나서, 제3도에 나타낸 바와 같은 형태의 연마장치를 이용해서 폴리실리콘막(208)과 SiO2막(207)을 연마한다. 1wt정도로 산화세륨을 함유한 수성의 서스펜션인 연마슬러리가 전형적으로 이용되고 있다.
본 발명의 연마방법을 실행하는 또 다른 모드와 실헝을 포함하는 실시예에 있어서, 상술한 연마슬러리를 이용함으로써 SiO2막(207)이 완벽하게 평탄화되게 된다.
제22도는 실시예로 수행된 실험의 결과를 나타낸 그래프로, 이 실시예에 대하여 1000의 피치로 형성된 500두께의 Al배선(206)으로 구성된 샘플을 이용하였다. 동 도면에 있어서 제21(e)도에 나타낸 바와 같이, 그 가로좌표는 연마동작이 개시된 후 시간(초)의 경과를 나타낸 것이고, 그 세로좌표는 제1의 SiO2막(202)의 표면과 제2의 Si02막(207) 표면간의 거리를 나타낸 것이다.
연마동작의 개시전에, Al배선(206)이 위치된 제1의 SiO2막(202)의 돌출 혹은 볼록부의 표면과 제2의 SiO2막(207)의 표면간의 거리(제22도에 실선으로 나타냄)와, 제2의 SiO2막(207)의 표면으로부티 Al배선(206)이 없는 제1의 SiO2막(202)의 오목부의 표면을 분리하는 거리(제22도에 점선으로 나타냄)는 같고, Al배선(206)의 두께인 1.1와 동등하다.
연마동작이 개시됨에 따라, 폴리실리콘막(208)은 먼저 볼록부가 연마되어, 약 30초후 상기 볼록부에서 완전히 제거되어 SiO2막(207)이 노출되게 된다.
폴리실리콘막(208)은 그 막(208)에 인가된 부하가 오목부에서보다 볼록부에서 크기 때문에 볼록부에서 간단히 우선적으로 제거된다.
다음에, 그 SiO2막(207)의 폴린실리콜막(208)이 존재하지 않는 영역이 연마되기 시작하는데, 상기 폴리실리콘막(208)은 오목부에서 더 연마되게 된다.
그렇지만, 폴리실리콘막(208)이 완전히 제거되지 않고 오목부에 남겨지면, 오목부에 인가된 부하가 볼록부에 인가된 부하보다 작기 때문에, SiO2막(207)은 연마되게 된다.
SiO2막(207)의 연마동작이 볼록부에서 진행됨에 따라 SiO2막(207)의 표면상의 물결모양이 현저하게 줄어들게 된다.
연마동작이 개시되고 나서 약 100초가 경과된 때, 폴리실리콘막(208)의 오목부가 완전히 제거되어 실질적으로 SiO2막(207)의 평탄표면이 생성된다.
즉, SiO2막(207)은 최소한의 스크래핑작업으로 디싱현상이 발생하지 않고 평탄화된다.
연마동작이 개시되고 나서 100초만에 SiO2막(207)이 평탄화된 후, 물결모양이 없어지고, 연마는 SiO2막(207)의 평탄표면이 부드러워질 때까지 계속되게 된다.
상술한 실시예에 있어서, SiO2막 상에 형성되어 있는 폴리실리콘막(208)을 이용함으로써 최소한의 스크래핑에 대하머 SiO2막보다 저항성이 있고, 연마작업으로 SiO2막 표면을 평탄화할 수 있게 한다. 더욱이, SiO2막(207)이 평탄화되면 연마동작이 계속되어 평탄한 표면상태가 유지되게 된다.
0.1의 두께를 갖는 폴리실리콘막(208)이 이 실시예에서 이용되는데, 볼록부에 대한 연마속도에 일치하는 속도로 오목부에서 연마되기 때문에 그러한 폴리실리콘막에서 큰 두께마진이 얻어지게 된다. 실제의 문제로서, 0.08와, 0.15인 폴리실리콘막을 이용하는 보충실험에서 평탄화의 유사한 효과가 얻어지고 있다.
본 발명의 방법을 실행하는 상술한 모드는 폴리실리콘막(208)에 대해 큰 마진의 막두께가 얻어지고, 에컨대 실리콘질화막을 복잡화하며, 고가인 종래의 방법에 이용되는 통상의 실리콘질화막과 같은 스톱퍼막이 필요없기 때문에, 실용적인 응용에 있어서 대단히 적합한 것이다.
더욱이, 본 발명의 발명자에 의해 실행된 일련의 연구작업의 결과로서, 연마되어 있는 SiO2막이 배선의 배열피치 및 넓이에 관계없이 제22도에 나타낸 것과 유사한 수행동작을 보임을 알 수 있다.
제23도 내지 제27도는 제22도의 그래프와 유사한 것으로, SiO2막의 하층의 돌출부의 표면과 처리되어야 할 다른 SiO2막의 표면간의 거리 및 각각 2, 50, 100, 200및 500의 배선넓이/배선픽치에 대해 처리되어아 할 SiO2막의 하층의 오목부의 표면을 분리시키는 거리의 연마시간의 변화를 나타낸 그래프이다.
처리되어야 할 SiO2막은 연마동작의 초기 스테이지에 표면의 오목부에서 연마되지 않으므로, 동작이 개시되고 나서 소정의 시간주기가 경과되면, 그 막이 표면의 돌출부에서 연마되는 것과 같은 속도로 연마되기 시작한다는 것을 제23도 내지 제27도로부터 알 수 있다.
다음에, 본 발명은 상술한 모드로 여러가지로 변형해서 실시가능하다.
예컨대, 처리되어야 할 대상막이 SiO2막이고, 스톱퍼막이 폴리실리콘막이었지만, 이들은 상술한 것들과 다른 물질로 만들어진 막이어도 좋다. 더욱이, 산화세륨이 함유되어 있는 슬러리와 다른 적절한 연마슬러리를 이용해도 좋다.
하기 표 5는 대상막의 언마속도와 일치하는 속도뿐만 아니라 여러 가지의 연마슬러리(산화세름의 서스펜션 lwt와 혼합된 SiO2입자를 함유하고 있는 콜로이드 실리카)와 대상막(도프되지 않은 SiO2막, 실리콘질화막, 폴리실리콘막, 탄소막 및 붕소와 인이 함유되어 있는 SiO2막)의 목록을 나타낸 것이다.
상기 표 5로부터, 산화세륨 서스펜션과 비도프, SiO2막이 각각 연마슬러리와 대상막으로 이용된 때, 낮은 연마속도를 보이고 있는 스톱퍼막이 폴리실리콘막과 실리콘질화막 및 탄소막으로부터 선택될 수 있음을 알 수 있다.
상기한 설명에서, 절연막은 처리되어야 할 대상막이고, 또한 본 발명의 방법은 금속막에 적용가능하다. 그러한 경우라면, 연마되는 막과 각각 연마에 저항성이 있는 막으로서 적층해서 그 위에 홈을 생성하는 SiO2막의 전표면에 걸쳐 텅스텐막과 구리막이 형성된다. 그러한 장치에서 , 텅스텐을 연마하는 속도보다 충분히 낮은 속도로 Cu막이 연마되기 때문에, 큰 선택범위를 갖는 연마슬러리를 이용할 수 있다. 마찬가지로, 본 발명의 발명은 Si기판 혹은 반절연기판과 다른 반도체기판이 없는 디바이스에 적용가능하다.
지금까지 상세히 설명한 바와 같이, 본 발명의 방법에 따른 상기 모드는 디싱의 문제가 없을 뿐만 아니라 평탄화되어야 할 막상에 형성된 스톱퍼막과 더불어 연마되어야 할 막이 연마에 의해 평탄화되기 때문에 막을 평탄화하는 어떠한 추가적인 단계를 필요로 하지 않는다.
다음에는, 본 발명에 따른 또 다른 모드를 제28도와 제29(a)도 내지 제29(c)도를 참조해서 상세히 설명한다. 제28도는 제29(a)도 내지 제29(c)도를 참조하여 설명한 연마공정이 수행되는 반도체장치의 단면도를 나타낸 것이고, 제29(a)도 내지 제29(c)도는 반도체장치를 평탄화하고 각각의 단계를 나타낸 것이다.
먼저, 제29(a)도를 참조하면, 통상의 반도체기판(201)의 표면을 산화함으로써 열산화막(202)을 헝성한다. 다음에, 열산화막(202)상에 전형적으로 폴리실리콘으로 이루어진 도전층(203)을 형성한다. 이어서, 도전층(203)과 열산화막(202)도 있고, 구동모터를 통해서 흐르는 전류와 연마속도 사이의 관계를 알고 있으면, 상술한 형태 이외에 연마슬러리와 연마대상층을 본 발명에 따른 장치와 방법에 사용할 수 있다.
예컨대, 연마슬러리로서는 코롤이드 실리카를 사용해도 좋고, 연마대상층으로는 폴리실리콘막을 사용해도 좋다.
상기 목표대상과 연마천 사이의 마찰은 구동모터를 통해서 흐르는 전류 이외의 다른 수단에 의해 결정할 수 있다.
상술한 실시예에서는 연마천이 목표대상을 연마하기 위해 턴테이블(502)에 고정되어 사용되었지만, 효과적으로 연마슬러리를 유지할 수 있는 것이면, 상기 연마천은 다른 적합한 재료로 교체할 수 있다.
상술한 실시예에서는 열화된 연마천의 손질 및 교체타이밍을 결정하기 위해 제1 및 제2구동모터를 통해서 흐르는 전류를 연마되고 있는 웨이퍼(601)의 마찰로서 검출하지만, 본 발명의 목적 달성과 관련하여 그러한 웨이퍼(601)는 반드시 필요한 것은 아니고, 열화된 연마천의 손질 및 교체타이밍은 반도체장치용 웨이퍼(602)가 다음에 연마될 때에 제1 및 제2구동모터를 통해서 흐르는 전류를 지속적으로 감시함으로써 결정할 수 있다.
따라서 상술한 실시예에 의하면, 연마판과 연마대상 사이의 마찰의 제1레벨과 소정 시간이 경과한 다음에 마찰의 제2레빌을 검출하고, 상기 마찰의 제2레벨에 대한 제1레벨의 비율을 검출함으로써 각 목표대상의 연마정도를 정확하게 제어할 수 있게 된다.
마지막으로 제49도 내지 제51도를 참조해서 본 발명의 다른 실시예를 설명한다.
제49도는 연마장치의 다른 실시예를 나타낸 도면으로, 턴테이블(502)상에는 연마판을 갖춘 연마슬러리(504)가 설치되어 있고, 상기 연마천(504)위에는 상기 연마판과는 반대쪽에 위치된 연마대상(201)을 고정시키는 고정장치(501)가 설치되어 있다. 그리고 상기 고정장치(501)의 부근에는 유체공급노즐(503)이 설치되어 있는데, 이 유체공급노즐(503)을 통해서 연마슬러리(505)가 공급되게 된다.
상술한 바와 같이 구성된 연마장치에서는, 표면에 SiO2막이 형성된 반도체 웨이퍼인 연마대상(201)을 연마될 표면이 연마천(504)의 윗면과는 반대쪽에 위치되도록 고정장치(501)의 하면에 고정시키고, 그 후 유체공급노즐(503)을 통해서 연마슬러리(예컨대 산화세륨의 수성 서스펜션; (505)을 연마천에 공급한다. 이어, 상기 연마판을 웨이퍼쪽으로 밀착시키고 나서 상기 웨이퍼와 마찰시키면서 이동시켜 상기 웨이퍼를 연마하게 된다.
제50도는 장기간 사용후 연마판이 열화되었을 때에 연마판을 손질하는 방법을 개략적으로 나타낸 도면이다. 연마천(504)이 소정 시간동안 웨이퍼를 연마하기 위해 사용되면, 유체공급노즐(503)에 의해 표면활성제(예컨대, 폴리카복실릭 애쉬드 타입 음이온 표면활성제; (701)를 연마천에 공급하면서 브러시(702)로 연마천의 표면을 문질러서 연마판에 뒤덮힌 잔존하는 연마슬러리(505)를 제거한다, 그 후 표면활설제(701)를 닦아내기 위해 순수한 유체공급노즐(503)을 통해서 물(704)을 연마천(504)에 공급한다.
이후, 필요한 경우에는 상술한 처리를 반복해서 실시해도 좋다.
제51도는 연마속도에서의 시간에 따른 변화를나타낸 도면으로, 종래의 브러시를 사용하는 방법 대신에 연마천(504)에 공급된 표면활성체(701)에 의해 열화된 연마판을 손질하므로, 잔존하는 연마슬러리(505)의 제거효과를 현저히 달성할 수 있게 된다. 따라서, 연마천(504)에 뒤덮힌 잔존하는 연마슬러리(505)를 통상의 연마천(504)의 클리닝방법에 의해 달성할 수 없는 향상된 정도로 제거함으로써, 연마판의 표면상태를 종래보다 더 연장된 시간동안 양호한 상태로 유지할 수 있게 된다.
상술한 실시예에서 이용된 열화된 연마천의 교체방법은, 표면활성제를 사용하는 수단을 구비하고 있는 한 여러 가지로 수정 및 변형하여 실시할 수 있다.
즉, 열화된 연마천의 교체방법은 표면활성제(701)이외의 다른 수단의 사용을 제한하거나 한정하지 않고, 표면활성제(701)을 제거하기 위해 순수한 물(704)을 사용해도 좋다.
또한 열화된 연마판의 손질타이밍도 특별히 한정되지 않고 연마대상이 장치에서 연마되고 있는 동안에 열화된 연마판을 손질해도 좋다.
또한 본 발명에 사용된 표면활성제(701)는 폴리카복실릭 애쉬드 타입의 음이온 표면활성제에 한정되지 않고, 표면활성재의 성분으로서 하이드로필릭 그룹과 올레오필릭 그룹 및 카운터 이온을 함유한 것이면 어느 것이든 적합하게 선택적으로 교체할 수 있다. 그리고 연마천(505)과 목표대상(201)도 특별히 한정되지 않는다.
상술한 바와 같이 본 발명에 다른 연마방법 및 연마장치에 의하면, 장치의 연마판을 뒤덮은 연마슬러리를 별다른 어려움 없이 효과적으로 제거할 수있다.
그에 따라 연마판을 양호한 상태로 유지할 수있고, 연마슬러리가 뒤덮힌 상태로 인한 열화를 방지할 수 있으므로, 연마 목표대상의 표면을 손상시킬 가능성을 저감시킬 수 있게 된다.
따라서, 장치에 의해 처리되는 목표대상의 양을 엄격하게 제어할 수 있고, 동시에 연마천의 수명연장을 확보할 수 있게 된다. 또한, 연마천의 표면상태를 꾸준히 관찰하는 능숙한 오퍼레이터에 의존하지 않고서도 열화된 연마천의 교체 타이밍을 검출할 수 있게 된다.

Claims (27)

  1. 반도체 기판상에 형성된 목표층을 연마하는 반도체장치의 제조방법에 있어서, 상기 목표층과 연마동작중에 연마슬러리가 놓이는 표면판 사이의 마찰을 검출하는 공정과, 상기 검출된 마찰을 기초로 상기 목표층의 연마속도를 계산하는 공정, 시간에 따라 연마속도를 적분해서 상기 목표층의 연마정도를 결정하는 공정 및, 상기 목표층의 연마정도가 소정치로 되면 연마동작을 종료함과 더불어 상기 목표층이 어느정도 연마되었는지를 판정하기 위해 상기 마찰을 검출하는 수단의 동작도 종료하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  2. 반도체 기판상에 형성된 목표층을 연마하는 반도체장치의 제조방법에 있어서, 상기 목표층과 연마동작중에 연마슬러리가 놓이는 표면판 사이에서 실행된 축적된 작업량을 계산하는 공정과, 상기 축적된 작업량이 소정치에 도달되면 연마동작을 종료함과 더불어 단위시간당 실행된 작업량을 검출하고 상기 작업량을 시간에 따라 축적하는 수단의 동작도 종료하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제2항에 있어서, 상기 단위시간당 실행된 작업량이 상기 표면판을 구동시키기 위한 구동모터에 의해 실행된 작업량을 검출함으로써 결정되는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제3항에 있어서, 상기 구동모터가 전기모터이고, 상기 구동모터에 의해 실행된 작업량이 전기모터를 통해서 흐르는 전류를 검출함으로써 결정되는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제2항 내지 제4항중 어느 한 항에 있어서, 상기 목표층이 주원료로서 SiO2를 함유하고 상기 연마슬러리가 주원료로서 산화세륨을 함유하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 연마동작중에 반도체 웨이퍼를 연마하기 위해 상기 반도체 웨이퍼의 표면에 인가되는 부하의 절대치를 검출하는 수단을 구비하여 이루어진 것을 특징으로 하는 반도체 웨이퍼의 화학적 및 기계적 평탄화장치.
  7. 제6항에 있어서, 상기 반도체 웨이퍼에 인가되는 부하의 절대치를 검출하는 수단이 장치의 회전샤프트에서의 스트레인을 검출하는 수단인 것을 특징으로 하는 반도체 웨이퍼의 화학적 및 기계적 평탄화장치.
  8. 제6항에 있어서, 회전샤프트에서 검출된 디스토션을 전기적 신호로 변환할 수 있는 디스토션 센서를 더 구비하여 이루어진 것을 특징으로 하는 반도체장치 웨이퍼의 화학적 및 기계적 평탄화장치.
  9. 연마판이 설치된 텐테이블과; 상기 테이블과는 반대 쪽에 위치되어 목표대상의 연마될 표면이 상기 연마판과 접하도록 상기 목표대상을 고정시키는 고정수단; 상기 고정수단과 상기 테이블이 소정 압력하에서 유지되고 상기 연마판과 상기 목표대상의 표면이 서로 대응해서 미끄러져 이동되어 상기 목표대상이 연마될 때에 상기 연마판과 상기 연마대상의 표면 사이에서 발생된 제1레벨과 소정의 시간 후에 상기 연마판과 상기 연마대상의 표면 사이에서 발생된 마찰의 제2레벨을 검출하는 제1수단; 상기 마찰의 제2레벨에 대한 제1레벨의 비율을 계산하는 산술부 및 ; 상기 비율을 기초로 열화된 연마판의 손질동작을 수행하기 위한 타이밍을 결정하는 제2수단을 구비하여 이루어진 것을 특징으로 하는 연마장치.
  10. 연마판이 설치된 텐테이블과; 상기 테이블과는 반대 쪽에 위치되어 목표대상의 연마될 표면이 상기 연마판과 접하도록 상기 목표대상을 고정시키는 고정수단; 상기 고정수단과 상기 테이블이 소정 압력하에서 고정되고 상기 연마판과 상기 목표대상의 표면이 서로 대응해서 미끄러져 이동되어 상기 목표대상이 연마될 때에 상기 연마판과 상기 연마대상의 표면 사이에서 발생된 제1레벨과 소정의 시간 후에 상기 연마판과 상기 연마대상의 표면 사이에서 발생된 마찰의 제2레벨을 검출하는 제1수단; 상기 마찰의 제2레벨에 대한 제1레벨의 비율을 계산하는 산술부 및 ; 상기 비율을 기초로 열화된 연마판을 새로운 것으로 교체하기 위한 타이밍을 결정하는 제2수단을 구비하여 이루어진 것을 특징으로 하는 연마장치.
  11. 연마판이 설치된 텐테이블과; 상기 테이블과는 반대 쪽에 위치되어 목표대상의 연마될 표면이 상기 연마판과 접하도록 상기 목표대상을 고정시키는 고정수단; 상기 고정수단과 상기 테이블이 소정 압력하에서 고정되고 상기 연마판과 상기 목표대상의 표면이 서로 대응해서 미끄러져 이동되어 상기 목표대상이 연마될 때에 상기 연마판과 상기 연마대상의 표면 사이에서 발생된 제1레벨과 소정의 시간 후에 상기 연마판과 상기 연마대상의 표면 사이에서 발생된 마찰의 제2레벨을 검출하는 제1수단; 상기 마찰의 제2레벨에 대한 제1레벨의 비율을 계산하는 산술부 및 ; 상기 비율을 기초로 열화된 연마판의 손질동작을 수행하기 위한 타이밍을 결정하는 제 2수단 및; 상기 비율을 기초로 상기 연마판을 새로운 것으로 교체하기 위한 타이밍을 결정하는 제3수단을 구비하여 이루어진 것을 특징으로 하는 연마장치.
  12. 테이블에 연마판을 설치하고 고정수단 밑에서 연마될 목표대상의 표면이 상기 연마판과 접하도록 상기 목표대상을 고정시키는 공정과; 상기 테이블과 상기 고정수단을 회전시키는 공정; 상기 고정수단과 상기 테이블이 소정 압력하에서 고정시키고 상기 연마판에 연마슬러리를 공급하는 동안 상기 연마판과 상기 연마될 표면을 서로 대응해서 미끄러져 이동시킴으로써 상기 목표대상을 연마하는 공정; 상기 연마판과 상기 연마될 표면 사이에서 마찰의 제2레벨을 검출해서 마찰의 제2레벨에 대한 제1레벨의 비율을 계산하는 공정 및 ; 상기 비율을 기초로 열화된 연마판의 손질타이밍이나 상기 연마판의 교체타이밍을 결정하는 공정을 구비하여 이루어진 것을 특징으로 하는 연마방법.
  13. 연마판이 설치된 텐테이블과; 상기 테이블과 반대 쪽에 위치되어 목표대상의 연마될 표면이 상기 연마판과 접하도록 상기 목표대상을 고정시키는 고정수단; 상기 고정수단과 상기 테이블이 소정 압력하에서 고정되고 제1동작조건에서 상기 연마판과 상기 목표대상의 표면이 서로 대응해서 미끄러져 이동되어 상기 목표대상이 연마될 때에 상기 연마판과 상기 연마대상의 표면 사이에서 발생된 마찰의 제1레벨과 소정의 시간후에 상기 연마판과 상기 연마대상 표면 사이에서 발생된 마찰의 제2레벨을 측정하는 제1수단; 상기 마찰의 제2레벨에 대한 제1레벨의 비율을 계산해서 상기 목표대상이 상기 제1동작조건하에서 연마되는 정도와 동일한 상기 목표대상의 연마정도를 달성하기 위해 상기 비율을 기초로 제2동작조건을 결정하는 산술사단을 구비하여 이루어진 깃을 특징으로 하는 연마장치.
  14. 테이블에 연마판을 설치하고 고정수단 밑에서 연마될 목표대상의 표면이 상기 연파만과 접하도록 상기 목표대상을 고정시키는 공정과; 상기 테이블과 상기 고정수단을 회전시키는 공정; 상기 고정수단과 상기 테이블을 소정 압력하에서 고정시키고 상기 연마판이 연마슬러리를 공급하는 동안 상기 연마판과 상기 연마될 표면을 서로 대응해서 미끄러져 이동시킴으로써 제1동작조건하에서 상기 목표대상을 연마하는 공정; 상기 연마판과 상기 연마될 표면 사이에서 발생된 마찰의 제1레벨을 검출하는 공정; 소정 시간이 경과한 다음에 상기 연마판과 상기 연마될 표면 사이에서 상기 마찰의 제2레벨을 검출하는 공정; 마찰의 제2레벨에 대한 제1레벨의 비율을 계산하는 공정 및; 상기 목표대상이 상기 제1동작조건하에서 연마되는 정도와 동일한 상기 목표대상의 연마정도를 달성하기 위해 상기 비율을 기초로 제2동작조건을 결정하는 공정을 구비하여 이루어진 것을 특징으로 하는 연마방법.
  15. 제13항에 있어서, 상기 제1동작조건이 연마시간과 연마동작중의 압력 및 단위시간당 회전수중 적어도 어느 하나인 것을 특징으로 하는 연마장치.
  16. 제13항에 있어서, 상기 제2동작조건이 연마시간과 연마동작중의 압력 및 단위시간당 회전수중 적어도 어느 하나인 것을 특징으로 하는 연마장치.
  17. 연마판에 설치된 표면판과 테이블과는 반대쪽에 위치되어 목표대상의 연마될 표면이 사이 연마판과 접하도록 상기 목표대상을 고정시키는 고정수단을 구비하여 이루어지고, 상기 고정수단과 상기 테이블이 소정 압력하에서 고정되고 상기 연마판과 상기 목표대상의 표면이 서로 대응되게 미끄러져 이동됨과 더불어, 상기 연마판에 연마슬러리가 공급되고 상기 연마판에 표면활성제가 공급됨으로써 상기 연마대상이 연마되는 것을 특징으로 하는 연마장치.
  18. 목표층과 연마동작중에 연마슬러리가 놓이는 표면판 사이의 마찰을 검출하는 수단과, 상기 검출된 마찰을 기초로 상기 목표층의 연마속도를 계산하는 수단, 시간에 따라 연마속도를 적분해서 상기 목표층의 연마정도를 결정하는 수단 및 상기 목표층의 연마정도가 소정치로 되면 연마동작을 종료함과 더불어 상기 목표층이 어느 정도 연마되었는지를 판정하기 위해 상기 마찰을 검출하는 수단의 동작도 종료하는 수단을 구비하여 이루어진 것을 특징으로 하는 반도체 장치용 연마장치.
  19. 목표층과 연마동작중에 연마슬러리가 놓이는 표면판 사이에서 실행된 축적된 작업량을 계산하는 수단과, 상기 축적된 작업량이 소정치에 도달되면 연마동작을 종료함과 더불어 단위시간당 실행된 작업량을 검출하고 상기 작업량을 시간에 따라 축적하는 수단의 동자도 종료하는 수단으로 이루어진 것을 특징으로 하는 반도체 장치용 연마장치.
  20. 제1항에 있어서, 상기 마찰이 상기 표면판을 구동시키기 위한 구동모터에 의해 실행된 작업량을 검출함으로써 결정되는 것을 특징으로 하는 반도체 장치의 제조방법.
  21. 제18항에 있어서, 상기 마찰이 상기 표면판을 구동시키기 위한 구동모터에 의해 실행된 작업량을 검출함으로써 결정되는 것을 특징으로 하는 반도체 장치용 연마장치.
  22. 제19항에 있어서, 상기 단위시간당 실행된 작업량이 상기 표면판을 구동시키기 위한 구동모터에 의해 실행된 작업량을 검출함으로써 결정되는 것을 특징으로 하는 반도체 장치용 연마장치.
  23. 제22항에 있어서, 상기 구동모터가 전기모터이고, 상기 구동모터에 의해 실행된 작업량이 전기모터를 통해서 흐르는 전류를 검출함으로써 결정되는 것을 특징으로 하는 반도체 장치용 연마장치.
  24. 제20항에 있어서, 상기 목표층이 주원료로서 SiO2를 함유하고 상기 연마슬러리가 주원료로서 산화세륨을 함유하고 있는 것을 특징으로 하는 반도체 장치의 제조방법.
  25. 제22항 또는 제23항에 있어서, 상기 목표층이 주원료로서 SiO2를 함유하고 상기 연마슬러리가 주원료로서 산화세륨을 함유하고 있는 것을 특징으로 하는 반도체 장치용 제조방법.
  26. 제14항에 있어서, 상기 제1동작조건이 연마시간과 연마동작중의 압력 및 단위시간당 회전수중 적어도 어느 하나인 것을 특징으로 하는 연마방법.
  27. 제14항에 있어서, 상기 제2동작조건이 연마시간과 연마동작중의 압력 및 단위시간당 회전수중 적어도 어느 하나인 것을 특징으로 하는 연마방법.
KR1019980001478A 1992-05-26 1998-01-12 연마장치와 연마방법 및 반도체 웨이퍼의 평탄화장치 KR0153906B1 (ko)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP92-132978 1992-05-26
JP13297892A JP3335667B2 (ja) 1992-05-26 1992-05-26 半導体装置の製造方法
JP92-256889 1992-09-25
JP25688992A JP3187554B2 (ja) 1992-09-25 1992-09-25 半導体装置の製造方法
JP28119492 1992-10-20
JP92-281194 1992-10-20
JP92-319175 1992-11-30
JP31917592 1992-11-30
JP92-331945 1992-12-11
JP4331945A JPH06181192A (ja) 1992-12-11 1992-12-11 半導体装置の製造方法
KR1019930009027A KR0153787B1 (ko) 1992-05-26 1993-05-25 반도체장치의 제조방법 및 평탄화방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019930009027A Division KR0153787B1 (ko) 1992-05-26 1993-05-25 반도체장치의 제조방법 및 평탄화방법

Publications (1)

Publication Number Publication Date
KR0153906B1 true KR0153906B1 (ko) 1999-10-01

Family

ID=27527331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980001478A KR0153906B1 (ko) 1992-05-26 1998-01-12 연마장치와 연마방법 및 반도체 웨이퍼의 평탄화장치

Country Status (3)

Country Link
US (4) US5445996A (ko)
KR (1) KR0153906B1 (ko)
GB (1) GB2267389B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618803B1 (ko) * 2000-03-20 2006-08-31 삼성전자주식회사 다마신 공정을 이용한 반도체 소자의 구리 배선 제조 방법

Families Citing this family (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5445996A (en) * 1992-05-26 1995-08-29 Kabushiki Kaisha Toshiba Method for planarizing a semiconductor device having a amorphous layer
JP3278532B2 (ja) * 1994-07-08 2002-04-30 株式会社東芝 半導体装置の製造方法
TW274625B (ko) * 1994-09-30 1996-04-21 Hitachi Seisakusyo Kk
US5633207A (en) * 1994-10-14 1997-05-27 Kabushiki Kaisha Toshiba Method of forming a wiring layer for a semiconductor device
JP2864464B2 (ja) * 1994-12-22 1999-03-03 日本ビクター株式会社 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法
US6069081A (en) * 1995-04-28 2000-05-30 International Buiness Machines Corporation Two-step chemical mechanical polish surface planarization technique
KR960041316A (ko) * 1995-05-22 1996-12-19 고사이 아키오 연마용 입상체, 이의 제조방법 및 이의 용도
US5763325A (en) * 1995-07-04 1998-06-09 Fujitsu Limited Fabrication process of a semiconductor device using a slurry containing manganese oxide
JPH0970751A (ja) * 1995-09-06 1997-03-18 Ebara Corp ポリッシング装置
US5958794A (en) * 1995-09-22 1999-09-28 Minnesota Mining And Manufacturing Company Method of modifying an exposed surface of a semiconductor wafer
US5893750A (en) * 1995-11-13 1999-04-13 Advanced Micro Devices, Inc. Method for forming a highly planarized interlevel dielectric structure
FR2741749B1 (fr) * 1995-11-23 1998-02-06 Brouquet Pierre Procede d'isolement lateral par tranchees utilisant une couche sacrificielle pour l'aplanissement par polissage mecano-chimique de la couche d'isolant
FR2741748B1 (fr) * 1995-11-23 1998-02-06 Brouquet Pierre Procede d'isolement lateral avec aplanissement par polissage mecano-chimique de l'isolant assiste d'une detection de fin d'attaque
WO1997019467A1 (fr) * 1995-11-23 1997-05-29 France Telecom Procede d'isolement lateral par tranchees utilisant une bicouche de protection en polysilicium sur nitrure de silicium pour l'aplanissement par polissage mecano-chimique de la couche d'isolant
US5707492A (en) * 1995-12-18 1998-01-13 Motorola, Inc. Metallized pad polishing process
KR100336598B1 (ko) * 1996-02-07 2002-05-16 이사오 우치가사키 산화 세륨 연마제 제조용 산화 세륨 입자
US5798302A (en) * 1996-02-28 1998-08-25 Micron Technology, Inc. Low friction polish-stop stratum for endpointing chemical-mechanical planarization processing of semiconductor wafers
KR100241537B1 (ko) * 1996-06-21 2000-02-01 김영환 반도체 소자의 층간 절연막 평탄화 방법
US6107183A (en) * 1996-07-10 2000-08-22 Micron Technology, Inc. Method of forming an interlevel dielectric
KR100383498B1 (ko) * 1996-08-30 2003-08-19 산요 덴키 가부시키가이샤 반도체 장치 제조방법
TW346649B (en) * 1996-09-24 1998-12-01 Tokyo Electron Co Ltd Method for wet etching a film
US5738800A (en) * 1996-09-27 1998-04-14 Rodel, Inc. Composition and method for polishing a composite of silica and silicon nitride
US6132637A (en) * 1996-09-27 2000-10-17 Rodel Holdings, Inc. Composition and method for polishing a composite of silica and silicon nitride
US6110396A (en) 1996-11-27 2000-08-29 International Business Machines Corporation Dual-valent rare earth additives to polishing slurries
US5876490A (en) * 1996-12-09 1999-03-02 International Business Machines Corporatin Polish process and slurry for planarization
US5854140A (en) * 1996-12-13 1998-12-29 Siemens Aktiengesellschaft Method of making an aluminum contact
US6063702A (en) * 1997-01-27 2000-05-16 Chartered Semiconductor Manufacturing, Ltd. Global planarization method for inter level dielectric layers using IDL blocks
JP3638778B2 (ja) * 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
SG72802A1 (en) * 1997-04-28 2000-05-23 Seimi Chem Kk Polishing agent for semiconductor and method for its production
US6194317B1 (en) 1998-04-30 2001-02-27 3M Innovative Properties Company Method of planarizing the upper surface of a semiconductor wafer
US8092707B2 (en) 1997-04-30 2012-01-10 3M Innovative Properties Company Compositions and methods for modifying a surface suited for semiconductor fabrication
US6010957A (en) * 1997-06-25 2000-01-04 Advanced Micro Devices Semiconductor device having tapered conductive lines and fabrication thereof
US6365521B1 (en) * 1997-12-31 2002-04-02 Intel Corporation Passivation for tight metal geometry
JPH11219922A (ja) * 1998-02-03 1999-08-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH11260769A (ja) * 1998-03-10 1999-09-24 Komatsu Electronic Metals Co Ltd 半導体ウェハの研磨クロスの評価方法およびそれを用いた製造方法
US6337280B1 (en) 1998-05-11 2002-01-08 Kabushiki Kaisha Toshiba Polishing cloth and method of manufacturing semiconductor device using the same
WO2000002235A1 (en) * 1998-07-06 2000-01-13 Strasbaugh Method of planarizing integrated circuits
US6787471B2 (en) 1998-08-26 2004-09-07 Renesas Technology Corp. Method of manufacturing a semiconductor device
US6863593B1 (en) * 1998-11-02 2005-03-08 Applied Materials, Inc. Chemical mechanical polishing a substrate having a filler layer and a stop layer
KR20010040513A (ko) * 1998-12-03 2001-05-15 요트.게.아. 롤페즈 적층체의 형성방법
US6179709B1 (en) * 1999-02-04 2001-01-30 Applied Materials, Inc. In-situ monitoring of linear substrate polishing operations
EP1068928A3 (en) * 1999-02-11 2003-08-13 Applied Materials, Inc. Chemical mechanical polishing processes and components
JP2000288927A (ja) * 1999-04-07 2000-10-17 Sony Corp 平坦化研磨装置及び平坦化研磨方法
US6258711B1 (en) * 1999-04-19 2001-07-10 Speedfam-Ipec Corporation Sacrificial deposit to improve damascene pattern planarization in semiconductor wafers
JP2000311876A (ja) 1999-04-27 2000-11-07 Hitachi Ltd 配線基板の製造方法および製造装置
US6623334B1 (en) * 1999-05-05 2003-09-23 Applied Materials, Inc. Chemical mechanical polishing with friction-based control
JP2001096455A (ja) * 1999-09-28 2001-04-10 Ebara Corp 研磨装置
US6294470B1 (en) 1999-12-22 2001-09-25 International Business Machines Corporation Slurry-less chemical-mechanical polishing
KR20010061047A (ko) * 1999-12-28 2001-07-07 박종섭 세리아계 슬러리를 이용한 트렌치형 소자분리막 형성방법
US6376335B1 (en) 2000-02-17 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
US6267641B1 (en) * 2000-05-19 2001-07-31 Motorola, Inc. Method of manufacturing a semiconductor component and chemical-mechanical polishing system therefor
US6494765B2 (en) 2000-09-25 2002-12-17 Center For Tribology, Inc. Method and apparatus for controlled polishing
US6689178B2 (en) 2000-10-02 2004-02-10 Mitsui Mining & Smelting Co., Ltd. Cerium based abrasive material and method for producing cerium based abrasive material
DE10213805A1 (de) * 2001-03-28 2002-11-07 Denso Corp Gassensor und Verfahren zum Herstellen eines Gassensors
US6485355B1 (en) 2001-06-22 2002-11-26 International Business Machines Corporation Method to increase removal rate of oxide using fixed-abrasive
US7077880B2 (en) * 2004-01-16 2006-07-18 Dupont Air Products Nanomaterials Llc Surface modified colloidal abrasives, including stable bimetallic surface coated silica sols for chemical mechanical planarization
US7199056B2 (en) * 2002-02-08 2007-04-03 Applied Materials, Inc. Low cost and low dishing slurry for polysilicon CMP
US7513920B2 (en) * 2002-02-11 2009-04-07 Dupont Air Products Nanomaterials Llc Free radical-forming activator attached to solid and used to enhance CMP formulations
US20030162398A1 (en) * 2002-02-11 2003-08-28 Small Robert J. Catalytic composition for chemical-mechanical polishing, method of using same, and substrate treated with same
JPWO2003071592A1 (ja) * 2002-02-20 2005-06-16 株式会社荏原製作所 ポリッシング方法および装置
KR20040089453A (ko) * 2002-03-28 2004-10-21 신꼬오덴기 고교 가부시키가이샤 배선 구조체 및 이의 제조 방법
US7040240B2 (en) * 2002-04-10 2006-05-09 Ebara Corporation Ash fusing system, method of operating the system, and gasification fusing system for waste
JP2003317214A (ja) * 2002-04-19 2003-11-07 Alps Electric Co Ltd 薄膜磁気ヘッド及び薄膜磁気ヘッドの下部シールド層の形成方法
JP2003318140A (ja) * 2002-04-26 2003-11-07 Applied Materials Inc 研磨方法及び装置
US6702646B1 (en) 2002-07-01 2004-03-09 Nevmet Corporation Method and apparatus for monitoring polishing plate condition
CN100370587C (zh) * 2002-09-06 2008-02-20 旭硝子株式会社 绝缘膜研磨剂组合物及半导体集成电路的制造方法
TWI295950B (en) * 2002-10-03 2008-04-21 Applied Materials Inc Method for reducing delamination during chemical mechanical polishing
US7485962B2 (en) * 2002-12-10 2009-02-03 Fujitsu Limited Semiconductor device, wiring substrate forming method, and substrate processing apparatus
US6617241B1 (en) * 2003-01-15 2003-09-09 Institute Of Microelectronics Method of thick film planarization
US20040217006A1 (en) * 2003-03-18 2004-11-04 Small Robert J. Residue removers for electrohydrodynamic cleaning of semiconductors
JP4114552B2 (ja) * 2003-06-10 2008-07-09 ソニー株式会社 マイクロマシンの製造方法
JP4238097B2 (ja) * 2003-09-04 2009-03-11 Ｔｄｋ株式会社 コイル部品の製造方法
US6918815B2 (en) * 2003-09-16 2005-07-19 Hitachi Global Storage Technologies Netherlands B.V. System and apparatus for predicting plate lapping properties to improve slider fabrication yield
US6939200B2 (en) * 2003-09-16 2005-09-06 Hitachi Global Storage Technologies Netherlands B.V. Method of predicting plate lapping properties to improve slider fabrication yield
WO2005043132A1 (en) * 2003-10-31 2005-05-12 Applied Materials, Inc. Polishing endpoint detection system and method using friction sensor
US7727049B2 (en) * 2003-10-31 2010-06-01 Applied Materials, Inc. Friction sensor for polishing system
US20050113006A1 (en) * 2003-11-21 2005-05-26 Wang Michael S. Chemical mechanical polishing apparatus and method to minimize slurry accumulation and scratch excursions
US7040958B2 (en) * 2004-05-21 2006-05-09 Mosel Vitelic, Inc. Torque-based end point detection methods for chemical mechanical polishing tool which uses ceria-based CMP slurry to polish to protective pad layer
US20060019417A1 (en) * 2004-07-26 2006-01-26 Atsushi Shigeta Substrate processing method and substrate processing apparatus
US20060088976A1 (en) * 2004-10-22 2006-04-27 Applied Materials, Inc. Methods and compositions for chemical mechanical polishing substrates
JP4768335B2 (ja) * 2005-06-30 2011-09-07 株式会社東芝 有機膜の化学的機械的研磨方法、半導体装置の製造方法、およびプログラム
US7549141B2 (en) * 2005-09-12 2009-06-16 Asahi Glass Company, Ltd. Photomask, photomask manufacturing method, and photomask processing device
US20070215987A1 (en) * 2006-03-15 2007-09-20 Schwerin Ulrike G Method for forming a memory device and memory device
WO2008010499A1 (fr) * 2006-07-18 2008-01-24 Jsr Corporation Dispersion aqueuse pour polissage mécanico-chimique, son procédé de fabrication et procédé de polissage mécanico-chimique
JP5060755B2 (ja) * 2006-09-29 2012-10-31 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェハの粗研磨方法、及び半導体ウェハの研磨装置
US20080157289A1 (en) * 2006-12-27 2008-07-03 Spansion Llc Method to achieve a low cost transistor isolation dielectric process module with improved process control, process cost, and yield potential
US20090126495A1 (en) * 2007-11-15 2009-05-21 The Ultran Group, Inc. Ultrasonic Spectroscopic Method for Chemical Mechanical Planarization
WO2009107472A1 (ja) * 2008-02-27 2009-09-03 Jsr株式会社 化学機械研磨用水系分散体およびそれを用いた化学機械研磨方法、化学機械研磨用水系分散体の再生方法
US8580690B2 (en) * 2011-04-06 2013-11-12 Nanya Technology Corp. Process of planarizing a wafer with a large step height and/or surface area features
US9862070B2 (en) * 2011-11-16 2018-01-09 Applied Materials, Inc. Systems and methods for substrate polishing end point detection using improved friction measurement
US8859428B2 (en) 2012-10-19 2014-10-14 Air Products And Chemicals, Inc. Chemical mechanical polishing (CMP) composition for shallow trench isolation (STI) applications and methods of making thereof
JP6183705B2 (ja) * 2013-01-15 2017-08-23 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
RU2536328C2 (ru) * 2013-04-01 2014-12-20 Российская Федерация, От Имени Которой Выступает Министерство Промышленности И Торговли Российской Федерации Способ утоньшения фоточувствительного слоя матричного фотоприемника
KR101790090B1 (ko) * 2013-05-02 2017-10-25 후지필름 가부시키가이샤 에칭 방법, 이에 이용하는 에칭액 및 에칭액의 키트, 및 반도체 기판 제품의 제조 방법
US10293462B2 (en) * 2013-07-23 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad conditioner and method of reconditioning planarization pad
US20150200111A1 (en) * 2014-01-13 2015-07-16 Globalfoundries Inc. Planarization scheme for finfet gate height uniformity control
JP6327958B2 (ja) * 2014-06-03 2018-05-23 株式会社荏原製作所 研磨装置
US9252179B2 (en) * 2014-06-13 2016-02-02 Visera Technologies Company Limited Image sensor structures
US9768024B1 (en) 2016-06-15 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer mask and method of forming same
US10163771B2 (en) * 2016-08-08 2018-12-25 Qualcomm Incorporated Interposer device including at least one transistor and at least one through-substrate via
US11660722B2 (en) 2018-08-31 2023-05-30 Applied Materials, Inc. Polishing system with capacitive shear sensor
US11980995B2 (en) * 2021-03-03 2024-05-14 Applied Materials, Inc. Motor torque endpoint during polishing with spatial resolution

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3715842A (en) * 1970-07-02 1973-02-13 Tizon Chem Corp Silica polishing compositions having a reduced tendency to scratch silicon and germanium surfaces
US4545153A (en) * 1983-12-12 1985-10-08 Charlton Associates Force sensor for controlling polishing pad pressure
IT1182533B (it) * 1985-07-24 1987-10-05 Cselt Centro Studi Lab Telecom Metodo e apparecchiatura per la misura del punto di rammollimento di un oggetto in materiale vetroso
US4671851A (en) * 1985-10-28 1987-06-09 International Business Machines Corporation Method for removing protuberances at the surface of a semiconductor wafer using a chem-mech polishing technique
US5035087A (en) * 1986-12-08 1991-07-30 Sumitomo Electric Industries, Ltd. Surface grinding machine
US4735679A (en) * 1987-03-30 1988-04-05 International Business Machines Corporation Method of improving silicon-on-insulator uniformity
JPS63266830A (ja) * 1987-04-24 1988-11-02 Nec Corp 表面平坦化方法
US4956313A (en) * 1987-08-17 1990-09-11 International Business Machines Corporation Via-filling and planarization technique
DE3818159A1 (de) * 1988-05-28 1989-11-30 Wolters Peter Fa Verfahren und vorrichtung zur steuerung des betriebs von hon- oder schleifmaschinen
DE68920365T2 (de) * 1988-06-28 1995-06-08 Mitsubishi Material Silicon Verfahren zur Polierung eines Halbleiter-Plättchens.
US4879258A (en) * 1988-08-31 1989-11-07 Texas Instruments Incorporated Integrated circuit planarization by mechanical polishing
US4910155A (en) * 1988-10-28 1990-03-20 International Business Machines Corporation Wafer flood polishing
US5084071A (en) * 1989-03-07 1992-01-28 International Business Machines Corporation Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor
JP2977203B2 (ja) * 1989-04-19 1999-11-15 株式会社東芝 研磨装置
JPH0319336A (ja) * 1989-06-16 1991-01-28 Shin Etsu Handotai Co Ltd 半導体ウェーハの研磨方法
DE3929484A1 (de) * 1989-09-05 1991-03-14 Wacker Chemitronic Verfahren zum zweiseitigen chemomechanischen polieren von halbleiterscheiben, sowie vorrichtung zu seiner durchfuehrung und dadurch erhaeltliche halbleiterscheiben
US4940507A (en) * 1989-10-05 1990-07-10 Motorola Inc. Lapping means and method
US5234867A (en) * 1992-05-27 1993-08-10 Micron Technology, Inc. Method for planarizing semiconductor wafers with a non-circular polishing pad
US5104828A (en) * 1990-03-01 1992-04-14 Intel Corporation Method of planarizing a dielectric formed over a semiconductor substrate
US5213655A (en) * 1990-05-16 1993-05-25 International Business Machines Corporation Device and method for detecting an end point in polishing operation
US5078801A (en) * 1990-08-14 1992-01-07 Intel Corporation Post-polish cleaning of oxidized substrates by reverse colloidation
US5036015A (en) * 1990-09-24 1991-07-30 Micron Technology, Inc. Method of endpoint detection during chemical/mechanical planarization of semiconductor wafers
US5064683A (en) * 1990-10-29 1991-11-12 Motorola, Inc. Method for polish planarizing a semiconductor substrate by using a boron nitride polish stop
US5069002A (en) * 1991-04-17 1991-12-03 Micron Technology, Inc. Apparatus for endpoint detection during mechanical planarization of semiconductor wafers
US5154021A (en) * 1991-06-26 1992-10-13 International Business Machines Corporation Pneumatic pad conditioner
JP3208575B2 (ja) * 1991-08-16 2001-09-17 ソニー株式会社 半導体装置の製法
US5320706A (en) * 1991-10-15 1994-06-14 Texas Instruments Incorporated Removing slurry residue from semiconductor wafer planarization
US5166096A (en) * 1991-10-29 1992-11-24 International Business Machines Corporation Process for fabricating self-aligned contact studs for semiconductor structures
US5246884A (en) * 1991-10-30 1993-09-21 International Business Machines Corporation Cvd diamond or diamond-like carbon for chemical-mechanical polish etch stop
US5196353A (en) * 1992-01-03 1993-03-23 Micron Technology, Inc. Method for controlling a semiconductor (CMP) process by measuring a surface temperature and developing a thermal image of the wafer
US5308438A (en) * 1992-01-30 1994-05-03 International Business Machines Corporation Endpoint detection apparatus and method for chemical/mechanical polishing
US5445996A (en) * 1992-05-26 1995-08-29 Kabushiki Kaisha Toshiba Method for planarizing a semiconductor device having a amorphous layer
US5499733A (en) * 1992-09-17 1996-03-19 Luxtron Corporation Optical techniques of measuring endpoint during the processing of material layers in an optically hostile environment
US5272117A (en) * 1992-12-07 1993-12-21 Motorola, Inc. Method for planarizing a layer of material
US5262346A (en) * 1992-12-16 1993-11-16 International Business Machines Corporation Nitride polish stop for forming SOI wafers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618803B1 (ko) * 2000-03-20 2006-08-31 삼성전자주식회사 다마신 공정을 이용한 반도체 소자의 구리 배선 제조 방법

Also Published As

Publication number Publication date
GB9310909D0 (en) 1993-07-14
US5445996A (en) 1995-08-29
US5597341A (en) 1997-01-28
GB2267389B (en) 1997-01-08
US5948205A (en) 1999-09-07
US5914275A (en) 1999-06-22
GB2267389A (en) 1993-12-01

Similar Documents

Publication Publication Date Title
KR0153906B1 (ko) 연마장치와 연마방법 및 반도체 웨이퍼의 평탄화장치
EP0773269B1 (en) Polishing slurry
EP0777266B1 (en) Polishing method
JP4095731B2 (ja) 半導体装置の製造方法及び半導体装置
EP1011131B1 (en) Methods for enhancing the metal removal rate during the chemical-mechanical polishing process of a semiconductor
US5855804A (en) Method and apparatus for stopping mechanical and chemical-mechanical planarization of substrates at desired endpoints
EP0946979B1 (en) Method for chemical-mechanical planarization of a substrate on a fixed-abrasive polishing pad
US6416685B1 (en) Chemical mechanical planarization of low dielectric constant materials
KR100724023B1 (ko) 반도체장치의 제조방법
KR0153787B1 (ko) 반도체장치의 제조방법 및 평탄화방법
EP0366027B1 (en) Wafer flood polishing
US5968239A (en) Polishing slurry
Stavreva et al. Chemical-mechanical polishing of copper for interconnect formation
KR100222186B1 (ko) 반도체장치의 제조방법 및 반도체제조장치
US6736992B2 (en) Chemical mechanical planarization of low dielectric constant materials
JP2914860B2 (ja) 半導体装置とその製造方法および研磨方法ならびに研磨装置および研磨装置の研磨面の再生方法
GB2275129A (en) Polishing method for planarizing layer on a semiconductor wafer
JP3115281B2 (ja) 半導体装置とその製造方法および研磨方法ならびに研磨装置および研磨装置の研磨面の再生方法
JP2001358104A (ja) 研磨装置
JP3187216B2 (ja) 半導体装置の製造方法
GB2299895A (en) Semiconductor wafer polishing
US6211087B1 (en) Chemical wet etch removal of underlayer material after performing chemical mechanical polishing on a primary layer
US20070235345A1 (en) Polishing method that suppresses hillock formation
JPH11265865A (ja) 半導体装置とその製造方法および研磨方法ならびに研磨装置および研磨装置の研磨面の再生方法
KR20050118667A (ko) Ｃｍｐ 연마 방법 및 반도체 디바이스의 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030701

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee