KR0153787B1 - 반도체장치의 제조방법 및 평탄화방법 - Google Patents
반도체장치의 제조방법 및 평탄화방법 Download PDFInfo
- Publication number
- KR0153787B1 KR0153787B1 KR1019930009027A KR930009027A KR0153787B1 KR 0153787 B1 KR0153787 B1 KR 0153787B1 KR 1019930009027 A KR1019930009027 A KR 1019930009027A KR 930009027 A KR930009027 A KR 930009027A KR 0153787 B1 KR0153787 B1 KR 0153787B1
- Authority
- KR
- South Korea
- Prior art keywords
- polishing
- film
- insulating film
- polished
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 229
- 238000000034 method Methods 0.000 title claims abstract description 126
- 238000004519 manufacturing process Methods 0.000 title claims description 76
- 238000005498 polishing Methods 0.000 claims abstract description 709
- 239000002002 slurry Substances 0.000 claims abstract description 154
- 239000000758 substrate Substances 0.000 claims abstract description 93
- 229910000420 cerium oxide Inorganic materials 0.000 claims abstract description 54
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims abstract description 54
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 93
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 43
- 229910052799 carbon Inorganic materials 0.000 claims description 41
- 239000002245 particle Substances 0.000 claims description 40
- 239000000463 material Substances 0.000 claims description 29
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 19
- 239000007900 aqueous suspension Substances 0.000 claims description 15
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 229910052708 sodium Inorganic materials 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 229910052700 potassium Inorganic materials 0.000 claims description 4
- 239000002994 raw material Substances 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 229910052791 calcium Inorganic materials 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052742 iron Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052776 Thorium Inorganic materials 0.000 claims description 2
- 229910052770 Uranium Inorganic materials 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims description 2
- 229910052745 lead Inorganic materials 0.000 claims description 2
- 229910052749 magnesium Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims description 2
- 229910052726 zirconium Inorganic materials 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 27
- 239000010408 film Substances 0.000 description 530
- 239000010410 layer Substances 0.000 description 165
- 235000012431 wafers Nutrition 0.000 description 121
- 239000004744 fabric Substances 0.000 description 119
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 77
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 57
- 229910052710 silicon Inorganic materials 0.000 description 57
- 239000010703 silicon Substances 0.000 description 57
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 45
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 41
- 229920005591 polysilicon Polymers 0.000 description 41
- 229910052581 Si3N4 Inorganic materials 0.000 description 28
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 28
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 27
- 229910052751 metal Inorganic materials 0.000 description 25
- 239000002184 metal Substances 0.000 description 25
- 229910052814 silicon oxide Inorganic materials 0.000 description 24
- 238000007517 polishing process Methods 0.000 description 20
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 230000008859 change Effects 0.000 description 16
- 239000000725 suspension Substances 0.000 description 15
- 238000007796 conventional method Methods 0.000 description 13
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 12
- 229910052783 alkali metal Inorganic materials 0.000 description 11
- 150000001340 alkali metals Chemical class 0.000 description 11
- 239000008119 colloidal silica Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 11
- 239000000126 substance Substances 0.000 description 11
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 10
- 239000004094 surface-active agent Substances 0.000 description 10
- 238000011109 contamination Methods 0.000 description 9
- 238000002474 experimental method Methods 0.000 description 9
- 239000012535 impurity Substances 0.000 description 9
- 238000000059 patterning Methods 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 9
- 238000004140 cleaning Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 239000000843 powder Substances 0.000 description 7
- 230000007935 neutral effect Effects 0.000 description 6
- 230000001590 oxidative effect Effects 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 239000011734 sodium Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910021529 ammonia Inorganic materials 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 239000012530 fluid Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 230000009471 action Effects 0.000 description 4
- 230000002411 adverse Effects 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000007790 scraping Methods 0.000 description 4
- 238000005507 spraying Methods 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000012300 argon atmosphere Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000002585 base Substances 0.000 description 2
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000008246 gaseous mixture Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 239000002075 main ingredient Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000012254 powdered material Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000000979 retarding effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 208000032544 Cicatrix Diseases 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000004115 Sodium Silicate Substances 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000013543 active substance Substances 0.000 description 1
- 229910000272 alkali metal oxide Inorganic materials 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 125000000129 anionic group Chemical group 0.000 description 1
- 239000003945 anionic surfactant Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001785 cerium compounds Chemical class 0.000 description 1
- 239000003610 charcoal Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000003974 emollient agent Substances 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 230000003370 grooming effect Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000007062 hydrolysis Effects 0.000 description 1
- 238000006460 hydrolysis reaction Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000007521 mechanical polishing technique Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000386 microscopy Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- GSWAOPJLTADLTN-UHFFFAOYSA-N oxidanimine Chemical compound [O-][NH3+] GSWAOPJLTADLTN-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 231100000241 scar Toxicity 0.000 description 1
- 230000037387 scars Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- NTHWMYGWWRZVTN-UHFFFAOYSA-N sodium silicate Chemical compound [Na+].[Na+].[O-][Si]([O-])=O NTHWMYGWWRZVTN-UHFFFAOYSA-N 0.000 description 1
- 229910052911 sodium silicate Inorganic materials 0.000 description 1
- 238000012306 spectroscopic technique Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Grinding Of Cylindrical And Plane Surfaces (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Abstract
본 발명은 연마장치 및 반도체 웨이퍼의 평탄화방법을 제공하고자 함에 그 목적이 있다.
이를 위해 본 발명은, 반도체기판상에 도전막을 형성하는 공정과, 상기 도전막을 선택적으로 제거해서 상기 반도체기판상에 오목부를 형성하는 공정, 상기 오목부의 깊이보다 적어도 더 큰 두께로 상기 도전막상에 절연막을 형성하는 공정 및, 상기 도전막을 스톱퍼층으로 사용하고 산화세륨을 함유한 연마슬러리를 사용하여 절연막을 연마하는 공정을 구비하여 이루어진 것을 특징으로 한다.
Description
제1도(a)내지 제1도(e)는 종래의 반도체장치의 제조방법의 각 공정에서의 반도체구조의 단면도.
제2도(a)내지 제2도(c)는 종래의 반도체장치의 제조방법의 각 공정에서의 반도체구조의 단면도.
제3도는 종래의 연마장치의 사시도.
제4도는 제2도(a)내지 제2도(c)를 참조하여 설명되는 종래의 반도체장치의 제조방법에 의해 얻어진 연마시간에 대한 거리의 특성곡선을 나타낸 도면.
제5도(a)내지 제5도(d)는 종래의 반도체장치의 제조방법의 각 공정에서의 반도체구조의 단면도.
제6도는 제5도(a)내지 제5도(d)를 참조하여 설명되는 종래의 반도체장치의 제조방법에 의해 얻어진 연마시간에 대한 거리의 특성곡선을 나타낸 도면.
제7도(a) 및 제7도(b)는 종래의 반도체장치의 제조방법의 각 공정에서의 반도체구조의 단면도.
제8도(a) 및 제8도(b)는 종래의 반도체장치의 제조방법의 각 공정에서의 반도체 구조의 단면도.
제9도(a) 내지 제9도(c)는 종래의 반도체장치의 제조방법의 각 공정에서의 반도체구조의 단면도.
제10도(a)내지 제10도(d)는 종래의 반도체장치의 제조방법의 각 공정에서의 반도체구조의 단면도.
제11도(a)내지 제11도(c)는 반도체장치의 제조방법의 각 공정에서의 반도체구조의 단면도.
제12도(a)내지 제12도(e)는 종래의 반도체장치의 제조방법의 각 공정에서의 반도체구조의 단면도.
제13도는 연마천의 개략적인 확대도.
제14도는 종래의 연마장치의 사시도.
제15도는 제14도의 연마장치의 전원전압과 모터를 통과하는 전류사이의 특성곡선을 나타낸 도면.
제16도는 제14도의 연마장치의 부하와 모터를 통과하는 전류사이의 특성곡선을 나타낸 도면.
제17도는 연마천의 사용시간과 연마속도 사이의 특성곡선을 나타낸 도면.
제18도는 연마시간과 연마속도 사이의 특성곡선을 나타낸 도면.
제19도(a)내지 제19도(f)는 본 발명의 1실시예에 따른 반도체장치의 제조방법의 각 공정에서의 반도체구조의 단면도.
제20도(a)내지 제20도(c)는 본 발명의 다른 실시예에 따른 반도체장치의 제조방법의 각 공정에서의 반도체구조의 단면도.
제21도(a)내지 제21도(e)는 본 발명의 다른 실시예에 따른 반도체장치의 제조방법의 각 공정에서의 반도체구조의 단면도.
제22도 내지 제27도는 각각 제21도(a)내지 제21도(e)를 참조해서 설명되는 반도체장치의 제조방법에 의해 얻어진 연마시간에 대한 거리의 특성곡선을 나타낸 도면.
제28도는 본 발명의 다른 실시예에 따른 반도체장치의 제조방법에 의해 얻은 반도체구조의 단면도.
제29도(a)내지 제29도(c)는 제28도에 나타낸 반도체구조의 제조방법의 각 공정에서의 반도체구조의 단면도.
제30도(a)내지 제30도(c)는 본 발명의 다른 실시예에 따른 반도체장치의 제조방법의 각 공정에서의 반도체구조의 단면도.
제31도(a) 및 제31도(b)본 발명의 다른 실시예에 따른 반도체장치의 제조방법의 각 공정에서의 반도체구조의 단면도.
제32도(a)내지 제32도(c)는 본 발명의 다른 실시예에 따른 반도체장치의 제조방법의 각 공정에서의 반도체구조의 단면도.
제33도(a)내지 제33도(j)는 본 발명의 다른 실시예에 따른 반도체장치의 제조방법의 각 공정에서의 반도체구조의 단면도.
제34도(a)내지 제34도(i)는 본 발명의 다른 실시예에 따른 반도체장치의 제조방법의 각 공정에서의 반도체구조의 단면도.
제35도는 본 발명의 1실시예에 따른 연마장치의 사시도.
제36도는 연마시간과 연마속도 사이의 특성곡선과, 연마시간과 모터를 통과하는 전류 사이의 특성곡선을 나타낸 도면.
제37도는 모터를 통과하는 전류와 연마속도 사이의 특성곡선을 나타낸 도면.
제38도는 피연마층과 턴테이블 사이의 마찰과 연마속도 사이의 특성곡선을 나타낸 도면.
제39도는 턴테이블 및 고정장치의 회전수와 연마속도 사이의 특성곡선을 나타낸 도면.
제40도는 본 발명의 다른 실시예에 따른 연마장치를 나타낸 도면.
제41도는 부하와 디스토션 사이의 특성곡선을 나타낸 도면.
제42도 및 제43도는 반도체장치의 제조공정에서의 반도체구조의 단면도.
제44도는 본 발명의 다른 실시예에 다른 연마장치의 사시도.
제45도는 제44도에 나타낸 연마장치에 설치된 콘트롤러에서 실행되는 동작흐름도.
제46도는 모터를 통과하는 전류와 연마속도 사이의 특성곡선을 나타낸 도면.
제47도는 연마천의 사용시간과 연마속도 사이의 특성곡선과, 연마천의 사용시간과 연마량 사이의 특성곡선을 나타낸 도면.
제48도는 연마천의 사용시간과 연마속도 사이의 특성곡선과, 연마천의 사용시간과 모터를 통과하는 전류사이의 특성곡선을 나타낸 도면.
제49도는 본 발명의 다른 실시예에 따른 연마장치의 사시도.
제50도는 본 발명의 다른 실시예에 따른 연마장치의 사시도.
제51도는 연마천의 사용시간과 연마속도 사이의 특성곡선을 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 웨이퍼 202 : 실리콘산화막
203 : 폴리실리콘막 204 : 포토레지스트패턴
210 : 반도체장치 502 : 턴테이블
503 : 연마슬러리 504 : 연마천
[산업상의 이용분야]
본 발명은 연마장치 및 반도체 웨이퍼의 평탄화방법에 관한 것이다.
[종래의 기술 및 그 문제점]
통상, 반도체장치의 제조공정에서 절연막 등의 표면을 연마해서 평탄화하기 위한 연마슬러리(polishing slurry)로서는 콜로이드 실리카(colloidal silica)가 사용되고 있는데, 여기서는 통상 직경이 수십 nm인 콜로이드 실리카 입자가 사용된다. 이러한 입자는 통상 물에서 규화나트륨을 성장시킴으로써 얻어지는데, 이렇게 얻은 과립상태의 실리카를 물과 혼합하여 서스펜션(suspension ; 현탁액) 또는 콜로이드 실리카를 형성한 다음, 그 서스펜션 또는 콜로이드 실리카의 수소이온농도를 조절함과 동시에, 슬러리의 연마효율을 향상시키기 위해 서스펜션(또는 콜로이드 실리카)에는 KOH또는 NaOH를 첨가한다.
상술한 형태의 알칼리금속을 함유한 상업적으로 유용한 연마슬러리로서는 후지미사(Fujimi Corporation)의 콤폴-80이 있다. 이러한 슬러리를 사용하여 실리콘산화막을 연마하는 경우에는, 그 슬러리에 함유된 알칼리금속이 적어도 그 실리콘산화막이나 반도체장치에 부분적으로 스며들게 되는바, 여기서 상기 반도체장치가 MOS장치인 경우에는 상기 스며든 알칼리금속에 의해 반도체장치의 문턱치 전압레벨이 변동하게 된다.
이러한 문제를 회피하기 위해서는, 알칼리금속의 침투를 차단하기 위해 실리콘산화막 밑에 보호막을 추가적으로 형성하는 것과 같은 조치가 필요하지만, 이러한 조치는 반도체장치의 전체 공정을 복잡하게 만든다.
여기서, 종래의 반도체장치의 제조방법에 대해 제조공정 단면도를 참조하여 설명한다.
제1도(a)는 종래의 반도체장치의 제조공정 단면도를 나타낸 것으로, 반도체기판(1)상에 전극패턴(또는 배선패턴 ; 2)이 형성되어 있다. 상기 패턴(2)을 보호하기 위해, 먼저 상기 반도체기판(1)의 전체 표면상에 보호막(3)을 형성한 다음에 이 보호막(3)상에 레지스트(4)를 도포하고, 이어 제1도(b)에 나타낸 바와 같이 상기 레지스트(4)를 리소그래퍼기술을 이용해서 패터닝 한다. 그 후 상기 레지스트(4)를 마스크로 사용해서 상기 보호막(3)을 선택적으로 제거한 다음, 그 레지스트(4)도 제거해서 제1도(c)에 나타낸 바와 같이 패터닝된 보호막을 형성한다. 이어서 제1도(d)에 나타낸 바와 같이 반도체기판(1)의 전체 표면상에 실리콘산화막(5)을 형성한 다음에 제1도(e)에 나타낸 바와 같이 연마방법을 이용하여 상기 실리콘산화막(5)의 표면을 평탄화한다. 그러나, 상술한 바와 같은 종래의 방법에서는 제1도(a)내지 제1도(c)의 공정이 추가로 필요하게 되어 전체의 제조공정이 복잡해지게 된다.
따라서 콜로이드 실리카 계통 중 알칼리금속을 함유하지 않은 다른 연마슬러리가 사용되는데, 이러한 슬러리는 실리카입자를 성장시키기 위해 실리식 에쉬드 테트라클로라이드(silicic acid tetrachloride)의 열분해 또는 유기실란(organic silane)의 가수분해를 실시하고, 이렇게 생성된 실리카의 수소이온농도를 암모니아 또는 아민(amine)에 의해 조절한다. 그러나, 이러한 형태의 연마슬러리는 실리콘산화막에 사용되는 경우 연마속도가 실용적이지 못할 정도로 낮다는 문제가 있다.
한편, 공지된 글라스 포토-마스크의 표면연마방법은 산화암모늄의 서스펜션을 사용하는 초기 연마단계와, 평균 입자크기가 수μm인 산화세륨을 함유한 다른 서스펜션을 사용하는 최종 연마단계로 이루어진다. 그러나, 이러한 2단계의 연마처리는 제거될 절연막의 연마두께가 수μm라는 사실을 고려해 볼 때는 반도체장치의 제조공정에 추천할 수 없다. 또한, 반도체장치의 제조공정에서 통상 절연막은 수100~수1000nm의 높이를 갖는 볼록부(도전층)를 갖춘 반도체기판의 표면상에 형성된다. 이러한 반도체장치 표면의 높이의 차이는 그 위에 형성되는 절연막의 프로파일에 반영되므로, 절연막 표면의 스탭형상을 연마에 의해 평탄화할 필요가 있다. 그러나 수 μm의 평균크기를 갖는 산화세륨 입자가 수100~수1000nm로 다른 높이를 갖는 표면을 성공적으로 연마해서 평탄화할 수 있는지와, 콜로이드 실리카를 사용하는 경우에서와 같이 절연막이 알칼리금속에 의해 오염되는지에 대해서는 정확하게 알려져 있지 않다. 전반적으로, 상술한 포토-마스크로 기능하는 글라스층의 표면을 연마하는 방법은 제조공정중에 반도체장치의 연마처리에 적용할 수 있는지에 대한 고려없이 개발된 것이다.
연마슬러리로서 콜로이드 실리카와 같은 것을 사용하는 종래의 반도체장치의 연마방법은 알칼리금속의 오염 및 연마속도가 낮다는 문제가 있었다.
또, 산화세륨 입자를 함유하지 않은 서스펜션을 사용하는 방법이 글라스 포토-마스크의 표면연마기술로서 공지되어 있는바, 그러한 방법도 높이가 수100~수1000nm의 스탭프로파일을 갖는 표면을 연마해서 평탄화할 수 있는지와 금속오염의 문제가 없는지에 대해서는 확실하지 않다. 또한, 이러한 방법도 제조공정중에 반도체장치의 연마처리에 적용할 수 있는지에 대한 고려없이 개발된 것이다.
여기서, 제2도(a)내지 제2도(c)를 참조해서 전형적으로 공지된 연마 및 평탄화기술에 대해 설명한다.
제2도(a)에 나타낸 바와 같이, 실리콘 반도체기판(1)상에 SiO2막(12)을 형성한 다음, 소정의 금속배선패턴을 형성하기 위해, 1.1μm의 두께를 갖는 금속배선(13)을 SiO2막(12)상에 적절히 형성한다.
그 후, 전체 표면상에 다른 SiO2막(14)을 형성한다. 여기서, SiO2막(14)의 표면은 금속배선 패턴을 반영하는 볼록부와 오목부를 갖추고 있다. 이어, SiO2막(14)의 표면을 연마해서 평탄화한다. 이러한 SiO2막(14)의 표면 연마처리는 제3도에 나타낸 연마장치를 사용해서 수행한다.
특히, 상기와 같은 형태를 갖는 실리콘기판(1)은 홀더(holder ; 501)밑에 있는 턴테이블(502)상에 위치 설정된다. 그리고 턴테이블(502)상에는 연마슬러리 공급파이프(503)가 위치되어 기판의 연마처리기간동안 연마슬러리를 턴테이블로 공급한다. 연마천(cloth ; 504)은 실리콘기판(1)의 피연마면과 턴테이블(502) 사이에 배치되어 연마슬러리의 입자와 함께 실리콘기판 표면의 볼록부 및 오목부를 제거해서 실리콘기판 표면을 평탄화한다. 여기서 상기 홀더(501)는 40kfg의 부하를 받으면서 100rpm의 속도로 회전하고, 상기 턴테이블(502)도 동일한 회전속도로 회전한다.
연마장치를 사용하는 상술한 연마방법은 SiO2막(14) 표면상의 볼록부를 현저히 제거할 수 있는 한편, 또한 인접한 금속배선(13) 사이에 위치한 SiO2막(14)의 부분을 오목하게 만드는데, 이러한 현상을 디싱(dishing ; 오목화)이라고 한다.
제4도는 각 금속배선(13)의 폭이 500μm이고 인접 배선과의 간격이 1000μm인 경우에 관측된 디싱현상의 분석결과를 나타낸 도면이다. 제4도의 그래프에 있어서 가로축은 초(second)로 표시된 연마시간을 나타내고, 세로축은 제1의 SiO2막(12)표면과 제2의 SiO2막(14) 표면사이의 거리를 나타낸다.
연마처리를 개시하기 전에는, 금속배선(13)을 지지하고 있는 SiO2막(12)표면과 이 금속배선(13)상에 위치한 SiO2막(14)의 표면영역(볼록부) 사이의 거리(제4도에서의 실선)와, 금속배선(13)을 지지하고 있지 않은 SiO2막(12)표면과 이 SiO2막(12)상에 위치한 SiO2막(14)의 표면영역(오목부) 사이의 거리(제4도에서의 점선)가 금속배선(13)의 높이와 같은 1.1μm의 차이를 나타낸다.
연마처리를 진행함에 따라 볼록부에서 SiO2막(12)의 표면과 SiO2막(14)의 표면을 분리시키는 거리와 오목부에서의 대응거리는 SiO2막(14)이 볼록부에서 연마되는 속도가 오목부에서 연마되는 속도보다 크기 때문에 감소하게 되는 바, 이러한 속도차이는 SiO2막(14)이 볼록부에서 더 큰 부하를 받는 것에 기인한다.
그러나, 볼록부에서 SiO2막(12)과 SiO2막(14)의 표면을 분리하는 거리와 오목부에서의 대응거리 사이의 차이가 감소하는 속도는 실제로는 매우 낮다. 연마처리가 70초동안 수행되어 SiO2막(14)이 볼록부에서 약 1.0μm정도 연마되면 오목부에서의 SiO2막(14)의 두께는 연마에 의해 약 0.65μm정도 감소되어, 결국 볼록부에서 SiO2막(12)과 SiO2막(14)의 표면을 분리하는 거리와 오목부에서의 대응거리 사이에는 약 0.35μm의 차이가 생기게 된다.
따라서, SiO2막(14)을 두껍게 형성하고 그 SiO2막(14)을 많이 연마하면, SiO2막(14)의 표면은 완전하면서도 만족스럽게 평탄화할 수 있다.
그러나, 막을 두껍게 형성하고 나서 그 막을 연마하는 방법은 지나치게 많은 시간이 소모되어 제조가격이 증가하게 된다. 또한, 막을 많이 연마하면 할수록 연마처리에 바람직하지 않은 현상인 막의 연마속도에서의 변동이 더 증가하게 된다.
상술한 오목부에 대한 디싱현상은 예컨대 연마 스톱퍼로서 질화산화막을 형성함으로써 방지할 수 있고, 그에 따라 오목부에서의 SiO2막(14)의 연마속도를 억제하고 볼록부 및 오목부에서의 SiO2막(14)의 두께에서의 차이를 감소시키는 속도를 증가시킬 수 있다.
이러한 기술은 반도체기판의 단면을 나타내는 제5도(a) 내지 제5도(d)에 개략적으로 도시되어 있다. 먼저 제5도(a)에 나타낸 바와 같이 실리콘기판(1)상에 SiO2막(12)을 형성한 다음, 상술한 바와 같이 두께가 예컨대 1.1μm인 금속배선(13)을 형성한다.
그후, 제5도(b)에 나타낸 바와 같이 전체 표면상에 다른 SiO2막(14)을 형성하고, 이어 이 SiO2막(14)상에 실리콘질화막(15)을 형성한 다음에 패터닝처리를 행하여 제5도(c)에 나타낸 바와 같이 SiO2막(14) 아래에 금속배선이 형성되어 있지 않은 오목부를 제외한 부분의 실리콘질화막(15)을 제거한다.
마지막으로, 제3도에 도시된 연마장치를 사용하여 상술한 바와 같은 방법으로 SiO2막(14)표면의 연마처리를 행한다.
이러한 기술에 의하면, 제5도(d)에 나타낸 바와 같이 SiO2막(14)표면에서의 높이차이가 현저히 사라지게 되고 또한 SiO2막(14)의 디싱도 감소하게 된다. 그러나, SiO2막(14)은 금속배선(13)의 영역에서 약간 위쪽으로 돌출 되어 연마되기 이전과는 반대로 약간의 볼록부 및 오목부가 형성된다.
상술한 현상을 관찰한 분석결과를 제6도에 도시하였는 바, 이러한 분석의 대상은 폭이 500μm이고 인접배선과의 거리가 1000μm인 금속배선을 갖춘 디바이스이다. 그리고 제16도의 그래프에서 가로축은 제5도(d)의 제조공정에서 연마시간(초)을 나타내고, 세로축은 제1의 SiO2막(12)표면과 제2의 SiO2막(14)표면 사이의 거리를 나타낸다.
먼저, 연마처리를 개시하기 전에는, 금속배선(13)을 지지하고 있는 SiO2막(12)표면과 이 금속배선(13)상에 위치한 SiO2막(14)의 표면영역(볼록부)간의 거리(제6도에서의 실선)와, 금속배선(13)을 지지하고 있지 않은 SiO2막(12)표면과 이 SiO2막(12)상에 위치한 SiO2막(14)의 표면영역(오목부)사이의 거리(제6도에서의 점선)가 금속배선(13)의 높이와 같은 1.1μm의 차이를 나타낸다.
그후, 연마처리를 진행함에 따라 볼록부에서 SiO2막(12)의 표면과 SiO2막(14)의 표면을 분리시키는 거리와 오목부에서의 그 대응거리 사이의 차이는 SiO2막(14)이 볼록부에서 연마되는 속도가 오목부에서 연마되는 속도보다 크기 때문에 감소하게 되는 바, 이러한 속도차이는 SiO2막(14)이 볼록부에서 더 큰 부하를 받는 것에 기인한다. 또한 이러한 기술에 의하면, 오목부에 실리콘질화막(15)이 형성되어 있기 때문에 오목부에서 SiO2막(14)의 연마속도는 볼록부에서의 연마속도에 비해 매우 낮아지게 되고, 그에 따라 볼록부에서 SiO2막(12)의 표면과 SiO2막(14)의 표면을 분리시키는 거리와 오목부에서의 그 대응거리는 볼록부에서 SiO2막(14)이 연마되는 속도가 더 크기 때문에 더욱 더 감소하게 된다.
이어서, 연마처리가 개시된 다음에 약70초가 경과하면, 볼록부에서 SiO2막(12)의 표면과 SiO2막(14)의 표면을 분리시키는 거리와 오목부에서의 그 대응거리는 거의 제로가 되어 SiO2막(14)의 표면이 평탄하게 된다. 그러나, SiO2막(14)의 표면이 평탄하게 된 다음에 연마처리가 계속되기 때문에 실리콘질화막(15)으로 피복되지 않은 SiO2막(14)의 표면영역은 더욱 연마되어 더욱 더 얇아지게 된다.
따라서, 볼록부에서 SiO2막(12)의 표면과 SiO2막(14)의 표면 사이의 거리가 오목부에서의 대응거리보다 작아지게 되어 연마되기 이전과는 역으로 SiO2막(14)에 약간의 볼록부 및 오목부가 형성된다.
상기 SiO2막(14)의 표면이 완전히 평탄하게 되었을 때에 실리콘질화막(15)이 제거되도록 그 실리콘질화막(15)의 두께를 최적화 함으로써, 상기와 같은 SiO2막(14)의 표면상에서 볼록부와 오목부가 역전되는 현상의 발생은 방지할 수 있다. 그러나, 실리콘질화막의 두께를 최적화 하는 방법은 최적의 두께의 범위가 너무 작기 때문에 산업적인 응용상 실시 불가능한 것이다. 또한 스톱퍼막(특히 실리콘질화막)의 형성 및 그 막의 패터닝처리는 제조공정을 복잡하게 하고 또한 높은 추가적인 비용을 발생시키게 된다.
따라서, 반도체장치의 표면연마 및 평탄화처리를 보조하기 위한 것으로서 절연막을 사용하는 공지된 기술에 의하면, 오목부에서 디싱현상이 발생되어 반도체장치의 표면연마 및 평탄화처리가 만족스럽지 못하게 된다.
그에 따라, 오목부에만 스톱퍼막으로서 특히 실리콘질화막을 선택적으로 형성해서 디싱현상을 억제하는 기술이 제안되었는바, 이러한 기술에 의하면 절연막이 평탄화된 직후에 스톱퍼막을 지탱하지 않은 볼록부에서 디싱현상이 나타나게 되어 반도체장치의 표면평탄화를 만족스럽게 달성할 수 없게 된다.
제7도(a)와 제7도(b)는 다른 공지된 기술을 이용해서 반도체장치의 표면을 연마 및 평탄화하는 공정을 나타낸 도면이다.
제7도(a)는 반도체기판(1)과 다층 배선을 포함하는 여러 소자의 미세패턴(32), 다결정 반도체층, 반도체기판(1)상에 선택적으로 형성된 미세 돌출부들의 조합형태로 실시되는 캐패시터 및 전극으로 구성된 종래의 반도체장치를 나타낸 도면이다. 상기 패턴(32)은 스페이스(또는 오목부 ; 33,34)에 의해 서로 분리되어 있는데, 상기 각각의 오목부(33)는 서로 인접해서 위치된 2개의 인접소자를 분리시키는 스페이스이고, 상기 각각의 오목부(34)는 2개의 인접소자를 큰 간격을 두고서 분리시키는 것이다. 또한, 반도체장치는 상기 패턴(32)을 피복하도록 형성된 절연막(35)과 이 절연막(35)상에 레지스트재를 적층해서 형성된 레지스트층(36)을 더 구비하고 있다. 따라서, 상기 레지스트층(36)의 두께는 비교적 좁은 오목부(33)상에서보다 비교적 넓은 오목부(34)상에서 더 두껍게 되어 있다. 결국 이러한 레지스트(36)를 예컨대 반응성 이온에칭(RIE)법으로 에치백해서 제7도(b)에 나타낸 바와 같이 절연막(35)이 노출되도록 한다. 여기서, 참조부호 505a는 오목부(33)상에 위치된 절연막(35)의 영역이고, 505b는 오목부(34)상에 위치된 절연막의 영역이다. 제7도(b)에 나타낸 바와 같이, 상기 에치백처리가 레지스트(36)상에서 진행되므로 레지스트(36)가 비교적 얇은 오목부(33) 위쪽에서의 절연막(35)이 더 빨리 노출되어 에칭되기 때문에, 절연막(35)의 표면은 물결 모양으로 되어 있다.
제8도(a) 및 제8도(b)는 다른 공지된 기술을 이용해서 반도체장치의 표면을 연마 및 평탄화하는 공정을 나타낸 도면이다. 이 공정은 통상 다층구조가 디바이스 내에 형성되기 이전에 수행된다.
제8도(a)에 나타낸 바와 같이, 반도체장치는 반도체기판(1)과 이 반도체기판(1)상에 캐패시터나 전극으로서 선택적으로 형성된 폴리실리콘 고융점 금속실리사이드층(42)을 갖추고 있다. 인접하는 폴리실리콘 고융점 금속실리사이드층(42)에 의해 정의된 스페이스는 매우 많은 오목부를 제공하는데, 그 중 참조부호 43이 병기된 오목부는 비교적 작은 폭을 갖고, 참조부호 44가 병기된 오목부는 비교적 큰 폭을 갖는다. 그리고 반도체장치는 이 장치의 전체표면을 덮도록 형성된 절연막(45)을 더 구비하고 있는데, 이 절연막(45)은 통상 BPSG(boron phosphorous silicon glass)로 이루어진다. 제8도(b)에 나타낸 바와 같이, 인분산용융기술(phosphor dispersion melt technique)을 이용해서 BPSG막을 리플로우(reflow)시키면, 폴리실리콘 고융점 금속실리 사이드층(42)을 분리시키는 비교적 좁은 오목부(43) 위쪽에서 보다 폴리실리콘 고융점 금속실리 사이드층(42)을 분리시키는 비교적 넓은 오목부(44) 위쪽에서 BPSG막(45) 표면의 물결모양이 크게 나타나게 된다.
상술한 설명으로부터 알 수 있는 바와 같이, 공지된 반도체장치의 표면연마 및 평탄화기술은 대부분의 경우에서 전극과 캐패시터 및 배선에 의해 통상 형성되는 복수의 돌출부를 갖는 표면층을 처리할 필요가 있고, 또한 트렌치와 접촉구멍에 의해 통상 형성되는 복수의 오목부를 갖는 표면층을 처리할 필요가 있다. 이렇게 평탄하지 않은 표면층을 갖는 반도체장치의 표면은 절연막을 형성한 다음에 그 절연막을 에치백 처리하거나 그 절연막을 리플로우 시켜서 평탄화하게 된다.
그러나, 이러한 에치백이나 리플로우동작은 반도체장치 표면의 오목부가 대부분 다른 폭을 갖고 있기 때문에 절연막의 표면을 만족스럽게 평탄화할 수 없다. 즉, 그러한 절연막의 물결모양 표면을 완전히 평탄화할 수는 없다.
따라서, 반도체장치의 절연막 상에 물결모양이 존재함에 따라 다음과 같은 제조공정에서 악영향을 주게 된다.
여기서, 예컨대 물결모양이 잔존하는 반도체장치의 표면상에 배선재료를 퇴적한 다음에 이 배선재료를 패터닝한다고 하자. 그러면 패터닝 처리를 위해 배선재료의 층에 조사된 광선이 그 층에 정확하게 초점 맞춰지지 않게 되어 배선이 정확하게 패터닝되지 않게 된다. 따라서, 최근 서브미크론의 정밀도를 요구하면서 중심영역과 주변영역 사이의 높이 차이가 비교적 크고, 그 칩의 인접 배선 사이의 스페이스가 매우 작은 고집적 디바이스의 생산 추세의 관점에서 보면, 표면에서의 물결모양은 배선패턴 뿐만 아니라 디바이스의 전기적 특성에도 악영향을 주게 된다.
또한, RIE기술이 에치백처리를 위해 일반적으로 사용되는데, 이 RIE기술은 이방성 에칭 특유의 부하효과(loading effect)를 야기시키고, 개구부의 크기에서의 차이와 디바이스의 페턴 대 스페이스 비율에서의 차이를 야기시키게 되어 에칭속도와 모양이 악화되어 그 기술의 제어성이 열화되게 된다.
그에따라, 제조디바이스의 수율 및 신뢰성을 크게 저감시킬 수 있는 반도체장치에서의 배선의 절단 및 회로의 쇼트(short)가 관찰되었다.
제9도(a)내지 제9도(c)는 절연막을 연마 및 평탄화하는 3개의 다른 공정에 대한 공지된 반도체장치의 공정단면도이다.
먼저, 제9도(a)에 나타낸 바와 같이 실리콘 반도체기판(1)상에 SiO2막(52)을 형성한 다음에 이 SiO2막(52)상에 배선층(53)을 형성한다.
이어 제9도(b)에 나타낸 바와 같이, 상기 배선층(53)에 의해 점유된 영역을 포함하는 반도체기판(1)의 전체 표면에 다른 SiO2막(54)을 퇴적형성한 다음에 제9도(c)에 나타낸 바와 같이 SiO2막(54)을 부분적으로 제거한다.
그 후, 제9도(b)에 나타낸 바와 같은 SiO2막(54)의 표면에서의 물결모양을 제거하기 위해 연마처리를 수행해서 그 표면을 평탄화한다.
그러나, 제9도(c)에 나타낸 바와 같이 SiO2막(54)의 표면을 부분적으로 평탄화하는 것은 비교적 용이하지만, SiO2막(54)의 전체 표면을 완전히 평탄하게 만들 수 없는데, 이것은 SiO2막(54)이 연마되는 정도가 실리콘기판(1)의 위치에 따라 변화되기 때문이다. 또한 SiO2막(54)의 연마정도를 제어하는 것은 용이하지 않다.
상기 SiO2막(54)의 연마정도를 제어하는 방법으로서는 실리콘질화막의 부가층을 형성해서 그 층을 스톱퍼로서 사용하는 것이 있는데, 이러한 방법을 실제로 실시한 예를 제10도(a) 내지 제10도(d)에 도시하였다.
즉, 제10도(a)에 나타낸 바와 같이 실리콘기판(1)내에 SiO2막(62)을 형성한 다음에 이 SiO2막(62)상에 배선층(63)을 형성한다.
이어 제10도(b)에 나타낸 바와 같이, 상기 배선층(63)상에 스톱퍼층으로서 실리콘질화막(64)을 퇴적형성한 다음에 이 실리콘질화막(64)상에 제10도(c)에 나타낸 바와 같이 다른 SiO2막(65)을 퇴적형성한다. 그후, 상기 SiO2막(65)을 제10도(d)에 나타낸 바와 같이 부분적으로 연마해서 제거한다.
그러나, 제10도(d)에 나타낸 바와 같이 연마처리의 영향이 실리콘기판(51) 표면의 위치에 따라 변동하게 되는데, 실리콘질화막(64)이 연마처리에 대해 스톱퍼층으로서 효과적으로 작용하는 영역이 존재하는 반면, 실리콘기판(1)상의 일부 다른 영역에서는 상기 실리콘질화막(64)이 완전히 제거된 다음에 배선층(63)이 어느 정도 연마되어 버린다.
제11도(a)내지 제11도(c) 및 제12도(a) 내지 제12도(e)는 실리콘기판이 연마에 의해 얇아지는 박막반도체장치를 제공하기 위한 2개의 다른 공지된 공정을 각각 나타낸 도면이다.
먼저, 제11도(a)에 나타낸 바와 같이 실리콘기판(71)상에 SiO2막(72)을 형성한 다음, 제11도(b)에 나타낸 바와 같이 상기 SiO2막(72)이 사이에 끼워지도록 상기 실리콘기판(71)에 다른 실리콘기판(73)을 부착하고, 이어 제11도(c)에 나타낸 바와 같이 실리콘기판(73)을 연마처리해서 얇게 만든다.
따라서, 제11도(c)에 나타낸 바와 같이 실리콘박막(73)의 두께가 실리콘기판의 위치에 따라 크게 변동하게 되고, 심지어 일부 영역에서는 실리콘기판(73)이 완전히 제거된다.
실리콘박막(73)의 연마정도를 제어하는 방법으로서는 SiO2막의 부가층을 형성해서 그 층을 스톱퍼로서 사용하는 것이 있는데, 이러한 방법을 실제로 실시한 예를 들어 제12도(a) 내지 제12도(e)에 도시하였다.
먼저, 제12도(a)에 나타낸 바와 같이 실리콘기판(81)상에 SiO2막(82)을 형성한 다음, 제12도(b)에 나타낸 바와 같이 SiO2막(82)이 사이에 끼도록 상기 실리콘기판(81)에 다른 실리콘기판(83)을 부착한다. 그 후, 제12도(c)에 나타낸 바와 같이 SiO2막(82)에 도달하도록 실리콘기판(83)에 구멍을 형성한 다음, 제12도(d)에 나타낸 바와 같이 그 구멍내에 소정의 두께로 다른 SiO2막(84)을 선택적으로 퇴적형성하고 나서 실리콘기판(83)을 연마처리해서 부분적으로 제거한다.
여기서도 실리콘기판의 위치에 따라 연마처리의 효과가 변동하게 되는데, 실리콘기판상의 소정 영역에서는 연마처리가 SiO2막(84)의 중간까지 진행되는 반면, 다른 영역에서는 SiO2막(84)이 실리콘박막(83)과 함께 완전히 제거되게 된다.
연마공정을 포함하는 공지된 반도체장치의 제조방법에서는 상술한 바와 같은 문제가 발생하게 되는데, 이를 요약하면 다음과 같다.
즉, 가장 중요한 문제점 중 하나는 디바이스의 연마정도를 완전하게 제어할 수 없다는 것이다. 여기서 디바이스의 연마정도의 제어는 디바이스 표면의 연마속도 및 평탄성의 제어를 의미한다. 반도체장치의 제조기술은 상기한 2가지 문제를 제어할 수 없다면 실제 적용상 실시할 수 없는 것이다. 연마정도를 제어하는 공지된 기술로서는 이미 설명한 바와 같이 스톱퍼층으로서 실리콘질화막이나 SiO2막을 사용하는 방법이 있다.
그러나, 스톱퍼층으로서 SiO2막이나 실리콘질화막을 사용하는 경우에는, 연마대상의 연마속도와 스톱퍼의 연마속도의 선택비의 범위가 충분히 넓지 않기 때문에 실용적이지 못하다. 또한 연마처리에서 사용되는 연마슬러리에 따라 연마대상의 연마속도와 스톱퍼의 연마속도의 선택비의 범위는 크게 변동하게 된다. 예컨대, 연마처리에 사용된 연마슬러리에 수산화나트륨이 비교적 높은 농도로 포함되어 있는 경우에, SiO2막의 연마속도는 매우 높아진다. 즉, 스톱퍼층으로서 사용되는 재료는 연마슬러리의 종류를 고려해서 선택해야 한다.
따라서, 종래의 반도체장치의 연마처리는 디바이스의 연마정도를 제어하기 곤란하여 실제 적용상 실시할 수 없게 된다.
또, 종래의 반도체장치의 연마처리로 시료를 연마해서 반도체장치의 최적의 연마속도를 결정하기 위한 데이터를 수집한 다음, 다른 디바이스들을 상기 결정된 최적의 연마속도로 연마하였는바, 디바이스의 연마속도는 제13도에 나타낸 바와 같이 연마처리중에 소비된 시간의 함수로서 변화하게 된다. 따라서, 상기 시료에 의해 결정된 최적의 연마속도는 생산라인에서 관찰된 실제연마속도를 반영할 필요가 없다.
시간에 따른 연마속도변화는 연마천에 묻어 있는 연마슬러리의 양과 연마슬러리가 연마천에 묻어 있는 상태에 따라 크게 영향을 받게 되는데, 연마슬러리의 양과 연마슬러리가 연마천에 묻어 있는 상태에 따른 영향이 지나치게 달라서 시간에 따른 연마속도변화를 실질적으로 제어할 수 없게 된다.
시료의 연마속도를 생산라인에서의 디바이스의 실제 연마속도에 더 근접시키기 위해서는, 상당히 많은 양의 시료를 사용하여 최적의 연마속도를 결정해야 한다. 그러나, 그러한 시험은 시료에 대한 재료가격이 더 높아지고, 제조설비의 동작시간이 감소하기 때문에 제조단가를 증가시키게 되어 실용성이 없어지게 된다.
디바이스의 연마정도를 정확하게 제어하는 다른 제안기술은 비교적 적은 정도로 디바이스를 기본적으로 연마하는 단계와, 디바이스가 실제로 연마되는 정도를 측정하는 단계 및, 디바이스가 소망하는 정도로 연마될 때까지 상기 단계들을 반복하는 단계로 이루어져 있는데, 이러한 방법은 시료에 대한 재료가격을 증가시키지는 않지만, 제조설비의 동작시간을 현저히 감소시킨다. 또한 반도체장치가 제조공정에서 1μm까지 연마되는 경우에는 상기 방법은 적합하지 않다.
또한, 다른 공지된 반도체장치의 연마 및 평탄화방법으로서는 미합중국 특허 제5,036,015호의 Method of Endpoint Detection during Chemical/Mechanical Planarization of Semiconductor Wafers에 개시된 방법이 있는데, 이 방법에 의하면 평탄화장치의 턴테이블을 전기모터에 의해 회전·구동시키고, 이 턴테이블상의 웨이퍼 고정디바이스에 의해 고정된 웨이퍼와 그 웨이퍼를 연마하기 위한 연마천 사이에서의 마찰의 변화를 전기모터를 매개로 흐르는 전류의 변화로서 검출한다.
실리콘산화막을 평탄화하기 위해서는, 미리 실리콘산화막보다 단단한 재료로 이루어진 층을 상기 실리콘산화막 아래에 배치하고, 연마처리에 의해 실리콘산화막을 완전히 제거한 다음에 연마천의 연마판이 상기 단단한 층에 도달해서 상기 연마판의 마찰이 증가한 때에 평탄화동작을 종료한다.
이러한 공지된 기술을 제14도 내지 제16도를 참조해서 설명한다.
제14도는 상술한 형태의 연마장치를 개략적으로 나타낸 도면으로, 이 연마장치는 턴테이블(502)상에 고정된 연마천(504)과 웨이퍼(1) 사이의 마찰의 변화를 각각 전기모터(511,512)와 대응하는 암페어미터(513,514)를 통해서 흐르는 전류의 변화로서 검출한다.
제15도에 나타낸 바와 같이, 각각의 전기모터(511,512)를 통해서 흐르는 각각의 전류는 대응하는 전원(515,516)전압의 2차함수로서 변화하므로, 그 전류치는 그 전압의 변화에 영향을 받게 된다. 그러나, 제16도에 나타낸 바와 같이 부하가 인가되지 않는 경우에 각 전류모터를 통해서 부하전류 Io가 흐르지 않기 때문에 턴테이블 상에서 발생하는 마찰의 레벨을 정확하게 검출하는 것이 곤란하다.
제14도에 나타낸 바와 같이, 연마장치의 턴테이블을 통해서 연장된 샤프트(517,518)는 각 벨트(519,520)에 의해 대응하는 모터(511,512)의 각 샤프트에 접속되어 연마천의 연마판이 받게 되는 모터의 진동에 의한 역효과를 제거하도록 되어 있다. 그러나, 벨트(519,520)는 모터(511,512)의 부하를 변화시키도록 구동되는 동안 샤프트(517,518)둘레에서 미끄러지게 되어 암페어미터(513,514)에서는 턴테이블에서 발생하는 마찰의 레벨을 정확하게 반영하지 못하게 된다.
한편, 다른 공지된 반도체장치의 연마 및 평탄화방법에 의하면, 결정될 연마속도와 요구된 연마정도에 기초해서 최적 연마시간을 결정하기 위해서는, 디바이스의 연마속도가 단위 시간주기당 턴테이블의 회전수와, 연마 대상에 의해 연마장치에 인가된 부하에 의해 결정된다.
이러한 방법을 실시하기 위해 설계된 연마장치에서는, 연마천이 구동모터에 의해 회전되도록 된 턴테이블 상에 설치되고, 연마대상을 고정시키는 고정부가 상기 연마천 위에 설치되는 바, 상기 고정부는 다른 구동모터에 의해 회전되도록 되어 있다. 그에 따라, 이러한 장치에 의해 연마될 반도체 웨이퍼는 턴테이블과 마주보고 있는 고정부에 놓이게 된다. 그리고, 웨이퍼는 제1절연막을 사이에 두고 실리콘기판상에 배열된 배선층과 상기 제1절 연막 상에 배열된 제2절연막으로 이루어져 있다. 상기 고정부와 턴테이블은 각각의 모터에 의해 단위 시간주기당 각각 소정의 회전수로 회전하게 되고, 턴테이블과 함께 회전하는 연마천은 연마슬러리를 공급받게 된다. 그후, 웨이퍼가 연마천과 접촉하게 될 때까지 고정부가 아래쪽으로 이동하게 된다. 이러한 상태에서 웨이퍼에 소정의 부하가 인가되면, 고정부가 턴테이블의 표면을 따라서 수평으로 이동되어 소정기간동안 웨이퍼를 연마해서 물결모양을 갖는 웨이퍼의 제2절연막의 표면을 평탄화하게 된다.
이와 같이 웨이퍼를 평탄화하는 처리가 종료된 다음에는, 다른 처리되지 않은 웨이퍼가 설치되어 상술한 처리가 반복된다. 연마장치를 소정시간동안 사용한 후에는, 원래 상태로 복구하기 위해 브러시를 사용해서 연마천을 손질하게 된다. 이러한 연마와 손질 주기를 여러번 반복한 다음에 상기 연마천을 새로운 것으로 교체한다.
상술한 공지의 연마방법에 의하면, 웨이퍼의 연마속도를 주어진 연마조건이나 웨이퍼 고정부의 시간주기당 회전수에 기초해서 계산하고, 턴테이블의 속도와 웨이퍼에 인가된 부하 및 최적 연마시간은 연마속도와 요구된 연마정도를 기초로 선택된다. 즉, 연마속도와 부하중 어느 하나 또는 양쪽이 변화하지 않는다면 연마속도는 일정값이라고 생각할 수 있다. 그러나, 실제로는 단위시간당 회전수와 부하가 변화되지 않더라도 웨이퍼와 연마천 사이의 마찰 레벨이 웨이퍼를 연마하기 위해 소비된 시간의 함수로 변화하는 만큼 연마속도는 변화하게 된다.
제17도는 연마천의 총 사용시간과 연마속도 사이의 관계를 나타낸 도면으로, 연마천의 총사용시간중 최초 50분이 초기단계로서 정의되고, 이 초기단계인 최초 50분이 지나면 작업단계로 들어가게 된다.
제17도에 나타낸 바와 같이, 작업단계에서는 연마속도가 시간에 따라 변화하는 것을 알 수 있는데, 이는 연마천이 연마슬러리의 입자로 뒤덮이고 상기 연마천이 닳아 벌여서 연마슬러리의 공급입자의 효율과 연마천의 표면으로부터의 연마슬러리의 배출효율 및 그에 따른 웨이퍼의 연마효율도 저감될 때에 발생하는 연마천의 표면상태에서의 변화에 기여하게 된다. 특히 연마천(504)의 표면에는 엄청난 양의 티슈(tissue)가 매달려 있고, 제13도에 나타낸 바와 같이 작은 구멍에 의해 이들 티슈가 분리되어 있으며, 상기 구멍에는 연마슬러리의 입자가 유지되어 있다. 이러한 상태에서 연마천이 웨이퍼와 밀착되므로, 상기 구멍에 유지되어 있던 연마슬러리의 입자가 웨이퍼로 배출된다. 또한, 연마천이 닳아지게 되어 시간에 따라 연마속도가 변화되므로, 상기와 같은 연마슬러리의 공급 및 배출 매카니즘의 효율도 감소하게 된다. 연마천의 표면상태가 더 악화되면, 웨이퍼의 연마된 표면을 손상시켜서 연마된 표면의 평탄화상태를 열화시키게 된다.
연마슬러리의 입자로 뒤덮인 연마천은 적합한 시간에 브러시로 손질한다. 이러한 손질동작이 연마천의 손상을 방지하는 효과적인 방법이지만, 이 연마천은 그 표면상태가 손질에 의해 복구되지 않는 경우(즉, 연마천의 수명이 끝난 경우) 교체할 필요가 있다. 상술한 바와 같이, 공지된 연마방법에 의하면, 연마천의 수명이나 손질이 오퍼레이터의 경험에 기초해서 선택되고, 그 연마천의 교체시기는 시간주기당 웨이퍼 연마정도의 측정값으로부터 계산된 연마속도에 기초해서 결정되는 바, 이는 대부분의 경우 연마천을 주기적으로 손질하지 않거나 교체하지 않아서 결국 웨이퍼 연마속도가 일정한 레벨로 유지되거나 정확하게 제어되지 않는다는 것을 의미한다.
[발명의 목적]
이에 본 발명은 상기와 같은 사정을 감안해서 이루어진 것으로, 반도체 장치가 알칼리금속에 오염되지 않으면서 그 반도체장치의 절연막 표면이 손상되지 않고, 높이가 수100~수1000nm인 물결모양의 반도체장치 표면을 효과적으로 평탄화할 수 있으며, 반도체장치의 제조방법에 용이하면서도 적합하게 결합될 수 있는 반도체장치의 연마방법을 제공하고자 함에 제1목적이 있고,
본 발명은 반도체장치의 표면층을 완전하게 평탄화할 수 있는 공정을 구비한 반도체장치의 제조방법을 제공하고자 함에 제2목적이 있으며,
본 발명은 표면의 물결모양의 크기에 관계없이 높은 제조수율로 고신뢰성의 반도체장치를 생산할 수 있는 반도체장치의 표면평탄화방법을 제공하고자 함에 제3목적이 있고,
본 발명은 공급되는 연마슬러리에 관계없이 효과적으로 작용하는 스톱퍼를 사용하여 반도체장치의 연마정도를 용이하게 제어해서 스톱퍼의 연마속도에 대한 연마대상의 연마속도의 선택비의 범위를 넓게 할 수 있는 반도체 장치의 제조방법을 제공하고자 함에 제4목적이 있으며,
본 발명은 반도체장치가 연마되는 정도를 용이하면서 정확하게 제어할 수 있는 반도체장치의 제조방법 및, 그 방법이 적합하게 사용될 수 있는 연마장치를 제공하고자 함에 제5목적이 있고,
본 발명은 추가적인 공정을 필요로 하지 않으면서 반도체장치의 배선층 및 절연층의 표면을 정확하게 평탄화할 수 있는 연마장치를 제공하고자 함에 제6목적이 있으며,
본 발명은 연마대상의 연마정도를 제어하는 방법뿐만 아니라 목표대상이 연마되는 정도를 정확하게 제어할 수 있는 연마장치를 제공하고자 함에 제7목적이 있고,
본 발명은 능숙한 오퍼레이터의 경험에 의존하지 않고서도 반도체장치용 연마장치에 설치된 연마판에 뒤덮인 연마슬러리의 입자를 효과적으로 제거함으로써 연마판의 표면상태를 소망하는 일정 레벨로 유지할 수 있는 방법을 제공하고자 함에 제8목적이 있다.
[발명의 구성 및 작용]
상기한 제1목적을 달성하기 위해 본 발명의 반도체장치의 제조방법은, 반도체기판상에 절연막을 형성하는 공정과, 상기 절연막을 적어도 부분적으로 제거하기 위해 산화세륨을 함유한 연마슬러리를 사용하여 상기 절연막을 연마하는 공정을 구비하여 이루어진 것을 특징으로 한다. 또한 본 발명의 반도체장치의 제조방법은, 볼록부와 오목부를 갖춘 반도체장치의 표면상에 절연막을 형성하는 공정과, 산화세륨을 함유한 연마슬러리를 사용해서 상기 절연막을 연마해서 평탄화하는 공정을 구비하여 이루어진 것을 특징으로 한다.
상술한 본 발명에 따른 제조방법중 어느 한 방법에 의하면, 실리콘산화막이나 실리콘질화막인 질연막이 산화세륨을 함유한 연마슬러리를 사용해서 연마됨에 따라 향상된 속도로 연마될 수 있다. 여기서, 절연막이 연마될 때에 절연막의 내부가 알칼리금속에 의해 오염되지 않고, 또한 표면상에 높이가 수100~수1000nm인 물결모양을 갖는 절연막이 연마됨과 동시에 그 표면에 손상을 주지 않으면서 평탄화되는 것이 관찰되었다.
그리고, 본 발명에 따른 반도체장치의 연마 및 평탄화공정에서 사용될 수 있는 연마슬러리에는 주원료 이외에 다른 재료 또는 불순물이 100ppm이하의 농도로 함유되어도 되는 바, 주원료는 SiO2와 H2또는 CeO2와 H2이고, 불순물은 Na, K, 다른 알칼리금속 및 이들 금속의 화합물 중에서 선택하는 것이 바람직하다.
매우 낮은 농도로 불순물을 함유한 매우 순수한 연마슬러리를 사용하는 경우에는, 반도체장치는 상기 연마슬러리가 연마동작동안 웨이퍼에 접촉되어 웨이퍼의 표면에 남아 있더라도 연마슬러리에 함유된 불순물에 의해 오염되지 않게 된다.
상기한 제2목적을 달성하기 위해 본 발명에 따른 반도체장치의 제조방법은, 연마될 물결모양을 갖는 막의 전체 표면상에 상기 연마될 막의 연마속도보다 낮은 연마속도를 갖는 스톱퍼막을 형성하는 공정과, 상기 연마될 막을 평탄화하기 위해 상기 스톱퍼막을 지탱하는 기판표면을 연마하는 공정을 구비하여 이루어진 것을 특징으로 한다.
본 발명의 발명자들에 의해 수행된 일련의 관찰활동에 의하면, 연마될 막의 연마속도보다 낮은 연마속도를 갖는 스톱퍼막을 연마될 막의 물결모양 표면의 전체 영역 상에 형성하고, 연마될 막과 스톱퍼막을 연마처리해서 연마될 막의 물결 모양을 효과적으로 제거하며, 그 막을 평탄화하는 경우에는 디싱현상은 회피할 수 있다. 평탄화를 위한 스톱퍼막을 설치함에 따른 효과는 다음과 같다.
즉, 물결모양의 표면상에서 볼록 영역은 그 표면의 오목영역에 인가되는 부하보다 더 큰 부하를 받게 되므로, 상기 볼록 영역은 상기 오목영역의 연마속도보다 더 큰 속도로 연마되게 된다. 따라서, 연마동작의 초기단계에서는 상기 볼록부영역에서 스톱퍼막이 주로 연마된다. 그러나, 이러한 초기단계에서는 연마될 막의 물결모양은 제거되지 않는다. 상기 스톱퍼막이 더 연마되어 결국 상기 볼록 영역에서 제거되면 연마 대상막이 상기 볼록 영역에서 연마되기 시작하여 그 표면의 물결모양이 제거되게 된다.
여기서, 연마될 막의 물결모양이 더 제거되면 스톱퍼막이 오목영역에서 그 막이 완전히 제거될 특정 시점까지 연마되는데, 이때 연마될 막이 완전히 평탄화되었다고 생각된다. 그후, 상기 막은 평탄면을 유지하면서 디싱현상이 발생하지 않는 정도로 더 연마된다.
본 발명의 발명자들에 의해 실시된 관찰에 의하면, 상술한 연마기술은 스톱퍼막의 두께와는 독립적이라는 잇점이 있음이 확인되었다.
상기한 본 발명의 제3목적을 달성하기 위해 본 발명의 반도체장치의 연마방법은, 반도체기판상에 도전막을 형성하는 공정과, 상기 도전막을 선택적으로 제거해서 상기 도전막내에 오목부를 형성하는 공정, 상기 오목부의 깊이보다 적어도 더 큰 두께로 상기 도전막상에 절연막을 형성하는 공정 및, 상기 도전막과 상기 절연막의 표면을 평탄화하기 위해 상기 도전막을 스톱퍼로서 사용하고 산화세륨을 함유한 연마슬러리를 사용하여 절연막을 연마하는 공정을 구비하여 이루어진 것을 특징으로 한다.
그리고 본 발명에 따른 반도체장치의 연마방법은, 반도체기판상에 배선패턴을 형성하는 공정과, 상기 절연막 상에 도전막을 형성하는 공정, 상기 절연막과 도전막을 선택적으로 제거하여 배선패턴이 노출되도록 상기 절연막과 도전막에 오목부를 형성하는 공정, 오목부를 갖춘 상기 도전막상에 상기 오목부의 깊이보다 적어도 더 큰 높이로 배선재료를 퇴적하는 공정 및, 상기 절연막과 상기 배선재료의 표면을 평탄화하기 위해 상기 도전막을 스톱퍼로 사용하고 산화세륨을 함유한 연마슬러리를 사용하여 상기 배선재료를 연마하는 공정을 구비하여 이루어진 것을 특징으로 한다.
또한 본 발명에 따른 반도체장치의 연마방법은, 반도체기판상에 제1절연막을 형성하는 공정과, 상기 반도체기판과 상기 배선패턴상에 절연막을 형성하는 공정, 상기 제1절연막 상에 배선패턴을 형성하는 공정, 상기 배선패턴과 상기 제1절연막 상에 제2절연막으로 되는 비결정실리콘막을 형성하는 공정, 상기 비결정실리콘막상에 상기 배선패턴의 높이보다 적어도 더 큰 높이로 제3절연막을 형성하는 공정, 상기 제3절연막과 상기 비결정실리콘막의 표면을 평탄화하기 위해 산화세륨을 함유한 연마슬러리를 사용하여 제3절연막을 연마해서 제거하는 공정 및, 상기 비결정실리콘막을 제2절연막으로 변환하는 공정을 구비하여 이루어진 것을 특징으로 한다.
상기 스톱퍼로서 사용되는 도전막은 폴리실리콘, 비결정실리콘, 질화티탄, 실리 사이드막 또는 탄소 중에서 선택된 재료로 이루어지는 것이 바람직하다.
상술한 방법에서는 평탄화를 위해 에치백기술이나 리플로우기술을 이용하지 않기 때문에, 반도체장치의 오목부나 볼록부는 그 높이에 관계없이 평탄화할 수 있게 된다. 또, 산화세륨을 함유한 연마슬러리를 사용함에 따라 중성상태에서 연마처리를 만족스럽게 수행할 수 있게 되므로, 아래쪽의 배선층을 용이하게 부식시킬 재료를 고농도로 함유하고 있더라도 부식은 발생하지 않게 된다. 또한 에치백을 위해 RIE기술이 이용되지 않으므로, 이방성 에칭의 특징인 반도체장치의 구멍의 크기 및 패턴에서의 차이에 기인한 패턴과 에칭속도에 따른 부하효과가 발생하지 않게 되고, 그에 따라 반도체 장치에서 수행되는 에칭동작을 효과적으로 제어할 수 있게 된다.
따라서, 상술한 방법에 의하면 반도체장치 표면의 물결모양의 크기에 관계없이 반도체장치 표면을 높은 수율로 평탄화할 수 있고, 그에 따라 고신뢰성의 반도체장치를 생산할 수 있게 된다.
상기한 본 발명의 제4목적을 달성하기 위해, 본 발명에 따른 반도체장치의 제조방법은, 반도체장치의 기판상에 형성된 층의 연마처리에 관련한 것으로서, 상기 층의 연마처리 이전의 연마동작을 위한 스톱퍼로서 탄소막을 형성하는 공정을 구비하여 이루어진 것을 특징으로 한다.
탄소층은 매우 낮은 속도로 연마되므로, 탄소층을 사용함에 따라 스톱퍼의 연마속도에 대한 연마대상의 연마속도의 비율을 크게 할 수 있다. 탄소층이 낮은 연마속도를 갖는 스톱퍼로서 연마처리의 목표층 아래, 내부, 위, 또는 인접해서 적어도 부분적으로 형성되면, 그 목표층의 연마정도는 더 용이하게 제어할 수 있다. 또한, 탄소층은 화학물질에 대한 저항성이 높으므로, 공급되는 연마천의 종류에 관계없이 사용할 수 있다.
상기한 본 발명의 제5목적을 달성하기 위해 본 발명에 따른 반도체장치의 제조방법은, 반도체장치의 기판상에 형성된 층의 연마처리와 관련한 것으로서, 연마될 층과 연마동작중에 연마슬러리가 놓이는 턴테이블 사이의 마찰을 측정하는 공정과, 상기 측정된 마찰을 기초로 상기 층의 연마속도를 결정하는 공정, 시간에 대해 연마속도를 적분해서 그 층의 연마정도를 결정하는 공정 및, 상기 층의 연마정도가 소정치로 되면 연마동작을 종료하는 공정을 구비하여 이루어진 것을 특징으로 한다.
그리고 본 발명에 따른 연마장치는, 연마될 층과 연마동작중에 연마천이 놓이는 턴테이블 사이의 마찰을 측정하고, 상기 측정된 마찰을 기초로 상기층의 연마속도를 결정하며, 시간에 따라 연마속도를 적분해서 상기층의 연마정도를 결정하는 수단을 구비하여 이루어진 것을 특징으로 한다.
본 발명의 발명자들에 의해 수행된 일련의 연구활동 결과에 의하면, 연마될 층과 연마동작중에 연마천이 놓이는 턴테이블 사이의 마찰은 1대 1의 대응관계를 나타낸다는 것이 판명되었는 바, 이러한 관계를 이용해서 연마될 층과 연마동작중에 연마슬러리가 놓이는 턴테이블 사이의 마찰을 측정하고, 이 측정된 마찰을 기초로 상기층의 연마속도를 결정하며, 시간에 따라 연마속도를 적분해서 상기층의 연마정도를 결정하고, 상기층의 연마정도가 소정치로 되면 연마동작을 종료할 수 있게 된다. 따라서, 반도체장치가 연마되는 정도를 용이하면서도 정확하게 제어하는 방법을 제공할 수 있게 된다.
상기한 본 발명의 제6목적을 달성하기 위해 본 발명에 따른 연마장치는, 반도체장치의 배선층 및 절연층의 표면을 평탄화하기 위해 화학적 및 기계적으로 연마하는 연마장치에 있어서, 턴테이블에서의 마찰에 기인한 부하를 결정하기 위해 상기 턴테이블에 접속된 샤프트의 디스토션(distortion)을 측정하고, 상기 턴테이블을 구동시키는 전기모터의 동작을 제어하기 위해 상기 측정치를 전기적인 신호로 변환하는 시스템을 구비하여 이루어진 것을 특징으로 한다.
상기한 본 발명의 제7목적을 달성하기 위해 본 발명에 따른 반도체장치를 연마하기 위한 연마장치는, 연마판이 설치된 턴테이블과 ; 상기 연마판과는 반대쪽에 위치되어 상기 연마판에 접해서 연마될 표면을 갖춘 연마목표 대상을 고정시키는 고정부 ; 이 고정부가 상기 연마대상을 연마하기 위한 압력하에서 상기 턴테이블에 대응하여 회전되면, 상기 연마판과 상기 연마대상 표면 사이에서 발생된 마찰의 제1레벨과, 소정의 시간 후에 상기 연마판과 사이 연마대상 표면 사이에서 발생된 마찰의 제2레벨을 측정하는 제1수단 ; 상기 마찰의 제2레벨에 대한 제1레벨의 비율을 계산하는 산술부 및; 연마판의 손질 및 교체타이밍을 결정하는 제2수단을 구비하여 이루어진 것을 특징으로 한다.
또한 본 발명에 따른 반도체장치의 연마방법은, 연마판이 설치된 턴테이블과, 상기 연마판과는 반대쪽에 위치되어 상기 연마판에 접해서 연마될 표면을 갖춘 연마목표대상을 고정시키는 고정부를 제공하는 공정과 ; 상기 턴테이블과 사익 고정부를 회전시키는 공정 ; 제1연마조건에서 연마대상을 연마하기 위해 상기 연마판에 연마슬러리를 공급하는 한편 상기 연마판을 소정의 압력하에서 연마대상의 표면에서 마찰이 생기게 미끄러지게 하는 공정 ; 상기 연마판과 상기 연마대상 표면 사이에서 발생된 마찰의 제1레벨을 측정하는 공정; 소정의 시간후에 상기 연마판과 상기 연마대상 표면 사이에서 발생된 마찰의 제2레벨을 측정하는 공정; 상기 마찰의 제2레벨에 대한 제1레벨의 비율을 계산하는 공정 및 ; 상기 마찰의 제1레벨하에서 달성되는 연마정도와 동일한 상기 표면의 마찰정도를 산출하기 위해 상기 비율을 기초로 제2연마조건을 계산하는 공정을 구비하여 이루어진 것을 특징으로 한다.
상기 반도체장치의 연마방법에 의하면, 텐테이블과 고정부가 소정 압력하에서 서로에 대응해서 회전하고 연마대상 표면상에서 연마판이 마찰이 생기게 미끄러지도록 연마슬러리가 연마판의 표면에 공급될 때에 상기 연마판과 연마대상 표면 사이에서 마찰의 제1레벨을 측정한 후, 소정 시간이 경과한 다음에 마찰의 제2레벨을 측정해서 마찰의 제1레벨에 대한 제1레벨의 비율을 결정한다. 상기 비율에 의해 상기 연마판과 연마대상 표면 사이의 마찰에서의 변화를 검출할 수 있고, 이 변화를 기초로 연마판의 상태를 평가할 수 있으므로, 연마판의 손질 및 교체타이밍을 정확하게 결정할 수 있게 된다.
제1연마조건으로 목표대상이 연마될 때에 연마판과 연마대상 표면 사이에서 마찰의 제1레벨을 측정하고, 그 후 소정의 시간이 경과한 다음에 연마판과 연마대상 표면 사이에서 마찰의 제2레벨을 측정한다. 이어 마찰의 제2레벨에 대한 제1레벨의 비율을 계산하는데, 이 비율은 연마대상의 연마속도가 상기 제1조건에서의 연마대상의 연마속도와 동일하게 되는 제2조건을 결정하기 위해 사용된다. 따라서, 연마대상의 연마속도는 연마판의 상태가 변화되더라도 연마조건을 제1조건에서 제2조건으로 변화시킴으로써 일정하게 유지할 수 있게 된다.
상기한 본 발명의 제8목적을 달성하기 위해 본 발명의 방법은, 연마장치의 연마판을 일정하게 소망의 상태로 유지시키기 위해 연마슬러리의 입자로 뒤덮인 연마판의 열화상태를 손질하기 위한 표면활성제를 사용하는 것을 특징으로 한다.
[실시예]
이하, 본 발명의 각 실시예를 도면을 참조하여 상세히 설명한다.
제19도(a)내지 제19도(f)는 본 발명의 모드에 있어서, 층간절연막을 평탄화하는데 따른 여러 가지 단계의 반도체장치의 개략적인 단면도를 나타낸 것이다.
제19도(a)에 나타낸 바와 같이, 어떤 소자(도시되지 않음)를 지지하는 Si기판(201)상에 SiO2막(202)을 1μm의 두께로 형성하고 나서, 그 SiO2막(202)상에 500μm두께로 폴리실리콘막(203)을 형성한다.
다음에, 제19도(b)에 나타낸 바와 같이 상기 폴리실리콘막(203)상에 포토레지스트(작용물이 들어 있는 감광성 수지)를 1.5μm의 두께로 적층하고, 그 형성된 포토레지스트층상에 마스크패턴(도시되지 않음)을 형성한 다음에 상기 포토레지스트층을 노광 및 현상함으로써 포토레지스트패턴(204)을 생성한다.
이어서, 제19도(c)에 나타낸 바와 같이 상기 포토레지스트패턴(204)을 마스크로서 사용하고, 또 RIE(Reactive Ion Etching : 반응성 이온에칭)와 플루오르탄소(CF4)가스를 이용해서 상기 폴리실리콘막(203)을 패터닝(patterning)한다.
그 후, 제19도(d)에 나타낸 바와 같이 노출된 포토레지스트상에 CF4와 O2의 가스성분의 혼합물로 마이크로파를 방사하는 다운플로우형 에쉬어(asher)로 에쉬함으로써 포토레지스트패턴(204)을 제거한다. 다음에 제19도(e)에 나타낸 바와 같이, 처리된 기판의 전표면에 걸쳐 실리콘산화막(205)을 1μm의 두께로 형성하여 층간절연막을 생성한다. 폴리실리콘배선(203)의 패턴을 반사하는 표면상에서 상기 SiO2막(205)의 볼록부와 오목부가 보였다.
그리고 나서, 제19도(f)에 나타낸 바와 같이 단면이 나타날 때까지 SiO2막(205)을 연마한다. 제3도에 나타낸 바와 같은 연마장치를 통상의 연마동작에 이용하는데, 이 장치는 그 선단이 연마천(504)의 중앙부에 위치되어 있는 턴테이블(502)과 연마천(504) 및 연마슬러리 공급파이프(503)를 구비하고 있다. 화살표로 나타낸 바와 같이 상기 턴테이블(502)은 100rpm의 속도로 그 축의 둘레를 시계반대방향으로 회전함으로써, 파이프(503)의 선단으로부터 연마천(504)으로 연마슬러리가 공급된다. 웨이퍼(1)는 100rpm의 속도로 턴테이블과 회전하는 동안 40kgf의 부하로 연마천(504)에 대해 밀착되게 된다. 상기 연마슬러리는 세륨화합물입자를 함유한 분말물질을 물에 뿌림으로써 준비된 서스펜션인데, 이 입자는 평균지름이 1.2μm이고, 최대지름이 4.0μm이며, 배스트네사이트(bastnaesite)를 붕괴시키고 신터링하여 얻고 있다. 상기 분말은 약 50wt%정도의 산화세륨 및 약 37wt%정도의 다른 금속산화물을 함유하고 있다. 이하, 표1은 실시예에 이용된 분말성분의 목록을 나타낸 것이다.
산화세륨을 함유한 연마슬러리로 절연막의 표면을 연마한 후, 완전히 평탄화됨을 알 수 있다. 차동간섭형 마이크로현미경을 통해 관찰해 보면, 그 표면 위에 어떠한 돌기(scar)도 보이지 않았다.
다른 실시예에 있어서, 물에 분말불질을 1wt%정도로 뿌림으로써 준비된 서스펜션인 상기 연마슬러리가 이용되는데, 상기 분말물질은 평균직경 2.5μm, 최대직경 12.0μm인 산화세륨입자를 함유하고 있고, 차동간섭형 마이크로현미경을 통해 관찰해 보면, 10cm 당 4돌기가 보이지만 그 절연막의 표면은 완전히 평탄화되어 있음을 알 수 있다.
또 다른 실시예에 있어서, 물에 분말물질을 1wt%정도로 뿌림으로써 준비된 수성의 서스펜션인 연마슬러리가 이용되는데, 그 분말물질은 평균직경 2.5μm, 최대직경 12.0μm인 산화세륨입자를 물에 함유하고 있고, 상기와 같은 방법으로 베스트네사이트를 붕괴시키고 신터링하여 얻고 있는데, 이를 차동간섭형 마이크로현미경을 통해 관찰해 보면, 그 절연막의 표면에 10cm 당 1 돌기가 보였다.
상기한 실시예로부터, 산화세륨을 함유한 연마슬러리로 반도체장치의 표면을 연마함으로써 반도체장치의 절연막을 완전히 평탄화시킬 수 있고, 상기 반도체장치의 표면에 나타나는 돌기는 상기 연마슬러리가 4μm이하의 최대직경을 갖도록 단지 소량의 입자를 함유하고 있으면, 그 원료가 신터링되는 조건을 적절히 변형해서 얻어진 부드러운 입자를 사용함으로써, 효과적으로 차단할 수 있음을 알 수 있다.
하기 표2는 1μm의 두께로 되어 있고, 가열해서 실리콘을 산화함으로써 준비되며 형광체와 붕소가 고농도(이하, BPSG라 칭함)로 함유되어 있는 SiO막을 예로 들어 원자흡수 분광기술을 사용해서 실시한 불순물분석 결과를 나타낸 것으로, 상기 SiO막은 물에 입자를 1wt%정도로 뿌림으로써 준비된 수성의 서스펜션인 연마액으로 0.5μm의 두께가 될 때까지 연마하고 있다. 여기서 산화세륨을 함유한 입자의 평균직경은 2.5μm이고, 입자의 최대직경은 12.0μm이다. 참고로 콤폴-80을 사용한 연마동작의 결과도 나타내고 있다.
상기 표2로부터 알 수 있는 바와 같이, 콤폴-80으로 연마된 열산화실리콘막은 용적의 오더를 기준(또는 참고서에 통상적으로 인용되는 레벨)으로 검사된 연마되지 않은 실리콘막의 레벨보다 높은 나트륨오염도를 나타내고 있고, 콤폴-80으로 연마된 BPSG막은 용적의 2오더만큼 연마되지 않은 실리콘막의 레벨보다 높은 나트륨오염도를 나타내고 있다.
이에 반하여, 산화세륨을 함유한 연마슬러리로 연마된 열산화실리콘막과 BPSG막은, 연마되지 않은 실리콘막(통상적으로 참고서에 인용되는 오염의 레벨을 나타냄)이상으로 나트륨에 의해 오염되지 않는다. 이것은 다른 오염성분에 대해서는 그대로 적용된다. 세륨에 대해서는, 연마슬러리를 함유한 산화세륨에 의해 처리된 막의 세륨오염레벨은 1×10 원자/cm 이하이다. 산화세륨을 함유한 연마슬러리는 베스트네사이트를 붕괴시키고 신터링함으로써 준비되고, 알칼리성 금속을 제거하지 않아도 절연막은 슬러리에 의해 연마되고 난 후에도 알칼리성 금속에 의해 오염되지 않게 된다.
하기 표3은 열적으로 실리콘을 산화함으로써 얻어진 SiO막의 연마속도를 나타낸 것으로, 물에 입자를 1wt%정도로 뿌림으로써 준비된 수성의 서스펜션인 연마슬러리로 된 실리콘질화막과 BPSG막이고, 그 입자에는 산화세륨이 함유되어 있으며, 평균직경이 2.5μm, 최대직경이 12.0μm이다. 참고로, 그 결과는 콤폴-80과 수성의 서스펜션인 기본 연마슬러리를 동일한 시료로 연마함으로써 얻어지고, 물에 12nm의 직경을 갖는 실리콘입자를 5wt%정도로 뿌림으로써 준비된 기본 연마슬러리에 10%정도의 암모니아를 첨가함으로써 얻어진 슬러리와, 상기 기본 연마슬러리에 0.2wt%로 수산화나트륨을 첨가함으로써 얻어진 다른 슬러리도 표3에 리스트되어 있다.
표3에 리스트된 바와 같이, 가열로 실리콘을 산화함으로써 얻어진 SiO막의 콤폴-80의 연마속도는 110nm/min인 반면, 5wt%정도로 12nm의 직경을 갖는 실리카입자를 함유한 수성의 서스펜션의 기본 연마슬러리와 동일한 실리콘산화막의 연마속도는 6nm/min이하이다. 기본 슬러리에 0.3wt%정도로 수산화나트륨을 첨가함으로써 얻어진 연마슬러리의 연마속도는 50nm/min으로 높은 반면, 상기 기본 슬러리에 10wt%정도로 암모니아를 첨가함으로써 얻어진 또 다른 슬러리의 연마속도는 18nm/min인데, 암모니아를 첨가하는 것은 수산화나트륨을 첨가하는 효과만큼 두드러진 것은 아니다. 콤폴-80으로 실리콘질화막과 BPSG막의 스크래핑속도와 연마속도는 각각 40nm/min과 200nm/min이다.
따라서, 예컨대 열적으로 실리콘을 산화함으로써 얻어진 SiO막을 제거하는데 약 5분이 걸리고, 콤폴-80으로 연마함으로써 반도체장치의 표면으로 부터의 두께가 500nm이며, 5wt%정도로 직경 12nm인 실리카입자와 0.2wt%정도로 수산화나트륨을 함유하고 있는 수성서스펜션인 연마슬러리로 실리콘산화막을 제거하는데 약 10분 정도가 걸리는 반면, 10wt%정도로 암모니아를 함유하고 있는 연마슬러리로 실리콘산화막을 제거하는데 약 30분 정도가 소요되는데, 이들 연마슬러리중 어느 하나를 이용하고 있는 연마기술은 하나를 제거하는데 다소 시간이 걸린다.
이에 반하여, 1wt%정도로 평균직경이 2.5μm이고, 최대직경이 12.0μm인 산화세륨입자를 함유하고 있는 수성의 서스펜션인 연마슬러리를 이용하면, 연마속도가 대단히 빠른 바, 실리콘질화막은 300nm/min, BPSG막은 1,200 내지 1,300nm/min가 각각 얻어지고, 이들 막두께가 500nm이면 각각 0.5 및 2분만에 제거할 수 있게 된다. 따라서, 이 연마슬러리는 막연마속도면에서 산업적인 응용의 관점에서 볼 때 대단히 도전이 유망하다.
상기한 실시예에서 이용된 연마슬러리는, 베스트네사이트를 붕괴시키고 신터링함으로써 산화세륨을 함유하고 있는 분말물질을 생성하고, 그 분말물질을 물에 뿌리며, 50wt%정도로 함유된 산화세륨과 37wt%정도로 함유된 다른 알칼리금속 산화물이 본 발명의 목적으로 준비되어 있다. 본 발명에 따르면, 산화세륨을 함유한 연마슬러리는 다른 적절한 기술을 이용해서 적절한 물질로 이루어져 있고, 그 서스펜션은 다른 농도로 그들 성분이 함유되어 있다. 상기 연마슬러리에 의해 연마된 절연막은 열적으로 실리콘을 산화함으로써 얻어진 실리콘산화막이고, 또 예컨대 화학적 수증기 위상 에피택시(expitaxy)에 의해 얻어진 실리콘산화막과 일부로서 도전막을 구성하는 절연막 뿐만 아니라 실리콘질화막 등과 같은 다른 형태의 절연막이 효과적으로 이용되게 된다.
상기한 예로부터 알 수 있는 바와 같이, SiO막과 실리콘질화막 등과 같은 절연막은 산화세륨을 함유한 연마슬러리가 향상된 속도로 연마되고, 스크래핑(scraping)되게 된다. 그러한 연마천을 이용함으로써 알칼리금속으로 그 막의 내부가 오염되지 않게 되고, 더욱이 그 표면에 물결모양을 갖고 있는 절연막을 상기 연마슬러리를 이용해서 돌기를 생성하지 않고 효과적으로 평탄하게 연마할 수 있다는 잇점이 있다. 따라서, 그러한 연마슬러리를 이용해서 이 특정의 설명에 부합된 문제를 해결함으로써, 반도체장치 제조공정의 절연막 연마분야에 있어서 실용적인 응용이 가능한 것이다.
제20도(a)내지 제20도(c)는 제19도 내지 제19도(f)의 도면과는 다른 본 발명의 수행모드에 있어서 여러 가지 단계로 층간절연막을 평탄화하는 반도체장치의 단면도를 개략적으로 나타낸 것이다. 반도체기판(201)으로 이루어진 반도체장치(210)상에 절연막(212)을 형성한 후, 기판의 전표면을 피복하고 상기 절연막을 제3도에 나타내 바와 같은 형상을 갖추고 있는 연마장치로 연마해서 제20도(c)에 나타낸 바와 같은 평탄한 표면을 형성한다. 실시예에서 이 동작에 이용된 연마슬러리는 100ppm이하의 농도로 Na, Mg, Al, K, Ca, Ti, Cr, Fe, Ni, Zr, W, Pb, Th 및 U 등과 같은 불순물과 함께 속하는 주성분으로서 CeO와 HO를 함유한다. 각 성분의 농도는 ICP 매스분광기에 의해 결정되게 된다.
단지 사소한 정도의 불순물을 함유한 고순도의 연마슬러리를 사용함으로써, 반도체장치의 웨이퍼가 연마동작중에 연마슬러리에 접촉하거나, 혹은 그 후 부분적으로 연마 동작후의 배선층의 표면에 남게 되면, 그러한 불순물에 의한 오염을 효과적으로 차단할 수 있다는 것이 입증되고 있다. 하기 표4는 본 발명의 방법 및 종래의 방법으로 연마된 때, 원자흡수분광기에 의해 결정된 불순물에 의한 SiO막의 오염레벨을 나타낸 것으로, 표3으로부터 알 수 있는 바와 같이 K, Al, Cr 및 Ni의 농도는 검출가능레벨 이하이고, Na, Ca, 및 Fe 등은 실용적으로 무시할 만한 종래의 방법과 일치하는 레벨이하인 각각 2.3, 0.9 및 3.4×10 atoms/cm 이며, 본 발명의 상술한 연마모드를 이용한 경우, 상기 반도체장치는 실질적으로 오염될 염려가 없다. 따라서, 그러한 연마모드에 있어서, 반도체장치는 보호막을 필요로 하지 않으므로, 반도체장치의 전체 제조공정은 간략화되어 공정의 생산성을 향상시킬 수 있게 된다.
이하, 본 발명에 따른 반도체장치의 층간절연막을 연마하고, 평탄화하는 방법을 실행하는 또 다른 모드에 있어서 여러 가지 단계로 평탄화하는 반도체장치의 개략적인 단면도를 나타낸 제21도(a) 내지 제21도(e)를 참조하여 상세히 설명한다.
먼저, 제21도(a)를 참조하면, 필요한 소자(도시하지 않음)를 지지하는 실리콘기판(201)상에 SiO막(202)을 적층하여 형성하고 나서, 제21도(b)에 나타낸 바와 같이 SiO막(202)상에 Al배선층(206)을 각각 1.1μm의 두께로 형성한다.
그후, 제21도(c)에 나타낸 바와 같이 Al배선층(206)을 지지하는 영역을 포함하는 기판의 전표면에 걸쳐 또 다른 SiO막(207)을 약 1.2μm의 두께로 적층한다.
이어서, 제21도(d)에 나타내 바와 같이 상기 SiO막(207)상에 연마에 SiO막(207)보다 저항성이 있는 폴리실리콘막(연마지지막 : 208)을 약 0.1μm의 두께로 적층 형성한다.
그리고 나서, 제3도에 나타낸 바와 같은 형태의 연마장치를 이용해서 폴리실리콘막(208)과 SiO막(207)을 연마한다. 1wt%정도로 산화세륨을 함유한 수성의 서스펜션인 연마슬러리가 전형적으로 이용되고 있다.
본 발명의 연마방법을 실행하는 또 다른 모드와 실험을 포함하는 실시예에 있어서, 상술한 연마슬러리를 이용함으로써 SiO막(207)이 완벽하게 평탄화되게 된다.
제22도는 실시예로 수행된 실험의 결과를 나타낸 그래프로, 이 실시에 대하여 1000μm의 피치로 형성된 500μm두께의 Al배선(206)으로 구성된 샘플을 이용하였다. 동 도면에 있어서 제21도(e)에 나타낸 바와 같이, 그 가로좌표는 연마동작이 개시된 후 시간(초)의 경과를 나타낸 것이고, 그 세로좌표는 제1 SiO막(202)의 표면과 제2 SiO막(207) 표면간의 거리를 나타낸 것이다.
연마동작의 게시 전에, Al배선(206)이 위치된 제1의 SiO막(202)의 돌출 혹은 볼록부의 표면과 제2의 SiO막(207)의 표면간의 거리(제22도에 실선으로 나타냄)와, 제2의 SiO막(207)의 표면으로 부터 Al배선(206)이 없는 제1의 SiO막(202)의 오목부의 표면을 분리하는 거리(제22도에 점선으로 나타냄)는 같고, Al배선(206)의 두께인 1.1μm과 동등하다.
연마동작이 개시됨에 따라, 폴리실리콘막(208)은 먼저 볼록부가 연마되어, 약 30초 후 상기 볼록부에서 완전히 제거되어 SiO막(207)이 노출되게 된다. 폴리실리콘막(208)은 그 막(208)에 인가된 부하가 오목부에서보다 볼록부에서 크기 때문에 볼록부에서 간단히 우선적으로 제거된다.
다음에, 그 SiO막(207)의 폴리실리콘막(208)이 존재하지 않는 영역이 연마되기 시작하는데, 상기 폴리실리콘막(208)은 오목부에서 더 연마되게 된다. 그렇지만, 폴리실리콘막(208)이 완전히 제거되지 않고 오목부에 남겨지면, 오목부에 인가된 부하가 볼록부에 인가된 부하보다 작기 때문에, SiO막(207)은 연마되게 된다.
SiO막(207)의 연마동작이 볼록부에서 진행됨에 따라 SiO막(207)의 표면상의 물결모양이 현저하게 줄어들게 된다.
연마동작이 게시되고 나서 약 100초가 경과된 때, 폴리실리콘막(208)의 오목부가 완전히 제거되어 실질적으로 SiO막(207)의 평탄표면이 생성된다. 즉, SiO막(207)은 최소한의 스크래핑작업으로 디싱현상이 발생하지 않고 평탄화된다.
연마동작이 개시되고 나서 100초만에 SiO막(207)이 평탄화된 후, 물결 모양이 없어지고, 연마는 SiO막(207)의 평탄표면이 부드러워질 때까지 계속되게 된다.
상술한 실시예에 있어서, SiO막상에 형성되어 있는 폴리실리콘막(208)을 이용함으로써 최소한의 스크래핑에 대하여 SiO막보다 저항성이 있고, 연마작업으로 SiO막 표면을 평탄화할 수 있게 한다. 더욱이, SiO막(207)이 평탄화되면 연마동작이 계속되어 평탄한 표면상태가 유지되게 된다.
0.1μm의 두께를 갖는 폴리실리콘막(208)이 이 실시예에서 이용되는데, 볼록부에 대한 연마속도에 일치하는 속도로 오목부에서 연마되기 때문에 그러한 폴리실리콘막에서 큰 두께마진이 얻어지게 된다. 실제의 문제로서, 0.08μm과 0.15μm인 폴리실리콘막을 이용하는 보충실험에서 평탄화의 유사한 효과가 얻어지고 있다.
본 발명의 방법을 실행하는 상술한 모드는 폴리실리콘막(208)에 대해 큰 마진의 막두께가 얻어지고, 예컨대 실리콘질화막을 복잡화하며, 고가인 종래의 방법에 이용되는 통상의 실리콘질화막과 같은 스톱퍼막이 필요 없기 때문에 실용적인 응용에 있어서 대단히 적합한 것이다.
더욱이 본 발명의 발명자에 의해 실행된 일련의 연구작업의 결과로서, 연마되어 있는 SiO막이 배선의 배열피치 및 넓이에 관계없이 제22도에 나타낸 것과 유사한 수행동작을 보임을 알 수 있다.
제23도 내지 제27도는 제22도의 그래프와 유사한 것으로, SiO막의 하층의 돌출부의 표면과 처리되어야 할 다른 SiO막의 표면간의 거리 및 각각 2,50,100,200 및 500의 배선넓이/배선피치에 대해 처리되어야 할 SiO막의 하층의 오목부의 표면을 분리시키는 거리의 연마시간의 변화를 나타낸 그래프이다.
처리되어야 할 SiO막은 연마동작의 초기 스테이지에 표면의 오목부에서 연마되지 않으므로, 동작이 개시되고 나서 소정의 시간주기가 경과되면, 그 막이 표면의 돌출부에서 연마되는 것과 같은 속도로 연마되기 시작한다는 것을 제23도 내지 제27도로부터 알 수 있다.
다음에, 본 발명은 상술한 모드로 여러 가지로 변형해서 실시 가능하다.
예컨대, 처리되어야 할 대상막이 SiO막이고, 스톱퍼막이 폴리실리콘막이었지만, 이들은 상술한 것들과 다른 물질로 만들어진 막이어도 좋다. 더욱이, 산화세륨이 함유되어 있는 슬러리와 다른 적절한 연마슬러리를 이용해도 좋다.
하가 표5는 대상막의 연마속도와 일치하는 속도뿐만 아니라 여러 가지의 연마슬러리(산화세륨의 서스펜션 1wt%와 혼합된 SiO입자를 함유하고 있는 콜로이드 실리카)와 대상막(도프되지 않은 SiO막, 실리콘질화막, 폴리실리콘막, 탄소막 및 붕소와 인이 함유되어 있는 SiO막)의 목록을 나타낸 것이다.
상기 표5로부터, 산화세륨 서스펜션과 비도프 SiO막이 각각 연마슬러리와 대상막으로 이용된 때, 낮은 연마속도를 보이고 있는 스톱퍼막이 폴리실리콘막과 실리콘질화막 및 탄소막으로부터 선택될 수 있음을 알 수 있다.
상기한 설명에서, 절연막은 처리되어야 할 대상막이고, 또한 본 발명의 방법은 금속막에 적용 가능하다. 그러한 경우라면, 연마되는 막과 각각 연마에 저항성이 있는 막으로서 적층해서 그 위에 홈을 생성하는 SiO막의 전표면에 걸쳐 텅스텐막과 구리막이 형성된다. 그러한 장치에서, 텅스텐을 연마하는 속도보다 충분히 낮은 속도로 Cu막이 연마되기 때문에, 큰 선택범위를 갖는 연마슬러리를 이용할 수 있다 .마찬가지로, 본 발명의 방법은 Si기판 혹은 반절연기판과 다른 반도체기판이 없는 디바이스에 적용 가능하다.
지금까지 상세히 설명한 바와 같이, 본 발명의 방법에 따른 상기 모드는 디싱의 문제가 없을 뿐만 아니라 평탄화되어야 할 막상에 형성된 스톱퍼막과 더불어 연마되어야 할 막이 연마에 의해 평탄화되기 때문에 막을 평탄화하는 어떠한 추가적인 단계를 필요로 하지 않는다.
다음에는, 본 발명에 따른 또 다른 모드를 제28도와 제29도(a)내지 제29도(c)를 참조해서 상세히 설명한다. 제28도는 제29도(a) 내지 제29도(c)를 참조하여 설명한 연마 공정히 수행되는 반도체장치의 단면도를 나타낸 것이고, 제29도(a) 내지 제29도(c)는 반도체장치를 평탄화하는 각각의 단계를 나타낸 것이다.
먼저, 제29도(a)를 참조하면, 통상의 반도체기판(201)의 표면을 산화함으로써 열산화막(202)을 형성한다. 다음에, 열산화막(202)상에 전형적으로 폴리실리콘으로 이루어진 도전층(203)을 형성한다. 이어서, 도전층(203)과 열산화막(202), 도전층(203)과 반도체기판(201)상에 레지스트층(204)을 선택적으로 형성하고, 필요한 경우 상기 레지스트층(204)을 마스크로서 이용하여 선택적으로 제거해서 트렌치의 형태의 오목부(215,216)를 생성한다.
상기 오목부(216)는 오목부(215)보다 넓은 트렌치이다. 그 후, 제29도(b)에 나타낸 바와 같이 오목부(215,216)를 포함하는 디바이스의 전표면에 걸쳐 주지의 CVD법에 의해 절연막을 형성한다. 제29도(b)에 있어서는 오목부(215,216)가 그 기판(201)속으로 깊숙이 확장되도록 반도체기판(201)을 선택적으로 제거한다. 절연막(217)은 오목부(215,216)의 깊이보다 큰 두께를 갖는다. 그리고 나서, 화학적 기계적 연마기술에 의해 절연막(217)의 표면으로 부터 연마동작이 개시되게 된다. 특히, 웨이퍼는 홀더에 의해 거꾸로 유지되어 턴테이블상을 회전하는 연마천에 대해 압착되고, 절연막(217)이 먼저 연마될 수 있도록 산화세륨의 깨끗한 입자를 함유한 연마슬러리를 계속해서 공급한다. 반대로, 웨이퍼는 똑바로 유지되거나 상부와 하부가 동시예에 연마될 수 있도록 웨이퍼 캐리어에 격납되게 된다. 폴리실리콘막인 도전막(203)은 연마속도를 지연시키는 스톱퍼층으로서 기능하기 때문에, 디바이스의 전표면이 완전히 평탄화되어 제29도(c)에 나타낸 바와 같이 오목부(215,216)가 사라진 것이 관찰되면 연마동작을 이 스테이지에서 중지시킬 필요가 있다.
도전막(203)으로 이용되는 물질은 반드시 폴리실리콘이 아니어도 좋고, 실리 사이드, 카본, 비결정실리콘, 질화티탄 및 형성된 막의 표면이 연마동작에 대한 스톱퍼로서 기능하면 이들 물질 중 어느 다층구조 등과 같은 물질을 포함하는 물질의 군으로부터 양자택일적으로 선택되어도 좋다.
콜로이드 실리카는 연마슬러리로 널리 이용되고 있다. 이것은 주로 어떤 상업적으로 이용 가능한 콜로이드 실리카가 10정도의 pH도를 보이는 약한 알칼리성 상태를 유지하고 있기 때문이다. 통상의 연마방법에 의하면, pH값이 그 레벨로부터 크게 쉬프트 되면 절연막에 대해 양호한 연마속도가 달성되지 않게 된다. 한편, 본 발명에 따른 상술한 모드로, 연마슬러리가 깨끗한 산화세륨 입자를 함유하고 있으면서 약 7정도의 중성pH도를 나타내면, 절연막에 대한 양호한 연마속도가 달성되게 된다. 중성 pH레벨을 보이는 연마슬러리를 사용하는 잇점중의 하나는, 스톱퍼로서 가능한 도전막이 하나 혹은 하나 이상의 얇은 구멍을 가지고 있고, 예컨대 그 아래에 알루미늄배선층과 같은 쉽게 부식되는 층이 배치되어 있으면, 부분적으로 중성의 연마슬러리가 쏟아져 내려 하층이 분해되지 않는다는 것이다.
하기 표6은 절대 및 상대적인 말로 표현된 바와 같이 연마속도의 본 발명의 목적으로 이용되는 다른 도전막의 목록을 나타낸 것이다.
상기한 표6으로부터, 특히 절연막이 산화막이면, 5.7정도의 속도 선택성을 갖는 폴리실리콘막은 산화막이 연마될 때 스톱퍼로서 기능하는 도전막으로서 적절히 이용되고 있음을 알 수 있다. 비도전막이 연마스톱퍼로서 필요하면, 5보다 큰 속도 선택성을 갖고 있는 연마슬러리의 이용이 더 바람직하지만, 2.6정도의 속도선택성을 갖는 실리콘질화막이 좋은 선택성을 제공하게 된다.
절연막으로 실리콘질화막을 이용하면, 특히 연마스톱퍼로서 연마슬러리를 이용함으로써 실리콘질화막의 속도선택성이 1이면서 폴리실리콘막의 속도선택성이 대략 2.2정도이기 때문에 양호한 선택성이 얻어지게 된다.
연마스톱퍼로서 도전막을 이용하면, 연마되어야 할 목표층의 속도선택성과 비교해서 대체로 5이상의 큰 속도선택성을 보인다.
따라서, 고려 중에 있는 타입의 반도체장치의 절연막은 열산화막이 도전막 아래에 놓여져 있으면 산화세륨을 함유한 연마슬러리를 이용하는 화학적 기계적 연마에 의해 적절히 연마 가능하다.
여기서, 본 발명에 따른 또 다른 모드가 제30도(a)내지 제30도(c)에 따라 설명되게 되는데, 이 도면은 반도체장치의 여러 가지 평탄화과정을 나타낸 것이다.
먼저, 제30도(a)를 참조하면, 지지기판(201)상에 통상의 반도체기판인 배선층(222)을 형성하고, 배선층(222)상에 폴리실리콘으로 이루어진 도전막(203)을 형성한다. 다음에, 도전층(203)상에 레지스트층(204)을 선택적으로 형성하고, 레지스트층(204)을 마스크로서 이용하여 열산화막(202)과 도전막(203)을 선택적으로 제거해서 오목부(215,216)를 형성한다. 이 오목부(216)는 오목부(215)보다 넓은 트렌치이다. 그후, 제30도(b)에 나타낸 바와 같이 오목부(215,216)를 포함하는 디바이스의 전표면에 걸쳐 절연막(217)을 주지의 CVD법에 의해 형성한다. 절연막(217)은 오목부(215,216)의 깊이보다 큰 두께를 갖는다. 이어서, 화학적 기계적 연마법에 의해 절연막(217)의 표면으로 부터 연마동작을 개시한다. 특히, 웨이퍼는 홀더에 의해 거꾸로 유지되어 턴테이블상을 회전하는 연마천에 대해 압착되고, 절연막(217)이 먼저 연마되도록 산화세륨의 깨끗한 입자를 함유한 연마슬러리를 계속해서 공급한다. 또, 그 웨이퍼는 상부와 하부가 동시에 연마될 수 있도록 똑바로 유지되거나 웨이퍼 캐리어에 격납되게 된다. 폴리실리콘막인 도전막(203)이 스크래핑속도를 지연시키는 스톱퍼층으로서 기능하기 때문에, 제30도(c)에 나타낸 바와 같이 반도체장치의 전표면이 완전히 평탄화되어 오목부(215,216)가 사라진 것이 관찰되면 연마동작을 이 스테이지에서 중지시킬 필요가 있다.
따라서, 고려 중에 있는 타입의 반도체장치의 절연막은, 열산화막이 도전막 아래에 놓여 있으면 산화세륨을 함유한 연마슬러리를 이용하는 화학적 기계적 연마에 의해 적절히 연마할 수 있다.
여기서, 본 발명의 또 다른 모드를 제31도(a) 및 제31도(b)를 참조하여 설명하기로 한다. 동 도면은 반도체장치를 평탄화하기 위한 여러 가지의 단계를 나타낸 것이다.
먼저, 제31도(a)에 따르면, 통상적으로 반도체기판인 지지기판(201)상에 많은 배선 부로 구성되는 배선층(222)을 선택적으로 형성하고, 이 배선층(222)상에 상기 절연막(223)과 도전막(224)을 연속적으로 형성한다. 다음에, 절연막(223)과 도전층(224)을 연속적으로 형성한다. 다음에, 절연막(223)과 도전층(224)을 선택적으로 제거해서 오목부(225)를 생성하고, 배선층(222)을 노출시킨다. 이어서, 도전막(224)과 오목부(22)의 깊이보다 큰 두께로 노출된 배선층(222)상에 알루미늄배선층(225)을 형성한다.
그리고 나서, 화학적 기계적 연마법을 이용해서 배선층(226)의 표면으로 부터 연마동작을 개시한다. 특히, 그 웨이퍼는 홀더에 의해 거꾸로 유지되어 턴테이블상을 회전하는 연마천에 대해 압착되고, 배선층(226)이 먼저 연마될 수 있도록 산화세륨의 깨끗한 입자를 함유한 연마슬러리를 계속해서 공급한다. 또, 그 웨이퍼는 상부 및 하부가 동시에 연마될 수 있도록 똑바로 유지되거나 웨이퍼 캐리어에 격납되게 된다. 도전막(224)이 연마속도를 지연시키는 스톱퍼층으로서 기능하기 때문에, 제31도(b)에 나타낸 바와 같이 디바이스의 전표면이 완전히 평탄화되어 그 오목부가 없어지거나 배선층(226)이 오목부(225)에만 남아 있는 것이 관찰되면 이 스테이지에서 연마동작을 중지시킬 필요가 있다.
도전층(224)은 스톱퍼로서 효과적으로 기능하도록 폴리실리콘으로 적절히 이루어져 있다. 디바이스가 싱기 모드로 연마되어 있으면 스톱퍼층으로서 기능하도록 절연막(223)상에 도전층(224)을 형성하는데, 절연막(222)의 표면이 스톱퍼로서 연마동작기능을 한다면 그리고 도전층(224)을 이용하지 않아도 좋다.
배선층이 화학적 기계적으로 상술한 모드로 연마될 수 있음에 주목해야 한다.
제32도(a)내지 제32도(c)는 반도체장치를 평탄화하기 위한 다른 단계를 나타낸 것으로, 동 도면을 참조하여 본 발명에 따른 다른 모드를 설명한다.
먼저, 제32도(a)를 참조하면, 반도체기판(201)상에 예컨대 반도체 다결정실리콘층, 캐패시터 및 전극과 같은 많은 소자를 포함하는 많은 볼록부(231)를 통상적으로 형성하고 나서, 평탄한 표면을 형성하기 위해 제1절연막(232)을 패터닝한 볼록부(231)를 형성한다. 그후, 제1절연막(232)상에 배선층(234)을 선택적으로 형성하고 나서, 배선층(234)이 형성되어 있는 영역을 포함하는 제1절연막(232)의 전표면에 걸쳐 제2절연막으로 변형되어야 할 비결정실리콘층을 퇴적형성한다. 다음에, 빌결정실리콘층(233a)상에 제3절연막(235)을 적어도 배선층보다 높은 높이로 형성한다. 이어서, 그 장치를 제3절연막(235)의 표면으로 부터 화학적 기계적으로 연마한다. 특히, 웨이퍼는 홀더에 의해 거꾸로 유지되어 턴테이플상을 회전하는 연마천에 대해 압착되고, 제3절연막(235)이 먼저 연마되도록 산화세륨의 깨끗한 입자를 함유한 연마슬러리를 계속해서 공급한다. 또한, 그 웨이퍼가 똑바로 선 상태로 유지되거나 혹은 상부 및 하부가 동시에 연마되도록 웨이퍼가 놓여지게 된다. 제32도(b)에 나타낸 바와 같이, 제2절연막으로 변형되어야 할 비결정실리콘막(233a)은, 그 층(233a)과 제3절연막(235)이 완전히 평탄화될 수 있도록 연마되는 곳에서 속도를 지연시키기 위한 스톱퍼층으로서 기능한다. 비결정실리콘층(233a)은 도전성이 있기 때문에, 제32도(c)에 나타낸 바와 같이 연마동작후에 산화되어 제2절연막(233)으로 변환된다.
비결정실리콘은 400。C이하의 온도에서 막의 형태를 취할 수 있게 되는데, 이는 알루미늄배선층(234)이 상기의 동작모드에 있어서 제2절연막(233) 아래에 놓여 있더라도, 비결정실리콘막은 그 자체의 형태를 유지할 수 있다는 것을 의미한다. 따라서, 특히 본 발명에 따른 이 모드는 800。C근처의 높은 온도에서 형성될 필요가 있는 폴리실리콘막이 사용되지 않는 상황에서 다층구조를 생성하는데 적당한 것이다. 배선층(234)상에 어떠한 기술적인 어려움 없이 스톱퍼층으로서 제2절연막(233)을 형성할 수 있다.
또 상술한 동작모드는, 폴리실리콘배선 및/또는 전극이 그 자체로 전체의 제조공정의 간략화를 위하여 스톱퍼로서 기능하기 때문에, 그러한 경우라면 폴리Si배선 및/또는 전극이 평탄화될 필요가 있는, 특히 배선층(234)의 위치에서 이용되고 있는 다층 환경에서보다 다른 환경에서 이롭게 이용되게 된다.
상술한 반도체장치의 평탄용 동작모드중 어떤 것은 에치(etching)혹은 리플로우(reflow)를 포함하고 있지 않기 때문에, 그 장치는 표면상의 오목부 및 볼록부의 크기에 관계없이 완전히 평탄화 될 수 있다. 더욱이, 산화세륨을 함유하고 있는 중성연마제를 이용하고 있기 때문에, 연마되고 있는 층의 하층은, 슬러리에 의해 접촉되어 있다면 부식될 염려가 없으므로, 그 장치는 완전히 평탄화 될 때까지 돌출된 영역으로부터 안전하게 연마될 수 있다.
더욱이, 본 발명의 방법의 경우, 연마동작이 제어방식으로 바람직하게 중지될 필요가 있는 어떠한 레벨에서 전형적으로 절연막으로 이루어진 스톱퍼층을 형성함으로써 반도체장치의 표면을 정교하게 연마할 수 있다. 따라서, 그 장치는 원래 계속적인 패티닝동작이 잘 이루어질 수 있도록 그 표면에 많은 볼록부 및 오목부가 동반되어 있더라도, 완전히 평탄화되게 된다. 특히, 그 디바이스가 이어지는 단계에서 배선패터닝동작을 받으면, 그 디바이스의 표면상의 돌기부에 기인해서 광학적으로 노출되는 동안 광학시스템의 초점깊이의 차이로 인해 얇은 배선이 생설될 염려가 완전히 없어지게 된다. 특히, 스톱퍼층으로서 그 장치의 전극상에 바로 절연막을 배설함으로써, 그 디바이스는 전극이 오늘날 볼 수 있는 것보다 미래에 예측되는 것으로 심지어 더 복잡한 구조에 의해 둘러 쌓여 있다면 그 디바이스상에 다음의 공정동작이 가해진다는 가능성 있는 역효과에 대해 보호받지 못하게 된다. 다음에, 계속적으로 층간절연막을 형성하는 동작뿐만 아니라 층간배선동작을 큰 집적도이고, 미래에는 크기가 줄어들면서 전에 어떠한 필요조건으로 편의를 도모했던 것보다 더 적절하고 정교한 방법으로 수행한다.
더욱이, 절연막의 연마뿐만 아니라 소자의 배선동작에도 본 발명의 방법을 적용할 수 있기 때문에, 본 발명의 적용범위를 확대시킬 수 있다.
따라서, 본 발명의 방법은 가격을 저하시킬 수 있고, 반도체장치의 제조수율을 높일 수 있다.
또한 본 발명의 방법은, 도전성 폴리실리콘막으로 반도체장치의 스톱퍼층을 선택할 수 있다는 면에서 잇점이 있고, 고저항 비결정실리콘막은 다양한 실리사이드재료막이다. 상술한 실시예에서 알 수 있는 바와 같이, 본 발명의 방법은 반도체장치의 제조분야에 있어서 고수율과 향상된 신뢰성을 얻기 위한 돌출부 및 오목부의 크기에 관계없이 중립환경에서 반도체장치의 평탄화를 가능하게 한다.
제33도(a)내지 제33도(j)는 반도체장치의 층간절연막을 평탄화하기 위한 또 다른 단계를 나타낸 것으로, 이하 동도면을 참조하여 본 발명에 따른 또 다른 모드를 설명한다.
먼저, 제33도(a)를 참조하면, 반도체소자가 형성되어 있는(도시되지 않음) 반도체기판(201)의 표면상에 SiO막(202)을 1μm의 두께로 형성한다. 다음에, 상기 SiO막(202)상에 500μm의 두께를 갖는 폴리Si막(203)을 형성한다.
그후, 제33도(b)에 나타낸 바와 같이 폴리Si배선막(203)상에 타게트로서 흑연판을 사용하는 직류마그네트론 스퍼터링에 의해 아르곤 분위기 중에서 100nm의 두께를 갖는 탄소막을 스톱퍼층으로 형성한다. 4mTorr의 압력, 3.5W/cm 의 전원공급율 및 40SCCM의 아르곤유동율을 포함하는 상태 하에서 탄소막(244)을 형성한다. X선회절에 의한 탄소막(244)의 재료를 검사하기 위한 실시예에 있어서, 이 막이 비결정 혹은 정교한 결정임을 알 수 있다. 그 막의 특정한 저항성은 4가지의 특정한 방법으로 측정된 결과 0.75Ωcm이다.
그리고 나서, 제33도(c)에 나타낸 바와 같이 포토레지스트가 포토레지스트층(감광성 수지 ; 245)을 형성하기 위해 1.5μm의 두께로 탄소막에 적층된다. 계속해서, 포토레지스트(245)는 그 위에 위치된 마스크패턴(도시되지 않음)과 더불어 광에 노출된 후, 탄소막(24)에 노출된 영역을 제거하고, 포토레지스트패턴(245)을 생성하기 위해 현상동작을 받는다.
다음에, 탄소막(244)상에 산소가스 및 제33도(d)에 도시된 마스크로서 포토레지스트패턴(245)을 이용하여 반응성 이온에칭법에 의해 패터닝동작을 수행한다.
이어서, 제33도(e)에 나타낸 바와 같이 폴리Si배선막(203)상에 이 때에는 메탄가스를 사용하는 RIE법에 의해 또 다른 패터닝동작을 수행한다.
이어서, 제33도(f)에 나타낸 바와 같이 CF와 O의 가스성 혼합물에 마이크로파를 방사하는 포토레지스트패턴(245)을 다운플로우형 애쉬어에 의해 제거한다. 그 후, 제33도(g)에 나타낸 바와 같이 그 장치의 전표면에 걸쳐 1μm두께의 SiO막(246)을 층간절연막으로서 형성한다. SiO막(246)의 표면이 돌출 되어 있거나 폴리Si배선막(203)의 프로파일을 반사시키는데 평탄하지 않음을 알 수 있다. 바꾸어 말하면, 상기 폴리Si배선막(203)의 대응하는 배선소자 상에 위치된 SiO막(246)의 두 인접한 지역 사이에 홈이 형성되어 있다. 연마동작의 다음 단계에서 그 디바이스의 표면상의 굴곡부는 평탄화를 위해 제거될 필요가 있다.
이제, SiO막(246)을 연마하여 평탄화하고 있다, 제33도(h)는 평탄화된 때의 반도체장치의 단면을 나타낸 것으로, 전형적으로 제3도에 개략적으로 나타낸 바와 같은 장치를 이용해서 연마 및 평탄화동작을 수행한다.
제3도를 참조하면, 연마슬러리는 연마슬러리 공급파이프(503)를 따라 턴테이블(100) 표면의 중앙으로 공급된다. 이 턴테이블은 약 100rpm의 회전수로 회전한다. 연마천(504)은 턴테이블(502)의 표면에 고정되어 웨이퍼(1)와 접촉하게 되는데, 이 웨이퍼(1)는 약 100rpm의 회전수로 회전하고 있는 고정장치(501)에 의해 인가된 약 40kgf의 부하로 압착되게 된다.
연마슬러리는, 웨이퍼에 80nm의 직경을 갖는 SiO입자를 뿌림으로써 준비된 수성의 서스펜션이다. 이 서스펜션은 20wt%정도로 SiO입자를 함유하고 있고, 필요할 때마다 수산화나트륨을 적절히 첨가함으로써 그 수소이온농도를 계속해서 pH12.0으로 유지하고 있다.
상기와 동일한 파라미터를 가지고 샘플 웨이퍼상에 실시된 실험예에 있어서, 상술한 연마동작후에 SiO막(246)의 표면과 탄소막(244)의 표면이 제33도(h)에 나타낸 바와 같이 거의 완전히 평탄화되어 있음을 알 수 있다. 또한, 제33도(h)에 나타낸 바와 같이 탄소층(244) 아래의 폴리실리콘배선층(203)이 6인치 웨이퍼상의 한 지점에서는 연마되지 않고, 탄소막(244)으로 완전히 피복되어 있음을 알 수 있다. 연마동작이 종료된 때, 배선층(203)상에 탄소막(244)이 적어도 부분적으로 잔류되어 있음을 알 수 있다.
그후, 탄소막(244)은 제33도(i)와 같은 단면을 보이기 위해 배럴형 탄소 플라즈마 애쉬어에 의해 제거된다. 계속해서, 제33도(j)에 나타낸 바와 같은 층간절연막으로 1μm두께의 평탄한 SiO막(247)을 형성하는데, 제9도(c)에 나타낸 종래의 층간절연막과는 달리 제33도(i)의 단계에서 제거된 탄소막(244)의 두께와 일치하는 깊이의 얇은 오목부가 보이더라도, SiO층간절연막(247)의 표면은 그 웨이퍼의 전 영역에 걸쳐 평탄하다는 것을 제33도(j)로부터 알 수 있다.
본 발명에 따른 상술한 모드가 연마동작의 개시에 앞서 폴리Si막(203)상에 스톱퍼층으로서 탄소막(244)을 형성하는 단계로 구성된다는 사실은, 한편으로는 연마되어야 할 대상으로 되는 폴리Si막(203)과 SiO막(246), 다른 한편으로는 이들 막에 대한 연마동작을 그 탄소막(244)이 부분적으로 제위치에 남아있는 때 종료하도록 스톱퍼층으로서 기능하는 탄소막(244)에 대해 큰 연마속도를 얻을 수 있게 한다. 따라서, 웨이퍼의 전표면에 걸쳐 SiO층간절연막(247)을 실질적으로 평탄화할 수 있다.
이어, 제34도(a)내지 제34도(i)는 박막반도체장치의 실리콘막을 얇게 하고, 평탄화하는 다른 단계를 나타낸 것으로, 동도면을 참조하여 본 발명의 또 다른 모드를 설명하기로 한다.
먼저, 제34도(a)를 참조하면, 실리콘기판(201)상에 80nm두께의 SiO막(202)을 형성한다.
다음에, 제34도(b)에 나타낸 바와 같이 800。C로 가열해서 SiO막(202)을 그 사이에 두고 또 다른 실리콘기판(251)을 제1실리콘기판(201)상에 적층한다.
그 후, 제34도(c)에 나타낸 바와 같이 SiO막(202)의 표면에 도달할 때까지 제2실리콘기판(251)을 매개로 개구를 형성한다.
계속해서, 제34도(d)에 나타낸 바와 같이 타게트로 흑연판을 이용하여 아르곤분위기중에서 직류마그네트론 스퍼터링법에 의해 100nm의 두께로 실리콘기판(201)의 전표면에 걸쳐 탄소막(244)을 형성한다.
이어서, 제34도(e)에 나타낸 바와 같이 포토레지스트층(감광성 수지 ; 245)을 1.5μm의 두께로 형성하기 위해 상기 탄소막(244)의 표면에 포토레지스트를 적중하고 나서 그 위에 위치된 마스크패턴(도시되지 않음)과 더불어 노광 시킨 후 탄소막(244)의 노출된 영역을 제거하고, 실리콘기판(251)을 매개로 형성된 개구에 의해 규정된 포토레지스트패턴(245)을 생성하기 위해 현상동작을 가한다.
그리고 나서, 탄소막(244)상에 O가스와 제34도(f)에 나타낸 마스크로서 포토레지스트패턴(245)을 이용하는 RIE법에 의해 패터닝한다. 다음에, 제34도(g)에 나타낸 바와 같이 CF와 O의 가스성 혼합물에 마이크로파를 방사해서 포토레지스트패턴(245)을 다운플로우형 애쉬어에 의해 제거한다.
계속해서, 실리콘기판(251)을 연마해서 평탄화한다. 제35도(h)는 평탄화된 때의 그 장치의 단면을 나타낸 것으로, 전형적으로 제3도의 개략적으로 나타낸 바와 같은 장치를 이용해서 연마와 평탄동작을 수행한다. 연마슬러리는 물에 80nm의 직경을 갖는 SiO입자를 흩뿌림으로써 준비된 수성의 서스펜션이다. 그 서스펜션은 SiO입자를 20wt%정도로 함유하고 있고, 그 수소이온농도는 필요할 때마다 적절히 수산화나트륨을 첨가함으로써 계속해서 pH12.0으로 유지된다.
샘플 장치로 실시된 실험에 있어서, 실리콘기판(251)의 표면이 상술한 연마동작후에, 제34도(h)에 나타낸 바와 같이 완전히 평탄화되어 있음을 알 수 있다. 또한, 탄소층(244) 아래의 SiO막(202)이 6인치 웨이퍼상의 한 지점에서 연마되지 않고, 탄소막(244)으로 완전히 피복되어 있음을 알 수 있다. 탄소막(244)은 실리콘기판(23)의 연마동작이 종료된 때, 적어도 부분적으로 SiO막(202)상에 남겨짐을 알 수 있다.
그후, 배럴형 산소플라즈마 에쉬어로 탄소막(244)을 제거해서 실리콘을 얇게 하는 동작을 종료하고, 얇은 반도체장치를 실현한다.
본 발명에 따른 상술한 모드가 실리콘기판(251)상에 탄소막(244)을 형성하고, 연마동작 개시에 앞서 스톱퍼층으로서 SiO막(202)을 형성하는 단계를 포함한다는 사실은, 이들 막의 연마동작을 탄소막(244)이 부분적으로 잔류할 때 종료하도록 연마대상인 실리콘기판(251)과 스톱퍼층으로서 기능하는 탄소막(244)에 대해 큰 연마속도를 제공할 수 있게 한다. 따라서, 얇은 반도체장치를 제조하는 공정에 있어서는 실리콘을 얇게 하는 동작은 고정밀도의 레벨로 수행할 수 있게 된다.
하기 표7은 다른 연마슬러리를 이용할 때, 대상막 혹은 연마되어야 할 층에 대한 연마속도를 나타낸 것이다.
SiO막과 Si막을 각각 본 발명의 방법에 따른 제1 및 제2모드의 연마되지 않아야 할 막으로서 이용하고, 포함된 연마슬러리는 80nm의 평균직경을 가지며, 필요하다면 수산화나트륨을 첨가함으로써 pH12.0을 유지하는 SiO입자를 뿌림으로써 준비된 수성의 서스펜션이기 때문에, 본 발명은 이에 한정되지 않고, 목표막이 탄소막에 대하여 연마속도의 항으로 충분히 큰 선택성을 갖는다면 다른 물질을 목표막으로 이용해도 좋음을 알 수 있다. 더욱이, 이용될 연마슬러리는 다른 적절한 재료의 입자를 함유하고 있고, 12.0보다 적절한 다른 pH레벨을 나타내는 다른 형태이어도 좋다. 예컨대, 연마슬러리에 산화세륨 서스펜션을 적절히 이용해도 좋다.
상술한 바와 같이, 본 발명에 따른 반도체장치의 연마방법이 연마동작의 개시에 앞서 연마에 대해 저항성이 있는 탄소막을 스톱퍼층으로서 형성하는 단계를 포함한다는 사실은, 연마될 목표막과 스톱퍼층에 대한 연마속도의 항으로 큰 선택성을 제공할 수 있기 때문에, 정교한 제어 하에 연마동작을 유지할 수 있다. 더욱이, 탄소막이 여러 가지의 화학물질에 대해 저항성이 있기 때문에, 특히 포함된 연마슬러리의 형태에 관계없이 이용할 수 있다.
따라서 본 발명의 방법으로, 적어도 목표막 하층의 일부, 목표막 내부 및 목표막의 상층 혹은 대상에 인접한 영역 상에 스톱퍼층으로서 탄소막을 형성함으로써, 연마될 목표막과 스톱퍼층에 대한 연마속도의 항으로 큰 선택성을 가지고 반도체장치의 연마동작을 엄격한 제어하에서 수행할 수 있다. 따라서, 그러한 장치로, 화학적인 불안정성과 반도체장치 재조시의 다른 알려진 방해물을 효과적으로 제거할 수 있게 된다.
이하, 본 발명에 따른 연마장치의 바람직한 실시예를 제35도를 참조해서 상세히 설명하기로 한다.
제35도는 본 발명의 실시예에 따른 연마장치의 개략도를 나타낸 것으로, 턴테이블(504)의 상부표면에 연마천(504)을 부착하고, 연마천 공급파이프(503)에 의해 연마천의 중앙부로 연마슬러리를 공급한다.
연마슬러리는 1wt%정도로 산화세륨입자를 함유한 수성의 서스펜션이다.
연마될 웨이퍼(201)는 15mm의 지름을 가지고 있고, 고정장치(501)에 의해 유지되어 있다. 상기 웨이퍼(201)는 CVD법에 의해 형성된 1μm두께의 SiO막(도시되지 않음)표면상으로 이송된다.
텐테이블(502)은 전기모터(511)에 의해 회전되고, 이 모터(511)를 매개로 전류의 흐름을 측정하기 위해 암페어미터(513)에 접속되어 있다. 이암페어미터(513)에 의해 측정된 전류는 연산부(541)에서 일의 양으로 변환되고, 그 축적된 일의 양이 소정의 값에 도달하면 연마동작을 종료시키는 신호를 발생한다.
제36도는 연마시간으로 웨이퍼의 연마속도의 변화와 연마시간으로 모터를 매개로 흐르는 전류사이의 관계를 나타낸 그래프이고, 제18도는 연마시간동안의 연마속도 사이의 특성곡선을 나타낸 그래프이다.
제36도에 나타낸 바와 같이, 웨이퍼의 연마속도는 일반적으로 시간이 지남에 따라 증가하지만, 관측결과 30%까지의 변화를 보이고 있다. 전기모터를 매개로 흐르는 전류는 연마속도의 작용으로 변화하고 있음을 알 수 있다.
제37도는 전기모터를 매개로 흐르는 전류와 웨이퍼의 연마속도 사이의 관계를 나타낸 그래프이다.
동도면에 있어서, 전기 모터를 매개로 하여 흐르는 전류는 웨이퍼 연마속도에 정비례함을 알 수 있다. 따라서, 어느 순간에서의 연마속도는 전기모터를 매개로 흐르는 전류를 독출함으로써 결정할 수 있고, 그 순간에 한 연마량은 시간으로 연마속도를 적분함으로써 얻을 수 있다.
제38도는 연마될 목표층과 연마슬러리를 지지하는 표면판 사이의 마찰을 나타낸 것으로, 전기모터를 매개로 흐르는 전류를 변화시킴으로써 얻어진 그래프이다.
제38도로부터 명백히 알 수 있는 바와 같이, 연마될 목표층과 연마슬러리를 지지하는 표면판 사이의 마찰은 목표층의 연마속도에 비례하고 있다.
제39도는 목표층의 연마속도와 턴테이블(502)의 회전속도 및 고정장치(501)사이의 관계를 나타낸 그래프이다.
동도면에 있어서, 목표층의 연마속도는 턴테이블(502)과 고정장치(501)의 회전속도에 비례하고 있음을 알 수 있다.
쉽게 알 수 있는 바와 같이, 연마되는 타게트 층의 범위가 연마동작에 대한 소모된 시간에 비례한다는 것이 본 발명의 발명자에 의해 제안된 실험으로 증명되고 있다.
다음에, 목표층과 연마슬러리를 지지하는 표면판 사이에 작용하는 일의 양은 연마될 목표층의 양에 비례하고, 이것은 시간에 대해 목표층의 연마속도를 적분함으로써 얻어질 수 있음을 알 수 있다. 일의 양은 턴테이블(502)과 고정장치(501)의 상대회전속도에 제38도의 마찰을 곱하고, 그 결과를 시간에 대해서 적분함으로써 얻을 수 있다.
실질적으로, 0.60μm두께의 SiO막인 목표층과 연마슬러리를 지지하는 턴테이블 사이에 작용하는 일의 양은 45,000J로 설정되고, 총 120개의 웨이퍼를 연마하는 실험에 있어서 그 웨이퍼는 5%이하의 분포를 보이고 있으며, 0.59μm과 0.62μm사이의 양으로 연마되게 된다. 플루오르를 함유한 SiO막과 붕소 및 인을 함유한 것을 연마하는 다른 실험에 있어서, 상기 실시예와 유사한 결과가 얻어지고 있다. 이 실시예에서 두드러진 것은 붕소 및 인을 함유한 SiO막이 상기 실험예보다 약 30%정도 큰 연마속도를 보이고 있다는 것이다.
상기의 실험에 있어서, 연마되는 실리콘산화막의 범위는 목표층 혹은 SiO막이고, 산화세륨으로 되어 있으며, 작용하는 일의 양이 소정 값과 일치할 때 연마동작이 종료되는 연마슬러리를 지지하는 표면판 사이에 작용하는 일의 양을 계산함으로써 정교하게 제어할 수 있다.
상기 실험에 있어서, 목표막은 SiO막이고, 연마슬러리는 산화세륨으로 되어 있는데, 이들은 다른 적절한 막 및 연마슬러리로 교체해도 좋다.
더욱이, 제35도에 나타낸 것과 다른 구성으로 되어 있는 연마장치를 이용해도 좋다.
목표층을 구성하는 SiO막에 의해 작용된 일과 산화세륨의 연마슬러리를 지지하는 표면판 및 상기 실시예에서의 목표층의 연마속도간의 비례관계가 관측되는데, 그러한 직접적인 비례관계는 목표층과 이 연마속도에 따라 하나씩 유지되어 있는 연마슬러리를 지지하는 표면판 간의 마찰열 때문에, 연마시간동안의 작용된 일의 양을 반드시 계산할 필요는 없다.
상술한 바와 같이, 목표층과 연마슬러리를 지지하는 표면판 사이의 마찰이 목표층의 연마속도에 비례하지 않으면, 목표층의 연마속도는 목표층과 연마슬러리를 지지하는 표면판 혹은 전기 모터를 통하여 흐르는 전류와 목표층의 연마속도 사이에 일대일 대응이 관측되는 한 모터를 통하여 흐르는 전류를 독출해서 결정할 수 있다.
따라서, 본 발명에 따른 반도체기판상에 형성된 목표층을 평탄화 및 연마하기 위한 연마장치에 따르면, 측정된 마찰로부터 목표층의 연마속도를 계산하고, 시간에 대해서 연마속도를 적분해서 연마동작중에 목표층과 연마슬러리를 지지하는 턴테이블의 표면 사이의 마찰을 측정함으로써, 결정된 연마량에 기초하여 연마될 목표층의 범위를 정교하게 제어할 수 있다.
이하, 제40도 내지 제43도를 참조해서 본 발명에 따른 또 다른 실시예를 상세히 설명한다.
제40도는 본 발명에 따른 연마장치의 개략적인 사시도를 나타낸 것으로, 그 상부에 연마천이나 연마평면(504)이 설치되어 있고, 연마슬러리(505)를 이용하여 그 위에 배치된 반도체장치를 연마하는 턴테이블(502)을 구비하고 있다. 턴테이블(502)을 회전시키기 위한 샤프트(517, 518)와 웨이퍼 고정장치(501)는 신뢰성 있게 시프터의 디스토션을 검출하기 위해 디스토션 센서(551,552) 혹은 디스토션 게이지를 각각 장착하고 있다. 또한 시프터(517,518)는 벨트(519,520)에 의해 구동모터(511,512)에 각각 접속되어 있다.
구동모터(511,512)에 의해 발생된 구동력은 연마평면(504)과 웨이퍼(201)사이의 마찰을 일으키는데, 각 시프터(517,518)에서 디스토션을 일으키는 상기 마찰을 검출해서 연결된 디스토션 센서에 의해 전기신호로 변환하다. 제41도의 그래프에 나타낸 바와 같이, 연마동작의 부하와 샤프트의 디스토션이나 디스토션을 나타내는 전기신호 사이의 관계는 선형적으로 표현된다. 즉, 디스토션 센서로부터 변환된 전기신호는 연마평면(504)과 웨이퍼(201) 표면의 상태를 정교하게 나타낸다.
따라서, 제42도에 나타낸 바와 같이 반도체기판(201)상에 형성된 절연막(212)과 배선층(210)을 구비한 웨이퍼 표면상의 물결모양이나 울퉁불퉁함을 상기 실시예에 의해 평탄화할 때 연마될 절연막(212)의 표면영역의 사이즈를 정교하게 검출하고, 연마되는 절연막의 표면이 거의 완전하게 평탄화 될 때의 순간(instant)을 나타낸다.
상술한 실시예는 하나의 디스토션 센서만이 변형되어, 턴테이블(502)이나 웨이퍼 고정장치(501)의 측면에 배치되어 있다. 연마될 층은 반드시 절연막일 필요는 없고, 배선층이어도 좋다.
상술한 실시에는, 각각 디스토션 센서를 갖춘 실시예의 웨이퍼 고정장치(501)와 턴테이블(502)을 회전시키기 위한 샤프트(551,552)를 간단히 설치함으로써, 하기 리스트된 바와 같은 잇점을 가지고 있다.
(1) 목표층은 통상의 연마장치에서 결코 달성할 수 없었던 고정밀도의 레벨로 완전하게 평탄화 될 수 있게 된다.
(2) 상기 장치에 의해 절연막이 완전히 평탄화된 사실이 검출되면, 영향을 받기 전에 아래의 배선층의 신뢰성이 항상 보증되도록 종료할 수 있다.
(3)상기(2)와 같은 이유로 인해, 배선층은 반도체장치의 제조분야의 점증된 돌발적 사고에 대하여 보호받고 있다.
(4) 본 발명에 따른 장치를 이용한 반도체장치의 제조공정은 생산성을 높이고, 제조단가를 더 낮추기 위해 추가적인 공정을 필요로 하지 않으므로, 연마동작을 중지시키기 위해 목표층 아래에 단단한 층을 설치할 필요가 없다. 또한, 단단한 스톱퍼층이 필요하지 않다는 사실은 평탄화공정의 종료 후에 추가적인 절연막을 형성할 필요가 없다는 잇점이 뒤따르게 된다
이하, 본 발명에 따른 연마장치의 또 다른 실시예를 제44도 및 제45도를 참조해서 상세히 설명하기로 한다.
제44도는 연마장치의 실시예의 연마부를 개략적으로 나타낸 도면으로, 제1구동모터(도시되지 않음)에 의해 회전하는 턴테이블(502)을 구비하고 있다. 턴테이블(502)상에 연마천(504)이 부착되어 있고, 연마천상에 노즐공급 연마슬러리(도시하지 않음)가 배치되어 있다. 상기 연마천에 웨이퍼 고정장치(501)가 배치되어 있고, 이 웨이퍼 고정장치(501)의 저면에 샘플 웨이퍼(601)가 고정되어 있다.
상기 고장장치(501)의 저면은 턴테이블(502)의 상부표면과 마주보고 있다.
샤프트(518)의 하단은 고정장치(501)의 상부에 고정되어 회전샤프트(518)를 통하여 상기 고정장치(501)에 회전력을 전달함으로써, 제2구동모터(도시하지 않음)에 의해 고정장치(501)가 회전된다.
턴테이블(502) 및 고정장치(501)의 회전동작은 제1 및 제2모터에 의한 콘트롤러에 의해 각각 제어되고 있다.
제45도에 나타낸 바와 같이, 콘트롤러(611)는 연마조건을 설정하고, F/Fo의 연마조건을 계산하여 연마조건을 재설정한다. 먼저, 고정장치(501)의 저면에 연마되고 전형적으로 반도체 샘플웨이퍼(601)와 같은 마찰이 측정되는 물체를 고정시킨다. 상기 웨이퍼(601)는 실리콘기판과 이 실리콘기판의 표면상에 형성된 실리콘산화막을 구비하고 있다. 이 실리콘산화막은 패터닝되지 않을 만큼 큰 두께로 되어 있다.
다음에, 제1구동모터에 의해 턴테이블(502)이 회전하는 한편, 제2구동모터에 의해 고정장치(501)가 제1회전속도로 회전하는데, 이것은 마찰이 측정되는 웨이퍼(601)에 대한 연마천의 상대회전속도로서 정의된다.
그 후, 산화세륨의 수성의 서스펜션과 같은 연마슬러리(505)가 연마슬러리 공급노즐을 통하여 연마천상으로 공급된다. 이 연마천은 큰 범위로 산화세륨(15)의 수성의 서스펜션을 지탱할 수 있고, 부드럽게 그것을 방출할 수 있다. 다음에, 상기 고정장치(501)가 이동제어부(도시되지 않음)에 의해 하부로 이동함에 따라 마찰이 측정되는 샘플 웨이퍼(601)는 턴테이블(502)상에 배치된 연마천과 접촉되게 된다. 이 스테이지에서, 마찰이 측정되는 웨이퍼(601)는 제1부하를 받는다. 그 후, 턴테이블(502)의 상부표면을 따라 수평으로 고정장치(501)를 이동시켜 제1연마기간동안 마찰이 측정되는 웨이퍼(601)를 연마한다. 그 결과, 마찰이 측정되는 웨이퍼(601)는 제1부하, 제1연마기간 및 제1회전속도의 제1세트의 연마조건하에 연마되게 된다.
연마동작이 계속됨에 따라, 제1 및 제2구동모터를 통하여 흐르는 전류는 콘트롤러(611)부를 설정하는 연마조건에 따라 측정된다. 전류는 실제로 작업스테이지에서 측정되는데, 이것은 연마천이 이미 초기스테이지를 떠난 스테이지로서 정의되고, 연마천이 빠르게 연마슬러리로 칠해지므로, 급속도로 연마천과 연마동작의 대상 사이의 마찰이 상승하게 되어, 연마천과 대상간의 마찰이 적은 변화를 나타내는 안정화상태로 들어가게 된다.
이어서, 연마천과 샘플 웨이퍼(601) 혹은 연마대상간의 전류와 마찰 Fo사이의 관계가 제공되고, 따라서 마찰 Fo는 또 다른 주어진 산술동작의 세트를 수행함으로써 결정될 수 있게 된다. 즉, 전류와 연마속도간 제46도에 나타낸 바와 같은 관계가 있기 때문에, 전류로부터 연마속도를 결정할 수 있게 된다.
상술한 바와 같이, 제46도는 구동모터의 전류와 연마속도 사이의 관계를 나타낸 것으로, 표면상에 형성된 실리콘산화막을 구비한 웨이퍼(601)는 실시예의 위치에 세트되고, 상술한 바와 같은 방법으로 연마되게 된다. 다음에, 제1 및 제2구동모터를 매개로 흐르는 전류와 이 전류에 대한 웨이퍼의 연마속도가 결정된다.
상술한 바와 같이, 제46도는 구동모터의 전류와 웨이퍼의 연마속도 사이의 관계를 나타낸 것으로, 동도면의 그래프는 전류와 연마속도가 일대일 대응이라는 것을 나타내고 있다.
계속해서, 턴테이블(502)과 고정장치(501)의 회전이 정지되고, 고정장치(501)에 의해 고정되는 샘플 웨이퍼(601)는 반도체장치용 웨이퍼(602)로 교체된다. 다음에, 연마되는 웨이퍼(602)의 실리콘산화막 아래의 제2부하, 제2연마기간 및 제2회전속도를 포함하는 연마조건이 연마속도에 의해 설정된다. 그후, 턴테이블(502)과 고정장치(501)가 제1 및 제2구동모터에 의해 회전되고, 웨이퍼(602)에 제2부하를 인가하는데, 상기 웨이퍼(602)는 제2연마기간동안 연마된다.
웨이퍼의 연마동작이 종료된 후, 동일한 제2연마조건중에 연마되는 또 다른 반도체장치용 웨이퍼(601)로 교체되게 된다. 제2연마조건중에 반도체 장치용의 복수개의 동일한 웨이퍼(602)를 연마하기 위한 연마천을 주어진 시간동안 이용할 때, 턴테이블(502)과 고정장치(501)는 회전을 멈추게 된다. 이 스테이지에서, 실시예에 의해 연마된 마지막 웨이퍼(602)는 마찰이 측정되어 있는 웨이퍼(601)로 교체된다. 다음에, 턴테이블(502)과 고정장치(501)가 제1회전속도로 제1 및 제2구동모터에 의해 각각 회전되고, 제1부하가 마찰이 측정된 웨이퍼(601)에 인가되며, 그 다음에 제1연마기간동안 연마된다.
마찰이 측정된 웨이퍼(601)가 연마되는 동안, 제1 및 제2구동모터를 매개로 흐르는 전류는 제45도의 F/Fo의 산술적인 흐름을 계산함으로써 측정된 후, 마찰이 측정되는 웨이퍼(601)와 연마천간의 마찰(f)이 계산되어 F/Fo의 값이 결정된다.
F/Fo의 값이 0.9보다 크고 1.1보다 작은 때, 제45도에 나타낸 바와 같은 연마조건을 리세트하거나 콘트롤러(611)부를 재설정함으로써 제3부하, 제3연마기간 및 웨이퍼가 연마조건의 변화에 관계없이 동일한 범위로 연마될 수 있도록 제2세트의 연마조건하에서 연마속도를 다시 얻기 위하여 F/Fo의 값으로부터 제3회전속도를 포함하는 제3세트의 연마조건을 계산한다. 다음에, 턴테이블(502)과 고정장치(501)는 회전이 중지되고, 마찰이 측정된 웨이퍼(601)는 반도체장치용 웨이퍼(602)로 교체된다. 이하, 제3연마조건으로 연마장치를 동작시킨다. 즉, 턴테이블(502)과 고정장치(501)는 제3회전속도로 제1 및 제2구동모터에 의해 각각 회전되고, 제3부하가 반도체장치용 웨이퍼(602)에 인가되는데, 제3연마기간동안 이 웨이퍼(602)를 연마한다.
F/Fo의 값이 0.9 보다 작고, 1.1보다 크면, 연마천을 칠하기 위해 브러시로 연마천에 남아 있는 연마슬러리(505)를 제거하고 나서, 열화된 연마천을 완화 ,제거 및 다른 적절한 장치에 의해 리드레스한다. 연마천은 완화제에 의해 양호한 상태로 재저장될 수 있게 된다. 그후, 마찰이 측정되는 웨이퍼(601)는 제1연마조건하에서 연마되고, 제45도의 산술흐름을 계산하는 F/Fo의 값을 재차 계산한다.
F/Fo가 0.9보다 작거나 1.1보다 크면, 다음에 연마천은 다른 리드레싱동작을 받게 된다. 한편, F/Fo는 0.9와 1.1 사이이면, 제3연마조건은 연마되는 웨이퍼(601)의 범위를 계속 유지할 수 있도록 제2세트의 연마조건하에서 연마속도를 다시 얻기 위하여 제45도의 연마조건을 다시 안정화시키는 부분에 있어서 상기 F/Fo의 값으로부터 다시 안정화되게 된다. 다음에, 턴테이블(502)과 고정장치(501)의 회전이 중지되고, 마찰이 측정되는 웨이퍼(601)가 반도체장치용 웨이퍼(602)로 교체된 후, 제3세트의 연마조건으로 연마된다.
웨이퍼의 연마동작이 종료된 후, 또 다른 반도체장치용 웨이퍼(601)에 의해 교체되는데, 이 웨이퍼(601)를 연마한다. 연마전의 제2세트의 연마조건하에서 복수개의 동일한 반도체장치용 웨이퍼를 연마하기 위하여 주어진 시간동안 이용되고 있을 때, 턴테이블(502)과 고정장치(501)의 회전을 중지시킨다. 이 스테이지에서, 실시예에 의해 연마된 마지막 웨이퍼(602)를 마찰이 측정되는 웨이퍼(601)로 대체한다. 다음에, 제1연마조건으로 마찰이 측정된 웨이퍼(601)를 연마한다.
마찰이 측정된 웨이퍼(601)가 연마되고 있는 동안, 제1 및 제2구동모터를 통하여 흐르는 전류가 제45도인 산술적인 흐름을 계산하는 F/Fo에 의해 측정된 후, 이것은 연마천이 열화되어 있는 경우 결정되어 리드레싱동작을 요구하거나, 혹은 새로운 연마조건하에서 연마동작을 수행할 수 있다.
그 후, 상술한 과정이 반복되게 된다. 열화된 연마천이 리드레스된 후, F/Fo가 0,9보다 작거나 1.1보다 크면, 연마천이 자체의 유효수명이 종료되어 교체될 필요가 있다고 규정된다.
제47도는 연마천의 축적된 유효수명시간과 연마속도 사이의 관계 및 마찰이 측정된 웨이퍼(601)와 제1 및 제2구동모터를 통하여 흐르는 전류의 기능으로서의 연마천 사이의 관계를 나타낸 그래프이다. 즉, 구동모터를 통하여 흐르는 전류는 마찰이 측정된 웨이퍼(601)와 측정된 전류로부터 결정되는 연마천간의 마찰, 그 마찰로부터 계산된 웨이퍼의 연마속도, 연마천의 축적된 서비스시간에 대해 측정되게 된다.
제47도의 그래프에 있어서, 실선의 곡선은 연마천의 축적된 서비스시간과 연마된 웨이퍼로의 범위간의 관계를 나타낸 것이다. 축적된 서비스시간중 초기의 50분은, 연마천의 이용에 있어서 초기스테이지로서 정의되는 한편, 초기의 50분 후 남겨진 모든 기간은 연마천의 작업스테이지로서 정의된다.
제48도는 종래의 연마방법으로 이용된 연마천의 축적된 서비스시간과 구동모터를 통하여 흐르는 전류 및 연마천의 연마속도간의 관계를 나타낸 것이다. 제48도에 있어서, 점선의 곡선은 연마천의 축적된 서비스시간과 구동모터를 통하여 흐르는 전류간의 관계를 나타내고, 실선의 곡선은 축적된 서비스시간과 연마속도간의 관계를 나타낸 것이다.
제47도 및 제48도로부터, 연마속도는 연마천이 작업스테이지에 있어서도, 종래의 연마방법에서는 일정하게 유지될 수 없는 반면, 본 발명의 방법에서는 일단 연마천이 작업스테이지로 진입하고 나서 연마되어 있는 각 웨이퍼의 크기를 일정하게 유지할 수 있다.
상기 실시예의 제어부(611)의 산술적 흐름을 계산하는 F/Fo는 제1 및 제2전기모터를 통하여 흐르는 전류를 검출하고, 마찰이 측정되는 웨이퍼(601)와 연마천 및 검출된 전류로부터 연마천 및 F/Fo에서 Fo로부터의 연마천 사이의 마찰을 계산하기 위해 소정의 산술동작을 세트한다. 따라서, 연마천의 표면상태는 F/Fo의 얻어진 값으로부터 알 수 있다. 연마천의 표면상태가 연마동작에 바람직하지 않거나 F/Fo의 값이 0.9이하이고, 1.1보다 크면, 완화, 제거 및 다른 적절한 측정에 의해 연마천의 초킹(choking)을 필요 없게 연마슬러리(505)를 제거해서 열화된 연마천을 리드레스한다.
그리고 나서, 잠시 후에 F/Fo의 값이 리드레싱의 효과를 알기 위해 다시 결정되고, 새로운 동작상태의 설정이 새로운 표면상태와 부합될 수 있도록 설정된다. 한편, 연마천의 표면상태가 바람직하거나 혹은 F/Fo의 값이 0.9와 1.1 사이로 판단되면, 새로운 동작상태의 설정은 F/Fo의 값으로부터 바로 얻을 수 있게 된다. 결과적으로, 연마천의 표면상태가 리드레싱동작에 의해 개선되지 않으면, 그 천은 그 유효수명이 종료되었다고 판단되기 때문에, 교체할 필요가 있다. 따라서, F/Fo로부터 대상물체의 연마속도를 유지할 수 있고, 연마천의 리드레싱 및 대체타이밍을 언제나 정확히 알 수 있게 된다. 다시 말해서, 본 발명의 방법으로 본 발명에 따른 연마장치에 의해 연마된 각 반도체장치로의 범위를 항상 일정하게 유지할 수 있게 된다.
특히, 본 발명의 연마방법은 반도체장치의 연마동작이 그 장치의 연마되고 있는 층의 아래에 놓인 층이 노출되기 전에 종료될 필요가 있다.
본 발명은 상술한 실시예에 한정되지 않고 여러 가지로 변형하여 실시할 수 있고, 구동모터를 통해서 흐르는 전류와 연마속도 사이의 관계를 알고 있으면, 상술한 형태 이외에 연마슬러리와 연마대상층을 본 발명에 따른 장치와 방법에 사용할 수 있다. 예컨대, 연마슬러리로서는 콜로이드 실리카를 사용해도 좋고, 연마대상층으로는 폴리실리콘막을 사용해도 좋다.
상기 목표대상과 연마천 사이의 마찰은 구동모터를 통해서 흐르는 전류이외의 다른 수단에 의해 결정할 수 있다.
상술한 실시예에서는 연마천이 목표대상을 연마하기 위해 턴테이블(502)에 고정되어 사용되었지만, 효과적으로 연마슬러리를 유지할 수 있는 것이면, 상기 연마천은 다른 적합한 재료로 교체할 수 있다.
상술한 실시예에서는 열화된 연마천의 손질 및 교체타이밍을 결정하기 위해 제1 및 2구동모터를 통해서 흐르는 전류를 연마되고 있는 웨이퍼(601)의 마찰로서 검출하지만, 본 발명의 목적 달성과 관련하여 그러한 웨이퍼(601)는 반드시 필요한 것은 아니고, 열화된 연마천의 손질 및 교체타이밍은 반도체장치용 웨이퍼(602)가 다음에 연마될 때에 제1 및 제2구동모터를 통해서 흐르는 전류를 지속적으로 감시함으로써 결정할 수 있다.
따라서, 상술한 실시예에 의하면, 연마판과 연마대상 사이의 마찰의 제1레벨과 소정 시간이 경과한 다음에 마찰의 제2레벨을 검출하고, 상기 마찰의 제2레벨에 대한 제1레벨의 비율을 검출함으로써 각 목표대상의 연마정도를 정확하게 제어할 수 있게 된다.
마지막으로, 제49도 내지 제51도를 참조해서 본 발명의 다른 실시예를 설명한다.
제49도는 연마장치의 다른 실시예를 나타낸 도면으로, 턴테이블(502)상에는 연마판을 갖춘 연마슬러리(504)가 설치되어 있고, 상기 연마천(504)위에는 상기 연마판과는 반대쪽에 위치된 연마대상(201)을 고정시키는 고정장치(501)가 설치되어 있다. 그리고, 상기 고정장치(501)의 부근에는 유체공급노즐(503)이 설치되어 있는데, 이 유체공급노즐(503)을 통해서 연마슬러리(505)가 공급되게 된다.
상술한 바와 같이 구성된 연마장치에서는, 표면에 SiO막이 형성된 반도체 웨이퍼인 연마대상(201)을 연마될 표면이 연마천(504)의 윗면과는 반대쪽에 위치되도록 고정장치(501)의 하면에 고정시키고, 그 후 유체공급노즐(503)을 통해서 연마슬러리(예컨대 산화세륨의 수성서스펜션 ; 505)를 연마천에 공급한다. 이어, 상기 연마판을 웨이퍼 쪽으로 밀착시키고 나서 상기 웨이퍼와 마찰시키면서 이동시켜 상기 웨이퍼를 연마하게 된다.
제50도는 장기간 사용후 연마판이 열화되었을 때에 연마판을 손질하는 방법을 개략적으로 나타낸 도면이다. 연마천(504)이 소정시간동안 웨이퍼를 연마하기 위해 사용되면, 유체공급노즐(503)에 의해 표면활성제(예컨대 폴리카복실릭 에쉬드 타입 음이온 표면활성제 ; 701)를 연마천에 공급하면서 브러시(702)로 연마천의 표면을 문질러서 연마판에 뒤덮힌 잔존하는 연마슬러리(505)를 제거한다. 그 후, 표면활성제(701)를 닦아내기 위해 순수한 유체공급노즐(503)을 통해서 물(704)을 연마천(504)에 공급한다.
이후, 필요한 경우에는 상술한 처리를 반복해서 실시해도 좋다.
제51도는 연마속도에서의 시간에 따른 변화를 나타낸 도면으로, 종래의 브러시를 사용하는 방법 대신에 연마천(504)에 공급된 표면활성제(701)에 의해 열화된 연마판을 손질하므로, 잔존하는 연마슬러리(505)의 제거효과를 현저히 달성할 수 있게 된다. 따라서, 연마천(504)에 뒤덮힌 잔존하는 연마슬러리(505)를 통상의 연마천(504)의 클리닝방법에 의해 달성할 수 없는 향상된 정도로 제거함으로써, 연마판의 표면상태를 종래보다 더 연장된 시간동안 양호한 상태로 유지할 수 있게 된다.
상술한 실시예에서 이용된 열화된 연마천의 교체방법은, 표면활성제를 사용하는 수단을 구비하고 있는 한 여러 가지로 수정 및 변형하여 실시할 수 있다. 즉, 열화된 연마천의 교체방법은 표면활성제(701)이외의 다른 수단의 사용을 제한하거나 한정하지 않고, 표면활성제(701)를 제거하기 위해 순수한 물(704)을 사용해도 좋다. 또한, 열화된 연마판의 손질타이밍도 특별히 한정되지 않고, 연마대상이 장치에서 연마되고 있는 동안에 열화된 연마판을 손질해도 좋다.
또한, 본 발명에 사용된 표면활성제(701)는 폴리카복실릭 애쉬드 타입의 음이온 표면활성제에 한정되지 않고, 표면활성제의 성분으로서 하이드로필릭 그룹과 올레오필릭 그룹 및 카운터이온을 함유한 것이면 어느 것이든 적합하게 선택적으로 교체할 수 있다. 그리고 연마천(505)과 목표대상(201)도 특별히 한정되지 않는다.
[발명의 효과]
상술한 바와 같이 본 발명에 따른 연마방법 및 연마장치에 의하면, 장치의 연마판을 뒤덮은 연마슬러리를 별다른 어려움 없이 효과적으로 제거할 수 있다. 그에 따라 연마판을 양호한 상태로 유지할 수 있고, 연마슬러리가 뒤덮힌 상태로 인한 열화를 방지할 수 있으므로 연마 목표대상의 표면을 손상시킬 가능성을 저감시킬 수 있게 된다. 따라서, 장치에 의해 처리되는 목표대상의 양을 엄격하게 제어할 수 있고, 동시에 연마천의 수명연장을 확보할 수 있게 된다. 또한, 연마천의 표면상태를 꾸준히 관찰하는 능숙한 오퍼레이터에 의존하지 않고서는 열화된 연마천의 교체 타이밍을 검출할 수 있게 된다.
Claims (13)
- 반도체기판상에 절연막을 형성하는 공정과, 상기 절연막을 적어도 부분적으로 제거하기 위해 산화세륨을 함유한 연마슬러리를 사용하여 상기 절연막을 연마하는 공정을 구비하여 이루어진 것을 특징으로 한 반도체 장치의 제조방법.
- 물결모양의 표면을 갖춘 반도체기판상에 절연막을 형성하는 공정과, 상기 절연막의 표면을 평탄화하기 위해 산화세륨을 함유한 연마슬러리를 사용해서 상기 절연막을 연마하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 산화세륨을 함유한 연마슬러리는 산화세륨을 함유한 입자의 수성서스펜션인 것을 특징으로 하는 반도체장치의 제조방법.
- 제3항에 있어서, 상기 산화세륨을 함유한 연마슬러리의 입자는 최대지름이 4μm이하인 것을 특징으로 하는 반도체장치의 제조방법.
- 주원료 이외에 다른 재료를 100ppm이하의 농도로 함유한 연마슬러리를 사용하여 반도체기판상에 형성된 막을 연마 및 평탄화하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
- 제5항에 있어서, 상기 연마슬러리의 주원료가 SiO2와 H2O또는 CeO2와 H2O인 것을 특징으로 하는 반도체장치의 제조방법.
- 제5항에 있어서, 상기 연마슬러리의 주원료 이외의 다른 재료가 Na, Mg, Al, K, Ca, Ti, Cr, Fe, Ni, Zr, W, Pb, Th, U 및 이들의 화합물 중에서 선택된 것을 특징으로 하는 반도체장치의 제조방법.
- 반도체기판상에 형성되어 연마될 대상막의 물결모양 표면 위에 상기 연마될 대상막의 연마속도보다 낮은 연마속도를 갖는 스톱퍼막을 형성하는 공정과, 상기 연마될 목표막을 평탄화하기 위해 상기 스톱퍼막이 형성되어 있는 반도체기판 표면을 연마하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체 장치의 제조방법.
- 반도체기판상에 도전막을 형성하는 공정과, 상기 도전막을 선택적으로 제거해서 상기 반도체기판상에 오목부를 형성하는 공정, 상기 오목부의 깊이보다 적어도 더 큰 두께로 상기 도전막상에 절연막을 형성하는 공정 및, 상기 도전막을 스톱퍼층으로 사용하고 산화세륨을 함유한 연마슬러리를 사용하여 상기 절연막을 연마하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체 장치의 평탄화방법.
- 반도체기판상에 배선부를 선택적으로 형성하는 공정과, 상기 배선부를 지탱하는 상기 반도체기판 위에 절연막을 형성하는 공정, 상기 절연막상에 도전막을 형성하는 공정, 상기 절연막과 도전막을 선택적으로 제거하여 상기 배선부가 노출되도록 상기 반도체기판상에 오목부를 형성하는 공정, 상기 도전막상에 상기 오목부의 깊이보다 적어도 더 큰 두께로 배선재료의 층을 형성하는 공정 및, 상기 절연막과 상기 도전막을 평탄화하기 위해 상기 도전막을 스톱퍼층으로 사용하고 산화세륨을 함유한 연마슬러리를 사용하여 상기 도전막과 상기 절연막을 연마하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 평탄화방법.
- 반도체기판상에 제1절연막을 형성하는 공정과, 상기 제1절연막상에 배선부를 선택적으로 형성하는 공정, 상기 배선부상에 다음 공정에서 제2절연막으로 처리될 비정질Si막을 형성하는 공정, 상기 비정질Si막상에 상기 배선부의 두께보다 더 큰 두께로 제3절연막을 형성하는 공정, 상기 제3절연막과 상기 비정질Si막을 평탄화하기 위해 상기 비정질Si막을 스톱퍼층으로 사용하고 산화세륨을 함유한 연마슬러리를 사용하여 상기 제3절연막과 상기 비정질Si막을 연마하는 공정 및, 상기 비정질Si막을 상기 제2절연막으로 변환하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 평탄화방법.
- 제9항 또는 제10항에 있어서, 스톱퍼층으로 사용되는 상기 도전막이 폴리Si, 비정질Si, 질화티탄, 실리 사이드막 또는 탄소로 이루어진 것을 특징으로 하는 반도체장치의 평탄화방법.
- 반도체기판상에 형성된 목표층을 연마하는 반도체장치의 제조방법에 있어서, 상기목표층을 연마하는 공정 이전에 연마동작을 위한 스톱퍼층으로서 탄소막을 형성하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980001478A KR0153906B1 (ko) | 1992-05-26 | 1998-01-12 | 연마장치와 연마방법 및 반도체 웨이퍼의 평탄화장치 |
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP92-132978 | 1992-05-26 | ||
| JP13297892A JP3335667B2 (ja) | 1992-05-26 | 1992-05-26 | 半導体装置の製造方法 |
| JP92-256889 | 1992-09-25 | ||
| JP92-281194 | 1992-10-20 | ||
| JP92-319175 | 1992-11-30 | ||
| JP92-331945 | 1992-12-11 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980001478A Division KR0153906B1 (ko) | 1992-05-26 | 1998-01-12 | 연마장치와 연마방법 및 반도체 웨이퍼의 평탄화장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940006204A KR940006204A (ko) | 1994-03-23 |
| KR0153787B1 true KR0153787B1 (ko) | 1998-12-01 |
Family
ID=15093936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930009027A KR0153787B1 (ko) | 1992-05-26 | 1993-05-25 | 반도체장치의 제조방법 및 평탄화방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3335667B2 (ko) |
| KR (1) | KR0153787B1 (ko) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06216094A (ja) * | 1993-01-18 | 1994-08-05 | Mitsubishi Materials Shilicon Corp | 半導体基板の研磨方法とこれを用いた半導体基板の製造方法 |
| KR100336598B1 (ko) * | 1996-02-07 | 2002-05-16 | 이사오 우치가사키 | 산화 세륨 연마제 제조용 산화 세륨 입자 |
| US5962343A (en) * | 1996-07-30 | 1999-10-05 | Nissan Chemical Industries, Ltd. | Process for producing crystalline ceric oxide particles and abrasive |
| CN1282226C (zh) | 1996-09-30 | 2006-10-25 | 日立化成工业株式会社 | 氧化铈研磨剂以及基板的研磨方法 |
| JPH10309660A (ja) * | 1997-05-07 | 1998-11-24 | Tokuyama Corp | 仕上げ研磨剤 |
| JPH11181403A (ja) * | 1997-12-18 | 1999-07-06 | Hitachi Chem Co Ltd | 酸化セリウム研磨剤及び基板の研磨法 |
| WO2001000744A1 (fr) | 1999-06-28 | 2001-01-04 | Nissan Chemical Industries, Ltd. | Compose abrasif pour plateau en verre de disque dur |
| KR100578231B1 (ko) * | 2000-06-30 | 2006-05-12 | 주식회사 하이닉스반도체 | 다마신 게이트공정에서의 평탄화를 위한 반도체소자의제조 방법 |
| TWI256971B (en) | 2002-08-09 | 2006-06-21 | Hitachi Chemical Co Ltd | CMP abrasive and method for polishing substrate |
| JP2005203394A (ja) | 2004-01-13 | 2005-07-28 | Nec Electronics Corp | 半導体装置の製造方法 |
| EP1566420A1 (en) | 2004-01-23 | 2005-08-24 | JSR Corporation | Chemical mechanical polishing aqueous dispersion and chemical mechanical polishing method |
| JP4292117B2 (ja) | 2004-07-15 | 2009-07-08 | Ｊｓｒ株式会社 | 化学機械研磨用水系分散体及び化学機械研磨方法 |
| JP4756996B2 (ja) * | 2005-11-02 | 2011-08-24 | 三井金属鉱業株式会社 | セリウム系研摩材 |
| JP5182483B2 (ja) | 2005-12-16 | 2013-04-17 | Ｊｓｒ株式会社 | 化学機械研磨用水系分散体および化学機械研磨方法、ならびに化学機械研磨用水系分散体を調製するためのキット |
| JP2008132593A (ja) * | 2007-12-14 | 2008-06-12 | Hitachi Chem Co Ltd | 酸化セリウムスラリー、酸化セリウム研磨剤及び基板の研磨法 |
-
1992
- 1992-05-26 JP JP13297892A patent/JP3335667B2/ja not_active Expired - Lifetime
-
1993
- 1993-05-25 KR KR1019930009027A patent/KR0153787B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05326469A (ja) | 1993-12-10 |
| JP3335667B2 (ja) | 2002-10-21 |
| KR940006204A (ko) | 1994-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0153906B1 (ko) | 연마장치와 연마방법 및 반도체 웨이퍼의 평탄화장치 | |
| KR0153787B1 (ko) | 반도체장치의 제조방법 및 평탄화방법 | |
| EP0773269B1 (en) | Polishing slurry | |
| EP0777266B1 (en) | Polishing method | |
| KR100724023B1 (ko) | 반도체장치의 제조방법 | |
| US7132035B2 (en) | Methods, apparatuses, and substrate assembly structures for fabricating microelectronic components using mechanical and chemical-mechanical planarization processes | |
| USRE38029E1 (en) | Wafer polishing and endpoint detection | |
| US6417109B1 (en) | Chemical-mechanical etch (CME) method for patterned etching of a substrate surface | |
| US5968239A (en) | Polishing slurry | |
| EP1147546A1 (en) | Method to decrease dishing rate during cmp in metal semiconductor structures | |
| US20060113036A1 (en) | Computer integrated manufacturing control system for oxide chemical mechanical polishing | |
| JP2005500687A (ja) | 平面化法と電解研磨との組み合わせを使用する半導体構造物の形成 | |
| US6468136B1 (en) | Tungsten CMP with improved alignment mark integrity, reduced edge residue, and reduced retainer ring notching | |
| JP2914860B2 (ja) | 半導体装置とその製造方法および研磨方法ならびに研磨装置および研磨装置の研磨面の再生方法 | |
| US6579154B2 (en) | Dry chemical-mechanical polishing method | |
| JP2008263027A (ja) | 基板処理方法 | |
| GB2275129A (en) | Polishing method for planarizing layer on a semiconductor wafer | |
| JP3115281B2 (ja) | 半導体装置とその製造方法および研磨方法ならびに研磨装置および研磨装置の研磨面の再生方法 | |
| JP2001358104A (ja) | 研磨装置 | |
| JP3187216B2 (ja) | 半導体装置の製造方法 | |
| GB2299895A (en) | Semiconductor wafer polishing | |
| US20070235345A1 (en) | Polishing method that suppresses hillock formation | |
| JPH11265865A (ja) | 半導体装置とその製造方法および研磨方法ならびに研磨装置および研磨装置の研磨面の再生方法 | |
| Wei | Application of chemical‐mechanical polishing for planarizing of silicon nitride passivation layers used in high power III‐V laser devices | |
| Matsumoto et al. | Technology challenges for advanced Cu CMP using a new slurry free process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030701 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |