KR940006204A - 연마장치 및 반도체 웨이퍼의 평탄화방법 - Google Patents

연마장치 및 반도체 웨이퍼의 평탄화방법 Download PDF

Info

Publication number
KR940006204A
KR940006204A KR1019930009027A KR930009027A KR940006204A KR 940006204 A KR940006204 A KR 940006204A KR 1019930009027 A KR1019930009027 A KR 1019930009027A KR 930009027 A KR930009027 A KR 930009027A KR 940006204 A KR940006204 A KR 940006204A
Authority
KR
South Korea
Prior art keywords
polishing
plate
level
target object
polished
Prior art date
Application number
KR1019930009027A
Other languages
English (en)
Other versions
KR0153787B1 (ko
Inventor
마사코 고데라
히로유키 야노
아츠시 시게타
리이치로 아오카
히로미 야지마
하루오 오카노
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR940006204A publication Critical patent/KR940006204A/ko
Priority to KR1019980001478A priority Critical patent/KR0153906B1/ko
Application granted granted Critical
Publication of KR0153787B1 publication Critical patent/KR0153787B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은 연마장치 및 반도체 웨이퍼의 평탄화방법을 제공하고자 함에 그 목적이 있다.
이를 위해, 본 발명은, 반도체기판상에 도전막을 형성하는 공정과, 상기 도전막을 선택적으로 제거해서 상기 반도체기판상에 오목부에 형성하는 공정, 상기 오목부의 깊이보다 적어도 더 큰 높이로 상기 도전막상에 절연막을 형성하는 공정 및, 상기 도전막을 스톱퍼로서 사용하고 산화세륨을 함유하는 연마천을 사용하여 절연막을 연마하는 공정으로 이루어진 것을 특징으로 한다.

Description

연마장치 및 반도체 웨이퍼의 평탄화방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제19도(A)내지 제19도(F)는 본 발명의 1실시예에 따른 반도체장치의 제조방법의 각 공정에서의 반도체 구조의 단면도.

Claims (30)

  1. 반도체기판상에 절연막을 형성하는 공정과, 상기 절연막을 적어도 부분적으로 제거하기 위해 산화세륨을 함유하는 연마천를 사용하여 상기 절연막을 연마하는 공정으로 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  2. 물결모양의 표면을 갖춘 반도체기판상에 절연막을 형성하는 공정과, 상기 절연막의 표면을 평탄화하기 위해 산화세륨을 함유하는 연마천을 사용해서 상기 절연막을 연마하는 공정으로 이루어진 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 산화세륨을 함유하는 연마천는 산화세륨을 함유하는 수성 서스펜션인 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제3항에 있어서, 상기 산화세륨을 함유하는 연마천의 입자는 최대 지름이 44μm이하인 것을 특징으로 하는 반도체장치의 제조방법.
  5. 주원료 이외에 다른 재료를 100ppm이하의 농도로 함유하는 연마천를 사용하여 반도체기판상에 형성된 막을 연마 및 평탄화하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제5항에 있어서, 상기 연마천의 주원료가 SiO2와 H2O 또는 CeO2와 H2O중 어느 하나인 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제5항에 있어서, 상기 연마천의 주원료가 Na, Mg, Al, K, Ca, Ti, Cr, Fe, Ni, Zr, W, Pb, fh, U및 이들 금속의 화합물중에서 선택된 것을 특징으로 하는 반도체장치의 제조방법.
  8. 반도체기판상에 형성되어 연마될 목표막의 물결모양 표면 위에 상기 연마될 목표막의 연마속도보다 낮은 연마속도를 갖는 스톱퍼막을 형성하는 공정과, 상기 연마될 목표막을 평탄화하기 위해 상기 스톱퍼막이 형성되어 있는 반도체기관 표면을 연마하는 공정으로 이루어진 것을 특징으로 하는 반도체 장치의 제조방법.
  9. 반도체기판상에 도전막을 형성하는 공정과, 상기 도전막을 선택적으로 제거해서 상기 반도체기판상에 오목부를 형성하는 공정, 상기 오목부의 깊이보다 적어도 더 큰 높이로 상기 도전막상에 절연막을 형성하는 공정 및, 상기 도전막을 스톱퍼로서 사용하고 산화세륨을 참유하는 연마천을 사용하여 절연막을 연마하는 공정으로 이루어진 것을 특징으로 하는 반도체장치의 평탄화방법.
  10. 반도체기판상에 배선부를 선택적으로 형성하는 공정과, 상기 배선부를 지탱하는 상기 반도체기판 위에 절연막을 형성하는 공정, 상기 절연막상에 도전막을 형성하는공정, 상기 절연막과 도전막을 선택적으로 제거하여 상기 배선부가 노출되도록 상기 반도체기판상에 오목부를 형성하는 공정, 상기 도전막상에 상기 오목부의 깊이보다 적어도 더 큰 높이로 배선재료를 퇴적시키는 공정 및, 상기 절연막과 상기 도전막을 평탄화하기 위해 상기 도전막과 스톱퍼층으로 사용하고 산화세륨을 함유하는 연마천를 사용하여 상기 도전막과 상기 절연막을 연마하는 공정으로 이루어진 것을 특징으로 하는 반도체장치의 평탄화방법.
  11. 반도체기판상에 제1절연막을 형성하는 공정과, 상기 제1절연막상에 배선부를 선택적으로 형성하는 공정, 상기 배선부상에 다음 공정에서 제2절연막으로 처리될 비정질 Si막을 형성하는 공정, 상기 비정질 Si막상에 상기 배선부의 높이보다 더 큰 높이로 제3절연막을 형성하는 공정, 상기 제3절연막과 상기 비정질 Si막을 평탄화하기 위해 상기 비정질 Si막을 스톱퍼층으로 사용하고 산화세륨을 함유하는 연마천를 사용하여 상기 제3절연막과 상기 비정질 Si막을 연마하는 공정 및, 상기 비정질 Si막을 상기 제2절연막으로 변환하는 공정으로 이루어진 것을 특징으로 하는 반도체장치의 평탄화방법.
  12. 제9항 또는 제10항에 있어서, 스톱퍼로서 사용되는 상기 도전막이 폴리 Si, 비정질 Si, 질화티탄, 실리사이드막 또는 탄소로 이루어진 것을 특징으로 하는 반도체장치의 평탄화방법.
  13. 반도체장치의 기판상에 형성된 목표층을 연마하는 반도체장치의 제조방법에 있어서, 상기 목표층을 연마하는 공정 이전의 연마동작을 위한 스톱퍼로서 탄소막을 형성하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  14. 반도체장치의 기판상에 형성된 목표층을 연마하는 반도체장치의 제조방법에 있어서, 상기 목표층을 연마동작동안 연마천가 높이는 표면판 사이의 마찰을 검출하는 공정와, 상기 검출된 마찰을 기초로 상기 목표층의 연마속도를 계산하는 공정, 시간에 따라 연마속도를 적분해서 상기 목표층의 연마정도를 결정하는 공정 및, 상기 목표층의 연마정도가 소정치로 되면 연마동작을 종료함과 더불어 상기 목표층이 어느 정도 연마되었는지를 판정하기 위해 상기 마찰을 검출하는 수단의 동작도 종료하는 공정로 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  15. 반도체장치의 기판상에 형성된 목표층을 연마하는 반도체장치의 제조방법에 있어서, 상기 목표층과 연마동작동안 연마천가 놓이는 표면판 사이에서 실행된 축적된 작업량을 계산하는 공정과, 상기 축적된 작업량이 소정치에 도달되면 연마동작을 종료함과 더불어 단위시간당 실행된 작업량을 검출하고 상기 작업량을 시간에 따라 축적하는 수단의 동작도 종료하는 공정로 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  16. 제14항 또는 제15항에 있어서, 상기 단위시간당 실행된 마찰과 작업량이 상기 표면판을 구동시키기 위한 구동모터에 의해 실행된 작업량을 검출함으로써 결정되는 것을 특징으로 하는 반도체장치의 제조방법.
  17. 제16항에 있어서, 상기 구동모터가 전기모터이고, 상기 구동모터에 의해 실행된 작업량이 전기모터를 통해서 흐르는 잔류을 검출함으로써 결정되는 것을 특징으로 하는 반도체장치의 제조방법.
  18. 제14항 또는 제15항 또는 제16항 또는 제17항에 있어서, 상기 목표층이 주원료로서 SiO2를 함유하고, 상기 연마천가 주원료로서 산화세륨을 함유하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  19. 연마동작동안 반도체 웨이퍼를 연마하기 위해 상기 반도체 웨이퍼의 표면에 인가되는 부하의 절대치를 검출하는 수단을 구비하여 이루어진 것을 특징으로 하는 반도체 웨이퍼의 화학적 및 기계적 평탄화장치.
  20. 제19항에 있어서, 상기 반도체 웨이퍼에 인가되는 부하의 절대치를 검출하는 수단이 장치의 회전샤프트에서의 스트레인을 검출하는 수단인 것을 특징으로 하는 반도체 웨이퍼의 화학적 및 기계적 평탄화장치.
  21. 제19항에 있어서, 회전샤프트에서 검출된 디스토션을 전기적 신호로 변환할 수 있는 디스토션 감지기를 더 구비하여 이루어진 것을 특징으로 하는 반도체 웨이퍼 화학적 및 기계적 평탄화장치.
  22. 연마천이 설치된 턴테이블과; 상기 테이블과는 반대쪽에 위치되어 목표 1대살의 연마될 표면이 상기 연마판과 접하도록 상기 목표대상을 고정시키는 고정수단; 상기 고정수단과 상기 테이블이 소정 압력하에서 유지되고 상기 연마판과 상기 목표대상의 표면이 서로 대응해서 미끄러져 이동되어 상기 목표대상이 연마될 때에 상기 연마판과 상기 연마대상의 표면 사이에서 발생된 마찰의 제1레벨과, 소정의 시간후에 상기 연마판과 상기 연마대상의 표면 사이에서 발생된 마찰의 제2레벨을 검출하는 제수단 ; 상기 마찰의 제2레벨에 대한 제1레벨의 비율을 계산하는 산술부 및; 상기 비율을 기초로 열화된 연마판의 손칠동작을 수행하기 위한 타이밍을 결정하는 제2수단을 구비하여 이루어진 것을 특징으로 하는 연마장치.
  23. 연마판이 설치된 턴테이블과; 상기 테이블과는 반대쪽에 위치되어 목표대상의 연마될 표면이 상기 연마판과 접하도록 상기 목표대상을 고정시키는 고정수단; 상기 고정수단과 상기 테이블이 소정 압력하에서 고정되고 상기 연마판과 상기 목표대상의 표면이 서로 대응해서 미끄러져 이동되어 상기 목표대상이 연마될 때에 상기 연마판과 상기 연마대상의 표면 사이에서 발생된 마찰의 제1레벨과, 소정의 시간후에 상기 연마판과 상기 연마대상의 표면 사이에서 발생된 마찰의 제2레벨을 검출하는 제1수단; 상기 마찰의 제2레벨에 대한 제1레벨의 비율을 계산하는 산술부 및; 상기 비율을 기초로 상기 연마판을 새로운 것으로 교체하기 위한 타이밍을 결정하는 제2수단을 구비하여 이루어진 것을 특징으로 하는 연마장치.
  24. 연마판이 설치된 턴테이블과; 상기 테이블과는 반도체쪽에 위치되어 목표대상의 연마될 표면이 상기 연마판과 접하도록 상기 목표대상을 고정시키는 고정수단; 상기 고정수단과 상기 테이블이 소정 압력하에서 고정되는 상기 연마판과 상기 목표대상의 표면이 서로 대응해서 미끄러져 이동되어 상기 목표대상이 연마될 때에 상기 연마판과 상기 연마대상의 표면 사이에서 발생된 마찰의 제1레벨과, 소정의 시간후에 상기 연마판과 상기 연마대상의 표면 사이에서 발생될 마찰의 제2레벨을 검출하는 제1수단; 상기 마찰의 제2레벨에 대한 제1레벨의 비율을 계산하는 산술부; 상기 비율을 기초로 열화된 연마판의 손질동작을 수행하기 위한 타이밍을 결정하는 제2수단 및; 상기 비을을 기초로 상기 연마판을 새로운 것으로 교체하기 위한 타이밍을 결정하는 제3수단을 구비하여 이루어진 것을 특징으로 하는 연마장치.
  25. 테이블에 연마판을 설치하고 고정수단 밑에서 연마될 목표대상의 표면이 상기 연마판과 접하도록 상기 목표대상을 고정시키는 공정와; 상기 테이블과 상기 고정수단을 회전시키는 공정; 상기 고정수단과 상기 테이블이 소정 압력하에서 고정되고 상기 연마판과 상기 연마될 표면이 서로 대응해서 미끄러져 이동됨과 더불어 상기 연마판에 연마천를 공급함으로써 상기 목표대상을 연마하는 공정; 상기 연마판과 상기 연마될 표면 사이에서 발생된 마찰의 제1레벨을 검출하는 공정; 소정 시간이 경과한 다음에 상기 연마판과 상기 연마될 표면 사이에서 마찰의 제2레벨을 검출해서 마찰의 제2레벨에 대한 제1레벨의 비율을 계산하는 공정; 상기 비율을 기초로 적어도 열화된 연마판의 손질타이밍이나 상기 연마판의 교체타이밍을 결정하는 공정을 구비하여 이루어진 것을 특징으로 하는 연마방법.
  26. 연마판이 설치된 턴테이블과; 상기 테이블과는 반대쪽에 위치되어 목표 대상의 연마될 표면이 상기 연마판과 접하도록 상기 목표대상을 고정시키는 고정수단; 상기 고정수단과 상기 테이블이 소정 압력하에서 고정되는 제1동작조건에서 상긴 연마판과 상기 상기 목표대상의 표면이 서로 대응해서 미끄러져 이동되어 상기 목표대상이 연마될 때에 상기 연마판과 연마대상의 표면 사이에서 발생된 마찰의 제1레벨과, 소정의 시간후에 상기 연마판과 상기 연마대상의 표면 사이에서 발생된 마찰의 제2레벨을 검출하는 제1수단; 마찰의 제2레벨에 대한 제1레벨의 비율을 계산해서 상기 목표대상이 상기 제1동작조건하에서 연마되는 정도와 동일한 상기 목표대상의 연마정도를 달성하기 위해 상기 비율을 기초로 제2동작조건을 결정하는 산술수단을 구비하여 이루어진 것을 특징으로 하는 연마장치.
  27. 테이블에 연마판을 설치하고 고정수단 밑에서 연마될 목표대상의 표면이 상기 연마판과 접하도록 상기 목표대상을 고정시키는 공정와; 상기 테이블과 상기 고정수단을 회전시키는 공정; 상기 고정수단과 상기 테이블이 소정 압력하에서 고정되고 상기 연마판과 상기 연마될 표면이 서로 대응해서 미끄러져 이동됨과 더불어 상기 연마판에 연마천을 공급함으로써 제1동작조건하에서 상기 목표대상을 연마하는 공정; 상기 연마판과 상기 연마될 표면 사이에서 발생된 마찰의 제1레벨을 검출하는 공정; 소정 시간이 경과한 다음에 상기 연마판과 상기 연마될 표면 사이에서 마찰의 제2레벨을 검출하는 공정, 마찰의 제2레벨에 대한 제1레벨의 비율을 계산하는 공정 및; 상기 목표대상이 상기 제1동작조건하에서 연마되는 정도와 동일한 상기 목표대상의 연마정도를 달성하기 위해 상기 비율을 기초로 제2동작조건을 결정하는 공정를 구비하여 이루어진 것을 특징으로 하는 연마방법.
  28. 제26항 또는 제27항에 있어서, 상기 제1동작조건이 연마시간과 연마동작 동안의 압력 및 단위시간당 회전수중 적어도 어느 하나인 것을 특징으로 하는 연마장치 또는 연마방법.
  29. 제26항 또는 제28항에 있어서, 상기 제2동작조건이 연마시간과 연마동작 동안의 압력 및 단위시간당 회전수중 적어도 어느 하나인 것을 특징으로 하는 연마장치 또는 연마방법.
  30. 연마판에 설치된 표면판과, 테이블과는 반대쪽에 위치되어 목표대상의 연마될 표면이 상기 연마판과 접하도록 상기 목표대상을 고정시키는 고정수단을 구비하여 이루어지고, 상기 고정수단과 상기 테이블이 소정 압력하에서 고정되고 상기 연마판과 상기 목표대상의 표면이 서로 대응되게 미그러져 이동됨과 더불어 상기 연마판에 연마천가 공급되고 또한 상기 연마관에 표면활성제가 공급됨으로써 상기 연마대상이 연마되는 것을 특징으로 하는 연마장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930009027A 1992-05-26 1993-05-25 반도체장치의 제조방법 및 평탄화방법 KR0153787B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980001478A KR0153906B1 (ko) 1992-05-26 1998-01-12 연마장치와 연마방법 및 반도체 웨이퍼의 평탄화장치

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP92-132978 1992-05-26
JP13297892A JP3335667B2 (ja) 1992-05-26 1992-05-26 半導体装置の製造方法
JP92-256889 1992-09-25
JP92-281194 1992-10-20
JP92-319175 1992-11-30
JP92-331945 1992-12-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1019980001478A Division KR0153906B1 (ko) 1992-05-26 1998-01-12 연마장치와 연마방법 및 반도체 웨이퍼의 평탄화장치

Publications (2)

Publication Number Publication Date
KR940006204A true KR940006204A (ko) 1994-03-23
KR0153787B1 KR0153787B1 (ko) 1998-12-01

Family

ID=15093936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930009027A KR0153787B1 (ko) 1992-05-26 1993-05-25 반도체장치의 제조방법 및 평탄화방법

Country Status (2)

Country Link
JP (1) JP3335667B2 (ko)
KR (1) KR0153787B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216094A (ja) * 1993-01-18 1994-08-05 Mitsubishi Materials Shilicon Corp 半導体基板の研磨方法とこれを用いた半導体基板の製造方法
KR100336598B1 (ko) * 1996-02-07 2002-05-16 이사오 우치가사키 산화 세륨 연마제 제조용 산화 세륨 입자
US5962343A (en) * 1996-07-30 1999-10-05 Nissan Chemical Industries, Ltd. Process for producing crystalline ceric oxide particles and abrasive
CN1323124C (zh) 1996-09-30 2007-06-27 日立化成工业株式会社 氧化铈研磨剂以及基板的研磨方法
JPH10309660A (ja) 1997-05-07 1998-11-24 Tokuyama Corp 仕上げ研磨剤
JPH11181403A (ja) * 1997-12-18 1999-07-06 Hitachi Chem Co Ltd 酸化セリウム研磨剤及び基板の研磨法
WO2001000744A1 (fr) 1999-06-28 2001-01-04 Nissan Chemical Industries, Ltd. Compose abrasif pour plateau en verre de disque dur
KR100578231B1 (ko) * 2000-06-30 2006-05-12 주식회사 하이닉스반도체 다마신 게이트공정에서의 평탄화를 위한 반도체소자의제조 방법
TWI256971B (en) 2002-08-09 2006-06-21 Hitachi Chemical Co Ltd CMP abrasive and method for polishing substrate
JP2005203394A (ja) 2004-01-13 2005-07-28 Nec Electronics Corp 半導体装置の製造方法
EP1566420A1 (en) 2004-01-23 2005-08-24 JSR Corporation Chemical mechanical polishing aqueous dispersion and chemical mechanical polishing method
JP4292117B2 (ja) 2004-07-15 2009-07-08 Jsr株式会社 化学機械研磨用水系分散体及び化学機械研磨方法
JP4756996B2 (ja) * 2005-11-02 2011-08-24 三井金属鉱業株式会社 セリウム系研摩材
CN100565813C (zh) 2005-12-16 2009-12-02 Jsr株式会社 化学机械研磨用水系分散体和化学机械研磨方法、以及用于调制化学机械研磨用水系分散体的试剂盒
JP2008132593A (ja) * 2007-12-14 2008-06-12 Hitachi Chem Co Ltd 酸化セリウムスラリー、酸化セリウム研磨剤及び基板の研磨法

Also Published As

Publication number Publication date
JPH05326469A (ja) 1993-12-10
JP3335667B2 (ja) 2002-10-21
KR0153787B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
KR940006204A (ko) 연마장치 및 반도체 웨이퍼의 평탄화방법
KR0153906B1 (ko) 연마장치와 연마방법 및 반도체 웨이퍼의 평탄화장치
US6203413B1 (en) Apparatus and methods for conditioning polishing pads in mechanical and/or chemical-mechanical planarization of microelectronic-device substrate assemblies
US4879258A (en) Integrated circuit planarization by mechanical polishing
US5534106A (en) Apparatus for processing semiconductor wafers
US6254460B1 (en) Fixed abrasive polishing pad
US6136218A (en) Planarization fluid composition including chelating agents
US6302766B1 (en) System for cleaning a surface of a dielectric material
US6620032B2 (en) Polishing pads and planarizing machines for mechanical and/or chemical-mechanical planarization of microelectronic substrate assemblies
US8485863B2 (en) Polishing liquids for activating and/or conditioning fixed abrasive polishing pads, and associated systems and methods
US6623331B2 (en) Polishing disk with end-point detection port
JP2006179887A (ja) シリコン・オン・インシュレータ搬送ウエハのエッジ除去
US6121147A (en) Apparatus and method of detecting a polishing endpoint layer of a semiconductor wafer which includes a metallic reporting substance
JP3860528B2 (ja) 半導体装置の製造方法
KR100222186B1 (ko) 반도체장치의 제조방법 및 반도체제조장치
US8759218B2 (en) Chemical mechanical polishing process
US6074517A (en) Method and apparatus for detecting an endpoint polishing layer by transmitting infrared light signals through a semiconductor wafer
JPH08250455A (ja) 化学機械的に研磨される半導体ウェーハ面から汚染粒子を除去する方法および装置
US6645052B2 (en) Method and apparatus for controlling CMP pad surface finish
US20020086538A1 (en) Method for polishing semiconductor device
US6391779B1 (en) Planarization process
US6969306B2 (en) Apparatus for planarizing microelectronic workpieces
KR19980070998A (ko) 연마 장치, 연마 부재 및 연마 방법
US6285035B1 (en) Apparatus for detecting an endpoint polishing layer of a semiconductor wafer having a wafer carrier with independent concentric sub-carriers and associated method
JPH07221054A (ja) 研磨方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030701

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee