JPH06216094A

JPH06216094A - 半導体基板の研磨方法とこれを用いた半導体基板の製造方法

Info

Publication number: JPH06216094A
Application number: JP581993A
Authority: JP
Inventors: Shinsuke Sakai; 慎介酒井
Original assignee: Mitsubishi Materials Silicon Corp; Mitsubishi Materials Corp
Current assignee: Mitsubishi Materials Silicon Corp; Mitsubishi Materials Corp
Priority date: 1993-01-18
Filing date: 1993-01-18
Publication date: 1994-08-05

Abstract

(57)【要約】【目的】半導体と酸化膜との間の選択研磨比を利用しな
がら酸化膜を直接研磨する。【構成】シリコン基板１に対する酸化シリコン膜３の選
択研磨比が同等若しくはそれ以上に調整された酸化セリ
ウムを主成分とする研磨剤Ｔを用いて、シリコンウェー
ハの表面にパターニングされた酸化シリコン膜を直接研
磨する。さらに、この研磨面を、酸化シリコン膜に対す
るシリコン基板の選択研磨比が同等若しくはそれ以上に
調整された研磨剤を用いて研磨する。この研磨面に、他
の半導体基板を張り合わせて埋め込み絶縁層を有するＳ
ＯＩ構造の半導体基板を得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体基板の研磨方法
と半導体基板の製造方法に関し、特に埋め込み絶縁層を
有する薄膜ＳＯＩ構造基板等の接合面を研磨するにあた
り、半導体と酸化膜との選択研磨比を利用して研磨面を
平坦化する研磨方法と、この研磨方法を用いた半導体基
板の製造方法に関する。

【０００２】

【従来の技術】集積回路を形成するにあたり、この集積
回路をバルク状の半導体基板につくり込む手法に比べる
と、酸化絶縁層上に設けられた薄膜半導体層に各種素子
（デバイス）を形成する手法の方が、動作速度やα線障
害の特性などの素子特性に優れ、しかも、素子間分離の
点でも有利となる。

【０００３】この種の半導体基板は、ＳＯＩ（シリコン
・オン・インシュレータ）と称されているが、かかるＳ
ＯＩ構造基板においては、素子を形成する活性層を薄く
すればするほど、ｐｎ接合の寄生容量を減少させ素子の
動作速度を高めることができるため、活性層の超薄膜化
が検討されている。

【０００４】ところで、薄膜ＳＯＩ構造基板を得るため
の手法として、いわゆる張り合わせ法が知られている。
図４および図５は従来の張り合わせ法によるＳＯＩ構造
基板の製造方法を示す断面図である。

【０００５】この製造方法では、まず、パターニング
（パターン２）されたシリコン基板１（以下、活性層基
板１あるいは活性層基板Ａともいう）の表面に、ＳｉＯ
₂ からなる酸化膜３を形成し（図４（ａ）参照）、この
酸化膜３上にポリシリコンからなる接合層４を形成する
（図４（ｂ）参照）。次に、この接合層４の表面をメカ
ノケミカル研磨して、平坦化したのち（図４（ｃ）参
照）、この研磨面（接合面）４ａに別のシリコン基板５
（以下、支持体基板５、あるいは支持体基板Ｂともい
う）を張り合わせ（図５（ｄ）参照）、最後に、活性層
基板１の表面を、酸化膜３が露出するまで研削および選
択研磨する（図５（ｅ）参照）。このようにしてＳＯＩ
構造基板を得ることができる。

【０００６】

【発明が解決しようとする課題】かかる従来の方法で製
造したＳＯＩ構造基板のポリシリコン層４は、パターニ
ングされた酸化膜の段差を埋めて平坦化する目的をもっ
て形成される層であって、支持体基板を張り合わせてし
まうと特別な機能を果たすことはない。したがって、従
来の張り合わせ方法では、酸化膜が段差を有している限
り、平坦な接合面４ａを得るためには、ポリシリコン層
の形成工程（図４（ｂ））は省略できなかった。

【０００７】そこで、本発明者は、シリコン基板の表面
に形成した酸化シリコン膜を直接研磨して満足する平坦
度が得られれば、ポリシリコン層の形成工程を省略する
ことができ、しかも、この研磨面に他方のシリコン基板
を張り合わせるだけで埋め込み絶縁層を有するＳＯＩ基
板を製造することができる点に着目し、酸化シリコン膜
を研磨する手法を鋭意研究・検討した結果、シリコンと
酸化膜との選択研磨比が異なる研磨剤を用いて研磨工程
を適切に構成してすれば、張り合わせに要求される平坦
度を満足し得る研磨面を得ることができることを確認
し、本発明を完成するに至った。

【０００８】本発明は、このような従来技術の問題点に
鑑みてなされたものであり、半導体と酸化膜との間の選
択研磨比を利用しながら、酸化膜を剛体定盤を用いて直
接研磨することにより、張り合わせなど手法を用いて薄
膜ＳＯＩ構造の半導体基板を得ることを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体基板の研磨方法は、半導体に対する
酸化膜の選択研磨比が同等若しくはそれ以上に調整され
た酸化セリウムを主成分とする研磨剤を用いて、半導体
基板の表面にパターニングされた酸化膜を研磨すること
を特徴としている。

【００１０】また、この研磨方法により研磨された研磨
面を、さらに、前記酸化膜に対する前記半導体の選択研
磨比が同等若しくはそれ以上に調整された研磨剤を用い
て研磨することを特徴とする半導体基板の研磨方法によ
っても上記目的を達成することができる。

【００１１】上記目的を達成するために、本発明の半導
体基板の研磨方法は、半導体に対する酸化膜の選択研磨
比が僅かに小さくなるように調整された酸化セリウムを
主成分とする研磨剤を用いて、半導体基板の表面にパタ
ーニングされた酸化膜を研磨することを特徴としてい
る。

【００１２】また、この研磨方法により研磨された研磨
面を、さらに、前記半導体に対する前記酸化膜の選択研
磨比が同等若しくはそれ以上に調整された酸化セリウム
を主成分とする研磨剤を用いて研磨することを特徴とす
る半導体基板の研磨方法によっても上記目的を達成する
ことができる。

【００１３】このようにして半導体基板の表面にパター
ニングされた酸化膜を研磨するにあたり、半導体基板の
裏面に酸化膜を予め形成しておき、これら半導体基板の
表裏面に形成された酸化膜を交互に研磨することが好ま
しい。

【００１４】さらに、このような半導体基板の研磨方法
により得られる研磨面に、他の半導体基板を張り合わせ
ることを特徴とする半導体基板の製造方法によっても上
記目的を達成することができる。

【００１５】

【作用】本発明者が探求したところによれば、研磨剤と
して酸化セリウムを用いれば、半導体基板の表面に形成
された酸化膜を直接研磨することができる。これに加え
て、酸化セリウムを主成分とする研磨剤のｐＨを適切に
構成すると、半導体と酸化膜との間の選択研磨比を調節
することができる。例えば、酸化セリウムを主成分とす
る研磨剤を中性に調整すると、シリコンと酸化シリコン
との選択研磨比が１：４となる。一方、酸化セリウムを
主成分とする研磨剤のｐＨを９〜１１に調整すると、シ
リコンと酸化シリコンとの選択研磨比が１：０．８とな
る。

【００１６】本発明の半導体基板の研磨方法では、ま
ず、半導体に対する酸化膜の選択研磨比が同等若しくは
それ以上に調整された酸化セリウムを主成分とする研磨
剤（以下、研磨剤Ｔという）、または半導体に対する酸
化膜の選択研磨比が僅かに小さくなるように調整された
酸化セリウムを主成分とする研磨剤（以下、研磨剤Ｗと
いう）の何れかの研磨剤を用いて、半導体基板の表面に
パターニングされた酸化膜を研磨する。

【００１７】これにより、酸化膜は研磨されてゆくが、
パターニングされた半導体基板が露出するまで研磨する
と、研磨剤Ｔを用いた場合には、酸化膜に比べて半導体
の研磨比率が小さいため、半導体のパターニングが研磨
ストッパーとなり、その結果、酸化膜が傾くことなく平
坦に研磨されることになる。

【００１８】一方、研磨剤Ｗを用いた場合には、酸化膜
に比べて半導体の研磨比率が大きいため、酸化膜が研磨
ストッパーとなり、その結果半導体側が僅かに深く研磨
されて酸化膜が研磨面から突出した状態で平坦に研磨さ
れることになる。

【００１９】ついで、このようにして研磨された研磨面
を、さらに別の研磨剤により研磨する。まず、前工程で
研磨剤Ｔを用いて研磨した場合には、酸化膜のパターニ
ングが凹んでいる状態であるため、酸化膜に対する半導
体の選択研磨比が同等若しくはそれ以上に調整された酸
化セリウムを主成分とする研磨剤を用いて研磨する。こ
れにより、前工程で研磨されずに研磨面から突出した半
導体だけが選択研磨され、その結果、研磨面が平坦化さ
れる。

【００２０】一方、前工程で研磨剤Ｗを用いて研磨した
場合には、半導体のパターニングが凹んでいる状態であ
るため、半導体に対する酸化膜の選択研磨比が同等若し
くはそれ以上に調整された研磨剤を用いて研磨する。こ
れにより、前工程で研磨されずに研磨面から突出した酸
化膜だけが選択研磨され、その結果、研磨面が平坦化さ
れる。

【００２１】さらに、このような研磨方法により得られ
る研磨面に、他の半導体基板を張り合わせれば、埋め込
み絶縁層を有する薄膜ＳＯＩ構造の半導体基板などを得
ることができる。

【００２２】

【実施例】本発明の半導体基板の研磨方法および半導体
基板の製造方法について、好ましい一実施例を挙げ、図
面に基づいて具体的に説明する。図１（ａ）〜図１
（ｄ）は本発明の一実施例に係る半導体基板の製造方法
を示す断面図であり、埋め込み絶縁層を有するＳＯＩ構
造のシリコンウェーハを作製する方法を一例として説明
する。

【００２３】まず、図１（ａ）に示すように、単結晶シ
リコンからなる半導体基板１（以下、活性層基板Ａ、あ
るいは活性層基板１ともいう）の片面に、フォトリソグ
ラフィ技術やエッチング技術を用いて、例えば深さが
０．１μｍの溝２を５００μｍの間隔で形成する。

【００２４】この表面を熱酸化して、厚さ０．１μｍの
ＳｉＯ₂ 膜を形成し、さらに、この熱酸化によるＳｉＯ
₂ 膜上に、ＣＶＤ法によって厚さ０．９μｍのＳｉＯ₂
膜を形成する。これら１．０μｍのＳｉＯ₂ 膜が、活性
層基板の表面層３（以下、酸化膜３または酸化シリコン
膜３ともいう）を構成するが、この酸化膜３はパターニ
ングされた活性層基板Ａの表面形状にしたがって図示す
るように段差をもった表面として形成される。

【００２５】ついで、本実施例の研磨方法では、酸化シ
リコン膜３を直接研磨する。酸化シリコン膜３の研磨に
あたっては、主成分に酸化セリウムＳｅＯ₂ を含む研磨
剤が用いられる。この研磨剤に占める酸化セリウムの固
形分（ＮＶ）については、特に限定されないが、１〜１
０％程度で使用することが好ましい。

【００２６】研磨剤のｐＨについては、ｐＨ＝７前後の
中性となるように調整するとシリコン基板と酸化シリコ
ン膜との間の選択研磨比が、Ｓｉ：ＳｉＯ₂ ＝１００：３９１≒１：４となって、酸化シリコン膜に対する研磨性能に有利であ
る（研磨剤Ｔ）。

【００２７】一方、上述した酸化セリウムを主成分とす
る研磨剤のｐＨを９〜１１に調整すればシリコン基板と
酸化シリコン膜との間の選択研磨比が、Ｓｉ：ＳｉＯ₂ ＝１００：８３となって、シリコン基板に対する酸化シリコン膜の選択
研磨比が僅かに小さくなる（研磨剤Ｗ）。

【００２８】本実施例では、酸化シリコン膜３を直接研
磨するに際し、シリコン基板１と酸化シリコン膜３との
選択研磨比の違いを利用して平坦化する工程を構成して
いる。例えば、図２（ａ）に示す状態から酸化シリコン
膜３を研磨する場合、研磨剤Ｔ（Ｓｉ：ＳｉＯ₂ ≒１：
４）を用いれば酸化シリコン膜３の研磨に対して有利で
あり、しかも、仮に研磨面が傾いた状態で研磨が進行し
たとしても、研磨剤がシリコン基板に到達するとその部
分の研磨は抑止されることになる。したがって、他の部
分の酸化シリコン膜の研磨が進行して、その結果、図１
（ｂ₂ ）に示すように、傾斜することがない平坦な研磨
面を得ることができる。

【００２９】また、研磨剤Ｗ（Ｓｉ：ＳｉＯ₂ ＝１０
０：８３）を用いて酸化シリコン膜３を直接研磨しても
よい。この場合には、研磨剤Ｔを用いた場合に比べて酸
化シリコン膜の研磨比率が多少劣るものの、図１（ｂ
₂ ）に示すように、研磨面としては傾斜することのない
平坦な面を得ることができる。

【００３０】このような研磨剤によって酸化シリコン膜
３を研磨した場合の結果を図２に示す。図２（Ａ）は、
図１（ｂ₁ ）工程、すなわち研磨剤Ｔを用いて研磨され
た後の研磨表面を表面粗度計で測定したチャートであ
り、段差が約０．１μｍとなる酸化シリコン膜の凸状態
が示されている。これに対して、図２（Ｂ）は、図１
（ｂ₂ ）工程、すなわち研磨剤Ｗを用いて研磨された後
の研磨表面を表面粗度計で測定したチャートであり、段
差が約０．１μｍとなる酸化シリコン膜の凹状態（逆に
いえば、シリコン基板の凸状態）が示されている。

【００３１】なお、これらの研磨を行う場合、研磨圧を
２００ｇ／ｃｍ² 、研磨剤とウェーハとの相対速度を７
５ｒｐｍ、研磨速度を７０ｎｍ／ｍｉｎとし、剛体定盤
を用いて研磨を行った。剛体定盤は機械的、熱的変形の
少ない平坦な、例えばセラミックなどにより構成する。
この剛体定盤の研磨面の表面に、上述した酸化セリウム
を主成分とする研磨剤を混入したホットメルトワックス
を薄く塗布してもよい。

【００３２】従来のクロス布を用いた研磨では、特に研
磨面が段差を有する場合に、弾性変形したクロス布が一
般面と同程度の研磨速度で段差の凹部まで研磨してしま
い、研磨面を平坦化することがきわめて困難であった。
しかしながら、本実施例の研磨方法では、弾性変形しな
い剛体定盤を用いているため、図１（ａ）に示すような
段差を有する研磨面であれば、まず定盤に圧接された凸
部のみが徐々に研磨されてゆくことになる。このように
して凸部と凹部との段差が徐々に小さくなってゆき、結
果的に平坦な研磨面を得ることができるのである。

【００３３】ついで、図１（ｂ₁ ）または図１（ｂ₂ ）
工程で研磨された研磨面に対し、さらに鏡面状態になる
まで研磨して張り合わせの接合面３ａを得る。この場
合、図１（ｂ₁ ）工程では、酸化シリコン膜３が表面か
ら突出しているので、シリコン基板１に対する酸化シリ
コン膜３の選択研磨比が大きい研磨剤を用いて研磨を行
う。

【００３４】シリコン基板に対する酸化シリコン膜の選
択研磨比が大きい研磨剤としては、上述した酸化セリウ
ムを主成分とする研磨剤Ｔを用いることが好ましい。こ
のようにすると、シリコン基板１が研磨ストッパーとな
るので、図１（ｃ）に示すように研磨面全体を鏡面状態
に研磨することが可能となる。

【００３５】逆に、図１（ｂ₂ ）工程では、シリコン基
板１が表面から突出しているので、酸化シリコン膜３に
対するシリコン基板１の選択研磨比が大きい研磨剤を用
いて研磨を行う。

【００３６】酸化シリコン膜に対するシリコン基板の選
択研磨比が大きい研磨剤としては、上述した研磨剤Ｗが
用いられる他、従来よりポリシリコン膜の研磨に用いら
れている高純度のシリカ微粒子や四塩化けい素を主成分
とする研磨剤を用いることもできる。

【００３７】特に、高純度のシリカ微粒子や四塩化けい
素を主成分とする研磨剤の選択研磨比は、Ｓｉ：ＳｉＯ₂ ＝１００：１〜２であるため、図１（ｂ₂ ）工程で得られたウェーハを研
磨するには最適な研磨剤といえる。このようにすると、
酸化シリコン膜３が研磨ストッパーとなるので、この場
合も図１（ｃ）に示すように研磨面全体を鏡面状態に研
磨することが可能となる。

【００３８】なお、酸化シリコン膜３とシリコン基板１
との段差をなくするために、最終の研磨工程では、研磨
剤Ｗなどのようにシリコン基板と酸化シリコン膜との選
択研磨比がほぼ同等な研磨剤を用いて研磨することが望
ましい。以上の工程によって、ＳＯＩ構造ウェーハを構
成する一方の半導体基板である活性層基板Ａを得る。

【００３９】図２（ｃ）に示す鏡面状態の接合面３ａを
得ると、次に、この接合面３ａに支持基板Ｂとなる他の
半導体基板５（以下、支持基板５ともいう）を密着さ
せ、水素結合により熱接合させて両者を張り合わせる
（図２（ｄ）参照）。

【００４０】張り合わせ強度は、例えば２００ｋｇ／ｃ
ｍ² 以上、張り合わせ温度は１１００℃とし、また、熱
膨張差によるＳＯＩウェーハのソリを防止するために、
支持基板５として活性層基板１と同一のシリコン基板を
用いることが好ましい。このようにして絶縁層３が埋め
込まれた薄膜ＳＯＩ構造ウェーハを得ることができる。

【００４１】なお、以上説明した実施例は、本発明の理
解を容易にするために記載されたものであって、本発明
を限定するために記載されたものではない。したがっ
て、上記の実施例に開示された各要素は、本発明の技術
的範囲に属する全ての設計変更や均等物をも含む趣旨で
ある。

【００４２】例えば、図１（ａ）に示す酸化膜を研磨す
るに際し、基板の反りを防止するために基板１の裏面に
も酸化膜６を形成しておき、基板の表裏に形成された酸
化膜３，６を交互に、かつ徐々に研磨することが好まし
い。図３（ａ）〜（ｅ）は、この実施例を示す断面図で
あり、例えばＣＶＤ法などでは必然的にシリコン基板１
の裏面に酸化シリコン膜６が形成されるので、この酸化
シリコン膜を利用するとよい。

【００４３】図３（ａ）に示すように、表裏に約１μｍ
の酸化シリコン膜３，６が形成されたシリコン基板１に
対し、まず、裏面の酸化シリコン膜６を例えば約０．４
μｍだけ研磨する（図３（ｂ）参照）。この研磨を施す
ことにより、シリコン基板全体の反りは図３（ｂ）の右
に示すように上に凸の状態となるが、ついで、シリコン
基板１の表面に形成された酸化シリコン膜３を略同じ厚
さだけ研磨すると、シリコン基板全体の反りは解消され
る（図３（ｃ）参照）。このようにして、略同じ厚さづ
つ表裏の酸化シリコン膜３，６を交互に研磨してゆくと
（図（ｄ）（ｅ）参照）、最終的に得られるシリコン基
板１は反りのない、良好な基板となる。

【００４４】このような工程を採用することは、最終的
なシリコン基板として反りのない平坦な基板を得ること
ができるという効果を有するだけではなく、中間の研磨
工程においては、反りの少ないシリコン基板を研磨する
ことになるので、剛体定盤による研磨面の平坦化効果が
さらに助長されることになる。

【００４５】また、上述した実施例では、張り合わせ技
術を用いて埋め込み絶縁層を有するＳＯＩ構造の半導体
基板を製造する場合に、本発明の研磨方法と半導体基板
の製造方法とを応用した具体例を挙げたが、本発明は一
般的な酸化膜の研磨方法として、その他の分野にも応用
することが可能である。

【００４６】

【発明の効果】以上述べたように本発明によれば、半導
体基板の表面に形成した酸化膜を酸化セリウムにより直
接研磨するにあたり、酸化セリウムを主成分とする研磨
剤のｐＨ値を適切に構成するようにしているので、張り
合わせに要求される平坦度を満足し得る研磨面を得るこ
とができる。その結果、この研磨面に他の半導体基板を
張り合わせれば、薄膜ＳＯＩ構造の半導体基板を得るこ
とができる。

【図面の簡単な説明】

【図１】（ａ）〜（ｄ）は本発明の一実施例に係る半導
体基板の製造方法を示す断面図である。

【図２】本発明の研磨方法により研磨した結果を示す図
であり、（Ａ）は図１（ｂ¹ ）工程の研磨後の表面粗度
を示し、（Ｂ）は図１（ｂ² ）工程の研磨後の表面粗度
を示す図である。

【図３】本発明の研磨方法の他の実施例を示す断面図で
ある。

【図４】（ａ）〜（ｃ）は従来の半導体基板の製造方法
を示す断面図である。

【図５】（ｄ）〜（ｅ）は図４に示す製造工程の続きの
工程であって従来の半導体基板の製造方法を示す断面図
である。

【符号の説明】

Ａ…活性層基板Ｂ…支持基板１…活性層基板側のシリコン基板３…表面層（酸化膜、埋め込み絶縁層）３ａ…接合面５…支持基板側のシリコン基板

Claims

【特許請求の範囲】

【請求項１】半導体に対する酸化膜の選択研磨比が同等
若しくはそれ以上に調整された酸化セリウムを主成分と
する研磨剤を用いて、半導体基板の表面にパターニング
された酸化膜を剛体定盤により研磨することを特徴とす
る半導体基板の研磨方法。
【請求項２】請求項１に記載の研磨方法により研磨され
た研磨面を、さらに、前記酸化膜に対する前記半導体の
選択研磨比が同等若しくはそれ以上に調整された研磨剤
を用いて剛体定盤により研磨することを特徴とする半導
体基板の研磨方法。
【請求項３】半導体に対する酸化膜の選択研磨比が僅か
に小さくなるように調整された酸化セリウムを主成分と
する研磨剤を用いて、半導体基板の表面にパターニング
された酸化膜を剛体定盤により研磨することを特徴とす
る半導体基板の研磨方法。
【請求項４】請求項３に記載の研磨方法により研磨され
た研磨面を、さらに、前記半導体に対する前記酸化膜の
選択研磨比が同等若しくはそれ以上に調整された酸化セ
リウムを主成分とする研磨剤を用いて剛体定盤により研
磨することを特徴とする半導体基板の研磨方法。
【請求項５】前記半導体基板の裏面に酸化膜を形成し、
前記半導体基板の表面にパターニングされた酸化膜を研
磨するに際し、これら半導体基板の表裏面に形成された
酸化膜を交互に研磨することを特徴とする請求項１から
４の何れかに記載の半導体基板の研磨方法。
【請求項６】請求項２，４または５に記載の半導体基板
の研磨方法により得られる研磨面に、他の半導体基板を
張り合わせることを特徴とする半導体基板の製造方法。