KR20050118667A - Ｃｍｐ 연마 방법 및 반도체 디바이스의 제조 방법 - Google Patents

Ｃｍｐ 연마 방법 및 반도체 디바이스의 제조 방법 Download PDF

Info

Publication number
KR20050118667A
KR20050118667A KR1020057013371A KR20057013371A KR20050118667A KR 20050118667 A KR20050118667 A KR 20050118667A KR 1020057013371 A KR1020057013371 A KR 1020057013371A KR 20057013371 A KR20057013371 A KR 20057013371A KR 20050118667 A KR20050118667 A KR 20050118667A
Authority
KR
South Korea
Prior art keywords
polishing
less
substrate
cmp
wafer
Prior art date
Application number
KR1020057013371A
Other languages
English (en)
Inventor
스스무 호시노
유코 기타데
노리오 요시다
Original Assignee
가부시키가이샤 니콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 니콘 filed Critical 가부시키가이샤 니콘
Publication of KR20050118667A publication Critical patent/KR20050118667A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Abstract

본 발명은 유전율이 2 이하인 재료 사이에 배선 패턴이 형성된 기판을 0.01∼0.2 psi의 연마 압력으로 연마하는 것을 목적으로 한다. 이에 따라, 유전율이 2 이하인 Ultra Low-k의 재료가 절연재로서 이용되는 경우에도 양호하게 연마할 수 있다.

Description

ＣＭＰ 연마 방법 및 반도체 디바이스의 제조 방법{CMP POLISHING METHOD AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 유전율이 2 이하인 재료 사이에 배선 패턴이 형성된 기판을 CMP 연마에 의해 연마를 수행하는 방법 및 이 방법을 이용한 반도체 디바이스의 제조 방법에 관한 것이다.
반도체 집적 회로의 고집적화, 미세화에 따라 반도체 제조 프로세스의 공정이 증가하여 복잡해지게 되었다. 이것에 따라, 반도체 디바이스의 표면 상태가 반드시 평탄해지고 있지는 않다. 표면에서의 단차의 존재는 배선의 단절(段切), 국소적인 저항값의 증대 등을 초래하고, 단선이나 전류 용량의 저하 등을 가져온다. 또한, 절연막에서는 내압 열화나 누설 발생으로 이어지기도 한다.
한편, 반도체 집적 회로의 고집적화, 미세화에 따라 포토리소그래피의 광원 파장은 짧아지고, 개구수 소위 NA가 커지게 됨에 따라 반도체 노광 장치의 초점 심도가 실질적으로 얕아지고 있다. 초점 심도가 얕아지고 있는 것에 대응하기 위해서는 지금까지 이상으로 디바이스 표면의 평탄화가 요구된다.
이러한 요구에 따른 고정밀도의 평탄화 기술로서, CMP 연마 기술(Chemical Mechanical Polishing 또는 Chemical Mechanical Planarization)이 실용화되고 있다.
CMP 장치의 기본 구성을 도 5에 나타낸다. 11은 연마 대상물인 웨이퍼(12)를 유지하면서 회전을 부여하는 헤드부로서 회전 구동 장치(13)를 포함하고 있다. 이 헤드부(11)에 대면하여 연마 패드(14)가 접착된 회전 플래튼(15) 및 그 회전 구동 장치(16)가 있고, 이들 연마 패드(14), 회전 플래튼(15), 회전 구동 장치(16)는 회전식 요동 아암(17)에 의해 요동을 부여할 수 있는 동시에 상하 방향으로 구동된다.
이러한 CMP 연마 장치를 사용하여 연마할 때에는 웨이퍼(12) 및 연마 패드(14)를 고속 회전시켜, 회전식 요동 아암(17)을 도시되어 있지 않은 상하 구동 장치에 의해 하강시키고, 연마 패드(14)에 의해 웨이퍼(12)를 가압한다. 그리고, 연마 패드(14)와 웨이퍼(12) 사이에 연마제인 슬러리를 공급한다. 또한, 회전식 요동 아암(17)을 도시되어 있지 않은 요동 구동 장치에 의해 파선 화살표로 나타낸 바와 같이 요동시킨다. 그렇게 하면, 연마 패드(14)와 웨이퍼(12)의 상대 회전 및 요동에 의해 웨이퍼(12)가 연마되어 표면이 평탄화된다. 즉, 연마 패드(14)와 웨이퍼(12)의 상대 운동에 의한 기계적 연마와 슬러리에 의한 화학적 연마의 상승 작용에 의해 양호하게 연마된다.
반도체 디바이스에 요구되는 패턴의 선 폭은 점점 미세해지고, 최근에는 선 폭 50 ㎚ 정도인 것이 실용화되고 있다. 그러나, 이와 같이 선 폭이 미세해지면, 배선 패턴의 전기 저항(R)과 절연물의 정전 용량(C)의 곱으로 결정되는 배선 지연이 반도체 디바이스의 지연보다 커져, 결과적으로 미세화에 따른 고속화의 장점을 얻을 수 없다고 하는 문제점이 있다. 따라서, 절연물의 유전율로서 2 이하인 것(Ultra Low-k)이 사용되게 되었다. 일반적으로 웨이퍼 상에 형성되는 절연물인 SiO2의 유전율은 3.9∼4.5 정도로서, 이것에 비하여 상당히 높다. 그 때문에, 절연물로서 SiO2를 사용하면서 유전율을 낮추는 방법으로서는 SiO2를 다공성으로 하는 방법이 이용되게 되었다.
그런데, SiO2를 다공성으로 하면, 그만큼 기계적 강도가 약해지고, CMP 연마를 수행할 때, 박리가 발생하거나 하여 양호하게 연마할 수 없게 된다고 하는 문제점이 발생한다. 그 때문에, Ultra Low-k의 절연재를 갖는 기판을 양호하게 연마하는 방법의 개발이 요구되고 있었다.
도 1은 본 발명의 실시예인 연마 방법에 있어서의 연마 패드의 회전수(rpm)와 연마 속도(연마 패드와 웨이퍼의 상대 속도) 및 연마 레이트의 관계를 나타낸 도면.
도 2는 본 발명의 실시예인 연마 방법에 있어서의 웨이퍼 반경 방향의 연마 레이트의 분포를 연마 패드의 회전수(rpm)를 파라미터로서 나타낸 도면.
도 3은 본 발명의 실시예인 연마 방법에 있어서의 웨이퍼의 반경 방향의 연마 레이트를 나타내는 다른 실험 데이터를 나타낸 도면.
도 4는 본 발명의 실시 형태의 일례인 반도체 디바이스 제조 프로세스를 나타낸 흐름도.
도 5는 CMP 장치의 기본 구성을 나타낸 도면.
본 발명은 이러한 사정을 감안하여 이루어진 것으로, 유전율이 2 이하인 Ultra Low-k의 재료, 특히 다공성 재료가 절연재로서 이용되는 경우에도 양호한 연마를 수행하는 방법 및 이 연마 방법을 사용한 반도체 디바이스의 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 제1 발명은 유전율이 2 이하인 재료 사이에 배선 패턴이 형성된 기판을 0.01∼0.2 psi의 연마 압력으로 연마하는 것을 특징으로 하는 CMP 연마 방법이다.
상기 목적을 달성하기 위한 제2 발명은 상기 제1 발명에 있어서, 연마 압력을 0.0∼0.1 psi로 하여 연마하는 것을 특징으로 하는 CMP 연마 방법이다.
상기 목적을 달성하기 위한 제3 발명은 상기 제1 발명 또는 제2 발명에 있어서, 상기 유전율이 2 이하인 재료가 다공성의 절연재로서, 상기 기판을 상기 기판보다 직경이 작은 연마 패드를 이용하여 상기 연마 패드 표면의 거시적인 평탄도를 5 ㎛ 이하로 유지하고, 상기 기판 표면의 거시적인 평탄도를 3 ㎛ 이하로 유지한 상태에서 연마하는 것을 특징으로 하는 것이다.
발명자는 Ultra Low-k재를 양호하게 연마하는 방법에 대해서 조사한 결과, 이러한 취성(脆性) 재료가 되면, 종래의 CMP 장치에서는 그다지 문제되지 않았던 연마 패드 표면의 거시적인 평탄도와 연마 대상물인 기판의 거시적인 평탄도를 함께 소정값 이하로 유지하는 것이 필수적인 조건인 것을 발견하였다. 여기서 거시적인 평탄도란 미소한 요철이 아니라, 이러한 미소한 요철을 평균화해 본 경우의 면의 높이의 최고값과 최저값의 차이다. 이와 같이 해야 할 필요가 있는 이유는 꼭 그런 것은 아니지만, 평탄도가 나쁘면, 연마 중에 압력이 균일하게 작용하지 않기 때문이라고 생각된다. 그리고, 연마 패드 표면의 거시적인 평탄도가 5 ㎛ 이하이고, 기판 표면의 거시적인 평탄도가 3 ㎛ 이하가 아니면 연마가 양호하게 행해지지 않는 것을 발견하였다.
그리고, 이러한 조건 하에서 연마 압력을 0.01∼0.2 psi로 할 필요가 있는 것을 발견하였다. 연마 압력이 0.01 psi 미만이면, 연마중인 압력을 균일하게 제어하는 것이 곤란해진다. 또한, 연마 압력이 0.2 psi를 넘으면, 절연재에 박리가 생기고, 양호한 연마를 할 수 없다. 이 압력 범위는 종래 이용되고 있었던 범위와 달리 현저히 낮다. 특히, 연마 압력을 0.1 psi 이하로 하는 것이 바람직하다.
상기 목적을 달성하기 위한 제4 발명은 상기 제3 발명에 있어서, 연마 패드와 기판 사이의 상대 속도를 6.5 m/sec 이하로 하여 연마하는 것을 특징으로 하는 것이다.
연마 대상물의 연마량을 구하는 식으로서, 수학식 1로 표시되는 Preston식이 널리 알려져 있다.
[연마량]＝k·V·P·t
여기에, k는 정수, V는 연마체와 연마 대상물과의 상대 속도, P는 연마 대상물을 연마체에 누르는 압력, t는 시간이다.
따라서, 연마 압력 P를 작게 하면 연마량이 작아지고, 필요한 연마 시간이 길어진다. 이것을 막기 위해서는 연마체와 연마 대상물인 기판과의 상대 속도(V)를 높일 필요가 있다. 그런데, 이 상대 속도(V)가 어느 정도 이상 높아지면, 연마 패드와 기판 사이에 존재하는 슬러리가 하이드로플레이닝 현상을 일으키기 때문에, 연마량의 포화로 인해 상대 속도(V)를 그 이상으로 높여도 무의미하다. 따라서, 실험 결과에 기초하여 연마 패드와 기판 사이의 상대 속도를 6.5 m/sec 이하로 한정한다.
종래 알려져 있지 않은 것이지만, 전술한 바와 같은 낮은 연마 압력으로 연마하고, 전술한 바와 같이 하이드로플레이닝 현상에 의해 연마량이 포화될 정도로까지 연마 속도를 높이려고 하면, 연마 레이트(rate)가 기판의 장소에 따라 달라지게 되어 연마의 균일성을 얻을 수 없게 된다. 따라서, 실제의 연마 패드와 기판 사이의 상대 속도는 더욱 낮게 억제하는 것이 바람직하다. 발명자는 연마 패드와 기판 사이의 상대 속도가 6.5 m/sec 이하이면 실용상, 연마 레이트의 불균일이 문제가 되지 않는 것을 발견하였다. 또, 연마 레이트를 너무 낮추면 연마 시간이 길어지기 때문에, 실용상은 연마 패드와 기판 사이의 상대 속도를 3.0 m/sec 이상으로 하는 것이 바람직하다.
상기 목적을 달성하기 위한 제5 발명은 상기 제1 발명 내지 제4 발명 중 어느 하나에 있어서, CMP 연마 방법에 의해 웨이퍼를 연마하는 공정을 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법이다.
본 발명에 있어서는 제1 발명 내지 제4 발명 중 어느 하나의 CMP 연마 방법에 의해 웨이퍼를 연마하는 공정을 포함하고 있기 때문에, Ultra Low-k의 절연재를 갖는 웨이퍼를 양호하게 연마할 수 있다. 따라서, 선 폭이 미소한 고밀도 패턴의 반도체 디바이스를 양호한 수율로 제조할 수 있다.
이하, 본 발명의 실시예 및 실시 형태를 도면을 이용하여 설명한다.
직경 300 ㎜이고, 25 ㎜ 각의 IC 영역이 일면에 형성되고, 각각의 IC 영역에는 0.1 ㎛의 라인 앤드 스페이스의 패턴이 형성되어 있는 웨이퍼를 CMP법으로 연마(CMP 연마)하였다. 라인은 Cu로 형성되어 있고, 스페이스 부분은 유전율이 2 이하인 다공성 SiO2로 형성되어 있다. 연마 패드는 로델사에서 제조한 IC 1000(상품명)으로 이루어지고, 직경이 266 ㎜ 중심부에 직경 84 ㎜의 구멍이 뚫린 도넛형 패드를 사용하였다. 슬러리는 후지미 인코포레이티드사에서 제조한 PL7102(상품명)를 사용하여 150 ㎖/min를 공급하였다. 웨이퍼의 회전수는 251 rpm으로 연마 패드의 회전 방향과 역방향으로 하고, 연마 패드의 진동 속도는 40 ㎜/sec로 하였다. 진동 범위는 웨이퍼중심으로부터 30∼80 ㎜ 범위로 하였다.
도 1은 연마 패드의 회전수(rpm)와 연마 속도(연마 패드와 웨이퍼의 상대 속도) 및 연마 레이트의 관계를 나타낸 도면이다. 이 때의 연마 압력은 0.01 psi이다. 연마 패드의 회전수의 상승과 함께 연마 속도가 상승하고, 연마 레이트도 상승하지만, 연마 속도가 6.5 m/sec(연마 패드의 회전수 550 rpm)가 된 결과, 연마 레이트가 포화되고 있다. 이것은 하이드로플레이닝 현상에 의한 것이다. 또, 연마 속도는 연마 패드의 진동 위치에 따라서도 다르기 때문에 평균적인 값이다.
도 2는 도 1과 동일한 조건으로 조사한 웨이퍼 반경 방향의 연마 레이트의 분포를 연마 패드의 회전수(rpm)를 파라미터로서 나타낸 도면이다. 이것을 보면, 연마 헤드의 회전수가 551 rpm인 경우와 601 rpm인 경우에 연마 레이트의 차가 거의 없고, 전술한 바와 같이 연마 패드의 회전수가 550 rpm, 즉, 연마 속도가 6.5 m/sec 이상으로 하면, 연마 레이트가 포화되고 있는 것을 알 수 있다.
또한, 그 이하라도 연마 패드의 회전수가 401 rpm까지는 비교적 웨이퍼 전체에 걸쳐 연마 레이트의 차가 없지만, 이것을 초과한 451 rpm에서는, 웨이퍼 전체에서의 연마 레이트의 차가 커지고 있는 것을 알 수 있다. 도 1과 대응시키면, 연마 패드의 회전수가 401 rpm(약 400 rpm)일 때에는 연마 속도가 약 5.5 m/sec에 대응한다. 도 2로부터, 일반적으로는 연마 속도가 낮을수록 연마 레이트는 웨이퍼의 각 부분에서 균일하게 유지되는 것을 알 수 있다.
또한, 도 2에 나타낸 데이터의 범위에서는 Ultra Low-k의 다공성 SiO2가 절연재로서 이용되고 있음에도 불구하고 절연재의 크래시나 박리 등이 없어 양호하게 연마할 수 있었다.
도 3은 상기와 동일한 조건으로 연마 패드의 회전수를 301 rpm, 즉 연마 속도를 4.4 m/sec로 한 경우의 웨이퍼의 반경 방향의 연마 레이트를 나타내는 다른 실험 데이터를 나타낸 도면이다. 웨이퍼 전역에 걸쳐 거의 균일한 연마 레이트를 얻을 수 있는 것을 알 수 있다.
동일한 방법에 의해 연마 압력을 0.05 psi, 0.1 psi로 바꾸고, 다른 것은 동일한 조건으로 연마하였지만, Ultra Law-k의 p 다공성 절연재의 크래시나 박리 등이 없어 양호하게 연마할 수 있었다. 그러나, 연마 압력을 0.2 psi를 초과하는 압력으로 한 결과, 절연재의 크래시가 발생하여 연마 상태가 악화되었다.
도 4는 본 발명의 실시 형태의 일례인 반도체 디바이스 제조 프로세스를 나타낸 흐름도이다. 반도체 디바이스 제조 프로세스를 시작하고, 우선 단계 S100에서 다음에 예를 든 단계 S101∼S104 중에서 적절한 처리 공정을 선택한다. 선택에 따라 단계 S101∼S104 중 어느 하나로 진행한다.
단계 S101은 실리콘 웨이퍼의 표면을 산화시키는 산화 공정이다. 단계 S102는 CVD 등에 의해 실리콘 웨이퍼 표면에 절연막을 형성하는 CVD 공정이다. 단계 S103은 실리콘 웨이퍼 상에 전극을 증착 등의 공정에 의해 형성하는 전극 형성 공정이다. 단계 104는 실리콘 웨이퍼에 이온을 주입하는 이온 주입 공정이다.
CVD 공정 또는 전극 형성 공정 후에, 단계 S105로 진행한다. 단계 S105에서 CMP 공정을 실시하는지 여부를 판단하고, 실시하는 경우는 S106의 CMP 공정으로 진행한다. CMP 공정을 수행하지 않는 경우는, S106을 우회한다. CMP 공정에서는 본 발명에 따른 연마 방법을 실시하는 연마 장치에 의해 층간 절연막의 평탄화나 반도체 디바이스 표면의 금속막 연마에 의한 다마신(damascene)의 형성 등이 행해진다.
CMP 공정 또는 산화 공정 후에 단계 S107로 진행한다. 단계 S107은 포토리소그래피 공정이다. 포트리소크리피 공정에서는 실리콘 웨이퍼로의 레지스트 도포, 노광 장치를 이용한 노광에 의한 실리콘 웨이퍼로의 회로 패턴의 베이킹, 노광한 실리콘 웨이퍼의 현상이 행해진다. 또한, 다음 단계 S108은 현상한 레지스트상 이외의 부분을 에칭에 의해 깎고, 그 후 레지스트 박리가 행해져, 에칭이 끝나 필요없게 된 레지스트를 제거하는 에칭 공정이다.
다음에 단계 S109에서 필요한 전 공정이 완료되었는지 여부를 판단하고, 완료되지 않았으면 단계 S100으로 되돌아가 이전 단계를 반복하고, 실리콘 웨이퍼 상에 회로 패턴이 형성된다. 단계 S109에서 전 공정이 완료되었다고 판단되면 공정을 종료한다.

Claims (7)

  1. 유전율이 2 이하인 재료 사이에 배선 패턴이 형성된 기판을 0.01∼0.2 psi의 연마 압력으로 연마하는 것을 특징으로 하는 CMP 연마 방법.
  2. 제1항에 있어서, 연마 압력을 0.01∼0.1 psi로 하여 연마하는 것을 특징으로 하는 CMP 연마 방법.
  3. 제1항에 있어서, 상기 유전율이 2 이하인 재료가 다공성의 절연재로서, 상기 기판을 상기 기판보다 직경이 작은 연마 패드를 이용하여 상기 연마 패드 표면의 거시적인 평탄도를 5 ㎛ 이하로 유지하고, 상기 기판 표면의 거시적인 평탄도를 3 ㎛ 이하로 유지한 상태에서 연마하는 것을 특징으로 하는 CMP 연마 방법.
  4. 제3항에 있어서, 상기 연마 패드와 기판 사이의 상대 속도를 6.5 m/sec 이하로 하여 연마하는 것을 특징으로 하는 CMP 연마 방법.
  5. 제2항에 있어서, 상기 유전율이 2 이하인 재료가 다공성의 절연재로서, 상기 기판을 상기 기판보다 직경이 작은 연마 패드를 이용하여 상기 연마 패드 표면의 거시적인 평탄도를 5 ㎛ 이하로 유지하고, 상기 기판 표면의 거시적인 평탄도를 3 ㎛ 이하로 유지한 상태에서 연마하는 것을 특징으로 하는 CMP 연마 방법.
  6. 제5항에 있어서, 상기 연마 패드와 기판 사이의 상대 속도를 6.5 m/sec 이하로 하여 연마하는 것을 특징으로 하는 CMP 연마 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 기재한 CMP 연마 방법에 의해 웨이퍼를 연마하는 공정을 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
KR1020057013371A 2003-04-23 2004-04-14 Ｃｍｐ 연마 방법 및 반도체 디바이스의 제조 방법 KR20050118667A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003117771A JP2004327566A (ja) 2003-04-23 2003-04-23 Ｃｍｐ研磨方法及び半導体デバイスの製造方法
JPJP-P-2003-00117771 2003-04-23

Publications (1)

Publication Number Publication Date
KR20050118667A true KR20050118667A (ko) 2005-12-19

Family

ID=33308050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057013371A KR20050118667A (ko) 2003-04-23 2004-04-14 Ｃｍｐ 연마 방법 및 반도체 디바이스의 제조 방법

Country Status (7)

Country Link
US (1) US20060046491A1 (ko)
EP (1) EP1617465A4 (ko)
JP (1) JP2004327566A (ko)
KR (1) KR20050118667A (ko)
CN (1) CN100369212C (ko)
TW (1) TW200423245A (ko)
WO (1) WO2004095558A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101715024B1 (ko) * 2006-12-28 2017-03-10 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 사파이어 기판
JP2016058724A (ja) * 2014-09-11 2016-04-21 株式会社荏原製作所 処理モジュール、処理装置、及び、処理方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000000757A (ja) * 1998-06-12 2000-01-07 Nikon Corp 研磨装置及び研磨方法
US6303507B1 (en) * 1999-12-13 2001-10-16 Advanced Micro Devices, Inc. In-situ feedback system for localized CMP thickness control
US6475072B1 (en) * 2000-09-29 2002-11-05 International Business Machines Corporation Method of wafer smoothing for bonding using chemo-mechanical polishing (CMP)
JP4507457B2 (ja) * 2001-05-30 2010-07-21 ソニー株式会社 半導体装置の製造方法
US6821881B2 (en) * 2001-07-25 2004-11-23 Applied Materials, Inc. Method for chemical mechanical polishing of semiconductor substrates
JP2003068683A (ja) * 2001-08-22 2003-03-07 Hitachi Chem Co Ltd 金属用研磨液及び研磨方法
JP2003324088A (ja) * 2002-04-30 2003-11-14 Sony Corp 研磨方法及び研磨装置
TWI295950B (en) * 2002-10-03 2008-04-21 Applied Materials Inc Method for reducing delamination during chemical mechanical polishing

Also Published As

Publication number Publication date
TW200423245A (en) 2004-11-01
EP1617465A1 (en) 2006-01-18
JP2004327566A (ja) 2004-11-18
US20060046491A1 (en) 2006-03-02
EP1617465A4 (en) 2007-07-04
CN100369212C (zh) 2008-02-13
TWI354326B (ko) 2011-12-11
WO2004095558A1 (ja) 2004-11-04
CN1777979A (zh) 2006-05-24

Similar Documents

Publication Publication Date Title
JP6030703B2 (ja) 誘電性ＣＭＰスラリーにおけるＣｓＯＨの使用
US5855804A (en) Method and apparatus for stopping mechanical and chemical-mechanical planarization of substrates at desired endpoints
US6426288B1 (en) Method for removing an upper layer of material from a semiconductor wafer
EP0773269B1 (en) Polishing slurry
KR100508838B1 (ko) 반도체 장치의 제조 방법 및 그의 연마액
JP2000301454A5 (ko)
JP2000301454A (ja) 化学的機械研磨プロセス及びその構成要素
US6017803A (en) Method to prevent dishing in chemical mechanical polishing
JPH10135211A (ja) 半導体ウェハを平坦化する方法
WO2003017330A2 (en) Forming a semiconductor structure using a combination of planarizing methods and electropolishing
US6251788B1 (en) Method of integrated circuit polishing without dishing effects
US6734103B2 (en) Method of polishing a semiconductor device
WO2000002235A1 (en) Method of planarizing integrated circuits
US8585465B2 (en) Planarization of a material system in a semiconductor device by using a non-selective in situ prepared slurry
KR100728545B1 (ko) 연마체, 연마 장치, 반도체 디바이스 및 반도체디바이스의 제조 방법
KR20050118667A (ko) Ｃｍｐ 연마 방법 및 반도체 디바이스의 제조 방법
KR100421037B1 (ko) 반도체소자의 제조방법
US6548409B1 (en) Method of reducing micro-scratches during tungsten CMP
US20060258158A1 (en) Polish method for semiconductor device planarization
US6211087B1 (en) Chemical wet etch removal of underlayer material after performing chemical mechanical polishing on a primary layer
US6080671A (en) Process of chemical-mechanical polishing and manufacturing an integrated circuit
US6899597B2 (en) Chemical mechanical polishing (CMP) process using fixed abrasive pads
KR100536806B1 (ko) 반도체 소자의 제조 방법
KR100660340B1 (ko) 반도체 소자의 평탄화 방법
JPH11340206A (ja) 平坦化方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid