TW200423245A - CMP polishing method and method for manufacturing semiconductor device - Google Patents

Description

200423245 玖、發明說明： 【發明所屬之技術領域】 本發明係關於，對於在介電常數2以下材料間形成有 配線圖案之基板以CMP研磨來進行研磨之方法，及使用此 方法之半導體元件之製造方法。 【先前技術】 隨著半導體積體電路的高集成化、微細化，半導體製 造作業的製程不僅增加也愈趨複雜。隨之，半導體元件的 表面狀態變得不一定平坦。存在於表面的高低差，會導致 配線呈梯狀、局部電阻值的增大等，並造成斷線及電流容 量降低等情形。又，亦與絕緣膜的耐壓惡化及漏洩的發生 有關。 另一方面，隨著半導體積體電路的高集成化、微細化 光U衫光源之波長會變短、數值孔徑也就是所謂的NA會 艾大，伴隨於此，半導體曝光裝置的焦點深度實質上也變 淺了。為了對應於焦點深度變淺，因此元件表面被要求需 較以前更平坦化。 在因應此要求之高精度平坦化技術方面，CMP研磨技 術（Chemical Mechanical Polishing; Chemical Mechanics Planarizati〇n)已實用化。 CMP衣置的基本構造如圖5所示。丨1為邊保持研磨對 象物#晶圓1 2邊使其旋轉之頭部，並具有旋轉驅動機構 匕員。卩11之對面為貼設有研磨墊14之旋轉平台15及 其方疋轉.驅動機禮^ 1 p . # 16°這些研磨墊14、旋轉平台15及旋轉 200423245 1 7賦予擺動，同時被驅 驅動機構1 6 ’皆被旋轉式擺動臂 動成可上昇下降。 使用此CMP研磨裝詈土隹#饥& 泸罝進仃研磨之際，使晶圓1 2及研磨 墊14進行高速旋韓，η去闽-> , 未圖不之上下驅動機構使旋轉式擺 動臂17下降’而以研磨墊14對晶圓12加壓。然後，在晶 圓12及研磨| 14严曰1供給研磨劑漿料。並藉由未圖示之上 下擺動驅動機構而使旋轉式擺動臂17依虛線箭號所示擺動 、。如此，利用晶圓12與研磨墊14的相對旋轉及擺動，&來 進行晶圓12的研磨，並使表面平坦化。以說，利用研磨 墊14與晶圓12間相對運動之機械研磨、及漿料之化學研 磨兩者之相乘作用，進行良好的研磨。 【發明内容】 半導體元件所要求之圖案的線寬愈趨微細化，最近線 寬在50 nm之程度者已邁入實用化。但是，線寬如此微細 化時’由配線圖案之電阻（R )與絕緣物之靜電容（c )的 乘積所決定之配線延遲，將比半導體元件的延遲大，結果 無法藉由微細化來達成高速化，而產生問題。因而演變成 使用介電常數2以下之絕緣物（Ultra Low-k)。與此數值 相較’ 一般在晶圓上形成之絕緣物S i 02的介電常數相者高 ’在3. 9〜4· 5程度之間。因此，關於使用Si Ο?作為絕緣 物仍能使介電常數下降之方法，係採用將Si〇2多孔化之方 法0 但是，對Si〇2進行多孔化後，會使機械強度相對變弱 在進行CMP研磨時，易發生剝離現象，而無法進行良好 200423245 研磨，此為問題所在。因此，期望能開發對具UHra L〇w— k絕緣材之基板進行良好研磨之方法。 本發明有鑑於此，其課題在於提供一種研磨方法，即 使將介電常數2以下之Ultra Low-k材料、特別是多孔質 材料當作絕緣材使用的情況下仍能進行良好研磨；並提供 使用此研磨方法之半導體元件之製造方法。 解決上述課題的第1手段為一種CMP研磨方法，其特 徵在於，係對於在介電常數2以下之材料間形成有配線圖 案之基板，以研磨壓力0·01〜〇·2 pSi進行研磨（請求項 1) ° ° 解決上述課題之第2手段，係在前述第丨手段中，介 電常數2以下之材料係多孔質絕緣材，且基板係以下述方 式進行研磨：使用較基板直徑小之研磨墊，在研磨墊表面 之巨觀平坦度保持在5 μιη以下、j基板表面之巨觀平坦 度保持在3 μπι以下之狀態下進行研磨（請求項2 )。 本發明人，針對將Ultra Low-k材料進行良好研磨之 方法進行調查之結果發現，若成為前述脆質的材料，則將 在習知的CMP裝置並不會造成問題的研磨墊表面之巨觀平 坦度與研磨對象物基板之巨觀平坦度皆維持在一定值以下 為必要之條件。上述所云之巨觀平坦度，並不是指微小的 凹凸狀況，而是指將此微小凹凸平均化的情妒 古 /「，干曲南 度的最高值與最低值的差。此為必要的理由並不明確，但 一般認為乃因若平坦度差’則研磨時壓力無法均一的施行 之故。因此，發現若研磨墊表面之巨觀平坦度不在5叫 以下，而基板表面之巨觀 法進行良好的研磨。 —又不在3 _以下日夺，則無 、、、。果發現在此條件下 州之間為必要Μ 研純力設定在U1〜0·2 馬要ίτ、件。在研磨壓 研磨中之壓力做均―从 …0·01 PS1時，要將 超過〇 2 DSi砗切 、ρ又，當研磨廢力 可，、、、巴緣材會產生剝離益 磨。伴厭士 β㈤ …，无進订良好之研 值，炉。曰㈠ 仕所使用之乾圍，為顯著低之數 寸別疋理4的研磨壓力是在0.1 psi以下。 解決上述課題之第3手段 p rTT — 丁仅係在刖述弟2手段中，# 寸研磨墊與基板間以 請求項3)。 對速纟6·5 m/啦以下進行研磨（ 式（1)所示之Preston 其研磨量之公式。 [研磨量]=k . V · p 式為廣為所知之求算研磨對象物 * t ...(1) k為常數，V為研磨體與研磨對象物之相對速度，p為 研磨對象物施予研磨體之壓力，t為時間。 是以，當研磨壓力P較小時，研磨量會變小，所需之 研磨4間就會k長。為了防止研磨時間的增長，必須提高 研磨體與研磨對相物基板間的相對速度v。但是，當相對 速度V |疋问到一定程度以上時，存在於研磨墊與基板間的 漿料會發生打滑（hydro-planing)的現象，使研磨量達到飽 和狀怨，再提高相對速度v也無意義。因此，基於實驗的 結果’限定研磨墊與基板間的相對速度V在6· 5 m/sec以 下。 200423245 以彺所未知者在於，若依前述之低研磨壓力進行研磨 並士月）述瓜將研磨速度提高至因打滑現象而使得研磨量 達览ί私度日$ ’研磨速率會依基板的部位而有所不同，而 使研磨無法得到良好的均一性。因此，實際上研磨墊與基 板間的相對速度，w進一步壓低為佳。本發明人發現，當 研磨墊與基板間的相對速度為6·5 m/sec以下時，則研磨 料的偏差並不會成為實用上的問題。但當研磨速率太低 時會增長研磨時間，因&，實用上希望研磨墊與基板間的 相對速度能在3· 0 m/sec以上。 解决上述課題之第4手段為一種半導體元件之製造方 法：其特徵為，具有以第1至第3手段中任一之CMP研磨 方去’來進行晶圓研磨之製程（請求項4 )。 &在本方法中，因具有以第！至第3手段中任一的cMp =，方法來研磨晶圓之製程，而能夠對具有UUm L〇w—k 2材之晶圓進行良好之研磨。因此，能夠高良率製造出 〃、从小線寬之高密度圖案的半導體元件。 【實施方式】 進行晶圓之CMP研磨，該晶圓在一面形成有直徑3〇〇 mm 、 一、 〇 i mm見万之lC區域，各iC區域均形成有線寬/線距 • 之圖案。線以Cii形成，線距部分以介電常數2以 P 夕 夕孔質Si〇2構成。研磨墊使用羅德魯公司之Icl〇〇〇 mm 〇名）製造之在直徑266 之中心部分穿設著直徑84

L之％型墊。漿料則使用富士米有限公司之pL71 〇2 品名、 x OJ 口口 ），以15〇 ml/min之速度供給。晶圓以251 rpm轉速 200423245 、與研磨塾之旋轉呈反向旋轉，❿研磨墊之擺動速度為 咖/sec，擺動範圍為晶圓中心起3〇〜8〇 _之間。 。圖1為研磨墊之轉速（rpm)與研磨速度（研磨墊與晶 圓之相對速度）及研磨速率之關係圖。此時的研磨壓力為 〇· M PS1。研磨塾轉速上升的同時研磨速度也上升，研磨 率隹亦上升’但當研磨速度增加到6· 5 m/sec (研磨墊 勺榦速為550 rpm )時，研磨速率達飽和。這是因打滑現 象斤致又，因研磨速度會隨研磨墊擺動位置不同而不同 ，故取其平均值。 、圖2為與圖1相同條件調查下，以研磨墊之轉速（rpm 為參數來表示晶圓半徑方向的研磨速率之分布之圖。由 此看出，研磨頭的轉速為551 rpm與6〇1咖時，研磨速 率幾乎益莫思 ^ ’、可知如上述般當研磨墊之轉速為550 rpm 、疋研磨速度在6· 5 m/sec以上時，研磨速率達飽和 、 ，即使轉數更低，至研磨墊之轉速達40 rpm為止，晶圓敕雕 口鲞肢之研磨速率並沒有差異，但轉速超遇 4rpm時，曰圓斂贼 ^ sa®整體研磨速率之差異增大。與圖丨對應 时，研磨執 、. “ 專返為401 rpm (約400 rpm)時，對應研磨 迷度約為 5 ς / 低日士 · · m Sec。由圖2可了解，一般來說研磨速度 1&4 ，可雜 4士 R 一 等曰曰圓各部分研磨速率之均一。 k之Hi在圖2所示之數攄範圍中，即使將Ultra Low- 剝^!^Si〇2當絕緣性材料使用’仍無絕緣材之破碎及 離現象，可進行良好之研磨。 200423245 圖3係顯示以與上述相同條件，將研磨塾的轉速設為 3〇1响、也就是研磨速度設為（“/sec時，晶圓半徑方 向研磨速率之另一實驗數據圖。了解此條件下可在整體晶 圓上得到大致均一之研磨速率。 以同樣方法，而將研磨壓力改為〇 〇5的丨、0.〗 ’其他條件相同來進行研料，Ultra Lqw]之絕緣材不 會產生破碎及剝離，而能進行良好之研磨。但是，當研磨 屋力超過G.2 Psi日f ’絕緣材會發生破碎現象 狀態惡化。 圖4為本發明實施形態之一例半導體元件製造程序之 流程圖。開始半導體元件之製造程序時，首先為步驟漏 ’再由所示步驟S101〜S104中選擇適當之處理製程，根 據選擇再往Sl〇1〜S1〇4中其他步驟進行。 步驟S101為使石夕晶圓表面氧化之氧化製程。步驟 S102為以CVD等’在石夕晶圓表面形成絕緣膜之⑽製程。 步驟S103為在矽晶圓上以蒸鍍等製程形成電極之電極：成 製程。步驟S1〇4在為石夕晶圓上植入離子之離子植入製程。 CVD製程或電極形成製程之後，往步驟y 前進。在 步驟S105判斷是否實施CMp製程，需實施的情況下往步驟 S106之CMP製程前進。不實施CMp製程的情況下，則二過 步驟SI G6。CMP製程係以本發明之研磨方法進行研磨之研 =置，進行層間絕緣膜之平坦化，並以半導體元件表面 孟屬肤之研磨來進行金屬鑲嵌物（damascene)之形成。 CMP製程或氧化製程之後往步驟sl〇7前進。步驟 12 200423245 為光微影製程。光微影势 表# 係在矽晶圓上進行丼阳夕本 佈，使用曝光裝置曝光 先卩之塗 ^ ^ 在矽晶圓上形成電路圖案，將暖 先後之矽晶圓進行顯旦彡 M木將曝 §§ ^ , ”、〜。下一步驟S108係蝕刻製程，1將 ^ p刀予以钱刻，之後進行弁阳车，丨作 ’將完成㈣後不要的光阻去除。 以阻剝離 下一步驟S109，判斷所 日丨丨X门止 1而之表私疋否全部完成，若盔 Π:"，反覆進行前述之步驟，-晶圓上:成 。^。讀步驟⑽9判斷所有製程皆完成則製程結束 發明iLji 依據以上所說明之本 即使以介電常數在2以下乂 研磨方法， 多孔質材料 1 tra L〇w—k材料、特別是以 並提…… &材使用场合μ，仍可進行良好研磨； 亚…吏用遠研磨方法之半導體元件製造方法。 【圖式簡單說明】 (一）圖式部分 圖1係顯示本發明實施例之研磨方法中研磨塾之轉速 ==磨速度（研磨塾與晶圓之相對速度） 率之關係圖。 圖2係在本發明實施例之研磨方法中，以研磨塾之轉 速（_)為參數來表示晶圓半徑方向的研磨速率之分布之 圖。 圖3係顯示本發明實施例之研磨方法中晶圓半徑方向 研磨速率之另一實驗數據圖。 13 200423245 圖4為本發明實施形態之一例之半導體元件製造程序 之流程圖。 圖5係CMP裝置之基本構造圖。 (二）元件代表符號 11 頭部 12 晶圓 13 旋轉驅動機構 14 研磨墊 15 旋轉平台 16 旋轉驅動機構 17 旋轉式擺動臂 14

Claims (1)

1. 200423245 拾、申請專利範圍： 1 · 一種CMP研磨方法，其特徵在於：係對於在介 素全 9 、 ^ 以下之材料間形成有配線圖案之基板，以研磨壓力 〇· 〜0· 2 psi進行研磨。 人午2.如申請專利範圍第1項之CMP研磨方法，其中，該 〆电系數2以下之材料係多孔質絕緣材，且使用較基板直 徑小之研磨墊，在研磨墊表面之巨觀平坦度保持在 、、且基板表面之巨觀平坦度保持在3μιη以下之狀態 下進行該基板之研磨。 3.如申請專利範圍第2項之CMp研磨方法，係將研磨 墊與基板間之相對速度設定纟6.5 m/sec以下來進行研磨 Ο 4· 一種半導體元件之製造方法，其特徵在於··係且有 以申請專利範圍第丨至第3項中任—項之⑽研磨方法來 研磨晶圓之製程。 拾壹、圖式： 如次頁 15