JP2004327566A - Ｃｍｐ研磨方法及び半導体デバイスの製造方法 - Google Patents
Ｃｍｐ研磨方法及び半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP2004327566A JP2004327566A JP2003117771A JP2003117771A JP2004327566A JP 2004327566 A JP2004327566 A JP 2004327566A JP 2003117771 A JP2003117771 A JP 2003117771A JP 2003117771 A JP2003117771 A JP 2003117771A JP 2004327566 A JP2004327566 A JP 2004327566A
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- substrate
- polishing pad
- wafer
- less
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Abstract
【課題】誘電率が２以下であるＵｌｔｒａＬｏｗ−ｋの材料が絶縁材として用いられた基板に対しても、良好な研磨を行う方法を提供する。
【解決手段】誘電率が２以下の材料間に配線パターンが形成された基板を研磨圧力を０．０１〜０．２ｐｓｉとして研磨する。誘電率が２以下の材料がポーラスな絶縁材であり、基板より小径の研磨パッドを用いて、研磨パッド表面の巨視的な平坦度を５μｍ以下に、基板の表面の巨視的な平坦度を３μｍ以下に保った状態で研磨する。研磨パッドと基板間の相対速度を６．５ｍ／ｓｅｃ以下として研磨を行う。
【選択図】 図２
【解決手段】誘電率が２以下の材料間に配線パターンが形成された基板を研磨圧力を０．０１〜０．２ｐｓｉとして研磨する。誘電率が２以下の材料がポーラスな絶縁材であり、基板より小径の研磨パッドを用いて、研磨パッド表面の巨視的な平坦度を５μｍ以下に、基板の表面の巨視的な平坦度を３μｍ以下に保った状態で研磨する。研磨パッドと基板間の相対速度を６．５ｍ／ｓｅｃ以下として研磨を行う。
【選択図】 図２
Description
【０００１】
本発明は、誘電率が２以下の材料間に配線パターンが形成された基板を、ＣＭＰ研磨により研磨を行う方法、及びこの方法を用いた半導体デバイスの製造方法に関するものである。
【０００２】
【従来の技術】
半導体集積回路の高集積化、微細化に伴って半導体製造プロセスの工程が増加し、複雑となってきている。これに伴い、半導体デバイスの表面状態が必ずしも平坦ではなくなってきている。表面における段差の存在は配線の段切れ、局所的な抵抗値の増大などを招き、断線や電流容量の低下等をもたらす。又、絶縁膜では耐圧劣化やリークの発生にもつながる。
【０００３】
一方、半導体集積回路の高集積化、微細化に伴って光リソグラフィの光源波長は短くなり、開口数いわゆるＮＡが大きくなってきていることに伴い、半導体露光装置の焦点深度が実質的に浅くなってきている。焦点深度が浅くなることに対応するためには、今まで以上にデバイス表面の平坦化が要求される。
【０００４】
このような要求に応える高精度の平坦化技術として、ＣＭＰ研磨技術（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ またはＣｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｌａｎａｒｉｚａｔｉｏｎ）が実用化されている。
【０００５】
ＣＭＰ装置の基本構成を図５に示す。１１は研磨対象物であるウエハ１２を保持しながら回転を与えるヘッド部であり回転駆動機構１３を有している。このヘッド部１１に対面して研磨パッド１４が貼り付けられた回転プラテン１５及びその回転駆動機構１６があり、これら研磨パッド１４、回転プラテン１５、回転駆動機構１６は、回転式揺動アーム１７により揺動を与えられると共に、上下方向に駆動される。
【０００６】
このようなＣＭＰ研磨装置を使用して研磨を行う際には、ウエハ１２及び研磨パッド１４を高速回転させ、回転式揺動アーム１７を図示されていない上下駆動機構により下降させて、研磨パッド１４によりウエハ１２を加圧する。そして、研磨パッド１４とウエハ１２間に研磨剤であるスラリーを供給する。さらに、回転式揺動アーム１７を、図示されていない揺動駆動機構により破線矢印で示す如く揺動する。すると、研磨パッド１４とウエハ１２の相対回転及び揺動により、ウエハ１２の研磨が行われ、表面が平坦化される。すなわち、研磨パッド１４とウエハ１２の相対運動による機械的研磨と、スラリーによる化学的研磨の相乗作用により、良好な研磨が行われる。
【０００７】
【発明が解決しようとする課題】
半導体デバイスに要求されるパターンの線幅は、益々微細化し、最近では線幅５０ｎｍ程度のものが実用化されつつある。しかしながらこのように線幅が微細化すると、配線パターンの電気抵抗（Ｒ）と絶縁物の静電容量（Ｃ）の積で決定される配線遅延が半導体デバイスの遅延より大きくなり、結果として微細化による高速化のメリットが得られないという問題点がある。よって、絶縁物の誘電率として２以下のもの（Ｕｌｔｒａ Ｌｏｗ−ｋ）が使用されるようになってきている。一般にウエハ上に形成される絶縁物であるＳｉＯ２の誘電率は３．９〜４．５程度であり、これに比べてかなり高い。そのため、絶縁物としてＳｉＯ２を使用しながら誘電率を下げる方法として、ＳｉＯ２をポーラスにする方法が用いられるようになってきている。
【０００８】
ところが、ＳｉＯ２をポーラスにすると、それだけ機械的強度が弱くなり、ＣＭＰ研磨を行うとき、剥離が発生したりして、良好に研磨が行えなくなるという問題点が発生する。そのため、Ｕｌｔｒａ Ｌｏｗ−ｋの絶縁材を有する基板を良好に研磨する方法の開発が望まれていた。
【０００９】
本発明はこのような事情に鑑みてなされたもので、誘電率が２以下であるＵｌｔｒａ Ｌｏｗ−ｋの材料、特にポーラスな材料が絶縁材として用いられる場合であっても、良好な研磨を行う方法、及びこの研磨方法を使用した半導体デバイスの製造方法を提供することを課題とする。
【００１０】
【課題を解決するための手段】
前記課題を解決するための第１の手段は、誘電率が２以下の材料間に配線パターンが形成された基板を、研磨圧力を０．０１〜０．２ｐｓｉとして研磨することを特徴とするＣＭＰ研磨方法（請求項１）である。
【００１１】
前記課題を解決するための第２の手段は、前記第１の手段であって、前記誘電率が２以下の材料がポーラスな絶縁材であり、前記基板を前記基板より小径の研磨パッドを用いて、前記研磨パッド表面の巨視的な平坦度を５μｍ以下に、前記基板の表面の巨視的な平坦度を３μｍ以下に保った状態で研磨することを特徴とするもの（請求項２）である。
【００１２】
発明者は、Ｕｌｔｒａ Ｌｏｗ−ｋ材を良好に研磨する方法について調査を行った結果、このようなもろい材料になると、従来のＣＭＰ装置ではあまり問題にされていなかった研磨パッド表面の巨視的な平坦度と研磨対象物である基板の巨視的な平坦度を共に所定値以下に保つことが必須の条件であることを見いだした。ここで巨視的な平坦度とは、微小な凹凸のことではなく、このような微小な凹凸を平均化してみた場合の、面の高さの最高値と最低値の差のことである。このようにする必要がある理由は必ずしも明らかではないが、平坦度が悪いと、研磨中に圧力が均一に作用しないためと考えられる。そして、研磨パッド表面の巨視的な平坦度が５μｍ以下であり、基板の表面の巨視的な平坦度が３μｍ以下でないと研磨が良好に行われないことを見いだした。
【００１３】
そして、このような条件の下で、研磨圧力を０．０１〜０．２ｐｓｉとする必要があることを見いだした。研磨圧力が０．０１ｐｓｉ未満であると、研磨中の圧力を均一に制御することが困難になる。又、研磨圧力が０．２ｐｓｉを超えると、絶縁材に剥がれが生じ、良好な研磨ができない。この圧力範囲は、従来用いられていた範囲と異なり、著しく低いものである。特に、研磨圧力を０．１ｐｓｉ以下とすることが好ましい。
【００１４】
前記課題を解決するための第３の手段は、前記第２の手段であって、研磨パッドと基板間の相対速度を６．５ｍ／ｓｅｃ以下として研磨を行うことを特徴とするもの（請求項３）である。
【００１５】
研磨対象物の研磨量を求める式として、式（１）で示されるＰｒｅｓｔｏｎ式が広く知られている。
［研磨量］＝ｋ・Ｖ・Ｐ・ｔ …（１）
ここに、ｋは定数、Ｖは研磨体と研磨対象物との相対速度、Ｐは研磨対象物を研磨体に押圧する圧力、ｔは時間である。
【００１６】
よって、研磨圧力Ｐを小さくすると研磨量が小さくなり、必要な研磨時間が長くなる。これを防ぐためには、研磨体と研磨対象物である基板との相対速度Ｖを上げる必要がある。ところが、この相対速度Ｖがある程度以上高くなると、研磨パッドと基板間に存在するスラリーがハイドロプレーニング現象を起こすために、研磨量が飽和してくるので、それ以上相対速度Ｖを高めても無意味である。よって、実験の結果に基づいて、研磨パッドと基板間の相対速度を６．５ｍ／ｓｅｃ以下に限定する。
【００１７】
従来知られていなかったことであるが、前述のような低い研磨圧力で研磨を行い、前述のようにハイドロプレーニング現象により研磨量が飽和する程度まで研磨速度を上げようとすると、研磨レートが基板の場所により異なってきて、研磨の均一性が得られなくなる。よって、実際の研磨パッドと基板間の相対速度は、さらに低く抑えるのが好ましい。発明者は、研磨パッドと基板間の相対速度が６．５ｍ／ｓｅｃ以下であれば実用上、研磨レートのばらつきが問題とならないことを見いだした。なお、研磨レートをあまり低くすると研磨時間が長くなるので、実用上は、研磨パッドと基板間の相対速度を３．０ｍ／ｓｅｃ以上とすることが好ましい。
【００１８】
前記課題を解決するための第４の手段は、前記第１の手段から第３の手段のいずれかであって、ＣＭＰ研磨方法によりウエハを研磨する工程を有することを特徴とする半導体デバイスの製造方法（請求項４）である。
【００１９】
本手段においては、第１の手段から第３の手段のいずれかのＣＭＰ研磨方法によりウエハを研磨する工程を有しているので、Ｕｌｔｒａ Ｌｏｗ−ｋの絶縁材を有するウエハの研磨を良好に行うことができる。よって、線幅が微小な高密度パターンの半導体デバイスを歩留良く製造することができる。
【００２０】
【実施例】
直径３００ｍｍで、２５ｍｍ角のＩＣ領域が一面に形成され、各々のＩＣ領域には、０．１μｍのラインアンドスペースのパターンが形成されているウエハのＣＭＰ研磨を行った。ラインはＣｕで形成されており、スペース部分は誘電率が２以下のポーラスなＳｉＯ２で形成されている。研磨パッドはローデル社のＩＣ１０００（表品名）からなり、直径が２６６ｍｍ中心部に直径８４ｍｍの穴のあいたドーナツ型パッドを使用した。スラリーは、フジミインコーポレーテッド社のＰＬ７１０２（商品名）を使用し、１５０ｍｌ／ｍｉｎを供給した。ウエハの回転数は２５１ｒｐｍで研磨パッドの回転方向と逆方向とし、研磨パッドのオシレーション速度は４０ｍｍ／ｓｅｃとした。オシレーション範囲はウエハ中心から３０〜８０ｍｍの範囲とした。
【００２１】
図１は、研磨パッドの回転数（ｒｐｍ）と研磨速度（研磨パッドとウエハの相対速度）及び研磨レートの関係を示す図である。このときの研磨圧力は０．０１ｐｓｉである。研磨パッドの回転数の上昇と共に研磨速度が上昇し、研磨レートも上昇するが、研磨速度が６．５ｍ／ｓｅｃ（研磨パッドの回転数５５０ｒｐｍ）となったところで、研磨レートが飽和している。これはハイドロプレーニング現象によるものである。なお、研磨速度は、研磨パッドのオシレーション位置によっても異なるので平均的な値である。
【００２２】
図２は、図１と同じ条件で調べた、ウエハ半径方向の研磨レートの分布を、研磨パッドの回転数（ｒｐｍ）をパラメータとして示した図である。これを見ると、研磨ヘッドの回転数が５５１ｒｐｍの場合と６０１ｒｐｍの場合とで、研磨レートの差がほとんど無く、上述のように研磨パッドの回転数が５５０ｒｐｍ、すなわち、研磨速度が６．５ｍ／ｓｅｃ以上となると、研磨レートが飽和していることが分かる。
【００２３】
又、それ以下であっても、研磨パッドの回転数が４０１ｒｐｍまでは、比較的ウエハ全体に亘って研磨レートの差がないが、これを超えた４５１ｒｐｍでは、ウエハ全体での研磨レートの差が大きくなっていることが分かる。図１と対応すると、研磨パッドの回転数が４０１ｒｐｍ（約４００ｒｐｍ）のときは、研磨速度が約５．５ｍ／ｓｅｃに対応する。図２から、一般的には研磨速度が低い程、研磨レートはウエハの各部分で均一に保たれることが分かる。
【００２４】
なお、図２に示した、データの範囲では、Ｕｌｔｒａ Ｌｏｗ−ｋのポーラスなＳｉＯ２が絶縁材として用いられているにもかかわらず、絶縁材のクラッシュや剥離等がなく、良好な研磨を行うことができた。
【００２５】
図３は、上記と同じ条件で、研磨パッドの回転数を３０１ｒｐｍ、すなわち研磨速度を４．４ｍ／ｓｅｃとした場合の、ウエハの半径方向の研磨レートを示す別の実験データを示す図である。ウエハ全域に亘って、ほぼ均一な研磨レートが得られていることが分かる。
【００２６】
同様な方法で、研磨圧力を０．０５ｐｓｉ、０．１ｐｓｉに変えて、他は同じ条件で研磨を行ったが、絶縁材の絶縁材のクラッシュや剥離等がなく、良好な研磨を行うことができた。しかし、研磨圧力を０．２ｐｓｉを超える圧力としたところ、絶縁材のクラッシュが発生し、研磨状態が悪化した。
【００２７】
【発明の実施の形態】
図４は、本発明の実施の形態の一例である半導体デバイス製造プロセスを示すフローチャートである。半導体デバイス製造プロセスをスタートして、まずステップＳ１００で、次に挙げるステップＳ１０１〜Ｓ１０４の中から適切な処理工程を選択する。選択に従って、ステップＳ１０１〜Ｓ１０４のいずれかに進む。
【００２８】
ステップＳ１０１はシリコンウエハの表面を酸化させる酸化工程である。ステップＳ１０２はＣＶＤ等によりシリコンウエハ表面に絶縁膜を形成するＣＶＤ工程である。ステップＳ１０３はシリコンウエハ上に電極を蒸着等の工程で形成する電極形成工程である。ステップ１０４はシリコンウエハにイオンを打ち込むイオン打ち込み工程である。
【００２９】
ＣＶＤ工程もしくは電極形成工程の後で、ステップＳ１０５に進む。ステップＳ１０５でＣＭＰ工程を実施するかどうか判断し、実施する場合はＳ１０６のＣＭＰ工程に進む。ＣＭＰ工程を行わない場合は、Ｓ１０６をバイパスする。ＣＭＰ工程では本発明に係る研磨方法を実施する研磨装置により、層間絶縁膜の平坦化や、半導体デバイスの表面の金属膜の研磨によるダマシン（ｄａｍａｓｃｅｎｅ）の形成等が行われる。
【００３０】
ＣＭＰ工程もしくは酸化工程の後でステップＳ１０７に進む。ステップＳ１０７はフォトリソ工程である。フォトリソ工程では、シリコンウエハへのレジストの塗布、露光装置を用いた露光によるシリコンウエハへの回路パターンの焼き付け、露光したシリコンウエハの現像が行われる。さらに次のステップＳ１０８は現像したレジスト像以外の部分をエッチングにより削り、その後レジスト剥離が行われ、エッチングが済んで不要となったレジストを取り除くエッチング工程である。
【００３１】
次にステップＳ１０９で必要な全工程が完了したかを判断し、完了していなければステップＳ１００に戻り、先のステップを繰り返して、シリコンウエハ上に回路パターンが形成される。ステップＳ１０９で全工程が完了したと判断されれば工程を終了する。
【００３２】
【発明の効果】
以上説明したように、本発明によれば、誘電率が２以下であるＵｌｔｒａ Ｌｏｗ−ｋの材料、特にポーラスな材料が絶縁材として用いられる場合であっても、良好な研磨を行う方法、及びこの研磨方法を使用した半導体デバイスの製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施例である研磨方法における、研磨パッドの回転数（ｒｐｍ）と研磨速度（研磨パッドとウエハの相対速度）及び研磨レートの関係を示す図である。
【図２】本発明の実施例である研磨方法における、ウエハ半径方向の研磨レートの分布を、研磨パットの回転数（ｒｐｍ）をパラメータとして示した図である。
【図３】本発明の実施例である研磨方法における、ウエハの半径方向の研磨レートを示す別の実験データを示す図である。
【図４】本発明の実施の形態の一例である半導体デバイス製造プロセスを示すフローチャートである。
【図５】ＣＭＰ装置の基本構成を示す図である。
本発明は、誘電率が２以下の材料間に配線パターンが形成された基板を、ＣＭＰ研磨により研磨を行う方法、及びこの方法を用いた半導体デバイスの製造方法に関するものである。
【０００２】
【従来の技術】
半導体集積回路の高集積化、微細化に伴って半導体製造プロセスの工程が増加し、複雑となってきている。これに伴い、半導体デバイスの表面状態が必ずしも平坦ではなくなってきている。表面における段差の存在は配線の段切れ、局所的な抵抗値の増大などを招き、断線や電流容量の低下等をもたらす。又、絶縁膜では耐圧劣化やリークの発生にもつながる。
【０００３】
一方、半導体集積回路の高集積化、微細化に伴って光リソグラフィの光源波長は短くなり、開口数いわゆるＮＡが大きくなってきていることに伴い、半導体露光装置の焦点深度が実質的に浅くなってきている。焦点深度が浅くなることに対応するためには、今まで以上にデバイス表面の平坦化が要求される。
【０００４】
このような要求に応える高精度の平坦化技術として、ＣＭＰ研磨技術（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ またはＣｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｌａｎａｒｉｚａｔｉｏｎ）が実用化されている。
【０００５】
ＣＭＰ装置の基本構成を図５に示す。１１は研磨対象物であるウエハ１２を保持しながら回転を与えるヘッド部であり回転駆動機構１３を有している。このヘッド部１１に対面して研磨パッド１４が貼り付けられた回転プラテン１５及びその回転駆動機構１６があり、これら研磨パッド１４、回転プラテン１５、回転駆動機構１６は、回転式揺動アーム１７により揺動を与えられると共に、上下方向に駆動される。
【０００６】
このようなＣＭＰ研磨装置を使用して研磨を行う際には、ウエハ１２及び研磨パッド１４を高速回転させ、回転式揺動アーム１７を図示されていない上下駆動機構により下降させて、研磨パッド１４によりウエハ１２を加圧する。そして、研磨パッド１４とウエハ１２間に研磨剤であるスラリーを供給する。さらに、回転式揺動アーム１７を、図示されていない揺動駆動機構により破線矢印で示す如く揺動する。すると、研磨パッド１４とウエハ１２の相対回転及び揺動により、ウエハ１２の研磨が行われ、表面が平坦化される。すなわち、研磨パッド１４とウエハ１２の相対運動による機械的研磨と、スラリーによる化学的研磨の相乗作用により、良好な研磨が行われる。
【０００７】
【発明が解決しようとする課題】
半導体デバイスに要求されるパターンの線幅は、益々微細化し、最近では線幅５０ｎｍ程度のものが実用化されつつある。しかしながらこのように線幅が微細化すると、配線パターンの電気抵抗（Ｒ）と絶縁物の静電容量（Ｃ）の積で決定される配線遅延が半導体デバイスの遅延より大きくなり、結果として微細化による高速化のメリットが得られないという問題点がある。よって、絶縁物の誘電率として２以下のもの（Ｕｌｔｒａ Ｌｏｗ−ｋ）が使用されるようになってきている。一般にウエハ上に形成される絶縁物であるＳｉＯ２の誘電率は３．９〜４．５程度であり、これに比べてかなり高い。そのため、絶縁物としてＳｉＯ２を使用しながら誘電率を下げる方法として、ＳｉＯ２をポーラスにする方法が用いられるようになってきている。
【０００８】
ところが、ＳｉＯ２をポーラスにすると、それだけ機械的強度が弱くなり、ＣＭＰ研磨を行うとき、剥離が発生したりして、良好に研磨が行えなくなるという問題点が発生する。そのため、Ｕｌｔｒａ Ｌｏｗ−ｋの絶縁材を有する基板を良好に研磨する方法の開発が望まれていた。
【０００９】
本発明はこのような事情に鑑みてなされたもので、誘電率が２以下であるＵｌｔｒａ Ｌｏｗ−ｋの材料、特にポーラスな材料が絶縁材として用いられる場合であっても、良好な研磨を行う方法、及びこの研磨方法を使用した半導体デバイスの製造方法を提供することを課題とする。
【００１０】
【課題を解決するための手段】
前記課題を解決するための第１の手段は、誘電率が２以下の材料間に配線パターンが形成された基板を、研磨圧力を０．０１〜０．２ｐｓｉとして研磨することを特徴とするＣＭＰ研磨方法（請求項１）である。
【００１１】
前記課題を解決するための第２の手段は、前記第１の手段であって、前記誘電率が２以下の材料がポーラスな絶縁材であり、前記基板を前記基板より小径の研磨パッドを用いて、前記研磨パッド表面の巨視的な平坦度を５μｍ以下に、前記基板の表面の巨視的な平坦度を３μｍ以下に保った状態で研磨することを特徴とするもの（請求項２）である。
【００１２】
発明者は、Ｕｌｔｒａ Ｌｏｗ−ｋ材を良好に研磨する方法について調査を行った結果、このようなもろい材料になると、従来のＣＭＰ装置ではあまり問題にされていなかった研磨パッド表面の巨視的な平坦度と研磨対象物である基板の巨視的な平坦度を共に所定値以下に保つことが必須の条件であることを見いだした。ここで巨視的な平坦度とは、微小な凹凸のことではなく、このような微小な凹凸を平均化してみた場合の、面の高さの最高値と最低値の差のことである。このようにする必要がある理由は必ずしも明らかではないが、平坦度が悪いと、研磨中に圧力が均一に作用しないためと考えられる。そして、研磨パッド表面の巨視的な平坦度が５μｍ以下であり、基板の表面の巨視的な平坦度が３μｍ以下でないと研磨が良好に行われないことを見いだした。
【００１３】
そして、このような条件の下で、研磨圧力を０．０１〜０．２ｐｓｉとする必要があることを見いだした。研磨圧力が０．０１ｐｓｉ未満であると、研磨中の圧力を均一に制御することが困難になる。又、研磨圧力が０．２ｐｓｉを超えると、絶縁材に剥がれが生じ、良好な研磨ができない。この圧力範囲は、従来用いられていた範囲と異なり、著しく低いものである。特に、研磨圧力を０．１ｐｓｉ以下とすることが好ましい。
【００１４】
前記課題を解決するための第３の手段は、前記第２の手段であって、研磨パッドと基板間の相対速度を６．５ｍ／ｓｅｃ以下として研磨を行うことを特徴とするもの（請求項３）である。
【００１５】
研磨対象物の研磨量を求める式として、式（１）で示されるＰｒｅｓｔｏｎ式が広く知られている。
［研磨量］＝ｋ・Ｖ・Ｐ・ｔ …（１）
ここに、ｋは定数、Ｖは研磨体と研磨対象物との相対速度、Ｐは研磨対象物を研磨体に押圧する圧力、ｔは時間である。
【００１６】
よって、研磨圧力Ｐを小さくすると研磨量が小さくなり、必要な研磨時間が長くなる。これを防ぐためには、研磨体と研磨対象物である基板との相対速度Ｖを上げる必要がある。ところが、この相対速度Ｖがある程度以上高くなると、研磨パッドと基板間に存在するスラリーがハイドロプレーニング現象を起こすために、研磨量が飽和してくるので、それ以上相対速度Ｖを高めても無意味である。よって、実験の結果に基づいて、研磨パッドと基板間の相対速度を６．５ｍ／ｓｅｃ以下に限定する。
【００１７】
従来知られていなかったことであるが、前述のような低い研磨圧力で研磨を行い、前述のようにハイドロプレーニング現象により研磨量が飽和する程度まで研磨速度を上げようとすると、研磨レートが基板の場所により異なってきて、研磨の均一性が得られなくなる。よって、実際の研磨パッドと基板間の相対速度は、さらに低く抑えるのが好ましい。発明者は、研磨パッドと基板間の相対速度が６．５ｍ／ｓｅｃ以下であれば実用上、研磨レートのばらつきが問題とならないことを見いだした。なお、研磨レートをあまり低くすると研磨時間が長くなるので、実用上は、研磨パッドと基板間の相対速度を３．０ｍ／ｓｅｃ以上とすることが好ましい。
【００１８】
前記課題を解決するための第４の手段は、前記第１の手段から第３の手段のいずれかであって、ＣＭＰ研磨方法によりウエハを研磨する工程を有することを特徴とする半導体デバイスの製造方法（請求項４）である。
【００１９】
本手段においては、第１の手段から第３の手段のいずれかのＣＭＰ研磨方法によりウエハを研磨する工程を有しているので、Ｕｌｔｒａ Ｌｏｗ−ｋの絶縁材を有するウエハの研磨を良好に行うことができる。よって、線幅が微小な高密度パターンの半導体デバイスを歩留良く製造することができる。
【００２０】
【実施例】
直径３００ｍｍで、２５ｍｍ角のＩＣ領域が一面に形成され、各々のＩＣ領域には、０．１μｍのラインアンドスペースのパターンが形成されているウエハのＣＭＰ研磨を行った。ラインはＣｕで形成されており、スペース部分は誘電率が２以下のポーラスなＳｉＯ２で形成されている。研磨パッドはローデル社のＩＣ１０００（表品名）からなり、直径が２６６ｍｍ中心部に直径８４ｍｍの穴のあいたドーナツ型パッドを使用した。スラリーは、フジミインコーポレーテッド社のＰＬ７１０２（商品名）を使用し、１５０ｍｌ／ｍｉｎを供給した。ウエハの回転数は２５１ｒｐｍで研磨パッドの回転方向と逆方向とし、研磨パッドのオシレーション速度は４０ｍｍ／ｓｅｃとした。オシレーション範囲はウエハ中心から３０〜８０ｍｍの範囲とした。
【００２１】
図１は、研磨パッドの回転数（ｒｐｍ）と研磨速度（研磨パッドとウエハの相対速度）及び研磨レートの関係を示す図である。このときの研磨圧力は０．０１ｐｓｉである。研磨パッドの回転数の上昇と共に研磨速度が上昇し、研磨レートも上昇するが、研磨速度が６．５ｍ／ｓｅｃ（研磨パッドの回転数５５０ｒｐｍ）となったところで、研磨レートが飽和している。これはハイドロプレーニング現象によるものである。なお、研磨速度は、研磨パッドのオシレーション位置によっても異なるので平均的な値である。
【００２２】
図２は、図１と同じ条件で調べた、ウエハ半径方向の研磨レートの分布を、研磨パッドの回転数（ｒｐｍ）をパラメータとして示した図である。これを見ると、研磨ヘッドの回転数が５５１ｒｐｍの場合と６０１ｒｐｍの場合とで、研磨レートの差がほとんど無く、上述のように研磨パッドの回転数が５５０ｒｐｍ、すなわち、研磨速度が６．５ｍ／ｓｅｃ以上となると、研磨レートが飽和していることが分かる。
【００２３】
又、それ以下であっても、研磨パッドの回転数が４０１ｒｐｍまでは、比較的ウエハ全体に亘って研磨レートの差がないが、これを超えた４５１ｒｐｍでは、ウエハ全体での研磨レートの差が大きくなっていることが分かる。図１と対応すると、研磨パッドの回転数が４０１ｒｐｍ（約４００ｒｐｍ）のときは、研磨速度が約５．５ｍ／ｓｅｃに対応する。図２から、一般的には研磨速度が低い程、研磨レートはウエハの各部分で均一に保たれることが分かる。
【００２４】
なお、図２に示した、データの範囲では、Ｕｌｔｒａ Ｌｏｗ−ｋのポーラスなＳｉＯ２が絶縁材として用いられているにもかかわらず、絶縁材のクラッシュや剥離等がなく、良好な研磨を行うことができた。
【００２５】
図３は、上記と同じ条件で、研磨パッドの回転数を３０１ｒｐｍ、すなわち研磨速度を４．４ｍ／ｓｅｃとした場合の、ウエハの半径方向の研磨レートを示す別の実験データを示す図である。ウエハ全域に亘って、ほぼ均一な研磨レートが得られていることが分かる。
【００２６】
同様な方法で、研磨圧力を０．０５ｐｓｉ、０．１ｐｓｉに変えて、他は同じ条件で研磨を行ったが、絶縁材の絶縁材のクラッシュや剥離等がなく、良好な研磨を行うことができた。しかし、研磨圧力を０．２ｐｓｉを超える圧力としたところ、絶縁材のクラッシュが発生し、研磨状態が悪化した。
【００２７】
【発明の実施の形態】
図４は、本発明の実施の形態の一例である半導体デバイス製造プロセスを示すフローチャートである。半導体デバイス製造プロセスをスタートして、まずステップＳ１００で、次に挙げるステップＳ１０１〜Ｓ１０４の中から適切な処理工程を選択する。選択に従って、ステップＳ１０１〜Ｓ１０４のいずれかに進む。
【００２８】
ステップＳ１０１はシリコンウエハの表面を酸化させる酸化工程である。ステップＳ１０２はＣＶＤ等によりシリコンウエハ表面に絶縁膜を形成するＣＶＤ工程である。ステップＳ１０３はシリコンウエハ上に電極を蒸着等の工程で形成する電極形成工程である。ステップ１０４はシリコンウエハにイオンを打ち込むイオン打ち込み工程である。
【００２９】
ＣＶＤ工程もしくは電極形成工程の後で、ステップＳ１０５に進む。ステップＳ１０５でＣＭＰ工程を実施するかどうか判断し、実施する場合はＳ１０６のＣＭＰ工程に進む。ＣＭＰ工程を行わない場合は、Ｓ１０６をバイパスする。ＣＭＰ工程では本発明に係る研磨方法を実施する研磨装置により、層間絶縁膜の平坦化や、半導体デバイスの表面の金属膜の研磨によるダマシン（ｄａｍａｓｃｅｎｅ）の形成等が行われる。
【００３０】
ＣＭＰ工程もしくは酸化工程の後でステップＳ１０７に進む。ステップＳ１０７はフォトリソ工程である。フォトリソ工程では、シリコンウエハへのレジストの塗布、露光装置を用いた露光によるシリコンウエハへの回路パターンの焼き付け、露光したシリコンウエハの現像が行われる。さらに次のステップＳ１０８は現像したレジスト像以外の部分をエッチングにより削り、その後レジスト剥離が行われ、エッチングが済んで不要となったレジストを取り除くエッチング工程である。
【００３１】
次にステップＳ１０９で必要な全工程が完了したかを判断し、完了していなければステップＳ１００に戻り、先のステップを繰り返して、シリコンウエハ上に回路パターンが形成される。ステップＳ１０９で全工程が完了したと判断されれば工程を終了する。
【００３２】
【発明の効果】
以上説明したように、本発明によれば、誘電率が２以下であるＵｌｔｒａ Ｌｏｗ−ｋの材料、特にポーラスな材料が絶縁材として用いられる場合であっても、良好な研磨を行う方法、及びこの研磨方法を使用した半導体デバイスの製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施例である研磨方法における、研磨パッドの回転数（ｒｐｍ）と研磨速度（研磨パッドとウエハの相対速度）及び研磨レートの関係を示す図である。
【図２】本発明の実施例である研磨方法における、ウエハ半径方向の研磨レートの分布を、研磨パットの回転数（ｒｐｍ）をパラメータとして示した図である。
【図３】本発明の実施例である研磨方法における、ウエハの半径方向の研磨レートを示す別の実験データを示す図である。
【図４】本発明の実施の形態の一例である半導体デバイス製造プロセスを示すフローチャートである。
【図５】ＣＭＰ装置の基本構成を示す図である。
Claims (4)
- 誘電率が２以下の材料間に配線パターンが形成された基板を、研磨圧力を０．０１〜０．２ｐｓｉとして研磨することを特徴とするＣＭＰ研磨方法。
- 前記誘電率が２以下の材料がポーラスな絶縁材であり、前記基板を前記基板より小径の研磨パッドを用いて、前記研磨パッド表面の巨視的な平坦度を５μｍ以下に、前記基板の表面の巨視的な平坦度を３μｍ以下に保った状態で研磨することを特徴とする請求項１に記載のＣＭＰ研磨方法。
- 前記研磨パッドと前記基板間の相対速度を６．５ｍ／ｓｅｃ以下として研磨を行うことを特徴とする請求項２に記載のＣＭＰ研磨方法。
- 請求項１から請求項３のうちいずれか１項に記載のＣＭＰ研磨方法によりウエハを研磨する工程を有することを特徴とする半導体デバイスの製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003117771A JP2004327566A (ja) | 2003-04-23 | 2003-04-23 | Ｃｍｐ研磨方法及び半導体デバイスの製造方法 |
| PCT/JP2004/005310 WO2004095558A1 (ja) | 2003-04-23 | 2004-04-14 | Ｃｍｐ研磨方法及び半導体デバイスの製造方法 |
| KR1020057013371A KR20050118667A (ko) | 2003-04-23 | 2004-04-14 | Ｃｍｐ 연마 방법 및 반도체 디바이스의 제조 방법 |
| CNB2004800106759A CN100369212C (zh) | 2003-04-23 | 2004-04-14 | Cmp研磨方法和半导体器件制造方法 |
| EP04727407A EP1617465A4 (en) | 2003-04-23 | 2004-04-14 | CHEMICOMECHANICAL POLISHING (CMP) PROCESS AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE |
| TW093111382A TW200423245A (en) | 2003-04-23 | 2004-04-23 | CMP polishing method and method for manufacturing semiconductor device |
| US11/254,732 US20060046491A1 (en) | 2003-04-23 | 2005-10-21 | CMP polishing method and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003117771A JP2004327566A (ja) | 2003-04-23 | 2003-04-23 | Ｃｍｐ研磨方法及び半導体デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004327566A true JP2004327566A (ja) | 2004-11-18 |
| JP2004327566A5 JP2004327566A5 (ja) | 2006-03-23 |
Family
ID=33308050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003117771A Withdrawn JP2004327566A (ja) | 2003-04-23 | 2003-04-23 | Ｃｍｐ研磨方法及び半導体デバイスの製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20060046491A1 (ja) |
| EP (1) | EP1617465A4 (ja) |
| JP (1) | JP2004327566A (ja) |
| KR (1) | KR20050118667A (ja) |
| CN (1) | CN100369212C (ja) |
| TW (1) | TW200423245A (ja) |
| WO (1) | WO2004095558A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015039033A (ja) * | 2006-12-28 | 2015-02-26 | サン−ゴバン セラミックス アンド プラスティクス，インコーポレイティド | サファイア基板 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016058724A (ja) * | 2014-09-11 | 2016-04-21 | 株式会社荏原製作所 | 処理モジュール、処理装置、及び、処理方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000000757A (ja) * | 1998-06-12 | 2000-01-07 | Nikon Corp | 研磨装置及び研磨方法 |
| US6303507B1 (en) * | 1999-12-13 | 2001-10-16 | Advanced Micro Devices, Inc. | In-situ feedback system for localized CMP thickness control |
| US6475072B1 (en) * | 2000-09-29 | 2002-11-05 | International Business Machines Corporation | Method of wafer smoothing for bonding using chemo-mechanical polishing (CMP) |
| JP4507457B2 (ja) * | 2001-05-30 | 2010-07-21 | ソニー株式会社 | 半導体装置の製造方法 |
| US6821881B2 (en) * | 2001-07-25 | 2004-11-23 | Applied Materials, Inc. | Method for chemical mechanical polishing of semiconductor substrates |
| JP2003068683A (ja) * | 2001-08-22 | 2003-03-07 | Hitachi Chem Co Ltd | 金属用研磨液及び研磨方法 |
| JP2003324088A (ja) * | 2002-04-30 | 2003-11-14 | Sony Corp | 研磨方法及び研磨装置 |
| TWI295950B (en) * | 2002-10-03 | 2008-04-21 | Applied Materials Inc | Method for reducing delamination during chemical mechanical polishing |
-
2003
- 2003-04-23 JP JP2003117771A patent/JP2004327566A/ja not_active Withdrawn
-
2004
- 2004-04-14 EP EP04727407A patent/EP1617465A4/en not_active Ceased
- 2004-04-14 WO PCT/JP2004/005310 patent/WO2004095558A1/ja active Application Filing
- 2004-04-14 KR KR1020057013371A patent/KR20050118667A/ko not_active Application Discontinuation
- 2004-04-14 CN CNB2004800106759A patent/CN100369212C/zh not_active Expired - Lifetime
- 2004-04-23 TW TW093111382A patent/TW200423245A/zh unknown
-
2005
- 2005-10-21 US US11/254,732 patent/US20060046491A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015039033A (ja) * | 2006-12-28 | 2015-02-26 | サン−ゴバン セラミックス アンド プラスティクス，インコーポレイティド | サファイア基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004095558A1 (ja) | 2004-11-04 |
| TW200423245A (en) | 2004-11-01 |
| CN100369212C (zh) | 2008-02-13 |
| KR20050118667A (ko) | 2005-12-19 |
| EP1617465A1 (en) | 2006-01-18 |
| CN1777979A (zh) | 2006-05-24 |
| TWI354326B (ja) | 2011-12-11 |
| EP1617465A4 (en) | 2007-07-04 |
| US20060046491A1 (en) | 2006-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4575539B2 (ja) | 化学的機械研磨プロセス及びその構成要素 | |
| JP6030703B2 (ja) | 誘電性ＣＭＰスラリーにおけるＣｓＯＨの使用 | |
| US6358122B1 (en) | Method and apparatus for mechanical and chemical-mechanical planarization of microelectronic substrates with metal compound abrasives | |
| US6946397B2 (en) | Chemical mechanical polishing process with reduced defects in a copper process | |
| JP2000301454A5 (ja) | ||
| KR100508838B1 (ko) | 반도체 장치의 제조 방법 및 그의 연마액 | |
| TW569330B (en) | Forming a semiconductor structure using a combination of planarizing methods and electropolishing | |
| JP2002324772A (ja) | 半導体装置の製造方法及び製造装置 | |
| JP2004327566A (ja) | Ｃｍｐ研磨方法及び半導体デバイスの製造方法 | |
| KR100421037B1 (ko) | 반도체소자의 제조방법 | |
| WO2004001829A1 (ja) | 研磨体、研磨装置、半導体デバイス及び半導体デバイスの製造方法 | |
| TW200837824A (en) | Substrate polishing method, semiconductor device and fabrication method therefor | |
| JP2004128112A (ja) | 半導体装置の製造方法 | |
| US6899597B2 (en) | Chemical mechanical polishing (CMP) process using fixed abrasive pads | |
| US6211087B1 (en) | Chemical wet etch removal of underlayer material after performing chemical mechanical polishing on a primary layer | |
| US6080671A (en) | Process of chemical-mechanical polishing and manufacturing an integrated circuit | |
| KR100536806B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2003092300A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| KR100906042B1 (ko) | 반도체 소자의 평탄화 방법 | |
| JP2003007656A (ja) | 半導体装置の製造方法 | |
| WO2004105113A1 (ja) | Ｃｍｐ研磨用研磨体、ｃｍｐ研磨装置、ｃｍｐ研磨方法、及び半導体デバイスの製造方法 | |
| Schlueter et al. | Attributes of an advanced node cu-barrier slurry | |
| JPH11340206A (ja) | 平坦化方法 | |
| KR20050033694A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20020096749A (ko) | 반도체 소자의 평탄화 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060202 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080723 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090204 |