JPWO2012067105A1 - 炭化珪素基板、半導体素子ならびに炭化珪素基板の製造方法 - Google Patents

炭化珪素基板、半導体素子ならびに炭化珪素基板の製造方法 Download PDF

Info

Publication number
JPWO2012067105A1
JPWO2012067105A1 JP2012544255A JP2012544255A JPWO2012067105A1 JP WO2012067105 A1 JPWO2012067105 A1 JP WO2012067105A1 JP 2012544255 A JP2012544255 A JP 2012544255A JP 2012544255 A JP2012544255 A JP 2012544255A JP WO2012067105 A1 JPWO2012067105 A1 JP WO2012067105A1
Authority
JP
Japan
Prior art keywords
silicon carbide
carbide substrate
plane
substrate
stacking fault
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012544255A
Other languages
English (en)
Other versions
JP5945505B2 (ja
Inventor
弘幸 長澤
弘幸 長澤
孝光 河原
孝光 河原
邦明 八木
邦明 八木
直記 八田
直記 八田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hoya Corp
Original Assignee
Hoya Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoya Corp filed Critical Hoya Corp
Publication of JPWO2012067105A1 publication Critical patent/JPWO2012067105A1/ja
Application granted granted Critical
Publication of JP5945505B2 publication Critical patent/JP5945505B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

炭化珪素からなる炭化珪素基板において、内部に炭化珪素との界面に不整合界面を形成する内包領域１３を有し、不整合界面において、炭化珪素内の積層欠陥の伝搬を遮断していることで実現する。

Description

本発明は、高機能半導体素子に用いられる炭化珪素基板に関するものである。特に、結晶の特定表面における面欠陥密度が際立って低く、高効率かつ高耐圧のパワー半導体素子の材料として好ましく用いることのできる炭化珪素基板を提供する。
高機能半導体素子の基板となる化合物半導体結晶として、炭化珪素が用いられ始めている。この炭化珪素を用いた基板である炭化珪素基板には、格子欠陥が含まれる場合がある。
炭化珪素基板に含まれる格子欠陥は、半導体素子の性能に多大な影響を与える。例えば、反位相領域境界面や積層欠陥などの面欠陥は、電流漏洩や絶縁破壊をもたらし、電力用半導体素子の性能を著しく低下させる。このため、炭化珪素基板に対しては、面欠陥密度の低減が望まれる。
以下に、炭化珪素基板を形成する際の面欠陥低減方法について説明する。炭化珪素をＳｉ基板上にヘテロエピタキシャル成長する際の欠陥密度低減方法としては、例えば、特許文献１に示されている炭化珪素の厚さを制御する方法や、非特許文献１に示されているＳｉ基板の表面法線軸を僅かに傾けるオフ角加工方法などがある。
非特許文献１に示されているオフ角加工方法では、Ｓｉ（１００）基板の［０１１］方向に数度程度の角度（オフ角）をつけた、いわゆるオフ基板を用いることによって、極性面の配向方位を制御して、反位相領域境界面を消滅させる。これによれば、基板に微傾斜をつけることで、原子レベルのステップが一方向に等間隔で導入されるため、ステップフローによるエピタキシャル成長の際、導入されたステップに垂直な方向（ステップを横切る方向）への面欠陥の伝搬を抑制することができる。
ところが、上述のオフ角の導入だけでは、積層欠陥の伝播方向が一方向化して、それらの会合消滅機構が消失してしまうために、厚膜化による積層欠陥密度の減少が困難であった。本来、立方晶炭化珪素（００１）面内では、成長に伴って積層欠陥が４方向の等価な｛１１１｝面に平行な方向に伝播するが、成長に伴って対向する積層欠陥同士が会合し、その際に、一方が伝播し続け、他方が消滅する。この現象が繰り返されることで、成長に伴って積層欠陥密度が減少していく。ところが、オフ角度が導入されたＳｉ（００１）基板に炭化珪素が成長する場合、ステップによって（１１１）面に平行に伝播する積層欠陥が遮断され、積層欠陥伝播方位は（−１−１１）面に平行な方向に限定されてしまう。その結果、会合消滅機構が消失し、積層欠陥の消滅には至らない。
上述の問題を解決し、炭化珪素内の面欠陥である反位相領域境界面および積層欠陥の両者を効果的に低減させる方法として、特許文献２や非特許文献２に示されているような、１方向に平行な尾根を有する起伏が形成されたＳｉ基板上に炭化珪素を成長させる技術が開発された。この技術を用いた欠陥解消機構について、以下に説明する。
図９に示すように、１方向に平行な尾根を有する起伏が形成されたＳｉ基板に炭化珪素を成長させると、オフ角を導入したＳｉ（００１）基板上の成長と同様に、極性面の結晶配向方位が１方向に統合されて、反位相領域境界面が消滅する。
また、１方向に平行な尾根を有する起伏が形成されたＳｉ（００１）基板上に炭化珪素が成長する際には、以下の積層欠陥機構により、積層欠陥密度が減少する。立方晶炭化珪素（００１）面には、２種類の積層欠陥が存在する。１つは、（００１）面にＳｉ極性面を露出する積層欠陥であり、もう１つは、Ｃ極性面を露出する積層欠陥である。
Ｃ極性面を露出する積層欠陥は、Ｃ極性面の表面エネルギーが（００１）面の表面エネルギーに対して相対的に低いため、表面積を縮小させて自己消滅する。
一方、Ｓｉ極性面を露出する積層欠陥は、Ｓｉ極性面の表面エネルギーが（００１）面の表面エネルギーに対して相対的に高いため、安定である。このため、Ｓｉ極性面が最表面に露出し続け、表面に残存することとなる。このＳｉ極性面を露出する積層欠陥については、図１０に示すように、炭化珪素層１０２内部において、基板１０１の向かい合った斜面で発生した積層欠陥１０３が鏡面対向の位置関係に揃えられて、炭化珪素の成長に伴って会合消滅する。
上述の２種類の積層欠陥に対する積層欠陥解消機構が働くと、従来のオフ角を導入したＳｉ（００１）基板では実現できなかった積層欠陥密度減少がもたらされる。
ところが、１方向に平行な尾根を有する起伏が形成されたＳｉ（００１）基板上に炭化珪素をヘテロエピタキシャル成長させると、反位相領域境界面およびＣ極性面を露出する積層欠陥は、基板表面にて消滅しているのに対して、Ｓｉ極性面を露出する積層欠陥は、会合消滅が発現するにもかかわらず、依然として残存する。これは、Ｓｉ極性面を露出する積層欠陥は、成長時の格子歪に起因して常に発生しているためである。成長時における炭化珪素内部には、基板面内の温度分布による熱歪や積層欠陥が会合消滅する際の格子整合に伴う歪が生じる。この歪が炭化珪素の弾性限界歪より大きくなると、歪を緩和するために炭化珪素が塑性変形し、積層欠陥が生じる。すなわち、会合消滅で積層欠陥密度が減少する一方で、歪によって新たな積層欠陥が発生してしまう。
このようなＳｉ極性面を露出する積層欠陥を消滅させる手段として、非特許文献３に示されているような、ＳＢＥ（Ｓｗｉｔｃｈ Ｂａｃｋ Ｅｐｉｔａｘｙ）技術が開発された。このＳＢＥ技術について、以下に説明する。
図１１に示すように、炭化珪素結晶１１１に含まれる積層欠陥１１２の積層欠陥極性面１１３は、基板裏面側においてＣ極性面１１４となる。すなわち、基板を裏返すことで、残存した積層欠陥の露出面をＣ極性面に転換させることができる。Ｃ極性面は成長によって自己消滅することから、この裏面側に立方晶炭化珪素をホモエピタキシャル成長させることで、原理上は残存した積層欠陥が消滅し、積層欠陥の完全解消が実現される。
ＳＢＥ技術では、積層欠陥密度が顕著に減少するものの、積層欠陥の完全解消には至らない。残存する積層欠陥は、ＳＢＥ成長過程において新たに発生したものである。新たな積層欠陥発生を導く要因は、立方晶炭化珪素基板とホモエピタキシャル層、またはホモエピタキシャル層内部に存在する歪である。１方向に平行な尾根を有する起伏が形成されたＳｉ基板への炭化珪素成長と同様に、ＳＢＥ成長時にも、基板面内の温度分布による熱歪や積層欠陥が会合消滅した際の格子整合に伴う歪が発生する。そして、この歪を緩和させるために、炭化珪素結晶内部に新たに積層欠陥が発生する。すなわち、成長時に生じる歪を解消しない限り、ホモエピタキシャル成長やデバイス作製工程において新たな積層欠陥が発生する可能性から逃れることができず、デバイス製造に適した低欠陥密度の立方晶炭化珪素基板を作製することは困難である。
特許文献３に示された技術では、結晶基板上に形成する起伏を、１方向のみならずこれと直交する方向にも形成する。このため、一方の起伏で形成されるステップフローと、他方の起伏で形成されるステップフローと、が互いに垂直な関係で競合する成長様式となるので、表面モフォロジーとして片方のステップフローを引きずったようなモフォロジーは消滅し、平坦な表面が得られる。ところが、１方向のみならずこれと直交する方位にも傾斜が存在しているため、上述の非特許文献２に示されているような極性面方位の配向方位制御が損なわれ、反位相領域境界面の解消が導かれない。
特許文献４に示された技術では、サファイア基板上にＧａＮ層を設け、その上にＳｉＯ２で等価な３つの＜１１−２０＞方向に、正三角形開口部を作成してＧａＮを成長させ、三角錐ＧａＮ成長層を形成する。三角錐ＧａＮ成長層上に島状ＧａＮ層形成して、サファイア基板上の全面にＧａＮ成長層を成長させると、三角錐を埋め込むように、横方向成長が促進され、平坦になる。
ここで、基板界面から垂直に伸びる転位は、錐構造の斜面に到達すると曲がり表面に到達せず、低転位密度が実現する。ところが、基板界面から垂直に伸びる転位は、一旦曲げられた後に、ＳｉＯ２上の結晶領域で集合して、再び上に伸びるので、表面には高密度転位、欠陥領域が形成されてしまう。また、積層欠陥や反位相領域境界面のような特定方位に平行に伝播する面欠陥に対しては、いかなる開口部形成や横方向成長を駆使したとしても、欠陥の伝搬方位が変わらないため、低転位密度領域を形成することができない。
以上によれば、特許文献４におけるサファイアを炭化珪素に置き換えて、炭化珪素のホモエピタキシャル成長に転用したとしても、基板である炭化珪素の反位相領域境界面や積層欠陥が解消されていない限り、それらの面欠陥を含まない炭化珪素表面を得ることは不可能である。
特公平６−４１４００号公報 特開２０００−１７８７４０号公報 特開２００２−２０１０９９号公報 特開２００１−２５７１６６号公報
Ｋ．Ｓｈｉｂａｈａｒａ，Ｓ．Ｎｉｓｈｉｎｏ，Ｈ．Ｍａｔｓｕｎａｍｉ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５０（１９８７）ｐｐ．１８８８−１８９０ Ｈ．Ｎａｇａｓａｗａ，Ｔ．Ｋａｗａｈａｒａ，Ｋ．Ｙａｇｉ，Ｍａｔｅｒ．Ｓｃｉ．Ｆｏｒｕｍ ３８９−３９３（２００２）ｐｐ．３１９−３２２ Ｋ．Ｙａｇｉ， Ｔ．Ｋａｗａｈａｒａ， Ｎ．Ｈａｔｔａ ａｎｄ Ｈ．Ｎａｇａｓａｗａ： Ｍａｔｅｒ． Ｓｃｉ． Ｆｏｒｕｍ ５２７−５２９ （２００６） ｐ．２９１
本発明は、上述の課題を鑑みてなされたものであり、構造的な格子欠陥の延伸方向に異方性を生じせしめることなくそれらの密度を低減させ、かつ、格子歪に起因するいかなる積層欠陥の伝播も阻むことにより、高機能な半導体素子を実現させうる低欠陥密度の表面を有する炭化珪素基板を提供することを目的とする。
本発明は、上述の課題を解決するために、以下の事項を提案している。
本発明の第１の態様は、
少なくとも内部に積層欠陥を有する炭化珪素基板において、
前記基板の内部に前記炭化珪素との界面に不整合界面を形成する内包領域を有し、
前記不整合界面において、炭化珪素内の積層欠陥の伝搬が遮断されていること
を特徴とする炭化珪素基板である。
本発明の第２の態様は、
前記内包領域は、珪素、炭素、窒素、水素、ヘリウム、ネオン、アルゴン、クリプトン、キセノンのうち少なくとも１つを含んでいること
を特徴とする上記第１の態様に記載の炭化珪素基板である。
本発明の第３の態様は、
前記内包領域は、空間であることを特徴とする上記第１の態様に記載の炭化珪素基板である。
本発明の第４の態様は、
当該炭化珪素基板は、略平行かつ異なる積層欠陥密度を有する二つの平面を有し、
前記炭化珪素と内包領域との不整合界面において、前記平面のうち積層欠陥密度の高い面側から積層欠陥密度の低い面への積層欠陥の伝搬が遮断されていること
を特徴とする上記第１乃至第３の態様のいずれか１態様に記載の炭化珪素基板である。
本発明の第５の態様は、
前記内包領域は、当該炭化珪素基板の厚さ方向と平行な方向である高さをＨとした場合に、幅Ｓ、互いに隣り合う内包領域との中心間距離をＰ、積層欠陥と前記不整合界面（内包領域の側壁）とのなす角をθとすると、
Ｈ≧（Ｐ−Ｓ）／ｔａｎθを満たすこと
を特徴とする上記第１乃至第４の態様いずれか１態様に記載の炭化珪素基板である。
本発明の第６の態様は、 少なくとも内部に積層欠陥を有し、かつ、少なくとも１つ以上の主表面を有する炭化珪素基板であって、
内部に複数の内包領域を備え、
前記複数の内包領域は、前記主表面の１つにほぼ平行に分布し、
前記積層欠陥が、前記内包領域との界面である内包領域側壁で伝搬が遮断されており、
前記内包領域は、当該炭化珪素基板の厚さ方向と平行な方向である高さをＨとした場合に、幅Ｓ、互いに隣り合う内包領域との中心間距離をＰ、積層欠陥と前記側壁とのなす角をθとすると、
Ｈ≧（Ｐ−Ｓ）／ｔａｎθを満たすこと
を特徴とする炭化珪素基板である。
本発明の第７の態様は、
前記炭化珪素基板は、立方晶炭化珪素であり、主表面が｛００１｝面であり、 前記不整合界面が、｛１１０｝面に平行であること
を特徴とする上記第１乃至第６の態様いずれか１態様に記載の炭化珪素基板である。
本発明の第８の態様は、
前記炭化珪素基板は、立方晶炭化珪素であり、主表面が｛１１１｝面であり、
前記不整合界面が、｛１１１｝面、｛１１０｝面、｛２１１｝面のいずれかに平行であること
を特徴とする上記第１乃至第６の態様いずれか１態様に記載の炭化珪素基板である。
本発明の第９の態様は、
前記炭化珪素基板は、六方晶炭化珪素であり、主表面が｛０００１｝面であり、
前記不整合界面が、｛１１−２０｝面または｛−１１００｝面に平行であること
を特徴とする上記第１乃至第６の態様いずれか１態様に記載の炭化珪素基板である。
本発明の第１０の態様は、
上記第１〜９のいずれか１態様に記載の炭化珪素基板を用いて形成された半導体素子であって、
前記炭化珪素基板表面には、前記炭化珪素基板を形成する炭化珪素と同一結晶構造の炭化珪素層が形成され、
前記炭化珪素層には、内部電界が形成されること
を特徴とする半導体素子である。
本発明の第１１の態様は、
（００１）面を表面とする炭化珪素基板に｛１１０｝面を側壁として有する複数の離散領域を形成する工程と、
前記炭化珪素基板上にホモエピタキシャル成長する工程と、を有し、
前記ホモエピタキシャル成長する工程は、以下に示す（２）式を満たすように成長させる工程を備えること
を特徴とする炭化珪素基板の製造方法である。
ｒｇ［００１］×ｔａｎ３５．３°−ｒｇ［１１０］＞０ ・ ・ ・（２）
なお、ｒｇ［００１］は、［００１］方向の結晶成長速度であり、ｒｇ［１１０］は、［１１０］方向の結晶成長速度を表す。
本発明の第１２の態様は、
前記炭化珪素基板上にホモエピタキシャル成長する工程の後、前記複数の離散領域同士の上端を横方向成長させて互いに連結させる工程を備えること
を特徴とする上記第１１の態様に記載の炭化珪素基板の製造方法である。
本発明によれば、構造的な格子欠陥の延伸方向に異方性を生じせしめることなくそれらの密度を低減させ、かつ、格子歪に起因する、いかなる積層欠陥の伝播も阻むことにより、高機能な半導体素子を実現させうる低欠陥密度の表面を有する炭化珪素基板を提供することを可能とする。これは、積層欠陥が、単結晶中だからこそ特定の方向に伝搬するという特性を利用して、積層欠陥を結晶の連続性がない「不整合界面」と接するように内包領域を設けることで、積層欠陥の伝搬を阻止することを可能としたものである。そのため、歪みの有無にかかわらず、積層欠陥密度が低減可能である。
また、内部に内包領域を設けることで、炭化珪素の結晶格子に生ずる格子歪に起因する積層欠陥の発生を抑制可能である。これは、積層欠陥が発生したとしても内包領域がその伝搬を阻止するためである。また、内包領域のヤング率が、炭化珪素のヤング率以下であるため、歪みを内包領域が吸収し、発生自体を抑制していると考えられる。
本発明に係る炭化珪素基板の断面図である。 本発明の第２実施形態に係る酸化膜が選択的に除去された立方晶炭化珪素基板の表面の正面図である。 前記立方晶炭化珪素基板の断面図である。 前記立方晶炭化珪素基板の断面図である。 前記立方晶炭化珪素基板の断面図である。 本発明の第３実施形態に係る立方晶炭化珪素基板の断面図である。 前記立方晶炭化珪素基板の断面図である。 前記立方晶炭化珪素基板の断面図である。 従来例に係る１方向に平行な尾根を有する起伏が形成されたＳｉ基板の斜視図である。 前記Ｓｉ基板上に炭化珪素を成長させた際の断面図である。 立方晶炭化珪素内部の積層欠陥構造を説明するための図である。 積層欠陥密度が低減するメカニズムについて説明するための図である。 積層欠陥密度が低減するメカニズムについて説明するための図である。 （ａ）は、ライン＆スペースの離散領域の平面形状を光学顕微鏡にて撮影した写真であり、（ｂ）は、ライン＆スペースの離散領域の断面を示した図である。 離散領域内の全ての積層欠陥を側壁へと排出している様子を示した図である。 離散領域同士を横方向成長させて連結させた様子を示した図である。 離散領域を成長させた際の断面を光学顕微鏡で撮影した写真である。 離散領域を成長させた際の断面を偏光型の透過顕微鏡で撮影した写真である。 離散領域同士を連結させた際の断面を光学顕微鏡で撮影した写真である。 (ａ）は、離散領域同士を連結させた基板の断面を反射型の光学顕微鏡で撮影した写真である。（ｂ）は同じ箇所を偏光型の透過顕微鏡を用いて撮影した写真である。 ライン（離散領域）から伝搬してくる積層欠陥と内包領域との関係について説明するための図である。 スペースから伝搬してくる積層欠陥と内包領域との関係について説明するための図である。
以下、本発明の実施の形態について図面を参照しながら説明する。
図１は、本発明に係る炭化珪素基板１の断面図である。炭化珪素基板１の表面の中で最も露出している面積の大きい部分である主表面１２は、（００１）面に平行であり、炭化珪素基板１は、主表面１２と平行な裏面を有する板状の結晶である。
炭化珪素基板１を形成する立方晶炭化珪素１１の内部には、主表面１２から炭化珪素基板１の内部に向けて１００μｍ以内、望ましくは５０μｍ以内、さらに望ましくは２０μｍ以内に、複数の内包領域１３が均等に存在している。これら内包領域１３は、炭化珪素との界面に不整合界面を形成している。立方晶炭化珪素１１と内包領域１３とは、連続しておらず不整合であればよい。なお、不整合界面とは、格子整合していない界面を意味している。
本発明の炭化珪素基板は、実質的に単結晶炭化珪素からなる。「実質的に」とは、基板内部に不整合界面を隔てて内包領域を有すること、および基板内部に欠陥を有することから、完全な単結晶炭化珪素ではないことを意味するものである。本発明の炭化珪素基板は、内部に積層欠陥と内包領域を含有するが、基板全体に対して内包領域や欠陥の割合は非常に少なく、実質的には単結晶炭化珪素である。
また、内包領域１３は、珪素、炭素、窒素、水素、ヘリウム、ネオン、アルゴン、クリプトン、キセノンのうち少なくとも１つを含んでいたり、空間（真空の場合も含む）となっていたりすればよい。言い換えれば、内包領域１３は、単結晶（基板自体の結晶性と配向が異なるため不整合界面を有する場合）、多結晶、またはアモルファスの炭化珪素、炭化珪素以外の材料、もしくは空間により形成されている。また、内包領域１３が分布している層は、主表面１２と略平行であり、内包領域１３の側壁（内包領域を構成する壁面のうち、主表面と略平行でない壁面）は、｛１１０｝面に略平行である。
ここで、効果的に積層欠陥密度の低減を導くためには、全ての積層欠陥１４が内包領域１３に会合する条件を満たす必要がある。具体的には、図１に示すように、隣り合う内包領域１３の間隔をＷ、内包領域１３の高さをＨ、積層欠陥１４と内包領域１３の側壁との内角をθとすると、以下の式（１）を満たす必要がある。
上述の式（１）によれば、積層欠陥１４の伝播する最稠密面と内包領域１３とが平行ではなく、かつ、積層欠陥１４と内包領域１３の側壁との内角θが０度よりも大きく９０度未満であれば、効果的に積層欠陥密度の低減を導くことができる。
上記の式（１）および後述の式（７）を満たす内包領域を含む炭化珪素基板１は、主表面１２とその裏面において、積層欠陥密度が異なる。積層欠陥密度が高い面（裏面）側から、積層欠陥密度が低い面（主表面１２）側へ、伝搬する積層欠陥が内包領域の側壁（不整合界面）において伝搬が遮断されるため、このような構成が実現される。
炭化珪素基板１では、上述のように、主表面１２が（００１）面に平行であり、内包領域１３の側壁が｛１１０｝面に略平行である。また、立方晶炭化珪素１１に含まれる積層欠陥１４は、最稠密面である｛１１１｝面と平行に伝播する。このため、上述の式（１）より、積層欠陥１４と内包領域１３の側壁との内角θは、３５．３度となる。
ここで、複数の内包領域１３のそれぞれにおいて、主表面に平行な方向の幅Ｓ、間隔Ｗ、および高さＨのそれぞれは、厳密に一致している必要はないが、内包領域１３の間隔Ｗについては、１００ｎｍ以上１００μｍ以下、望ましくは１μｍ以上５０μｍ以下、さらに望ましくは２μｍ以上２０μｍ以下とすることが好ましい。これは、内包領域１３の間隔Ｗが狭くなるに従って、内包領域１３の加工が困難になるばかりか、内包領域１３の体積占有率が増えてしまい、半導体デバイスとして動作させる場合の基板抵抗が増大してしまうためである。また、内包領域１３の間隔Ｗが大きくなるに従って、自ずと内包領域１３の高さＨも大きくする必要が生じ、さらに内包領域１３の体積占有率が減少してしまい、歪を吸収しきれなくなるおそれがでてくるためである。
また、内包領域１３の高さＨは、上述の内包領域１３の間隔Ｗおよび式（１）を用いて求めることができる。ただし、内包領域１３の高さＨが小さくなるに従って、内包領域１３の加工が困難となるばかりか、内包領域１３の体積占有率が減少してしまい、歪を吸収しきれなくなるおそれがでてくる。一方、内包領域１３の高さＨが大きくなるに従って（例えば、１００μｍ以上になると）、内包領域１３の加工が困難になるばかりか、内包領域１３の体積占有率が増えてしまい、半導体デバイスとして動作させる場合の基板抵抗が増大してしまう。
また、内包領域１３の幅Ｓが狭くなるに従って、内包領域１３の加工が困難になるばかりか、内包領域１３の体積占有率が減少してしまい、歪を吸収しきれなくなるおそれがでてくる。一方、内包領域１３の幅Ｓが大きくなるに従って、内包領域１３の体積占有率が増えてしまい、半導体デバイスとして動作させる場合の基板抵抗が増大してしまうばかりか、内包領域１３の間隔Ｗを望ましい値に設定することが困難となる。このため、内包領域１３の幅Ｓについては、１００ｎｍ以上１００μｍ以下、望ましくは１μｍ以上５０μｍ以下、さらに望ましくは２μｍ以上２０μｍ以下とすることが好ましい。
また、主表面１２から内包領域１３の層までの深さ（主表面から基板内部に向けた距離）Ｔが極端に小さい場合には、内包領域１３上の立方晶炭化珪素１１の層が機械的に弱くなり、内包領域１３が主表面１２に露出するおそれがある。また、半導体デバイスとして上層に活性層を設けた場合、主表面１２から内包領域１３の層までの深さＴが小さいと、電流分布が不均一になってしまい、局部的な過熱や破壊が生ずるおそれがある。一方、主表面１２から内包領域１３の層までの深さＴが極端に大きい場合には、内包領域１３と主表面１２との間の層の歪を吸収することができなくなり、主表面１２における積層欠陥密度を低減することが困難となる。このため、主表面１２から内包領域１３の層までの深さＴについては、１００ｎｍ以上１００μｍ以下、望ましくは１μｍ以上５０μｍ以下、さらに望ましくは１０μｍ以上３０μｍ以下とすることが好ましい。
以上によれば、主表面１２と垂直な方向に対する内包領域１３の幅Ｈについては、主表面１２と平行な方向に対する幅Ｓの５倍以上とし、主表面１２と平行な方向にみなす内包領域１３の切片の面積については、主表面１２の面積の１０分の１以下とすることが好ましい。
なお、内包領域は、その側壁で積層欠陥密度の低減を導くものであるため、側壁がそのような効果を有する形態であれば、内包領域のそれぞれが孤立せずに連結していてもかまわない。例えば、基板断面が図１のような形態で、かつ、基板主表面に平行な面において、基板内部が図２のような形態であっても良い。もちろん、基板断面が図１のような形態で、かつ、基板主表面に平行な面においてライン＆スペースのような形態であっても良い。
以上の炭化珪素基板１を作製する詳細な手法については、後述する第１実施形態〜第３実施形態にて説明をするが、ここでは、その概略について説明をする。
上述の特許文献２や非特許文献２に示されているようなＳｉ（００１）基板上において、［−１１０］方向に平行な尾根を有する起伏の斜面を形成する。この斜面の最大斜度は２度以上９０度以下で、かつ、隣接しあう起伏の断面形状は連続しているものとする。すなわち、隣接する起伏同士の境界部と起伏頂部の斜度は０度であり、斜面方向の斜度は０度から最大斜度まで連続して変化するものとする。最大斜度が２度未満の場合には、極性面が露出すべき原子ステップの端面が非極性面である（００１）面の面積に対して無視できるほどに小さくなるため、反位相領域境界面密度を意図的に操作することができなくなる。一方、斜度が９０度を超える場合には、起伏の断面がオーバーハング状となり、単結晶成長が妨げられる。
上述の基板上において、立方晶炭化珪素を成長させる。立方晶炭化珪素の成長にあたっては、ＣＶＤ、ＭＢＥ、ＬＰＥなどを用いることができるが、いずれにしてもＳｉ源およびＣ源の供給量を個々に調整できることが望ましく、さらにはガスとしてその流量を精密に調整してＳｉ源およびＣ源の供給比率を適宜調整することが望ましい。Ｓｉ源およびＣ源の供給比率を適宜調整することにより、Ｓｉ面とＣ面との成長速度に差を設けると、特定の結晶面が特定の方位に配向するようになり、例えば、Ｓｉ面が（１１１）面および（−１−１１）面、Ｃ面が（−１１１）面および（１−１１）面に配向することとなる。このようにして配向方位を調整することにより、面欠陥の一種である反位相領域境界面は消滅する。一方、積層欠陥は基板上に残留するが、全ては最稠密面である｛１１１｝面内に分布し、主表面である（００１）とは５４．７度の角度で交わる。
このような炭化珪素基板に対して、｛１１０｝面に略平行となる側壁を有する内包領域を形成すると、この内包領域と炭化珪素との界面に不整合界面が形成される。この不整合界面にて、炭化珪素内の積層欠陥の伝搬を遮断することができる。
＜第１実施形態＞
以下に、本発明の第１実施形態に係る炭化珪素基板について説明する。
第１実施形態は、以下に示す（I）〜（III）のような製造手順を実行することで、基板の表面において積層欠陥密度を低減させることができる。第１実施形態では、このメカニズムについて詳細に説明をしながら炭化珪素からなる所望の炭化珪素基板を形成する過程について説明していく。
（I）離散領域の形成
（II）ホモエピタキシャル成長による積層欠陥密度の低減
（III）離散領域同士の連結による低積層欠陥領域の拡大
以下、（I）〜（III）について詳細に説明をする。
（I）離散領域の形成
まず、図１２に示すように、３Ｃ−ＳｉＣである立方晶炭化珪素基板（以下、単にＳｉＣ基板２００とも呼ぶ。）の（００１）面上に｛１１０｝面の側壁を持つ、突起形状（以下、離散領域２１０と呼ぶ。）を形成する。この離散領域２１０は、俗にいうライン＆スペースであってもよいし、単なる凹凸などであってもよい。条件としては、上述したように、｛１１０｝面の側壁を持つことが極めて好ましい。このような、離散領域２１０は、ＳｉＣ基板２００上の一部にマスクを施して、ＳｉＣ基板自体をエッチングして形成することもできるし、後述する第２実施形態のようにＳｉＣ基板２００の表面の一部にマスクを施して、マスク以外の部分にＳｉＣを成膜して形成しても良い。
以下に、具体的に形成した離散領域の一例について説明をする。図１４は、フォトリソ工程によりパターニングされた３Ｃ−ＳｉＣ基板上に、メッキによって形成されたＮｉ膜（膜厚０．５μｍ）をマスクとして、反応性イオンエッチング（ＲＩＥ）を用いて加工して形成した離散領域の平面形状を光学顕微鏡によって撮影した様子を示したものである。図１４（ｂ）は、離散領域の断面を示した図である。
この方法で形成された離散領域の形状として、ライン＆スペースを採用している。サイズは、それぞれ、ライン幅ＷＬ＝５μｍ、スペース幅ＷＳ＝２０μｍ、ライン高さｄ＝１５〜２０μｍとした。
図１４に示す離散領域は、ラインを［−１１０］方向に平行に形成することで、その側壁を（１１０）面及び（−１−１０）面とした。このように形成した離散領域に対しては、３Ｃ−ＳｉＣ中に存在する２種類の積層欠陥のうち基板表面にカーボン面を露出する積層欠陥（以下、Ｃ−ＳＦと呼ぶ。）に対して、後述する積層欠陥密度の低減機構が働くことになる。
なお、以下の説明では、ＳｉＣ基板自体をエッチングして離散領域を形成した場合を中心に説明する。
（II）ホモエピタキシャル成長による積層欠陥密度の低減
離散領域２１０を有するＳｉＣ基板２００には、上述したように（００１）面と５４．７度の角度、言い換えれば｛１１０｝面と３５．３°の角度をなす積層欠陥が残留することになる。このように残留した積層欠陥は、機構Ｍ１と機構Ｍ２との２つの機構によりその密度を大幅に低減することができる。
＜機構Ｍ１＞
まず、機構Ｍ１について説明をする。図１３に示すようにＳｉＣ基板２００に対して更に炭化珪素をホモエピタキシャル成長させると、もともとＳｉＣ基板２００内に存在していた積層欠陥ＳＦ１も新たな炭化珪素内に伝搬することになる。しかしながら図１３の点線２０１までホモエピタキシャル成長に伴い積層欠陥ＳＦ１が成長すると、同じくホモエピタキシャル成長した成長中離散領域２１１の側壁に阻まれて、その領域内部への侵入を阻止されることになる。このような積層欠陥密度の低減手法を機構Ｍ１と呼ぶ。なお、後述する第２実施形態のようにＳｉＣ基板２００の表面の一部にマスクを施した後にＳｉＣをホモエピタキシャル成長させる場合には、マスクの存在によりＳＦ１の領域内部への侵入が阻止されることになる。
＜機構Ｍ２＞
次に、機構Ｍ２について説明をする。図１３に示すようにＳｉＣ基板２００をホモエピタキシャル成長させると、もともとＳｉＣ基板２００内に存在していた積層欠陥ＳＦ２も新たな炭化珪素内に伝搬することになる。これは、離散領域２１０内についても変わらず同じである。積層欠陥ＳＦ２は、図１３に示すように欠陥がＳｉＣ基板２００の表面に露出した状態となっている。
まず、図１３に示すように、ファーストステップとして、点線２０１まで、つまり成長中離散領域２１１までホモエピタキシャル成長させたとする。しかしながら、この状態においても積層欠陥ＳＦ２は、成長中離散領域２１１の表面に露出した状態となっている。
次に、セカンドステップとして、実線２０２まで、つまり成長後離散領域２１２までホモエピタキシャル成長させると、今まで成長中離散領域２１１の表面に露出していた積層欠陥ＳＦ２が、成長後離散領域２１２の側壁へと到達し内包領域へとぶつかるため、これ以上の欠陥成長が阻止される。このような積層欠陥密度の低減手法を機構Ｍ２と呼ぶ。
機構Ｍ２に示したように成長前の離散領域２１０の表面に露出していた積層欠陥ＳＦ２を、成長後離散領域２１２の側壁へと抜けさせるための条件としては、離散領域２１０の表面に露出していた積層欠陥ＳＦ２が、ホモエピタキシャル成長に伴い離散領域２１２の側壁に向かう方向、すなわち＜１１０＞方向へ変位する速度が、離散領域２１２の側壁の＜１１０＞方向への成長速度を上回ればよい。これは、離散領域２１０表面の［００１］方向への成長速度ｒｇ［００１］、及び＜１１０＞方向への成長速度ｒｇ［１１０］を用いて、下記（２）式のように表される。
ｒｇ［００１］×ｔａｎ３５．３°−ｒｇ［１１０］＞０ ・ ・ ・（２）
上記を満たすような結晶成長速度比のコントロールは、成長温度、材料ガスの供給比、成長圧力を調整することにより達成される。
このような機構Ｍ１、機構Ｍ２による積層欠陥密度の低減によりＳｉＣ基板２００をホモエピタキシャル成長させた後の基板表面の積層欠陥は大幅に低減された良好なものとなり低積層欠陥密度領域が形成されることになる。
より具体的には、「１つの離散領域上に存在する全ての積層欠陥を側壁へ排出するための条件」として、以下の（３）式が与えられる。ここでは、一つの離散領域の幅をＷＬ、［００１］方向への成長膜厚をΔt［００１］、［１１０］方向への成長膜厚をΔt［１１０］で表している。
ｔ［００１］×ｔａｎ３５．３°−Δｔ［１１０］＞ＷＬ ・ ・ ・（３）
さらに、実際には離散領域は単体で形成されているわけではなく、複数の離散領域がある間隔で配列している。そのため、隣り合う別の離散領域の存在を考慮する必要がある。積層欠陥密度低減機構に不可欠な「領域の離散性(Isolation)」を維持するために、ここでは、「隣接する側壁同士が会合する前に、１つの離散領域上の積層欠陥を側壁に排出させる」という条件を加える。そのため、離散領域間の間隔をＷＳとすると、（３）式には以下に示す（４）式の制限が加わる。

・ ・ ・(４)
これにより、「一定間隔ＷＳで配列している幅ＷＬの離散領域内の全ての積層欠陥が、側壁へ排出されるための条件」は、各方位への成長速度ｒｇ［００１］、ｒｇ［１１０］を用いて以下に示す（５）式のように規定することができる。

・ ・ ・(５)
これは、［１１０］と［００１]方向への成長速度の比が（５）式を満たす条件において、ホモエピタキシャル成長を行うことで、図１５に示すように、離散領域内の全ての積層欠陥を側壁へと排出することが可能であるということを示している。
このような炭化珪素の成長は、後述する第２実施形態の表２で示す成長条件にて、原料供給比や成膜温度を変化させて結晶成長方向を制御することで実現することができる。
図１７に、実際に離散領域を成長させた際の断面を光学顕微鏡で撮影した様子を示す。また、図１８に、実際に離散領域を成長させた際の断面を偏光型の透過顕微鏡で撮影した様子を示した透過偏光像を示す。図１８に示すように、偏光像においては、積層欠陥が輝線として見える。また、図１８によると、離散領域内に存在していた積層欠陥が離散領域の側壁へと排出され、その結果として離散領域の上端近傍が低積層欠陥密度を示す暗いコントラストになっている。これにより、離散領域内の積層欠陥の側壁への排出が可能であることが実証されたことになる。
（III）離散領域同士の連結による低積層欠陥領域の拡大
次に、（II）で説明したように離散領域内の全ての積層欠陥を側壁へと排出することで図１５に示す低積層欠陥密度のアレイが形成されている状態から、図１６に示すように離散領域同士を連結することで低積層欠陥密度領域を拡大させる。なお、図１６は、離散領域同士を横方向成長させて連結させた状態を模式的に示した図である。
離散領域同士の連結を行うには、積層欠陥が排出された側壁をそのままの状態で維持しながら離散領域同士を連結することが重要である。例えば、積層欠陥が排出された側壁をそのままの状態で維持することなく連結させてしまった場合、側壁がなくなったことにより、（II）において一旦、排出させた積層欠陥が結晶内を再び伝搬してしまうことになる。このような状態で連結させると基板表面にまで積層欠陥が到達してしまうことになり、本来の目的を逸脱してしまう。
このため、離散領域同士の連結は、図１６に示すように離散領域の上端を横方向に成長させることで連結させることが好ましい。
離散領域の上端を横方向に成長させるには、後述する第２実施形態の表３で示す成長条件にて、原料供給比や成膜温度を変化させて結晶成長方向を制御することで実現することができる。
このような条件の下に離散領域同士を連結させた際の断面を光学顕微鏡で撮影した様子を図１９に示す。図１９からも分かるように、離散領域同士の連結部において、結晶性の不整合に起因するような異常な接合界面の発生は見られない。また、成長させた基板のどの部位を検証しても連結部と同様に異常な接合界面の発生が見られない。
続いて、基板表面上への積層欠陥の伝搬の有無を検証するために、図２０に離散領域同士を連結させた基板の断面を光学顕微鏡で撮影した様子を示す。図２０（a）は断面の形状像であり、（ｂ）は同じ箇所の透過偏光像である。これらを比較すると（b）の偏光像中に輝線として確認される積層欠陥が、内包領域の側壁においてその伝搬を遮断されており、且つ、それらが離散領域の連結部分を含む基板表面に到達していない様子が、図中の広い範囲に渡り確認できる。このように（III）の過程、すなわち離散領域の側壁を維持しながら領域上部を横方向成長により連結することで、積層欠陥の伝搬の遮断を維持しつつ、低積層欠陥密度の拡大をすることが可能である。
以上の工程を経て形成された炭化珪素基板は、略平行な平面状態であり、一方主面である表面が低積層欠陥密度、他方主面である裏面が高積層欠陥密度となっている。また、主面の表面は、それぞれ｛００１｝面である。
（最終的に形成された炭化珪素基板について）
上述した（I）〜（III）にて説明したように、第１実施形態において形成される炭化珪素基板は、例えば、ライン＆スペースの離散領域の状態から炭化珪素を成長させながら積層欠陥を排出する機構により最終的な基板となっている。そこで、この第一実施形態を例に、最終的に得られる炭化珪素基板を成長させる前の離散領域を規定するパラメータを用いつつ、炭化珪素基板における内包領域１３、積層欠陥の関係を規定した関係式から（１）式が帰納されることを以下に示す。なお、以下、説明のため成長前の離散領域を形成した基板は、ライン（以下、離散領域とも呼ぶ。）＆スペースとして説明をするが、図１２に示したＳｉＣ基板２００のような状態であれば、（I）で説明したようにどのような基板であってもよい。
上述したように、第１実施形態において形成された炭化珪素基板は、内包領域１３によって積層欠陥の伝搬を遮断することができるが、炭化珪素基板内を伝搬する積層欠陥には、図２１に示すように、ライン（離散領域）から伝搬してくる積層欠陥（ＳＦ３）、図２２に示すように、スペースから伝搬してくる積層欠陥（ＳＦ４）の２タイプに大別することができる。以下に、それぞれの場合における、内包領域１３、積層欠陥の関係を規定した関係式を導出する。
（ａ）ライン（離散領域）から伝搬してくる積層欠陥の場合
まず、上述した図１２に基づき成長前の離散領域を離散領域２１０とする。次に、図２１に示すように、成長前の基板における各パラメータと成長後に形成されることになる内包領域１３に関係する各パラメータを以下に示すように規定する。
（成長前の基板における各パラメータ）
Ｌ：成長前の離散領域幅
Ｃ：成長前のスペース幅
ｈ：成長前の離散領域の高さ
なお、内包領域の側壁と積層欠陥とのなす角度をθとする場合、ライン（離散領域）から伝搬してくる積層欠陥の場合は、ｈ≧Ｃ／ｔａｎθである。ここで、積層欠陥が｛１１１｝面に平行、内包領域の側壁が｛１１０｝の場合、θは３５．３°である。
（内包領域１３に関係する各パラメータ）
Ｈ：内包領域の高さ
Ｓ：内包領域の幅
以上のパラメータにより図２１を参照し、内包領域の高さＨを規定すると以下に示すような式が得られる。
Ｈ＝｛Ｌ＋（Ｃ−Ｓ）／２｝／ｔａｎθ＋｛ｈ−（Ｃ＋Ｓ）／２／ｔａｎθ｝
＝（Ｌ−Ｓ）／ｔａｎθ＋ｈ≧（Ｌ＋Ｃ−Ｓ）／ｔａｎθ ・ ・ ・（６）
となる。
この（６）式においてＬ＋Ｃは、隣り合う内包領域１３の中心間距離Ｐであるため、以下に示す（７）式のように変換することができる。
Ｈ≧（Ｐ−Ｓ）／ｔａｎθ ・ ・ ・（７）
（ｂ）スペースから伝搬してくる積層欠陥の場合
上述した（ａ）と同様、図１２に基づき成長前の離散領域を離散領域２１０とする。次に、図２２に示すように、成長前の基板における各パラメータと内包領域１３に関係する各パラメータを以下に示すように規定する。
（成長前の基板における各パラメータ）
Ｌ：成長前の離散領域幅
Ｃ：成長前のスペース幅
ｈ：成長前の離散領域の高さ
なお、内包領域の側壁と積層欠陥とのなす角度をθとする場合、ライン（離散領域）から伝搬してくる積層欠陥の場合は、ｈ＜Ｃ／ｔａｎθである。ここで、積層欠陥が｛１１１｝面に平行、内包領域の側壁が｛１１０｝の場合、θは３５．３°である。
（内包領域１３に関係する各パラメータ）
Ｈ：内包領域の高さ
Ｓ：内包領域の幅
以上のパラメータにより図２２を参照し、内包領域の高さＨを規定すると以下に示すような式が得られる。
Ｈ＝｛Ｌ＋Ｃ＋（Ｃ−Ｓ）／２｝／ｔａｎθ−（Ｃ＋Ｓ）／２／ｔａｎθ
＝（Ｌ＋Ｃ−Ｓ）／ｔａｎθ ・ ・ ・（８）
となる。
この（８）式においてＬ＋Ｃは、隣り合う内包領域１３の中心間距離Ｐであるため、上述した（７）式を満たすことになる。
Ｈ≧（Ｐ−Ｓ）／ｔａｎθ ・ ・ ・ （７）
このようにして導出された（７）式において、隣り合う内包領域１３の中心間距離Ｐと内包領域の幅Ｓの差Ｐ−Ｓは、（１）式における隣り合う内包領域の幅Ｗに他ならず、上述した（１）式を満たす。
（第１実施形態の効果）
第１実施形態においては、（I）〜（III）において説明した製造手順を実行することで、内部に炭化珪素との界面に不整合界面を形成する内包領域を有する。これにより、不整合界面にて、炭化珪素内の積層欠陥の伝搬を遮断することができるため、炭化珪素基板の表面を低積層欠陥密度とすることができる。これにより、半導体デバイス用基板として好ましい炭化珪素基板となる。
なお、本実施形態では、基板として（００１）面を主表面とした立方晶炭化珪素を用いたが、（１１１）面を主表面とした立方晶炭化珪素基板を用いても良い。この場合には、内包領域の側壁を｛１１１｝面、｛１１０｝面または｛２１１｝面のいずれかと平行とする。
また、立方晶に限らず、例えば、｛１１−２０｝面や｛０３−３８｝面を主表面とした六方晶炭化珪素を用いることもできる。この場合、積層欠陥が伝播する最稠密面は（０００１）面であり、積層欠陥は主表面と３０〜６０度の角度で交わるので、本実施形態における上述の各工程を実施することで、本実施形態と同様の効果を得ることができる。
また、｛０００１｝面を主表面とした六方晶炭化珪素を用いる場合には、内包領域の側壁を｛１１−２０｝面または｛−１１００｝面と平行にする。この場合、積層欠陥が伝播する最稠密面は（０００１）面であり、積層欠陥は主表面と３０〜６０度の角度で交わるので、本実施形態における上述の各工程を実施することで、本実施形態と同様の効果を得ることができる。
また、本実施形態で形成された炭化珪素基板は、基板形成後に二次的（後発的）に発生する積層欠陥の伝搬も遮断することができる。
＜第２実施形態＞
以下に、本発明の第２実施形態に係る炭化珪素基板について説明する。
まず、直径４インチのＳｉ（００１）基板表面に、［−１１０］方向に平行に研磨砥粒を擦りつけることにより、［−１１０］方向に平行な起伏形成基板を全面に作製した（一方向研磨傷導入）。一方向研磨傷導入に用いた研磨剤は、粒径約９μｍのダイヤモンドスラリーであり、これを市販の研磨クロス（エンギスＭ４１４）に浸透させつつ、Ｓｉ（００１）基板表面に所定方向に擦ることにより、略平行な無数の研磨傷を形成した。Ｓｉ（００１）基板表面に所定方向に擦る際の圧力は、０．２ｋｇ／ｃｍ２であり、研磨クロスを一度の研磨傷導入のために約３００回往復させた（一方向研磨処理）。
次に、［−１１０］方向に平行に研磨処理を施したＳｉ（００１）基板表面には、研磨砥粒などが付着しているので、超音波洗浄機で洗浄を実施した後、過酸化水素水と硫酸混合溶液とを１：１で混合した溶液、ＨＦ溶液にて洗浄した。次に、熱処理装置を用いて、起伏加工処理基板上に、膜厚が約０．５μｍである熱酸化膜を形成した後に、形成した熱酸化膜を、希フッ酸により除去した。起伏形成領域の断面は、連続した波状であり、常に［−１１０］方向に平行な起伏の連続状態にある。溝の深さは３０〜５０ｎｍ、幅は１〜２μｍ、斜度は３〜５度であった。
次に、以上の工程により作製した起伏つきＳｉ（００１）基板を、ＣＶＤ装置内にてＣ２Ｈ２とＨ２との混合雰囲気で１３５０度まで加熱し、極薄の炭化珪素層を形成した。原料ガスであるＣ２Ｈ２と、キャリアガスであるＨ２とは、室温より基板表面に供給した。これらＣ２Ｈ２およびＨ２の供給量と圧力とについては、表１に示す。
次に、基板表面の温度が１３５０度に到達した後は、１５分間、上述のＣ２Ｈ２とＨ２との混合雰囲気を保持した。次に、温度１３５０度でＳｉＨ２Ｃｌ２とＣ２Ｈ２とＨ２とを供給することにより、炭化珪素を成長させた。なお、炭化珪素を成長させた際の成長条件は、表２に示した通りであり、成長時の圧力は、反応室−ポンプ間に設置した圧力調整バルブにて調整した。
表２に示した成長条件で８時間、炭化珪素の成長を行い、４５０μｍの立方晶炭化珪素をＳｉ（００１）基板上に成長させた。次に、Ｓｉ（００１）基板をフッ酸と硝酸との混酸でエッチングし、単独の立方晶炭化珪素基板を作製した。
以上の工程により作製した立方晶炭化珪素基板について、欠陥密度を測定するために、５００度の溶融ＫＯＨに５分間浸漬させて、欠陥を顕在化させた。その後、この立方晶炭化珪素基板に対して光学顕微鏡観察を実施したところ、表面における欠陥密度は８×１０５／ｃｍ２であることが分かり、主表面上において反位相領域境界面は認められなかった。
次に、１１００度の乾燥酸素酸化を３０分実施し、炭化珪素の主表面上に１００ｎｍの酸化膜を形成した。次に、酸化層の上層に２μｍ・BR>フポジ型レジストをスピン塗布し、フォトマスクにて正方形のパターン配列を露出するように紫外線（水銀のｇ線）で露光した。次に、個々の正方形のマスクパターンの辺が立方晶炭化珪素基板の＜１１０＞方位に平行になるように、アライメントした。ここで、個々の正方形のマスクパターンの辺の幅（上述の内包領域１３の幅Ｓに相当）は２μｍであり、その間隔（上述の内包領域１３の間隔Ｗに相当）は５μｍである。
次に、レジストを現像して露光領域に開口部を設け、１００ＷのＦプラズマにさらすことにより、開口部下の酸化膜を除去した。これによれば、図２に示すように、立方晶炭化珪素基板の表面において、酸化膜が選択的に除去され、酸化膜で覆われた部分２１と、酸化膜が無い開口部２２と、が形成されることとなる。
次に、上述の表２に示した成長条件で１０分間、炭化珪素の成長を行い、１０μｍの立方晶炭化珪素をＳｉ（００１）基板上に成長された炭化珪素上に成長させた。これによれば、図３に示すように、シリコン基板３４上に成長させた炭化珪素層３１上に、酸化膜３２で覆われた面を除いて、炭化珪素３３が選択的に成長することとなる。
次に、Ｓｉ（００１）基板をフッ酸と硝酸との混酸に浸して、シリコン基板３４を溶解により消滅させた。すると、酸化膜３２についても、シリコン基板３４と同様に、溶解により消滅する。これによれば、図４に示すように、１１３μｍの炭化珪素層３１上に高さ１０μｍの離散した単結晶炭化珪素（幅２μｍ、間隔５μｍ）３３が形成されることとなる。
次に、表３に示した成長条件で６０分間、炭化珪素の成長を行い、１０μｍの立方晶炭化珪素４１を成長させた。これによれば、図５に示すように、離散した炭化珪素３３の上部が立方晶炭化珪素４１により連結し、主表面の下部１０μｍの深さに幅２μｍ、間隔５μｍ、高さ１０μｍの内包領域４２が形成されることとなる。
次に、以上の工程により作製した立方晶炭化珪素基板を５００度の溶融ＫＯＨに５分間浸漬させて、欠陥を顕在化させた。その後、この立方晶炭化珪素基板の主表面に対して光学顕微鏡観察を実施したところ、表面における欠陥密度は２×１０２／ｃｍ２であることが分かった。以上のように、本実施形態においては、内包領域を設けることにより、積層欠陥密度を３桁低減させることができた。
なお、本実施形態では、基板として（００１）面を主表面とした立方晶炭化珪素を用いたが、これに限らず、例えば、｛１１−２０｝面や｛０３−３８｝面を主表面とした六方晶炭化珪素を用いることもできる。この場合、積層欠陥が伝播する最稠密面は（０００１）面であり、積層欠陥は主表面と３０〜６０度の角度で交わるので、本実施形態における上述の各工程を実施することで、本実施形態と同様の効果を得ることができる。
また、本実施形態では、表３に示した成長条件での炭化珪素の成長を、６０分間行ったが、この時間を３００〜１２００分の間で調節することで、離散的に選択成長させた炭化珪素３３上に成長させる立方晶炭化珪素４１の膜厚を変化させることができる。立方晶炭化珪素４１の膜厚が変化すると、主表面からみた内包領域の深さは、５０〜２００μｍの間で変化する。そこで、主表面からみた内包領域の深さを５０〜２００μｍの間で変化させたところ、表面における欠陥密度は表４に示すように変化することが分かった。この表４によれば、本実施形態による積層欠陥密度の低減効果は、１００μｍ以下の内包領域の深さにて発現することが分かる。
次に、内包領域の深さを表４に示したように変化させて作製した各基板上に、表５に示す成長条件で、ホモエピタキシャル成長により膜厚が１０μｍである３Ｃ−ＳｉＣ層を形成させる。すると、意図的な不純物添加は行わないが、ホモエピタキシャル層はｎタイプの伝導を示し、そのキャリア濃度は５×１０１５／ｃｍ３となる。
次に、ホモエピタキシャル層の表面全面に、Ａｌのイオンを注入する。注入深さは１μｍで、Ａｌの濃度が深さ方向に１×１０１８／ｃｍ３の一定となるように、加速エネルギーを３０〜７００ｋｅＶの間で変化させる。Ａｌ注入後、Ａｒ雰囲気中において１６００度で１０分間の活性化アニールを施し、最表面にｐ伝導層を形成する。次に、フォトリソグラフィー技術により、表面に直径１００μｍのＮｉマスク領域を設け、ＣＦ４（１００ｓｅｃ）＋Ｏ２（２０ｓｃｃｍ）のガスを導入しつつ２００Ｗでのｒｆ−ＲＩＥを５分間施し、表面層に深さ０．２μｍのメサ構造によるｐｎダイオードを形成する。次に、メサダイオードの表面側（ｐ伝導層側）が負、基板裏面が正となるように、６００Ｖの電圧を印加して、ｐｎ接合部の内部電界領域幅をｎ層側に８μｍまで拡張して、漏洩電流を測定する。すると、表６に示すように、明らかに１００μｍ以下、特に５０μｍの内包領域深さにて、漏洩電流密度の低減が確認される。
以上のように、深さ１００μｍ以下の内包領域を含んだ炭化珪素基板上に、これと同一構造の炭化珪素層（ホモエピタキシャル成長層）を形成し、これに内部電界を拡張する半導体素子を設けると、積層欠陥に起因する漏洩電流が顕著に低減される。すなわち、本実施形態では内包領域を有する炭化珪素基板を用いてｐｎダイオードを形成したが、同様にＭＯＳＦＥＴ等の半導体素子を作製可能であり、この場合、積層欠陥に起因する漏洩電流が顕著に低減された半導体素子を作製することができる。
なお、本実施形態では、基板として立方晶炭化珪素を用いたが、漏洩電流の支配的要因が積層欠陥である限り、六方晶炭化珪素基板を用いても、本実施形態と同様の効果を得ることができる。
このようにして形成された炭化珪素基板は、略平行な平面状態であり、一方主面である表面が低積層欠陥密度、他方主面である裏面が高積層欠陥密度となっている。また、主面の表面は、それぞれ｛００１｝面である。
また、本実施形態で形成された炭化珪素基板は、基板形成後に二次的（後発的）に発生する積層欠陥の伝搬も遮断することができる。
＜第３実施形態＞
以下に、本発明の第３実施形態に係る炭化珪素基板について説明する。
まず、本発明の第２実施形態と同様に、直径４インチのＳｉ（００１）基板表面に、［−１１０］方向に平行に研磨砥粒を擦りつけることにより、［−１１０］方向に平行な起伏形成基板を全面に作製した。次に、本発明の第１実施形態と同様に、超音波洗浄機で洗浄を実施した後、過酸化水素水と硫酸混合溶液とを１：１で混合した溶液、ＨＦ溶液にて洗浄した。次に、本発明の第１実施形態と同様に、熱処理装置を用いて、起伏加工処理基板上に、膜厚が約０．５μｍである熱酸化膜を形成した後に、形成した熱酸化膜を、希フッ酸により除去した。起伏形成領域の断面は、連続した波状であり、常に［−１１０］方向に平行な起伏の連続状態にある。溝の深さは３０〜５０ｎｍ、幅は１〜２μｍ、斜度は３〜５度であった。
次に、以上の工程により作製した起伏つきＳｉ（００１）基板の表面に、本発明の第２実施形態と同様に、上述の表１に示した条件で炭化珪素層を形成した。
次に、上述の表２に示した成長条件で２時間、炭化珪素の成長を行い、１１３μｍの立方晶炭化珪素をＳｉ（００１）基板上に成長させた。
以上の工程により作製した立方晶炭化珪素基板について、欠陥密度を測定するために、５００度の溶融ＫＯＨに５分間浸漬させて、欠陥を顕在化させた。その後、この立方晶炭化珪素基板に対して光学顕微鏡観察を実施したところ、表面における欠陥密度は８×１０５／ｃｍ２であることが分かり、主表面上において反位相領域境界面は認められなかった。
次に、１１００度の乾燥酸素酸化を３０分実施し、炭化珪素の主表面上に１００ｎｍの酸化膜を形成した。次に、酸化層の上層に２μｍのポジ型レジストをスピン塗布し、フォトマスクにて正方形のパターン配列を露出するように紫外線（水銀のｇ線）で露光した。次に、個々の正方形のマスクパターンの辺が立方晶炭化珪素基板の＜１１０＞方位に平行になるように、アライメントした。ここで、個々の正方形のマスクパターンの辺の幅（上述の内包領域１３の幅Ｓに相当）は２μｍであり、その間隔（上述の内包領域１３の間隔Ｗに相当）は５μｍである。
次に、レジストを現像して露光領域に開口部を設け、１００ＷのＦプラズマにさらすことにより、開口部下の酸化膜を除去した。
次に、上述の表２に示した成長条件で１０分間、炭化珪素の成長を行い、１０μｍの立方晶炭化珪素をＳｉ（００１）基板上に成長された炭化珪素上に成長させた。これによれば、第２実施形態と同様に、酸化膜で被覆された部分には炭化珪素が成長せず、酸化膜の開口部には単結晶の炭化珪素が成長することとなる。
次に、Ｓｉ（００１）基板をフッ酸と硝酸との混酸に浸して、シリコン基板を溶解により消滅させた。すると、酸化膜についても、シリコン基板と同様に、溶解により消滅する。これによれば、図４に示したように、１１３μｍの炭化珪素層上に高さ１０μｍの離散した単結晶炭化珪素（幅２μｍ、間隔５μｍ）が形成されることとなる。
次に、表７に示した成長条件で２４０分間、珪素層を成長させた。これによれば、図６に示すように、離散した炭化珪素５２の表面を有する炭化珪素層５１が、膜厚が２０μｍである多結晶珪素５３で被覆されることとなる。
次に、０．５μｍダイヤモンド砥粒および０．１μｍダイヤモンド砥粒を用いて、研磨処理を施し、表面層を２０μｍ除去することにより、平坦化処理を施した。これによれば、図７に示すように、離散した炭化珪素５２の頂部が表面に露出するとともに、その隙間が多結晶珪素５３にて充填されることとなる。
次に、表３に示す成長条件で１０分間、炭化珪素の成長を行い、１０μｍの立方晶炭化珪素を成長させた。この条件は、多結晶珪素がエッチングされやすい条件のため、離散した炭化珪素上のみに炭化珪素が成長し、それぞれが連結する、すなわち、図８に示すように、離散した炭化珪素５２の上部と、多結晶珪素５３の上部と、に連続した炭化珪素層５４が成長し、主表面の下部１０μｍの深さに、幅２μｍ、間隔５μｍ、高さ１０μｍの多結晶珪素で充填された内包領域が形成されることとなる。
次に、炭化珪素基板を５００度の溶融ＫＯＨに５分間浸漬させて、欠陥を顕在化させた。その後、この炭化珪素基板の主表面に対して光学顕微鏡観察を実施したところ、表面における欠陥密度は２×１０２／ｃｍ２であることが分かった。以上のように、本実施形態においては、内包領域を設けることにより、積層欠陥密度を３桁低減させることができた。
なお、本実施形態では、内包領域を多結晶珪素で構成したが、これに限らず、例えば、単結晶珪素、グラファイト、ダイヤモンドライクカーボン、窒化珪素などで構成しても、本実施形態と同様の効果を得ることができる。
また、本実施形態では、基板として（００１）面を主表面とした立方晶炭化珪素を用いたが、これに限らず、例えば、｛１１−２０｝面や｛０３−３８｝面を主表面とした六方晶炭化珪素を用いることもできる。この場合、積層欠陥が伝播する最稠密面は（０００１）面であり、積層欠陥は主表面と３０〜６０度の角度で交わるので、本実施形態における上述の各工程を実施することで、本実施形態と同様の効果を得ることができる。
このようにして形成された炭化珪素基板は、略平行な平面状態であり、一方主面である表面が低積層欠陥密度、他方主面である裏面が高積層欠陥密度となっている。また、主面の表面は、それぞれ｛００１｝面である。
また、本実施形態で形成された炭化珪素基板は、基板形成後に二次的（後発的）に発生する積層欠陥の伝搬も遮断することができる。
以上詳述したように、本発明により、主表面から適宜の深さの領域に幅、高さ、間隔を制御して内包領域を設けることにより、最稠密面に平行に伝播する積層欠陥が阻止されて、半導体デバイス用基板として好ましく用いることのできる炭化珪素基板を得ることができる。
言い換えると、本発明の炭化珪素基板は、珪素、炭素、窒素、水素、ヘリウム、ネオン、アルゴン、クリプトン、キセノンのうち少なくとも１つを含んだ内包領域、または、空間（真空を含む）からなる内包領域を有する。これにより、炭化珪素と内包領域との界面にて格子整合していない界面である不整合界面が形成されるため、炭化珪素内の積層欠陥の伝搬を遮断することができる。したがって、炭化珪素基板の表面を低積層欠陥密度とすることができる。つまりは、半導体デバイス用基板として好ましい炭化珪素基板となる。
なお、本発明は、上述の各実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
また、上述した各実施形態における構成要素は適宜、既存の構成要素などとの置き換えが可能であり、また、他の既存の構成要素との組み合わせを含む様々なバリエーションが可能である。したがって、上述した各実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。
１；炭化珪素基板
１１；立方晶炭化珪素
１２；主表面
１３；内包領域
１４；積層欠陥

Claims (12)

  1. 少なくとも内部に積層欠陥を有する炭化珪素基板において、
    前記基板の内部に前記炭化珪素との界面に不整合界面を形成する内包領域を有し、
    前記不整合界面において、炭化珪素内の積層欠陥の伝搬が遮断されていること
    を特徴とする炭化珪素基板。
  2. 前記内包領域は、珪素、炭素、窒素、水素、ヘリウム、ネオン、アルゴン、クリプトン、キセノンのうち少なくとも１つを含んでいること
    を特徴とする請求項１記載の炭化珪素基板。
  3. 前記内包領域は、空間であることを特徴とする請求項１記載の炭化珪素基板。
  4. 当該炭化珪素基板は、略平行かつ異なる積層欠陥密度を有する二つの平面を有し、
    前記炭化珪素と内包領域との不整合界面において、前記平面のうち積層欠陥密度の高い面側から積層欠陥密度の低い面への積層欠陥の伝搬が遮断されていること
    を特徴とする請求項１乃至請求項３のいずれか１項に記載の炭化珪素基板。
  5. 前記内包領域は、当該炭化珪素基板の厚さ方向と平行な方向である高さをＨとした場合に、幅Ｓ、互いに隣り合う内包領域との中心間距離をＰ、積層欠陥と前記不整合界面とのなす角をθとすると、
    Ｈ≧（Ｐ−Ｓ）／ｔａｎθを満たすこと
    を特徴とする請求項１乃至請求項４のいずれか１項に記載の炭化珪素基板。
  6. 少なくとも内部に積層欠陥を有し、かつ、少なくとも１つ以上の主表面を有する炭化珪素基板であって、
    内部に複数の内包領域を備え、
    前記複数の内包領域は、前記主表面の１つにほぼ平行に分布し、
    前記積層欠陥が、前記内包領域との界面である側壁で伝搬が遮断されており、
    前記内包領域は、当該炭化珪素基板の厚さ方向と平行な方向である高さをＨとした場合に、幅Ｓ、互いに隣り合う内包領域との中心間距離をＰ、積層欠陥と前記側壁とのなす角をθとすると、
    Ｈ≧（Ｐ−Ｓ）／ｔａｎθを満たすこと
    を特徴とする炭化珪素基板。
  7. 前記炭化珪素基板は、立方晶炭化珪素であり、主表面が｛００１｝面であり、
    前記不整合界面が、｛１１０｝面に平行であること
    を特徴とする請求項１乃至６のいずれか１項に記載の炭化珪素基板。
  8. 前記炭化珪素基板は、立方晶炭化珪素であり、主表面が｛１１１｝面であり、
    前記不整合界面が、｛１１１｝面、｛１１０｝面、｛２１１｝面のいずれかに平行であること
    を特徴とする請求項１乃至６のいずれか１項に記載の炭化珪素基板。
  9. 前記炭化珪素基板は、六方晶炭化珪素であり、主表面が｛０００１｝面であり、
    前記不整合界面が、｛１１−２０｝面または｛―１１００｝面に平行であること
    を特徴とする請求項１乃至６のいずれか１項に記載の炭化珪素基板。
  10. 請求項１〜９いずれか１項に記載の炭化珪素基板を用いて形成された半導体素子であって、
    前記炭化珪素基板表面には、前記炭化珪素基板を形成する炭化珪素と同一結晶構造の炭化珪素層が形成され、
    前記炭化珪素層には、内部電界が形成されることを特徴とする半導体素子。
  11. （００１）面を表面とする炭化珪素基板に｛１１０｝面を側壁として有する複数の離散領域を形成する工程と、
    前記炭化珪素基板上にホモエピタキシャル成長する工程と、を有し、
    前記ホモエピタキシャル成長する工程は、以下に示す（２）式を満たすように成長させる工程を備えること
    を特徴とする炭化珪素基板の製造方法。
    ｒｇ［００１］×ｔａｎ３５．３°−ｒｇ［１１０］＞０ ・ ・ ・（２）
    なお、ｒｇ［００１］は、［００１］方向の結晶成長速度であり、ｒｇ［１１０］は、［１１０］方向の結晶成長速度である。
  12. 前記炭化珪素基板上にホモエピタキシャル成長する工程の後、前記複数の離散領域同士の上端を横方向成長させて互いに連結させる工程を備えること
    を特徴とする請求項１１記載の炭化珪素基板の製造方法。
JP2012544255A 2010-11-15 2011-11-15 炭化珪素基板、半導体素子ならびに炭化珪素基板の製造方法 Expired - Fee Related JP5945505B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010254530 2010-11-15
JP2010254530 2010-11-15
JP2011197579 2011-09-09
JP2011197579 2011-09-09
PCT/JP2011/076280 WO2012067105A1 (ja) 2010-11-15 2011-11-15 炭化珪素基板、半導体素子ならびに炭化珪素基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2012067105A1 true JPWO2012067105A1 (ja) 2014-05-12
JP5945505B2 JP5945505B2 (ja) 2016-07-05

Family

ID=46084006

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012544255A Expired - Fee Related JP5945505B2 (ja) 2010-11-15 2011-11-15 炭化珪素基板、半導体素子ならびに炭化珪素基板の製造方法
JP2012544244A Pending JPWO2012067079A1 (ja) 2010-11-15 2011-11-15 炭化珪素基板ならびに半導体素子

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012544244A Pending JPWO2012067079A1 (ja) 2010-11-15 2011-11-15 炭化珪素基板ならびに半導体素子

Country Status (4)

Country Link
US (2) US8890170B2 (ja)
JP (2) JP5945505B2 (ja)
TW (2) TW201232772A (ja)
WO (2) WO2012067079A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2525876B2 (ja) * 1988-08-12 1996-08-21 アルプス電気株式会社 超音波ソレノイド
WO2012157670A1 (ja) * 2011-05-18 2012-11-22 Hoya株式会社 炭化珪素基板
JP6295537B2 (ja) * 2013-07-17 2018-03-20 住友金属鉱山株式会社 炭化珪素基板ならびに半導体素子
JP6244826B2 (ja) * 2013-11-01 2017-12-13 住友金属鉱山株式会社 炭化珪素基板、炭化珪素基板製造方法、半導体素子
US9536954B2 (en) * 2014-10-31 2017-01-03 Seiko Epson Corporation Substrate with silicon carbide film, semiconductor device, and method for producing substrate with silicon carbide film
US9558943B1 (en) * 2015-07-13 2017-01-31 Globalfoundries Inc. Stress relaxed buffer layer on textured silicon surface
US9564494B1 (en) * 2015-11-18 2017-02-07 International Business Machines Corporation Enhanced defect reduction for heteroepitaxy by seed shape engineering
WO2017090279A1 (ja) * 2015-11-24 2017-06-01 住友電気工業株式会社 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US10017182B2 (en) 2016-06-28 2018-07-10 Ford Global Technologies, Llc System and method for controlling a torque converter clutch
US10011283B2 (en) 2016-06-28 2018-07-03 Ford Global Technologies, Llc System and method for driving vehicle accessories
EP3584821A4 (en) 2017-02-16 2020-12-16 Shin-Etsu Chemical Co., Ltd. COMPOSITE SEMICONDUCTOR LAMINATE SUBSTRATE, METHOD FOR MANUFACTURING THEREOF, AND SEMICONDUCTOR ELEMENT
JP6782263B2 (ja) 2018-02-07 2020-11-11 株式会社東芝 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法
JP6808668B2 (ja) 2018-03-13 2021-01-06 株式会社東芝 半導体記憶装置、半導体記憶装置の制御方法、そのプログラム及び半導体記憶装置の製造方法
CN109300787B (zh) * 2018-09-21 2019-07-12 苏州汉骅半导体有限公司 回收碳面极性碳化硅衬底的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5279701A (en) 1988-05-11 1994-01-18 Sharp Kabushiki Kaisha Method for the growth of silicon carbide single crystals
JP3111662B2 (ja) 1992-07-27 2000-11-27 東レ株式会社 液晶ポリエステル樹脂組成物
US6416578B1 (en) 1999-10-08 2002-07-09 Hoya Corporation Silicon carbide film and method for manufacturing the same
JP3576432B2 (ja) 1998-10-10 2004-10-13 Ｈｏｙａ株式会社 炭化珪素膜及びその製造方法
JP3557441B2 (ja) 2000-03-13 2004-08-25 日本電信電話株式会社 窒化物半導体基板およびその製造方法
JP2002201099A (ja) 2000-12-28 2002-07-16 Toshiba Corp 炭化珪素単結晶基板の製造方法及び半導体装置の製造方法
JP3895978B2 (ja) * 2001-12-12 2007-03-22 新日本製鐵株式会社 炭化珪素単結晶育成用種結晶、炭化珪素単結晶インゴット、及びこれらの製造方法
JP4459723B2 (ja) 2004-06-08 2010-04-28 株式会社デンソー 炭化珪素単結晶、炭化珪素基板およびその製造方法
JP2008094700A (ja) * 2006-09-13 2008-04-24 Nippon Steel Corp 炭化珪素単結晶エピタキシャルウェハ及びその製造方法
JP2008311541A (ja) 2007-06-18 2008-12-25 Fuji Electric Device Technology Co Ltd 炭化珪素半導体基板の製造方法
JP5045272B2 (ja) * 2007-07-03 2012-10-10 富士電機株式会社 単結晶炭化珪素基板の製造方法
JP4978637B2 (ja) * 2009-02-12 2012-07-18 株式会社デンソー 炭化珪素単結晶の製造方法
JP5345499B2 (ja) * 2009-10-15 2013-11-20 Ｈｏｙａ株式会社 化合物単結晶およびその製造方法

Also Published As

Publication number Publication date
TW201232772A (en) 2012-08-01
US20130228797A1 (en) 2013-09-05
WO2012067105A1 (ja) 2012-05-24
JP5945505B2 (ja) 2016-07-05
US20130234164A1 (en) 2013-09-12
TW201234611A (en) 2012-08-16
US8890170B2 (en) 2014-11-18
WO2012067079A1 (ja) 2012-05-24
JPWO2012067079A1 (ja) 2014-05-12

Similar Documents

Publication Publication Date Title
JP5945505B2 (ja) 炭化珪素基板、半導体素子ならびに炭化珪素基板の製造方法
TWI464903B (zh) 外延襯底及其製備方法、外延襯底作為生長外延層的應用
WO2014119747A1 (ja) 六方晶単結晶の製造方法、六方晶単結晶ウエハの製造方法、六方晶単結晶ウエハ、六方晶単結晶素子
JP5345499B2 (ja) 化合物単結晶およびその製造方法
WO2010101016A1 (ja) 炭化珪素半導体装置の製造方法
US9903048B2 (en) Single-crystal 4H-SiC substrate
JP2008150284A (ja) 窒化物半導体基板及びその製造方法
US9988738B2 (en) Method for manufacturing SiC epitaxial wafer
JP2003068654A (ja) 化合物単結晶の製造方法
JP2007513499A (ja) 格子チューニング半導体基板の形成
WO2017134708A1 (ja) エピタキシャル基板
JP2006032655A (ja) 炭化珪素基板の製造方法
US9758902B2 (en) Method for producing 3C-SiC epitaxial layer, 3C-SiC epitaxial substrate, and semiconductor device
JP4856350B2 (ja) ダイオード
JP5545310B2 (ja) 炭化珪素エピタキシャルウエハの製造方法、および、炭化珪素エピタキシャルウエハ、ならびに、炭化珪素半導体装置
KR20030019151A (ko) 화합물 단결정의 제조 방법
EP1889953A1 (en) Process for producing silicon carbide single crystal
JP6796407B2 (ja) ＳｉＣエピタキシャルウェハの製造方法
WO2012157670A1 (ja) 炭化珪素基板
JP2014067869A (ja) ヘテロエピタキシャル単結晶の製造方法、ヘテロ接合太陽電池の製造方法、ヘテロエピタキシャル単結晶、ヘテロ接合太陽電池
JP2002201099A (ja) 炭化珪素単結晶基板の製造方法及び半導体装置の製造方法
JP2004336079A (ja) 化合物単結晶の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151013

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160530

R150 Certificate of patent or registration of utility model

Ref document number: 5945505

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees