TW201234611A - Silicon carbide substrate and semiconductor element - Google Patents

Silicon carbide substrate and semiconductor element Download PDF

Info

Publication number
TW201234611A
TW201234611A TW100141780A TW100141780A TW201234611A TW 201234611 A TW201234611 A TW 201234611A TW 100141780 A TW100141780 A TW 100141780A TW 100141780 A TW100141780 A TW 100141780A TW 201234611 A TW201234611 A TW 201234611A
Authority
TW
Taiwan
Prior art keywords
substrate
carbonized
main surface
carbon
region
Prior art date
Application number
TW100141780A
Other languages
English (en)
Inventor
Hiroyuki Nagasawa
Takamitsu Kawahara
Kuniaki Yagi
Naoki Hatta
Original Assignee
Hoya Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoya Corp filed Critical Hoya Corp
Publication of TW201234611A publication Critical patent/TW201234611A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02529Silicon carbide
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02428Structure
    • H01L21/0243Surface structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/02447Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647Lateral overgrowth
    • H01L21/0265Pendeoepitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

201234611 六、發明說明: 【發明所屬之技術領域】 > 本發明係’使用在高航半導體元件上之碳化石夕基 •板^ 尤其是提供作為結晶之特定表面上之面缺陷密度非常 低同效率且回耐壓之功率半導體元件之材料而可適合使用 的碳化石夕基板。 【先前技術】 作為高機能半導體元件之屬於基板的化合物半導體結 晶,係開始採用碳化石夕。關於採用此碳化石夕之基板的碳化石夕 、基板,有包含晶格缺陷之情形。 3於|化⑪基板之晶格缺陷彳㈣於半導體元件之性能 有著很大的W響。例如’反相位區域邊界面或積層缺陷等面 缺曰流沒漏或絕緣破壞,而使電力用半導體元件之 U著降低。因此’對於碳切基板,係期望著面缺陷密 度的降低。 以下針對形成碳化石夕基板時之面缺陷降低方法進行說 .明。作為使碳切於Si基板上進行異轉晶成長時之缺陷 ‘密度降彳m例如有在專利文獻丨中所揭示之控制碳化石夕 •厚度之方法’或於非專利文獻1中所揭示之將Si基板之表 面法線軸無傾斜之傾斜肖加卫方法等。 方、非專利文獻1中所揭示之傾斜角加卫方法中,係透過在 Si(100)基板之[011]方向上施以數度左右的角度(傾斜角)之 100141780 201234611 採用所謂傾斜基板,則可控制極性面之配向方位,以使反相 位區域邊界面消失。據此,因為透過對基板賦予些微傾斜, 而能以等間隔於單方向上導入原子等級的階梯(step),故於 因階梯流動(step-flow)所造成之磊晶成長時,可以抑制面缺 陷在所導入之階梯往垂直方向(橫切階梯之方向)傳播。 然而,僅藉由上述傾斜角的導入,則積層缺陷之傳播方向 成為單方向化’而其等會合消失機構將消失,故由厚膜化所 造成之積層缺陷密度的降低係屬困難。原本在立方晶碳化石夕 (001)面内’積層缺陷會隨著成長而於平行於4方向等價}^” 面之方向上傳播’而相對向之積層缺陷彼此會隨著成長而會 合’此時,一邊會持續進行傳播,另一邊則會消失。藉由此 現象反覆進行’則隨著成長而積層缺陷密度會逐漸降低。然 而,於碳化矽在經導入傾斜角之Si(001)基板上進行成長 時,平行於(111)面之進行傳播之積層缺陷會因為階梯而被 切斷’積層缺陷傳播方位係限定在平行於(_M1)面之方向 上。其結果係會合消失機構消失,而不至於積層缺陷完全消 失。 作為解決上述問題’而使碳化矽内之面缺陷的反相位區域 邊界面及積層缺陷二者有效減少之方法,已開發有專利文獻 2或非專利文獻2所揭示之在形成有具有平行於單方向上之 棋起(c〇unterfort)的起伏之Si基板上,使碳化矽成長之技 術。以下針對採用此技術之缺陷消除機構進行說明。 100141780 201234611 如圖9所示般,當使碳化矽在形成有具有平行於單方向上 之拱起的起伏之Si基板上進行成長,係與已導入傾斜角之 si(〇m)基板上之成長同樣地,極性面之結晶配向方位被統合 在早方向上,而反相位區域邊界面消失。 又’於使碳化石夕在形成有具有平行於單方向上之拱起的起 伏之Si(001)基板上進行成長時,透過以下積層缺陷機構, 則積層缺陷密度會降低。在立方晶碳化矽(〇〇〗)面上會存在 有兩種積層缺陷。一個為於(〇〇1)面上露出於Si極性面之積 層缺陷’另一個為露出於C極性面之積層缺陷。 露出於C極性面之積層缺陷係因相對於(〇〇1)面之表面能 量而C極性面之表面能量較小|,故使表面積縮小而自己消 失。 另一方面,露出於Si極性面之積層缺陷係因相對於(〇〇1) 面之表面能量而Si極性面之表面能量較高,故安定。因此, Si極性面持續露出於最表面上,而變成殘存在表面上。關 於此露出於Si極性面之積層缺陷,係如圖1〇所示般,在碳 化矽層102内部,於基板101相對向之斜面上所產生之積層 缺陷103係成為鏡面相對的位置關係,而伴隨著碳化石夕之成 長進行會合消失。 當相對於上述兩種積層缺陷之積層缺陷消除機構作用 時’則導致先前技術之已導入傾斜角之Si(〇〇1)基板所未能 實現之積層缺陷密度降低。 100141780 5 201234611 然而,當使碳化矽在形成有具有平行於單方向上之拱起的 起伏之Si(001)基板上進行異質磊晶成長,則反相位區域邊 界面及露出於C極性面之積層缺陷係於基板表面上消失, 相對於此,露出於Si極性面之積層缺陷係即便顯現出會合 消失,而依然殘存著。此係因為露出於Si極性面之積層缺 陷為起因於成長時之晶格應變而時常發生所致。在成長時之 碳化石夕内部’會伴隨著由基板面内之溫度分布所造成之熱應 變或積層缺陷會合消失時的晶格整合而產生應變。當此應變 變得大於碳化矽之彈性界限應變時,為了缓和應變,則碳化 石夕會進行塑性變形,而產生積層缺陷。亦即,於會合消失而 積層缺陷密度降低的同時,會因應變而產生新的積層缺陷。 作為使此類露出於Si極性面之積層缺陷消失之手段’已 開發有如非專利文獻3所示之SBE(Switch Back Epitaxy)技 術。以下針對此SBE技術進行說明。 如圖11所示般’碳化矽結晶111中所含之積層缺陷112 的積層軸極性面113係、在基板背面側成為 C極性面114 ° 亦即’藉由翻轉基板,則可使已殘存之積層缺陷的露出面轉 換成C極性面^極性面係因藉由成長而自己消失,故透過 使立方Βθ兔化石夕在該背面側進行均質磊晶成長,則原理上已 臭子積層缺陷〉肖失,而可實現積層缺陷的完全消除。 關於SBE好他:., 孜術,雖然積層缺陷密度顯著降低,但尚不至 ;積曰缺&的元全消除。所殘存之積層缺陷係於 SBE成長 100141780 201234611 過程中所新產生者。導致新積層缺陷產生之要因係於立方晶 碳化矽基板與均質磊晶層或均質磊晶層内部所存在的應 - 變。與碳化矽往形成有具有平行於單方向之拱起之起伏的 ' Si基板之成長同樣地,在SBE成長時也是一樣,伴隨著由 基板内部之溫度分布所造成之熱應變或積層缺陷於會合消 失時的晶格整合,而產生應變。然後’為了緩和此應變,而 在碳化矽結晶内部產生新的積層缺陷。亦即,在不消除成長 時所產生之應變的前提下,則無法脫離在均質磊晶成長或裝 置製作步驟中產生新的積層缺陷的可能性,而使適合裝置製 作之製作低缺陷密度之立方晶碳化矽基板為困難。 關於專利文獻3所揭示之技術’將形成於結晶基板上之起 伏不僅是單方向上而在與此正交之方向上亦形成。因此,由 於因一邊起伏所形成之階梯流動與因另一邊起伏所形成之 階梯流動成為依互相垂直之關係競爭的成長模式,故而作為 表面形悲(morphology)之將單邊階梯流動拉拖般的形態消 失,而可獲得平坦的表面。然而,因為不僅是單方向,即便 為與此正交之方位亦存在傾斜,故上述非專利文獻 2所揭示 .之極性面方位雜向綠控财財,而絲導致反相位區 .域邊界面之消除。 關於專利文獻4所揭示之技術,係在藍寶石基板上設置 GaN層,並於其上以Si02在等價的三個<;[1_2()>方向上, 做成正三角形開口部’並使GaN成長,而形成三角錐⑽ 100141780 7 201234611 成長層。在三角錐GaN成長層上進行島狀GaN層形成,當 使GaN成長層於藍寶石基板上整面進行成長時,可依埋入 二角錐之方式,促進橫方向成長而變得平坦。 於此,由基板界面轉為垂直之轉位係在到達錐構造斜面 時,不會到達彎曲表面,而可實現低轉位密度。•然而,由基 板界面轉為垂直之轉位在—旦彎曲後’則因為於泌上之 結晶區域集合,而再次往上延伸’故而在表面上形成高密度 轉位、缺陷d域。又’㈣於針對積層缺陷或反相位區域邊 界面般之特(方位而平行傳播之面缺陷,即便可驅使開口部 形成或橫方向成長,㈣為缺陷之傳播方位沒有變化,而無 法形成低轉位密度區域。 據上所述,專利文獻4即便將藍寶石置換為碳化石夕,並轉 用為碳化歡均魏晶成長,而在基板之碳切之反相位區 域邊界面或積層缺陷沒有消除之前提下,是不可能獲得不包 含該等面缺陷之碳化矽表面。 匕 [先前技術文獻] [專利文獻] [專利文獻1]曰本專利特公平6_41400號公報 [專利文獻2]曰本專利特開2〇〇〇_17874〇號公報 [專利文獻3]日本專利特開2〇〇2 2〇1〇99號公報 [專利文獻4]日本專利特開2〇〇1_257166號公報 [非專利文獻] 100141780 8 201234611 [非專利文獻 1]K. Shibahara, S. Nishino,H. Matsunami, Appl. Phys. Lett. 50(1987) pp. 1888-1890 • [非專利文獻 2]H_ Nagasawa,T. Kawahara, K. Yagi,Mater. ' Sci. Forum 389-393(2002) pp. 319-322
Nagasawa : Mater. Sci. Forum 527-529(2006) p. 291 【發明内容】 (發明所欲解決之問題) 本發明係有鑒於上述課題而完成者,其目的在於提供一種 在構造性晶格缺陷之延伸方向上不會產生異向性,可使該等 密度降低’且亦藉由阻止起因於熱應變或晶格不整合之積層 缺陷的傳播,而可實現高機能的半導體元件之具有低缺陷密 度之表面的碳化矽基板。 (解決問題之手段) 本發明係為了解決上述課題,而提案有下述事項。 ⑴本發明係提案有-種碳切基板,其係、至少且有主表 面(例如,相當於圖i之主表面12)—個以上之碳切基板(例 .如’相當於® 1之碳化石夕基板1),其特徵為,在内部具備 •有複數個内包區域(例如’相當於圖1之内包區域13),上述 複數個内包區域係分別分布於上述一個主表面之約略平行 的方命上,各内包區域係從上述主表面朝向基板内部,並位 於1〇〇nm以上且1〇〇_以下之距離,各内包區域係具有 100141780 0 201234611 100⑽以上幻以下之寬度來作為與上述主表面呈平 行之方向的寬度。 (2) 本發明係提案有如⑴之碳化♦基板,其中,上述内包 區域係含有石夕、碳、氮、氫、氦、氛、氣、氮、山气中之至少 一個。 (3) 本發明係提案有如⑴之碳化♦基板,其卜上述内包 區域為空間。 /4)本發明係提案有如⑴至(3)之任—碳切基板其中, 形成上述碳化石夕基板之碳化石夕係板狀單結晶。 ⑺本發明係提案有如⑴至⑷之任—碳切基板其中, 开Μ上述碳切基板之碳切(例如,相當於圖丨之立方晶 兔化石夕11)係立方晶碳化石夕,上述主表面係_)面上述内 包區域之側壁係平行於{110}面。 (6) 本發明係提案有如⑴至(4)之任一碳化石夕基板,其中, 形成上述碳化石夕基板之碳化石夕(例如,相當於圖i之立方晶 碳化石夕⑴係立方晶碳化石夕,上述主表面係⑴1}面,上述内 包區域之側壁係平行於丨^丨面。 (7) 本發明係提案有如(1)至(4)之任一碳化矽基板,其中, 形成上述碳化矽基板之碳化矽(例如,相當於圖丨之立方晶 碳化石夕η)係立方晶碳化石夕,上述主表面係(111)面,上述内 包區域之側壁係平行於{110}面或{211}面。 (8) 本發明係提案有如(1)至(4)之任一碳化矽基板,其中, 100141780 10 201234611 形成上述碳化石夕基板之碳化石夕 曰山 係{0001}面,上述内㊁ 、/、乃日曰蚊化矽,上述主表面 {-1100}面。 a或之側壁係平行於{11-20}面或 (9)本發明係提案有如⑴至⑻之任 中 相對於與上述主表面垂直 夕基板,其中, 與上述主表面平行之方向的寬度H包區域寬度係相對於 表面平行之方向之内包區域 。以上,視為與上述主 的1/10以下。 Μ面積係該主表面之面積 ’㈣有—財導體元件,其係使用如⑴至⑼ 之任-碳切基板_紅轉體元件,其特徵為,在上述 主表面上,形成有與形成上述碳切基板之碳㈣(例如, 相當於圖1之立方晶碳切U)為相同構造之碳㈣層,於 上述碳化矽層上,形成有内部電場。 (11)本發明係提案有-種碳切基板之製造方法,其特徵 在於具有在以_)©為表面之碳切基板上形成具有作為 側壁之{110}面的複數個離散區域之步驟,與於上述碳化石夕 基板上進行均質蟲晶成長之步驟;上述進行均質蟲晶成長之 步驟係具備有依如下所7Γ: (2)式之結晶成長速度tb進行成長 之步驟。 rg[〇oi]/tan54.7°—rg[n〇] > 0 (2) 其中’ 4_]係[001]方向之結晶成長速度,rg[n〇]係[11〇] 方向之結晶成長速度。 100141780 11 201234611 (發明效果) 在先前技射,係依會合消失來降低積層絲密度。於 此’會合消失機率仙與積層缺陷密度成比例,故隨著積層 缺陷數量減少,而鮮之密度降低效果(每單位厚度所降低 之積層缺陷密度)會降低,最終達到飽和。 於是,若根據本發明.,係為了不依上述會合消失來使積層 缺狁度降低,而在碳化矽基板上設置内包區域。因此,藉 由將内包區域依與真空、氫、惰性氣體或包含其周圍之單結 晶碳化矽不同的材質予以形成,則積層缺陷係利用因在單結 曰曰中故會在特定方向上進行傳播的特性,而可抑制積層缺陷 之傳播。據此,則積層缺陷不經由會合消失,而可在剛接觸 到内包區域時隨即阻止傳播,亦無關應變之有無,而可導致 在主表面上積層缺陷的完全消除。 又,因為内包區域之揚氏模數在碳化矽之揚氏模數以下, 故内包區域會吸收由碳化矽之結晶格子所產生之熱應變或 晶格應變,而可抑制積層缺陷的產生。此外,即便積層缺陷 產生,亦因内包區域會防止其傳播,故在内包區域之上部, 可導致積層缺陷密度的降低。 另外,内包區域係以含有矽、碳、氮、氫、氦、氖、氬、 氪、氣中之至少一個而構成為佳。亦或是’以内包區域為空 間為佳。於此,關於空間,亦包含真空的情形。 【實施方式】 100141780 12 201234611 圖式一邊說明。另 當地與既有的構成 成要素組合之各種 以限定申請專利範 以下’針對本發明之實施形態一邊參照 外’以下的實施形態中之構成要素係可適 要素進行取代,又,可包含與其他既有構 態樣。因此’下述實施形態之記載係非用 圍中所記載之發明内容。 圖1係本發明之碳化矽基板1的剖 々主二▲ 由圖。於碳化矽基板1 之表面中所露出之面積最大部分的主 而1面12係平行於(001) 面’兔化矽基板1係具有與主表面12 曰, 个行之背面的板狀結 曰曰0 關於形成碳化石夕基板1之立方晶碳 FW 7 11的内部,内包 4 3係在—個主表面上分布存在㈣略 佳的是複數個内包區域13均勻存在。 ° 又 於你Φ矣二, 又’内包區域13存在 ==12朝向碳化_之内部的〜内。較 佳的疋内包區域13存在於從主表面U朝向碳切其板車! 之内部的5G_以内,更佳的是内包區域13存在於縣表 朝向碳切基板1之内部的2〇帅以内。另外,雛 =内包區域13係含树、碳、氮、氫、氦、氖、氬、 虱、风中之至少一個而構成,或者是内包區域 等)’分布有内包區域13之層係與主表面12成約二, 内包區域13之側壁(構成内包區域之壁面中,並非與主表面 成約略平行之壁面)係約略平行於{110}面。 於此,為了有效地引導積層缺陷密度的降低’則必須滿足 100141780 13 201234611 所有的積層缺陷14會合於内包區域13之條件。具體而言, 如圖1所示般,當將相鄰的内包區域13之間隔設為W、將 内包區域13之高度設為Η、積層缺陷14與内包區域13之 側壁的内角設為Θ時,有滿足下述式(1)之必要。 [數1]
W η>!~ · · •式(1) ta n Θ 若根據上述式(1),則積層缺陷14進行傳播之最稠密面與 内包區域13並非平行,且若積層缺陷14與内包區域13之 側壁的内角Θ大於0度且未滿90度,則可有效地引導積層 缺陷密度的降低。 關於碳化矽基板1,係如上所述,主表面12平行於(001) 面,内包區域13之侧壁約略平行於{110}面。又,在立方晶 碳化矽11中所含有之積層缺陷14係與屬於最稠密面之{111} 面平行地進行傳播。因此,由上述式(1)可知積層缺陷14與 内包區域13之側壁的内角Θ為35.3度。 於此,關於各別複數個内包區域13,每個與主表面平行 之方向的寬度S、間隔W及高度Η沒有嚴密地需要一致, 關於内包區域13之間隔W,為100nm以上且ΙΟΟμιη以下, 較佳為Ιμηι以上且50μιη以下,更佳為2μιη以上且20μπι 以下。此係因為隨著内包區域13之間隔W變窄,而内包區 域13之加工變得困難,或者是内包區域13之體積佔有率增 100141780 14 201234611 加’而於當料半導體裝置進㈣料之基㈣抗增大所 致°又,隨著内包區域13之間隔w變大,則内包區域13 之问度Η自己產生變大的必要性,甚至會出現内包區域η 之體積佔有率減少’而無法完全吸收熱應變的顧慮。 又’内包區域13之高度η係可採用上述内包區域13之 間隔W及式⑴而求得。其中,隨著内包區域u之高度η 變小’則内包區域13的加工變得困難,或者是内包區域Η 之體積佔有率減少,而會產生無法完全吸收熱應變之顧慮。 另一方面’隨著内包區域13之高度Η變大(例如,成為i〇(^m 以上)’則内包區域13之加工變得困難’或者是内包區域 13之體積佔有率增加,而有當作為半導體裝置進行動作時 之基板阻抗增大的顧慮。 另外,隨著内包區域13之寬度S變窄,則内包區域13 的加工變得困難,或者是内包區域丨3之體積佔有率減少, 而會出現無法完全吸收熱應變的顧慮。另一方面,隨著内包 區域13之寬度S變大,則内包區域13之體積佔有率增加, 當作為半導體裝置進行動作時之基板阻抗增大,或者是難以 將内包區域13之間隔W設定在期望值。因此,關於内包區 域13之寬度s,係為100nm以上且ΙΟΟμηι以下,較佳為ίμιη 以上且50μιη以下,更佳為2μηι以上且20μηι以下。 又,在由主表面12至内包區域13之層為止的深度(從主 表面朝向基板内部之距離)Τ極小的情形下,内包區域13上 100141780 15 201234611 之立方晶碳化矽n之層的機械物 交弱,而會有内包區域 13露出於主表面12之虞。另外, 卜於作為半導體裝置而設置 活性層在上層的情形下,當由主矣 辰面12至内包區域13之層 為止的深度T偏小時’則電流分佈變得不均勻,而有產生 局部性過熱或破壞之虞。另-方面,於由主表面Η至内包 區域13之層為止的深度T極大的愔 巧障形下,會變得無法吸收 内包區域13與主表面12之間之屏的 增的熱應變,使主表面12 之積層缺陷密度的降低變困難。因此 „ ^ 囚此’關於由主表面12至 内包區域η之層為止的深度τ,係為1〇〇nm以上且⑽叫 以下’較佳為Ιμιη以上且50_以下,更佳為⑺叫以上且 30μιη以下。 根據以上說明,關於相對於與主表面12垂直之方向上的 内包區域13之寬度Η ’係設為相對於與主表面12平行之方 向上的寬度S之5倍以上,而關於視為與主表面12平行之 方向上的内包區域13之切片面積,則是以設為主表面12 之面積的1/10以下為佳。另外,内包區域係因於其側壁上 為引導積層缺陷密度降低者,故而若側壁為具有此類效果之 形態的話,則各別内包區域不孤立而進行連結亦可。例如, 可以是基板剖面為圖1所示形態,且於基板主表面上之平行 面中,基板内部為圖2所示形態。當然,也可以是基板剖面 為圖1所示形態,且於基板主表面上之平行面中,為線與空 間(Line & Space)般之形態。 100141780 16 201234611 作為製作上述碳㈣基板1之方法,例如有下述方法。 在上述專散獻2或轉敎獻2中料之叫㈣基板 上,於[-110]方向形成具有平行拱起之起伏的傾斜面。此傾 斜面之最大傾斜度為2度以上且9〇度以下,且相互鄰接之 起伏剖面祕為賴者。亦即,彼此鄰接之起伏的邊界部斑 起伏頂部之傾斜度為〇度,傾斜面方向之傾斜度係從^度連 績性變化至最大傾斜度為止。在最大傾斜度未滿2度之情形 :二為應露出極性面之原子階梯的端面相對於:極二 的:r::趣、至可無視的程度’故而變得無法有意圖 的去知作反相純域邊界面密度。另—方面,於 90度之情形下,起伏剖面成為倒懸狀(〇v 、而 單結晶成長。 g)而會妨礙 在上述基板上,使立方晶碳化石夕成長。關於立方晶碳 的成長’可採用CVD、顧、LPE等,較佳的是任= 可各別調整Sl源及〇_供應量,更佳為精密調整句 體之其流量而適當調整Sl_c_供應比例。藉由 調整Si源及C源的供應比例,則當對Si面與c面之成=田 度設有差距時,可依特定結晶面配向於特定方位之方式,= 如,成為si面配向於(111)面及(小11)面,c面配向於 面及(1-11)面。如此-來’藉由調整配向方位,則屬於) 面缺陷之反純輯邊界㈣失H面,積層缺陷殘留 在基板上,但全部分布於最稠密面之{111}面内,與主表面 100141780 17 201234611 之(001)相交54.7度的角度。 例如,於後述第一實施形態中,採用光微影技術在上述主 表面上設置寬度2μπι以上且20μιη以下、間隔2μιη以上且 30μιη以下之點狀遮罩圖案或線狀遮罩圖案。遮罩圖案之材 i及膜厚係可以不會貫通於後述離子注入步驟中所注入之 離子的方式,考慮到對於注入離子之阻止能而適當選擇。 在上述遮罩圖案形成後,注入氫、氦、氖、氬、氪、氙、 氡之任一離子。關於注入時之加速能量,係依離子的飛行距 離成為Ιμπι以上且20μπι以下之方式而適當算得。關於計 算’採用於 J. Lindhard,M. Scharff,H. Schiotte; “Range concepts and heavy i〇n ranges", Mat. Fys. Medd. Dan. Vid. Selsk. 33 (1963) 1中所示之LSS理論。因為越是重離子越需 要高注入能量,故較佳離子種類為氫、氦。所注入之離子的 摻配量係以注入後之離子密度超過立方晶碳化石夕中之固溶 界限之方式而決定’較佳為依密度成為1〇21/cm3之方式來決 疋例如,若離子飛行距離為1〇μηι,則換配量決定為 10I7/cm2。 於離子注人後’依與上職件㈣之條件在主表面上實施 立方晶碳切之成長。其中,關於成長厚度,係依從主表面 至内包區域之層為止之深度T成為較佳值的方式而進行調 整。於此’從主表面至内包區域之層為止之深度T係於前 步驟之離子注人巾之最錢伽離加上第二次立方晶碳化 100141780 201234611 石夕之成長膜厚來计异之值。因此’例如若從主表面至内包區 域之層為止之深度T為1 Ομπι,而前步驟之離子注入中之最 小飛行距離為Ιμπι的話’則使其成長9μιη之膜厚。在此成 長過程中,注入離子係因為超出立方晶碳化矽中之固溶界限 而進行析出’而根據上述遮罩圖案及離子之飛行距離,形成 有具有與{110}面約略平行之側壁的内包區域。 以下,除了針對具體顯示此例之第一實施形態之外,亦針 對其他例之第二〜第四實施形態進行說明。 <第一實施形態> 以下’針對本發明之第-實施形態之碳切基板進行說 明。 首先’於直徑四英对之Si_)基板表面上,藉由於與[_ 方向平行之研磨雌摩擦’而全面製作與卜11()]方向平行之 起伏形成絲(衫向研雜料人)。於單料研雜傷導 入所使用之研磨劑係粒徑約為9μη1之鑽石料,使該物浸 透至市售研磨織_NGIS ’藉由在s_)基板表面 上磨擦既定方向,則會形成約略平行之錢個研磨傷痕。於 S_)基板表面上磨擦既定方向時之壓力係〇為細2,為 了-次研純㈣W使研磨織布往返㈣約 方 向研磨處理)。 其=在嫩與[’方向平行之研磨處理 基板表面上,由於附著有研磨顆”,故於_超音波洗淨 100141780 19 201234611 機實施洗淨之後,以過氧化氫水與硫酸混合溶液依i ·· i所 此口之岭液、HF溶液進行洗淨。接著,採用熱處理裝置, 於(伏加工處理基板烏軸厚㈣_之熱氧化膜後,藉 稀氫氟^將所形成之熱氧化膜予以去除$伏形成區域之 剖面為連續波狀,為經常與Η1()]方向平行之起伏的連續狀 態。溝槽深度為30〜5〇nm ’寬度為,傾斜度為3〜5 度0 接下來,將透過以上步驟所製作之附有起伏的叫撕)基 板置於CVD ,並在咖與%之混合魏下加熱至 1350度為止,形成極薄的碳化矽層。屬於原料氣體之c2h2 與屬於載體氣體之h2係以室溫供應至基板表面。 關於該等 C2H2及H2之供應量與壓力係示於表1。 [表1] ----- ~~~~~~供應量 30 cc/min ——應量 100 cc/min s力 20 Pa 與H2之此合環境丨5分鐘。再來,依1350度供應SiH2Cl2 & (:2112與h2 ’藉以使碳化石夕成長。另夕卜,使碳化石夕成長時 之成長條件係如表2所示,成長時之壓力係藉由設置在反應 室·泵間之壓力調整閥來調整。 [表2] 100141780 20 201234611
SiH2CM共應量 50 cc/min C2H2供應量 10 cc/min 壓力 _____ 40 Pa 溫度 _1,350 °C 依表2所示成長條件進行8小時碳化石夕之成長,使450μιη 之立方晶碳化矽在Si(001)基板上成長。接著,利用氫氟酸 與硝酸之混合酸將Si(001)基板予以蝕刻,製作單獨之立方 晶化碎基板。 關於藉由以上步驟所製作之立方晶碳化矽基板,為了測量 缺陷密度’係使其浸潰在500度炼融KOH中5分鐘,以使 缺陷顯著化。其後’針對此立方晶碳化矽基板實施光學顯微 鏡觀察,結果可知表面之缺陷密度為2xi〇5/cm2,而未確認 到主表面上之反相位區域邊界面。 接下來’採用真空蒸鍍法,於主表面上設置 500nm 之 Ni 層。接著’將2μιη之正型光阻旋轉塗佈在Ni層之上層,以 光罩遮蔽正方形圖案排列之方式,利用紫外線(水銀之g線) 進行曝光。再來,依每個正方形遮罩圖案之邊平行於立方晶 碳化矽基板之< 11〇>方位之方式,進行校準。於此,每個 正方形遮罩圖案之邊的寬度(相當於上述内包區域13之間 隔W)為5μιη,其間隔(相當於上述内包區域13之寬度8)為 2μηι。 接著,將光阻予以顯影,而設置開口部於曝光區域,藉由 暴露於100W之F電漿,去除開口部下之Ni層。其次,以 100141780 21 201234611 氧電漿完全去除光阻,而獲得寬度2μπι間隔5μιη之Ni點 陣列。再來,垂直將質子離子打入主表面。然後,使質子能 量在10keV至400keV之間進行變化,藉由對目標濃度 102 Vcm3乘上質子的飛行距離而求得各別加速能量之摻配 量。 若根據上述步驟,則於從主表面至5〜20μιη處,形成有 1021/cm3之濃度的質子照射區域(内包區域)。於此,内包區 域之高度Η相當於15μιη,因為質子未照射到以Ni所遮罩 之部分,故而内包區域之側壁成為約略平行於{110}面。 接著,在去除Ni層之後,依表2所示成長條件進行5分 鐘’而實施5 μηι之立方晶碳化砍成長’其結果係在從成長 表面至深度10〜25μπι之内包區域部分析出有氫。然後,使 該立方晶碳化矽基板浸潰在500度熔融ΚΟΗ中5分鐘,以 使缺陷顯著化。其後,針對此立方晶碳化矽基板之主表面實 施光學顯微鏡觀察,結果可知表面之缺陷密度為 2xl05/cm2。如此,則在本實施形態中,藉由設置内包區域, 則可使積層缺陷密度減少3位數。又,透過内包區域之存 在,則確認到可抑制因應變所新生出之積層缺陷的傳播。 另外,於本實施形態中,在Si(001)基板上形成起伏之際, 雖有實施因鑽石漿料之單方向的傷痕形成,但並不限定於 此,亦可例如組合光微影步驟與蝕刻步驟來實施,若起伏之 配置或剖面形狀相同的話,則可獲得與本實施形態相同之效 100141780 22 201234611 果。 又,在本實施形‘悲中,作為碳化石夕之成長用的si原料氣 •體,例如可採用卿、碳化石夕、SlCU、等,而作為 '〇原料氣體,則例如可採用ch4、c2h4、(:2h6、(:3h8等。 另外,於本實施形態中,係採用,G1)面為主表面之立 方晶碳化石夕作為基板,而於以(111)面為主表面之情形下, 内包區域之侧壁係與{111}面、⑽}面或{211}面之任一者 平行m於制六方晶碳切作絲板之情形下, 可選擇{0001}面作為主表面,此時,内包區域之側壁係與 .{11_20}面或{-110〇}面平行。於此情形下,積層缺陷所傳播 • 之最稠密面為(0001)面,積層缺陷係以與主表面相交為 30〜60度之角度,故而藉由實施本實施形態中之上述各步 驟,則可得到與本實施形態相同之效果。 又,在本實施形態中,係使用質子作為注入離子,若為以 其飛行距離為目標之深度(相當於上述内包區域13之高度 H)的話’亦可藉由使用He、Ne、八卜心、知1之任一者 或δ玄專之組合,而得到與本實施形態相同之效果。 * <第二實施形態> . ’針對本發明之第二實施形態之碳切基板進行說 明。 首先,與本發明之第一實施形態同樣地,於直徑四英吋之 Si(〇〇l)基板表面上’藉由於與[-110]方向平行之研磨顆粒摩 100141780 23 201234611 擦,而全面製作與[-110]方向平行之起伏形成基板。其次, 與本發明之第—實施形態同樣地,於利用超音波洗淨機實施 洗淨之後’以過氧化氫水與硫酸混合溶液依1: 1所混合之 溶液、Ηρ溶液進行洗淨。接著,與本發明之第一實施形態 同樣地,採用熱處理裝置,於起伏加工處理基板上形成膜厚 、'’勺 之熱氣化膜後’猎由稀虱氟酸將所形成之熱氧化膜 予以去除。起伏形成區域之剖面為連續波狀,為經常與卜110] 方向平行之起伏的連續狀態。溝槽深度為3〇〜5〇nm,寬度為 1〜2μιη,傾斜度為3〜5度。 接著’針對藉由以上步驟所製得之附有起伏之Si(〇〇l)基 板表面,與本發明之第一實施形態同樣地,根據上述表i 所不條件來形成碳化碎層。 再來’依表2所示成長條件進行2小時碳化矽之成長,使 113μιη之立方晶碳化矽在si(〇〇i)基板上成長。 關於藉由以上步驟所製作之立方晶碳化矽基板,為了測量 缺陷密度’係使其浸潰在500度熔融KOH中5分鐘,以使 缺陷顯著化。其後,針對此立方晶碳化矽基板實施光學顯微 鏡觀察’結果可知表面之缺陷密度為8xl〇5/cm2,而未確認 到主表面上之反相位區域邊界面。 接下來,實施1100度之乾燥氧氧化3〇分鐘,而於碳化石夕 之主表面上形成l〇〇nm之氧化膜。然後,將2μιη之正型光 阻旋轉塗佈在氧化層之上層,利用光罩以正方形圖案排列露 100141780 24 201234611 出之方式以紫外線(水銀之g線)進行曝光。再來,依每個正 方形遮罩圖案之邊平行於立方晶碳化矽基板之< 11〇>方位 之方式,進行校準。於此,每個正方形遮罩圖案之邊的寬> (相當於上述内包區域13之寬度s)為2μιη,其間隔(相當於 上述内包區域之間隔W)為5μιη。 接著,將光阻予以顯影’而設置開口部於曝光區域,藉由 暴露於100W之F電漿’去除開口部下之氧化膜。據此,則 如圖2所示般,於立方晶碳化石夕基板表面上,可選擇性去匕 氧化膜,而成為形成有以氧化膜所覆蓋之部分21與沒有氧 化膜之開口部22。 然後,依表2所示成長條件進行1〇分鐘碳化矽之成長, 使ΙΟμπι之立方晶碳化石夕在Si(〇〇l)基板上所成長之碳化石夕 上進行成長。藉此,則如圖3所示般,在於矽基板34上所 成長之碳化矽層31上,除了以氧化膜32所覆蓋之面之外, 碳化矽33可選擇性成長。 接著,將Si(001)基板浸潰在氫氟酸與硝酸之混合酸中, 將矽基板34藉由溶解而去掉。如此一來,關於氧化膜32, 亦與石夕基板34同樣地’藉由溶解而去掉。據此,則如圖4 所不k ’成為在113μπι之碳化石夕㉟31上形成有高度1〇阿 之經離散的單結日日日碳切(寬度—、間隔_)33。 再來依表3所*成長條件進行⑼分鐘碳化々之成長, 使1_之立方晶碳化石夕41進行成長。藉此,則如圖5所 100141780 25 201234611 示般’經離散之碳化矽33上部藉由立曰 結,於主表面之下部1〇μιη的深度,方晶碳化矽41進行連 5μηι、尚度1 Ομίϋ之内包區域& 成有見度2μηι、間隔 [表3] jiSigki共應量 應量
1^450 °c 壓力 然後’使該藉由以上步驟所s_ 在500产烷融rrm 1 c ^曰曰以炭化石夕基板浸潰 在遍輪KO” 5分鐘’以使缺陷顯著化 對此立方晶碳化矽基板之主表面實施光風 ,、•’ -T A i ^ 予‘、·、員彳政鏡觀察,結果 可知表面之缺陷密度為2xl〇2/cm2 ^ 如此’則在本實施形態 中,藉由設置内包區域’則可使積層缺陷密度減少3位數。 於本實施形態中,積層缺陷消失而形成有内包區域,透過内 包區域之存在,則確認到可抑制因應變所新生出之積層缺陷 的傳播。 另外,於本實施形態中,係採用以(001)面為主表面之立 方日日叾反化石夕作為基板,但ϋ非限疋於此,例如,亦可採用以 {11-20}面或{03_38丨面為主表面之六方晶碳化矽。於此情形 下,積層缺陷所傳播之最稠密面為(0001)面,積層缺陷係以 與主表面相交為30〜60度之角度,故而藉由實施本實施形態 中之上述各步驟,則可得到與本實施形態相同之效果。 又,在本實施形態中,係依表3所示成長條件進行6〇分 100141780 26 201234611 火化夕之成長透過將此時間調節為獅〜ι·分鐘之 間’則可使麟散性選擇成長之碳切33上所成長之立方 :反化夕41賴厚進仃變化。當立方晶碳化⑦μ的膜厚進 灯變化’則由主表面所看到之内包區域的深度在 50 〜200μιη 之門交化☆此’其結果可知在由主表面所看到之内包區域 的深度於50〜細帅之間變化時’表面之缺陷密度如表* 所示般進行變化。料觀表4,料實施㈣祕得之積 層缺陷錢的降低效果可知是在1Q(W以下之内包區域的 深度發現。 L表4] 内包區域深唐(um) so ------
250 250 273 417 877 2,508 14,393 接吏内包f域之深度士7^^~~~丨3’595--.. 表4所示般進行變化而所製 邊缺陷密度(/cm) 200 侍之各基板上,依表5所示成長 ^ 穴保件,藉由均質磊晶成長而 使形成膜厚ΙΟμηι之3C_sic層。 如此,則不進行意圖性雜 負外、加,均質磊晶層係顯示出 a ^ ^ . ,ylnl5 , 型的傳播,其載體濃度為 5xl〇 /cm3。 職4178〇 27 201234611 [表5]
SiH2Cl2供應量 3 cc/min C2H2供應量 1 cc/min 氫供應量 100 cc/min 壓力 4 Pa 溫度 1,550 °C 接著,在均質磊晶層之表面整面上注入A1離子。注入深 度係Ιμιη,以A1濃度在深度方向上一定為lxl018/cm3之方 式,使加速能量於30〜700keV之間進行變化。於A1注入後, 在Ar環境中、1600度下施行活性化退火10分鐘,在最表 面上形成p傳播層。然後,藉由光微影技術,於表面上設置 直徑 ΙΟΟμιη 之 Ni 遮罩區域,持續導入 CF4(100sec)+02(20sccm)之氣體,施以 200W 下之 rf-RIE5 分鐘,而在表面層上形成依深度0.2μηι之台狀構造所得之 ρη二極體。再來,以台狀二極體之表面側(ρ傳播層側)為負, 基板背面為正之方式,施加電壓600V,將ρη接合部之内部 電場區域寬度於η層側擴張至8μηι,測量茂漏電流。如此, 則如表6所示般,很明顯的在ΙΟΟμηι以下、特別是50μΓη 之内包區域深度下,可確認到洩漏電流密度的降低。 [表6] 100141780 28 201234611 __内包區域深度(μπι) 洩漏電流密度(A/cm2T| — 50 <2χ10'8 ~ 64 4χ1〇-7 ^ — 83 4χ1〇-7 〜 — 91 1χ10_6 〜 104 5xl〇·4 〜 __ 137 2χ10'3 〜 — 165 >2χ1〇·3 〜 191 >2χ1〇·3 〜 200 >2χ10· 如上所述,在包含深度ΙΟΟμηι以下之内包區域的喊化 基板上’形成與此相同構造之石厌化梦層(均質遙晶成長層) 當對其設置將内部電場擴張之半導體元件,則可顯著地降% 起因於積層缺陷之洩漏電流。亦即,在本實施形態中,儀_ 用具有内包區域之碳化矽基板並形成ρη二極體,而 亦可製作MOSFET等半導體元件,此時,可製作能 低起因於積層缺陷之洩漏電流的半導體元件。 同儀i也 顯著降 另外,於本實施形態中,使用立方晶碳化矽作為基板,作 只要影響洩漏電流的主要原因在於積層缺陷,則亦可以使用 六方晶碳化矽基板,從而可獲得與本實施形態相同的效果。 (關於積層缺陷密度的降低) 於此針對藉由上述第二實施形態而降低在基板表面上之 積層缺陷畨度的機制進行詳細說明。關於使本實施形態之積 I㈣的機制,係可透過實行以下所示⑴、(2)之製造 步驟而實現。 100141780 29 201234611 (1) 離散區域之形成 (2) 因均質磊晶成長所造成之積層缺陷密度的降低 以下,針對(1)、(2)進行詳細說明。 (1) 離散區域之形成 首先’如圖12所示般,在屬於3C-SiC之立方晶碳化矽基 板(以下,亦簡單稱為SiC基板200)之(001)面上形成具有 {110}面之側壁的突起形狀(以下,稱為離散區域21〇)(圖4 及圖5之元件符號記載為33(碳化矽))。此離散區域21〇係 亦俗稱所謂的線與空間(Line & Space),亦可為單純的凹凸 等。作為條件’係如上述般,以具有{110}面之側壁為極佳。 此類離散區域210係亦可如第二實施形態中之對ye基板 200之局部表面施以遮罩’並於遮罩以外之部分進行sic成 膜而形成,或亦可對SiC基板200上施以遮罩,並將SiC基 板本身予以蝕刻而形成。以下,係以將sic基板本身予以蝕 刻而形成離散區域之情形為中心進行說明。 (2) 因均質遙晶成長所造成之積層缺陷密度的降低 於具有離散區域210之SiC基板200上’係如上述般之依 與基板表面之_)面呈54 7度之角度而殘留有積層缺陷。 如此所殘留之積層缺陷係可藉由機構Ml與機構M2之兩個 機構而大幅降低其密度。 <機構Ml> 首先,針對機構M1進行說明。如圖13所示般,當針對 100141780 201234611
SiC基板200使碳化料—步進行均f蠢晶成長時,原本存 在於SiC基板200内之積層缺陷训,亦於新的碳化石夕内成 •長。然而,當伴隨著均質蟲晶成長之積層缺陷肌進行成 •長至圖13之虛、線201為止時,會被經相同均質蟲晶成長之 成長中的離散區域211之側壁阻擔,而阻止朝向其區域内部 之侵入。將此類積層缺陷密度之降低方法稱為機構組。另 外’如第二實施形態般,在對Sic基板2〇〇之局部表面施以 遮罩後於使SiC進行均質遙晶成長之情形下,藉由遮罩的 存在,而可阻止SF1朝向區域内部之侵入。 <機構M2> 其次,針對機構M2進行說明。如圖13所示般,當針對 SiC基板200進行均質磊晶成長時,原本存在於sic基板 内之積層缺陷SF2亦於新的碳化砍内成長。此係在離散區 域21 〇内亦沒有變化而相同。積層缺陷SF2係如圖13所示 般,成為缺陷露出於SiC基板200表面之狀態。 首先,如圖13所示般,第一階段係至虛線2〇1為止,亦 即,使進行均質磊晶成長至成長中離散區域211為止。然 而,在此狀態下,亦為積層缺陷SF2露出於成長中離散區 域211表面之狀態。其次,第二階段係至實線2〇2為止,亦 即,使進行均質磊晶成長至成長後離散區域212為止,至今 路出於SiC基板200表面之積層缺陷SF2因會到達成長後 離散區域212之側壁而朝向内包區域撞擊,故而如此以上之 100141780 31 201234611 積層缺陷密度之降低方法稱為機 缺陷成長會被阻止。將此類 構M2。 作為將機構M2所示積層缺陷啦從沉基板·表面至 成長後離散區域212之側壁去除用之條件,已露出於離散區 域210表面之積層缺陷啦係伴隨著均質“成長,於朝 向離散區域212之侧壁的方向,亦即,<m>方向進行位 移之速度大於朝向離散區域212之側壁之<11Q>方向的位 移速度即可。此係滿足以下所示(2)式之條件即可。另外, rg_]係_]方向之結晶成長速度,rg陶係⑴啦向之Μ 成長速度。 rg[〇oi]/tan54.70—rg[110] > 〇 ....... (2) 滿足上述般之結晶成長速度比的控制係可根據調整成長 溫度、材料氣體供應比、成長壓力而達成。 藉由依此類機構Ml、機構M2所造成之積層缺陷密度的 降低,則經圖4之形狀的基板作成為圖5般,使Si(:基板 200進行均質蟲晶成長後之基板表面的積層缺陷係經大幅 降低之良好者,而成為形成有低積層缺陷密度區域。 <第三實施形態> 以下’針對本發明之第三實施形態之碳化石夕基板進行說 明。 首先,與本發明之第一實施形態同樣地,於直徑四英叶之 Si(OOl)基板表面上,藉由於與[-110]方向平行之研磨顆粒摩 100141780 32 201234611 擦’ ^全面製作與方㈣狀起伏形成基板 。其次, ^柄月之第—實施形態同樣地,於利用超音波洗淨機實施 、=之後以過氧化氫水與硫酸混合溶液依!所混合之 ’合液HF岭液進行洗淨。接著,與本發明之第一實施形態 同樣地麵用熱處理裝置,於起伏加工處理基板上形成膜厚 ’勺0·5μιη之熱氧化膜後,藉由稀氫氟酸將卿成之熱氧化膜 予以去除。起伏形成區域之剖面為連續波狀,為經常與[_110、] 方向平行之起伏的連續狀態。溝槽深度為%〜遍瓜,寬度為 1〜2μιη,傾斜度為3〜5度。 又’·、、 接著針對藉由以上步驟所製得之附有起伏之&(刪)基 板表面’與本發明之第—實施形態同樣地,根據上述表1 所示條件來形成碳化矽層。 再來依上述表2所示成長條件進行2小時碳化石夕之成 長使113Pm之立方晶碳化矽在Si(〇〇l)基板上成長。 關於藉由以上步驟所製作之立方晶碳化石夕基板,為了測量 缺陷雄度,係使其浸潰在500度熔融KOH中5分鐘,以使 缺陷顯著化。其後,針對此立方晶碳化矽基板實施光學顯微 鏡觀祭,結果可知表面之缺陷密度為8xl〇5/cm2,而未確認 到主表面上之反相位區域邊界面。 〜 接下來貫知1100度之乾燥氧氧化3〇分鐘,而於碳化石夕 之主表面上形成1〇〇11111之氧化膜。然後,將2μιη之正型光 阻旋轉塗佈在氧化層之上層,利用光罩以正方形圖案排列露 100141780 33 201234611 出之方式以紫外線(水銀之g線)進行曝光。再來,依每個正 方形遮罩圖案之邊平行於立方晶碳化矽基板之<11〇>方位 之方式,進行校準。於此,每個正方形遮罩圖案之邊的寬戶 (相當於上述内包區域π之寬度s)為2μιη,其間隔(相當: 上述内包區域13之間隔W)為5μηι。 接著,將光阻予以顯影,而設置開口部於曝光區域,藉由 暴露於100W之F電漿’去除開口部下之氧化膜。 然後,依上述表2所示成長條件進行1〇分鐘碳化矽之成 長,使ΙΟμηι之立方晶碳化矽在Si(〇〇1)基板上所成長之碳 化矽上進行成長。藉此,則與第二實施形態同樣地,碳化^ 不會在被氧化膜所覆蓋之部分進行成長,而成為單結晶之碳 化矽於氧化膜之開口部進行成長。 、 接著,將Si(001)基板浸潰在氫氟酸與硝酸之混合酸中 將矽基板藉由溶解而去掉。如此一來,關於氧化膜,亦與矽 基板同樣地,藉由溶解而去掉。據此,則如圖4所示般,成 為在113μΐη之碳化矽層上形成有高度1〇μιη<經離散的單沾 晶碳化石夕(寬度2μηι、間隔5μιη)。 再來,依表7所示成長條件矽層進行成長24〇分鐘。據此, 則如圖6所示般,成為具有經離散之碳化矽52表面之碳化 石夕層被膜厚20μηι之多結晶矽53覆蓋。 接著,使用〇.5μιη之鑽石顆粒及〇·ιμΓη之鑽石顆粒施以 研磨處理,藉由將表面層去除2〇μιη,而施行平坦化處理。 100141780 34 201234611 據此’則如圖7所示般,經離散之碳化石夕52的頂部露出於 表面,同時其間隙被多結晶矽53所填充。 然後,依表3所示成長條件進行1〇分鐘碳化矽之成長, 使ΙΟμιη之立方晶碳化矽進行成長。此條件係為了容易蝕刻 多結晶矽之條件,則碳化矽僅在經離散之碳化矽上進行成 長,而各自連結。亦即’則如圖8所示般,於經離散之碳化 矽52上部與多結晶矽53上部可形成連續的碳化矽層, 而於主表面之下部10μιη的深度,形成有以多結晶矽所填充 之寬度2μιη、間隔5μιη、高度ΙΟμιη之内包區域。 [表7]
SiH2C12供應量 50 cc/min _ 氫供龐詈 100 cc/min 壓力 35 Pa 溫度 1,050 °C 接著’使碳化矽基板浸潰在500度熔融ΚΟΗ中5分鐘, 以使缺陷顯著化。其後’針對此碳化矽基板之主表面實施光 學顯微鏡觀察’結果可知表面之缺陷密度為2xl〇2/cm2。如 此1則在本實施形態中,藉由設置内包區域,則可使積層缺 陷密度減少3位數。於本實施形態中,持續使積層缺陷消失 而形成有内包區域’又,透過内包區域之存在,則確認到可 抑制因應變所新生出之積層缺陷的傳播。 另外’於本實施形態中,係以多結晶矽構成内包區域,但 疋並不限定於此,例如,藉由以單結晶矽、石墨、類鑽石碳、 100141780 35 201234611 鼠化矽等構成,亦可獲得與本實施形態相同的效果。 又,在本實施形態中,係採用以(〇〇1)面為主表面之立方 曰曰石厌化發作為基板,但是並非限定於此,例如,亦可採用以 (11 20}面或{03-38}面為主表面之六方晶碳化矽 。於此情形 下’積層缺陷所傳播之最铜密面為(_)面,積層缺陷係以 與主表面相交為30〜60纟之角度,故而藉由實施本實施形態 中之上述各步驟,則可得到與本實施形態相同之效果。 <第四實施形態> 以下’針對本發明之第四實施形態之碳化石夕基板進行說 明。 首先,與本發明之第-實施形態同樣地,於直徑四英忖之 S_)基板表面上,藉由於與[_11〇]方向平行之研磨顆粒摩 擦,而全面製作與[-110]方向平行之起伏形成基板。其次, 與本發明H卿態同樣地,㈣㈣超音舰淨機實施 洗淨之後,以過氧化氫水與硫酸混合溶液依i:丨所混合之 溶液、HF溶液進行洗淨。接著,與本發明之第一實施形態 同樣地,採用熱處理裝置,於起伏加工處理基板上形成膜厚 約0.5μπι之熱氧化膜後’藉由稀氫氟酸將所形成之熱氧化膜 予以去除。起伏形成區域之剖面為連續波狀,為經常與卜11〇] 方向平行之起伏的連續狀態。溝槽深度為3〇〜5〇nm,寬度為 1〜2μιη,傾斜度為3〜5度。 接著,針對藉由以上步驟所製得之附有起伏之Si(〇〇1)基 100141780 36 201234611 板表面,與本發明之第一實施形態同樣地,根據上迷 所示條件來形成碳化矽層。 〜表 再來,依上述表2所示成長條件進行2小時碳化石夕之成 長,使113μιη之立方晶碳化矽在Si(〇〇1)基板上成長 關於藉由以上步驟所製作之立方晶碳化砂基板,為了 缺陷密度,係使其浸潰在500度熔融K〇H中5分鐘,r 缺陷顯著化。其後’針對此立方晶碳彳卜 、使 卜 化矽基板實施光學顯微 鏡觀察’結果可知表面之缺陷密度為8xl〇5w,而未確認 到主表面上之反相位區域邊界面。 接著,藉㈣鍍法使氧化㈣在立方晶碳切基板表面上 成膜500,標乾為多結晶氧化麵,成膜時之碳切基板溫 度設為室溫。RF功率為15GW,崎氣體為^,齡又時之 爐内壓力為4xlO_3T〇rr,成膜時間設為15分鐘。 再來’將2叫之正型総旋轉㈣在已成膜有氧化铭層 之碳化咬基板的上層’利用光罩以正方形圖案排列露出之方 式以紫外線(水銀之g線)進行曝光。_,依每個正方形遮 罩圖案之邊平行於立方晶碳化;^基板之< UQ〉方位之方 式,進行校準。於此,每個正方形遮罩圖案之邊的寬度(相 虽於上述内包區域13之寬度8)為2μιη,其間隔(相當於上述 内包區域13之間隔W)為5μπι。 接著’將光阻予以顯影,而設置開口部於曝光區域,藉由 暴露於1GGW之F電毁,去除開口部下之氧化㈣。 100141780 37 201234611 然後,針對經去除氧化紹膜之區域的礙化石夕,依表8所示 條件施行陽極氧化處理,藉以形成寬度2μιη、間隔5帅、 深度之多孔碳⑽層。於此,關於所形成之多孔層之 深度,係可藉由調整施力σ電壓而控制。χ,多孔碳化石夕内之 平均多孔率(porosity)為30% 〇 L表8] —電流 0.1 A/cm2 1:1 時3 10 min 1¼極.破彳卜,石々 陽極:w .μ <鑽石顆粒之研磨處理,於經去咳 表面層之氧化|g膜之平滑的碳化⑦基板表面上,依上述表 所示成長條件花費1G分鐘,施行丨一立方晶碳切成長 據此’則從主表面幻0〜20_之深度處,會形成包含多子! 碳化石夕層之内包區域。 接下來,使此立方晶碳化石夕基板浸潰在
500度熔融KOH 中5刀!里’以使缺陷顯著化。其後,針對此立方晶碳化矽基 板之主表^實施光學顯微鏡觀察,結果可知表面之缺陷密度 為2.5 1〇/cm。如此,則在本實施形態中,藉由設置内包 區或射抑制積層缺陷之傳播及新生成,其結果係可 層缺陷密度減少谓 位數。於本實施形態中’持續使積層缺 密广♦低而形成有内包區域,又,透過内包區域之存在,則 u可抑制因應變所新生出之積層缺陷的傳播。、 100141780 38 201234611 如上所詳述般,根據本發明,針對從主表面至適當深度之 區域控制寬度、高度、間隔,藉由設置内包區域,則可阻止 平行於最稠密面進行傳播之積層缺陷,可獲得能作為半導體 裝置用基板而較佳使用之碳化矽基板。 另外,本發明並非限定於上述各實施形態中,在不脫離此 發明主旨之範圍内,可進行各種變化或應用。 【圖式簡單說明】 圖1係本發明之碳化矽基板的剖面圖。 圖2係本發明之第二實施形態之氧化膜被選擇性去除後 之立方晶碳化矽基板表面的前視圖。 圖3係上述立方晶碳化矽基板的剖面圖。 圖4係上述立方晶碳化石夕基板的剖面圖。 圖5係上述立方晶碳化矽基板的剖面圖。 圖6係本發明之第三實施形態之立方晶碳化⑭基板的剖 面圖。 圖7係上述立方晶碳化矽基板的剖面圖。 圖8係上述立方晶碳化矽基板的剖面圖。 圖9係白知例形成有平行於單方向之棋起之起伏的以基 板立體圖。 圖10係使碳化石夕在上述Sl基板上成長時之剖面圖。 圖u係用以說明立方晶碳化⑦内部之積層缺陷構造的 圖0 100141780 39 201234611 圖12係針對積層缺陷密度降低之機制的說明用圖。 圖13係針對積層缺陷密度降低之機制的說明用圖。 【主要元件符號說明】 I 碳化砍基板 II 立方晶碳化矽 12 主表面 13 内包區域 14 積層缺陷 21 以氧化膜覆蓋的部分 22 開口部 31 碳化石夕層 32 氧化膜 33 碳化石夕 34 矽基板 41 立方晶碳化矽 42 内包區域 51 碳化矽層 52 礙化矽 53 多結晶矽 101 基板 102 碳化矽層 103 積層缺陷 100141780 40 201234611 111 112 • 113 • 114 200 201 202 210 211 212 费 Η . Ml M2 S SF SF1 SF2 • T W Θ 碳化矽結晶 積層缺陷 積層缺陷極性面 C極性面 SiC基板 虛線 貫線 離散區域 成長中離散區域 成長後離散區域 南度 機構 機構 寬度 積層缺陷 積層缺陷 積層缺陷 深度 間隔 積層缺陷14與内包區域13之側壁的内角 100141780 41

Claims (1)

  1. 201234611 七、申請專利範圍: 1. 一種碳化矽基板,其係具有至少一個以上主表面者,其 特徵為, 在内部具備有複數個内包區域, 上述複數個内包區域係分布於上述一個主表面之約略平 行的方向上, 各内包區域係從上述主表面朝向基板内部、位於1 〇〇nm 以上且ΙΟΟμιη以下之距離, 各内包區域係具有l〇〇nm以上且ΙΟΟμιη以下之寬度作為 與上述主表面呈平行之方向的寬度。 2. 如申請專利範圍第1項之碳化矽基板,其中,上述内包 區域係含有矽、碳、氮、氫、氦、氖、氬、1、氙中之至少 一個。 3.如申請專·圍第1項之碳切基板,其中,上述内包 區域為空間。 4. 如申請專利範圍第1至3 ^ _ 項中任一項之碳化矽基板,其 中’形成^碳切練<碳切倾狀單結晶。 5. 如申凊專利範圍第1至4 中,形成上述碳切基板<起^ —項之碳切基板,其 上述主表面係(001)面, 夕係立方晶碳化石夕, 上述内包區域之侧壁係平 6.如申請專利範圍第1至 100141780 行於川0}面。 項中住一項之碳化矽基板,其 42 201234611 中’形成上述碳化矽基板之碳化矽係立方晶碳化矽, 上述主表面係(111)面, 上述内包區域之侧壁係平行於{ 1 1 1 }面。 7·如申請專利範圍第項中任一項之碳切基板,其 令’形成上述碳化石夕基板之碳化石夕係立方晶碳化石夕, 上述主表面係(111)面, 上述内包區域之側壁係平行於⑽}面或{211}面。 請專利範圍第1至4項中任—項之碳化㈣板’其 中’形成上述碳化石夕基板之碳化石夕係六方晶碳化石夕, 上述主表面係{0001}面, 上述内包區域之㈣係平㈣{11,面朴u 9.如申請專利範圍第i至8項由/ % T任一項之碳化矽基板,其 中,相對於與上述主表面垂直 万向的内包區域寬度係相對 於與該主表面平行之方向的t度的5倍以上, 視為與上述主表面平行之大a 向之内包區域的切片面積係 該主表面之面積的1/1〇以下。 1〇·一種半導體元件,其係使用申請專利範圍第!至9項 中任-項之碳化絲板所形成之半導體元件,其特徵為’ 在上述主表面上’形成有與形成上述碳化絲板之碳化石夕 為相同構造之碳化矽層, 於上述碳化石夕層上,形成有内部電場。 100141780 43
TW100141780A 2010-11-15 2011-11-15 Silicon carbide substrate and semiconductor element TW201234611A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010254530 2010-11-15
JP2011197579 2011-09-09

Publications (1)

Publication Number Publication Date
TW201234611A true TW201234611A (en) 2012-08-16

Family

ID=46084006

Family Applications (2)

Application Number Title Priority Date Filing Date
TW100141780A TW201234611A (en) 2010-11-15 2011-11-15 Silicon carbide substrate and semiconductor element
TW100141794A TW201232772A (en) 2010-11-15 2011-11-15 Silicon carbide substrate, semiconductor device and method for manufacturing silicon carbide substrate

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW100141794A TW201232772A (en) 2010-11-15 2011-11-15 Silicon carbide substrate, semiconductor device and method for manufacturing silicon carbide substrate

Country Status (4)

Country Link
US (2) US20130228797A1 (zh)
JP (2) JPWO2012067079A1 (zh)
TW (2) TW201234611A (zh)
WO (2) WO2012067079A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2525876B2 (ja) * 1988-08-12 1996-08-21 アルプス電気株式会社 超音波ソレノイド
WO2012157670A1 (ja) * 2011-05-18 2012-11-22 Hoya株式会社 炭化珪素基板
JP6295537B2 (ja) * 2013-07-17 2018-03-20 住友金属鉱山株式会社 炭化珪素基板ならびに半導体素子
JP6244826B2 (ja) * 2013-11-01 2017-12-13 住友金属鉱山株式会社 炭化珪素基板、炭化珪素基板製造方法、半導体素子
US9536954B2 (en) * 2014-10-31 2017-01-03 Seiko Epson Corporation Substrate with silicon carbide film, semiconductor device, and method for producing substrate with silicon carbide film
US9558943B1 (en) * 2015-07-13 2017-01-31 Globalfoundries Inc. Stress relaxed buffer layer on textured silicon surface
US9564494B1 (en) * 2015-11-18 2017-02-07 International Business Machines Corporation Enhanced defect reduction for heteroepitaxy by seed shape engineering
WO2017090279A1 (ja) * 2015-11-24 2017-06-01 住友電気工業株式会社 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US10017182B2 (en) 2016-06-28 2018-07-10 Ford Global Technologies, Llc System and method for controlling a torque converter clutch
US10011283B2 (en) 2016-06-28 2018-07-03 Ford Global Technologies, Llc System and method for driving vehicle accessories
WO2018151189A1 (ja) 2017-02-16 2018-08-23 信越化学工業株式会社 化合物半導体積層基板及びその製造方法、並びに半導体素子
JP6782263B2 (ja) 2018-02-07 2020-11-11 株式会社東芝 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法
JP6808668B2 (ja) 2018-03-13 2021-01-06 株式会社東芝 半導体記憶装置、半導体記憶装置の制御方法、そのプログラム及び半導体記憶装置の製造方法
CN109300787B (zh) * 2018-09-21 2019-07-12 苏州汉骅半导体有限公司 回收碳面极性碳化硅衬底的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5279701A (en) 1988-05-11 1994-01-18 Sharp Kabushiki Kaisha Method for the growth of silicon carbide single crystals
JP3111662B2 (ja) 1992-07-27 2000-11-27 東レ株式会社 液晶ポリエステル樹脂組成物
US6416578B1 (en) 1999-10-08 2002-07-09 Hoya Corporation Silicon carbide film and method for manufacturing the same
JP3576432B2 (ja) 1998-10-10 2004-10-13 Hoya株式会社 炭化珪素膜及びその製造方法
JP3557441B2 (ja) 2000-03-13 2004-08-25 日本電信電話株式会社 窒化物半導体基板およびその製造方法
JP2002201099A (ja) 2000-12-28 2002-07-16 Toshiba Corp 炭化珪素単結晶基板の製造方法及び半導体装置の製造方法
JP3895978B2 (ja) * 2001-12-12 2007-03-22 新日本製鐵株式会社 炭化珪素単結晶育成用種結晶、炭化珪素単結晶インゴット、及びこれらの製造方法
JP4459723B2 (ja) 2004-06-08 2010-04-28 株式会社デンソー 炭化珪素単結晶、炭化珪素基板およびその製造方法
JP2008094700A (ja) * 2006-09-13 2008-04-24 Nippon Steel Corp 炭化珪素単結晶エピタキシャルウェハ及びその製造方法
JP2008311541A (ja) 2007-06-18 2008-12-25 Fuji Electric Device Technology Co Ltd 炭化珪素半導体基板の製造方法
JP5045272B2 (ja) 2007-07-03 2012-10-10 富士電機株式会社 単結晶炭化珪素基板の製造方法
JP4978637B2 (ja) * 2009-02-12 2012-07-18 株式会社デンソー 炭化珪素単結晶の製造方法
JP5345499B2 (ja) 2009-10-15 2013-11-20 Hoya株式会社 化合物単結晶およびその製造方法

Also Published As

Publication number Publication date
WO2012067079A1 (ja) 2012-05-24
TW201232772A (en) 2012-08-01
JP5945505B2 (ja) 2016-07-05
US20130228797A1 (en) 2013-09-05
US20130234164A1 (en) 2013-09-12
JPWO2012067079A1 (ja) 2014-05-12
WO2012067105A1 (ja) 2012-05-24
JPWO2012067105A1 (ja) 2014-05-12
US8890170B2 (en) 2014-11-18

Similar Documents

Publication Publication Date Title
TW201234611A (en) Silicon carbide substrate and semiconductor element
US11208719B2 (en) SiC composite substrate and method for manufacturing same
JP6090998B2 (ja) 六方晶単結晶の製造方法、六方晶単結晶ウエハの製造方法
JP6119907B2 (ja) 炭化珪素基板
JP4987792B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
JP4786223B2 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
JP6123408B2 (ja) 単結晶4H−SiC基板及びその製造方法
JP5316612B2 (ja) 炭化珪素半導体エピタキシャル基板の製造方法
JP4954593B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法、及び得られたエピタキシャル炭化珪素単結晶基板を用いてなるデバイス
JP2003095798A (ja) 単結晶基板の製造方法
JP2008053343A (ja) 炭化珪素半導体エピタキシャル基板の製造方法
WO2011096109A1 (ja) 炭化珪素基板の製造方法
TW201108317A (en) Method for producing an epitaxially coated semiconductor wafer
JP2006032655A (ja) 炭化珪素基板の製造方法
TW201140834A (en) Semiconductor device and method for producing same
CN111048407A (zh) SiC同质外延层的剥离方法
JP2000178740A (ja) 炭化珪素膜及びその製造方法
JP2019169725A (ja) SiC複合基板
JP6248458B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP4769428B2 (ja) ダイヤモンド膜成長基板の形成方法
CN112671363A (zh) 复合衬底、复合薄膜及其制备方法,及射频声表面波器件
JP2016050139A (ja) 単結晶ダイヤモンドの製造方法、単結晶ダイヤモンド、単結晶ダイヤモンド基板の製造方法、単結晶ダイヤモンド基板及び半導体デバイス
JP2022014989A (ja) 炭化ケイ素半導体エピタキシャル基板の製造方法
JP2017122047A (ja) 単結晶4H−SiC基板及びその製造方法
JPH0397694A (ja) 結晶膜の形成方法