TW201232772A - Silicon carbide substrate, semiconductor device and method for manufacturing silicon carbide substrate - Google Patents

Silicon carbide substrate, semiconductor device and method for manufacturing silicon carbide substrate Download PDF

Info

Publication number
TW201232772A
TW201232772A TW100141794A TW100141794A TW201232772A TW 201232772 A TW201232772 A TW 201232772A TW 100141794 A TW100141794 A TW 100141794A TW 100141794 A TW100141794 A TW 100141794A TW 201232772 A TW201232772 A TW 201232772A
Authority
TW
Taiwan
Prior art keywords
substrate
defect
region
carbon
carbonized
Prior art date
Application number
TW100141794A
Other languages
English (en)
Inventor
Hiroyuki Nagasawa
Takamitsu Kawahara
Kuniaki Yagi
Naoki Hatta
Original Assignee
Hoya Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoya Corp filed Critical Hoya Corp
Publication of TW201232772A publication Critical patent/TW201232772A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

201232772 六、發明說明： 【發明所屬之技術領域】 本發明係關於使用在尚機能半導體元件之碳化石夕基板。卢 其疋&供一種適合作為結晶之特定表面中面缺陷密度非常 低、咼效率且高耐壓之功率半導體元件之材料使用的碳化矽 基板。 【先前技術】 作為咼機能半導體元件基板之屬於化合物半導體結晶，係 開始採用碳化矽。關於採用此碳化矽之基板的碳化矽基板， 有包含晶格缺陷之情形。 包含於碳化矽基板之晶格缺陷係對於半導體元件之性能 有著很大的影響。例如，反相位區域邊界面或積層缺陷等面 缺陷會帶來電流洩漏或絕緣破壞，而使電力用半導體元件之 性能顯著降低。因此，對於碳化矽基板，係期望著面缺陷密 度的降低。 以下，針對形成碳化矽基板時之面缺陷降低方法進行說 明。作為使碳化0於Si基板上進行異質蟲晶成長時之缺陷 密度降低方法，例如有在專利文獻丨中所揭示之控制碳化石夕 厚度之方法’或於非專利文獻丨中所揭示之將^基板之表 面法線轴傾斜些許之傾斜角加工方法等。 於非專利文獻1中所揭示之傾斜角加卫方法中，係透過在 Si(100)基板之[011]方向施以數度左右的角度(傾斜角）之採 100141794 3 201232772 用所謂傾斜基板，則可控制極性面之配向方位，以使反相位 區域邊界面消失。據此，因為透過對基板賦予些微傾斜，而 能以等間隔於单方向導入原子等級的階梯（step)，故於因階 梯流動（step-flow)所造成之磊晶成長時，可以抑制面缺陷在 所導入之階梯往垂直方向（橫切階梯之方向）傳播。 然而’僅因為上述傾斜角的導入，則積層缺陷之傳播方向 為單方向化，而其會合消失機構將消失，故由厚膜化所造成 之積層缺陷密度的降低係屬困難。原本在立方晶碳化石夕（〇〇1) 面内’積層缺陷會隨著成長而於平行於4方向等價{Hi}面 之方向傳播，而相對向之積層缺陷彼此會隨著成長而會合， 此時，一邊會持續進行傳播，另一邊則會消失。藉由此現象 會反覆進行，則隨著成長而積層缺陷密度會逐漸降低。然 而，於碳化矽在經導入傾斜角之Si(〇〇1)基板進行成長時， 平行於（111)面之進行傳播之積層缺陷會因為_而被切 斷，積層缺陷傳播方位係限定在平行於(_1_11)面之方向。其 結果係會合消失機構消失，而不至於積層缺陷完全消失。 作為解決上述問題，而使破化石夕内之面缺陷的反相位區域 邊界面及積躲_者有效減少之方法，已開發有專利文獻 2或非專社獻2所揭*，在形成有具#平行於單方向而料 起(C〇U嫩㈣的起伏之Sl基板上，使碳切成長之技術。 以下針對採用此技術之缺陷消除機構進行說明。 如圖9所示般，當使碳化石夕在形成有具有平行於單方向而 100141794 201232772 拱起的起伏之Si基板進行成長，係與已導入傾斜角之柳叫 基板上之成長同樣地，使極性面之結晶配向方位被統合在單 方向’而反相位區域邊界面消失。 . 又’於使碳㈣在形成有具有平行於單㈣㈣起的起伏 •之Sl_)基板上進行成長時，透過以下積層缺陷機構，則 積層缺陷密度會降低。在立方晶碳化石夕(謝）面存在有兩種 積層缺陷。-個為於_)面露出於Si極性面之積層缺陷， 另一個為露出於C極性面之積層缺陷。 露出於C極性面之積層缺陷係因相對於(〇〇1)面之表面能 量而C極性面之表面能量較巧、，故使表面積縮小而使本身 消失。 另一方面，露出於Si極性面之積層缺陷係因相對於(〇〇1) 面之表面能而相對地較高’故呈安定。因此，Si極性面 持續露出於最表面，而變成殘存在表面。關於此露出於Si 極性面之積層缺陷，係如圖1〇所示般，在碳化矽層1〇2内 部’於基板101相對向之斜面所產生之積層缺陷1〇3係與鏡 面相對的位置關係一致，而伴隨著碳化矽之成長進行會合消 失。 當相對於上述兩種基層缺陷之積層缺陷消除機構作用 - 時，則可導致先前技術之已導入傾斜角之Si(OOl)基板所未 能實現之積層缺陷密度降低。 然而，當使碳化矽在形成有具有平行於單方向而拱起的起 100141794 5 201232772 伏之Si(001)基板上進行異質磊晶成長，則反相位區域邊界 面及露出於C極性面之積層缺陷係於基板表面上消失，相 對於此，露出於Si極性面之積層缺陷係即便顯現出會合消 失’而依然殘存著。此係因為露出於Si極性面之積層缺陷 為起因於成長時之晶格應變而時常發生所致。在成長時之碳 化矽内部，會伴隨著由基板面内之溫度分布所造成之熱應變 或積層缺會合消失時的晶格整合而產生應變。當此應變變 得大於碳化矽之彈性界限應變時，為了緩和應變，則碳化矽 會進行塑性變形，而產生積層缺陷。亦即，於會合消失而積 層缺陷密度降低的同時，會因應變而產生新的積層缺陷。 作為使此類露出於Si極性面之積層缺陷消失之手段，已 開發有如非專利文獻3所示之SBE(Switch Back Epitaxy)技 術。以下針對此SBE技術進行說明。 如圖11所示般，碳化矽結晶lu中所含之積層缺陷112 的積層缺陷極性面113係在基板背面側成為c極性面114。 亦即，藉由翻轉基板，則可使已殘存之積層缺陷的露出面轉 換成C極性面。C極性面係因藉由成長而使本身消失，故透 過使立方晶碳化矽在該背面側進行均質磊晶成長，則原理上 已殘存之積層缺陷消失，而可實現積層缺陷的完全消除。 關於SBE技術，雖然積層缺陷密度顯著降低，但尚不至 於積層缺陷的完全消除。所殘存之積層缺陷係於SBE成長 過程中所新產生者。導致新積層缺陷產生之要因係於立方晶 100141794 6 201232772 碳化石夕基板與均質蠢晶層或均質蟲晶層内部所存在的廣 變。與碳化矽往形成有具有平行於單方向而拱起之起伏的
Si基板之成長同樣地’在SBE成長時也是—樣，伴隨著由 基板内部之溫度分布所造成之熱應變或積層缺陷於會合消 失時的晶格整合，而產生應變。然後’為了緩和此應變，而 在碳化矽結晶内部產生新的積層缺陷。亦即，在不消除成長 時所產生之應變的前提下，則無法脫離在均質蟲晶成長<^ 置製作步驟中產生新的積層缺陷的可能性，而使適合裝^置_ 作之製作低缺陷密度之立方晶碳化矽基板為困難。 關於專利文獻3所揭示之技術’將形成於結晶基板上之起 伏不僅形成於單方向，亦形成於與此正交之方向。因此，由 於因一邊起伏所形成之階梯流動與因另一邊起伏所形成之 階梯流動成為依互相垂直之關係競爭的成長模式，故而作為 表面形態⑽rph〇1〇gy)之將單邊階梯流動拉拖般的形態消 失，而可獲得平坦的表面。然而，因^僅是單方向，即便 為與此正交之方位亦存在傾斜，故上述非專利文獻2所揭示 之極性面純敝向方位控财損害，而未能導致反相位區 域邊界面之消除。 關於專利文獻4所揭示之杜分_ 又技術’係在藍寶石基板上設置
GaN層’並於其上以Si〇2在笼彳® 2仕寺彳貝的三個< U.〉方向，做 成正二角形開口部’並使GaN 士'且 ^ uaN成長’而形成三角錐〇aN成
長層。在三角錐GaN成長層μ、仕—A 曰上進仃島狀GaN層形成，當使 100141794 7 201232772 可依埋入$
GaN成長層减板±整㈣行成長時 角錐之方式，促進橫方向成長而變得平坦。 於此，由基板界面轉為垂直之轉位係在到達錐構造斜面 時，不會到達f曲表面，而可實現低轉位密度1而，由恭 板界面轉為垂直之轉位在一旦彎曲後，則因為於⑽上之 結晶區域集合，而再次往上延伸，故而在表面上形成^密度 轉位、缺陷區域U目對於針對積層缺陷或反相位區威邊 界面般之蚊方位而平行傳播之面缺陷，即便可驅使開口部 形成或橫方向成長’㈣為軸之傳播方位沒有變化，而無 法形成低轉位密度區域。 據上所述，專利文獻4即便將藍f石置換為碳切，旅轉 用為碳化石夕之均質磊晶成長，而在基板之碳化石夕之反相位區 域邊界面或積層缺陷沒有消除之前提下，是不可能獲得不包 含該等面缺陷之碳化矽表面。 [先行技術文獻] [專利文獻] [專利文獻1]日本特公平6-41400號公報 [專利文獻2]日本特開2000-178740號公報 [專利文獻3]日本特開2002-201099號公報 [專利文獻4]日本特開2001·257166號公報 [非專利文獻] [非專利文獻 1]K. Shibahara，S. Nishino，H. Matsunami， δ 100141794 201232772
Appl. Phys. Lett. 50(1987)pp. 1888-1890 [非專利文獻 2]H. Nagasawa，T. Kawahara, K. Yagi，Mater. Sci. Forum 389-393(2002)pp. 319-322 [非專利文獻 3]K. Yagi, T. Kawahara，N. Hatta and H. Nagasawa ： Mater. Sci. Forum 527-529(2006)p. 291 【發明内容】 (發明所欲解決之問題） 本發明係有鑒於上述課題而完成者，其目的在於提供一種 具有低缺陷岔度表面之碳化石夕基板，該碳化石夕基板在構造性 晶格缺陷之延伸方向不會產生異向性，可使該等密度降低， 並藉由阻止起因於晶格應變之積層缺陷的傳播，而可實現高 機能的半導體元件。 (解決問題之手段） 本电明係為了解決上述課題，而提案有下述事項。 本發明之第-態樣係-種碳化石夕基板，其係至少在内部具 有積層缺陷者，其特徵為， 之界面形成不整合 在上述基板内部具有於與上述碳化矽 界面之内包區域， 之積層缺陷的傳 而在上述不整合界面中，阻斷碳化石夕内 播。 本發明之第二態樣係如上述第_態樣H夕基板，其 中，上述内包區域係含有矽、碳、氮、氫、 ^ ，、 &虱、氖、氬、氪、 100141794 9 201232772 氙中之至少一個。 本發明之第三態樣係如上述第一態樣之碳化矽基板，其 中，上述内包區域為空間。 本發明之第四態樣係如上述第一至第三態樣之碳化矽基 板，其中，上述碳化矽基板係具備大致平行且具有不同積層 缺陷密度的兩個平面， 在上述碳化矽與内包區域之不整合界面中，阻斷上述平面 中由積層缺陷密度高之面側朝積層缺陷密度低之面的積層 缺陷傳播。 本發明之第五態樣係如上述第一至第四態樣之碳化矽基 板，其中，上述内包區域係在將與該碳化矽基板厚度方向呈 平行之方向的高度設為Η之情形下，當寬度為S、與互相鄰 接之内包區域的中心間距離為Ρ、積層缺陷與上述不整合界 面的形成角為Θ時，則滿足 H2(P-S)/tan0。 本發明之第六態樣係一種碳化矽基板，其係至少在内部具 有積層缺陷，且具有至少一個主表面者，其特徵為， 於内部具備有複數個内包區域， 上述複數個内包區域係分布於大致平行於上述主表面之 一個， 上述積層缺陷係以與上述内包區域之界面的側壁阻斷傳 播， 100141794 10 201232772 上述内包區域係在將與該碳化石夕基板厚度方向呈平行之 方向的向度設為Η之情形下，當寬度為s、與互相鄰接之内 包區域的中心間距離為p、積層缺陷與上述側壁的形成角為 θ時，則滿足 H^(P-S)/tan0 〇 本七明之第七態樣係如上述第一至第六態樣之碳化矽基 板八中，上述碳化矽基板係立方晶碳化矽，主表面為{001} 面， 上述不整合界面為平行於{110}面。 本么明之第八態樣係如上述第—至第六態樣之碳化石夕基 板/、中上述兔化石夕基板係立方晶後化石夕，主表面為{001} 面， 上述不整合界面為平行於{111}面、{110}面、{211}面之 任一者。 本务明之第九態樣係如上述第一至第六態樣之碳化石夕基 板，其中’上述峻化石夕基板係六方晶碳化石夕，主表面為{0001} 面， 上述不整合界面為平行於{11_20}面或{1100}面。 本發明之第十態樣係一種半導體元件，其係使用上述第一 至第九態樣之碳化矽基板所形成之半導體元件，其特徵為， 在C反化石夕基板表面’形成有與用以形成上述礙化石夕基 板之碳化石夕為相同結晶構造之碳化矽層， 100141794 11 201232772 於上述碳化矽層形成有内部電場。 本發明之第十一態樣係一種碳化矽基板之製造方法，其特 徵為’具有以下步驟： 在以（001)面為表面之碳化矽基板，形成具有以{丨1〇}面作 為側壁之複數個隔離區域的步驟；及 在上述碳化矽基板上進行均質磊晶成長之步驟， 上述進行均質磊晶成長之步驟係具備有依滿足以下所示 (2)式之方式進行成長之步驟， ,、 rg[〇oi]xtan35.3。―rg[110] > 〇 .........(2) 其中，4_]係_]方向之結晶成長速度，rg["〇]係 方向之結晶成長速度。 本發明之第十二態樣係如上述第十一態樣之碳化石夕 之製造方法，其中，具備有：在上述碳㈣基板上進行= 蟲晶成長之步驟後’使上述複數個隔離區域彼此之上端進行 才κ方向成長，以使互相連接之步驟。 (發明效果） 右根據本發明，則不會先在構造性晶格缺陷之延伸方向產 生向H ^3可使5玄等之密度降低，並可阻止起因於晶格應 反之任何積層缺陷的傳播，藉以提供可實現高機能的半導體 元件之具有低缺陷密度表面的碳化秒基板。此係積層缺陷因 為在單結晶中所以利用於特定方向進行傳播之特性，並依積 層缺陷與沒有結晶連續性之「不整合界面」相連接之方式而 100141794 12 201232772 設置内包區域’藉以阻止積層缺陷之傳播。因卜卜丄 匕’無論是否 有應變，均可降低積層缺陷密度。 又，透過設置内包區域於内部，則可以抑制起因於由碳化 矽之結晶晶格所產生之晶格應變的積層缺陷產生。此係因為 即便已經產生積層缺陷，而内包區域亦會阻止其傳播所致: 另外’可認為是因為内包區域之揚氏模數在碳化矽之楊氏模 數以下，故内包區域會吸收應變，而可抑制產生本身。 【實施方式】 以下，針對本發明之實施形態一邊參照圖式一邊說明。 圖1係本發明之碳化石夕基板1的剖面圖。於碳化石夕基板1 之表=中所露出之面積最大部分的主表面12係平行於(001) =灭化梦基板1係具有與主表面12平行之背面的板狀結 曰 〇 曰B 0 關於形成碳化石夕基板！之立方晶碳化石夕u的内部，複數 個^包區域13均勻存在於從主表面12朝向碳切基板1 以内。*^的100μιη以内較佳的是50_以内’更佳的是20μιη 敕人 卜轉内包區域13係在與碳切之界面形成不 二丄面。立方晶碳化矽11與内包區域13亦可不連續而為 另外’所謂不整合界面係意指不進行晶格整合之界 面。 「實質之厌化石夕基板係貫質上包含單結晶碳化石夕。所謂 貝貝上」係意指因於基板内部隔著不整合界面具有内包區 100141794
S 13 201232772 域，及於基板内部具有缺陷，而並非為完全的單結晶碳化 矽。本發明之碳化矽基板係在内部含有積層缺陷與内包區 域，相對於基板整體，内包區域或缺陷之比例非常少，而實 質上為早結晶碳化碎。 又，内包區域13係可含有矽、碳、氮、氫、氦、氖、氬、 氪、氙中之至少一個而構成，或者是為空間（亦包含真空之 情形）而構成。換言之，内包區域13係藉由單結晶（因為基 板本身之結晶性與配向不同而具有不整合界面之情形）、多 結晶或非晶質之碳化矽、碳化矽以外之材料或空間而形成。 又，分布有内包區域13之層係與主表面12大致成平行，内 包區域13之側壁（構成内包區域之壁面中，並非與主表面大 致成平行之壁面）係大致平行於{110}面。 於此，為了有效地引導積層缺陷密度的降低，則必須滿足 所有的積層缺陷14會合於内包區域13之條件。具體而言， 如圖1所示般，當將相鄰的内包區域13之間隔設為W、將 内包區域13之高度設為Η、積層缺陷14與内包區域13之 側壁的内角設為Θ時，必須滿足下述式（1)。 [數1]
W Η>-~-…式（1) tan Θ 若根據上述式（1)，則積層缺陷14進行傳播之最稠密面與 内包區域13並非平行，且若積層缺陷14與内包區域13之 100141794 14 201232772 侧壁的内角Θ大於0度且未滿90度，則可有效地引導積層 缺陷密度的降低。 包含滿足上述式（1)及後述式（7)之内包區域的碳化矽基板 1係在主表面12與其背面中，積層缺陷密度相異。因為由 積層缺陷密度高之面（背面）側朝積層缺陷密度低之面（主表 面12)側之積層缺陷會在内包區域之側壁（不整合界面）被阻 斷傳播，故可實現此類構成。 關於碳化矽基板1，係如上所述，主表面12平行於(001) 面，内包區域13之側壁大致平行於{110}面。又，在立方晶 碳化矽11中所含有之積層缺陷14係與屬於最稠密面之{111} 面平行地進行傳播。因此，由上述式（1)可知積層缺陷14與 内包區域13之側壁的内角Θ為35.3度。 於此，關於各別複數個内包區域13，每個與主表面平行 之方向的寬度S、間隔W及高度Η沒有嚴密地需要一致， 關於内包區域13之間隔W，為lOOnm以上且ΙΟΟμιη以下， 較佳為Ιμηι以上且50μπι以下，更佳為2μπι以上且20μιη 以下。此係因為隨著内包區域13之間隔W變窄，而内包區 域13之加工變得困難，或者是内包區域13之體積佔有率增 加，而於當作為半導體裝置進行動作時之基板阻抗增大所 致。又，隨著内包區域13之間隔W變大，則内包區域13 之高度Η自己產生變大的必要性，甚至會出現内包區域13 之體積佔有率減少，而無法完全吸收熱應變的顧慮。
S 100141794 15 201232772 又，内包區域13之高度Η係可採用上述内包區域13之 間隔W及式（1)而求得。其中，隨著内包區域13之高度Η 變小，則内包區域13的加工變得困難，或者是内包區域13 之體積佔有率減少，而會出現無法完全吸收應變的顧慮。另 一方面，隨著内包區域13之高度Η變大(例如成為1 ΟΟμηι 以上），則内包區域13的加工變得困難，或者是内包區域 13之體積佔有率增加，而會有當作為半導體裝置進行動作 時之基板阻抗增大的顧慮。 另外，隨著内包區域13之寬度S變窄，則内包區域13 的加工變得困難，或者是内包區域13之體積佔有率減少， 而會出現無法完全吸收應變的顧慮。另一方面，隨著内包區 域13之寬度S變大，則内包區域13之體積佔有率增加，當 作為半導體裝置進行動作時之基板阻抗增大，或者是難以將 内包區域13之間隔W設定在期望值。因此，關於内包區域 13之寬度S，係為100nm以上且ΙΟΟμηι以下，較佳為Ιμηι 以上且50μπι以下，更佳為2μπι以上且20μπι以下。 又，在由主表面12至内包區域13之層為止的深度（從主 表面朝向基板内部之距離)Τ極小的情形下，内包區域13上 之立方晶碳化矽11之層的機械物性變弱，而會有内包區域 13露出於主表面12之虞。另外，於作為半導體裝置而設置 活性層在上層的情形下，當由主表面12至内包區域13之層 為止的深度Τ偏小時，則電流分佈變得不均勻，而有產生 100141794 16 201232772 局部性過熱或破壞之虞。另一方面，於由主表面12至内包 區域13之層為止的深度T極大的情形下，會變得無法吸收 内包區域13與主表面12之間之層的應變，使主表面12之 積層缺陷密度的降低變困難。因此，關於由主表面12至内 包區域13之層為止的深度T，係為100nm以上且ΙΟΟμηι以 下，較佳為Ιμπι以上且50μιη以下，更佳為ΙΟμιη以上且 30μιη以下。 根據以上說明，關於相對於與主表面12垂直之方向的内 包區域13之寬度Η，係設為相對於與主表面12平行之方向 上的寬度S之5倍，而關於視為與主表面12平行之方向的 内包區域13之切片面積，則是以設為主表面12之面積的 1/10以下為佳。 另外，内包區域係因於其側壁上為引導積層缺陷密度降低 者，故而若側壁為具有此類效果之形態的話，則各別内包區 域不會孤立而進行連結亦可。例如，可以是基板剖面為圖1 所示形態，且於基板主表面之平行面中，基板内部為圖2 所示形態。當然，也可以是基板剖面為圖1所示形態，且於 基板主表面之平行面中，為線與空間（Line & Space)般之形 態。 針對製作以上碳化矽基板1之詳細手法，係依後述第一實 施形態〜第三實施形態進行說明，於此，針對其概略進行說 明。
S 100141794 17 201232772 在上述專利文獻2吱北垂 非專利文獻2中所示之SY〇n苴 上，於[-110]方向形成且右h 之SK001)基板 面之最大傾斜度為2产以μ 、斜面。此傾斜 復以上且90度以下，且相万柳拉+ 伏剖面形狀為連續者。亦g " 相互郴接之起 伏頂部之麟度為〇度，㈣。 ㈣㈣界部與起 W Λ ώ η 1斜面方向之傾斜度係連續性變化 從〇度至最大傾斜度為止。 只注复化 彔大傾斜度未滿2度之情报 下，因為應露出極性面之屌iRtb4、，α 又您it形 ⑽丨/ 梯的端面相對於非極性面 _)面之面積隻小至可無視的程度，故而變得 的去操作反相位區域邊界面密 …/有忍圖 90度之情形下，起伏剖面成為倒懸狀一勢而合2 單結晶成長。 胃妨礙 在上述基板上使立方晶碳切成長。關於立方晶碳化 成長，可採用㈣、廳、LPE #，較佳的是任1叮 各別調整Si源及C源的供應量，更佳為精密調整作為= 之其流量而適當調整Si源及c源的供應比例。藉由適^ 整Si源及C源的供應比例，則當對Si面與C面之成長^ 設有差距時，可依特定結晶面配向於特定方位之方式，' = 如，成為Si面配向於（111)面及(_Μ1)面，c s配向於= 面及（1-11)面。如此一來’藉由調整配向方位’則屬於—種 面缺陷之反相位區域邊界面消失。另一方面，積層缺陷殘留 在基板上，分布於全部最稠密面之{111}面内，與主表 (001)相交54.7度的角度。 ~ 100141794 18 201232772 關於此類碳化石夕基板’當形成具有大致平行於（明面之 側壁的内包區域時，在此内包區域與碳切之界面會形成有 不整合界面。而於此不整合界面處，可阻斷碳切内之積層 缺陷的傳播。 <第一實施形態> 以下，針對本發明之第-實施形態之碳切基板進行說 明。 第-實施形態係藉由實行以下所示(1)〜(1顺之製造步驟 順序’而可使積層缺陷密度在基板表面降低。關於第一實施 形態，一邊針對此機制進行詳細說明’ 一邊針對形成包含碳 化石夕之所期望的碳化石夕基板之過程進行說明。 (I) 隔離區域之形成 (II) 由均質磊晶成長所造成之積層缺陷密度的降低 (III) 由隔離區域彼此之連接所造成之低積層缺陷密度的 擴大 以下’針對(I)〜(III)進行詳細說明。 (I)隔離區域之形成 首先，如圖12所示般’在屬於3C-SiC之立方晶碳化石夕基 板（以下，亦簡單稱為SiC基板200)之(001)面上具有{11〇} 面之侧壁，形成有突起形狀（以下，稱為隔離區域21〇)。此 隔離區域210係亦俗稱所謂的線與空間（Line & Space)，亦 可為單純的凹凸等。作為條件，係如上述般，以具有{11〇j 100141794 19 201232772 面之側壁為極佳。此類隔離區域210係亦可對Sic基板2〇〇 上之局部施以遮罩，並將SiC基板本身予以蝕刻而形成，亦 可如後述第二實施形態般，對S i C基板2 0 〇之局部表面施以 遮罩’並將遮罩以外之部分進行SiC成膜而形成。 以下，針對已具體形成之隔離區域一例進行說明。圖14 係表示在依光微影步驟所圖案化之3C_Sic基板上，將藉由 鍍敷所形成之Ni膜(膜厚〇.5μιη)作為遮罩，並透過光學顯微 鏡針對採用反應性離子蝕刻（RIE)而加工所形成之隔離區域 的平面形狀進行攝影的模樣。圖14(b)係表示隔離區域之剖 面的圖。 作為依此方法所形成之隔離區域的形狀，係採用線與空 間。尺寸係分別設為線寬度WL=^m、空間寬度Ws=2〇^m、 線 ifj 度 d=15〜20μηι。 圖Η所示隔離區域係將線形成為平行於[_ιι〇]方向，藉以 將其側壁當作為⑽)面及(_Μ〇)面。關於如此所形成之隔 離區域，相對於存在於3c_Sic中之兩種積層缺陷中將碳面 露出於基板表面之積層缺陷（以下，稱為C-SF)，而為後述積 層缺陷密度之降低機構進行作用。 另外，在以下的說明中，係以將SiC基板本身予以餘刻而 形成隔離區域之情形為中心進行說明。 (II)口均貝邱阳成長所造成之積層缺陷密度的降低 於具有隔離區域210之Sic基板2〇〇，係如上述般為殘留 100141794 20 201232772 有與(001)面形成54.7度之角度，換t 谀0之，與{110}面形成 35.3。之角度的積層缺陷。如此所殘留之積層缺陷係可藉由 機構Ml與機構M2之兩個機構而大幅降低其密度。a <機構Ml> " ^ 首先’針對機構Ml進行說明。如圖13所示般，當針對 SiC基板200使碳化料一步進行均f遙晶成長時^本存 在於SiC基板扇内之積層缺陷則㈣新的碳切内傳 播、然而’當伴隨著均質蟲晶成長之積層缺陷則進行成 長至圖13之虛線201為止時，會被經相同岣質磊晶成長之 成長中隔離區域211之側壁阻播’而阻止朝向其區域内部之 侵入。將此類積層缺陷密度之降低方法稱為機構⑽。另外， 如後述第二實施形態般’⑽Sic基板2〇〇之局部表面施以 遮罩後於使SiC進行均質蟲晶成長之情形下，藉由遮罩的 存在，而可阻止SF1朝向區域内部之侵入。 <機構M2> 其次’針對機構M2進行說明。如圖13所示般，當針對 SiC基板200進行均質磊晶成長時，原本存在於8丨匸基板 内之積層缺陷SF2亦於新的碳化㈣傳播。此係在隔離區 域210内亦，又有變化而相同。積層缺陷sF2係如圖丨3所示 般，成為缺陷露出於SiC基板2〇〇表面之狀態。 首先，如圖13所示般，第一階段係至虛線2〇1為止，亦 即，使進行均質磊晶成長至成長中隔離區域211為止。然 100141794 21 201232772 而’在此狀態下，積層缺陷SF2成為露出於成長中隔離區 域211表面之狀態。其次，第二階段係至實線2〇2為止’亦 即’使進行均質蟲晶成長至成長後隔離區域212為止。至今 露出成長中隔離區域211之表面之積層缺陷SF2因會到達 成長後隔離區域212之側壁而朝向内包區域撞擊，故而如此 以上之缺陷成長會被阻止。將此類積層缺陷密度之降低方法 稱為機構M2。 作為如機構M2所示般之將露出於成長前之隔離區域21〇 表面的積層缺陷SF2從成長後隔離區域212之侧壁去除用 之條件，已露出於隔離區域21〇表面之積層缺陷§F2係伴 隨著均質磊晶成長，於朝向隔離區域212之側壁的方向，亦 即，<ιιο>方向進行位移之速度大於朝向隔離區域212之 側壁之<110>方向的位移速度即可。此係採用往隔離區域 210表面之[〇〇1]方向的成長速度^⑽丨]及往<11〇>方向的 成長速度rg[11()] ’而如下述(2)式所表示般。 rg[〇oi]xtan35.3°—rg[110]> 〇 .........(2) 滿足上述般之結晶成長速度比的控制係可根據調整成長 溫度、材料氣體供應比、成長壓力而達成。 藉由依此類機構Ml、機構M2所造成之積層缺陷密度的 降低，則成為使SiC基板200進行均質蟲晶成長後之基板表 面的積層缺陷係經大幅降低之良好者，而為形成有低積層缺 陷密度區域。 100141794 22 201232772 更具體來說，作為「用以將存在於一個隔離區域上 層缺陷朝側壁排出之條件」，係有以下之(3)式。於此，係依 -個隔離區域之寬度為Wl、朝_方向之成長膜厚為 △t[〇〇1]、往[110]方向之成長膜厚為以[11〇]而表示。、子‘
At[001]xtan35.3〇-At[110]> wL .........(3) 此外，實際上隔離區域並非以單體而形成，為複數個隔離 區域依某程度間隔而排列。因此，有考慮互相鄰接之立他隔 離區域之存在的必要。為了在積層缺陷密度降低積構中維持 不可欠缺的「區域之隔雜(IsGlatiGn)」，於此，係增加了所 謂「於鄰接之側壁彼此會合前，使一個隔離區域上之積詹缺 陷排出至側壁」之條件。因此，當將隔離區域間之間隔設為 Ws時，會對(3)式增加以下所示（4)式之限制。 Δ/, UI01 ( 4 ) 藉此，「用以使依一定間^Ws所排列之寬度％之隔離區 域内的所有積層缺陷往側壁排出之條件」係採用往各方位之 成長速度rg^QQu、rg[11()]而如以下所示（5)式般進行規定。 rsn\{])〆 r^/2xtan35.3c —(W^/2^Wl) I- rrr / a ..』_ _ -ι 严，λ (5 ) 此係在往[110]與[001 ]方向之成長速度的比滿足（5)式之 條件中，藉由進行均質磊晶成長，而如圖15所示般，表示 為可將隔離區域内所有積層缺陷朝側壁排出的情形β 此類碳化矽之成長係於後述之第二實施形態的表2所示 100141794 23 201232772 之成長條#中，可使原料供應比或成膜溫度進行變化而依控 制結晶成長方向予以實現。 在圖17中，表示出以光學顯微鏡針對實際上使隔離區域 成長時之剖面進行攝影的模樣。又，於圖18中，表示可依 偏光型牙透顯微鏡顯示出針對實際上使隔離區域成長時之 剖面進行攝影之模樣的穿透偏光影像。如圖18所示般，在 偏光〜像中，積層缺陷可見到為一亮線。另外，根據圖18， 存在於隔離區域内之積層缺陷朝隔離區域之側壁而被排 出，其結果係隔離區域之上端附近變成為用以顯示低積層缺 陷密度的偏暗對比。藉此，可實際證明隔離區域内之積層缺 陷朝侧壁排出之可能性。 (III)由隔離區域彼此之連接所造成之低積層缺陷密度的 擴大 接著，如已在(II)所說明般，藉由隔離區域内所有積層缺 朝側土排出，則由圖15所示之形成有低積層缺陷密度之 陣列的狀態，到由圖16所示之依隔離區預彼此連接而使低 積層缺陷密度區域擴大。另外，圖16係示意性表示使隔離 區域彼此進行橫方向成長而使連接之狀態的圖。 :進竹隔離區預彼此之連接，重要的是一邊將經排出積 層缺陷之側壁維持其原本狀態，一邊將隔離區域彼此予以連 ^。例如，於不將經排出積層缺陷之側壁維持其原本狀態而 疋使其進行連接之情形下，側壁會消失，在(II)中，會暫時 100141794 24 201232772 變為已被排出之積層缺陷再·灸 人於、，，》晶内傳播。當使於如此狀 悲下進彳于連接’則會變為積岸缺 巧積廣缺陷到達基板表面為止，而脫 離原本的目的。 因此，隔離區域彼此之連接 丧係如圖16所示般，以使隔離 區域之上端在橫方向進行成長而連接為佳。 關於使隔離區域之上端在橫方向上進行成長，係依後述之 第二實施形態之表3中卿成長條件，而可藉蚊原料供應 比或成膜溫歧行變化來控騎晶成長方向㈣以實現。 在如此條件T，將以光學顯微鏡針對使隔離區域彼此連結 時之剖面進行攝影的樣子示於圖19。由圖19可知，於隔離 區域彼此之連接部中，未見到起因於結晶性之不整合般的異 常接合界面產生。又，無論檢測成長後知基板的任何部位， 與連接部同樣地’未見到異常接合界面的產生。 接著，為了檢測積層缺陷是否有朝基板表面上傳播，係於 圖20表示以光學顯微鏡針對使隔離區域彼此連接之基板剖 面進行攝影的模樣。圖20(a)係剖面形狀影像，（b)係相同處 所之穿透偏光影像。當將該等進行比較時，係在(b)之偏光 影像中，確認為亮線之積層缺陷在内包區域之侧壁處被阻斷 其傳播，且該等未到達包含隔離區域之連接部分之基板表面 的模樣可經由圖中之廣泛範圍而確認到。如此在(III)之過程 中’亦即’透過一邊維持隔離區域之側壁一邊依橫方向成長 來連接區域上部，而持續維持積層缺陷之傳播的阻斷，可進 100141794 25 201232772 行低積層缺陷密度之擴大。 經由以上步驟所形成之碳化矽基板係大致平行之平面狀 態，其一屬於主面之表面成為低積層缺陷密度，另一屬於主 面之背面成為高積層缺陷密度。又，主面之表面分別為{0〇” 面。 (關於最終所形成之碳化矽基板） 如上述(I)〜(III)所說明般，於第一實施形態所形成之碜化 矽基板係例如由線與空間之隔離區域的狀態，—邊使碳化矽 成長一邊藉由排出積層缺陷之機構而成為最終的基板。於 是，以此第一實施形態為例，採用將使最終所獲得之碳化矽 基板成長前福離區域予以蚊的參數，從將碳化⑦基板之 内包區域13、積層缺陷之關係予以蚊之關係式而歸納為 ⑴式係示如下。料’以下為了說明，已形成成長前之隔 離區域之基板係作為線（以下亦稱為隔離區域）與空間而加 以說明，若為圖12所示Sic基板般之狀態，則如在⑴ 所說明般之任何基板均可。 如上所述’在第-實施形態所形成之碳切基板係可透過 内匕區域13而卩續積層缺陷之傳播，而陳在碳化石夕基板 内所傳播之積層缺陷，係大致可區分為下述兩大型式··如圖 21所讀之由線(隔離區域)所傳播出之積層缺陷（SF3)、如 圖22所不般之由空間所傳播出之積層缺陷(聊）。以下，導 出各別情形下將⑽_ 13、積層缺陷之關舒以規定之 100141794 26 201232772 關係式。 (a)由線（隔離區域)所傳播出之積層缺陷的情形 首先，根據上述圖12,將成長前之隔離區域當作為隔離 區域210。其次，如圖21所示般，成長前之基板的各參數 與成長後所形成之關係到内包區域13的各參數係規定如下 所示。 (成長前之基板的各參數） L:成長前之隔離區域寬度 C:成長前之空間寬度 h:成長前之隔離區域的高度 另外，在内包區域之側壁與積層缺陷所形成之角度為Θ 之情形下，由線（隔離區域）所傳播出之積層缺陷的情形係 h^C/tane。於此，積層缺陷平行於{111}面，内包區域之側 壁為{110}時，則Θ為35.3°。 (關係到内包區域13之各參數） H:内包區域之高度 S:内包區域之寬度 藉由以上參數、參照圖21，並規定内包區域之高度Η， 則可獲得以下所示之式。 H={L+(C-S)/2}/tan0+{h-(C+S)/2/tan0} =(L-S)/tan0+h^ (L+C-S)/tan6.........(6) 於此(6)式中，L+C係因為互相鄰接之内包區域13的中心 s 100141794 27 201232772 間距離P，故而可變換為以下所示（7)式。 H^(P-S)/tan0.........(7) (b)由空間所傳播出之積層缺陷的情形 與上述(a)同樣地，根據上述圖12，將成長前之隔離區域 當作為隔離區域210。其次，如圖22所示般，成長前之基 板的各參數與關係到内包區域13的各參數係規定如下所 示。 (成長前之基板的各參數） L:成長前之隔離區域寬度 C:成長前之空間寬度 h·成長前之隔離區域的南度 另外，在内包區域之側壁與積層缺陷所形成之角度為Θ 之情形下，由線（隔離區域)所傳播出之積層缺陷的情形係h <C/tan0。於此，積層缺陷平行於{111}面，内包區域之側 壁為{110}時，則Θ為35.3°。 (關係到内包區域13之各參數） Η:内包區域之高度 S :内包區域之寬度 藉由以上參數、參照圖22，並規定内包區域之高度Η， 則可獲得以下所示之式。 H={L+C+(C-S)/2}/tan0-(C+S)/2/tan0 =(L+C-S)/tan0.........(8) 100141794 28 201232772 在此(8)式中’L+C係因為互相鄰接之内包區域i3的中心 間距離P，故而可滿足上述式。 H^(P-S)/tan0.........⑺ 在依此所導出式⑺中，互相鄰接之内包區域13的中心間 距離P與内包區域之寬度S之差p_s係成為⑴式中之互相 鄰接之内包區域的寬度W，而滿足上述（1)式。 (第一實施形態之效果） 在第-貫施形態中，依實行於(I)〜(III)所說明之製造順序 步驟，而具有仙部於與碳切内之界面形成不整合界面' 内包區域。藉此，在不整合界面I 1 介甶處，因為可以阻斷碳化矽内 之積層缺_賴，故而可將碳财基板之表面做成為 層缺陷密度。據此’則成為作為半導财置用基板之較佳： 化碎基板。 κ 另外’於本實施形態中，雖然採用 立方晶碳一板，但是亦可以採用二:::: 炭化權。此時，將内包區域之側壁做成為可 千仃於{111}面、{110}面或{211}面之任—者。 二：侷限於立方晶’例如’亦可採用以㈣}面或 _ }面為主表面之六方晶碳化矽。此時， ^^- 因為積層缺陷 所傳播之彻面為(0001)面，積層缺陷與主表面形成 30〜60度之角度，故而可藉由實施本實施形態中之上述各步 驟’而可獲得與本實施形態相同的效果。 ^ 100141794
29 S 201232772 又，在採用以{0001}面為主表面之六方晶碳化矽之情形 下，將内包區域之側壁作成為與{11_20}面或卜面平 行。此時，因為積層缺陷所傳播之最稠密面為（0001)面，積 •層缺陷與主表面形成30〜60度之角度，故而可藉由實施本實 施形悲中之上述各步驟，而可獲得與本實施形態相同的效 果。 又，在本實施形態所形成之碳化矽基板係於基板形成後， 亦可以阻斷二次性(後發性)所產生之積層缺陷的傳播。 <第二實施形態> 以下，針對本發明之第二實施形態之碳化矽基板進行說 明。 首先，於直徑四英吋之Si(〇〇1)基板表面，藉由於與卜11〇] 方向平行之研磨顆粒摩擦，而全面製作與卜11〇]方向平行之 起伏形成基板（導入單方向研磨擦傷）。導入單方向研磨擦傷 所使用之研磨劑係粒徑約為9μιη之鑽石漿料，使其浸透至 市售研磨織布(ENGIS Μ414)，藉由在Si(001)基板表面既定 方向摩擦’則會形成約略平行之無數個研磨傷痕。於Si(〇〇1) 基板表面既定方向摩擦時之壓力係〇 2kg/cm2，為了 一次導 入研磨傷痕而使研磨織布往返來回約3〇〇次（單方向研磨處 理）。 其次’在經施以與[-110]方向平行之研磨處理的Si(ooi) 基板表面，由於附著有研磨顆粒等，故於利用超音波洗淨機 100141794 30 201232772 實施洗淨之後，以雙氧水與硫酸混合溶液依丨：丨所混合之 溶液、HF紐進行洗淨。接著，採用祕理裝置，於起伏 加工處理基板上形成轉㈣5μηι之熱氧化膜後， 猎由稀氮 氟酸將所形成之熱氧化料以去除。起伏形雜域之剖面為 連、..貝波狀’為經$與卜11G]方向平行之起伏的連續狀態。溝 槽深度為3〇〜5〇麵，寬度為1〜2μΓη，傾斜度為3〜5度。 接下來，將透過以上步騎製作之时起伏的
Si(001)基 板置於CVD裝置内’並在阳2與％之混合環境下加熱至 1350度為止’形成極薄的碳化石夕層。屬於原料氣體之颂 與屬於载體氣體之h2係以室溫供應至基板表面。 關於該等 QH2及％之供應量與壓力係示於表工。 [表1] --供應量 30 cc/min ---ikil共應量 100 cc/min 「 20 Pa -一 ，—----^ ·'·、----^ 與％之此合裱境15分鐘。然後，依1350度供應SiH2Cl2 ” 與Η2，藉以使碳化矽成長。另外，使碳化矽成長時 ϋί長條件係如表2所示，成長時之壓力係藉由設置在反應 室-泵間之壓力調整閱來調整。 [表2]
100141794
S 31 201232772
-_I__1,350 °C 依表2所示成長條件進行8小時碳化矽之成長。使45〇μιη 之立方晶碳化石夕在Si(001)基板上成長。歸，利用氫氟酸 與硝k之混合酸將Si(001)基板予以钱刻，製作單獨之立方 晶碳化石夕基板。 關於藉由以上步驟所製作之立方晶碳化矽基板，為了測量 缺陷密度，係使浸潰在500度熔融KOH中5分鐘，以使缺 陷顯著化。其後，針對此立方晶碳化矽基板實施光學顯微鏡 觀察，結果可知表面之缺陷密度為8xl〇5/cm2，而未確認到 主表面上之反相位區域邊界面。 接下來，實施1100度之乾燥氧氧化30分鐘，而於碳化矽 之主表面上形成lOOnm之氧化膜。然後，將如爪之正型光 阻旋轉塗佈在氧化層之上層，利用光罩以正方形圖案排列露 出之方式以紫外線(水銀之g線）進行曝光。然後，依每個正 方形遮罩圖案之邊平行於立方晶碳化矽基板之< 11〇>方位 之方式，進行校準。於此，每個正方形遮罩圖案之邊的寬度 (相當於上述内包區域13之寬度S)為2μπι，其間隔(相當於 上述内包區域13之間隔W)為5μιη。 接著，將光阻予以顯影，而設置開口部於曝光區域，藉由 暴露於100W之F電漿，去除開口部下之氧化膜。據此，則 如圖2所示般，於立方晶碳化矽基板之表面選擇性去除氧化 膜，而成為形成有以氧化膜所覆蓋之部分21與沒有氧化膜 100141794 32 201232772 之開口部22。 然後，依上述表2所示成長條件進行1〇分鐘碳化石夕之成 長，使ΙΟμιη之立方晶碳化矽在Si(001)基板上所成長之碳 化矽上進行成長。藉此，則如圖3所示般，在於矽基板34 上所成長之碳化矽層31上’除了以氧化膜32所覆蓋之面之 外，碳化矽33可選擇性成長。 接著，將Si(OOl)基板浸潰在氳氟酸與硝酸之混合酸中， 將矽基板34藉由溶解而去掉。如此一來，關於氧化膜％， 亦與矽基板34同樣地，藉由溶解而去掉。據此，則如圖4 所示般，成為在113μηι之碳化石夕層31上形成有高度卿m 之經隔離的單結晶碳化石夕（寬度2μιη、間隔。 再來，依表3所示成長條件進行6〇分鐘唆化矽之成長， 使ΙΟμπι之立方晶碳化矽41進行成長。藉此，則如圖5所 示般，經隔離之破切33上部藉由立方晶碳切Μ進行連 結’於：表面之下部10μηι的深度，形成有寬度2师、間隔 5μηι、高度1〇μιη之内包區域42。 [表3] j^2Cl2供應量 C2H2供應量 氫供應量
然後’使該藉由以上步驟所製作之立方晶碳化石夕基板浸^ 在500度炫融K〇H中5分鐘，以使缺陷顯著化。其後，^ 100141794 33 201232772 對此立方晶碳切基板之主表面實施光學賴鏡觀察，結果 可知表面之缺陷密度為2xl〇2/cm2。如此，則在本實施形態 中藉由5又置内包區域，則可使積層缺陷密度減少3位數。 另外，於本實施形態中，係採用以（〇〇1)面為主表面之立 方曰曰反化石夕作為基板，但並非限定於此，例如，亦可採用以 川，面或{03-38}面為主表面之六方晶碳化石夕。於此情形 下’積層缺陷所傳播之最铜密面為(_)面，積層缺陷係以 與主表面相交為30〜60度之角度，故而藉由實施本實施形態 中之上述各步驟’則可得到與本實麵態相同之效果。 乂 ’在本實施形態中，係依表3所示成長條件進行⑼分 鐘碳化奴成長，透過將此時間調節為3⑻〜議分鐘之 ^則可使於隔離性選擇成長之礙切％上所成長之立方 晶碳化妙41的膜厚進行變化。當立方晶碳切41的膜厚進 y亍复則由主表面所看到之内包區域的深度在50〜200μιη 之門支化在此，使由主表面所看到之内包區域的深度在 5^200^之間變化’而可得知表面之缺陷密度如表4所示 般進H右根據此表4 ’則本實郷態所獲得之積層缺 Ρα在度的降低效果可知是在⑽μιη以下之内包區域的深度 發現。 [表4] 内包區 ^8^5Χμπι)
100141794 34 201232772 83 250 91 273 104 417 137 877 165 2,508 191 14,393 200 13,505 接著，在使内包區域之深度如表4所示般進行變化而所製 得之各基板上，依表5所示成長條件，藉由均質磊晶成長而 使形成膜厚ΙΟμπι之3C-SiC層。如此一來，則不進行意圖 性雜質添加，均質磊晶層係顯示出η型的傳播，其載體濃度 為 5xl0]5/cm3。 [表5]
SiH2Cl2供應量 3 cc/min C2H2供應量 1 cc/min 氫供應量 100 cc/min 壓力 4 Pa 溫度 1,550 °C 接著，在均質磊晶層之表面整面上注入A1離子。注入深 度係Ιμηι，以A1濃度在深度方向固定為lxl018/cm3之方式， 使加速能量於30〜700keV之間進行變化。於A1注入後，在 Ar環境中、1600度下施行活性化退火10分鐘，在最表面形 成P傳播層。然後，藉由光微影技術，於表面上設置直徑 ΙΟΟμηι 之 Ni 遮罩區域，持續導入 CF4(100sec)+〇2(20sccm) 之氣體，施以200W下之rf-RIE5分鐘，而在表面層形成依 深度〇.2μηι之台狀構造所得之pn二極體。再者，以台狀二 100141794 35 201232772 極體之表面側(P傳播層側)為負’基板背面為正之方式，施 加雪愿600V，ii玄 將卯接合部之内部電場區域寬度於n層側擴 張至8μιη /貝J里攻漏電流。如此’則如表6所示般，明顯在 ΙΟΟμιη以下特別是之内包區域深度，可確認到 電流密度的降低。 ~ 洩漏電流密廑 Λ Π :二 1~~1 ~~〇 *
[表6] 、十、 _____〉2χ 1 _ 如上斤ν在包含深度ΙΟΟμιη以下之内包區域的碳介 基板上，形成與此4目同構造之碳切層（均質蟲晶成長層 當對其設置將内部電場料擴張之半導體元件，則可以4| 地降低㈣於積層缺陷之―電流。转，在本實_ 中係才木用“有内包區域之碳化石夕基板並形成叩二極體 而同樣地亦可製作MOSFET等半導體it件，於此情形下 可製作能顯著降低起因於積層缺陷之茂漏電流的半導 件。 另外’於本實施形態中’使用立方晶碳切作為基板，但 100141794 36 201232772 只要在影«漏電流駐要原因在於積層缺陷的前提下，則 亦可以使碳切基板，“可獲得與本實施形態相 同的效果。 此經由以上步驟所形成之碳切基板係約略平行之平面狀 ,/、屬於主面之表面成為低積層缺陷密度，另一屬於主 面之背面成為高積層缺陷密度。又，主面之表面分別為_} 面。 又’在本實施形態所形成之碳化石夕基板係於基板形成後， 亦可以阻斷二次性(後發性)所產生之制缺陷的傳播。 <第三實施形態> 以下’針對本發明之第三實卿態之碳切基板進行說 明。 首先，與本發明之第二實施形態同樣地，於直徑四英吋之 Si(〇〇l)基板表面，藉由於與[·110]方向平行之研磨顆粒摩 擦’而全面製作與方向平行之触形成基板。其次， 與本發明之第—實施形態同樣地，於利用超音波洗淨機實施 洗淨之後，以過氧化氫水與硫酸混合溶液依丨：丨所混合之 溶液、HF溶液進行洗淨。接著，與本發明之第—實施形態 同樣地，採用熱處理裝置，於起伏加卫處理基板上形成膜厚 約0.5μιη之熱氧化膜後，藉由稀氫氟酸將所形成之熱氧化膜 予以去除。起伏形成區域之剖面為連續波狀，為經常與[_ΐι〇] 方向平行之起伏的連續狀態。溝槽深度為3〇〜5〇nm，寬度為 100141794 37 201232772 1〜2μιη，傾斜度為3〜5度。 接著’針對藉Μ上步驟所製得之附有起伏之叫咐 板表面，與本發明之第二實施形態同樣地，根據上述表)基 所示條件來形成碳化矽層。 、1 再者依上述表2所示成長條件進行2小時碳化石夕、 長，使Π3μιη之立方晶碳化矽在Si(〇〇1)基板上成長。成 關於藉由以上步驟所製作之立方晶碳切基板，為了剛量 缺陷岔度，係使浸潰在5〇〇度熔融K〇H中5分鐘，以使缺 陷顯著化。其後，針對此立方晶碳化⑦基板實施光學顯微鏡 觀察’結果可知表面之缺陷密度為8xl()5/em2，而未確認^ 主表面上之反相位區域邊界面。 接著，實施1100度之乾燥氧氧化3〇分鐘，而於碳化矽之 主表面上形成10〇nm之氧化膜。然後，將2μιη之正型光阻 旋轉塗佈在氧化層之上層，利用光罩以正方形圖案排列露出 之方式以紫外線(水銀之g線)進行曝光。再者，依每個正方 形遮罩圖案之邊平行於立方晶碟切基板之< 方位之 方式’進行权準。於此’每個正方形遮罩圖案之邊的寬度(相 當於上述内包區域13之寬度s)為2μιη，其間隔(相當於上述 内包區域13之間隔w)為5μιη。 接著’將光阻予以顯影，而設置開口部於曝光區域，藉由 暴露於100W之F電漿，去除開口部下之氧化膜。曰 然後’依表2所示成長條件進行1〇分鐘碳化石夕之成長， 100141794 38 201232772 使ΙΟμπα之立方晶碳化矽在Si(001)基板上所成長之碳化石夕 上進行成長。藉此，則與第二實施形態同樣地，碳化石夕不會 在被氧化膜所覆蓋之部分進行成長，而成為單結晶之碳化石夕 於氧化膜之開口部進行成長。 接著’將Si(001)基板浸潰在氫氟酸與硝酸之混合酸中， 將石夕基板藉由溶解而去掉。如此一來，關於氧化膜，亦與石夕 基板同樣地，藉由溶解而去掉。據此，則如圖4所示般，成 為在113μιη之碳化矽層上形成有高度川卜爪之經隔離的單妗 晶碳化矽（寬度2μιη、間隔5μηι)。 再者，依表7所示成長條件使矽層進行成長240分鐘。據 此，則如圖6所示般，成為具有經隔離之碳化矽52表面之 碳化矽層51被膜厚20μηι之多結晶矽53覆蓋。 接著，使用0.5μιη之鑽石研磨顆粒及〇·1μηι之鑽石研磨 顆粒施以研磨處理，藉由將表面層去除2_，而施行平坦 化處理。據此，壯圖7所示般，經隔離之碳化石夕W的頂 部露出於表面，同時其間隙被多結晶石夕53所填充。 然後，依表3所不成長條件進行1〇分鐘碳化矽之成長， ,l〇:m之立方晶碳化矽進行成長。此條件係為了容易蝕刻 N 4之條件’則碳切僅在經隔離之碳切上進行成 長’而各自連結。亦即’如圖8所示般，於經隔離之碳化石夕 52上部與多結㈣53上部可形成連續的碳切層54進行 成長，而於主表面之下部1()帅的深度，形成有以多結晶石夕 100141794 201232772 所填充之寬度2μιη、間隔5μιη、高度ΙΟμπι之内包區域。 [表7]
SiH2Cl2供應量 50 cc/min 氫供應量 100 cc/min 壓力 35 Pa 溫度 1,050 °C 接著，使碳化矽基板浸潰在500度熔融ΚΟΗ中5分鐘， 以使缺陷顯著化。其後，針對此碳化矽基板之主表面實施光 學顯微鏡觀察，結果可知表面之缺陷密度為2xl02/cm2。如 此，則在本實施形態中，藉由設置内包區域，則可使積層缺 毯、度減少3位數。 另外，於本實施形態中，係以多結晶矽構成内包區域，但 疋並不限定於此，例如，藉由以單結晶矽、石墨、類鑽石碳、 氮化石夕等構成，亦可獲得與本實施㈣相同的效果。 曰山隹本貫施形態中，係採用以（001)面為主表面之立方 曰曰奴化發作為基板’但是並非限定於此，例如，亦可採用以 {ΐι，-2〇}面或{G3_38}面為主表面之六方晶碳化秒。於此情形 ::層缺_傳播之最稠密面為(麵）面，積層缺陷係以 中之目X為3〇〜6G度之角度’故而藉由實施本實施形態 迷各步驟’則可得到與本實施形態相同之效果。 態㈣叙碳切基板係大致平行之平面狀 面之背面成A之表面成為低積層缺陷密度，另-屬於主 面成為'積層缺陷密度。又，主面之表面分別為_} 100141794 201232772 面。 又’在本實施形態所形成之碳化矽基板係於基板形成後， 亦可以阻斷二次性(後發性)所產生之積層缺陷的傳播。 如上所詳述般，根據本發明，針對從主表面至適當深度之 • 區域控制寬度、高度、間隔，藉由設置内包區域，則可阻止 平打於最稠密面進行傳播之積層缺陷，可獲得能作為半導體 裝置用基板而較佳使用之碳化矽基板。 換句活說，本發明之碳化矽基板係具有包含矽、碳、氮、 氫、氦、氖、氬、氪、氙中之至少一個的内包區域，或包含 空間（含真空）之内包區域。藉此，在碳化矽與内包區域之界 面處，因為形成有屬於未進行晶格整合之界面之不整合界 面，故可阻斷碳化矽内之積層缺陷的傳播。因此，可將碳化 矽基板之表面做成為低積層缺陷密度。亦即，成為作為半導 體裝置用基板而較佳使用之碳化石夕基板。 另外，本發明並非限定於上述各實施形態中，在不脫離此 發明主旨之範圍内，可進行各種變化或應用。 又，上述各實施形態之構成要素係可與適當的、既有的構 . 成要素等進行置換，X，包含與其他既有構成要素之組合的 各種變化係屬可能。因此’依上所述之各實施形態的記载， 並非限疋申請專利範圍中所記載之發明内容者。 【圖式簡單說明】 圖1係本發明之碳化石夕基板的剖面圖。
100141794 S 201232772 圖2係本發明之第二實施形態中經選擇性去除氧化膜之 立方晶碳化矽基板表面的前視圖。 圖3係上述立方晶碳化石夕基板的剖面圖。 圖4係上述立方晶碳化石夕基板的剖面圖。 圖5係上述立方晶碳化石夕基板的剖面圖。 圖6係本發明之第三實施形態之立方晶碳化矽基板的剖 面圖。 圖7係上述立方晶碳化石夕基板的剖面圖。 圖8係上述立方晶碳化石夕基板的剖面圖。 圖9係習知例在一方向形成具有平行拱峯之起伏的Si基 板立體圖。 圖10係使碳化矽在上述Si基板上成長時之剖面圖。 圖11係用以說明立方晶碳化矽内部之積層缺陷構造的 圖。 圖12係針對積層缺陷密度降低之機制的說明圖。 圖13係針對積層缺陷密度降低之機制的說明圖。 圖14(a)係利用光學顯微鏡針對線與空間之隔離區域之平 面形狀所攝影之照片；圖14(b)係表示線與空間之隔離區域 之剖面的圖。 圖15係表示將隔離區域内所有積層缺陷朝側壁進行排出 之模樣的圖。 圖16係表示使隔離區域彼此進行橫方向成長而使連接之 100141794 42 201232772 模樣的圖。 圖17係利用光學顯微鏡針對使隔離區域成長時之剖面所 攝影的照片。 圖係利用偏光型穿透顯微鏡針對使隔離區域成長時之 剖面所攝影的照片。 圖19係利用光學顯微鏡針對使隔離區域彼此連接時之剖 面所攝影的照片。 圖2 0 (a)係利用反射型光學顯微鏡針對使隔離區域彼此連 接之基板之剖面所攝影的照片；圖20(b)係採用偏光型穿 顯微鏡針對4目同地方所攝影的照片。 圖21係用以說明從線（隔離區域)所傳播之積層缺陷與内 包區域之關係的圖。 ' 圖22係用以說明從空間所傳播之積層缺陷與内包區織文 關係的圖。 【主要元件符號說明】 1 碳化矽基板 11 立方晶碳化石夕 12 主表面 13 内包區域 14 積層缺陷 21 以氧化膜覆蓋的部分 22 開口部 100141794 43 201232772 31 碳化石夕層 32 氧化膜 33 碳化矽 34 ^夕基板 41 立方晶碳化矽 42 内包區域 51 碳化矽層 52 碳化矽 53 多結晶矽 54 碳化矽層 101 基板 102 碳化矽層 103 積層缺陷 111 碳化矽結晶 112 積層缺陷 113 積層缺陷極性面 114 C極性面 200 SiC基板 201 虛線 202 實線 210 隔離區域 211 成長中隔離區域 100141794 44 201232772 212 成長後隔離區域 C 成長前之空間寬度 Η 内包區域之高度 h 成長前之隔離區域的高度 L 成長前之隔離區域寬度
Ml 機構 M2 機構 P 與互相鄰接之内包區域的中心間距離 S 内包區域之寬度 SF 積層缺陷 SF1 積層缺陷 SF2 積層缺陷 SF3 積層缺陷 SF4 積層缺陷 T 深度 W 間隔 Θ 積層缺陷與不整合界面的形成角（積層缺陷與 側壁之形成角） a 100141794 45

Claims (1)

  1. 201232772 七、申請專利範圍： 1·一種碳化矽基板，其係至少在内部具有積層缺陷者，其 特徵為， 在上述基板内部具有於與上述破化矽之界面形成不整合 界面之内包區域， 而在上述不整合界面中’卩且斷碳化矽内之積層缺陷的傳 播。 2.如申請專利範圍第1項之碳化矽基板，其中，上述内包 區域係含有矽、碳、氮、氫、氦、氖、氬、氪、氙中之至少 一個。 3.如申請專利範㈣1奴碳切基板，其中，上述内包 區域為空間。 4·如申請專利範圍第1至3項中任1之碳化石夕基板，其 中，上述碳切基板似備大致平行且具有不同積層缺陷密 度的兩個平面， 在上述碳切與内包區域之不整合界面中，阻斷上述平面 中由積層缺陷密度高之面側朝積層缺陷密度低之面的積層 缺陷傳播。 5.如申請專利範圍第！至4項中任_項之碳化梦基板，其 中’上述Μ輯係德與Μ财純厚度方向呈平行之 方向的高度設為Η之情形下，當寬度為s、與互相鄰接之内 包區城的中心間距離為P、積層缺陷與上述不整合界面的形 100141794 46 201232772 成角為θ時，則滿足 Η2 (P-S)/tan0。 6.一種碳切基板，其係至少在㈣具有積層缺陷，且具 有至少一個主表面者，其特徵為， 於内部具備有複數個内包區域， 上述複數個内包區域係分布於大致平行於上述主表面之 一個， 上述積層缺_以與上述内包區域之界面的側壁阻斷傳 播， 上述内包區域係在將與該碳化石夕基板厚度方向呈平行之 方向的高度設為Η之情形下，當寬度為s、與互相鄰接之内 包區域的中心間距離為P、積層缺陷與上述側壁的形成角為 Θ時，則滿足 (P-S)/tan0。 7.如申請專利範圍第！至6項中任一項之碳化石夕基板，其 中上述石厌化石夕基板係立方晶碳化石夕，主表面為川叫面， 上述不整合界面為平行於{110}面。 &如申請專利範圍第項中任—項之碳切基板，其 中，上述碳切基板係立方晶碳切，主表面為{ιιι}面， 上述不整合界面為平行於{111}面、⑽}面、{2ιι}面之 任一者。 項之碳化矽基板，其 S 9.如申凊專利範圍第1至6項♦任一 100141794 47 201232772 中，上述碳化矽基板係六方晶碳化矽，主表 上述不整合界面為平行於阳0}面或⑷^_1}面’ ίο.一種半導體元件，其係使用申請專利範圍第！至9 中任-項之碳切基板所侃之半導體元件，其特徵為項 在上述碳切基板表面’形成有與㈣形成上述碳化石夕其 板之碳化矽為相同結晶構造之碳化矽層， 土 於上述碳化矽層形成有内部電場。 11.一種碳化矽基板之製造方法，其特徵為，具有以下步 驟： v 在以(001)面為表面之碟化石夕基板，形成具有以{11〇}面作 為側壁之複數個隔離區域的步驟；及 在上述碳化矽基板上進行均質磊晶成長之步驟， 上述進行均質磊晶成長之步驟係具備有依滿足以下所示 (2)式之方式進行成長之步驟， rg[〇oi]xtan35.3 —rg[ii〇]>0 .........(2) 其中，i^ooMl^OOl]方向之結晶成長速度，rg[11〇]係[110] 方向之結晶成長速度。 12.如申請專利範圍第η項之碳化矽基板之製造方法，其 中’具備有：在上述碳化矽基板上進行均質磊晶成長之步驟 後’使上述複數個隔離區域彼此之上端進行橫方向成長，以 使互相連接之步驟。 100141794 48
TW100141794A 2010-11-15 2011-11-15 Silicon carbide substrate, semiconductor device and method for manufacturing silicon carbide substrate TW201232772A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010254530 2010-11-15
JP2011197579 2011-09-09

Publications (1)

Publication Number Publication Date
TW201232772A true TW201232772A (en) 2012-08-01

Family

ID=46084006

Family Applications (2)

Application Number Title Priority Date Filing Date
TW100141794A TW201232772A (en) 2010-11-15 2011-11-15 Silicon carbide substrate, semiconductor device and method for manufacturing silicon carbide substrate
TW100141780A TW201234611A (en) 2010-11-15 2011-11-15 Silicon carbide substrate and semiconductor element

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW100141780A TW201234611A (en) 2010-11-15 2011-11-15 Silicon carbide substrate and semiconductor element

Country Status (4)

Country Link
US (2) US8890170B2 (zh)
JP (2) JPWO2012067079A1 (zh)
TW (2) TW201232772A (zh)
WO (2) WO2012067105A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2525876B2 (ja) * 1988-08-12 1996-08-21 アルプス電気株式会社 超音波ソレノイド
WO2012157670A1 (ja) * 2011-05-18 2012-11-22 Hoya株式会社 炭化珪素基板
JP6295537B2 (ja) * 2013-07-17 2018-03-20 住友金属鉱山株式会社 炭化珪素基板ならびに半導体素子
JP6244826B2 (ja) * 2013-11-01 2017-12-13 住友金属鉱山株式会社 炭化珪素基板、炭化珪素基板製造方法、半導体素子
CN105576013B (zh) * 2014-10-31 2020-04-21 精工爱普生株式会社 带碳化硅膜基板及其制造方法、以及半导体装置
US9558943B1 (en) * 2015-07-13 2017-01-31 Globalfoundries Inc. Stress relaxed buffer layer on textured silicon surface
US9564494B1 (en) * 2015-11-18 2017-02-07 International Business Machines Corporation Enhanced defect reduction for heteroepitaxy by seed shape engineering
CN108369893B (zh) * 2015-11-24 2022-07-19 住友电气工业株式会社 碳化硅单晶衬底、碳化硅外延衬底及制造碳化硅半导体器件的方法
US10011283B2 (en) 2016-06-28 2018-07-03 Ford Global Technologies, Llc System and method for driving vehicle accessories
US10017182B2 (en) 2016-06-28 2018-07-10 Ford Global Technologies, Llc System and method for controlling a torque converter clutch
JP6721062B2 (ja) 2017-02-16 2020-07-08 信越化学工業株式会社 化合物半導体積層基板及びその製造方法、並びに半導体素子
JP6782263B2 (ja) 2018-02-07 2020-11-11 株式会社東芝 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法
JP6808668B2 (ja) 2018-03-13 2021-01-06 株式会社東芝 半導体記憶装置、半導体記憶装置の制御方法、そのプログラム及び半導体記憶装置の製造方法
CN109300787B (zh) * 2018-09-21 2019-07-12 苏州汉骅半导体有限公司 回收碳面极性碳化硅衬底的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5279701A (en) 1988-05-11 1994-01-18 Sharp Kabushiki Kaisha Method for the growth of silicon carbide single crystals
JP3111662B2 (ja) 1992-07-27 2000-11-27 東レ株式会社 液晶ポリエステル樹脂組成物
JP3576432B2 (ja) 1998-10-10 2004-10-13 Ｈｏｙａ株式会社 炭化珪素膜及びその製造方法
EP1130135B1 (en) 1999-10-08 2007-08-08 Hoya Corporation Silicon carbide film and method for manufacturing the same
JP3557441B2 (ja) 2000-03-13 2004-08-25 日本電信電話株式会社 窒化物半導体基板およびその製造方法
JP2002201099A (ja) 2000-12-28 2002-07-16 Toshiba Corp 炭化珪素単結晶基板の製造方法及び半導体装置の製造方法
JP3895978B2 (ja) 2001-12-12 2007-03-22 新日本製鐵株式会社 炭化珪素単結晶育成用種結晶、炭化珪素単結晶インゴット、及びこれらの製造方法
JP4459723B2 (ja) 2004-06-08 2010-04-28 株式会社デンソー 炭化珪素単結晶、炭化珪素基板およびその製造方法
JP2008094700A (ja) * 2006-09-13 2008-04-24 Nippon Steel Corp 炭化珪素単結晶エピタキシャルウェハ及びその製造方法
JP2008311541A (ja) 2007-06-18 2008-12-25 Fuji Electric Device Technology Co Ltd 炭化珪素半導体基板の製造方法
JP5045272B2 (ja) 2007-07-03 2012-10-10 富士電機株式会社 単結晶炭化珪素基板の製造方法
JP4978637B2 (ja) * 2009-02-12 2012-07-18 株式会社デンソー 炭化珪素単結晶の製造方法
JP5345499B2 (ja) 2009-10-15 2013-11-20 Ｈｏｙａ株式会社 化合物単結晶およびその製造方法

Also Published As

Publication number Publication date
WO2012067105A1 (ja) 2012-05-24
JPWO2012067105A1 (ja) 2014-05-12
US20130228797A1 (en) 2013-09-05
WO2012067079A1 (ja) 2012-05-24
US20130234164A1 (en) 2013-09-12
JP5945505B2 (ja) 2016-07-05
JPWO2012067079A1 (ja) 2014-05-12
TW201234611A (en) 2012-08-16
US8890170B2 (en) 2014-11-18

Similar Documents

Publication Publication Date Title
TW201232772A (en) Silicon carbide substrate, semiconductor device and method for manufacturing silicon carbide substrate
JP6123408B2 (ja) 単結晶４Ｈ−ＳｉＣ基板及びその製造方法
JP5632360B2 (ja) 低角度で軸を離れた炭化ケイ素基板上でのエピタキシャル成長、及び、それによって作られた半導体素子
TWI326103B (zh)
US9988738B2 (en) Method for manufacturing SiC epitaxial wafer
JP2006328455A (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
EP2312023A2 (en) Compound single crystal and method for producing the same
TW201108317A (en) Method for producing an epitaxially coated semiconductor wafer
JP2006032655A (ja) 炭化珪素基板の製造方法
TW201135925A (en) Semiconductor device and method for producing same
TW201246347A (en) Process for producing silicon wafer
TW201142091A (en) Method for producing silicon carbide substrate
JP4856350B2 (ja) ダイオード
WO2013145404A1 (ja) オフ角を備えているシリコン単結晶とiii族窒化物単結晶の積層基板
JP5353800B2 (ja) 炭化珪素エピタキシャル膜の製造方法
JP2010118616A (ja) 半導体基板の製造方法、半導体基板
Lee et al. Comparative Study of 4H-SiC Epitaxial Layers Grown on 4 Off-Axis Si-and C-Face Substrates Using Bistrimethylsilylmethane Precursor
JP2014157979A (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
TW201217591A (en) Composite substrate having single crystal silicon carbide substrate
JP2014067869A (ja) ヘテロエピタキシャル単結晶の製造方法、ヘテロ接合太陽電池の製造方法、ヘテロエピタキシャル単結晶、ヘテロ接合太陽電池
Polychroniadis et al. Comparative evaluation of free-standing 3C-SiC crystals
TWI660077B (zh) 一種半導體元件及其製造方法、電子裝置
WO2024049294A1 (en) Heteroepitaxial growth of single crystalline diamond
JP2017122047A (ja) 単結晶４Ｈ−ＳｉＣ基板及びその製造方法
JP2005045077A (ja) チタン酸ストロンチウム薄膜積層体及びその作製方法