JPWO2011030867A1 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JPWO2011030867A1 JPWO2011030867A1 JP2011530893A JP2011530893A JPWO2011030867A1 JP WO2011030867 A1 JPWO2011030867 A1 JP WO2011030867A1 JP 2011530893 A JP2011530893 A JP 2011530893A JP 2011530893 A JP2011530893 A JP 2011530893A JP WO2011030867 A1 JPWO2011030867 A1 JP WO2011030867A1
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- island
- lead
- semiconductor device
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
- H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2902—Disposition
- H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
- H01L2224/32059—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4801—Structure
- H01L2224/48011—Length
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48455—Details of wedge bonds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
- H01L2224/78302—Shape
- H01L2224/78303—Shape of the pressing surface, e.g. tip or head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10162—Shape being a cuboid with a square active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
ワイヤを架設するとき、通常、ワイヤを半導体チップに先に接合(ファーストボンディング)し、次にリードに接合(セカンドボンディング)する、ノーマルボンディングが行われる。しかし、半導体チップにおけるワイヤが接続される部分(パッド)とリードとの高低差が比較的大きい場合には、ワイヤをリードに良好に接合することが困難なため、いわゆるリバースボンディングが行われる。リバースボンディングでは、ワイヤをリードにファーストボンディングし、半導体チップにセカンドボンディングする。
半導体チップ201は、素子形成面である表面を上方に向けた状態で、その裏面がダイパッド202の上面に接合されている。半導体チップ201の表面の周縁部には、パッド203が配置されている。そして、パッド203とダイパッド202の周囲に配置されたリード204の上面との間に、ワイヤ205が架設されている。
一方、ペースト状の接合剤(半田)が用いられる場合、半導体チップに荷重が加えられたときに、半導体チップとアイランドとの間からその周囲に接合剤が大きくはみ出すことがある。この接合剤のはみ出しは、次のような種々の不具合を生じることがある。
本発明の1つの目的は、ノーマルボンディングによりワイヤがリードに良好に接合された、半導体装置を提供することである。
この場合に、ステッチ部の長さ(ワイヤとリードとの接触部分のワイヤに沿う方向の長さ)が33μm以上であれば、ワイヤにおけるステッチ部の近傍にクラックを生じることなく、リードに対するワイヤの良好な接合が達成される。
むろん、ステッチ部の長さが33μm以上であり、かつ、ステッチ部の上面とリードの上面とのなす角度が15°以上であっても、ワイヤにおけるステッチ部の近傍にクラックを生じることなく、リードに対するワイヤの良好な接合が達成される。
この場合に、ステッチ部の長さが33μm以上であれば、ワイヤにおけるステッチ部の近傍にクラックを生じることなく、リードに対するワイヤの良好な接合が達成される。
むろん、ステッチ部の長さが33μm以上であり、かつ、ステッチ部の上面とリードの上面とのなす角度が15°以上であっても、ワイヤにおけるステッチ部の近傍にクラックを生じることなく、リードに対するワイヤの良好な接合が達成される。
熱処理時には、半田の有する表面張力および濡れ性によって、溶融した半田が半導体チップとアイランドとの間に拡がる。そのため、半導体チップとアイランドとの接合にペースト状の接着剤を用いる方法とは異なり、アイランドに対する半導体チップの接合時に、半導体チップに荷重を加える必要がない。半導体チップに荷重を加えないことにより、その荷重による半田の拡がりを防止することができる。また、支持体の大きさ、形状および数を半導体チップのサイズに応じて変更することにより、半導体チップのサイズにかかわらず、半導体チップとアイランドとの間からの半田の大きなはみ出しを生じることなく、半導体チップとアイランドとを接合することができる。よって、小サイズの半導体チップであっても、半田の拡がりに起因する種々の問題を生じることなく、アイランドへのダイボンディングを達成することができる。
また、支持体配置工程の後、チップ支持工程に先立ち、支持体にフラックスを塗布するフラックス塗布工程をさらに含んでいてもよい。これにより、支持体の表面が酸化されるのを防止することができるとともに、熱処理時における支持体(半田)の濡れ性を向上させることができる。また、半導体チップおよびアイランドにおけるフラックスとの接触部分がフラックスの作用によって洗浄されるので、半導体チップとアイランドとの接着性を一層向上させることができる。
図1Aは、本発明の第1実施形態に係る半導体装置の平面図である。図1Bは、図1Aに変形例を適用した図である。図1A〜1Bでは、樹脂パッケージに封止されている各部材が透過して実線で示されている。図2Aは、図1Aに示す半導体装置から半導体チップ、ワイヤおよび半田接合剤を省略した状態を示す模式的な平面図である。図2Bは、図2Aに変形例を適用した図である。図3は、図1Aに示す半導体装置を切断線III−IIIで切断したときの模式的な断面図である。図4は、図1Aに示す切断線IV−IVにおける半導体装置の模式的な断面図である。図4では、樹脂パッケージの図示が省略されている。
リードフレーム2は、図1Aに示すように、平面視で半導体装置1の中央部に配置されるダイパッド(アイランド)5と、ダイパッド5の周囲に配置される4つのリード6とを備えている。リードフレーム2は、金属薄板(たとえば、銅薄板)を打ち抜くことにより形成される。
図1Aに示すように、半導体チップ3の表面には、半導体チップ3に形成された配線(図示せず)と電気的に接続された5つのパッド14が形成されている。4つのパッド14(以下「角部のパッド14」という。)は、半導体チップ3の各角部に配置されている。残りの1つのパッド14(以下「残りのパッド14」という。)は、1つの角部のパッド14に隣接して配置されている。
そして、半導体装置1では、ステッチ部17の長さ(ワイヤ15とリード6との接触部分のワイヤ15に沿う方向の長さ)Lが33μm以上である。また、ステッチ部17の上面とリード6の上面とのなす角度αが15°以上である。
まず、凹部107が形成されたアイランド5を備えるリードフレーム2が用意される。リードフレーム2は、たとえば、銅薄板をプレス加工および打ち抜き加工することにより形成される。そして、図5Aに示すように、めっき法またはスパッタ法により、アイランド5上に銀からなる薄膜108が形成される。このとき、凹部107の内面にも薄膜108が形成される。
その後、図5Cに示すように、支持体113にフラックス114が塗布される。フラックス114は、アイランド5の上面の全域に一括して塗布されてもよいし、支持体113における凹部107から露出した部分に選択的に塗布されてもよい。
そして、たとえば、支持体113が鉛半田である場合、340℃の温度条件下で30secの熱処理が行われることにより、図5Eに示すように、支持体113が溶融し、その表面張力および濡れ性によって薄膜108が形成されている範囲で支持体113が拡がる。これにより、半導体チップ3とアイランド5との対向部分の隙間が溶融した支持体113(半田接合剤109)により埋め尽くされ、半導体チップ3とアイランド5との接合が達成される。また、このとき、フラックス114は、半導体チップ3の下面(金属膜115の表面)およびアイランド5の上面を洗浄しつつ、半導体チップ3の側方において凝集して固化し、固化フラックス110となる。
以上のように、熱処理時には、半田の有する表面張力および濡れ性によって、溶融した半田が半導体チップ3とアイランド5との間に拡がる。よって、半導体チップ3とアイランド5との接合にペースト状の接着剤を用いる方法とは異なり、アイランド5に対する半導体チップ3の接合時に、半導体チップ3に荷重を加える必要がない。半導体チップ3に荷重を加えないことにより、その荷重による半田の拡がりを防止することができる。また、支持体113の大きさ、形状および数を半導体チップ3のサイズに応じて変更することにより、半導体チップ3のサイズにかかわらず、半導体チップ3とアイランド5との間からの半田の大きなはみ出しを生じることなく、半導体チップ3とアイランド5とを接合することができる。よって、小サイズの半導体チップ3であっても、半田の拡がりに起因する種々の問題を生じることなく、アイランド5へのダイボンディングを達成することができる。
また、支持体113にフラックス114が塗布されるので、支持体113の表面が酸化されるのを防止することができるとともに、熱処理時における支持体113(半田)の濡れ性を向上させることができる。また、半導体チップ3およびアイランド5におけるフラックス114との接触部分がフラックス114の作用によって洗浄されるので、半導体チップ3とアイランド5との接着性を一層向上させることができる。
図6に示すアイランド121は、図1Aに示すアイランド5に代えて用いることができる。
アイランド121は、平面視四角形状をなしている。アイランド121には、その上面から半球状に掘り下がった3つの凹部122が形成されている。各凹部122は、それらを結ぶ線の内側が三角形となるように互いに間隔を空けて配置されている。
半導体チップ3が3つの支持体124上に載置され、熱処理が行われると、支持体124が溶融し、その表面張力および濡れ性によって薄膜123が形成されている範囲で支持体124(半田)が拡がる。これにより、半導体チップ3とアイランド121との対向部分の隙間が溶融した支持体124により埋め尽くされ、半導体チップ3とアイランド121との接合が達成される。
図7に示すアイランド131は、図1Aに示すアイランド5に代えて用いることができる。
アイランド131は、平面視四角形状をなしている。アイランド131の上面には、銀からなる薄膜132が形成されている。具体的には、薄膜132は、アイランド131上に半導体チップ3(図1A参照)が接合された状態で、アイランド131における半導体チップ3との対向部分とほぼ同じサイズに形成される。
半導体チップ3が2つの支持体133上に載置され、熱処理が行われると、支持体133が溶融し、その表面張力および濡れ性によって薄膜132が形成されている範囲で支持体133(半田)が拡がる。これにより、半導体チップ3とアイランド131との対向部分の隙間が溶融した支持体133により埋め尽くされ、半導体チップ3とアイランド131との接合が達成される。
また、リードの端面と封止樹脂の側面とが面一に形成された、いわゆるシンギュレーションタイプに限らず、リードが封止樹脂の側面から突出するリードカットタイプのノンリードパッケージが適用された半導体装置に本実施形態を応用することもできる。
また、半導体装置1として、樹脂パッケージの裏面からリードおよびアイランドの裏面が露出する、いわゆる表面実装型の半導体装置を例示したが、樹脂パッケージの側方に向けてリードが延伸する樹脂封止型の半導体装置にこの実施形態を応用してもよい。すなわち、本実施形態は、アイランド上に半導体チップを接合した構造を有する半導体装置に広く適用することができる。
1.実施例1
図8に示すキャピラリを用いて、ノーマルボンディングにより、半導体チップの表面のパッドとリードとの間に、線径25μmの金ワイヤを架設した。図8に示すキャピラリのT寸法は、130μmであり、CD寸法は、50μmである。リードの上面に対するワイヤの進入角度は、50°である。
図9〜11に示すように、この実施例1では、長さ33μmのステッチ部が形成され、そのステッチ部の近傍にクラックなどの欠陥を生じていないことが確認された。
2.実施例2
図12に示すキャピラリを用いて、ノーマルボンディングにより、半導体チップの表面のパッドとリードとの間に、線径25μmの金ワイヤを架設した。図12に示すキャピラリのFA(Face Angle)角は、15°である。リードの上面に対するワイヤの進入角度は、50°である。
図13,14に示すように、この実施例2では、その上面とリードの上面とのなす角度αが15°であるステッチ部が形成され、そのステッチ部の近傍にクラックなどの欠陥を生じていないことが確認された。
3.比較例
図15に示すキャピラリを用いて、ノーマルボンディングにより、半導体チップの表面のパッドとリードとの間に、線径25μmの金ワイヤを架設した。図15に示すキャピラリのFA(Face Angle)角は、11°である。リードの上面に対するワイヤの進入角度は、50°である。
図16に示すように、この比較例では、ステッチ部の近傍にクラックが生じていることが確認された。
<第2実施形態>
図17は、本発明の第2実施形態に係る半導体装置の平面図である。図17では、樹脂パッケージに封止されている各部材が透過して実線で示されている。図18は、図17に示す切断線A−Aにおける半導体装置の模式的な断面図である。図18では、樹脂パッケージの図示が省略されている。なお、この実施形態の説明において、第1実施形態の各部に相当する部分は、同一参照符号を用いることにする。
リードフレーム2は、図17に示すように、平面視で半導体装置1の中央部に配置されるダイパッド5と、ダイパッド5の周囲に配置される4つのリード6とを備えている。リードフレーム2は、金属薄板(たとえば、銅薄板)を打ち抜くことにより形成される。
各ワイヤ15は、ノーマルボンディングにより形成される。すなわち、ワイヤ15の形成時(ワイヤボンディング時)には、ワイヤボンダのキャピラリC(図34参照)に保持されたワイヤ15の先端部に電流が印加されることにより、その先端部にFAB(Free Air Ball)が形成される。そして、キャピラリCの移動により、FABがパッド14に押し付けられる。FABがキャピラリCに押圧されることにより、FABが変形して、図18に示すように、パッド14上に鏡餅形状のボール部16が形成され、ワイヤ15の一端のパッド14に対する接合(ファーストボンディング)が達成される。その後、キャピラリCがパッド14から上方に所定の高さまで離間される。そして、キャピラリCは、リード6の上面に向けて、リード6の上面に対して50°よりも大きい傾斜角度で移動され、ワイヤ15がリード6の上面に押し付けられて、さらに引きちぎられる。これにより、ワイヤ15の他端が変形して、リード6上に側面視楔状のステッチ部17が形成され、ワイヤ15の他端のリード6に対する接合(セカンドボンディング)が達成される。よって、ワイヤ15は、パッド14上にボール部16を有し、リード6上にステッチ部17を有している。
そして、半導体装置1では、ステッチ部17の長さ(ワイヤ15とリード6との接触部分のワイヤ15に沿う方向の長さ)Lが33μm以上である。また、ステッチ部17の上面とリード6の上面とのなす角度αが15°以上である。
また、リードの端面と封止樹脂の側面とが面一に形成された、いわゆるシンギュレーションタイプに限らず、リードが封止樹脂の側面から突出するリードカットタイプのノンリードパッケージが適用された半導体装置に本実施形態を応用することもできる。
次に、本発明を、実施例および比較例に基づいて説明するが、本発明は、以下の実施例によって限定されるものではない。
1.実施例1
図19に示すキャピラリを用いて、ノーマルボンディングにより、半導体チップの表面のパッドとリードとの間に、線径25μmの金ワイヤを架設した。図19に示すキャピラリのT寸法は、130μmあり、CD寸法は、50μmである。リードの上面に対するワイヤの進入角度は、50°である。
図20〜22に示すように、この実施例1では、長さ33μmのステッチ部が形成され、そのステッチ部の近傍にクラックなどの欠陥を生じていないことが確認された。
2.実施例2
図23に示すキャピラリを用いて、ノーマルボンディングにより、半導体チップの表面のパッドとリードとの間に、線径25μmの金ワイヤを架設した。図23に示すキャピラリのFA(Face Angle)角は、15°である。リードの上面に対するワイヤの進入角度は、50°である。
図24,25に示すように、この実施例2では、その上面とリードの上面とのなす角度痰ェ15ーであるステッチ部が形成され、そのステッチ部の近傍にクラックなどの欠陥を生じていないことが確認された。
3.比較例
図26に示すキャピラリを用いて、ノーマルボンディングにより、半導体チップの表面のパッドとリードとの間に、線径25μmの金ワイヤを架設した。図26に示すキャピラリのFA(Face Angle)角は、11°である。リードの上面に対するワイヤの進入角度は、50°である。
図27に示すように、この比較例では、ステッチ部の近傍にクラックが生じていることが確認された。
<第3実施形態>
図28は、本発明の第3実施形態に係る半導体装置の模式的な平面図である。図29は、図28に示す半導体装置から半導体チップ、ワイヤおよび半田接合剤を省略した状態を示す模式的な平面図である。図30は、図28に示す半導体装置を切断線B−Bで切断したときの模式的な断面図である。なお、この実施形態の説明において、第1および第2実施形態の各部に相当する部分は、同一参照符号を用いることにする。
リードフレーム2は、銅(Cu)などの金属材料からなり、アイランド5とアイランド5の周囲に配置される4つのリード6とを備えている。
図30に示すように、半導体チップ3は、機能素子が形成されている側の表面(デバイス形成面)を上方に向けた状態で、その裏面が導電性の半田接合剤109を介してアイランド5に接合(ダイボンディング)されている。半導体チップ3の裏面には、半田接合剤109と半導体チップ3との接着性を高めるための金属膜115が被着されている。金属膜115は、たとえば、Au(金)、Ni(ニッケル)、AgおよびAuを半導体チップ3側からこの順に積層することにより形成される積層膜である。
半導体チップ3の表面には、各リード6と対応して、パッド14が配線層の一部を表面保護膜から露出させることにより形成されている。各パッド14には、ボンディングワイヤ15の一端が接合されている。ボンディングワイヤ15の他端は、各リード6の上面に接合されている。これにより、半導体チップ3は、ボンディングワイヤ15を介して、リード6と電気的に接続されている。
まず、凹部107が形成されたアイランド5を備えるリードフレーム2が用意される。リードフレーム2は、たとえば、銅薄板をプレス加工および打ち抜き加工することにより形成される。そして、図31Aに示すように、めっき法またはスパッタ法により、アイランド5上に銀からなる薄膜108が形成される。このとき、凹部107の内面にも薄膜108が形成される。
その後、図31Cに示すように、支持体113にフラックス114が塗布される。フラックス114は、アイランド5の上面の全域に一括して塗布されてもよいし、支持体113における凹部107から露出した部分に選択的に塗布されてもよい。
そして、たとえば、支持体113が鉛半田である場合、340℃の温度条件下で30secの熱処理が行われることにより、図31Eに示すように、支持体113が溶融し、その表面張力および濡れ性によって薄膜108が形成されている範囲で支持体113が拡がる。これにより、半導体チップ3とアイランド5との対向部分の隙間が溶融した支持体113(半田接合剤109)により埋め尽くされ、半導体チップ3とアイランド5との接合が達成される。また、このとき、フラックス114は、半導体チップ3の下面(金属膜115の表面)およびアイランド5の上面を洗浄しつつ、半導体チップ3の側方において凝集して固化し、固化フラックス110となる。
以上のように、熱処理時には、半田の有する表面張力および濡れ性によって、溶融した半田が半導体チップ3とアイランド5との間に拡がる。よって、半導体チップ3とアイランド5との接合にペースト状の接着剤を用いる方法とは異なり、アイランド5に対する半導体チップ3の接合時に、半導体チップ3に荷重を加える必要がない。半導体チップ3に荷重を加えないことにより、その荷重による半田の拡がりを防止することができる。また、支持体113の大きさ、形状および数を半導体チップ3のサイズに応じて変更することにより、半導体チップ3のサイズにかかわらず、半導体チップ3とアイランド5との間からの半田の大きなはみ出しを生じることなく、半導体チップ3とアイランド5とを接合することができる。よって、小サイズの半導体チップ3であっても、半田の拡がりに起因する種々の問題を生じることなく、アイランド5へのダイボンディングを達成することができる。
また、支持体113にフラックス114が塗布されるので、支持体113の表面が酸化されるのを防止することができるとともに、熱処理時における支持体113(半田)の濡れ性を向上させることができる。また、半導体チップ3およびアイランド5におけるフラックス114との接触部分がフラックス114の作用によって洗浄されるので、半導体チップ3とアイランド5との接着性を一層向上させることができる。
図32に示すアイランド121は、図28に示すアイランド5に代えて用いることができる。
アイランド121は、平面視四角形状をなしている。アイランド121には、その上面から半球状に掘り下がった3つの凹部122が形成されている。各凹部122は、それらを結ぶ線の内側が三角形となるように互いに間隔を空けて配置されている。
半導体チップ3が3つの支持体124上に載置され、熱処理が行われると、支持体124が溶融し、その表面張力および濡れ性によって薄膜123が形成されている範囲で支持体124(半田)が拡がる。これにより、半導体チップ3とアイランド121との対向部分の隙間が溶融した支持体124により埋め尽くされ、半導体チップ3とアイランド121との接合が達成される。
図33に示すアイランド131は、図28に示すアイランド5に代えて用いることができる。
アイランド131は、平面視四角形状をなしている。アイランド131の上面には、銀からなる薄膜132が形成されている。具体的には、薄膜132は、アイランド131上に半導体チップ3(図28参照)が接合された状態で、アイランド131における半導体チップ3との対向部分とほぼ同じサイズに形成される。
半導体チップ3が2つの支持体133上に載置され、熱処理が行われると、支持体133が溶融し、その表面張力および濡れ性によって薄膜132が形成されている範囲で支持体133(半田)が拡がる。これにより、半導体チップ3とアイランド131との対向部分の隙間が溶融した支持体133により埋め尽くされ、半導体チップ3とアイランド131との接合が達成される。
この出願は、2009年9月11日に日本国特許庁に提出された特願2009−210776号と、2009年9月16日に日本国特許庁に提出された特願2009−214925号とに対応しており、これらの出願の全開示はここに引用により組み込まれるものとする。
3 半導体チップ
5 アイランド
6 リード
14 パッド
15 ワイヤ
16 ボール部
17 ステッチ部
107 凹部
108 薄膜
109 半田接合剤
110 固化フラックス(フラックス)
113 支持体
114 フラックス
121 アイランド
122 凹部
123 薄膜
124 支持体
131 アイランド
132 薄膜
133 支持体
Claims (20)
- 半導体チップと、
前記半導体チップの側方に配置されるリードと、
一端および他端がそれぞれ前記半導体チップおよび前記リードに接合されて、前記半導体チップおよび前記リード上にそれぞれボール部および側面視楔状のステッチ部を有するワイヤとを含み、
前記リードに対する前記ワイヤの進入角度が50°以上であり、
前記ステッチ部の長さが33μm以上である、半導体装置。 - 半導体チップと、
前記半導体チップの側方に配置されるリードと、
一端および他端がそれぞれ前記半導体チップおよび前記リードに接合されて、前記半導体チップおよび前記リード上にそれぞれボール部および側面視楔状のステッチ部を有するワイヤとを含み、
前記リードに対する前記ワイヤの進入角度が50°以上であり、
前記ステッチ部の上面と前記リードの上面とのなす角度が15°以上である、半導体装置。 - 前記ステッチ部の長さが33μm以上である、請求項2に記載の半導体装置。
- 半導体チップと、
前記半導体チップの側方に配置されるリードと、
一端および他端がそれぞれ前記半導体チップおよび前記リードに接合されて、前記半導体チップおよび前記リード上にそれぞれボール部および側面視楔状のステッチ部を有するワイヤとを含み、
前記ワイヤの長さが400μm以下であり、
前記半導体チップにおける前記ボール部の接合部分と前記リードにおける前記ステッチ部の接合部分との高低差が200μm以上であり、
前記ステッチ部の長さが33μm以上である、半導体装置。 - 半導体チップと、
前記半導体チップの側方に配置されるリードと、
一端および他端がそれぞれ前記半導体チップおよび前記リードに接合されて、前記半導体チップおよび前記リード上にそれぞれボール部および側面視楔状のステッチ部を有するワイヤとを含み、
前記ワイヤの長さが400μm以下であり、
前記半導体チップにおける前記ボール部の接合部分と前記リードにおける前記ステッチ部の接合部分との高低差が200μm以上であり、
前記ステッチ部の上面と前記リードの上面とのなす角度が15°以上である、半導体装置。 - 前記ステッチ部の長さが33μm以上である、請求項5に記載の半導体装置。
- 前記半導体チップが上面に接合されるアイランドと、
半田からなり、前記半導体チップと前記アイランドとの間に介在され、前記半導体チップと前記アイランドとを接合させる半田接合剤とをさらに含み、
前記半田接合剤には、フラックスが付着している、請求項1〜6のいずれか一項に記載の半導体装置。 - 前記アイランドには、その上面から掘り下がった凹部が形成されている、請求項7に記載の半導体装置。
- 前記アイランドは、平面視四角形状であり、
前記アイランドの上面には、四角形状の前記アイランドの対向する2辺にそれぞれ沿って延びるように掘り下がった一対の溝状の凹部が形成されている、請求項7に記載の半導体装置。 - 前記凹部は、断面半円形状である、請求項8または9に記載の半導体装置。
- 前記凹部は、半球状である、請求項8に記載の半導体装置。
- アイランド上に固体の半田からなる支持体を配置する支持体配置工程と、
前記支持体配置工程後、前記支持体上に半導体チップを載置し、前記支持体に前記半導体チップを支持させるチップ支持工程と、
前記チップ載置工程後、熱処理により、前記支持体を溶融させて前記アイランドと前記半導体チップとを接合する接合工程とを含む、半導体装置の製造方法。 - 前記支持体配置工程に先立ち、前記アイランド上に銀からなる薄膜を形成する工程をさらに含み、
前記支持体配置工程では、前記薄膜上に前記支持体が配置される、請求項12に記載の半導体装置の製造方法。 - 前記アイランドには、その上面から掘り下がった凹部が形成されており、
前記支持体配置工程では、前記支持体は前記凹部内に配置される、請求項12または13に記載の半導体装置の製造方法。 - 前記支持体配置工程の後、前記チップ支持工程に先立ち、前記支持体にフラックスを塗布するフラックス塗布工程をさらに含む、請求項12〜14のいずれか一項に記載の半導体装置の製造方法。
- 半導体チップと、
前記半導体チップが上面に接合されるアイランドと、
半田からなり、前記半導体チップと前記アイランドとの間に介在され、前記半導体チップと前記アイランドとを接合させる半田接合剤とを含み、
前記半田接合剤には、フラックスが付着している、半導体装置。 - 前記アイランドには、その上面から掘り下がった凹部が形成されている、請求項16に記載の半導体装置。
- 前記アイランドは、平面視四角形状であり、
前記アイランドの上面には、四角形状の前記アイランドの対向する2辺にそれぞれ沿って延びるように掘り下がった一対の溝状の凹部が形成されている、請求項16に記載の半導体装置。 - 前記凹部は、断面半円形状である、請求項17または18に記載の半導体装置。
- 前記凹部は、半球状である、請求項17に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011530893A JP5629264B2 (ja) | 2009-09-11 | 2010-09-10 | 半導体装置およびその製造方法 |
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009210776 | 2009-09-11 | ||
JP2009210776 | 2009-09-11 | ||
JP2009214925 | 2009-09-16 | ||
JP2009214925 | 2009-09-16 | ||
JP2011530893A JP5629264B2 (ja) | 2009-09-11 | 2010-09-10 | 半導体装置およびその製造方法 |
PCT/JP2010/065652 WO2011030867A1 (ja) | 2009-09-11 | 2010-09-10 | 半導体装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014204019A Division JP6035656B2 (ja) | 2009-09-11 | 2014-10-02 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011030867A1 true JPWO2011030867A1 (ja) | 2013-02-07 |
JP5629264B2 JP5629264B2 (ja) | 2014-11-19 |
Family
ID=43732535
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011530893A Active JP5629264B2 (ja) | 2009-09-11 | 2010-09-10 | 半導体装置およびその製造方法 |
JP2014204019A Active JP6035656B2 (ja) | 2009-09-11 | 2014-10-02 | 半導体装置およびその製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014204019A Active JP6035656B2 (ja) | 2009-09-11 | 2014-10-02 | 半導体装置およびその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (4) | US9293435B2 (ja) |
JP (2) | JP5629264B2 (ja) |
CN (1) | CN102484083A (ja) |
TW (1) | TWI573235B (ja) |
WO (1) | WO2011030867A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5464825B2 (ja) * | 2008-07-23 | 2014-04-09 | ローム株式会社 | Ledモジュール |
JP6002461B2 (ja) * | 2011-08-26 | 2016-10-05 | ローム株式会社 | 半導体装置および電子デバイス |
US20130093072A1 (en) * | 2011-10-13 | 2013-04-18 | Stmicroelectronics Pte Ltd. | Leadframe pad design with enhanced robustness to die crack failure |
KR101884234B1 (ko) * | 2011-10-24 | 2018-08-30 | 엘지이노텍 주식회사 | 스테핑 모터의 피드백 루프제어 구조 |
JP6825660B2 (ja) * | 2013-07-31 | 2021-02-03 | 日亜化学工業株式会社 | リードフレーム、樹脂付きリードフレーム、樹脂パッケージ、発光装置及び樹脂パッケージの製造方法 |
US9269690B2 (en) * | 2013-12-06 | 2016-02-23 | Nxp B.V. | Packaged semiconductor device with interior polygonal pads |
JP6986385B2 (ja) * | 2016-08-22 | 2021-12-22 | ローム株式会社 | 半導体装置、半導体装置の実装構造 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5521106A (en) * | 1978-07-31 | 1980-02-15 | Nec Home Electronics Ltd | Method of forming ohmic electrode |
JPS5596666A (en) * | 1979-01-18 | 1980-07-23 | Mitsubishi Electric Corp | Method of fabricating semiconductor device substrate |
JPS5615074U (ja) * | 1979-07-13 | 1981-02-09 | ||
JPS5615074A (en) | 1979-07-19 | 1981-02-13 | Pioneer Electronic Corp | Semiconductor device |
US4415115A (en) * | 1981-06-08 | 1983-11-15 | Motorola, Inc. | Bonding means and method |
JPS61168927A (ja) * | 1985-01-22 | 1986-07-30 | Toshiba Corp | ハイブリツド集積回路装置 |
JPH0372641A (ja) * | 1989-05-09 | 1991-03-27 | Citizen Watch Co Ltd | Ic実装構造及びその実装方法 |
JPH0364033A (ja) * | 1989-08-02 | 1991-03-19 | Hitachi Ltd | 半導体装置およびその製造に用いるリードフレーム |
JPH04155854A (ja) * | 1990-10-19 | 1992-05-28 | Hitachi Ltd | 半導体集積回路装置およびそれに用いるリードフレーム |
CH686325A5 (de) * | 1992-11-27 | 1996-02-29 | Esec Sempac Sa | Elektronikmodul und Chip-Karte. |
JP2823454B2 (ja) * | 1992-12-03 | 1998-11-11 | 株式会社東芝 | ワイヤボンディング装置 |
JP2536431B2 (ja) * | 1993-09-30 | 1996-09-18 | 日本電気株式会社 | 半導体装置 |
US5421503A (en) * | 1994-08-24 | 1995-06-06 | Kulicke And Soffa Investments, Inc. | Fine pitch capillary bonding tool |
JPH0992776A (ja) * | 1995-09-28 | 1997-04-04 | Mitsubishi Electric Corp | リードフレームおよび半導体装置 |
TW335526B (en) * | 1996-07-15 | 1998-07-01 | Matsushita Electron Co Ltd | A semiconductor and the manufacturing method |
US5907769A (en) * | 1996-12-30 | 1999-05-25 | Micron Technology, Inc. | Leads under chip in conventional IC package |
JPH1167809A (ja) * | 1997-08-26 | 1999-03-09 | Sanyo Electric Co Ltd | 半導体装置 |
JPH11111750A (ja) * | 1997-09-30 | 1999-04-23 | Sanyo Electric Co Ltd | 半導体装置 |
TW424027B (en) * | 1998-01-15 | 2001-03-01 | Esec Sa | Method of making wire connections of predetermined shaped |
JP2000091372A (ja) * | 1998-09-11 | 2000-03-31 | Matsushita Electronics Industry Corp | 電子部品及びそのワイヤボンディングに使用するキャピラリ |
JP2001230360A (ja) * | 2000-02-18 | 2001-08-24 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP3802821B2 (ja) | 2002-02-22 | 2006-07-26 | 新日本無線株式会社 | 電子部品のリード切断方法 |
JP2004207292A (ja) | 2002-12-24 | 2004-07-22 | Seiko Epson Corp | ワイヤボンディング方法、半導体装置及びその製造方法、回路基板並びに電子機器 |
JP4186055B2 (ja) * | 2003-04-17 | 2008-11-26 | ソニー株式会社 | 電子部品装置及び電子部品の製造方法 |
JP2007073763A (ja) * | 2005-09-07 | 2007-03-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP4980600B2 (ja) * | 2005-09-27 | 2012-07-18 | 旭化成エレクトロニクス株式会社 | 磁気センサ |
JP4738983B2 (ja) * | 2005-11-08 | 2011-08-03 | ローム株式会社 | 半導体装置 |
JP2008041999A (ja) * | 2006-08-08 | 2008-02-21 | Nec Electronics Corp | 半導体装置およびその製造方法 |
KR100888885B1 (ko) * | 2007-04-19 | 2009-03-17 | 삼성전자주식회사 | 리드프레임 및 이를 갖는 반도체 장치 |
JP2008294172A (ja) * | 2007-05-24 | 2008-12-04 | Panasonic Corp | リードフレームおよび半導体装置ならびに半導体装置の製造方法 |
TWI506710B (zh) * | 2009-09-09 | 2015-11-01 | Renesas Electronics Corp | 半導體裝置之製造方法 |
-
2010
- 2010-09-10 JP JP2011530893A patent/JP5629264B2/ja active Active
- 2010-09-10 CN CN2010800396780A patent/CN102484083A/zh active Pending
- 2010-09-10 TW TW099130820A patent/TWI573235B/zh active
- 2010-09-10 WO PCT/JP2010/065652 patent/WO2011030867A1/ja active Application Filing
- 2010-09-10 US US13/395,653 patent/US9293435B2/en active Active
-
2014
- 2014-10-02 JP JP2014204019A patent/JP6035656B2/ja active Active
-
2016
- 2016-03-02 US US15/058,863 patent/US9543239B2/en active Active
- 2016-12-06 US US15/370,436 patent/US9837373B2/en active Active
-
2017
- 2017-11-13 US US15/811,542 patent/US20180068972A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20170084569A1 (en) | 2017-03-23 |
US9543239B2 (en) | 2017-01-10 |
US20160181186A1 (en) | 2016-06-23 |
TWI573235B (zh) | 2017-03-01 |
JP6035656B2 (ja) | 2016-11-30 |
US20180068972A1 (en) | 2018-03-08 |
US9293435B2 (en) | 2016-03-22 |
JP5629264B2 (ja) | 2014-11-19 |
JP2015026857A (ja) | 2015-02-05 |
TW201125088A (en) | 2011-07-16 |
US9837373B2 (en) | 2017-12-05 |
WO2011030867A1 (ja) | 2011-03-17 |
US20120168946A1 (en) | 2012-07-05 |
CN102484083A (zh) | 2012-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6035656B2 (ja) | 半導体装置およびその製造方法 | |
KR100470897B1 (ko) | 듀얼 다이 패키지 제조 방법 | |
TWI421998B (zh) | Semiconductor device, lead frame and semiconductor device manufacturing method | |
JP4917112B2 (ja) | 半導体装置 | |
JPH11260985A (ja) | リードフレーム,樹脂封止型半導体装置及びその製造方法 | |
JP2014220439A (ja) | 半導体装置の製造方法および半導体装置 | |
US8786084B2 (en) | Semiconductor package and method of forming | |
JP3535760B2 (ja) | 樹脂封止型半導体装置,その製造方法及びリードフレーム | |
JPS60167454A (ja) | 半導体装置 | |
JP2007134395A (ja) | 半導体装置 | |
JP2004228166A (ja) | 半導体装置及びその製造方法 | |
JP2010165777A (ja) | 半導体装置及びその製造方法 | |
JP2018137342A (ja) | 半導体装置及びその製造方法 | |
JP2014082385A (ja) | 半導体装置の製造方法および半導体装置 | |
JP5420737B2 (ja) | 半導体装置の製造方法 | |
JP3716101B2 (ja) | リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置 | |
JP4066050B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2007073763A (ja) | 半導体装置およびその製造方法 | |
JP2006216993A (ja) | 樹脂封止型半導体装置 | |
JP2002164496A (ja) | 半導体装置およびその製造方法 | |
JP2012023204A (ja) | 半導体装置およびその製造方法 | |
JP2005223352A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2004335947A (ja) | 半導体装置及び半導体装置の作製方法 | |
JP2020188078A (ja) | 半導体装置 | |
JPH01244654A (ja) | リードフレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140918 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141003 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5629264 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |