JPS61168927A - ハイブリツド集積回路装置 - Google Patents

ハイブリツド集積回路装置

Info

Publication number
JPS61168927A
JPS61168927A JP60008372A JP837285A JPS61168927A JP S61168927 A JPS61168927 A JP S61168927A JP 60008372 A JP60008372 A JP 60008372A JP 837285 A JP837285 A JP 837285A JP S61168927 A JPS61168927 A JP S61168927A
Authority
JP
Japan
Prior art keywords
wire
leads
height
hybrid integrated
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60008372A
Other languages
English (en)
Inventor
Masayoshi Yamaguchi
政義 山口
Mutsumi Suematsu
睦 末松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60008372A priority Critical patent/JPS61168927A/ja
Publication of JPS61168927A publication Critical patent/JPS61168927A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明はハイブリッド集積回路に関する。
〔発明の技術的背景およびその問題点〕複数の機能素子
を集積して一つの高機能をもたせたものとしてハイブリ
ッド集積回路装置が実用されていることは周知である。
このハイブリッド集積回路装置は例えば第１図のように
構成されたものである。すなわち、有底筒状容器例えば
角筒状セラミック容器２１）の側壁（至）には、この側
壁（至）を貫通して複数のリード（至）が植設されてい
る。上記容器Ｑυ内には回路基板例えばセラ５ツク回路
基板＠が設けられる。この回路基板（財）には印刷回路
が形成され、この印刷回路に抵抗、コンデンサ、ＩＣな
どの素子が取着され、この実装後これらは、夫々ワイヤ
（至）ではんだ接続された構成になっている。
しかしながら、このような高機能回路素子は信頼性、高
歩留シなどの面から、高度な情報処理が扱われる分野で
盛大に普及し現在では需要の伸びが著しく生産性の向上
が要望されている。この生産性向上の一手段としてリー
ドフレーム上にダイボンダで設けられた半導体ペレット
のパッドとリードフレームのリードとの電気的接続や、
印刷回路基板にダイボンダで設けられた半導体ペレット
のパッドと回路基板のリードとの接続を行っているワイ
ヤボンダで配線することが要望されている。
従来ワイヤボンダによるワイヤボンディングは上記した
ように半導体ペレット上のバット部と回路基板のリード
部との接続で、高低差は高々４００μｍ程度であった。
これでも、この高低差によるボンディング条件が大きく
異なシ、ボンディング精度に与える影響が大きかった。
このようなワイヤボンダを用いてハイブリッドＩＣのワ
イヤボンディングを実施したところ第１図に示すように
高低差が大きくなり、全て自動でワイヤボンディングす
ることは困難であった。そこでペレットとヘッダピンの
高さが違っていたため、最初ペレットパッドとリードと
をボンディングしたのち、次ＫＩＴＶカメラの高さの位
置を変えて（’ｅ−￥ｆ　−トフォーカス機能等により
）認識条件及びボンディング条件を再設定してヘッダピ
ンとリードとをボンディングする方法やあるいはマニエ
アル操作にてヘッダピンとリードとをボンディングする
方法などを試みた。しかし、次の様な問題点があったっ
（１，）ヘッダピンとリードとをマニアルボンディング
する場合ＫｔｉまずＩＴＶカメラを再＊整してオペレー
タが手動で位置検出をするため、工数がかなりかかり、
高速性の面から実用的方法でなく１Ｍ７ｃの稼動率の低
下にもつながっていた。
（２，）　　ヘッダピンとリードとをオートボンディン
グする場合、認識条件及びボンディング条件の再設定が
要求され榛での稼動率の低下につながっていた。
〔発明の目的〕
この発明は上記点に対処してなされたもので、ワイヤボ
ンダによる高精度なワイヤボンディングを可能ならしめ
生産性を向上させた構造のハイブリッド集積回路装置を
提供するものである。
〔発明の概要〕
すなわち、この発明は「半導体素子が取着された回路基
板を側壁に貫通して複数のリードが夫々絶縁して設けら
れた容器内に有するハイブリッド集積回路装置において
、上記側壁圧設けられる複数のリードの高さ位置は半導
体素子のワイヤ接続位置と同一高さから上記回路基板表
面までの位置に設けることを特徴としたハイブリット集
積回路装置を得るものである。
〔発明の実施例〕
次に本発明装置の実施例を第１図を参照して説明する。
有底筒状容器例えば角筒状セラミック製容器（１）が設
けられる。この容器（１）は例えば縦横各５Ｑ　１１１
１゜深さ５ｆｉの容器である。この容器（１）には回路
基板（２）が収容されている。この回路基板（２）は例
えばセラミック基板に印刷回路が形成され、この印刷回
路の半導体素子取付位置には半導体素子例えばＩＣペレ
ット（３）がマウント例えば接着剤を用いて接着されて
いる。このほか抵抗、コンデンサなどのチップ素子を取
着することも可能である。これら素子はダイボンダやチ
ップマウンタでマウントスることができる。また上記容
器（１）の側壁（４）には取出しのためのリード（５）
が植設さヒ。このリード（５）は機能回路である印刷回
路を動作させるための　　□パワーや入力信号、出力信
号などを容器（１）内外に入・出するためのものである
。このリード（５）の取着高さ位置はＩＣペレット（３
）の電極取出し位置であるパッド（６）の高さ位置から
回路基板（２）の表面（力までの位置（ｈ）に選択する
ことであろう例えばこの実施例では頂度ＩＣベレット（
３）のパッド（６）の高さ位置と同一高さの側壁に貫通
してリード（５）を植設した例を第１図に示している。
このように設けたハイブリッドＩＣについてワイヤリン
グを行う。このワイヤリングは、ワイヤボンダ（図示せ
ず）例えば超音波ワイヤボンダを用いて実装する７例え
ばＩＣペレット（３）の各パッド（６）と印刷回路の各
対応リード（７）とをプログラムに基づいて順次ワイヤ
ポンダによりワイヤ（８）を例えば熱圧着によりボンデ
ィングする。次にリード（７）と植設したリード（５）
とをワイヤポンダによりワイヤ（９）をワイヤボンディ
ングすることにより熱圧着あるいは熱と超音波による摩
擦熱の併用でボンディングする。
このようにリード（５）の位置を上記取付は高さに設け
ると現在実用されているワイヤポンダによりワイヤボン
ディングをすることができ、ハイブリッド集積回路装置
の量産性に顕著な効果がある。
また、印刷回路基板（２）に予めダイボンダを用いてＩ
Ｃベレットをマウントし、頂らにチップマウンタで抵抗
コンデンサ等の素子をマウントしたのちワイヤポンダで
ＩＣベレット（３）のバットとリード（力とのワイヤボ
ンディングを完了した段＃（工程）で、容器（１）に印
刷回路を収納し、接着王権を実行したのちリード（７）
とリード（５）のワイヤポンダによるワイヤボンディン
グを実行してもよい。
上記実施例ではＩＣベレット（３）を実装する場合につ
いて説明したが、ＩＣベレット（３）に限らずチップ素
子例えば側壁に複数のリードを有する四方向や二方向な
どのフラットパッケージでもよい。
このフラットパッケージにおいては実装時フラットパッ
ケージのリードが直接リード（７）に取着例えばはんだ
付けされるので、ワイヤボンディングは最後のワイヤ（
９）のみとなる。
〔発明の効果〕
以上説明したように本発明装置によればワイヤボンディ
ングにより配線することができる構造のハイブリット集
積回路装置を得ることができるので、印刷回路基板上で
のワイヤボンディングと同様に高速でワイヤ接続でき量
産性を有する効果がある。さらに、ワイヤボンディング
時、位置検出条件およびボンディング条件の再設定は必
要なく量産性を有する構造である。
【図面の簡単な説明】
第１図は本発明装置の実施例を説明するための略図、第
２図は従来の装置を説明するための図であるつ １・・・容器、　　　２・・・印刷回路基板、３・・・
ＩＣベレット、　　５，７・・・リード、８．９山ワイ
ヤ。 代理人　弁理士　　則　近　憲　佑 （ほか１名） 第１図

Claims (4)

    【特許請求の範囲】
  1. （１）半導体素子が取着された回路基板を側壁に貫通し
    て複数のリードが夫々絶縁して設けられた容器内に有す
    るハイブリッド集積回路装置において、上記側壁に設け
    られる複数のリードの高さ位置は半導体素子のワイヤ接
    続位置と同一高さから上記回路基板表面までの位置に設
    けることを特徴とするハイブリッド集積回路装置。
  2. （２）容器側壁に設けられたリードと回路基板または半
    導体素子はワイヤボンダによりワイヤ接続されたもので
    ある特許請求の範囲第１項記載のハイブリッド集積回路
    装置。
  3. （３）容器側壁に設けられたリードと回路基板に設けら
    れたリード間の接続のみがワイヤである特許請求の範囲
    第１項記載のハイブリッド集積回路装置。
  4. （４）容器側壁に設けられたリードと回路基板に設けら
    れたリードとはワイヤが熱圧着あるいは熱と超音波によ
    る摩擦熱の併用で接続されたものである特許請求の範囲
    第１項記載のハイブリッド集積回路装置。
JP60008372A 1985-01-22 1985-01-22 ハイブリツド集積回路装置 Pending JPS61168927A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60008372A JPS61168927A (ja) 1985-01-22 1985-01-22 ハイブリツド集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60008372A JPS61168927A (ja) 1985-01-22 1985-01-22 ハイブリツド集積回路装置

Publications (1)

Publication Number Publication Date
JPS61168927A true JPS61168927A (ja) 1986-07-30

Family

ID=11691398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60008372A Pending JPS61168927A (ja) 1985-01-22 1985-01-22 ハイブリツド集積回路装置

Country Status (1)

Country Link
JP (1) JPS61168927A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015026857A (ja) * 2009-09-11 2015-02-05 ローム株式会社 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015026857A (ja) * 2009-09-11 2015-02-05 ローム株式会社 半導体装置およびその製造方法
US9543239B2 (en) 2009-09-11 2017-01-10 Rohm Co., Ltd. Semiconductor device and production method therefor
US9837373B2 (en) 2009-09-11 2017-12-05 Rohm Co., Ltd. Semiconductor device and production method therefor

Similar Documents

Publication Publication Date Title
US6274930B1 (en) Multi-chip module with stacked dice
US6878570B2 (en) Thin stacked package and manufacturing method thereof
WO2005017968A3 (en) Semiconductor device package and method for manufacturing same
JP2882784B2 (ja) Ｂｇａ半導体パッケージの製造方法
JPH07301642A (ja) 半導体ウェハをプローブする方法
US20020114133A1 (en) Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same
US5569956A (en) Interposer connecting leadframe and integrated circuit
JPS61168927A (ja) ハイブリツド集積回路装置
TW200300286A (en) Package enclosing multiple packaged chips
US7100814B2 (en) Method for preparing integrated circuit modules for attachment to printed circuit substrates
JPH05211192A (ja) 半導体装置のワイヤボンディング方法
US20050110139A1 (en) Customized microelectronic device and method for making customized electrical interconnections
CN206441725U (zh) 一种多层堆叠式led封装结构
JPH03165549A (ja) 半導体集積回路装置
JPH07297348A (ja) 半導体装置およびその製造に用いるリードフレームならびに半導体装置の製造方法
JP2681145B2 (ja) 樹脂封止半導体装置
JPH0821668B2 (ja) 立設実装形半導体装置
JPH04164359A (ja) 混成集積回路装置
JP2003234427A (ja) 配線基板、それを用いた半導体装置、それらの製造方法
JPH0222998Y2 (ja)
JPS6242549A (ja) 電子部品パツケ−ジ及びその製造方法
JP2679197B2 (ja) 樹脂封止型半導体装置
JP2890795B2 (ja) 混成集積回路
JPH0543485Y2 (ja)
JPH04180640A (ja) 半導体素子の配線方法