JPWO2008146514A1 - Ｅｓｄ保護デバイス - Google Patents

Abstract

放電開始電圧を精度よく設定することができ、信頼性の高いＥＳＤ保護デバイスを提供する。ＥＳＤ保護デバイス１０は、（ａ）セラミック多層基板１２と、（ｂ）セラミック多層基板１２の内部に形成された空洞部１３と、（ｃ）空洞部１３内に間隔を設けて先端１７ｋ，１９ｋ同士が対向するように配置された対向部１７，１９を有する、少なくとも一対の放電電極１６，１８と、（ｄ）セラミック多層基板１２の表面に形成され、放電電極１６，１８と接続される外部電極２２，２４とを有する。セラミック多層基板１２は、放電電極１６，１８の設けられた表面近傍であって、少なくとも放電電極１６，１８の対向部１７，１９及び対向部１７，１９間の部分１５に隣接して配置さる混合部１４を備える。混合部１４は、金属材料１４ｋとセラミック材料とを含む。

Description

本発明はＥＳＤ保護デバイスに関し、詳しくは、セラミック多層基板の空洞部内に放電電極が対向して配置されたＥＳＤ保護デバイスにおいて、セラミック多層基板のクラック等による破壊、変形を防止する技術に関する。

ＥＳＤ（Electro-Static Discharge；静電気放電）とは、帯電した導電性の物体（人体等）が、他の導電性の物体（電子機器等）に接触、あるいは充分接近したときに、激しい放電が発生する現象である。ＥＳＤにより電子機器の損傷や誤作動などの問題が発生する。これを防ぐためには、放電時に発生する過大な電圧が電子機器の回路に加わらないようにする必要がある。このような用途に使用されるのがＥＳＤ保護デバイスであり、サージ吸収素子やサージアブソーバとも呼ばれている。

ＥＳＤ保護デバイスは、例えば回路の信号線路とグランド（接地）との間に配置する。ＥＳＤ保護デバイスは、一対の放電電極を離間して対向させた構造であるので、通常の使用状態では高い抵抗を持っており、信号がグランド側に流れることはない。これに対し、例えば携帯電話等のアンテナから静電気が加わる場合のように、過大な電圧が加わると、ＥＳＤ保護デバイスの放電電極間で放電が起こり、静電気をグランド側に導くことができる。これにより、ＥＳＤデバイスよりも後段の回路には、静電気による電圧が印加されず、回路を保護することができる。

例えば図１３の分解斜視図、図１４の断面図に示すＥＳＤ保護デバイスは、絶縁性セラミックシート２が積層されるセラミック多層基板７内に空洞部５が形成され、外部電極１と導通した放電電極６が空洞部５内に対向配置され、空洞部５に放電ガスが閉じ込められている。放電電極６間で絶縁破壊を起こす電圧が印加されると、空洞部５内において放電電極６間で放電が起こり、その放電により過剰な電圧をグランドへ導き、後段の回路を保護することができる（例えば、特許文献１参照）。
特開２００１−４３９５４号公報

しかし、このようなＥＳＤ保護デバイスでは、次のような問題点がある。

第１に、放電開始電圧の設定は、主に放電電極間の間隔を調整することにより行う。しかし、デバイスの作製バラツキや、焼成時におけるセラミック多層基板と放電電極との収縮挙動の差などにより、放電電極間隔がばらつき、ＥＳＤ保護デバイスの放電開始電圧がばらつきやすい。そのため、放電開始電圧を精度よく設定することができない。

第２に、空洞部にある放電電極は、空洞部の気密性の低下や、セラミック多層基板の基材層と放電電極との熱膨張率（「熱膨張係数」ともいう。）の差などにより、セラミック多層基板から剥離することがある。そのような場合には、ＥＳＤ保護デバイスとして機能しなくなったり、放電開始電圧が変化したりして、ＥＳＤ保護デバイスの信頼性が低下する。

本発明は、かかる実情に鑑み、放電開始電圧を精度よく設定することができ、信頼性の高いＥＳＤ保護デバイスを提供しようとするものである。

本発明は、上記課題を解決するために、以下のように構成したＥＳＤ保護デバイスを提供する。

ＥＳＤ保護デバイスは、（ａ）セラミック多層基板と、（ｂ）前記セラミック多層基板の内部に形成された空洞部と、（ｃ）前記空洞部の内に間隔を設けて先端同士が対向するように配置された対向部を有する、少なくとも一対の放電電極と、（ｄ）前記セラミック多層基板の表面に形成され、前記放電電極と接続される外部電極とを有する。前記セラミック多層基板は、前記放電電極の設けられた表面近傍であって、少なくとも前記放電電極の前記対向部及び前記対向部間の部分に隣接して配置される、金属材料とセラミック材料とを含む混合部を備える。

上記構成において、放電電極の対向部とセラミック多層基板との間には、混合部が配置されている。混合部は、焼成時の収縮挙動が放電電極の対向部の材料と同一又は類似である金属材料と、焼成時の収縮挙動がセラミック多層基板の材料と同一又は類似であるセラミック材料とを含むので、混合部の焼成時の収縮挙動が、放電電極の対向部の収縮挙動とセラミック多層基板の収縮挙動との中間状態になるようにすることができる。これによって、放電電極の対向部とセラミック多層基板との収縮挙動の差を混合部で緩和することができ、焼成時における放電電極の剥離等による不良や特性バラツキを小さくすることができる。また、放電電極の対向部間の間隔のバラツキも小さくなるので、放電開始電圧のバラツキを小さくすることができる。

また、混合部の熱膨張率が、放電電極の対向部の熱膨張率とセラミック多層基板の熱膨張率との中間の値になるようにすることができる。これによって、放電電極の対向部とセラミック多層基板との熱膨張率の差を混合部で緩和することができ、放電電極の剥離等による不良や特性の経年変化を小さくすることができる。

さらに、放電が発生する放電電極の対向部に隣接して、金属材料を含む混合部が配置されるので、混合部に含まれる金属材料の量や種類などを調整することにより、放電開始電圧を所望の値に設定することができる。これにより、放電開始電圧は、放電電極の対向部間の間隔を変えることだけで調整する場合よりも、精度よく設定することができる。

好ましくは、前記混合部は、前記対向部及び前記対向部間のみに隣接して配置される。

この場合、放電電極の対向部及び対向部間に隣接する領域以外の周辺領域には、金属材料を含む混合部が配置されないので、周辺領域のセラミック多層基板の基材層の誘電率等の電気特性や機械的強度が、混合部の金属材料によって低下することがない。

好ましくは、前記放電電極の前記対向部と前記混合部とが重なる方向に透視したとき、前記混合部は、前記空洞部の周縁に接して前記周縁よりも内側のみに形成されている。

この場合、混合部は空洞部の直下のみに形成されるので、放電電極の対向部間の間隔のバラツキが小さくなり、放電開始電圧を精度よく設定することができる。

好ましくは、前記混合部に含まれる前記セラミック材料は、前記セラミック多層基板の少なくとも１層を形成するセラミック材料と同じである。

この場合、混合部とセラミック多層基板との収縮挙動や熱膨張率の差が小さくなるように、容易に調整することができるので、放電電極の剥離などの不具合を確実に防止することができる。

好ましくは、前記混合部は、前記金属材料の含有率が１０ｖｏｌ％以上、５０ｖｏｌ％以下である。

この場合、混合部において金属材料の含有率が１０ｖｏｌ％以上であるので、焼成の際の混合部の収縮開始温度が、放電電極の対向部の収縮開始温度とセラミック多層基板の収縮開始温度との中間の値となるようにすることができる。一方、金属材料の含有率が５０ｖｏｌ％以下であるので、混合部内の金属材料によって放電電極の対向部間がショートすることはない。

好ましくは、前記放電電極は前記セラミック多層基板の外周面から間隔を設けて形成される。ＥＳＤ保護デバイスは、（ｅ）前記セラミック多層基板内において前記放電電極と異なる平面に形成され、前記セラミック多層基板の内部から前記セラミック多層基板の前記外周面まで延在し、前記外部電極に接続される内部電極と、（ｆ）前記セラミック多層基板内において前記放電電極と前記内部電極との間を接続するビア電極とを、さらに備える。

この場合、放電電極と外部電極とが一平面のみで接続されないため、外部からの水分進入などが少なくなり、ＥＳＤ保護デバイスの環境性能が向上する。

好ましくは、一対の前記放電電極のうち、一方はグランド側に接続され、他方は回路側に接続される。前記一方の前記放電電極の前記対向部の幅が、前記他方の前記放電電極の前記対向部の幅よりも広い。

この場合、回路側に接続される放電電極の対向部の幅が、グランド側に接続される放電電極の対向部の幅よりも狭いと、回路側からグランド側への放電が発生しやすくなる。そのため、回路の破壊を確実に防止することができる。

好ましくは、一対の前記放電電極のうち、一方はグランド側に接続され、他方は回路側に接続される。前記他方の前記放電電極の前記対向部の先端が尖っている。

回路側に接続される放電電極の対向部の先端が尖っていると、放電が発生しやすくなる。そのため、回路の破壊を確実に防止することができる。

好ましくは、グランド側に接続される放電電極と接続される外部電極の電極面積が、回路側に接続される放電電極と接続される外部電極の電極面積よりも大きい。

グランド側放電電極に接続される外部電極の電極面積を大きくすることにより、グランドへの接続抵抗を小さくでき、より確実に放電させることができる。

好ましくは、前記セラミック多層基板の複数層が積層された方向にずらして、複数対の前記放電電極が配置される。

対向する一対の放電電極によって一つの素子が構成されるので、ＥＳＤ保護デバイスには、複数の素子が含まれる。そのため、一つのＥＳＤ保護デバイスを複数の回路に使用することができる。これによって、電子機器内でのＥＳＤ保護デバイスの使用個数を削減することができ、電子機器内の回路も小型化することができる。

好ましくは、前記セラミック多層基板は、収縮抑制層と基材層とが交互に積層された無収縮基板である。

この場合、セラミック多層基板に、その面方向に収縮しないいわゆる無収縮基板を用いることで、対向する放電電極の対向部間の間隔を精度よく形成することができ、放電開始電圧などの特性バラツキを小さくすることができる。

本発明のＥＳＤ保護デバイスは、放電電極の対向部とセラミック多層基板との間の焼成時の収縮挙動や焼成後の熱膨張率の差を混合部によって緩和することができるので、放電開始電圧を精度よく設定することができ、信頼性が高い。

ＥＳＤ保護デバイスの断面図である。（実施例１） ＥＳＤ保護デバイスの要部拡大断面図である。（実施例１） 図１の直線Ａ−Ａに沿って切断した断面図である。（実施例１） ＥＳＤ保護デバイスの断面図である。（実施例２） ＥＳＤ保護デバイスの断面図である。（実施例３） ＥＳＤ保護デバイスの断面図である。（実施例４） ＥＳＤ保護デバイスの断面図である。（実施例５） ＥＳＤ保護デバイスの断面図である。（実施例６） ＥＳＤ保護デバイスの断面図である。（実施例７） ＥＳＤ保護デバイスの断面図である。（実施例８） ＥＳＤ保護デバイスの透視図である。（実施例９） ＥＳＤ保護デバイスの上面図である。（実施例９） ＥＳＤ保護デバイスの分解斜視図である。（従来例） ＥＳＤ保護デバイスの断面図である。（従来例）

符号の説明

１０，１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｘ，１０ｙ，１０ｚ ＥＳＤ保護デバイス
１２ セラミック多層基板
１４，１４ａ 混合部
１４ｋ 金属材料
１５ 間隔
１６，１６ｂ，１６ｃ，１６ｄ，１６ｓ，１６ｔ，１６ｘ，１６ｙ 放電電極
１７，１７ｘ，１７ｙ，１７ｚ 対向部
１８，１８ｂ，１８ｃ，１８ｄ，１８ｘ，１８ｙ，１８ｚ 放電電極
１９，１９ｘ，１９ｙ，１９ｚ 対向部
２２，２２ｘ，２２ｙ 外部電極
２４，２４ｘ，２４ｙ 外部電極
４２，４４，５２，５４ 外部電極
１００ ＥＳＤ保護デバイス
１０２ セラミック多層基板
１１０ 素子
１１３ 空洞部
１１４ 混合部
１１６ 放電電極
１１７ 対向部
１１８ 放電電極
１１９ 対向部
１２０ 素子
１２３ 空洞部
１２４ 混合部
１２６ 放電電極
１２７ 対向部
１２８ 放電電極
１２９ 対向部
１３２，１３４ 外部電極

以下、本発明の実施の形態として実施例を、図１〜図１２を参照しながら説明する。

＜実施例１＞ 実施例１のＥＳＤ保護デバイス１０について、図１〜図３を参照しながら説明する。図１は、ＥＳＤ保護デバイス１０の断面図である。図２は、図１において鎖線で示した領域１１を模式的に示す要部拡大断面図である。図３は、図１の線Ａ−Ａに沿って切断した断面図である。

図１に示すように、ＥＳＤ保護デバイス１０は、セラミック多層基板１２の内部に空洞部１３が形成されている。空洞部１３内には、放電電極１６，１８の対向部１７，１９が配置されている。放電電極１６，１８は、セラミック多層基板１２の外周面まで延在し、セラミック多層基板１２の外側に形成された外部電極２２，２４に接続されている。外部電極２２，２４は、ＥＳＤ保護デバイス１０を実装するために用いる。

図３に示すように、放電電極１６，１８の対向部１７，１９は先端同士が互いに対向し、放電電極１６，１８の対向部１７，１９間に間隔１５が形成されている。外部電極２２，２４から所定値以上の電圧が印加されると、放電電極１６，１８の対向部１７，１９間において放電が発生する。

図１に示すように、放電電極１６，１８の対向部１７，１９及びその間の部分１５に隣接して、混合部１４が配置されている。混合部１４は、放電電極１６，１８の対向部１７，１９とセラミック多層基板１２とに接している。図２に示すように、混合部１４は、セラミック材料の基材中に分散された粒子状の金属材料１４ｋを含んでいる。
混合部１４の基材中のセラミック材料は、セラミック多層基板１２のセラミック材料と同じものであっても、異なるものであってもよいが、同じものにすれば、収縮挙動等をセラミック多層基板１２に合わせることが容易になり、使用する材料の種類を少なくすることができる。また、混合部１４に含まれる金属材料１４ｋは、放電電極１６，１８と同じものであっても、異なるものであってもよいが、同じものにすれば、収縮挙動等を放電電極１６，１８に合わせることが容易になり、使用する材料の種類を少なくすることができる。

混合部１４は金属材料１４ｋとセラミック材料とを含むので、混合部１４の焼成時の収縮挙動が、対向部１７，１９を含む放電電極１６，１８とセラミック多層基板１２との中間の状態になるようにすることができる。これによって、放電電極１６，１８の対向部１７，１９とセラミック多層基板１２との焼成時の収縮挙動の差を混合部１４で緩和することができる。その結果、放電電極１６，１８の対向部１７，１９の剥離等による不良や特性バラツキを小さくすることができる。また、放電電極１６，１８の対向部１７，１９間に間隔１５のバラツキも小さくなるので、放電開始電圧などの特性のバラツキを小さくすることができる。

また、混合部１４の熱膨張率が、放電電極１６，１８とセラミック多層基板１２との中間の値になるようにすることができる。これによって、放電電極１６，１８の対向部１７，１９とセラミック多層基板１２との熱膨張率の差を混合部１４で緩和することができる。その結果、放電電極１６，１８の対向部１７，１９の剥離等による不良や特性の経年変化を小さくすることができる。

さらに、混合部１４に含まれる金属材料１４ｋの量や種類などを調整することにより、放電開始電圧を所望の値に設定することができる。これにより、放電開始電圧を放電電極１６，１８の対向部１７，１９間の間隔１５のみで調整する場合よりも、精度よく放電開始電圧を設定することができる。

次に、ＥＳＤ保護デバイス１０の作製例について、説明する。

(１)材料の準備
セラミック材料には、Ｂａ、Ａｌ、Ｓｉを中心とした組成からなる材料を用いた。各素材を所定の組成になるよう調合、混合し、８００−１０００℃で仮焼した。得られた仮焼粉末をジルコニアボールミルで１２時間粉砕し、セラミック粉末を得た。このセラミック粉末に、トルエン・エキネンなどの有機溶媒を加え混合する。さらにバインダー、可塑剤を加え混合し、スラリーを得る。このようにして得られたスラリーをドクターブレード法により成形し、厚さ５０μｍのセラミックグリーンシートを得る。

また、電極ペーストを作製する。平均粒径約２μｍのＣｕ粉８０ｗｔ％とエチルセルロース等からなるバインダー樹脂に溶剤を添加し、３本ロールで攪拌、混合することで電極ペーストを得た。

さらに、Ｃｕ粉と上記セラミック材料仮焼後セラミック粉末を所定の割合で調合し、同様にバインダー樹脂と溶剤添加することで、セラミックと金属の混合ペーストを得た。混合ペーストは樹脂と溶剤を２０ｗｔ％とし、残りの８０ｗｔ％をセラミックとＣｕ粉とした。

次に表１に示すように、セラミック／Ｃｕ粉の体積比率が異なる混合ペーストを準備した。

また、樹脂と溶剤のみからなる、樹脂ペーストも同様の方法にて作製する。樹脂材料には焼成時に分解、消失する樹脂を用いる。例えばＰＥＴ、ポリプロピレン、エチルセルロース、アクリル樹脂などである。

(２)スクリーン印刷による混合材料、電極、樹脂ペーストの塗布
セラミックグリーンシート上に、混合部１４を形成するため、セラミック／金属混合ペーストを２μｍ〜１００μｍ程度の厚みで、所定のパターンになるよう、スクリーン印刷にて塗布する。セラミック／金属混合ペーストの厚みが大きい場合などには、セラミックグリーンシートに予め設けた凹部に、セラミック／金属混合ペーストを充填するようにしても構わない。

その上に、電極ペーストを塗布して、対向部１７，１９間に放電ギャップを有する放電電極１６，１８を形成する。ここでは、放電電極１６，１８の太さを１００μｍ、放電ギャップ幅（対向部１７，１９間の隙間の寸法）を３０μｍとなるように形成した。さらにその上に、空洞部１３を形成するため、樹脂ペーストを塗布する。

(３)積層、圧着
通常のセラミック多層基板と同様に、セラミックグリーンシートを積層し、圧着する。ここでは厚み０．３ｍｍ、その中央に放電電極１６，１８の対向部１７，１９、空洞部１３が配置されるように積層した。

(４)カット、端面電極塗布
ＬＣフィルタのようなチップタイプの電子部品と同様に、マイクロカッタでカットして、各チップにわける。ここでは１．０ｍｍ×０．５ｍｍになるようにカットした。その後端面に電極ペーストを塗布し、外部電極２２，２４を形成する。

(５)焼成
次いで、通常のセラミック多層基板と同様に、Ｎ_２雰囲気中で焼成する。また、ＥＳＤに対する応答電圧を下げるため空洞部１３にＡｒ、Ｎｅなどの希ガスを導入する場合には、セラミック材料の収縮、焼結が行われる温度領域をＡｒ、Ｎｅなどの希ガス雰囲気で焼成すればよい。酸化しない電極材料（Ａｇなど）の場合には、大気雰囲気でも構わない。

(６)めっき
ＬＣフィルタのようなチップタイプの電子部品と同様に、外部電極上に電解Ｎｉ−Ｓｎメッキを行う。

以上により、断面が図１及び図２のようになるＥＳＤ保護デバイス１０が完成する。

なお、セラミック材料は、特に上記の材料に限定されるものでなく、絶縁性のものであればよいため、フォルステライトにガラスを加えたものや、ＣａＺｒＯ_３にガラスを加えたものなど他のものを用いてもよい。電極材料もＣｕだけでなく、Ａｇ、Ｐｄ、Ｐｔ、Ａｌ、Ｎｉ、Ｗやこれらの組み合わせでもよい。また、セラミック／金属の混合材料は、ペーストとして形成するだけでなく、シート化して配置してもよい。

また、空洞部１３を形成するために樹脂ペーストを塗布したが、樹脂でなくともカーボンなど焼成で消失するものならばよいし、また、ペースト化して印刷で形成しなくとも、樹脂フィルムなどを所定の位置のみ貼り付けるようにして配置してもよい。

上述した作製例のＥＳＤ保護デバイス１０の１００個の試料について、放電電極１６，１８間のショート、焼成後の断線、デラミネーションの有無を、内部断面観察により評価した。

さらに、ペーストの収縮開始温度を比較した。具体的には、各ペースト単体の収縮挙動を調べるため、ペーストを乾燥後その粉末をプレスし、高さ３ｍｍの圧着体を作製し、ＴＭＡ（熱機械分析）法にて測定を行った。セラミックの収縮開始温度は、ペーストＮｏ．１と同様に８８５℃であった。

また、ＥＳＤに対する放電応答性を評価した。ＥＳＤに対する放電応答性は、ＩＥＣの規格、ＩＥＣ６１０００−４−２に定められている、静電気放電イミュニティ試験によって行った。接触放電にて８ｋＶ印加して試料の放電電極間で放電が生じるかどうかを調べた。

次の表２に、セラミック／金属混合ペースト条件と評価結果を示す。

表２において※を付した試料Ｎｏ．は、本発明の範囲外を示している。

すなわち、セラミック／金属の混合ペースト中に占める金属の割合が５ｖｏｌ％より低い場合には（ペーストＮｏ．１）、ペーストの収縮開始はセラミックとほとんど変わらず、電極（ペーストＮｏ．８）の収縮開始温度である６８０℃と比べ約２００℃の差がある。このため、試料には焼成後にショート、断線が発生している。また、内部観察ではデラミネーション、放電電極の剥離が見られた。

セラミック／金属の混合ペースト中に占める金属の割合が１０ｖｏｌ％以上になると、ペーストの収縮開始温度が電極の収縮開始温度に近づき、電極とセラミックの中間付近の温度となっている。この場合、試料には、ショート、断線、電極剥離、デラミネーションの発生は見られなかった。また、ＥＳＤに対する放電応答性は、セラミック／金属混合ペーストを配置することで悪化しておらず、良好である。また、放電電極間ギャップ幅のばらつきも小さかった。

さらに、セラミック／金属の混合ペースト中に占める金属の割合が大きくなり、６０ｖｏｌ％以上になると、混合ペースト中の金属粒同士が接触することで放電電極間のショートが焼成後に発生してしまうため、好ましくない。

試料Ｎｏ．３〜６のように、混合材料中の金属割合を１０ｖｏｌ％以上、５０ｖｏｌ％以下とすることで、上記不具合がなくなる。特に、３０ｖｏｌ％以上、５０ｖｏｌ％以下がより好ましい。つまり、混合部１４における金属材料１４ｋの含有率は、１０ｖｏｌ％以上、５０ｖｏｌ％以下が好ましく、３０ｖｏｌ％以上、５０ｖｏｌ％以下がより好ましい。

以上に説明したように、電極材料とセラミック材料の混合によりセラミック材料と電極材料の中間の収縮挙動を持つ材料が得られる。これを電極とセラミックの間及び放電ギャップ部に配置して混合部を形成することで、放電電極とセラミック多層基板との間にかかる応力を小さくでき、放電電極の断線や放電電極部のデラミネーション、空洞部での電極剥離によるショートや電極の収縮ばらつきによる放電ギャップ幅のばらつきなどが生じにくくなる。

＜実施例２＞ 実施例２のＥＳＤ保護デバイス１０ａについて、図４を参照しながら説明する。実施例２のＥＳＤ保護デバイス１０ａは、実施例１のＥＳＤ保護デバイス１０と略同様に構成されている。以下では相違点を中心に説明し、同じ構成部分には同じ符号を用いる。

図４は、図１と同様に、放電電極１６，１８に垂直な断面図である。図４に示すように、ＥＳＤ保護デバイス１０ａは、空洞部１３の直下のみに混合部１４ａが形成されている。すなわち、混合部１４は、放電電極１６，１８の対向部１７，１９と混合部１４とが重なる方向（図において上下方向）に透視したとき、空洞部１３の周縁に接して、かつ空洞部１３の周縁よりも内側のみに形成されている。

このように混合部１４ａを空洞部１３の直下のみに形成することで、空洞部１３の形状のバラツキが小さくなる。その結果、放電電極１６，１８の対向部１７，１９間の間隔１５のバラツキが小さくなり、放電開始電圧を精度よく設定することができる。

＜実施例３＞ 実施例３のＥＳＤ保護デバイス１０ｂについて、図５を参照しながら説明する。実施例３のＥＳＤ保護デバイス１０ｂは、実施例１、２と略同様に構成されている。以下では相違点を中心に説明し、同じ構成部分には同じ符号を用いる。

図５は、放電電極１６ｂ，１８ｂに垂直な断面図である。図５に示すように、ＥＳＤ保護デバイス１０ｂは、セラミック多層基板１２の中心部のみに放電電極１６ｂ，１８ｂが形成され、放電電極１６ｂ，１８ｂと異なる平面に内部電極３６，３８が形成され、放電電極１６ｂ，１８ｂと内部電極３６，３８との間に、セラミック多層基板１２の少なくとも１層を貫通するビア電極３２，３４が形成されている。放電電極１６ｂ，１８ｂと外部電極２２，２４とは、ビア電極３２，３４と内部電極３６，３８とを介して、電気的に接続されている。

実施例３のＥＳＤ保護デバイス１０ｂは、放電電極１６ｂ，１８ｂと外部電極２２，２４とが一平面のみで接続されないため、外部からの水分進入などが少なくなり、環境性能が向上する。

＜実施例４＞ 実施例４のＥＳＤ保護デバイス１０ｃについて、図６を参照しながら説明する。実施例４のＥＳＤ保護デバイス１０ｃは、実施例１〜３と略同様に構成されている。以下では相違点を中心に説明し、同じ構成部分には同じ符号を用いる。

図６は、放電電極１６ｃ，１８ｃに垂直な断面図である。図６に示すように、ＥＳＤ保護デバイス１０ｃは、セラミック多層基板１２の中心部のみに放電電極１６ｃ，１８ｃが形成され、セラミック多層基板１２の上面１２ｓに外部電極４２，４４が形成され、放電電極１６ｃ，１８ｃと外部電極４２，４４との間にビア電極４６，４８が形成されている。放電電極１６ｃ，１８ｃと外部電極４２，４４とは、ビア電極４６，４８を介して、電気的に接続されている。

外部電極４２，４４は、不図示の回路基板の実装電極と、ワイヤボンディングにより接続される。

なお、図６では、混合部１４が空洞部１３の直下領域より外側にも形成されている場合を例示しているが、実施例３の混合部１４ａのように空洞部１３の直下領域内のみに混合部を形成しても構わない。また、外部電極４２，４４をセラミック多層基板１２の下面１２ｔに設けるように構成しても構わない。

＜実施例５＞ 実施例４のＥＳＤ保護デバイス１０ｄについて、図７を参照しながら説明する。実施例５のＥＳＤ保護デバイス１０ｄは、実施例１〜３と略同様に構成されている。以下では相違点を中心に説明し、同じ構成部分には同じ符号を用いる。

図７は、放電電極１６ｄ，１８ｄに垂直な断面図である。図７に示すように、ＥＳＤ保護デバイス１０ｄは、セラミック多層基板１２の中心部のみに放電電極１６ｄ，１８ｄが形成され、セラミック多層基板１２の下面１２ｔに外部電極５２，５４が形成され、放電電極１６ｄ，１８ｄと外部電極５２，５４との間にビア電極５６，５８が形成されている。放電電極１６ｄ，１８ｄと外部電極５２，５４とは、ビア電極５６，５８を介して、電気的に接続されている。

外部電極５２，５４は、不図示の回路基板の実装電極に、はんだあるいはバンプ等により接続される。

なお、図７では、混合部１４ａが空洞部１３の直下領域のみに形成されている場合を例示しているが、実施例１の混合部１４のように、混合部を空洞部の直下領域より外側にも形成してもよい。また、外部電極５２，５４をセラミック多層基板１２の上面１２ｓに設けるように構成しても構わない。

＜実施例６＞ 実施例６のＥＳＤ保護デバイス１０ｘについて、図８を参照しながら説明する。

図８は、図３と同様に、放電電極１６ｘ，１８ｘに平行な断面図である。図８に示すように、空洞部１３内に配置されている一方の放電電極１８ｘの対向部１９ｘの幅は、空洞部１３内に配置されている他方の放電電極１６ｘの対向部１７ｘの幅よりも広い。一方の放電電極１８ｘは、外部電極２４ｘを介して、グランド側に接続される。他方の放電電極１８ｘは、外部電極２２ｘを介して、静電気から保護される不図示の回路側に接続される。また、グランド側の外部電極２４ｘは、回路側の外部電極２２ｘよりもその電極面積が大きい。

回路側に接続される放電電極１６ｘの対向部１７ｘの幅が、グランド側に接続される放電電極１８ｘの対向部１９ｘの幅よりも狭いと、回路側からグランド側への放電が発生しやすくなる。また、グランド側の外部電極２４ｘの電極面積を大きくすることによりグランドへの接続抵抗を小さくでき、回路側からグランド側への放電がさらに発生しやすくなる。そのため、ＥＳＤ保護デバイス１０ｘは、回路の破壊を確実に防止することができる。

＜実施例７＞ 実施例７のＥＳＤ保護デバイス１０ｙについて、図９を参照しながら説明する。

図９は、放電電極１６ｙ，１８ｙに平行な断面図である。図９に示すように、空洞部１３内に配置され一方の放電電極１８ｙの対向部１９ｙの先端１９ｓは直線状であり平らであるが、空洞部１３内に配置されている他方の放電電極１６ｙの対向部１７ｙの先端１７ｓは尖っている。一方の放電電極１８ｙは、外部電極２４ｙを介して、グランド側に接続される。他方の放電電極１８ｙは、外部電極２２ｙを介して、静電気から保護される不図示の回路側に接続される。

放電電極１６ｙの対向部１７ｙの先端１７ｓが尖っていると放電が発生しやすくなる。そのため、ＥＳＤ保護デバイス１０ｙは、回路の破壊を確実に防止することができる。

＜実施例８＞ 実施例８のＥＳＤ保護デバイス１０ｚについて、図１０を参照しながら説明する。

図１０は、放電電極１６ｓ，１６ｔ；１８ｚに平行な断面図である。図１０に示すように、二つの放電電極１６ｓ，１６ｔと一つの放電電極１８ｚとが一対になり、それぞれの対向部１７ｚ，１９ｚが空洞部１３内に配置されている。一方の放電電極１８ｚの対向部１９ｚの先端１９ｔは直線状に平らであるが、他方の放電電極１６ｓ，１６ｔの対向部１７ｚの先端１７ｔは尖っている。一方の放電電極１８ｚは、外部電極２４を介して、グランド側に接続される。他方の放電電極１６ｓ，１６ｔは、外部電極２２ｓ，２２ｔを介して、回路側に接続される。

回路側の放電電極１６ｓ，１６ｔの対向部１７ｚの先端１７ｔが尖っていると放電が発生しやすくなる。そのため、ＥＳＤ保護デバイス１０ｚは、回路の破壊を確実に防止することができる。

放電電極１８ｚと一方の放電電極１６ｓとの間と、放電電極１８ｚと他方の放電電極１６ｔとの間とにおいて、それぞれ、別々に放電が発生するため、放電電極１６ｓ，１６ｔをそれぞれ異なる回路に接続して用いることができる。この場合、電子機器内でのＥＳＤ保護デバイスの使用個数を削減することができ、電子機器内の回路も小型化することができる。

＜実施例９＞ 実施例９のＥＳＤ保護デバイス１００について、図１１及び図１２を参照しながら説明する。

図１１は、ＥＳＤ保護デバイス１００を放電電極１１６，１１８；１２６，１２８と平行な方向から透視した透視図である。図１２は、ＥＳＤ保護デバイス１００の上面図である。

図１１に示すように、ＥＳＤ保護デバイス１００には、セラミック多層基板１０２の内部に、２組の素子１１０，１２０が形成されている。各素子１１０，１２０は、実施例１と同様に、放電電極１１６，１１８；１２６，１２８の対向部１１７，１１９；１２７，１２９が空洞部１１３，１２３内に配置され、放電電極１１６，１１８；１２６，１２８の対向部１１７，１１９；１２７，１２９及び対向部１１７，１１９；１２７，１２９の間の部分に隣接して、混合部１１４，１２４が配置されている。混合部１１４，１２４は、放電電極１１６，１１８；１２６，１２８の対向部１１７，１１９；１２７，１２９とセラミック多層基板１０２とに接している。放電電極１１６，１１８；１２６，１２８は、それぞれ、外部電極１２２，１２４；１３２，１３４に接続されている。図１１に示すように、各素子の１１０，１２０放電電極１１６，１１８；１２６，１２８は、セラミック多層基板１０２の複数層が積層された方向にずらして配置されている。

ＥＳＤ保護デバイス１００は、複数の素子１１０，１２０を含むため、一つのＥＳＤ保護デバイス１００を複数の回路に使用することができる。これにより、電子機器内でのＥＳＤ保護デバイスの使用個数を削減することができ、電子機器内の回路も小型化することができる。

＜変形例＞ ＥＳＤ保護デバイスのセラミック多層基板に、収縮抑制層と基材層とが交互に積層された無収縮基板を用いる。

基材層は、第１のセラミック材料を含む１枚又は複数枚のセラミックグリーンシートが焼結されてなり、セラミック多層基板の基板特性を支配する。拘束層は、第２のセラミック材料を含む１枚又は複数枚のセラミックグリーンシートが焼結されてなる。

各基材層の厚みは、焼成後に８μｍ〜１００μｍであることが好ましい。各基材層の焼成後の厚みは、必ずしも上記範囲内に限定されるものではないが、拘束層によって焼成時に拘束され得る最大厚み以下に抑えることが好ましい。基材層の厚みは、必ずしも各層が同じである必要はない。

第１のセラミック材料としては、焼成中にその一部（例えば、ガラス成分）が拘束層に浸透するものが用いられる。また、第１のセラミック材料としては、銀や銅などの低融点金属からなる導体パターンと同時焼成できるように、比較的低温、例えば１０５０℃以下で焼成可能なＬＴＣＣ（低温焼成セラミック；Low Temperature Co-fired Ceramic）を用いることが好ましい。具体的には、アルミナとホウケイ酸系ガラスとを混合したガラスセラミックや、焼成中にガラス成分を生成するＢａ−Ａｌ−Ｓｉ−Ｏ系セラミックなどを用いることができる。

第２のセラミック材料は、基材層から浸透してきた第１のセラミック材料の一部により固着され、これにより、拘束層が固化するとともに、隣接する基材層と拘束層とが接合される。

第２のセラミック材料としては、アルミナやジルコニアを用いることができる。拘束層は、第１のセラミック材料よりも高い焼結温度を有する第２のセラミック材料を未焼結のままで含有する。そのため、拘束層は基材層に対して、焼成過程で面方向の収縮を抑制する機能を発揮する。また、前述したように、拘束層は、第１のセラミック材料の一部が浸透することによって固着、接合される。そのため、厳密には、基材層及び拘束層の状態や所望の拘束力、焼成条件にも依存するが、拘束層の厚みは、概ね、焼成後に１μｍ〜１０μｍであることが好ましい。

放電電極、内部電極やビア電極の電極材料は、基材層と同時焼成が可能な導電性成分を主成分とするものであればよく、広く公知のものが使用可能である。具体的には、Ｃｕ、Ａｇ、Ｎｉ、Ｐｄ、及びそれらの酸化物、合金成分が使用可能である。

＜まとめ＞ 以上に説明したように、金属材料とセラミック材料の混合によりセラミック材料と電極材料の中間の収縮挙動を持つ材料を、放電電極とセラミック多層基板との間及び放電電極の先端間のギャップ部に配置して混合部を形成すると、放電電極とセラミック多層基板との間に作用する応力を小さくでき、放電電極の断線や放電電極のデラミネーション、空洞部での放電電極の剥離や放電電極の収縮ばらつきによる放電ギャップ幅のばらつき、ショートなどが生じにくくなる。

したがって、ＥＳＤ保護デバイスの放電開始電圧を精度よく設定することができ、ＥＳＤ保護デバイスの信頼性を高めることができる。

なお、本発明は、上記した実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。

ＥＳＤ保護デバイスは、（ａ）セラミック多層基板と、（ｂ）前記セラミック多層基板の内部に形成された空洞部と、（ｃ）前記空洞部の内に間隔を設けて先端同士が対向するように配置された対向部を有する、少なくとも一対の放電電極と、（ｄ）前記セラミック多層基板の表面に形成され、前記放電電極と接続される外部電極とを有する。前記セラミック多層基板は、前記放電電極の設けられた表面近傍であって、少なくとも前記放電電極の前記対向部及び前記対向部間の部分に隣接して配置される、金属材料とセラミック材料とを含む混合部を備える。前記混合部は、前記金属材料の含有率が１０ｖｏｌ％以上、５０ｖｏｌ％以下である。

上記構成において、放電電極の対向部とセラミック多層基板との間には、混合部が配置されている。混合部は、焼成時の収縮挙動が放電電極の対向部の材料と同一又は類似である金属材料と、焼成時の収縮挙動がセラミック多層基板の材料と同一又は類似であるセラミック材料とを含むので、混合部の焼成時の収縮挙動が、放電電極の対向部の収縮挙動とセラミック多層基板の収縮挙動との中間状態になるようにすることができる。これによって、放電電極の対向部とセラミック多層基板との収縮挙動の差を混合部で緩和することができ、焼成時における放電電極の剥離等による不良や特性バラツキを小さくすることができる。また、放電電極の対向部間の間隔のバラツキも小さくなるので、放電開始電圧のバラツキを小さくすることができる。
混合部において金属材料の含有率が１０ｖｏｌ％以上であるので、焼成の際の混合部の収縮開始温度が、放電電極の対向部の収縮開始温度とセラミック多層基板の収縮開始温度との中間の値となるようにすることができる。一方、金属材料の含有率が５０ｖｏｌ％以下であるので、混合部内の金属材料によって放電電極の対向部間がショートすることはない。

Claims (11)

1. セラミック多層基板と、
   前記セラミック多層基板の内部に形成された空洞部と、
   前記空洞部の内に間隔を設けて先端同士が対向するように配置された対向部を有する、少なくとも一対の放電電極と、
   前記セラミック多層基板の表面に形成され、前記放電電極と接続される外部電極と、
   を有するＥＳＤ保護デバイスであって、
   前記セラミック多層基板は、前記放電電極の設けられた表面近傍であって、少なくとも前記放電電極の前記対向部及び前記対向部間の部分に隣接して配置される、金属材料とセラミック材料とを含む混合部を備えたことを特徴とする、ＥＳＤ保護デバイス。
2. 前記混合部は、前記対向部及び前記対向部間のみに隣接して配置されたことを特徴とする、請求項１に記載のＥＳＤ保護デバイス。
3. 前記放電電極の前記対向部と前記混合部とが重なる方向に透視したとき、前記混合部は、前記空洞部の周縁に接して前記周縁よりも内側のみに形成されていることを特徴とする、請求項１又は２に記載のＥＳＤ保護デバイス。
4. 前記混合部に含まれる前記セラミック材料は、前記セラミック多層基板の少なくとも１層を形成するセラミック材料と同じであることを特徴とする、請求項１、２又は３に記載のＥＳＤ保護デバイス。
5. 前記混合部は、前記金属材料の含有率が１０ｖｏｌ％以上、５０ｖｏｌ％以下であることを特徴とする、請求項１乃至４のいずれか一つに記載のＥＳＤ保護デバイス。
6. 前記放電電極は前記セラミック多層基板の外周面から間隔を設けて形成され、
   前記セラミック多層基板内において前記放電電極と異なる平面に形成され、前記セラミック多層基板の内部から前記セラミック多層基板の前記外周面まで延在し、前記外部電極に接続される内部電極と、
   前記セラミック多層基板内において前記放電電極と前記内部電極との間を接続するビア電極と、
   をさらに備えたことを特徴とする請求項１乃至５のいずれか一つに記載のＥＳＤ保護デバイス。
7. 一対の前記放電電極のうち、一方はグランド側に接続され、他方は回路側に接続され、
   前記一方の前記放電電極の前記対向部の幅が、前記他方の前記放電電極の前記対向部の幅よりも広いことを特徴とする、請求項１乃至６のいずれか一つに記載のＥＳＤ保護デバイス。
8. 一対の前記放電電極のうち、一方はグランド側に接続され、他方は回路側に接続され、
   前記他方の前記放電電極の前記対向部の先端が尖っていることを特徴とする、請求項１乃至７のいずれか一つに記載のＥＳＤ保護デバイス。
9. 前記グランド側に接続される一方の前記放電電極と接続される前記外部電極の電極面積が、前記回路側に接続される他方の前記放電電極と接続される前記外部電極の電極面積よりも大きいことを特徴とする、請求項７又は８に記載のＥＳＤ保護デバイス。
10. 前記セラミック多層基板の複数層が積層された方向にずらして、複数対の前記放電電極が配置されたことを特徴とする、請求項１乃至９のいずれか一つに記載のＥＳＤ保護デバイス。
11. 前記セラミック多層基板は、収縮抑制層と基材層とが交互に積層された無収縮基板であることを特徴とする、請求項１乃至１０のいずれか一つに記載のＥＳＤ保護デバイス。

Images