JPWO2005071723A1 - 半導体装置の製造方法および基板処理装置 - Google Patents

半導体装置の製造方法および基板処理装置 Download PDF

Info

Publication number
JPWO2005071723A1
JPWO2005071723A1 JP2005517272A JP2005517272A JPWO2005071723A1 JP WO2005071723 A1 JPWO2005071723 A1 JP WO2005071723A1 JP 2005517272 A JP2005517272 A JP 2005517272A JP 2005517272 A JP2005517272 A JP 2005517272A JP WO2005071723 A1 JPWO2005071723 A1 JP WO2005071723A1
Authority
JP
Japan
Prior art keywords
film
raw material
substrate
liquid
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005517272A
Other languages
English (en)
Inventor
敦 佐野
敦 佐野
堀井 貞義
貞義 堀井
秀治 板谷
秀治 板谷
浅井 優幸
優幸 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Publication of JPWO2005071723A1 publication Critical patent/JPWO2005071723A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34Nitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • C23C16/45527Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • C23C16/45527Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604Deposition from a gas or vapour
    • H01L21/31645Deposition of Hafnium oxides, e.g. HfO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/318Inorganic layers composed of nitrides
    • H01L21/3185Inorganic layers composed of nitrides of siliconnitrides

Abstract

金属原子とシリコン原子を含む膜中の窒素濃度分布を容易に制御でき、高品質な半導体装置を製造することができる半導体装置の製造方法および基板処理装置を提供する。 基板30上に金属原子とシリコン原子を含む膜を反応室4で成膜するステップと、前記膜に対して窒化処理を行うステップとを有し、前記成膜ステップでは、少なくとも2段階でシリコン濃度を変化させて成膜するようにした。

Description

本発明は、半導体ウェハ等の基板を処理するための基板処理装置および半導体装置(デバイス)の製造方法に関する。
半導体製造工程の1つに基板(シリコンウェハやガラスなどをベースとする微細な電気回路のパターンが形成された被処理基板)の表面に所定の成膜処理を行う工程がある。所定の成膜処理のうちゲート絶縁膜の形成を行う工程では、ゲート絶縁膜の電気的膜厚の薄膜化と共に、シリコン(Si)の酸化膜・酸窒化膜からHigh−k(高誘電率)膜への変更が盛んに検討されている。ZrO、HfOなどのHigh−k膜の形成方法としては、スパッタ法、CVD(Chemical Vapor Deposition)法が研究されているが、段差被覆性等の特性に加え、成膜原料の交換が容易になるなどの利点から、量産時にはCVD法が適用されることが多い。
High−k膜の形成には、CVDの一種であるMOCVD(Metal Organic Chemical Vapor Deposition)が適用される。このMOCVDでは、原料ガスに有機金属原料が用いられる。有機金属原料には各種ありそれぞれに研究されている。HfO、HfSiOなどの原料としては例えば、Hf[OC(CH(Hf−OtBuと略す)、Hf[OC(CHCHOCH(以下、Hf−MMPと略す)、Si[OC(CHCHOCH(以下、Si−MMPと略す)、Hf[O−Si−(CH)](Hf−OSiと略される)などが使用されている。このなかで、例えばHf−MMPやSi−MMPは常圧30℃程度で液相である。このため、これらの液体材料は加熱して蒸気圧により気体に変換して利用されている。CVDについては、MOCVD法の原料の1つであるHf−MMPを用いたものが知られている(例えば、特許文献1参照)。
特開2004−6699号公報
HfO膜のアモルファス状態を維持するためにHfO膜へSiを導入することが行われている。このHfO膜へSiを導入した膜、すなわちHfとSiを含む酸化膜をハフニウムシリケート膜(以下、HfSiO膜と称す)と呼んでいる。HfO膜へSiを導入することで、上部電極にボロンを導入する構造において、ボロンが基板へ突き抜けることを防止するために有効といわれる窒素をHfSiO膜に十分に導入することも可能になる。
従来は、ある任意のHfSiO膜に対して、窒素導入時の条件・方法を制御することにより膜中の窒素分布を制御しようとしていた。特にゲート絶縁膜として適用する場合、下地でありゲートの活性領域であるSiとの界面に窒素が導入されるとトランジスタの特性劣化を引き起こす。窒素(N)自身が電子の通路を妨害し、トランジスタの活性領域における電子の移動を妨げるからである。このため、ハフニウムシリケート膜とSiとの界面への窒素導入を抑制する必要がある。しかし、界面へ窒素を導入しないようにシリケート膜中の窒素濃度を制御することは困難であった。
本発明の目的は、膜中の窒素濃度分布を容易に制御して、高品質な半導体装置(デバイス)を製造することが可能な半導体装置の製造方法および基板処理装置を提供することにある。
本発明者は、金属原子とシリコン原子を含む膜に対して窒素を導入する場合に、金属原子とシリコン原子を含む膜中のシリコン濃度と窒素濃度とに相関があることを見出した。金属原子とシリコン原子を含む膜は、例えば金属酸化膜へシリコンを導入することにより成膜できる。したがって、金属酸化膜へのシリコンの導入制御ができれば、膜中の窒素濃度を制御することが可能になる。しかし、金属酸化膜へのシリコンの導入制御は難しい。本発明者は、金属原子とシリコン原子を含む膜の成膜中に、シリコン濃度を制御し、これにより窒素濃度を制御できるとの知見を得て、本発明を創案するにいたったものである。
第1の発明は、基板上に金属原子とシリコン原子を含む膜を成膜するステップと、前記膜に対して窒化処理を行うステップとを有し、前記成膜ステップでは、少なくとも2段階でシリコン濃度を変化させて成膜することを特徴とする半導体装置の製造方法である。
成膜ステップで少なくとも2段階でシリコン濃度を変化させて成膜すると、窒化処理ステップでシリコン濃度の変化に応じて窒素濃度を少なくとも2段階で変化させることができる。
第2の発明は、第1の発明において、前記成膜ステップでは、深度方向でシリコン濃度が異なる膜を成膜することを特徴とする半導体装置の製造方法である。
膜の深度方向でシリコン濃度が異なる膜を成膜すると、窒素濃度を膜の深度方向で変化させることができる。
第3の発明は、第1の発明において、前記成膜ステップでは、シリコン濃度の異なる2層以上の層からなる膜を成膜することを特徴とする半導体装置の製造方法である。
シリコン濃度の異なる2層以上の層からなる膜を成膜する場合、シリコン濃度の異なる層を複数層形成するだけで良く、各層については深度方向でシリコン濃度を異ならせる必要がなく、一定濃度とすることができるのでシリコン濃度の制御が容易になる。
第4の発明は、第1の発明において、前記成膜ステップでは、前記膜の表面側の方が、基板側よりもシリコン濃度が大きくなるよう成膜することを特徴とする半導体装置の製造方法である。
膜の表面側の方が、基板側よりもシリコン濃度が大きくなるよう成膜すると、窒化処理ステップで、膜の表面側の方が、基板側よりも窒素濃度を大きくできる。
第5の発明は、第1の発明において、前記成膜ステップでは、前記膜の表面側がシリコンリッチとなり、基板側が金属リッチとなるよう成膜することを特徴とする半導体装置の製造方法である。
膜の表面側がシリコンリッチとなり、基板側が金属リッチとなるよう成膜すると、窒化処理ステップで、膜の表面側に窒化シリコン膜を形成でき、基板側に金属シリケート膜を残すことができる。
第6の発明は、第1の発明において、前記成膜ステップでは、金属原子を含む第1原料とシリコン原子を含む第2原料とを用い、各原料を基板に対して間欠的に供給すると共に、各原料の供給流量または供給時間をそれぞれ変化させて成膜することを特徴とする半導体装置の製造方法である。
各原料を基板に対して間欠的に供給すると共に、各原料の供給流量または供給時間をそれぞれ変化させて成膜すると、各原料の供給流量または供給時間に応じてシリコン濃度を深度方向において任意に変化させることができる。
第7の発明は、第1の発明において、前記金属原子とはハフニウムであり、前記膜とはハフニウムシリケート膜であることを特徴とする半導体装置の製造方法である。
金属原子がハフニウムであり、膜がハフニウムシリケート膜であると、ハフニウムシリケート膜中の窒素濃度を少なくとも2段階で変化させることができる。
第8の発明は、第1の発明において、前記窒化処理ステップは、前記成膜ステップを行う反応室と同一の反応室内で行われることを特徴とする半導体装置の製造方法である。
窒化処理ステップが、成膜ステップを行う反応室と同一の反応室内で行われると、生産性良く膜形成ができる。
第9の発明は、第1の発明において、前記窒化処理ステップは、前記成膜ステップを行う反応室と搬送室を介して接続された処理室内で行われることを特徴とする半導体装置の製造方法である。
窒化処理ステップが、成膜ステップを行う反応室と搬送室を介して接続された処理室内で行われると、窒化処理を効率的に行うことができる。
第10の発明は、第1の発明において、前記窒化処理ステップは、RPN処理、MMT窒化処理、またはRTN処理にて行われることを特徴とする半導体装置の製造方法である。
窒化処理ステップが、RPN処理、MMT窒化処理、またはRTN処理にて行われると、窒化処理をより効率的に行うことができる。
第11の発明は、基板上に金属原子とシリコン原子を含む膜を成膜するステップと、前記膜中に窒素を導入するステップとを有し、前記窒素導入ステップで膜中に導入する窒素の濃度を、前記成膜ステップで形成する膜中のシリコン濃度により制御することを特徴とする半導体装置の製造方法である。
窒素導入ステップで膜中に導入する窒素の濃度を、成膜ステップで形成する膜中のシリコン濃度により制御すると、窒素濃度の制御範囲を拡大できる。
第12の発明は、基板を反応室に搬入するステップと、複数種類の液体原料を調合してなる第1原料を気化した第1原料ガスと、複数種類の液体原料を第1原料とは異なる混合比で調合してなる、もしくは、1種類の液体原料からなる第2原料を気化した第2原料ガスとを基板に供給して基板を処理するステップと、
処理後の基板を反応室から搬出するステップと、を有することを特徴とする半導体装置の製造方法である。
基板処理ステップで、複数種類の液体原料を調合するので、液体流量の制御性を容易に確保することができる。したがって、膜中の元素の組成比の制御性を向上できる。
第13の発明は、第12の発明において、基板を処理するステップでは、第1原料または/および第2原料の供給流量をそれぞれ変化させることを特徴とする半導体装置の製造方法である。
成膜中に第1原料または/および第2原料の供給流量をそれぞれ変化させると、膜中の元素の組成比を深度方向において変化させることができる。
第14の発明は、第12の発明において、基板を処理するステップでは、第1原料ガスと第2原料ガスとを基板に対して同時に供給することを特徴とする半導体装置の製造方法である。
第1原料ガスと第2原料ガスとを基板に対して同時に供給すると、一般的なCVD法により堆積膜を形成する成膜方法を用いることができる。
第15の発明は、第12の発明において、基板を処理するステップでは、第1原料ガスと第2原料ガスとを基板に対して交互に供給することを特徴とする半導体装置の製造方法である。
第1原料ガスと第2原料ガスとを基板に対して交互に供給すると、サイクリックなCVD法により堆積膜を形成する成膜方法を用いることができる。
第16の発明は、第12の発明において、基板を処理するステップでは、第1原料ガスと第2原料ガスの供給と、それら原料ガスとは異なる第3原料ガスの供給とを、交互に少なくとも1回以上行うことを特徴とする半導体装置の製造方法である。
第1原料ガスと第2原料ガスの供給と第3原料ガスとの供給とを交互に少なくとも1回以上行うので、膜の改質処理を伴うサイクリックなCVD法による成膜を行うことができる。
第17の発明は、第12の発明において、基板を処理するステップでは、第1原料ガスの供給と、第2原料ガスの供給とを、間にそれら原料ガスとは異なる第3原料ガスの供給を挟んで、交互に少なくとも1回以上行うことを特徴とする半導体装置の製造方法である。
第1原料ガスの供給と、第2原料ガスの供給とを、間にそれら原料ガスとは異なる第3原料ガスの供給を挟んで、交互に少なくとも1回以上行うので、サイクリックなCVD法による成膜を行いつつ膜の改質処理を有効に行うことができる。
第18の発明は、第12の発明において、第1原料を構成する複数種類の液体原料とはハフニウム液体原料とシリコン液体原料であり、第2原料を構成する1種類の液体原料とはハフニウム液体原料またはシリコン液体原料のいずれかであり、処理とはHfシリケート膜の成膜であることを特徴とする半導体装置の製造方法である。
基板の処理がHfシリケート膜の成膜であると、ハフニウムとシリコンからなる膜の組成比の制御性を向上できる。
第19の発明は、第18の発明において、第1原料におけるシリコン液体原料とハフニウム液体原料の混合比(シリコン液体原料/ハフニウム液体原料)を100〜1000とすることを特徴とする半導体装置の製造方法である。
混合比を100〜1000とすると、形成されるハフニウムシリケート膜の組成比(ハフニウム原子数/(ハフニウム+シリコン)原子数)を0.1近傍にすることができる。
第20の発明は、第18の発明において、基板を処理するステップにおいて、第1原料または/および第2原料の供給流量をそれぞれ変化させることにより、基板上に形成されるハフニウムシリケート膜の組成比(ハフニウム原子数/((ハフニウム+シリコン)原子数)を深度方向に0.1〜1.0の範囲で制御することを特徴とする半導体装置の製造方法である。
基板上に形成されるハフニウムシリケート膜の組成比を膜の深度方向に0.1〜1.0の範囲で制御すると、ハフニウムシリケート膜の表面付近はシリコンリッチとし、ハフニウムシリケート膜の基板付近はハフニウムリッチとすることができる。
第21の発明は、第20の発明において、基板を処理するステップにおいて形成したハフニウムシリケート膜を窒化処理するステップを更に有することを特徴とする半導体装置の製造方法である。
ハフニウムシリケート膜を窒化処理するステップを更に有すると、ハフニウムシリケート膜の表面付近は窒素濃度を高く、ハフニウムシリケート膜の基板付近は窒素濃度を低くすることができる。
第22の発明は、基板を処理する反応室と、複数種類の液体原料を調合してなる第1原料を収容する第1タンクと、複数種類の液体原料を第1原料とは異なる混合比で調合してなる、もしくは、1種類の液体原料からなる第2原料を収容する第2タンクと、第1原料の液体流量を制御する第1液体流量制御装置と、第2原料の液体流量を制御する第2液体流量制御装置と、流量制御された第1原料を気化する第1気化器と、流量制御された第2原料を気化する第2気化器と、気化して得た第1原料ガスと第2原料ガスとを反応室に供給する供給口と、を有することを特徴とする基板処理装置である。
複数種類の液体原料を調合してなる第1タンクの第1原料は、第1液体流量制御装置で流量制御されて第1気化器で気化され、供給口から反応室に供給される。複数種類の液体原料を第1原料とは異なる混合比で調合してなる、もしくは、1種類の液体原料からなる第2タンクの第2原料は、第2液体流量制御装置で流量制御されて第2気化器で気化され、供給口から反応室に供給される。
複数種類の液体原料を調合するので、液体流量の制御性を容易に確保することができる。したがって、反応室では、第1原料と第2原料の混合比に応じた組成比をもつ金属シリケート膜を基板上に成膜することができる。
第23の発明は、第22の発明において、基板処理中に、第1液体流量制御装置または/および第2液体流量制御装置の設定値を変化させるよう制御する制御装置を有することを特徴とする基板処理装置である。
基板処理中に、第1原料または/および第2原料の液体流量設定値を変化させるよう制御する制御装置を有すると、金属シリケート膜中の組成比を深度方向において制御することができる。
本発明によれば、膜中のシリコン濃度を変化させることにより、膜中の窒素濃度分布を容易に制御して、高品質な半導体装置(デバイス)を製造することができる。
以下に本発明の実施の形態を図面に基づいて説明する。
第1の実施の形態
以下詳述するが、第1の実施の形態では、CVD法、より具体的にはMOCVD法を使って、アモルファス状態のハフニウムシリケート膜(以下、単にHfSiO膜と略す)を形成する場合について説明する。
図1は実施の形態に係る基板処理装置である枚葉式CVD装置の一例を示す概略図である。
シリコンウェハ等の基板30を処理する反応室4は、基板30を支持する基板支持台としてのサセプタ42を具備している。サセプタ42には基板30を加熱するためのヒータ43が設けられ、反応室壁には反応室壁を加熱するためのヒータ41が埋め込まれている。
反応室4には、金属原子を含む第1原料としてのHf原料を気化したガスを供給するHf原料ガス供給配管17a、シリコン原子を含む第2原料としてのSi原料を気化したガスを供給するSi原料ガス供給配管17b、N等の不活性ガスを供給する不活性ガス供給配管12、リモートプラズマにより活性化した酸素(酸化ガス)を供給する酸化ガス供給配管16が接続されている。Hf原料ガス供給配管17a、Si原料ガス供給配管17bには、それぞれベント配管11a、ベント配管11bが設けられている。また、Hf原料ガス供給配管17a、Si原料ガス供給配管17bには、Hf液体原料、Si液体原料を気化する気化器3a、気化器3bがそれぞれ接続されている。気化器3a、気化器3bにはHf液体原料供給配管13a、Si液体原料供給配管13bがそれぞれ接続され、Hf液体原料供給配管13a、Si液体原料供給配管13bには、液体流量制御装置18a、液体流量制御装置18bがそれぞれ設けられている。また、Hf液体原料供給配管13a、Si液体原料供給配管13bには、Hf液体原料容器1、Si液体原料容器2がそれぞれ接続されている。原料容器1、原料容器2には、容器内のそれぞれの原料を、Hf液体原料供給配管13a、Si液体原料供給配管13bに押し出すための圧送ガスを供給する圧送ガス供給配管15a、圧送ガス供給配管15bがそれぞれ接続されている。このような構成により、原料容器1、原料容器2にN等の圧送ガスを供給すると、それぞれの液体原料が液体原料供給配管13a、13bに押し出され、押し出された液体原料は液体流量制御装置18a、液体流量制御装置18bで流量制御され、流量制御された液体原料は気化器3a、3bで気化され、原料ガス供給配管17a、17bを介して原料ガスとして反応室4内に供給される。酸化ガスはリモートプラズマユニット20を経由して活性化した後、反応室4へ供給することが可能となっている。
また、反応室4には反応室内を排気する排気配管14が接続されており、排気配管14には真空ポンプ等の排気装置5が接続されている。反応室4に導入された各ガスは、排気配管14、排気装置5を経て除害装置(図示せず)などの後段設備へ至ることとなる。なお、図中の配管には、図示しない加熱装置が設けられている。
反応室4には図示しない搬送室がゲートバルブを介して隣接し、搬送室には冷却室やロードロック室が接続されている。搬送室には搬送用機械が具備されており、基板は搬送室から反応室4へ導入されて反応室4で成膜等の処理をした後、搬送室を経て冷却室へと搬送される。
また、制御装置であるコントローラ50は、液体流量制御装置18a、18b、気化器3a、3b、リモートプラズマユニット20、排気装置5、基板加熱用のヒータ43、反応室壁加熱用のヒータ41等の枚葉式CVD装置を構成する各部の動作を制御する。
次に上述した図1のような構成の枚葉式CVD装置を用いて、HfSiO膜を堆積するための手順を示す。ここでは、Hf原料としてHf−MMPを用い、Si原料としてSi−MMPを用い、不活性ガスとして窒素(N)・アルゴン(Ar)、酸化剤として酸素(O)を用いる例について説明する。
なお、以下の説明において、枚葉式CVD装置を構成する各部の動作はコントローラ50により制御される。
基板を搬送用機械により搬送室から反応室4内に搬入する。基板温度を処理温度まで上昇させ、反応室内の圧力を処理圧力となるよう調整する。その後、成膜ステップでは、原料ガス、すなわちHf−MMPを気化したHf原料ガスおよびSi−MMPを気化したSi原料ガスと、リモートプラズマにより活性化した酸素(酸化ガス)とを図2に示すように交互に複数回供給する。これにより、基板上にHfSiO膜が形成される。なお、原料ガス(Hf原料ガス、Si原料ガス)供給と、酸化ガス供給との間に、Nによるパージ(以下、単にNパージという)を行う。すなわち、Hf原料ガスとSi原料ガスの供給→Nパージ→酸化ガスの供給→Nパージ、という手順を1単位(1サイクル)として、これを任意の回数繰り返して所望の膜厚を得る。任意の回数とは、所望の膜厚を1単位の手順で得られる膜厚で割ったもののことである。Hf原料ガスとSi原料ガスは同時に供給しても良いし、各原料ガスを基板に対して間欠的、すなわち別個に供給しても良い。
成膜ステップにおいて原料ガスを供給する際、Hf原料、Si原料を供給してNパージする1単位(サイクル)中の供給比Hf−MMP/(Hf−MMP+Si−MMP)を変更しながら、任意の回数繰り返して所望の膜厚とすれば、図4、図5、図6に示すごとく膜中の深さ方向におけるSi濃度に変化をつけることができる。
これは成膜時において、原料の供給・パージの1単位でのHf原料とSi原料の供給比(モル比)Hf−MMP/(Hf−MMP+Si−MMP)と膜中の組成比Hf/(Hf+Si)に、後述する図3のような関係があるからであり、成膜時のHf原料とSi原料の供給比Hf−MMP/(Hf−MMP+Si−MMP)を制御することで膜中の深さ方向におけるSi濃度を制御できる。
望ましくは、膜の上部側(デバイス形成時のトランジスタ活性領域の反対側)でSi濃度を大きく、膜の下部側(デバイス形成時のトランジスタ活性領域側)でSi濃度を小さくする方が良い。すなわち、HfSiO膜の表面側の方が、基板側よりもSi濃度が大きくなるように、基板側の方がHfSiO膜の表面側よりもHf濃度が大きくなるようにするのが良い。このように、HfSiO膜の表面側の方が基板側よりもSiリッチとなり、基板側の方がHfSiO膜の表面側よりもHfリッチとなるよう成膜する。
ここで、Siリッチとは、組成比x=Hf/(Hf+Si)=0.1〜0.5の範囲をいい、Hfリッチとは、組成比x=Hf/(Hf+Si)=0.6〜0.9の範囲をいう。
上述したように、HfSiO膜の表面側の方が基板側よりもSiリッチとなり、基板側の方がHfSiO膜の表面側よりもHfリッチとなるよう成膜すると、後述する窒化処理により、HfSiO膜表面側のSiリッチな層に多くの窒素を導入し、基板側のHfリッチな層に窒素を導入しないようにすることができることとなる。
なお、図2では、原料ガスを供給した後に、活性化させた酸化ガスを供給する場合を示しているが、酸化ガスを供給した後に、原料ガスを供給する場合もある。リモートプラズマにより活性化させた酸化ガスを先に基板に供給することで堆積膜の特性改善が可能な場合などである。これらの方法は、特開2004−6699号公報などで提供されている、MOCVDによる膜堆積と、リモートプラズマで活性化したガスによる酸化と堆積膜改質を周期的に繰り返す手法を示したものであるが、周期的に繰り返さず、一般的なMOCVD法により堆積膜を形成する方法でも構わない。一般的なMOCVDとは、原料を同時もしくは順々に供給して、繰り返しの手順なく膜を得る方法を指す。なお、リモートプラズマで活性化したガスによる膜の酸化と改質処理をRPO(Remote Plasma Oxidation)処理ともいう。
形成するHfSiO膜は、深度方向でSi濃度の異なる単層としても良い。また、Si濃度の異なるHfSiO膜を複数層形成する(積層)ようにしても良い。この場合、基板側の層の膜厚よりもHfSiO膜表面側の層の膜厚の方が薄くなるようにするのが好ましい。
Hf−MMP(100%)とSi−MMP(100%)とを用いてHf−MMP/(Hf−MMP+Si−MMP)供給比を1/6として成膜すると、HfSiO膜中の組成比Hf/(Hf+Si)は63%であった。Hf−MMP/(Hf−MMP+Si−MMP)供給比を1/100として成膜すると、HfSiO膜中の組成比Hf/(Hf+Si)は16%を実現することができた。
図3にHf−MMP/(Hf−MMP+Si−MMP)供給比とそれにより得られるHfSiO膜中のHf/(Hf+Si)組成比を示す。このときの成膜温度は450℃、圧力は50〜200Paとした。なお、ここでは、供給比および組成比に、モル比率として百分率表現(%)を用いているが、最大値1に対する比率表現を用いる場合もある。
次に、上述のように形成したHfSiO膜に対して窒化処理を行う。このステップでは、例えば膜中にSi濃度を図4のごとく設けたHfSiO膜、すなわち膜表面側の方が基板側よりもSi濃度が大きくなるようにしたHfSiO膜を窒化処理する。これにより、図7中の実線のような窒素濃度分布、すなわち膜表面側の方が基板側よりN濃度が大きくなるような分布をもつHfSiO膜が得られる。これにより、膜表面側でボロンの突き抜けを防止することができ、全体的に熱的耐性を上げることができる。このように、HfSiO膜表面側に多くの窒素を導入し、基板側(基板との界面)には窒素を導入しないようにすることができるのは、窒素は、シリケート膜において、シリコン組成が高いほど多く膜中に導入できることによる。なお、Si濃度が均等なHfSiO膜では図7中の破線のような窒素濃度分布となる。
図4、5、6および図7に示す濃度分布は概略であるが、アニールの工程が追加されるとそれぞれの濃度分布は拡散により形状が変化することが予想される。
ここで窒化処理は抵抗加熱や光源を用いた急速加熱処理(RTA;Rapid Therm al Anneal)に窒素(N)やアンモニア(NH)などの窒素を含むガスを用いる方法、すなわちRTN(Rapid Thermal Nitridation)処理や、リモートプラズマにより活性化させた窒素やアンモニアなどを用いて窒素を導入するRPN(Remoto Plasma Nitridation)処理や、MMT(Modified Magnetron Typed Plasma Source)窒化処理などがあるが、窒化処理の方法によらずにHfSiO膜中のSi濃度分布を反映した窒素濃度分布とすることができる。これにより窒素濃度分布の制御の範囲を広げることができる。
なお、上記実施の形態の成膜ステップにおいて、供給比Hf−MMP/(Hf−MMP+Si−MMP)を変更しながら成膜するには、各原料ガスを間欠的に供給すると共に各原料ガスの供給流量または供給時間をそれぞれ所定サイクル毎に変化させて成膜すれば良い。
例えば、図8に示す成膜シーケンス例では、各原料ガスの供給流量を1サイクル毎に変化させている。なお、ここでは各原料ガスとして、Hf原料ガスと、Hf原料ガスとSi原料ガスを混合した混合原料ガス(Hf原料ガス+Si原料ガス)とを用いている。すなわち、第1原料ガスとしてHf原料ガスを、第2原料ガスとしてSi原料ガスの代わりにHf原料ガスとSi原料ガスの混合ガスを用いている。Hf原料ガスを供給する毎にHf原料ガスの供給流量を減少させ、混合原料ガスを供給する毎に混合原料ガスの供給流量を増加させることにより、各原料ガスの供給流量を変化させている。なお、Hf原料ガス、混合原料ガスを供給後、Nパージにより原料ガスを排気し、排気後、酸化ガスによるRPO(Remote Plasm Oxidation)処理を行い、更にNパージにより酸化ガスを排気するというサイクルを繰り返し、最後にRPN処理している。このように各原料の供給流量を1サイクル毎に変化させることによりSi濃度をHfSiO膜の深度方向に制御することができる。
また、図9に示す成膜シーケンス例では、各原料ガスの供給時間を1サイクル毎に変化させている。Hf原料ガスを供給する毎にHf原料ガスの供給時間を減少させ、混合原料ガスを供給する毎に混合原料ガスの供給時間を増加させている。このように各原料ガスの供給時間を1サイクル毎に変化させることでもSi濃度をHfSiO膜の深度方向に制御することができる。
なお、各原料ガスの供給流量または供給時間は、少なくとも1サイクル毎に変化させればよく複数サイクル毎に変化させるようにしてもよい。
なお、窒化処理は、スループットを考慮すると、HfSiO膜の成膜を行う反応室4と同一の反応室4内で、HfSiO膜の成膜と連続して行うのが好ましい。この場合において、窒化処理をRPN処理にて行う場合、窒化ガスを活性化させるリモートプラズマユニットを、HfSiO膜の酸化と改質のための酸化ガスを活性化させるリモートプラズマユニット20と共用とすることができる。また、窒化処理は、HfSiO膜の成膜を行う反応室4と搬送室を介して接続されたプラズマ処理室あるいは熱処理室内で行うようにしても良い。また、HfSiO膜の成膜において、原料ガスとしては、Hf[N(CとHSi[N(CH、もしくはSi[N(CHの組み合せなどにおいても、同様の効果が期待できる。また、Hf原料とSi原料とが両方とも有機原料でなくても、同様な効果が期待できる。すなわち、有機Hf原料と有機Si原料との組み合せだけでなく、有機Hf原料と無機Si原料との組み合せや、無機Hf原料と有機Si原料との組み合せや、無機Hf原料と無機Si原料との組み合せであっても同様な効果が期待できる。
上述したように本実施の形態によれば、次のような効果がある。
(1)深度方向における組成式Hf/(Hf+Si)の制御性を向上できる。
(2)HfSiO膜中のSi濃度を膜の深度方向で制御するようにしたので、後にHfSiO膜を窒化処理する際、膜中の深度方向に所望の窒素濃度分布を得ることができる。
(3)HfSiO膜中のN濃度を、HfSiO膜中のSi濃度で制御するようにしたので、HfSiO膜中のN濃度分布を容易に制御でき、高品質な半導体装置(デバイス)を製造することができる
(4)Si原料ガス供給系からSi−MMPを導入しないようにもできるので、HfO膜とHfSiO膜とを同一成膜装置で生産性良く形成することができる。
なお、本発明のように窒化処理ステップでHfSiO膜の膜中に窒素を導入し、膜中の深度方向における窒素濃度を、成膜ステップで形成するHfSiO膜の膜中のシリコン濃度により制御するのではなく、HfSiO膜形成後に、HfSiO膜上にCVDやALD(Atomic Layer Deposition)でシリコン窒化膜(以下、単にSiN膜ともいう)を堆積するようにすれば、HfSiO膜とSiとの界面への窒素導入を回避できることとなるが、その場合、SiN膜の成膜時にシラン系ガス等の原料ガスによりHfSiO膜が還元されると絶縁性が悪くなるため良質な絶縁膜が得られなくなる。
第2の実施の形態
ここでは、第1の実施の形態の改善例を具体的に説明する。
上述した第1の実施の形態においては、HfSiO膜中のSi濃度を増大させて組成比Hf/(Hf+Si)の制御範囲を拡大することが要請される。そのためには複数のHf原料およびSi原料の供給方法、特に混合方法が重要になる。
原料の供給方法には、各液体原料をそれぞれ気化させた後、混合して反応室に供給する方法がある。例えば、個々の原料を個別に気化器を経由して気化させた後、反応室内または反応室前室(ミキサ、シャワーヘッドなどガス混合のための部位)で混合した後、または混合せずに直接反応室へ供給させるというものである。
例えば、ミキサで混合する方法は、図10に示すような枚葉式CVD装置が用いられる。液体原料容器としての第一の液体原料タンク101内にHfを含む液体原料を充填し、液体原料容器としての第二の液体原料タンク102にSiを含む液体原料を充填し、それぞれのタンク内に不活性ガス導入配管112から加圧された不活性ガス(He、Nなど)を導入することで各タンク内に圧力をかけて、各タンク内の各原料を第一のバッファタンク203、第二のバッファタンク204へ押し出して収容する。この2つの原料は、それぞれが第一の液体流量制御装置205、第二の液体流量制御装置206で流量制御され、第一の気化器103a、第二の気化器103bで気化されてガスに変換され、ミキサとしてのガス経路制御配管109で混合された後、反応室104へ導入される。
制御装置であるコントローラ50は、液体流量制御装置205、206、気化器103a、103b、ガス経路制御配管109、排気装置105等の枚葉式CVD装置を構成する各部の動作を制御する。
しかしながら、上述したような個々の原料を気化させてから混合して反応室に供給するような原料供給方法により、Hf原料としてHf−MMPを、Si原料としてSi−MMPを供給する場合、Si−MMPは単独では成膜が起こりにくいので、HfSiO膜中のSi濃度を増大させることが難しく、HfSiO膜中の組成比Hf/(Hf+Si)の調整範囲が狭い。
ところが、このSi−MMPにHf−MMPを微量混入させた原料をSi原料として用いると、Si−MMPの反応性を向上させることができ、HfSiO膜中へのSi添加量を制御性良く増やすことが可能となることを本発明者は見出した。
第2の実施の形態は、そのようなSi添加量の制御性を改善したものであって、HfSiO膜中へのSi導入量を高めるために、Hf原料とSi原料とのうち、いずれか一方の原料に他方の原料を微量混在させたものを原料として用いる半導体装置の製造方法である。
より具体的には、第2の実施の形態において、枚葉式CVD装置は、図10に示したものと同じ装置を用いることが可能である。例えば、Hf原料としてHf−MMP(100%)を用い、第一の液体原料タンク101に充填する。第二の液体原料タンク102には、Si原料としてSi−MMPに予めHf−MMPを数%含有した混合原料を充填する。図3に示すように、組成比Hf/(Hf+Si)を10〜50%(0.1〜0.5)に制御するためには、Si−MMP中のHf−MMPの含有量、すなわちHf−MMP/(Hf−MMP+Si−MMP)比は10%未満程度とするのがよく、好ましくは1%未満とするのがよい。Si−MMP中のHf−MMPの含有量を小さくしておくほど、HfSiO膜中の組成比Hf/(Hf+Si)の制御範囲を広くとることができるからである。また、所望の組成比Hf/(Hf+Si)を50%(0.5)以上に制御するためには、Si−MMP中のHf−MMPの含有量は10%程度以上とすればよい。
Hf−MMPを1%混在させたSi−MMPを用い、供給比Hf−MMP/(Hf−MMP+Si−MMP)=1/100とした場合、HfSiO膜の組成比Hf/(Hf+Si)は16%を実現することができた。
このように第2の実施の形態によれば、HfSiO膜の形成において、Si−MMPに10%未満というごく微量のHf−MMPを混在させることで、Si−MMPの反応を促進することができ、組成比Hf/(Hf+Si)を0.1〜0.5の範囲内において制御する場合であっても安定に制御することができる。また、Si−MMPに微量のHf−MMPを混在させることで、HfSiO膜中へのSi導入量を数%から80%以上に高めることができる。また、組成比Hf/(Hf+Si)を0.1〜0.5等のように小さい範囲で制御する場合であっても、Si−MMPへのHf−MMPの混入量を制御するだけでよく、Hf原料の流量制御装置を小流量用に改良変更する等の必要がなく、装置のハードをほとんど変更する必要がない。
なお、上述した実施の形態では、Si原料として予めHf−MMPを微量含有したSi−MMPを用いるようにしたが、Si−MMP(100%)を用いて、反応室もしくは気化器へ至る配管の途中でそれぞれ流量制御しているシステムにおいて、Hf−MMPを微量混合して、Si原料としてまたはHf・Si混合原料として供給しても良い。
第3の実施の形態
ここでは、第1の実施の形態を更に改善した具体例を説明する。
第1の実施の形態では、なお、次のような課題が考えられる。
(1)原料の混合によるパーティクルの発生
例えば、図10のような枚葉式CVD装置で、2つの原料は、それぞれが第一の気化器103a、第二の気化器103bで気化されてガスに変換され、ガス経路制御配管109で混合した後、反応室104へ導入される。ここで、混合すると反応してしまう原料同士を用いることが困難であるという問題がある。仮に、この問題を無視して、2つの原料を上述のように導入して成膜したとしても、パーテクルが発生しやすうえに、シャワー穴25の閉塞、排気配管114を含む排気系の閉塞など装置運用上の多くの問題を発生させることになる。したがって、原料は混合しても上述のような問題が生じないものを選定する必要がある。
(2)供給系の安定性とコスト
第一の原料はHf−MMPであり、第二の原料はSi−MMPとする。反応室104では、所定温度に加熱された基板が設置されており、2つの原料ガスは熱により分解され、基板上にHfSiO膜が堆積される。このとき、形成されたHfSiO膜の組成比x=Hf/(Hf+Si)は、Hf−MMPとSi−MMPの混合比q=(Si−MMP)/(Hf−MMP)で決まる。これを図11に示す。この図11によれば、仮にx=0.1の組成のHfSiO膜を形成したい場合には、q=100〜1000とする必要があることが判る。このような混合比で供給するには、Si−MMPに対するHf−MMPの流量が非常に小さな値となるため、一般的に制御性を確保することが難しくなる。これは、流量が小さいほど流量制御が難しく、流量が小さすぎると液体流量制御装置の精度上の問題(限界)により流量を検出することが困難になることによる。このため原料の供給比の再現性に問題が生じやすい。なお、上述のような微少流量を制御する液体流量制御装置は現状存在せず、既存の流量制御装置を改良・変更を加えて精度を向上させても、非常にコストがかかる上に、効果も少ない。
(3)HfSiO膜中への窒素導入時の問題
Si濃度の低い、すなわちHfリッチなHfSiO膜に対して、窒化処理により窒素を導入しても、Si−N結合よりもHf−N結合の方が多くなり、絶縁性を悪化させてしまう。Si−Nは絶縁性を示すのに対して、Hf−Nは導体の性質を示すからである。したがって、HfSiO膜の表面付近はSiリッチ膜にしておく必要がある。すなわち、組成比Hf/(Hf+Si)を10〜50%(0.1〜0.5)の範囲に制御する必要がある。これを図12、図13を用いて説明する。
図12に示すように、基板30上に形成したHfリッチ(x=Hf/(Hf+Si)=0.6〜0.9)なHfSiO膜31aを窒素処理すると、HfSiO膜31a表面付近に緻密なSi膜ができず、膜全体が容易に窒化されて全体にわたりHf−N結合、Si−N結合を含む膜31bが形成される。したがって、膜の絶縁性が失われる。
また、図13に示すように、基板30上に形成したSiリッチ(x=0.1〜0.5)なHfSiO膜32aを窒素処理すると、HfSiO膜32a表面付近に緻密な窒化膜ができ、膜全体は容易には窒化されにくくなる。結果として、表面付近にはSi膜32bができ、その下方にHfSiO膜32aがそのまま残りやすくなる。緻密なSi膜はバリア性が高く、あらゆるものを通過させない性質をもつためである。結果として、この場合は絶縁性が失われにくいというメリットが生じる。
以上により、HfSiO膜の絶縁性が失われないようにするために、HfSiO膜の表面側の組成比xは0.1〜0.5の範囲で制御する必要があるが、個々の原料を気化させてから混合する方法では、この範囲の制御自体が難しく、十分な結果は得られていない。また、HfSiO上にSiNを堆積しようとする試みもあるが、この場合は、第1の実施形態で述べたようにSiN堆積時に、使用するシラン系ガスにより、HfSiO膜が還元されやすく、HfSiO膜の絶縁性の悪化を防ぐことが難しい。また、SiN膜は高いエネルギーで形成したものでない場合は、緻密性がなくなりバリア性が失われる。したがって、低温で形成したSiN膜は、全く役に立たない可能性が高い。
ところが、第1原料としてHf−MMPとSi−MMPとを調合してなる混合原料を用い、第2原料としてHf−MMPとSi−MMPとを第1原料とは異なる混合比で調合してなる混合原料、もしくはHf−MMPのみからなる原料を用い、これらをそれぞれ気化して基板に対して供給する手法を用いれば、上述した問題点を解消できることを本発明者は見出した。
第3の実施の形態は、そのような調合手法を用いたものであって、基板処理ステップにおいて、複数種類の液体原料を調合してなる第1原料を気化した第1原料ガスと、複数種類の液体原料を第1原料とは異なる混合比で調合してなる、もしくは、1種類の液体原料からなる第2原料を気化した第2原料ガスとを基板に供給して基板を処理するようにしたものである。
まず、本実施の形態においては、図14に示すような枚葉式CVD装置を用いる。この枚葉式CVD装置は、基板を処理する反応室104を備える。反応室104は、図15に示すような構成になっている。反応室104の内部には、基板30を載置するサセプタ42、サセプタ42の下方に設けられ基板30を加熱するヒータ43、多数のシャワー穴25を有するシャワーヘッド26が設けられている。反応室104には、第1原料または/および第2原料を供給する成膜ガス供給配管120、酸化ガスを供給する酸化ガス供給配管116が設けられている。また、反応室104には反応室内を排気する排気配管114が接続されており、排気配管114には真空ポンプ等の排気装置105が接続されている。酸化ガス供給配管116は、成膜ガス供給配管120とともに、シャワーヘッド26に接続されて、活性化された酸化ガスをシャワーヘッド26内に供給して、RPO処理するようになっている。RPO処理は、薄膜に混入した有機物を除去したり、改質したりするために用いるものである。
酸化ガス供給配管116にはRPOを行うリモートプラズマユニット121が接続されている。成膜ガス供給配管120には、ガス経路を制御して第1原料ガスと第2原料ガスを混合することが可能なガス経路制御配管109が接続されている。
ガス経路制御配管109には、後述する第1原料を気化したガスを供給する第1原料ガス供給配管117a、後述する第2原料を気化したガスを供給する第2原料ガス供給配管117b、N等の不活性ガスを供給する不活性ガス供給配管118b、原料ガスを反応室104の排気側の排気配管114にバイパスさせるベント配管119が接続されている。
第1原料ガス供給配管117aには、第1液体原料を気化する第一の気化器103aが接続されており、第一の気化器103aには第1液体原料供給配管106aが接続されている。第1液体原料供給配管106aには、第一の気化器103aに導入される第1液体原料を流量制御する第一の液体流量制御装置205、第1液体原料を充填する第一のバッファタンク203が接続されている。上記第一の気化器103aには、第一の気化器103aに送られる液体原料を希釈化するための希釈ガスを供給する希釈ガス供給配管118aが接続されている。
また、第2原料ガス供給配管117bには、第2液体原料を気化する第二の気化器103bが接続されており、第二の気化器103bには第2液体原料供給配管106bが接続されている。第2液体原料供給配管106bには、第二の気化器103bに導入される第2液体原料を流量制御する第二の液体流量制御装置206、第2液体原料を充填する第二のバッファタンク204が接続されている。上記第二の気化器103bには、第二の気化器103bに送られる液体原料を希釈化するための希釈ガスを供給する希釈ガス供給配管108が不活性ガス供給配管118bから分岐して接続されている。
第一のバッファタンク203には、第1液体原料を供給する第1液体原料供給配管113c、第一のバッファタンク203内の原料を第1液体原料供給配管106aに押し出すための圧送ガスを供給する圧送ガス供給配管107aが接続されている。第二のバッファタンク204には、第2液体原料を供給する第2液体原料供給配管113d、第二のバッファタンク204内の原料を第2液体原料供給配管106bに押し出すための圧送ガスを供給する圧送ガス供給配管107bが接続されている。
第1液体原料供給配管113c、第2液体原料供給配管113dには、Hf液体原料とSi液体原料の2つの液体原料を任意の比率で調合することが可能な共通の調合装置214が接続されている。調合装置214には、調合した液体原料を反応室104の排気側の排気配管114にバイパスさせるベント配管122、調合装置214にHf液体原料を供給するHf液体原料供給配管113a、調合装置214にSi液体原料を供給するSi液体原料供給配管113bが接続されている。
調合装置214に接続されるHf液体原料供給配管113aの上流側、Si液体原料供給配管113bの上流側には、Hf液体原料容器(第一の原料タンク)101、Si液体原料容器(第二の原料タンク)102がそれぞれ接続されている。原料容器101、原料容器102には、容器内のそれぞれの原料を、Hf液体原料供給配管113a、Si液体原料供給配管113bに押し出すための圧送ガスを供給する圧送ガス供給配管115a、圧送ガス供給配管115bがそれぞれ接続されている。
なお、圧送ガス供給配管115a、115b、希釈ガス供給配管118a、不活性ガス供給配管118b、圧送ガス供給配管107a、107bは、共通の不活性ガス導入配管115から分岐されている。
上述した調合装置214の内部は、図16に示すようになっている。Hf液体原料供給配管113aに接続された第一の液体流量制御装置253、Si液体原料供給配管113bに接続された第二の液体流量制御装置254にそれぞれ設定された流量×時間により、第一のバッファタンク203、第二のバッファタンク204への調合原料の充填量、調合比(混合比)が決まる。
原料の調合、充填の仕方は次の通りである。最初に第1液体原料供給配管113c、第2液体原料供給配管113d、ベント配管122に接続された3つのエア弁250、251、252を全て閉として、2つの流量制御装置253、254に所定の設定値をセットする。次に、エア弁252を開いて、流量制御装置253、254により流量制御されたHf液体原料、Si液体原料を排気系のベントライン122より排気配管114へ排気し、各液体原料の流量が安定するのを待つ。各液体原料の流量が安定したら、エア弁252を閉とすると同時にエア弁250、あるいはエア弁251のどちらかを開く。すなわち、調合原料を第一のバッファタンク203へ充填する場合はエア弁250を開き、第二のバッファタンク204へ充填する場合はエア弁251を開とすれば良い。なお、第一のバッファタンク203、第二のバッファタンク204は、調合原料を充填する前に予め真空引きなどの処置を施しておく。これは、バッファタンクをきれいな状態としておくためであり、またバッファタンクを空にするためである。また、図示しないが、それぞれのバッファタンクを洗浄するための洗浄液を流す手段を別途設けても良い。
また、制御装置であるコントローラ50は、調合装置214、液体流量制御装置205、206、気化器103a、103b、ガス経路制御配管109、リモートプラズマユニット121、排気装置105等の枚葉式CVD装置を構成する各部の動作を制御する。なお、以下の説明において、枚葉式CVD装置を構成する各部の動作はコントローラ50により制御される。
上述したような構成により、反応室104内のサセプタ42上に基板30を載置し、ヒータ43によりサセプタ42を介して基板30を加熱する。液体原料タンク101、液体原料タンク102にN等の圧送ガスを供給すると、それぞれの液体原料すなわちHf液体原料、Si液体原料が液体原料供給配管113a、113bに押し出され、押し出された各液体原料は調合装置214で調合され、第1液体原料供給配管113c、第2液体原料供給配管113dを通って第一のバッファタンク203、第二のバッファタンク204にそれぞれ導入される。例えば第一のバッファタンク203には第1の調合比で調合された第1原料が、第二のバッファタンク204には第2の調合比で調合された第2原料が充填される。第一のバッファタンク203、第二のバッファタンク204に圧送ガスを供給すると、それぞれの液体原料、すなわち第1原料、第2原料が第1液体原料供給配管106a、第2液体原料供給配管106bに押し出され、押し出された液体原料はそれぞれ液体流量制御装置205、206により流量制御されて第一の気化器103a、第二の気化器103bに導入されて気化される。第一の気化器103a、第二の気化器103bで気化された各原料ガス、すなわち第1原料ガス、第2原料ガスは、それぞれ原料ガス供給配管117a、117bを通り、ガス経路制御配管109を介して反応室104内に供給される。反応室104内に供給された原料ガスは、シャワーヘッド26のシャワー穴25より基板30上へ導入される。基板30上へ導入された原料ガスは化学反応を起こし、基板30上にある微細な電気回路のパターン上へHfSiO薄膜を均一に形成する。その後Nパージを行い、反応室104内の残留ガスを除去した後、リモートプラズマユニット121により活性化された酸化ガスが酸化ガス供給配管116から反応室104内の基板30上に導入されて、HfSiO膜の改質処理が行われる。その後再びNパージを行い反応室104内の残留ガスを除去する。なお、反応室104に導入された各ガスは、排気配管114、排気装置105を経て除害装置(図示せず)などの後段設備へ至る。
第3の実施の形態が第1の実施の形態と大幅に異なる点は、2つの原料を任意の比率で液体状態で調合する調合装置214を配置している点である。この調合装置214を用いれば、第一のバッファタンク203、第二のバッファタンク204に充填する原料の混合比を任意に変更可能となる。特に、一方の液体原料の供給量が他方の液体原料に対して極めて小さい場合でも液体流量の制御性を確保できる。
このように一方の液体原料の供給量が他方の液体原料に対して極めて小さい場合でも液体流量の制御性を確保できるのは次の理由からである。
既述したように、膜中の組成比x=Hf/(Hf+Si)=0.1のHfSiO膜を形成する場合、混合比q=(Si−MMP)/(Hf−MMP)=100〜1000とする必要があるが、この場合、Si−MMPに対するHf−MMPの供給流量を非常に小さな値とする必要がある。例えば、Si−MMPの供給流量を0.1g/minとする場合、Hf−MMPの供給流量を0.0001〜0.001g/minとする必要がある。このように液体原料の供給流量が小さくなり過ぎると、液体流量制御装置の精度上の問題により、流量を検知できなくなり、流量制御できなくなる。特に、流量が0.05g/min未満での液体原料の流量制御は非常に困難となる。
第3の実施の形態では、このようにSi−MMPに対するHf−MMPの供給流量を極めて小さな値とする必要がある場合であっても、その混合比を確保しつつ液体原料の全体量を増やした状態で調合しており、また、液体原料を流量制御する際も、その混合比を確保しつつ液体流量を十分に制御できる程度の流量(0.05〜0.2g/min)として供給している。例えば、Si−MMP:100〜1000gと、Hf−MMP:1〜10gとを調合し、調合した液体原料の供給流量を0.1〜0.2g/minとしている。これにより、液体原料を微少流量制御する必要がなくなり、液体流量の制御性を容易に確保することができることとなる。
図14のような装置を用いて、第一の原料タンク101にHf−MMP、第二の原料タンク102にSi−MMPを充填し、これらの混合比を変えて、HfSiO膜の組成比xを調べた結果が図11である。ここで重要なポイントは、混合しても反応しない原料を選択する点である。また、相容性のある原料を選択すべきである。このような意味からHf−MMPとSi−MMPは相容性に優れているため適している。図11から、Siリッチとするために組成比xを0.1程度にするためには、混合比q=Si−MMP/Hf−MMPを100〜1000程度、例えば200程度にする必要があることが判る。なお、このときHfSiO膜の形成時の基板温度は350〜550℃、圧力は50〜200Pa、Hf−MMPとSi−MMPのトータルの総流量0.1〜0.3g/minとした。
次に、図14のような構成の枚葉式CVD装置によりHf−MMPとSi−MMPとを用いてHfSiO膜を堆積する手順を説明する。
上述した結果から、第一のバッファタンク203へ第1原料として混合比がSi−MMP/Hf−MMP=200となるように調合された原料を充填し、第二のバッファタンク204には第2原料としてSi−MMP/Hf−MMP=0となるように調合された原料、すなわちHf−MMPだけを充填した。
次に、反応室104へ基板30をセットして、350〜550℃程度に基板30を加熱したのち、第1原料、第2原料をそれぞれ気化して得た第1原料ガス、第2原料ガスを反応室104内の基板30に対して供給して、基板30に対しHfSiO膜の堆積処理を行う。このとき、図17に示されるように、第一のバッファタンク203、第二のバッファタンク204の第1原料、第2原料を、トータルでの供給比Hf−MMP/(Hf−MMP+Si−MMP)が時間の経過とともに変化するように、基板へ供給した。すなわち、第二のバッファタンク204からは第2原料を、基板への相対供給量が1.0から0.0にリニアに変化するように供給し、第一のバッファタンク203からは第1原料を、基板への相対供給量が0.0から1.0にリニアに変化するように供給した。この相対供給量の変化は、制御装置であるコントローラ50により、第一の液体流量制御装置205および第二の液体流量制御装置206の設定値を変化させることにより行った。第1原料および第2原料が実際に基板30に供給された時間帯は、図17の成膜開始〜成膜終了の間である。そして、最後に、形成されたHfSiO膜に対してRPO処理を行った。なお、後述するように堆積処理とRPO処理を交互に行っても良い。
このようにして形成されたHfSiO膜の深度方向の組成分布を図18に示す。膜中の組成分布は、組成比がSiリッチとなっている0.1を示す膜表面から、組成比がHfリッチとなっている略1.0を示すHfSiO膜の終わりとなる下地面までの間、連続的に漸増するカーブを描く。漸増カーブは膜厚途中で変曲点をもち、膜表面から膜厚途中までは下に凸になり、変曲点を経て下地面までは上に凸になって変化している。この図18より、HfSiO膜の深度方向で少なくとも0.1〜0.9の範囲で組成比が制御可能であることが判る。
なお、上述した実施の形態では、第一のバッファタンク203における第1原料の混合比がSi−MMP/Hf−MMP=200、第二のバッファタンク204における第2原料の混合比がSi−MMP/Hf−MMP=0の場合について例示したが、これに限定されない。例えば、第一のバッファタンク203における第1原料の混合比がSi−MMP/Hf−MMP=150、第二のバッファタンク204における第2原料の混合比がSi−MMP/Hf−MMP=0.1としてもよい。また、第一のバッファタンク203における第1原料の混合比がSi−MMP/Hf−MMP=500、第二のバッファタンク204における第2原料の混合比がSi−MMP/Hf−MMP=0.5としてもよい。
また、原料ガスの供給比Hf−MMP/(Hf−MMP+Si−MMP)の変化パターンは、図17に示すものに限定されない。例えば、図19〜図22に示すようなパターンとすることも可能である。図19に示すものは、第二のバッファタンクにおける第2原料および第一のバッファタンクにおける第1原料を、それぞれ段階的に減少制御および増加制御する例を示す。図20に示すものは、第二のバッファタンクにおける第2原料をリニアに減少制御し、第一のバッファタンクにおける第1原料を段階的に増加制御する例を示す。図21に示すものは、図20とは反対に、第二のバッファタンクにおける第2原料を段階的に減少制御し、第一のバッファタンクにおける第1原料をリニヤに増加制御する例を示す。そして、図22に示すものは、第二のバッファタンクにおける第2原料を2次関数的に減少制御し、第一のバッファタンクにおける第1原料を2次関数的に増加制御する例を示す。
また、HfSiO膜の深度方向の組成分布も図18に示すグラフに限定されない。例えば、図23〜図26に示すような組成分布とすることも可能である。図23に示すものは、膜表面から深度方向に向かって下地面までの組成比が自然関数的に増加する例を示す。図24に示すものは、膜表面から膜厚途中までは組成比は0.1を維持するが、膜厚途中から組成比が急激に1.0に近い値まで上昇し、そのまま漸増して下地面では組成比が1.0となる例を示す。図25に示すものは、図24のものを更に極端にしたもので、膜表面から深度方向に向かって下地面の付近までは組成比が0.1を維持し、下地面付近から急激に下地面に向かって組成比が1.0となるように増加している例を示す。図26に示すものは、膜表面付近と下地面付近とは、ともに組成比が0.1であるが、膜厚の中間では深度方向に向かって正規分布を描くようになっており、正規分布の組成比ピークが1.0を示す例を示す。
また、図17〜図22に示す原料供給方法は、2つのバッファタンク203、204に充填した第1原料、第2原料を基板に対して同時に供給しているが、図27に示すように、それぞれのバッファタンク203、204に充填した第1原料、第2原料を交互に(間欠的に)繰り返し供給しても良い。この場合、最初に第二のバッファタンク204から液体原料を供給し、次に第一のバッファタンク203からの液体原料を供給する。第二のバッファタンク204からの混合比Si−MMP/Hf−MMPを0とした液体原料(Hf−MMP)は、成膜開始時に相対供給量を1.0とし、繰り返し供給する毎に、その相対供給量を段階的に減少させていく。第一のバッファタンク203からの混合比Si−MMP/Hf−MMPを200とした液体原料(Hf−MMP+Si−MMP)は、繰り返し供給する毎に、その供給量を段階的に増加させていき、成膜終了時に相対供給量を1.0とする。
図27において、第二のバッファタンク204における第2原料の混合比Si−MMP/Hf−MMPを0とするメリットは次の通りである。第二のバッファタンク204に充填される第2原料の混合比がSi−MMP/Hf−MMP=0であると、第二のバッファタンク204にHf−MMPのみが充填され、成膜開始時に、第二のバッファタンク204からHf−MMPのみが反応室104内に供給される。したがって、成膜初期に基板上にSiを含まないHfOが形成され、基板との界面にSiを含まない膜を形成できる。その結果、HfSiO膜の成膜後に、形成したHfSiO膜に対して窒化処理を行っても、基板との界面が窒化されにくくなる。
なお、図27に示す例では、2種類の液体原料の供給タイミングのみを示しているが、これにNパージ、RPO処理を加えた成膜シーケンスを例示すれば、図28〜図30に示す通りである。図28に示すものは、第二のバッファタンクにおける第2原料供給→第一のバッファタンクにおける第1原料供給→Nパージ→RPO処理→Nパージという手順を1サイクルとしている例である。図29に示すものは、第二のバッファタンクにおける第2原料供給→Nパージ→RPO処理→Nパージ→第一のバッファタンクにおける第1原料供給→Nパージ→RPO処理→Nパージという手順を1サイクルとしている例である。そして、図30に示すものは、第二のバッファタンク204および第一のバッファタンク203から第2原料および第1原料を同時供給するようにして、原料供給→Nパージ→RPO処理→Nパージという手順を1サイクルとしている例である。
更に、このようにして得られたHfSiO膜について、例えばRPN処理により窒化処理を行った。そのときの相対窒素原子数(N濃度分布)を図31に示す。図31より、表面付近はHfSiO膜がSiN膜に変わり、表面付近から深度方向に向かって膜厚中央付近までは相対窒素原子数が2次関数的に減少し、膜厚中央付近で相対窒素原子数が0となり、その0値は下地膜付近まで維持されることから、膜の下方にHfSiO膜を残すことができることが判る(図13参照)。表面付近のSi濃度が高いHfSiO膜を形成することができたため、このような結果が得られるものと推測される。
なお、本実施の形態では、HfSiO膜の成膜後に、RPN処理等により窒化処理を行っているが、図32に示すように、成膜前半ではRPO処理を行い、後半ではRPN処理を行うようにしても良い。すなわち、成膜前半では、第二のバッファタンクにおける第2原料供給→第一のバッファタンクにおける第1原料供給→Nパージ→RPO処理→Nパージを1サイクルとして複数回繰り返し、成膜後半では、第二のバッファタンクにおける第2原料供給→第一のバッファタンクにおける第1原料供給→Nパージ→RPN処理→Nパージを1サイクルとして複数回繰り返すようにしても良い。
上述したように第3の実施の形態によれば、次のような優れた効果がある。
(1)第一のバッファタンクに充填された2種類の液体原料を調合して得たSi−MMPとHf−MMPの混合液体原料を第一の気化器で気化させ、第二のバッファタンクに充填された1種類の液体原料であるHf−MMP原料を第二の気化器で気化し、それぞれ第一の液体流量制御装置と第二の液体流量制御装置の設定量を時間の経過とともに変化させるようにしたので、基板上に形成されたHfSiO膜の組成比Hf/(Hf+Si)を膜の深度方向に0.1〜1.0の範囲で制御できる。
(2)第一のバッファタンクに充填するSi−MMPとHf−MMPの混合比Si−MMP/Hf−MMPを100〜1000とすることで、形成されるHfSiO膜の組成比Hf/(Hf+Si)を膜の深度方向に対して0.1〜1.0の範囲で略リニアに制御できる。
(3)第二のバッファタンクに充填したHf−MMPを原料とするHfO膜の形成と、第一のバッファタンクに充填したSi−MMPとHf−MMPの混合液体を原料とするHfSiO膜の形成と、改質処理のためのRPO処理とを、繰り返して行うことで、膜の改質を行いながらHfSiO膜の組成比Hf/(Hf+Si)を膜の深度方向に対して0.1〜1.0の範囲で任意に制御できる。
(4)HfSiO膜の成膜中に、各液体流量制御装置の流量設定値を変化させ、Si濃度を膜中の深度方向に変化させているので、窒化処理により、膜中にSi濃度に応じたSi−N結合を作ることが可能となり、N濃度を膜中の深度方向に任意変化させることができる。すなわち、HfSiO膜中の窒素濃度分布を深度方向に連続的かつ段階的に制御することができる。
(5)複数のバッファタンクにて異なる比率で調合した複数の調合液体原料のそれぞれを気化したガスを用いて成膜するので、一方の液体原料の供給量が他方に対して極めて小さい場合でも液体流量の制御性を確保できる。
(6)既存の流量制御装置に改良・変更を加えなくとも、組成比Hf/(Hf+Si)の小さい膜を形成できる。HfSiO膜の成膜速度を著しく低下させることもない。
(7)混合しても反応しない原料、および相容性のある原料であるHf−MMPとSi−MMPとを選択しているので、パーティクルの発生を抑えることができる。したがって、シャワー穴の閉塞、排気配管を含む排気系の閉塞などを回避できる。
本発明における第1の実施の形態に係る基板処理装置を示す概略断面図。 第1の実施の形態における成膜シーケンスを示す図。 第1の実施の形態における供給比Hf−MMP/(Hf−MMP+Si−MMP)と膜中の組成比Hf/(Hf+Si)の関係を示す図。 第1の実施の形態におけるHfSiO膜中のSi濃度分布図。 第1の実施の形態におけるHfSiO膜中のSi濃度分布図。 第1の実施の形態におけるHfSiO膜中のSi濃度分布図。 第1の実施の形態におけるHfSiO膜中のN濃度分布図。 第1の実施の形態における各原料ガスの供給流量を変化させた成膜シーケンス図。 第1の実施の形態における各原料ガスの供給時間を変化させ成膜シーケンス図。 第2の実施の形態における枚葉式CVD装置の具体的構成図。 HfSiO膜の組成比xと混合比qとの関係を示すグラフ。 HfリッチなHfSiO膜を窒化処理した説明図。 SiリッチなHfSiO膜を窒化処理した説明図。 第3の実施の形態における枚葉式CVD装置の具体的構成図。 第3の実施の形態における枚葉式CVD装置の反応室の構成図。 第3の実施の形態における調合装置の構成図。 第3の実施の形態において各バッファタンクに充填した各原料の供給チャート。 第3の実施の形態におけるHfSiOの組成比xを示すグラフ。 第3の実施の形態において各バッファタンクに充填した各原料の供給チャート。 第3の実施の形態において各バッファタンクに充填した各原料の供給チャート。 第3の実施の形態において各バッファタンクに充填した各原料の供給チャート。 第3の実施の形態において各バッファタンクに充填した各原料の供給チャート。 第3の実施の形態におけるHfSiOの組成比xを示すグラフ。 第3の実施の形態におけるHfSiOの組成比xを示すグラフ。 第3の実施の形態におけるHfSiOの組成比xを示すグラフ。 第3の実施の形態におけるHfSiOの組成比xを示すグラフ。 第3の実施の形態における各バッファタンクに充填した各原料を交互に供給する場合の供給チャート。 第3の実施の形態における各バッファタンクに充填した各原料を交互に供給する場合の供給チャート。 第3の実施の形態における各バッファタンクに充填した各原料を交互に供給する場合の供給チャート。 第3の実施の形態における各バッファタンクに充填した各原料を交互に供給する場合の供給チャート。 第3の実施の形態におけるHfSiOに表面から窒素導入した場合の窒素濃度分布。 第3の実施の形態における各バッファタンクに充填した各原料を交互に供給する場合のRPN処理を加えた供給チャート。
符号の説明
1 原料容器
2 原料容器
3a 気化器
3b 気化器
4 反応室
5 排気装置
11a ベント配管
11b ベント配管
12 パージ用不活性ガス供給配管
13a Hf液体原料供給配管
13b Si液体原料供給配管
14 排気配管
15a 圧送ガス供給配管
15b 圧送ガス供給配管
16 酸化ガス供給配管
17a Hf原料ガス供給配管
17b Si原料ガス供給配管
18a 液体流量制御装置
18b 液体流量制御装置
121 リモートプラズマユニット

Claims (21)

  1. 基板上に金属原子とシリコン原子を含む膜を成膜するステップと、
    前記膜に対して窒化処理を行うステップとを有し、
    前記成膜ステップでは、少なくとも2段階でシリコン濃度を変化させて成膜することを特徴とする半導体装置の製造方法。
  2. 前記成膜ステップでは、深度方向でシリコン濃度が異なる膜を成膜することを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記成膜ステップでは、シリコン濃度の異なる2層以上の層からなる膜を成膜することを特徴とする請求項1記載の半導体装置の製造方法。
  4. 前記成膜ステップでは、前記膜の表面側の方が、基板側よりもシリコン濃度が大きくなるよう成膜することを特徴とする請求項1記載の半導体装置の製造方法。
  5. 前記成膜ステップでは、前記膜の表面側がシリコンリッチとなり、基板側が金属リッチとなるよう成膜することを特徴とする請求項1記載の半導体装置の製造方法。
  6. 前記成膜ステップでは、金属原子を含む第1原料とシリコン原子を含む第2原料とを用い、各原料を基板に対して間欠的に供給すると共に、各原料の供給流量または供給時間をそれぞれ変化させて成膜することを特徴とする請求項1記載の半導体装置の製造方法。
  7. 前記金属原子とはハフニウムであり、前記膜とはハフニウムシリケート膜であることを特徴とする請求項1記載の半導体装置の製造方法。
  8. 前記窒化処理ステップは、前記成膜ステップを行う反応室と同一の反応室内で行われることを特徴とする請求項1記載の半導体装置の製造方法。
  9. 基板上に金属原子とシリコン原子を含む膜を成膜するステップと、
    前記膜中に窒素を導入するステップとを有し、
    前記窒素導入ステップで膜中に導入する窒素の濃度を、前記成膜ステップで形成する膜中のシリコン濃度により制御することを特徴とする半導体装置の製造方法。
  10. 基板を反応室に搬入するステップと、
    複数種類の液体原料を調合してなる第1原料を気化した第1原料ガスと、複数種類の液体原料を第1原料とは異なる混合比で調合してなる、もしくは、1種類の液体原料からなる第2原料を気化した第2原料ガスとを基板に供給して基板を処理するステップと、
    処理後の基板を反応室から搬出するステップと、
    を有することを特徴とする半導体装置の製造方法。
  11. 基板を処理するステップでは、第1原料または/および第2原料の供給流量をそれぞれ変化させることを特徴とする請求項10記載の半導体装置の製造方法。
  12. 基板を処理するステップでは、第1原料ガスと第2原料ガスとを基板に対して同時に供給することを特徴とする請求項10記載の半導体装置の製造方法。
  13. 基板を処理するステップでは、第1原料ガスと第2原料ガスとを基板に対して交互に供給することを特徴とする請求項10記載の半導体装置の製造方法。
  14. 基板を処理するステップでは、第1原料ガスと第2原料ガスの供給と、それら原料ガスとは異なる第3原料ガスの供給とを、交互に少なくとも1回以上行うことを特徴とする請求項10記載の半導体装置の製造方法。
  15. 基板を処理するステップでは、第1原料ガスの供給と、第2原料ガスの供給とを、間にそれら原料ガスとは異なる第3原料ガスの供給を挟んで、交互に少なくとも1回以上行うことを特徴とする請求項10記載の半導体装置の製造方法。
  16. 第1原料を構成する複数種類の液体原料とはHf液体原料とSi液体原料であり、第2原料を構成する1種類の液体原料とはHf液体原料またはSi液体原料のいずれかであり、処理とはHfシリケート膜の成膜であることを特徴とする請求項10記載の半導体装置の製造方法。
  17. 第1原料におけるSi液体原料とHf液体原料の混合比(Si液体原料/Hf液体原料)を100〜1000とすることを特徴とする請求項16記載の半導体装置の製造方法。
  18. 基板を処理するステップにおいて、第1原料または/および第2原料の供給流量をそれぞれ変化させることにより、基板上に形成されるHfシリケート膜の組成比Hf/(Hf+Si)を深度方向に0.1〜1.0の範囲で制御することを特徴とする請求項16記載の半導体装置の製造方法。
  19. 基板を処理するステップにおいて形成したHfシリケート膜を窒化処理するステップを更に有することを特徴とする請求項18記載の半導体装置の製造方法。
  20. 基板を処理する反応室と、
    複数種類の液体原料を調合してなる第1原料を収容する第1タンクと、
    複数種類の液体原料を第1原料とは異なる混合比で調合してなる、もしくは、1種類の液体原料からなる第2原料を収容する第2タンクと、
    第1原料の液体流量を制御する第1液体流量制御装置と、
    第2原料の液体流量を制御する第2液体流量制御装置と、
    流量制御された第1原料を気化する第1気化器と、
    流量制御された第2原料を気化する第2気化器と、
    気化して得た第1原料ガスと第2原料ガスとを反応室に供給する供給口と、
    を有することを特徴とする基板処理装置。
  21. 基板処理中に、第1液体流量制御装置または/および第2液体流量制御装置の設定値を変化させるよう制御する制御装置を有することを特徴とする請求項20記載の基板処理装置。
JP2005517272A 2004-01-21 2005-01-21 半導体装置の製造方法および基板処理装置 Pending JPWO2005071723A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004012885 2004-01-21
JP2004012885 2004-01-21
PCT/JP2005/000751 WO2005071723A1 (ja) 2004-01-21 2005-01-21 半導体装置の製造方法および基板処理装置

Publications (1)

Publication Number Publication Date
JPWO2005071723A1 true JPWO2005071723A1 (ja) 2007-09-06

Family

ID=34805362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005517272A Pending JPWO2005071723A1 (ja) 2004-01-21 2005-01-21 半導体装置の製造方法および基板処理装置

Country Status (5)

Country Link
US (1) US7531467B2 (ja)
JP (1) JPWO2005071723A1 (ja)
KR (1) KR100848226B1 (ja)
CN (1) CN100447962C (ja)
WO (1) WO2005071723A1 (ja)

Families Citing this family (231)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253125B1 (en) 2004-04-16 2007-08-07 Novellus Systems, Inc. Method to improve mechanical strength of low-k dielectric film using modulated UV exposure
US9659769B1 (en) 2004-10-22 2017-05-23 Novellus Systems, Inc. Tensile dielectric films using UV curing
US7510982B1 (en) 2005-01-31 2009-03-31 Novellus Systems, Inc. Creation of porosity in low-k films by photo-disassociation of imbedded nanoparticles
US8889233B1 (en) 2005-04-26 2014-11-18 Novellus Systems, Inc. Method for reducing stress in porous dielectric films
US8980769B1 (en) 2005-04-26 2015-03-17 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8454750B1 (en) 2005-04-26 2013-06-04 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8137465B1 (en) 2005-04-26 2012-03-20 Novellus Systems, Inc. Single-chamber sequential curing of semiconductor wafers
US8282768B1 (en) 2005-04-26 2012-10-09 Novellus Systems, Inc. Purging of porogen from UV cure chamber
US7851232B2 (en) * 2006-10-30 2010-12-14 Novellus Systems, Inc. UV treatment for carbon-containing low-k dielectric repair in semiconductor processing
US8465991B2 (en) 2006-10-30 2013-06-18 Novellus Systems, Inc. Carbon containing low-k dielectric constant recovery using UV treatment
US10037905B2 (en) 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
US20080145533A1 (en) * 2006-11-29 2008-06-19 Hitachi Kokusai Electric Inc. Substrate processing apparatus and substrate processing method
US8242028B1 (en) 2007-04-03 2012-08-14 Novellus Systems, Inc. UV treatment of etch stop and hard mask films for selectivity and hermeticity enhancement
JP4946718B2 (ja) * 2007-08-11 2012-06-06 東京エレクトロン株式会社 バッファタンク、原料ガスの供給システム及びこれを用いた成膜装置
US8211510B1 (en) 2007-08-31 2012-07-03 Novellus Systems, Inc. Cascaded cure approach to fabricate highly tensile silicon nitride films
US9456925B2 (en) * 2007-09-06 2016-10-04 Alcon Lensx, Inc. Photodisruptive laser treatment of the crystalline lens
US9050623B1 (en) 2008-09-12 2015-06-09 Novellus Systems, Inc. Progressive UV cure
JP5797790B2 (ja) * 2009-09-30 2015-10-21 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5801632B2 (ja) * 2011-07-15 2015-10-28 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
CN103090190B (zh) * 2013-01-31 2014-06-25 北京七星华创电子股份有限公司 一种化学液分配系统
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
JP5971870B2 (ja) * 2013-11-29 2016-08-17 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及び記録媒体
JP5859586B2 (ja) * 2013-12-27 2016-02-10 株式会社日立国際電気 基板処理システム、半導体装置の製造方法および記録媒体
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) * 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
JP7214724B2 (ja) 2017-11-27 2023-01-30 エーエスエム アイピー ホールディング ビー.ブイ. バッチ炉で利用されるウェハカセットを収納するための収納装置
US11639811B2 (en) 2017-11-27 2023-05-02 Asm Ip Holding B.V. Apparatus including a clean mini environment
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
US11482412B2 (en) 2018-01-19 2022-10-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Asm 智慧財產控股公司 沈積方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
CN111699278B (zh) 2018-02-14 2023-05-16 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
TW202344708A (zh) 2018-05-08 2023-11-16 荷蘭商Asm Ip私人控股有限公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
KR20210027265A (ko) 2018-06-27 2021-03-10 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 막 및 구조체
CN112292478A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
US11162174B2 (en) * 2018-09-20 2021-11-02 Taiwan Semiconductor Manufacturing Co, Ltd. Liquid delivery and vaporization apparatus and method
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Asm Ip私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Asm 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TW202104632A (zh) 2019-02-20 2021-02-01 荷蘭商Asm Ip私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
KR102638425B1 (ko) 2019-02-20 2024-02-21 에이에스엠 아이피 홀딩 비.브이. 기판 표면 내에 형성된 오목부를 충진하기 위한 방법 및 장치
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Asm Ip私人控股有限公司 基材處理設備及處理基材之方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー.ブイ. ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー.ブイ. 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Asm Ip私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー.ブイ. 成膜原料混合ガス生成装置及び成膜装置
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Asm Ip控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Asm Ip私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー.ブイ. 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN112992667A (zh) 2019-12-17 2021-06-18 Asm Ip私人控股有限公司 形成氮化钒层的方法和包括氮化钒层的结构
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Asm Ip私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Asm Ip私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Asm Ip控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Asm Ip私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Asm Ip私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210132576A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 함유 층을 형성하는 방법 및 이를 포함하는 구조
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Asm Ip私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Asm Ip私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Asm Ip私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Asm Ip私人控股有限公司 用於沉積鉬層之方法及系統
US11725280B2 (en) 2020-08-26 2023-08-15 Asm Ip Holding B.V. Method for forming metal silicon oxide and metal silicon oxynitride layers
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Asm Ip私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Asm Ip私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Asm Ip私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Asm Ip私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Asm Ip私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242461A (ja) * 1997-02-27 1998-09-11 Sony Corp 半導体装置およびその製造方法
US5958508A (en) * 1997-03-31 1999-09-28 Motorlola, Inc. Process for forming a semiconductor device
US6399208B1 (en) * 1999-10-07 2002-06-04 Advanced Technology Materials Inc. Source reagent composition and method for chemical vapor deposition formation or ZR/HF silicate gate dielectric thin films
JP4427254B2 (ja) * 2001-03-20 2010-03-03 マットソン テクノロジイ インコーポレイテッド 誘電体皮膜を堆積するための方法
JP2002343790A (ja) 2001-05-21 2002-11-29 Nec Corp 金属化合物薄膜の気相堆積方法及び半導体装置の製造方法
US6642131B2 (en) * 2001-06-21 2003-11-04 Matsushita Electric Industrial Co., Ltd. Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
JP4120938B2 (ja) 2001-08-23 2008-07-16 日本電気株式会社 高誘電率絶縁膜を有する半導体装置とその製造方法
JP2003258242A (ja) * 2002-03-07 2003-09-12 Fujitsu Ltd 半導体装置およびその製造方法
JP3975797B2 (ja) 2002-03-25 2007-09-12 株式会社ジェイテクト 半導体レーザ光集光装置
JP2004006699A (ja) 2002-04-25 2004-01-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
US20030232501A1 (en) * 2002-06-14 2003-12-18 Kher Shreyas S. Surface pre-treatment for enhancement of nucleation of high dielectric constant materials
US7112485B2 (en) * 2002-08-28 2006-09-26 Micron Technology, Inc. Systems and methods for forming zirconium and/or hafnium-containing layers
JP4574951B2 (ja) * 2003-02-26 2010-11-04 株式会社東芝 半導体装置及びその製造方法
JP3974547B2 (ja) * 2003-03-31 2007-09-12 株式会社東芝 半導体装置および半導体装置の製造方法
JP2005045166A (ja) 2003-07-25 2005-02-17 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR100848226B1 (ko) 2008-07-24
US7531467B2 (en) 2009-05-12
KR20060095866A (ko) 2006-09-04
CN1879203A (zh) 2006-12-13
WO2005071723A1 (ja) 2005-08-04
CN100447962C (zh) 2008-12-31
US20070042581A1 (en) 2007-02-22

Similar Documents

Publication Publication Date Title
JPWO2005071723A1 (ja) 半導体装置の製造方法および基板処理装置
JP4512098B2 (ja) 半導体装置の製造方法及び基板処理装置
US7795160B2 (en) ALD of metal silicate films
KR101427142B1 (ko) 금속 규산염 막의 원자층 증착
JP4685104B2 (ja) 低温シリコン化合物堆積
US6818517B1 (en) Methods of depositing two or more layers on a substrate in situ
US7294582B2 (en) Low temperature silicon compound deposition
JP5048476B2 (ja) 絶縁膜または金属膜を形成する方法
KR101149383B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
US20030040196A1 (en) Method of forming insulation layer in semiconductor devices for controlling the composition and the doping concentration
JP2007516599A (ja) ゲルマニウム上の堆積前の表面調製
WO2003089683A1 (en) Apparatus and method for depositing thin film on wafer using remote plasma
JP4502189B2 (ja) 薄膜の形成方法および半導体装置の製造方法
JP4356943B2 (ja) 基板処理装置及び半導体装置の製造方法
TWI671422B (zh) 薄膜之形成方法
JP2004296820A (ja) 半導体装置の製造方法及び基板処理装置
TWI235422B (en) Manufacturing method for semiconductor device
KR20130030739A (ko) 복합막을 위한 나노층 퇴적 공정
JP2006093240A (ja) 成膜方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080814