JPWO2003054937A1 - 窒化物系半導体基板の製造方法および窒化物系半導体装置の製造方法 - Google Patents

窒化物系半導体基板の製造方法および窒化物系半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2003054937A1
JPWO2003054937A1 JP2003555565A JP2003555565A JPWO2003054937A1 JP WO2003054937 A1 JPWO2003054937 A1 JP WO2003054937A1 JP 2003555565 A JP2003555565 A JP 2003555565A JP 2003555565 A JP2003555565 A JP 2003555565A JP WO2003054937 A1 JPWO2003054937 A1 JP WO2003054937A1
Authority
JP
Japan
Prior art keywords
layer
nitride
gan
based semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003555565A
Other languages
English (en)
Other versions
JP4284188B2 (ja
Inventor
古屋　博之
博之 古屋
横川　俊哉
俊哉 横川
石橋　明彦
明彦 石橋
長谷川　義晃
義晃 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2003054937A1 publication Critical patent/JPWO2003054937A1/ja
Application granted granted Critical
Publication of JP4284188B2 publication Critical patent/JP4284188B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320225—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

サファイア基体（７０１）上に、ＧａＮ層（７０２）および基板分離層（７０３）を順次堆積し、これらのＧａＮ層（７０２）および基板分離層（７０３）は複数のリッジストライプ（７０２ａ）およびリセス部（７０２ｂ）を有するように加工する。次に、リッジストライプ（７０２ａ）の頂上に露出した基板分離層（７０３）のＣ面（７０３ｃ）を種結晶としてＧａＮ系半導体層（７０６）を成長させる。そして、レーザ光（８０２）を基板分離層（７０３）のＣ面（７０３ｃ）に照射して基板分離層（７０３）を除去することにより、サファイア基体（７０１）とＧａＮ系半導体層（７０６）とを分離する。

Description

〔技術分野〕
本発明は、光情報処理分野および無線通信分野などでの応用が期待されている窒化物系半導体レーザなどに用いられる窒化物系半導体基板の製造方法および窒化物系半導体装置の製造方法に関する。
〔技術背景〕
Ｖ族元素に窒素（Ｎ）を有する窒化物系半導体は、そのバンドギャップの大きさから、短波長発光素子および高出力半導体回路の材料として有望視されている。特に窒化ガリウム系化合物半導体（ＧａＮ系半導体：ＡｌｘＧａｙＩｎｚＮ（０≦ｘ、ｙ、ｚ≦１、ｘ＋ｙ＋ｚ＝１））は盛んに研究が行われ、青色発光ダイオード（ＬＥＤ）、緑色ＬＥＤが実用化されている。また、光ディスク装置の大容量化のために、４００ｎｍ帯に発振波長を有する半導体レーザが注目され現在では実用レベルに達しつつある。
第１図は従来のＧａＮ系半導体レーザの構造を概略的に示す断面図である。第１図に示すように、サファイア基体１７０１上には、ＧａＮバッファ層１７０２、ｎ−ＧａＮ層１７０３、ｎ−ＡｌＧａＮクラッド層１７０４、ｎ−ＧａＮ光ガイド層１７０５、Ｇａ１−ｘＩｎｘＮ／Ｇａ１−ｙＩｎｙＮ（０＜ｙ＜ｘ＜１）からなる多重量子井戸（ＭＱＷ）活性層１７０６、ｐ−ＧａＮ光ガイド層１７０７、ｐ−ＡｌＧａＮクラッド層１７０８、ｐ−ＧａＮコンタクト層１７０９が有機金属気相成長（ＭＯＶＰＥ：Ｍｅｔａｌｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法により結晶成長して堆積している。そして、ｐ−ＧａＮコンタクト層１７０９上に３μｍ程度の幅のリッジストライプが形成され、その両側はＳｉＯ２１７１１などの絶縁膜によって埋め込まれている。リッジストライプおよびＳｉＯ２１７１１上に例えばＮｉ／Ａｕからなるｐ電極１７１０が、また一部をｎ−ＧａＮ層１７０３が露出するまでエッチングした表面に例えばＴｉ／Ａｌからなるｎ電極１７１２がそれぞれ形成されている。
以上のように構成された半導体レーザにおいてｎ電極１７１２を接地し、ｐ電極１７１０に順方向の電圧を印加すると、ＭＱＷ活性層１７０６に向かってｐ電極１７１０側からホールが、またｎ電極１７１２側から電子がそれぞれ注入される。その結果、ＭＱＷ活性層１７０６内で光学利得が生じ、発振波長４００ｎｍ帯のレーザ発振を起こす。ここでＭＱＷ活性層１７０６の材料であるＧａ１−ｘＩｎｘＮ／Ｇａ１−ｙＩｎｙＮ薄膜の組成および膜厚によって発振波長は変化する。現在では、室温以上での連続発振が実現されている。また、これらの技術を応用した高出力半導体回路の研究も行われており、無線通信用半導体素子などの分野で実現が期待されている。
ＧａＮ系結品を成長させるための基板としては、サファイア、ＳｉＣ（シリコン・カーボン）、またはＳｉ（シリコン）などが用いられるが、いずれの基板もＧａＮと格子整合しないため、結晶成長が困難となる。このため、転位（刃状転位、らせん転位、混合転位）が多く、例えばサファイア基体またはＳｉＣ基板を用いた場合では、約１×１０９ｃｍ−２の転位が存在する。その結果、半導体レーザの閾値電流の増大および信頼性の低下を引き起こしている。
公知文献である第１の論文「ｊｏｕｒｎａｌ ｏｆ Ｍａｔｅｒｉａｌ Ｒｅｓｅｒａｃｈ，Ｖｏｌ．１４（１９９９）ｐｐ．２７１６−２７３１」では、転位密度低減の方法として選択横方向成長（ＥＬＯＧ：Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒ Ｇｒｏｗｔｈ）が提案されている。これは格子不整合が大きな系において、貫通転位を低減させる方法として有効である。
第２図は、ＥＬＯＧによって形成したＧａＮ結晶の構造を模式的に示した断面図である。サファイア基体１８０１上にはＭＯＶＰＥ法などによりＧａＮ結晶１８０２を形成されている。このＧａＮ結晶１８０２の上にＳｉＯ２１８０３がＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などによって形成されている。このＳｉＯ２１８０３は、フォトリソグラフィーおよびエッチングによってストライプ状に加工されている。ＧａＮ結晶１８０２の露出した部分を種結晶として選択成長によりＧａＮ系半導体層１８０４が堆積されている。成長方法としては、ＭＯＶＰＥ法またはハイドライド気相成長法（ＨＶＰＥ法）が用いられる。前述した種結晶の上部には約１×１０９ｃｍ−２と転位の多い領域１８０６が存在するが、横方向成長した領域１８０５は転位密度が１×１０７ｃｍ−２程度まで低減できている。そして、この転位の少ない領域１８０５の上部に活性領域を形成することで信頼性を向上させようとしている。なお、第２図中のその他の構成については、第１図に示した従来の半導体レーザの場合と同様であるので、同一符号を付して説明を省略する。
一方、最近になって、ＧａＮ基板を作製する研究が盛んになっている。
公知文献である第２の論文「Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．３７（１９９８）ｐｐ．Ｌ３０９−Ｌ３１２」には、サファイア基体上に成長したＧａＮ系半導体層においてサファイア基体を研磨で削除することによりＧａＮ基板を得る方法が示されている。また、第３の論文「Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．３８（１９９９）ｐｐ．Ｌ２１７−Ｌ２１９」には、Ｎｄ：ＹＡＧレーザの第３高調波（波長３５５ｎｍ）を利用したレーザ光を照射することにより、サファイア基体付近でＧａＮ系半導体層を分離（リフトオフ）する方法が示されている。このようにレーザ光を照射することによってＧａＮ系半導体層を分離することができるのは、サファイア基体付近のＧａＮ系半導体層が低品質でキャリア濃度が高いことが原因であるとされている。
なお、関連技術として、特開平１１−１９１６５７号公報には窒化物半導体の成長方法が、特開２００１−９３８３７号公報には半導体薄膜構造とその作製法がそれぞれ開示されている。
しかしながら、前述した第２、第３の論文で示されている方法では、サファイアとＧａＮとの熱膨張係数差により、サファイア基体からＧａＮ系半導体層を分離する際にＧａＮ系半導体層にクラックが多数発生するため、２インチウエハーレベルの大面積ＧａＮ基板を得ることができない。また、これらの方法では、サファイア基体とＧａＮ系半導体層との分離の制御が容易ではないという問題がある。
また、サファイア基体の格子定数とその上に成長させたＧａＮ系半導体層の格子定数との差が大きいために、サファイア基体の上にＧａＮ系半導体層が積層されている半導体装置においては、ＧａＮ系半導体層側に応力がかかる構造となっている。そのため、電気的特性が低下し、しかも歩留まりおよび生産性などの信頼性も低下する。したがって、サファイア基体とＧａＮ系半導体層とを分離して、ＧａＮ系半導体基板上に素子を形成することが必要となっている。
本発明はこのような事情に鑑みてなされており、その目的は、サファイア基体とＧａＮ系半導体層との分離の制御性に優れた窒化物系半導体基板の製造方法を提供することにある。
〔発明の開示〕
前述した目的を達成するために、本発明に係る窒化物系半導体基板の製造方法は、基体上に第１の窒化物系半導体層を堆積させる工程と、前記第１の窒化物系半導体層をリッジ部およびリセス部を有する形状に加工する工程と、前記リッジ部の側面および前記リセス部の底面を非晶質絶縁膜で被覆する工程と、前記第１の窒化物系半導体層の前記非晶質絶縁膜で被覆されていない領域を種結晶として第２の窒化物系半導体層を成長させる工程と、前記種結晶とされた領域にレーザ光を照射することにより、前記リッジ部と前記第２の窒化物系半導体層とを分離させる工程とを有する。
また、前記発明に係る窒化物系半導体基板の製造方法において、前記分離させる工程の前に、前記第１および前記第２の窒化物系半導体層が堆積された前記基体に対して熱アニールを施す工程を有することが好ましい。
また、前記発明に係る窒化物系半導体基板の製造方法において、前記レーザ光の波長が１９０ｎｍ以上５５０ｎｍ以下であることが好ましい。
また、前記発明に係る窒化物系半導体基板の製造方法において、前記リッジ部はリッジストライプであり、そのストライプの方向は窒化物の＜１―１００＞方向であることが好ましい。
また、本発明に係る窒化物系半導体装置の製造方法は、基体上に第１の窒化物系半導体層を堆積させる工程と、前記第１の窒化物系半導体層をリッジ部およびリセス部を有する形状に加工する工程と、前記リッジ部の側面および前記リセス部の底面を非晶質絶縁膜で被覆する工程と、前記第１の窒化物系半導体層の前記非晶質絶縁膜で被覆されていない領域を種結晶として第２の窒化物系半導体層を成長させる工程と、前記第２の窒化物系半導体層の上に、活性層を導電型の異なる半導体層で挟んだ活性層構造を含む層を堆積させる工程と、前記種結晶とされた領域にレーザ光を照射することにより、前記リッジ部と前記第２の窒化物系半導体層とを分離させる工程とを有する。
また、本発明に係る窒化物系半導体基板の製造方法は、基体上に第１の窒化物系半導体層を堆積させる工程と、前記第１の窒化物系半導体層の上に第２の窒化物系半導体層を堆積させる工程と、前記第１および前記第２の窒化物系半導体層をリッジ部およびリセス部を有する形状に加工する工程と、前記リッジ部の側面および前記リセス部の底面を非晶質絶縁膜で被覆する工程と、前記第２の窒化物系半導体層の前記非晶質絶縁膜で被覆されていない領域を種結晶として第３の窒化物系半導体層を成長させる工程と、前記種結晶とされた領域にレーザ光を照射することにより、前記リッジ部と前記第２の窒化物系半導体層とを分離させる工程とを有する。
また、前記発明に係る窒化物系半導体基板の製造方法において、前記分離させる工程の前に、前記第３の窒化物系半導体層の上に、活性層を導電型の異なる半導体層で挟んだ活性層構造を含む層を堆積させる工程を有することが好ましい。
また、前記発明に係る窒化物系半導体基板の製造方法において、前記分離させる工程の前に、前記第１、前記第２および前記第３の窒化物系半導体層が堆積された前記基板に対して熱アニールを施す工程を有することが好ましい。
また、前記発明に係る窒化物系半導体基板の製造方法において、前記リッジ部はリッジストライプであり、そのストライプの方向は窒化物の＜１―１００＞方向であることが好ましい。
また、前記発明に係る窒化物系半導体基板の製造方法において、前記レーザ光の波長が１９０ｎｍ以上５５０ｎｍ以下であることが好ましい。
また、前記発明に係る窒化物系半導体基板の製造方法において、前記第２の窒化物系半導体層は、３元以上であってＩＩＩ−Ｖ族の半導体化合物からなることが好ましい。
また、前記発明に係る窒化物系半導体基板の製造方法において、前記第２の窒化物系半導体層のバンドギャップは、前記第３の窒化物系半導体層のバンドギャップよりも小さいことが好ましい。
また、前記発明に係る窒化物系半導体基板の製造方法において、前記第２の窒化物系半導体層は、少なくともＡｓを含んでいることが好ましい。
また、前記発明に係る窒化物系半導体基板の製造方法において、前記第２の窒化物系半導体層は、少なくともＩｎを含んでいることが好ましい。
また、前記発明に係る窒化物系半導体基板の製造方法において、前記第２の窒化物系半導体層は、少なくともＰを含んでいることが好ましい。
また、本発明に係る窒化物系半導体装置の製造方法は、基体上に第１の窒化物系半導体層を堆積させる工程と、前記第１の窒化物系半導体層の上に第２の窒化物系半導体層を堆積させる工程と、前記第１および前記第２の窒化物系半導体層をリッジ部およびリセス部を有する形状に加工する工程と、前記リッジ部の側面および前記リセス部の底面を非晶質絶縁膜で被覆する工程と、前記第２の窒化物系半導体層の前記非晶質絶縁膜で被覆されていない領域を種結晶として第３の窒化物系半導体層を成長させる工程と、前記第３の窒化物系半導体層の上に、活性層を導電型の異なる半導体層で挟んだ活性層構造を含む層を堆積させる工程と、前記種結晶とされた領域にレーザ光を照射することにより、前記リッジ部と前記第２の窒化物系半導体層とを分離させる工程とを有する。
本発明の前記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
〔発明を実施するための最良の形態〕
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。なお、以下では窒化物系半導体層の成長方法としてＭＯＶＰＥ法を例示するが、その他にも、ＨＶＰＥ法、ＣＶＤ法など、窒化物系半導体層を成長させるためにこれまで提案されているすべての方法を利用することが可能である。また、各図面においては誇張して示す場合があるので、図面中の寸法は実際の場合と必ずしも一致していない。
（実施の形態１）
第３図（ａ）は実施の形態１に係る製造方法によって製造されたＧａＮ系半導体基板の構成を示す断面図であり、第３図（ｂ）はその製造工程においてＧａＮ系半導体基板と分離された基板の構成を示す断面図である。また、第４図（ａ）から第４図（ｄ）は、本実施の形態に係る製造方法の工程を示す断面図である。
第３図（ａ）において、符号３０５はＧａＮ系半導体基板を示している。また、第３図（ｂ）において、符号３０１はサファイア基体を示しており、このサファイア基体３０１上にはＧａＮ層３０２が形成されている。ＧａＮ層３０２は複数のリッジストライプ３０２ａおよびリセス部３０２ｂを有するように加工されており、そのリッジストライプ３０２ａの側面およびリセス部３０２ｂの底面には非晶質絶縁膜であるＳｉＮｘ層３０３が形成されている。後述するように、第３図（ａ）に示すＧａＮ系半導体基板３０５は、第３図（ｂ）に示すサファイア基体３０１などと分離されることによって製造される。
次に、本実施の形態に係る製造方法の詳細について説明する。
まず、サファイア基体３０１の表面を酸溶液により洗浄する。その後、洗浄したサファイア基体３０１をＭＯＶＰＥ装置の反応炉内のサセプタに保持し、反応炉を真空排気する。続いて、反応炉内を圧力が約４０ｋＰａの水素雰囲気とし、温度を約１１００℃まで昇温してサファイア基体３０１を加熱し、表面のサーマルクリーニングを約１０分間実施する。
次に反応炉を約５００℃まで降温した後、サファイア基体３０１上に、供給量が２５ｍｍｏｌ／ｍｉｎのトリメチルガリウム（ＴＭＧ）、供給量が７．５Ｌ／ｍｉｎのアンモニア（ＮＨ３）ガス、およびキャリアガスとしての水素を同時に供給する。これにより、厚さが２０ｎｍのＧａＮよりなる低温バッファ層を成長させる。
その後、１０２０℃まで昇温させ、ＴＭＧとＮＨ３とを供給することにより、ＧａＮ層３０２を堆積する（第４図（ａ））。このとき、その表面はＣ面になっている。
次に、フォトリソグラフィー技術、ドライエッチング技術を用いてＧａＮ層３０２をリセス状（凹状）に加工し、周期的なリッジストライプを形成する。そして、ＥＣＲスパッタなどの絶縁膜堆積技術を用いて、リッジストライプ３０２ａの側面およびリセス部３０２ｂの底面に非晶質絶縁膜であるＳｉＮｘ層３０３（厚さ１０ｎｍ）を堆積する（第４図（ｂ））。
このときＧａＮ層３０２に形成されたリッジストライプ３０２ａの周期Ｆは１６μｍであり、その幅Ｔは４μｍである。なお、本実施の形態ではこのようにリッジストライプ３０２ａの周期Ｆを１６μｍとし、その幅Ｔを４μｍとしているが、この値に限られるわけではない。ここでリッジストライプ３０２ａの周期Ｆが大きすぎると後述するエアギャップを良好な形状で得ることができなくなる。一方、その周期Ｆが小さすぎると転位の低減効果が少なくなる。したがって、リッジストライプ３０２ａの周期Ｆは５μｍから１００μｍ程度が好ましく、１０μｍから５０μｍ程度がより好ましい。また、リッジストライプ３０２ａの幅Ｔも広すぎた場合には転位の低減効果が少なくなり、狭すぎると後述する種結晶としての領域が小さくなるためＧａＮ系半導体層の結晶性が低くなる。そのため、リッジストライプ３０２ａの幅Ｔは１μｍから１０μｍ程度が好ましく、２μｍから８μｍ程度がより好ましい。
ＧａＮ層３０２に形成されたリッジストライプ３０２ａのストライプの方向は、ＧａＮの＜１―１００＞方向である。これは、後述するようにして得られるＧａＮ系半導体基板を半導体レーザに用いる場合に、共振器の長手方向とストライプの方向とが一致するため好ましいから
Figure 2003054937
ており、本明細書および請求の範囲においては同様に表記することにする。
リッジストライプ３０２ａの頂上に露出したＧａＮ層３０２のＣ面（第４図（ｂ）中の拡大図における符号３０２ｃで示した領域）を種結晶として、ＧａＮ系半導体層３０５を順次結晶成長させて堆積する（第４図（ｃ））。これにより、ＳｉＮｘ層３０３とＧａＮ系半導体層３０５との間にはエアギャップ３０４が形成される。このように、本実施の形態においては、領域３０２Ｃ上のみで結晶成長させ、他の領域上、例えばリッジストライプ３０２ａ上またはリセス部３０２ｂ上では結晶成長させない。なお、ＧａＮ系半導体層３０５はエアギャップ３０４の中央部付近で合体し合体部４０１を形成している。
その後、サファイア基体３０１の裏面よりＧａＮ系半導体層３０５の種結晶となっているＧａＮ層３０２中の領域３０２ｃの全部または一部に紫外レーザ光４０２（Ｎｄ：ＹＡＧレーザ第３高調波（波長３５５ｎｍ））を照射する。これにより、領域３０２ｃが光化学的に劣化する。その結果、サファイア基体３０１とＧａＮ系半導体層３０５とが分離される。
このようにして第１図（ａ）に示されるＧａＮ系半導体層３０５、すなわちＧａＮ系半導体基板３０５を製造することができる。
ところで、前述したように、サファイア基体３０１とＧａＮ系半導体層３０５とをレーザを用いて分離する工程の前段階として、結晶成長後の基板を開管石英管に搬送し、窒素雰囲気中にて約１０００℃で６時間程度の熱アニールを施す工程を行うことにより、当該分離する工程を効果的に実施することができる。この場合、ＧａＮ層３０２からの窒素原子抜け等のダメージを考慮すると、アニール温度は１２００℃までが望ましい。
また、サファイア基体３０１とＧａＮ系半導体層３０５とをレーザを用いて分離する工程において、レーザ光の波長は１５０ｎｍから４００ｎｍの範囲であることが望ましい。さらに、照射するレーザビームのフォーカス位置はビームウエストがＧａＮ系半導体層３０５の種結晶付近となっているＧａＮ層１０２の領域とし、その領域でレーザ光のエネルギー密度を急激に大きくして行う方が望ましい。
また、レーザビームの走査方法としては主に、（１）ガルバノミラーとｆ−θレンズとの組み合わせ、（２）ポリゴンミラーとｆ−θレンズとの組み合わせ、（３）ｘ−ｙステージによる移動の３つの方法が考えられる。ビームのフォーカス位置を正確に保持するためには、（３）のｘ−ｙステージを移動する方法で走査することが望ましい。ここで、走査する方向はストライプの方向、すなわちＧａＮの＜１−１００＞方向であることが望ましい。
本実施の形態の場合、サファイア基体３０１とＧａＮ系半導体層３０５とを分離する工程において、ＧａＮ層３０２に形成されたリッジストライプ３０２ａの側面およびリセス部３０２ｂの底面、ならびに再成長結晶で囲まれたエアギャップ部分が存在するため、再成長したＧａＮ系半導体層が基板に癒着することがほとんどない。そのため、従来技術と比べてサファイア基体とＧａＮ系半導体層とを容易に分離することでき、分離後のＧａＮ系半導体層（すなわち、ＧａＮ系半導体基板）の品質も高い。
この品質、すなわち結晶性について、以下、説明する。ＧａＮ層３０２に含まれる結晶欠陥は、ＧａＮ層３０２上に新たな半導体層を成長させた際に、真上方向に成長する。このため、リッジストライプ３０２ａの直上に位置するＧａＮ系半導体基板３０５の領域は、転位密度（結晶欠陥の頻度）が約１×１０９ｃｍ−２程度の高転位密度領域となっている。一方、リセス部３０２ｂの直上に位置するＧａＮ系半導体基板３０５の領域は、転位密度が約１×１０７ｃｍ−２程度の低転位密度領域となっている。活性層においては転位密度が低いことが望まれるため、このＧａＮ系半導体基板３０５上に半導体層を成長させて半導体レーザ素子を得る際には、活性層と低転位密度領域とが重なり合う、すなわち、低転位密度領域の直上に活性層が位置することが望ましい。このことは、後述する実施の形態においても同様である。
なお、本実施の形態では、ＧａＮ層３０２に周期的なリッジストライプを設けているが、これに代わって周期的な格子上のリッジを設けた場合でも同様の効果が得られる。
もちろん、これらの発明は以上の例に限定されるわけではなく、細部については様々な態様が可能であることは言うまでもない。
（実施の形態２）
本発明の実施の形態２では、ＧａＮ系半導体層の上に活性層構造が形成されている半導体レーザの製造方法を示す。
第５図（ａ）は本実施の形態に係る製造方法によって製造された半導体レーザの構成を示す断面図であり、第５図（ｂ）はその製造工程において半導体レーザと分離された基板の構成を示す断面図である。また、第６図（ａ）から第６図（ｅ）は、本実施の形態に係る製造方法の工程を示す断面図である。
第５図（ａ）において、符号１０５はＧａＮ系半導体基板を示している。このＧａＮ系半導体基板１０５の上には、ｎ−Ａｌ０．１Ｇａ０．９Ｎ／ｎ−ＧａＮ超格子コンタクト層１０６、ｎ−Ａｌ０．０３ＧａＮ０．９７Ｎクラッド層１０７が堆積されている。ｎ−Ａｌ０．０３ＧａＮ０．９７Ｎクラッド層１０７は周期的なリッジストライプ１０２ａおよびリセス部１０２ｂを有するように加工されている。このリッジストライプ１０２ａおよびリセス部１０２ｂのうちの一部のリッジストライプ１０２ａの側面およびリセス部１０２ｂの底面にはＳｉＮｘ層１０８が形成されている。また、それらのリッジストライプ１０２ａの表面上には、その表面を種結晶として成長されたｎ−ＧａＮ光ガイド層１１０、多重量子井戸（ＭＱＷ）活性層１１１、ｐ−ＧａＮ光ガイド層１１２、ｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層１１３が堆積されている。
ｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層１１３の上には、リッジ状に加工されたｐ−ＧａＮ層１１４およびｐ電極１１５が形成されている。またリッジ状のｐ−ＧａＮ層１１４およびｐ電極１１５が形成されていないｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層１１３の領域には、絶縁膜１１６が形成されている。また、ｐ電極１１５および絶縁膜１１６上に配線電極１１８が形成されている。
また、ｎ−Ａｌ０．０３Ｇａ０．９７Ｎクラッド層１０７に形成されているリッジストライプおよびリセス部のうちの一部のリッジストライプの側面およびリセス部の底面には絶縁膜１１６が形成されている。そして、そのうちの１つのリッジストライプの上にはｎ電極１１７が、そのｎ電極１１７および絶縁膜１１６の上には配線電極１１９がそれぞれ形成されている。
また、第５図（ｂ）において、符号１０１はサファイア基体を示しており、このサファイア基体１０１上にはＧａＮ層１０２が形成されている。ＧａＮ層１０２は複数のリッジストライプ１０２ａおよびリセス部１０２ｂを有するように加工されており、そのリッジストライプ１０２ａの側面およびリセス部１０２ｂの底面には非晶質絶縁膜であるＳｉＮｘ層１０３が形成されている。
後述するように、第５図（ａ）に示す半導体レーザは、第５図（ｂ）に示すサファイア基体１０１と分離されることによって製造される。
次に、本実施の形態に係る製造方法の詳細について説明する。
実施の形態１の場合と同様にして、サファイア基体１０１の表面のサーマルクリーニングを実施した後、ＭＯＶＰＥ装置の反応炉内を約５００℃にまで降温させ、サファイア基体１０１上に厚さが２０ｎｍのＧａＮよりなる低温バッファ層を成長させる。
その後、１０２０℃まで昇温させ、ＴＭＧとＮＨ３とを供給することにより、サファイア基体１０１上にＧａＮ層１０２を堆積する（第６図（ａ））。このとき、その表面はＣ面になっている。
次に、フォトリソグラフィー技術、ドライエッチング技術を用いてＧａＮ層１０２をリセス状（凹状）に加工し、周期的なリッジストライプ１０２ａを形成する。そして、ＥＣＲスパッタなどの絶縁膜堆積技術を用いて、リッジストライプ１０２ａの側面およびリセス部１０２ｂの底面に非晶質絶縁膜であるＳｉＮｘ層１０３（厚さ１０ｎｍ）を堆積する（第６図（ｂ））。
このときリッジストライプ１０２ａの周期Ｆは１６μｍ、その幅Ｔは４μｍである。本実施の形態でも、実施の形態１の場合と同様に、このリッジストライプ１０２ａの周期Ｆは５μｍから１００μｍ程度が好ましく、１０μｍから５０μｍ程度がより好ましい。また、リッジストライプの幅Ｔは１μｍから１０μｍ程度が好ましく、２μｍから８μｍ程度がより好ましい。
また、ＧａＮ層１０２のリッジストライプ１０２ａのストライプの方向は、ＧａＮの＜１−１００＞方向である。これは、共振器の長手方向とストライプの方向とが一致するためである。
リッジの頂上に露出したＧａＮ層１０２のＣ面（第６図（ｂ）中の拡大図における符号１０２ｃで示した領域）を種結晶として、ｎ−Ａｌ０．０３Ｇａ０．９７Ｎ層１０５（厚さ２μｍ）、ｎ−Ａｌ０．１Ｇａ０．９Ｎ／ｎ−ＧａＮ超格子コンタクト層１０６（厚さ２μｍ）、およびｎ−Ａｌ０．０３Ｇａ０．９７Ｎクラッド層１０７（厚さ０．５μｍ）を減圧ＭＯＶＰＥ法により順次堆積する（第６図（ｃ））。これにより、ＳｉＮｘ層１０３とｎ−Ａｌ０．０３Ｇａ０．９７Ｎ層１０５との間にはエアギャップ１０４が形成される。このように、本実施の形態においては、領域１０２ｃ上のみで結晶成長させ、他の領域上、例えばリッジストライプ１０２ａ上およびリセス部１０２ｂ上では結晶成長させない。なお、ｎ−Ａｌ０．０３Ｇａ０．９７Ｎ層１０５はエアギャップ１０４の中央部付近で合体し合体部２０１を形成している。
次に、ｎ−ＡｌＧａＮクラッド層１０７をリセス状（凹状）に加工し、周期的なリッジストライプを形成する。このとき、エッチングがｎ−Ａｌ０．１Ｇａ０．９Ｎ／ｎ−ＧａＮ超格子コンタクト層１０６まで至ってもかまわない。そしてリッジストライプの側面およびリセス部の底面にＳｉＮｘ層１０８（厚さ１０ｎｍ）を堆積する（第６図（ｄ））。このときリッジストライプの周期は１６μｍ、その幅は約３μｍである。なお、幅が約３μｍのリッジストライプは、第６図（ｄ）に示すように、エアギャップ１０４上部の貫通転位が少ない領域に形成されている。
リッジの頂上に露出したｎ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層１０７のＣ面を種結晶として、ｎ−ＧａＮ光ガイド層１１０（厚さ０．２μｍ）、多重量子井戸（ＭＱＷ）活性層１１１、ｐ−ＧａＮ光ガイド層１１２（厚さ０．１μｍ）、ｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層１１３（厚さ２μｍ）、およびｐ−ＧａＮ層１１４を減圧ＭＯＶＰＥ法により順次堆積する（第６図（ｅ））。これにより、ＳｉＮｘ層１０８とｐ−ＧａＮ光ガイド層１１２およびｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層１１３との間にエアギャップ１０９が形成される。なお、ｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層１１３はエアギャップ１０９の中央部付近で合体している。
次に、第６図（ｅ）には示していないが、第５図（ａ）に示すように、ｐ−ＧａＮ層１１４上にｐ電極１１５を堆積し、ｐ電極１１５、ｐ−ＧａＮ層１１４、およびｐ−ＡｌＧａＮクラッド層１１３を幅５μｍ程度のリッジ状に加工する。露出したｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層１１３上にはＳｉＯ２などの絶縁膜１１６を被覆し、電流狭窄構造を形成する。絶縁膜１１６の形成方法は、ＥＣＲスパッタ技術を用いる。ｐ電極１１５および絶縁膜１１６上にはＡｕからなる厚さ５μｍの配線電極１１８が形成される。また、同じく第５図（ａ）に示すように、ｎ−Ａｌ０．０３ＧａＮ０．９７Ｎクラッド層１０７に形成されているリッジストライプおよびリセス部のうちの一部のリッジストライプの側面およびリセス部の底面には絶縁膜１１６を被覆する。そして、そのうちの１つのリッジストライプの上にはｎ電極１１７が、そのｎ電極１１７および絶縁膜１１６の上には配線電極１１９がそれぞれ形成される。
その後、第６図（ｅ）に示すように、サファイア基体１０１の裏面よりｎ−Ａｌ０．０３Ｇａ０．９７Ｎ１０５の種結晶となっているＧａＮ層１０２の領域１０２ｃの全部または一部に紫外レーザ光２０２（Ｎｄ：ＹＡＧレーザ第３高調波（波長３５５ｎｍ））を照射する。これにより、領域１０２ｃが光化学的に劣化し、その結果サファイア基体とそのサファイア基体上に成長させたＧａＮ系結晶とが分離される。
このようにして第５図（ａ）に示される半導体レーザを製造することができる。
以上のように、サファイア基体１０１とＧａＮ系半導体層１０５とをレーザを用いて分離する工程の前段階として、実施の形態１において示した方法で熱アニールを施すと、当該分離する工程を効果的に実施することができる。また、加工用のレーザビームの走査方法として、ｘ−ｙステージを移動する方法を採用することが望ましい点も、実施の形態１の場合と同様である。
以上のように、サファイア基体１０１とＧａＮ系半導体層１０５とを分離する工程において、リッジストライプ１０２ａの側面およびリセス部１０２ｂの底面、ならびに再成長結晶で囲まれたエアギャップ部分が存在するため、再成長したＧａＮ系半導体層が基板に癒着することがほとんどない。そのため、従来技術と比べて容易に分離することでき、分離後のＧａＮ系半導体層の品質も高い。
なお、本実施の形態ではＧａＮ層１０２に周期的なリッジストライプを設けているが、これに代わって、周期的な格子上のリッジを設けた場合でも同様の効果が得られる。
もちろん、これらの発明は以上の例に限定されるものではなく、細部については様々な態様が可能であることは言うまでもない。
（実施の形態３）
本発明に係る実施の形態３では、基板分離層を設けることによって、容易に基板と分離することができるＧａＮ系半導体基板の製造方法について示す。
第７図（ａ）は本実施の形態に係る製造方法によって製造されたＧａＮ系半導体基板の構成を示す断面図であり、第７図（ｂ）はその製造工程においてＧａＮ系半導体基板と分離された基板の構成を示す断面図である。また、第８図（ａ）から第８図（ｄ）は、本実施の形態に係る製造方法の工程を示す断面図である。
第７図（ａ）において、符号７０６はＧａＮ系半導体基板を示している。また、第７図（ｂ）において、符号７０１はサファイア基体を示しており、このサファイア基体７０１上にはＧａＮ層７０２が形成されている。ＧａＮ層７０２は複数のリッジストライプ７０２ａおよびリセス部７０２ｂを有するように加工されており、そのリッジストライプ７０２ａの側面およびリセス部７０２ｂの底面には非晶質絶縁膜であるＳｉＮｘ層７０４が形成されている。
また、第７図（ｂ）において、符号７０１はサファイア基体を示しており、このサファイア基体７０１上にはＧａＮ層７０２が形成されている。ＧａＮ層７０２は複数のリッジストライプ７０２ａおよびリセス部７０２ｂを有するように加工されており、そのリッジストライプ７０２ａの側面およびリセス部７０２ｂの底面には非晶質絶縁膜であるＳｉＮｘ層７０４が形成されている。
後述するように、第７図（ａ）に示すＧａＮ系半導体基板７０６は、第７図（ｂ）に示すサファイア基体７０１などと分離されることによって製造される。
次に、本実施の形態に係る製造方法の詳細について説明する。
まず、実施の形態１の場合と同様にして、サファイア基体７０１の表面のサーマルクリーニングを行った後、ＭＯＶＰＥ装置の反応炉内を約５００℃にまで降温させ、サファイア基体７０１上に厚さが２０ｎｍのＧａＮよりなる低温バッファ層を成長させる。
その後、１０００℃にまで昇温させ、ＴＭＧとＮＨ３とを供給することにより、サファイア基体７０１上にＧａＮ層７０２を堆積する。続いて、ＮＨ３、アルシンおよびＴＭＧを供給して厚さが約１００ｎｍのＧａＮ０．９６Ａｓ０．０４よりなる基板分離層７０３を成長させる（第８図（ａ））。このとき、その表面はＣ面になっている。この基板分離層７０３は、後に積層されるＧａＮ系半導体層と比べてバンドギャップエネルギーが小さく、相分離を起こしやすい窒化物半導体層である。
本実施の形態では基板分離層７０３の材料をＧａＮ０．９６Ａｓ０．０４としているが、これに限定されるわけではなく、３元以上であってＩＩＩ−Ｖ族の半導体化合物であればよい。例えば、反応炉内を約８００℃とし、トリチメルインジウム（ＴＭＩ）およびＴＭＧと、キャリアガスとしての窒素とを供給することにより厚さが約１００ｎｍのＩｎ０．２Ｇａ０．８Ｎよりなる基板分離層７０３を成長させるようにしてもよい。また、ＮＨ３、ホスフィン（ＰＨ３）およびＴＭＧを供給することにより厚さが約１００ｎｍのＧａＮ０．９６Ｐ０．０４よりなる基板分離層７０３を成長させるようにしてもよい。
次に、フォトリソグラフィー技術、ドライエッチング技術を用いてＧａＮ層７０２および基板分離層７０３をリセス状（凹状）に加工し、周期的なリッジストライプ７０２ａを形成する。そして、ＥＣＲスパッタなどの絶縁膜堆積技術を用いて、リッジストライプ７０２ａの側面およびリセス部７０２ｂの底面に非晶質絶縁膜であるＳｉＮｘ層７０４（厚さ１０ｎｍ）を堆積する（第８図（ｂ））。
このときリッジストライプ７０２ａの周期Ｆは１６μｍ、その幅Ｔは４μｍである。本実施の形態でも、実施の形態１の場合と同様に、このリッジストライプ７０２ａの周期Ｆは５μｍから１００μｍ程度が好ましく、１０μｍから５０μｍ程度がより好ましい。また、リッジストライプ７０２ａ部の幅Ｔは１μｍから１０μｍ程度が好ましく、２μｍから８μｍ程度がより好ましい。
また、このリッジストライプ７０２ａのストライプの方向は、ＧａＮの＜１−１００＞方向である。これは、後述するようにして得られるＧａＮ系半導体基板を半導体レーザに用いる場合に、共振器の長手方向とストライプの方向とが一致するため好ましいからである。
リッジストライプ７０２ａの頂上に露出した基板分離層７０３のＣ面（第８図中の拡大図における符号７０３ｃで示した領域）を種結晶として減圧ＭＯＶＰＥ法によってＧａＮ系半導体層７０６（厚さ２ｍｍ）を堆積する（第８図（ｃ））。これにより、ＳｉＮｘ層７０４とＧａＮ系半導体層７０６との間にはエアギャップ７０５が形成される。このように、本実施の形態においては、領域７０３ｃ上のみで結晶成長させ、他の領域上、例えばリッジストライプ７０２ａの側面またはリセス部７０２ｂの底面では結晶成長させない。なお、ＧａＮ系半導体層７０６はエアギャップ７０５の中央部付近で合体し合体部８０１を形成している。
その後、サファイア基体７０１の裏面よりＧａＮ系半導体層７０６の種結晶となっている基板分離層７０３の領域７０３ｃの全部または一部に紫外レーザ光８０２（Ｎｄ：ＹＡＧレーザ第３高調波（波長３５５ｎｍ））を照射する。基板分離層７０３は、熱エネルギーまたは光エネルギーにより劣化されやすい。そのため、このようにレーザ光８０２を照射することによって、領域７０３が光化学的に劣化して除去される。その結果、サファイア基体７０１とそのサファイア基体７０１上に成長させたＧａＮ系半導体層７０６とが容易に分離される。
このようにして第７図（ａ）に示されるＧａＮ系半導体層７０６、すなわちＧａＮ系半導体基板７０６を製造することができる。
以上のように、サファイア基体７０１とＧａＮ系半導体層７０６とをレーザを用いて分離する工程の前段階として、実施の形態１において示した方法で熱アニールを施すと、当該分離する工程が効果的に実施できる。また、加工用のレーザビームの走査方法として、ｘ−ｙステージを移動する方法を採用することが望ましい点も、実施の形態１の場合と同様である。
以上のように、サファイア基体７０１とＧａＮ系半導体層７０６とを分離する工程において、リッジストライプ７０２ａの側面およびリセス部７０２ｂの底面、ならびに再成長結晶で囲まれたエアギャップ部分が存在するため、再成長した窒化物系結晶が基板に癒着することがほとんどない。そのため、従来例と比べて容易に分離することができ、分離後のＧａＮ系半導体層の品質も高い。
前述したように、本実施の形態に係る製造方法は、サファイア基体７０１とＧａＮ系半導体層７０６との間に、当該ＧａＮ系半導体層７０６よりもバンドギャップエネルギーの小さい半導体層である基板分離層７０３を積層させる工程を備えている。このＧａＮ系半導体層７０６よりもバンドギャップの小さい基板分離層７０３は３元以上であってＩＩＩ−Ｖ族の半導体化合物からなり、その格子不整合度が大きいために組成が不均一になり相分離を起こしやすい。相分離を起こした基板分離層７０３は結晶性が低下し、欠陥及びボイド（穴）が多数発生するため、その上面にかかる応力を緩和しやすい。このため、相分離を起こした基板分離層７０３は熱エネルギーや光エネルギーにより劣化されやすくなり、熱アニール、レーザ光の照射により基板分離層７０３のみが選択的に除去されるため、サファイア基体７０１とＧａＮ系半導体層７０６とを容易に分離することが可能になる。
しかしながら、このような基板分離層７０３をサファイア基体の全面に設けた場合には、サファイア基体７０１とＧａＮ系半導体層７０６との接合面積が大きくなるため、ＧａＮ系半導体層７０６を一様に分離することが困難になる。そのため、本実施の形態においては、基板分離層７０３をストライプ状に設けることでサファイア基体７０１とＧａＮ系半導体層７０５との接合面積を減少させている。これにより、そのストライプ部分を熱アニール及びレーザ光照射することによって、ＧａＮ系半導体層７０６をレーザ光で劣化させることなく、より均一にサファイア基体７０１とＧａＮ系半導体層７０６とを分離することが可能となる。
また、この際にサファイア基体７０１上のＧａＮ系半導体層７０６に加わる圧縮歪は、相分離を起こした基板分離層７０３によって緩和されるため、サファイア基体７０１から分離したＧａＮ系半導体層７０６にはクラックが発生しない。そのため、ＧａＮ系半導体基板の大面積化を実現することができる。
なお、本実施の形態では、ＧａＮ層７０２および基板分離層７０３に周期的なリッジストライプ７０２ａを設けているが、これに代わって周期的な格子上のリッジを設けた場合でも同様の効果が得られる。
もちろん、これらの発明は以上の例に限定されるものではなく、細部については様々な態様が可能であることは言うまでもない。
（実施の形態４）
本発明に係る実施の形態４では、基板分離層を設けることによって、容易に基板と分離することができる半導体レーザ、およびその製造方法について示す。
第９図（ａ）は本実施の形態に係る製造方法によって製造されたＧａＮ系半導体基板の構成を示す断面図であり、第９図（ｂ）はその製造工程においてＧａＮ系半導体基板と分離された基板の構成を示す断面図である。また、第１０図（ａ）から第１０図（ｅ）は、本実施の形態に係る製造方法の工程を示す断面図である。
第９図（ａ）において、符号５０６はＧａＮ系半導体基板を示している。このＧａＮ系半導体基板５０６の上には、ｎ−Ａｌ０．１Ｇａ０．９Ｎ／ｎ−ＧａＮ超格子コンタクト層５０７、ｎ−Ａｌ０．０３Ｇａ０．９７Ｎクラッド層５０８が堆積されている。ｎ−Ａｌ０．０３Ｇａ０．９７Ｎクラッド層５０８は周期的なリッジストライプおよびリセス部を有するように加工されている。このリッジストライプおよびリセス部のうちの一部のリッジストライプの側面およびリセス部の底面にはＳｉＮｘ層６０３が形成されている。また、それらのリッジストライプの表面上には、その表面を種結晶として成長されたｎ−ＧａＮ光ガイド層５１０、多重量子井戸（ＭＱＷ）活性層５１１、ｐ−ＧａＮ光ガイド層５１２、ｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層５１３が堆積されている。
ｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層５１３の上には、リッジ状に加工あされたｐ−ＧａＮ層５１４およびｐ電極５１５が形成されている。またリッジ状のｐ−ＧａＮ層５１４およびｐ電極５１５が形成されていないｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層５１３の領域には、絶縁膜５１６が形成されている。また、ｐ電極５１５および絶縁膜５１６上に配線電極１１８が形成されている。
また、ｎ−Ａｌ０．０３Ｇａ０．９７Ｎクラッド層５０８に形成されているリッジストライプおよびリセス部のうちの一部のリッジストライプの側面およびリセス部の底面には絶縁膜５１６が形成されている。そして、そのうちの１つのリッジストライプの上にはｎ電極５１７が、そのｎ電極５１７および絶縁膜５１６の上には配線電極５１９がそれぞれ形成されている。
また、第９図（ｂ）において、符号５０１はサファイア基体を示しており、このサファイア基体５０１上にはＧａＮ層５０２が形成されている。ＧａＮ層５０２は複数のリッジストライプ５０２ａおよびリセス部５０２ｂを有するように加工されており、そのリッジストライプ５０２ａの側面およびリセス部５０２ｂの底面には非晶質絶縁膜であるＳｉＮｘ層５０４が形成されている。
後述するように、第９図（ａ）に示す半導体レーザは、第９図（ｂ）に示すサファイア基体５０１などと分離されることによって製造される。
次に、本実施の形態に係る製造方法の詳細について説明する。
まず、実施の形態１の場合と同様にして、サファイア基体５０１の表面のサーマルクリーニングを行った後、ＭＯＶＰＥ装置の反応炉内を約５００℃にまで降温させ、サファイア基体５０１上に厚さが２０ｎｍのＧａＮよりなる低温バッファ層を成長させる。
その後、１０００℃まで昇温させ、ＴＭＧとＮＨ３とを供給することにより、サファイア基体５０１上にＧａＮ層５０２を堆積する。続いて、ＮＨ３、アルシンおよびＴＭＧを供給して厚さが約１００ｎｍのＧａＮ０．９６Ａｓ０．０４よりなる基板分離層５０３を成長させる（第１０図（ａ））。このとき、その表面はＣ面になっている。この基板分離層５０３は、実施の形態３における基板分離層と同様に、後に積層されるＧａＮ系半導体層と比べてバンドギャップエネルギーが小さく、相分離を起こしやすい窒化物半導体層である。
本実施の形態では基板分離層５０３の材料をＧａＮ０．９６Ａｓ０．０４としているが、これに限定されるわけではなく、３元以上であってＩＩＩ−Ｖ族の半導体化合物であればよい点は実施の形態３の場合と同様である。
次に、フォトリソグラフィー技術、ドライエッチング技術を用いてＧａＮ層５０２および基板分離層５０３をリセス状（凹状）に加工し、周期的なリッジストライプ５０２ａを形成する。そして、ＥＣＲスパッタなどの絶縁膜堆積技術を用いて、リッジストライプ５０２ａの側面およびリセス部５０２ｂの底面に非晶質絶縁膜であるＳｉＮｘ層５０４（厚さ１０ｎｍ）を堆積する（第１０図（ｂ））。
このときリッジストライプ５０２ａの周期Ｆは１６μｍ、その幅Ｔは４μｍである。本実施の形態でも、実施の形態１の場合と同様に、このリッジストライプ５０２ａの周期Ｆは５μｍから１００μｍ程度が好ましく、１０μｍから５０μｍ程度がより好ましい。また、リッジストライプ５０２ａの幅Ｔは１μｍから１０μｍ程度が好ましく、２μｍから８μｍ程度がより好ましい。
また、このリッジストライプ５０２ａのストライプの方向は、ＧａＮの＜１−１００＞方向である。これは、共振器の長手方向とストライプの方向とが一致するためである。
リッジストライプ５０２ａの頂上に露出した基板分離層５０３のＣ面（第１０図中の拡大図における符号５０３ｃで示した領域）を種結晶として減圧ＭＯＶＰＥ法によってｎ−Ａｌ０．０３Ｇａ０．９７Ｎ層５０６（厚さ２μｍ）、ｎ−Ａｌ０．１Ｇａ０．９Ｎ／ｎ−ＧａＮ超格子コンタクト層５０７（厚さ２μｍ）、ｎ−Ａｌ０．０３Ｇａ０．９７Ｎクラッド層５０８（厚さ０．５μｍ）を順次堆積する（第１０図（ｃ））。これにより、ＳｉＮｘ層５０４とｎ−Ａｌ０．０３Ｇａ０．９７Ｎ層５０６との間にはエアギャップ５０５が形成される。このように、本実施の形態においては、領域５０３ｃ上のみで結晶成長させ、他の領域上、例えばリッジストライプ５０２ａの側面またはリセス部５０２ｂの底面では結晶成長させない。なお、ｎ−Ａｌ０．０３Ｇａ０．９７Ｎ層５０６はエアギャップ５０５の中央部付近で合体し合体部６０１を形成している。
次に、ｎ−ＡｌＧａＮクラッド層５０８をリセス状（凹状）に加工し、周期的なリッジストライプを形成する。このとき、エッチングがｎ−Ａｌ０．１Ｇａ０．９Ｎ／ｎ−ＧａＮ超格子コンタクト層５０７まで至ってもかまわない。そしてリッジストライプの側面とリセス部の底面にＳｉＮｘ層６０３（厚さ１０ｎｍ）を堆積する（第１０図（ｄ））。このときリッジストライプの周期は１６μｍ、その幅は約３μｍである。なお、幅が約３μｍのリッジストライプはエアギャップ５０５上部の貫通転位が少ない領域で形成されている。
リッジストライプの頂上に露出したｎ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層５０７のＣ面を種結晶として、ｎ−ＧａＮ光ガイド層５１０（厚さ０．２μｍ）、多重量子井戸（ＭＱＷ）活性層５１１、ｐ−ＧａＮ光ガイド層５１２（厚さ０．１μｍ）、およびｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層５１３（厚さ２μｍ）を減圧ＭＯＶＰＥ法により順次堆積する（第１０図（ｅ））。これにより、ＳｉＮｘ層６０３とｐ−ＧａＮ光ガイド層５１２およびｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層５１３との間にエアギャップ５０９が形成される。なお、ｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層５１３はエアギャップ５０９の中央部付近で合体している。
次に、第１０図（ｅ）には示していないが、第９図（ａ）に示すように、ｐ−ＧａＮ層５１４上にｐ電極５１５を堆積し、ｐ電極５１５、ｐ−ＧａＮ層５１４、およびｐ−ＡｌＧａＮクラッド層５１３を幅５μｍ程度のリッジ状に加工する。露出したｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層に５１３上はＳｉＯ２などの絶縁膜５１６を被覆し、電流狭窄構造を形成する。絶縁膜５１６の形成方法は、ＥＣＲスパッタ技術を用いる。ｐ電極５１５および絶縁膜５１６上にはＡｕからなる厚さ５μｍの配線電極５１８が形成される。また、同じく第９図（ａ）に示すように、ｎ−Ａｌ０．０３ＧａＮ０．９７Ｎクラッド層５０８に形成されているリッジストライプおよびリセス部のうちの一部のリッジストライプの側面およびリセス部の底面には絶縁膜５１６を被覆する。そして、そのうちの１つのリッジストライプの上にはｎ電極５１７が、そのｎ電極５１７および絶縁膜５１６の上には配線電極５１９がそれぞれ形成される。
その後、第１０図（ｅ）に示すように、サファイア基体５０１の裏面よりｎ−Ａｌ０．０３Ｇａ０．９７Ｎ５０６の種結晶となっている基板分離層５０３の領域５０３ｃの全部または一部に紫外レーザ光６０２（Ｎｄ：ＹＡＧレーザ第３高調波（波長３５５ｎｍ））を照射する。基板分離層５０３は、熱エネルギーまたは光エネルギーにより劣化されやすい。そのため、このようにレーザ光６０２を照射することによって、領域５０３ｃが光化学的に劣化して除去される。その結果、サファイア基体５０１とそのサファイア基体５０１上に成長させたＧａＮ系半導体層５０６とが容易に分離される。
このようにして第１０図（ａ）に示される半導体レーザを製造することができる。
以上のように、サファイア基体５０１とＧａＮ系半導体層５０６とをレーザを用いて分離する工程の前段階として、実施の形態１において示した方法で熱アニールを施すと、当該分離する工程を効果的に実施することができる。また、加工用のレーザビームの走査方法として、ｘ−ｙステージを移動する方法を採用することが望ましい点も、実施の形態１の場合と同様である。
以上のように、サファイア基体５０１とＧａＮ系半導体層５０６とを分離する工程において、リッジストライプの側面およびリセス部の底面、ならびに再成長結晶で囲まれたエアギャップ部分が存在するため、再成長した窒化物系結晶が基板に癒着することがほとんどない。そのため、従来例と比べて容易に分離することでき、分離後のＧａＮ系半導体層の品質も高い。
また、実施の形態３の場合と同様に、基板分離層５０３を設けることによって、サファイア基体５０１とＧａＮ系半導体層５０６とを容易に分離することができるとともに、ＧａＮ系半導体基板の大面積化を実現することができる。
なお、本実施の形態では、ＧａＮ層５０２および基板分離層５０３に周期的なリッジストライプを設けているが、これに代わって、周期的な格子上のリッジを設けた場合でも同様の効果が得られる。
もちろん、これらの発明は以上の例に限定されるものではなく、細部については様々な態様が可能であることは言うまでもない。
以上の実施の形態３および実施の形態４において、基板分離層に用いる半導体化合物としてはＧａＮＡｓ、ＧａＩｎＮ、ＡｌＧａＮ、ＧａＮＰなど種々の材料が考えられるが、これらの組成によってサファイア基体とＧａＮ系半導体層との分離に用いるレーザ光の波長を変化させると効果的である。
以下、レーザ光の波長と基板分離層の組成との関係について述べる。第１１図は、窒化物結晶の吸収端波長と格子定数との関係を示すグラフである。例えば基板分離層としてＩｎＧａＮを用いる場合、Ｉｎ：Ｇａの比率を４：６から６：４にすると、レーザ光の波長は５３０ｎｍ付近となりＮｄ：ＹＡＧレーザの第２高調波なども使用できる。一方、Ｉｎ比率を高くするにつれ結晶性が低下し、再成長させる窒化物結晶の品質へ悪影響を及ぼすことになるため、Ｉｎ組成は５：５までとするのが望ましい。また、ＧａＮＡｓまたはＧａＮＰを基板分離層として用いた場合、ＧａＮとＧａＡｓ、ＧａＰとでは結晶構造が異なるため結晶性が低下し、再成長させる窒化物結晶の品質へ悪影響を及ぼす。そのため、ＡｓまたはＰの組成は５％までとするのが望ましい。この場合、最適のレーザ光の波長は４００ｎｍ付近であるが、加工用として実績のあるレーザとしては波長が３５０ｎｍ付近であるＮｄ：ＹＡＧ及びＹＬＦレーザやＸｅＦエキシマレーザなどを用いるのが効果的である。ＡｌＧａＮを基板分離層として用いた場合では、波長１９０ｎｍから３６０ｎｍのレーザ光を用いるのが効果的であるが、レーザの活性層にダメージを及ぼすため、３５０ｎｍ付近のレーザ光を用いたほうが望ましい。以上の内容を考慮すると、本発明において用いるレーザ光の波長は、１９０ｎｍ程度から５５０ｎｍ程度の範囲内であることが望ましい。
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
〔産業上の利用の可能性〕
本発明に係る窒化物系半導体基板の製造方法および窒化物系半導体装置の製造方法は、それぞれ、信頼性に優れた窒化物系半導体基板および窒化物系半導体装置を容易に製造することができる方法として有用である。
【図面の簡単な説明】
第１図は、従来のＧａＮ系半導体レーザの構造を概略的に示す断面図である。
第２図は、ＥＬＯＧによって形成したＧａＮ結晶の構造を模式的に示した断面図である。
第３図（ａ）は本発明の実施の形態１に係る製造方法によって製造されたＧａＮ系半導体基板の構成を示す断面図であり、第３図（ｂ）はその製造工程においてＧａＮ系半導体基板と分離された基板の構成を示す断面図である。
第４図（ａ）から第４図（ｄ）は、本発明の実施の形態１に係る製造方法の工程を示す断面図である。
第５図（ａ）は本発明の実施の形態２に係る製造方法によって製造された半導体レーザの構成を示す断面図であり、第５図（ｂ）はその製造工程において半導体レーザと分離された基板の構成を示す断面図である。
第６図（ａ）から第６図（ｅ）は、本発明の実施の形態２に係る製造方法の工程を示す断面図である。
第７図（ａ）は本発明の実施の形態３に係る製造方法によって製造された半導体レーザの構成を示す断面図であり、第７図（ｂ）はその製造工程において半導体レーザと分離された基板の構成を示す断面図である。
第８図（ａ）から第８図（ｄ）は、本発明の実施の形態３に係る製造方法の工程を示す断面図である。
第９図（ａ）は本発明の実施の形態４に係る製造方法によって製造された半導体レーザの構成を示す断面図であり、第９図（ｂ）はその製造工程において半導体レーザと分離された基板の構成を示す断面図である。
第１０図（ａ）から第１０図（ｅ）は、本発明の実施の形態４に係る製造方法の工程を示す断面図である。
第１１図は、窒化物結晶の吸収端波長と格子定数との関係を示すグラフである。
【０００４】
構造とその作製法がそれぞれ開示されている。
しかしながら、前述した第２、第３の論文で示されている方法では、サファイアとＧａＮとの熱膨張係数差により、サファイア基体からＧａＮ系半導体層を分離する際にＧａＮ系半導体層にクラックが多数発生するため、２インチウエハーレベルの大面積ＧａＮ基板を得ることができない。また、これらの方法では、サファイア基体とＧａＮ系半導体層との分離の制御が容易ではないという問題がある。
また、サファイア基体の格子定数とその上に成長させたＧａＮ系半導体層の格子定数との差が大きいために、サファイア基体の上にＧａＮ系半導体層が積層されている半導体装置においては、ＧａＮ系半導体層側に応力がかかる構造となっている。そのため、電気的特性が低下し、しかも歩留まりおよび生産性などの信頼性も低下する。したがって、サファイア基体とＧａＮ系半導体層とを分離して、ＧａＮ系半導体基板上に素子を形成することが必要となっている。
本発明はこのような事情に鑑みてなされており、その目的は、サファイア基体とＧａＮ系半導体層との分離の制御性に優れた窒化物系半導体基板の製造方法を提供することにある。
〔発明の開示〕
【０００５】
前述した目的を達成するために、本発明に係る窒化物系半導体基板の製造方法は、基体上に第１の窒化物系半導体層を堆積させる工程と、前記第１の窒化物系半導体層の上に、第２の窒化物系半導体層を堆積させる工程と、前記第１および前記第２の窒化物系半導体層を、リッジ部およびリセス部を有する形状に加工する工程と、前記リッジ部の側面および前記リセス部の底面を非晶質絶縁膜で被覆する工程と、前記第２の窒化物系半導体層の前記非晶質絶縁膜で被覆されていない領域を種結晶として第３の窒化物系半導体層を成長させる工程と、前記種結晶とされた領域にレーザ光を照射することにより、前記リッジ部と前記第３の窒化物系半導体層とを分離させる工程とを有し、前記第２の窒化物系半導体層のバンドギャップは、第３の窒化物系半導体層のバンドギャップよりも小さく、前記第２の窒化物系半導体層は、３元以上であってＩＩＩ−Ｖ族の半導体化合物からなり、前記第２の窒化物系半導体層は、少なくともＩｎを含んでいる。
【０００６】
また、前記発明に係る窒化物系半導体基板の製造方法において、前記分離させる工程の前に、前記第１、前記第２および前記第３の窒化物系半導体層が堆積された前記基板に対して熱アニールを施す工程を有することが好ましい。
また、前記発明に係る窒化物系半導体基板の製造方法において、前記リッジ部はリッジストライプであり、そのストライプの方向は窒化物の＜１−１００＞方向であることが好ましい。
また、前記発明に係る窒化物系半導体基板の製造方法において、前記レーザ光の波長が１９０ｎｍ以上５５０ｎｍ以下であることが好ましい。
【０００７】
また、本発明に係る窒化物系半導体装置の製造方法は、基体上に第１の窒化物系半導体層を堆積させる工程と、前記第１の窒化物系半導体層の上に第２の窒化物系半導体層を堆積させる工程と、前記第１および前記第２の窒化物系半導体層を、リッジ部およびリセス部を有する形状に加工する工程と、前記リッジ部の側面および前記リセス部の底面を非晶質絶縁膜で被覆する工程と、前記第２の窒化物系半導体層の前記非晶質絶縁膜で被覆されていない領域を種結晶として第３の窒化物系半導体層を成長させる工程と、前記第３の窒化物系半導体層の上に、活性層を導電型の異なる半導体層で挟んだ活性層構造を含む層を堆積させる工程と、前記種結晶とされた領域にレーザ光を照射することにより、前記リッジ部と前記第３の窒化物系半導体層とを分離させる工程とを有し、前記第２の窒化物系半導体層のバンドギャップは、第３の窒化物系半導体層のバンドギャップよりも小さく、前記第２の窒化物系半導体層は、３元以上であってＩＩＩ−Ｖ族の半導体化合物からなり、前記第２の窒化物系半導体層は、少なくともＩｎを含んでいる。
また、前記発明に係る窒化物系半導体装置の製造方法において、活性層構造を含む層を堆積させる工程と、前記リッジ部と前記第３の窒化物系半導体層とを分離させる工程との間に、前記第３の窒化物系半導体層を、第２のリッジ部および第２のリセス部を有する形状に加工する工程と、前記第２のリッジ部の側面および前記第２のリセス部の底面を非晶質絶縁膜で被覆する工程と、前記第３の窒化物系半導体層の前記非晶質絶縁膜で被覆されていない領域を第２の種結晶として第４の窒化物系半導体層を成長させる工程とを有することが好ましい。
さらに、前記発明に係る窒化物系半導体装置の製造方法において、前記活性層が、断面視において前記第２のリセス部と重なり合う位置に形成されることが好ましい。
本発明の前記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
〔図面の簡単な説明〕
第１図は、従来のＧａＮ系半導体レーザの構造を概略的に示す断面図である。
第２図は、ＥＬＯＧによって形成したＧａＮ結晶の構造を模式的に示した断面図である。
第３図（ａ）は本発明の実施の形態１に係る製造方法によって製造されたＧａＮ系半導体基板の構成を示す断面図であり、第３図（ｂ）はその製造工程においてＧａＮ系半導体基板と分離された基板の構成を示す断面図である。
第４図（ａ）から第４図（ｄ）は、本発明の実施の形態１に係る製造方法の工程を示す断面図である。
第５図（ａ）は本発明の実施の形態２に係る製造方法によって製造された半導体レーザの構成を示す断面図であり、第５図（ｂ）はその製造
【０００８】
工程において半導体レーザと分離された基板の構成を示す断面図である。
第６図（ａ）から第６図（ｅ）は、本発明の実施の形態２に係る製造方法の工程を示す断面図である。
第７図（ａ）は本発明の実施の形態３に係る製造方法によって製造されたＧａＮ系半導体基板の構成を示す断面図であり、第７図（ｂ）はその製造工程においてＧａＮ系半導体基板と分離された基板の構成を示す断面図である。
第８図（ａ）から第８図（ｄ）は、本発明の実施の形態３に係る製造方法の工程を示す断面図である。
第９図（ａ）は本発明の実施の形態４に係る製造方法によって製造された半導体レーザの構成を示す断面図であり、第９図（ｂ）はその製造工程において半導体レーザと分離された基板の構成を示す断面図である。
第１０図（ａ）から第１０図（ｅ）は、本発明の実施の形態４に係る製造方法の工程を示す断面図である。
第１１図は、窒化物結晶の吸収端波長と格子定数との関係を示すグラフである。
〔発明を実施するための最良の形態〕
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。なお、以下では窒化物系半導体層の成長方法としてＭＯＶＰＥ法を例示するが、その他にも、ＨＶＰＥ法、ＣＶＤ法など、窒化物系半導体層を成長させるためにこれまで提案されているすべての方法を利用することが可能である。また、各図面においては誇張して示す場合があるので、図面中の寸法は実際の場合と必ずしも一致していない。
（実施の形態１）
第３図（ａ）は実施の形態１に係る製造方法によって製造されたＧａＮ系半導体基板の構成を示す断面図であり、第３図（ｂ）はその製造工
【００１１】
４図（ｃ））。これにより、ＳｉＮｘ層３０３とＧａＮ系半導体層３０５との間にはエアギャップ３０４が形成される。このように、本実施の形態においては、領域３０２Ｃ上のみで結晶成長させ、他の領域上、例えばリッジストライプ３０２ａ上またはリセス部３０２ｂ上では結晶成長させない。なお、ＧａＮ系半導体層３０５はエアギャップ３０４の中央部付近で合体し合体部４０１を形成している。
その後、サファイア基体３０１の裏面よりＧａＮ系半導体層３０５の種結晶となっているＧａＮ層３０２中の領域３０２ｃの全部または一部に紫外レーザ光４０２（Ｎｄ：ＹＡＧレーザ第３高調波（波長３５５ｎｍ））を照射する。これにより、領域３０２ｃが光化学的に劣化する。その結果、サファイア基体３０１とＧａＮ系半導体層３０５とが分離される。
このようにして第１図（ａ）に示されるＧａＮ系半導体層３０５、すなわちＧａＮ系半導体基板３０５を製造することができる。
ところで、前述したように、サファイア基体３０１とＧａＮ系半導体層３０５とをレーザを用いて分離する工程の前段階として、結晶成長後の基板を開管石英管に搬送し、窒素雰囲気中にて約１０００℃で６時間程度の熱アニールを施す工程を行うことにより、当該分離する工程を効果的に実施することができる。この場合、ＧａＮ層３０２からの窒素原子抜け等のダメージを考慮すると、アニール温度は１２００℃までが望ましい。
また、サファイア基体３０１とＧａＮ系半導体層３０５とをレーザを用いて分離する工程において、レーザ光の波長は１５０ｎｍから４００ｎｍの範囲であることが望ましい。さらに、照射するレーザビームのフォーカス位置はビームウエストがＧａＮ系半導体層３０５の種結晶付近となっているＧａＮ層３０２の領域とし、その領域でレーザ光のエネルギー密度を急激に大きくして行う方が望ましい。
また、レーザビームの走査方法としては主に、（１）ガルバノミラー
【００１８】
である。また、第８図（ａ）から第８図（ｄ）は、本実施の形態に係る製造方法の工程を示す断面図である。
第７図（ａ）において、符号７０６はＧａＮ系半導体基板を示している。また、第７図（ｂ）において、符号７０１はサファイア基体を示しており、このサファイア基体７０１上にはＧａＮ層７０２が形成されている。ＧａＮ層７０２は複数のリッジストライプ７０２ａおよびリセス部７０２ｂを有するように加工されており、そのリッジストライプ７０２ａの側面およびリセス部７０２ｂの底面には非晶質絶縁膜であるＳｉＮｘ層７０４が形成されている。
後述するように、第７図（ａ）に示すＧａＮ系半導体基板７０６は、第７図（ｂ）に示すサファイア基体７０１などと分離されることによって製造される。
次に、本実施の形態に係る製造方法の詳細について説明する。
まず、実施の形態１の場合と同様にして、サファイア基体７０１の表面のサーマルクリーニングを行った後、ＭＯＶＰＥ装置の反応炉内を約５００℃にまで降温させ、サファイア基体７０１上に厚さが２０ｎｍのＧａＮよりなる低温バッファ層を成長させる。
その後、１０００℃にまで昇温させ、ＴＭＧとＮＨ３とを供給することにより、サファイア基体７０１上にＧａＮ層７０２を堆積する。続いて、ＮＨ３、アルシンおよびＴＭＧを供給して厚さが約１００ｎｍのＧａＮ０．９６Ａｓ０．０４よりなる基板分離層７０３を成長させる（第８図（ａ））。このとき、その表面はＣ面になっている。この基板分離層７０３は、後
【００２０】
面（第８（ｂ）図中の拡大図における符号７０３ｃで示した領域）を種結晶として減圧ＭＯＶＰＥ法によってＧａＮ系半導体層７０６（厚さ２ｍｍ）を堆積する（第８図（ｃ））。これにより、ＳｉＮｘ層７０４とＧａＮ系半導体層７０６との間にはエアギャップ７０５が形成される。このように、本実施の形態においては、領域７０３ｃ上のみで結晶成長させ、他の領域上、例えばリッジストライプ７０２ａの側面またはリセス部７０２ｂの底面では結晶成長させない。なお、ＧａＮ系半導体層７０６はエアギャップ７０５の中央部付近で合体し合体部８０１を形成している。
その後、サファイア基体７０１の裏面よりＧａＮ系半導体層７０６の種結晶となっている基板分離層７０３の領域７０３ｃの全部または一部に紫外レーザ光８０２（Ｎｄ：ＹＡＧレーザ第３高調波（波長３５５ｎｍ））を照射する。基板分離層７０３は、熱エネルギーまたは光エネルギーにより劣化されやすい。そのため、このようにレーザ光８０２を照射することによって、領域７０３が光化学的に劣化して除去される。その結果、サファイア基体７０１とそのサファイア基体７０１上に成長させたＧａＮ系半導体層７０６とが容易に分離される。
このようにして第７図（ａ）に示されるＧａＮ系半導体層７０６、すなわちＧａＮ系半導体基板７０６を製造することができる。
以上のように、サファイア基体７０１とＧａＮ系半導体層７０６とをレーザを用いて分離する工程の前段階として、実施の形態１において示した方法で熱アニールを施すと、当該分離する工程が効果的に実施できる。また、加工用のレーザビームの走査方法として、ｘ−ｙステージを移動する方法を採用することが望ましい点も、実施の形態１の場合と同様である。
以上のように、サファイア基体７０１とＧａＮ系半導体層７０６とを分離する工程において、リッジストライプ７０２ａの側面およびリセス部７０２ｂの底面、ならびに再成長結晶で囲まれたエアギャップ部分が
【００２３】
ｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層５１３の上には、リッジ状に加工あされたｐ−ＧａＮ層５１４およびｐ電極５１５が形成されている。またリッジ状のｐ−ＧａＮ層５１４およびｐ電極５１５が形成されていないｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層５１３の領域には、絶縁膜５１６が形成されている。また、ｐ電極５１５および絶縁膜５１６上に配線電極５１８が形成されている。
また、ｎ−Ａｌ０．０３Ｇａ０．９７Ｎクラッド層５０８に形成されているリッジストライプおよびリセス部のうちの一部のリッジストライプの側面およびリセス部の底面には絶縁膜５１６が形成されている。そして、そのうちの１つのリッジストライプの上にはｎ電極５１７が、そのｎ電極５１７および絶縁膜５１６の上には配線電極５１９がそれぞれ形成されている。
また、第９図（ｂ）において、符号５０１はサファイア基体を示しており、このサファイア基体５０１上にはＧａＮ層５０２が形成されている。ＧａＮ層５０２は複数のリッジストライプ５０２ａおよびリセス部５０２ｂを有するように加工されており、そのリッジストライプ５０２ａの側面およびリセス部５０２ｂの底面には非晶質絶縁膜であるＳｉＮｘ層５０４が形成されている。
後述するように、第９図（ａ）に示す半導体レーザは、第９図（ｂ）に示すサファイア基体５０１などと分離されることによって製造される。
次に、本実施の形態に係る製造方法の詳細について説明する。
まず、実施の形態１の場合と同様にして、サファイア基体５０１の表面のサーマルクリーニングを行った後、ＭＯＶＰＥ装置の反応炉内を約５００℃にまで降温させ、サファイア基体５０１上に厚さが２０ｎｍのＧａＮよりなる低温バッファ層を成長させる。
その後、１０００℃まで昇温させ、ＴＭＧとＮＨ３とを供給することにより、サファイア基体５０１上にＧａＮ層５０２を堆積する。続いて、
【００２４】
ＮＨ３、アルシンおよびＴＭＧを供給して厚さが約１００ｎｍのＧａＮ０．９６Ａｓ０．０４よりなる基板分離層５０３を成長させる（第１０図（ａ））。このとき、その表面はＣ面になっている。この基板分離層５０３は、実施の形態３における基板分離層と同様に、後に積層されるＧａＮ系半導体層と比べてバンドギャップエネルギーが小さく、相分離を起こしやすい窒化物半導体層である。
本実施の形態では基板分離層５０３の材料をＧａＮ０．９６Ａｓ０．０４としているが、これに限定されるわけではなく、３元以上であってＩＩＩ−Ｖ族の半導体化合物であればよい点は実施の形態３の場合と同様である。
次に、フォトリソグラフィー技術、ドライエッチング技術を用いてＧａＮ層５０２および基板分離層５０３をリセス状（凹状）に加工し、周期的なリッジストライプ５０２ａを形成する。そして、ＥＣＲスパッタなどの絶縁膜堆積技術を用いて、リッジストライプ５０２ａの側面およびリセス部５０２ｂの底面に非晶質絶縁膜であるＳｉＮｘ層５０４（厚さ１０ｎｍ）を堆積する（第１０図（ｂ））。
このときリッジストライプ５０２ａの周期Ｆは１６μｍ、その幅Ｔは４μｍである。本実施の形態でも、実施の形態１の場合と同様に、このリッジストライプ５０２ａの周期Ｆは５μｍから１００μｍ程度が好ましく、１０μｍから５０μｍ程度がより好ましい。また、リッジストライプ５０２ａの幅Ｔは１μｍから１０μｍ程度が好ましく、２μｍから８μｍ程度がより好ましい。
また、このリッジストライプ５０２ａのストライプの方向は、ＧａＮの＜１−１００＞方向である。これは、共振器の長手方向とストライプの方向とが一致するためである。
リッジストライプ５０２ａの頂上に露出した基板分離層５０３のＣ面（第１０（ｂ）図中の拡大図における符号５０３ｃで示した領域）を種結晶として減圧ＭＯＶＰＥ法によってｎ−Ａｌ０．０３Ｇａ０．９７Ｎ層５０６（厚さ２μｍ）、ｎ−Ａｌ０．１Ｇａ０．９Ｎ／ｎ−ＧａＮ超格子コンタクト層
【００２５】
５０７（厚さ２μｍ）、ｎ−Ａｌ０．０３Ｇａ０．９７Ｎクラッド層５０８（厚さ０．５μｍ）を順次堆積する（第１０図（ｃ））。これにより、ＳｉＮｘ層５０４とｎ−Ａｌ０．０３Ｇａ０．９７Ｎ層５０６との間にはエアギャップ５０５が形成される。このように、本実施の形態においては、領域５０３ｃ上のみで結晶成長させ、他の領域上、例えばリッジストライプ５０２ａの側面またはリセス部５０２ｂの底面では結晶成長させない。なお、ｎ−Ａｌ０．０３Ｇａ０．９７Ｎ層５０６はエアギャップ５０５の中央部付近で合体し合体部６０１を形成している。
次に、ｎ−ＡｌＧａＮクラッド層５０８をリセス状（凹状）に加工し、周期的なリッジストライプを形成する。このとき、エッチングがｎ−Ａｌ０．１Ｇａ０．９Ｎ／ｎ−ＧａＮ超格子コンタクト層５０７まで至ってもかまわない。そしてリッジストライプの側面とリセス部の底面にＳｉＮｘ層６０３（厚さ１０ｎｍ）を堆積する（第１０図（ｄ））。このときリッジストライプの周期は１６μｍ、その幅は約３μｍである。なお、幅が約３μｍのリッジストライプはエアギャップ５０５上部の貫通転位が少ない領域で形成されている。
リッジストライプの頂上に露出したｎ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層５０７のＣ面を種結晶として、ｎ−ＧａＮ光ガイド層５１０（厚さ０．２μｍ）、多重量子井戸（ＭＱＷ）活性層５１１、ｐ−ＧａＮ光ガイド層５１２（厚さ０．１μｍ）、およびｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層５１３（厚さ２μｍ）を減圧ＭＯＶＰＥ法により順次堆積する（第１０図（ｅ））。これにより、ＳｉＮｘ層６０３とｐ−ＧａＮ光ガイド層５１２およびｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層５１３との間にエアギャップ５０９が形成される。なお、ｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層５１３はエアギャップ５０９の中央部付近で合体している。
次に、第１０図（ｅ）には示していないが、第９図（ａ）に示すように、ｐ−ＧａＮ層５１４上にｐ電極５１５を堆積し、ｐ電極５１５、ｐ−ＧａＮ層５１４、およびｐ−ＡｌＧａＮクラッド層５１３を幅５μｍ
本発明は、光情報処理分野および無線通信分野などでの応用が期待されている窒化物系半導体レーザなどに用いられる窒化物系半導体基板の製造方法および窒化物系半導体装置の製造方法に関する。
Ｖ族元素に窒素（Ｎ）を有する窒化物系半導体は、そのバンドギャップの大きさから、短波長発光素子および高出力半導体回路の材料として有望視されている。特に窒化ガリウム系化合物半導体（ＧａＮ系半導体：ＡｌxＧａyＩｎzＮ（０≦ｘ、ｙ、ｚ≦１、ｘ＋ｙ＋ｚ＝１））は盛んに研究が行われ、青色発光ダイオード（ＬＥＤ）、緑色ＬＥＤが実用化されている。また、光ディスク装置の大容量化のために、４００ｎｍ帯に発振波長を有する半導体レーザが注目され現在では実用レベルに達しつつある。
第１図は従来のＧａＮ系半導体レーザの構造を概略的に示す断面図である。第１図に示すように、サファイア基体１７０１上には、ＧａＮバッファ層１７０２、ｎ−ＧａＮ層１７０３、ｎ−ＡｌＧａＮクラッド層１７０４、ｎ−ＧａＮ光ガイド層１７０５、Ｇａ1-xＩｎxＮ／Ｇａ1-yＩｎyＮ（０＜ｙ＜ｘ＜１）からなる多重量子井戸（ＭＱＷ）活性層１７０６、ｐ−ＧａＮ光ガイド層１７０７、ｐ−ＡｌＧａＮクラッド層１７０８、ｐ−ＧａＮコンタクト層１７０９が有機金属気相成長（ＭＯＶＰＥ：Metalorganic Vapor Phase Epitaxy）法により結晶成長して堆積している。そして、ｐ−ＧａＮコンタクト層１７０９上に３μｍ程度の幅のリッジストライプが形成され、その両側はＳｉＯ2１７１１などの絶縁膜によって埋め込まれている。リッジストライプおよびＳｉＯ2１７１１上に例えばＮｉ／Ａｕからなるｐ電極１７１０が、また一部をｎ−ＧａＮ層１７０３が露出するまでエッチングした表面に例えばＴｉ／Ａｌからなるｎ電極１７１２がそれぞれ形成されている。
以上のように構成された半導体レーザにおいてｎ電極１７１２を接地し、ｐ電極１７１０に順方向の電圧を印加すると、ＭＱＷ活性層１７０６に向かってｐ電極１７１０側からホールが、またｎ電極１７１２側から電子がそれぞれ注入される。その結果、ＭＱＷ活性層１７０６内で光学利得が生じ、発振波長４００ｎｍ帯のレーザ発振を起こす。ここでＭＱＷ活性層１７０６の材料であるＧａ1-xＩｎxＮ／Ｇａ1-yＩｎyＮ薄膜の組成および膜厚によって発振波長は変化する。現在では、室温以上での連続発振が実現されている。また、これらの技術を応用した高出力半導体回路の研究も行われており、無線通信用半導体素子などの分野で実現が期待されている。
ＧａＮ系結晶を成長させるための基板としては、サファイア、ＳｉＣ（シリコン・カーボン）、またはＳｉ（シリコン）などが用いられるが、いずれの基板もＧａＮと格子整合しないため、結晶成長が困難となる。このため、転位（刃状転位、らせん転位、混合転位）が多く、例えばサファイア基体またはＳｉＣ基板を用いた場合では、約１×１０9ｃｍ-2の転位が存在する。その結果、半導体レーザの閾値電流の増大および信頼性の低下を引き起こしている。
非特許文献１では、転位密度低減の方法として選択横方向成長（ＥＬＯＧ：Epitaxial Lateral Over Growth）が提案されている。これは格子不整合が大きな系において、貫通転位を低減させる方法として有効である。
第２図は、ＥＬＯＧによって形成したＧａＮ結晶の構造を模式的に示した断面図である。サファイア基体１８０１上にはＭＯＶＰＥ法などによりＧａＮ結晶１８０２を形成されている。このＧａＮ結晶１８０２の上にＳｉＯ2１８０３がＣＶＤ（Chemical Vapor Deposition）法などによって形成されている。このＳｉＯ2１８０３は、フォトリソグラフィーおよびエッチングによってストライプ状に加工されている。ＧａＮ結晶１８０２の露出した部分を種結晶として選択成長によりＧａＮ系半導体層１８０４が堆積されている。成長方法としては、ＭＯＶＰＥ法またはハイドライド気相成長法（ＨＶＰＥ法）が用いられる。前述した種結晶の上部には約１×１０9ｃｍ-2と転位の多い領域１８０６が存在するが、横方向成長した領域１８０５は転位密度が１×１０7ｃｍ-2程度まで低減できている。そして、この転位の少ない領域１８０５の上部に活性領域を形成することで信頼性を向上させようとしている。なお、第２図中のその他の構成については、第１図に示した従来の半導体レーザの場合と同様であるので、同一符号を付して説明を省略する。
一方、最近になって、ＧａＮ基板を作製する研究が盛んになっている。
非特許文献２には、サファイア基体上に成長したＧａＮ系半導体層においてサファイア基体を研磨で削除することによりＧａＮ基板を得る方法が示されている。また、非特許文献３には、Ｎｄ：ＹＡＧレーザの第３高調波（波長３５５ｎｍ）を利用したレーザ光を照射することにより、サファイア基体付近でＧａＮ系半導体層を分離（リフトオフ）する方法が示されている。このようにレーザ光を照射することによってＧａＮ系半導体層を分離することができるのは、サファイア基体付近のＧａＮ系半導体層が低品質でキャリア濃度が高いことが原因であるとされている。
なお、関連技術として、特許文献１には窒化物半導体の成長方法が、特許文献２には半導体薄膜構造とその作製法がそれぞれ開示されている。
特開平１１−１９１６５７号公報 特開２００１−９３８３７号公報 「ｊｏｕｒｎａｌ ｏｆ Ｍａｔｅｒｉａｌ Ｒｅｓｅｒａｃｈ, Ｖｏｌ. １４ （１９９９），ｐｐ．２７１６−２７３１」 「Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．３７（１９９８），ｐｐ．Ｌ３０９−Ｌ３１２」 「Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．３８（１９９９），ｐｐ．Ｌ２１７−Ｌ２１９」
しかしながら、非特許文献２、非特許文献３で示されている方法では、サファイアとＧａＮとの熱膨張係数差により、サファイア基体からＧａＮ系半導体層を分離する際にＧａＮ系半導体層にクラックが多数発生するため、２インチウエハーレベルの大面積ＧａＮ基板を得ることができない。また、これらの方法では、サファイア基体とＧａＮ系半導体層との分離の制御が容易ではないという問題がある。
また、サファイア基体の格子定数とその上に成長させたＧａＮ系半導体層の格子定数との差が大きいために、サファイア基体の上にＧａＮ系半導体層が積層されている半導体装置においては、ＧａＮ系半導体層側に応力がかかる構造となっている。そのため、電気的特性が低下し、しかも歩留まりおよび生産性などの信頼性も低下する。したがって、サファイア基体とＧａＮ系半導体層とを分離して、ＧａＮ系半導体基板上に素子を形成することが必要となっている。
本発明はこのような事情に鑑みてなされており、その目的は、サファイア基体とＧａＮ系半導体層との分離の制御性に優れた窒化物系半導体基板の製造方法を提供することにある。
前述した目的を達成するために、本発明に係る窒化物系半導体基板の製造方法は、基体上に第１の窒化物系半導体層を堆積させる工程と、前記第１の窒化物系半導体層の上に、第２の窒化物系半導体層を堆積させる工程と、前記第１および前記第２の窒化物系半導体層を、リッジ部およびリセス部を有する形状に加工する工程と、前記リッジ部の側面および前記リセス部の底面を非晶質絶縁膜で被覆する工程と、前記第２の窒化物系半導体層の前記非晶質絶縁膜で被覆されていない領域を種結晶として第３の窒化物系半導体層を成長させる工程と、前記種結晶とされた領域にレーザ光を照射することにより、前記リッジ部と前記第３の窒化物系半導体層とを分離させる工程とを有し、前記第２の窒化物系半導体層のバンドギャップは、第３の窒化物系半導体層のバンドギャップよりも小さく、前記第２の窒化物系半導体層は、３元以上であってIII−Ｖ族の半導体化合物からなり、前記第２の窒化物系半導体層は、少なくともＩｎを含んでいる。
前記発明に係る窒化物系半導体基板の製造方法において、前記分離させる工程の前に、前記第１、前記第２および前記第３の窒化物系半導体層が堆積された前記基板に対して熱アニールを施す工程を有することが好ましい。
また、前記発明に係る窒化物系半導体基板の製造方法において、前記リッジ部はリッジストライプであり、そのストライプの方向は窒化物の＜１―１００＞方向であることが好ましい。
また、前記発明に係る窒化物系半導体基板の製造方法において、前記レーザ光の波長が１９０ｎｍ以上５５０ｎｍ以下であることが好ましい。
また、本発明の窒化物系半導体装置の製造方法は、基体上に第１の窒化物系半導体層を堆積させる工程と、前記第１の窒化物系半導体層の上に第２の窒化物系半導体層を堆積させる工程と、前記第１および前記第２の窒化物系半導体層を、リッジ部およびリセス部を有する形状に加工する工程と、前記リッジ部の側面および前記リセス部の底面を非晶質絶縁膜で被覆する工程と、前記第２の窒化物系半導体層の前記非晶質絶縁膜で被覆されていない領域を種結晶として第３の窒化物系半導体層を成長させる工程と、前記第３の窒化物系半導体層の上に、活性層を導電型の異なる半導体層で挟んだ活性層構造を含む層を堆積させる工程と、前記種結晶とされた領域にレーザ光を照射することにより、前記リッジ部と前記第３の窒化物系半導体層とを分離させる工程とを有し、前記第２の窒化物系半導体層のバンドギャップは、第３の窒化物系半導体層のバンドギャップよりも小さく、前記第２の窒化物系半導体層は、３元以上であってIII−Ｖ族の半導体化合物からなり、前記第２の窒化物系半導体層は、少なくともＩｎを含んでいる。
前記発明に係る窒化物系半導体装置の製造方法において、活性層構造を含む層を堆積させる工程と、前記リッジ部と前記第３の窒化物系半導体層とを分離させる工程との間に、前記第３の窒化物系半導体層を、第２のリッジ部および第２のリセス部を有する形状に加工する工程と、前記第２のリッジ部の側面および前記第２のリセス部の底面を非晶質絶縁膜で被覆する工程と、前記第３の窒化物系半導体層の前記非晶質絶縁膜で被覆されていない領域を第２の種結晶として第４の窒化物系半導体層を成長させる工程とをさらに有することが好ましい。
また、前記発明に係る窒化物系半導体装置の製造方法において、前記活性層が、断面視において前記第２のリセス部と重なり合う位置に形成されることが好ましい。
本発明の前記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
本発明の窒化物系半導体基板の製造方法は、サファイア基体とＧａＮ系半導体層との分離を容易に制御することができる。
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。なお、以下では窒化物系半導体層の成長方法としてＭＯＶＰＥ法を例示するが、その他にも、ＨＶＰＥ法、ＣＶＤ法など、窒化物系半導体層を成長させるためにこれまで提案されているすべての方法を利用することが可能である。また、各図面においては誇張して示す場合があるので、図面中の寸法は実際の場合と必ずしも一致していない。
（実施の形態１）
第３図（ａ）は実施の形態１に係る製造方法によって製造されたＧａＮ系半導体基板の構成を示す断面図であり、第３図（ｂ）はその製造工程においてＧａＮ系半導体基板と分離された基板の構成を示す断面図である。また、第４図（ａ）から第４図（ｄ）は、本実施の形態に係る製造方法の工程を示す断面図である。
第３図（ａ）において、符号３０５はＧａＮ系半導体基板を示している。また、第３図（ｂ）において、符号３０１はサファイア基体を示しており、このサファイア基体３０１上にはＧａＮ層３０２が形成されている。ＧａＮ層３０２は複数のリッジストライプ３０２ａおよびリセス部３０２ｂを有するように加工されており、そのリッジストライプ３０２ａの側面およびリセス部３０２ｂの底面には非晶質絶縁膜であるＳｉＮｘ層３０３が形成されている。後述するように、第３図（ａ）に示すＧａＮ系半導体基板３０５は、第３図（ｂ）に示すサファイア基体３０１などと分離されることによって製造される。
次に、本実施の形態に係る製造方法の詳細について説明する。
まず、サファイア基体３０１の表面を酸溶液により洗浄する。その後、洗浄したサファイア基体３０１をＭＯＶＰＥ装置の反応炉内のサセプタに保持し、反応炉を真空排気する。続いて、反応炉内を圧力が約４０ｋＰａの水素雰囲気とし、温度を約１１００℃まで昇温してサファイア基体３０１を加熱し、表面のサーマルクリーニングを約１０分間実施する。
次に反応炉を約５００℃まで降温した後、サファイア基体３０１上に、供給量が２５ｍｍｏｌ／ｍｉｎのトリメチルガリウム（ＴＭＧ）、供給量が７．５Ｌ／ｍｉｎのアンモニア（ＮＨ3）ガス、およびキャリアガスとしての水素を同時に供給する。これにより、厚さが２０ｎｍのＧａＮよりなる低温バッファ層を成長させる。
その後、１０２０℃まで昇温させ、ＴＭＧとＮＨ３とを供給することにより、ＧａＮ層３０２を堆積する（第４図（ａ））。このとき、その表面はＣ面になっている。
次に、フォトリソグラフィー技術、ドライエッチング技術を用いてＧａＮ層３０２をリセス状（凹状）に加工し、周期的なリッジストライプを形成する。そして、ＥＣＲスパッタなどの絶縁膜堆積技術を用いて、リッジストライプ３０２ａの側面およびリセス部３０２ｂの底面に非晶質絶縁膜であるＳｉＮx層３０３（厚さ１０ｎｍ）を堆積する（第４図（ｂ））。
このときＧａＮ層３０２に形成されたリッジストライプ３０２ａの周期Ｆは１６μｍであり、その幅Ｔは４μｍである。なお、本実施の形態ではこのようにリッジストライプ３０２ａの周期Ｆを１６μｍとし、その幅Ｔを４μｍとしているが、この値に限られるわけではない。ここでリッジストライプ３０２ａの周期Ｆが大きすぎると後述するエアギャップを良好な形状で得ることができなくなる。一方、その周期Ｆが小さすぎると転位の低減効果が少なくなる。したがって、リッジストライプ３０２ａの周期Ｆは５μｍから１００μｍ程度が好ましく、１０μｍから５０μｍ程度がより好ましい。また、リッジストライプ３０２ａの幅Ｔも広すぎた場合には転位の低減効果が少なくなり、狭すぎると後述する種結晶としての領域が小さくなるためＧａＮ系半導体層の結晶性が低くなる。そのため、リッジストライプ３０２ａの幅Ｔは１μｍから１０μｍ程度が好ましく、２μｍから８μｍ程度がより好ましい。
ＧａＮ層３０２に形成されたリッジストライプ３０２ａのストライプの方向は、ＧａＮの＜１−１００＞方向である。これは、後述するようにして得られるＧａＮ系半導体基板を半導体レーザに用いる場合に、共振器の長手方向とストライプの方向とが一致するため好ましいからである。
リッジストライプ３０２ａの頂上に露出したＧａＮ層３０２のＣ面（第４図（ｂ）中の拡大図における符号３０２ｃで示した領域）を種結晶として、ＧａＮ系半導体層３０５を順次結晶成長させて堆積する（第４図（ｃ））。これにより、ＳｉＮx層３０３とＧａＮ系半導体層３０５との間にはエアギャップ３０４が形成される。このように、本実施の形態においては、領域３０２Ｃ上のみで結晶成長させ、他の領域上、例えばリッジストライプ３０２ａ上またはリセス部３０２ｂ上では結晶成長させない。なお、ＧａＮ系半導体層３０５はエアギャップ３０４の中央部付近で合体し合体部４０１を形成している。
その後、サファイア基体３０１の裏面よりＧａＮ系半導体層３０５の種結晶となっているＧａＮ層３０２中の領域３０２ｃの全部または一部に紫外レーザ光４０２（Ｎｄ：ＹＡＧレーザ第３高調波（波長３５５ｎｍ））を照射する。これにより、領域３０２ｃが光化学的に劣化する。その結果、サファイア基体３０１とＧａＮ系半導体層３０５とが分離される。
このようにして第１図（ａ）に示されるＧａＮ系半導体層３０５、すなわちＧａＮ系半導体基板３０５を製造することができる。
ところで、前述したように、サファイア基体３０１とＧａＮ系半導体層３０５とをレーザを用いて分離する工程の前段階として、結晶成長後の基板を開管石英管に搬送し、窒素雰囲気中にて約１０００℃で６時間程度の熱アニールを施す工程を行うことにより、当該分離する工程を効果的に実施することができる。この場合、ＧａＮ層３０２からの窒素原子抜け等のダメージを考慮すると、アニール温度は１２００℃までが望ましい。
また、サファイア基体３０１とＧａＮ系半導体層３０５とをレーザを用いて分離する工程において、レーザ光の波長は１５０ｎｍから４００ｎｍの範囲であることが望ましい。さらに、照射するレーザビームのフォーカス位置はビームウエストがＧａＮ系半導体層３０５の種結晶付近となっているＧａＮ層３０２の領域とし、その領域でレーザ光のエネルギー密度を急激に大きくして行う方が望ましい。
また、レーザビームの走査方法としては主に、（１）ガルバノミラーとｆ−θレンズとの組み合わせ、（２）ポリゴンミラーとｆ−θレンズとの組み合わせ、（３）ｘ−ｙステージによる移動の３つの方法が考えられる。ビームのフォーカス位置を正確に保持するためには、（３）のｘ−ｙステージを移動する方法で走査することが望ましい。ここで、走査する方向はストライプの方向、すなわちＧａＮの＜１−１００＞方向であることが望ましい。
本実施の形態の場合、サファイア基体３０１とＧａＮ系半導体層３０５とを分離する工程において、ＧａＮ層３０２に形成されたリッジストライプ３０２ａの側面およびリセス部３０２ｂの底面、ならびに再成長結晶で囲まれたエアギャップ部分が存在するため、再成長したＧａＮ系半導体層が基板に癒着することがほとんどない。そのため、従来技術と比べてサファイア基体とＧａＮ系半導体層とを容易に分離することでき、分離後のＧａＮ系半導体層（すなわち、ＧａＮ系半導体基板）の品質も高い。
この品質、すなわち結晶性について、以下、説明する。ＧａＮ層３０２に含まれる結晶欠陥は、ＧａＮ層３０２上に新たな半導体層を成長させた際に、真上方向に成長する。このため、リッジストライプ３０２ａの直上に位置するＧａＮ系半導体基板３０５の領域は、転位密度（結晶欠陥の頻度）が約１×１０９ｃｍ−２程度の高転位密度領域となっている。一方、リセス部３０２ｂの直上に位置するＧａＮ系半導体基板３０５の領域は、転位密度が約１×１０７ｃｍ−２程度の低転位密度領域となっている。活性層においては転位密度が低いことが望まれるため、このＧａＮ系半導体基板３０５上に半導体層を成長させて半導体レーザ素子を得る際には、活性層と低転位密度領域とが重なり合う、すなわち、低転位密度領域の直上に活性層が位置することが望ましい。このことは、後述する実施の形態においても同様である。
なお、本実施の形態では、ＧａＮ層３０２に周期的なリッジストライプを設けているが、これに代わって周期的な格子上のリッジを設けた場合でも同様の効果が得られる。
もちろん、これらの発明は以上の例に限定されるわけではなく、細部については様々な態様が可能であることは言うまでもない。
（実施の形態２）
本発明の実施の形態２では、ＧａＮ系半導体層の上に活性層構造が形成されている半導体レーザの製造方法を示す。
第５図（ａ）は本実施の形態に係る製造方法によって製造された半導体レーザの構成を示す断面図であり、第５図（ｂ）はその製造工程において半導体レーザと分離された基板の構成を示す断面図である。また、第６図（ａ）から第６図（ｅ）は、本実施の形態に係る製造方法の工程を示す断面図である。
第５図（ａ）において、符号１０５はＧａＮ系半導体基板を示している。このＧａＮ系半導体基板１０５の上には、ｎ−Ａｌ0.1Ｇａ0.9Ｎ／ｎ−ＧａＮ超格子コンタクト層１０６、ｎ−Ａｌ0.03ＧａＮ0.97Ｎクラッド層１０７が堆積されている。ｎ−Ａｌ0.03ＧａＮ0.97Ｎクラッド層１０７は周期的なリッジストライプ１０２ａおよびリセス部１０２ｂを有するように加工されている。このリッジストライプ１０２ａおよびリセス部１０２ｂのうちの一部のリッジストライプ１０２ａの側面およびリセス部１０２ｂの底面にはＳｉＮx層１０８が形成されている。また、それらのリッジストライプ１０２ａの表面上には、その表面を種結晶として成長されたｎ−ＧａＮ光ガイド層１１０、多重量子井戸（ＭＱＷ）活性層１１１、ｐ−ＧａＮ光ガイド層１１２、ｐ−Ａｌ0.07Ｇａ0.93Ｎクラッド層１１３が堆積されている。
ｐ−Ａｌ0.07Ｇａ0.93Ｎクラッド層１１３の上には、リッジ状に加工されたｐ−ＧａＮ層１１４およびｐ電極１１５が形成されている。またリッジ状のｐ−ＧａＮ層１１４およびｐ電極１１５が形成されていないｐ−Ａｌ0.07Ｇａ0.93Ｎクラッド層１１３の領域には、絶縁膜１１６が形成されている。また、ｐ電極１１５および絶縁膜１１６上に配線電極１１８が形成されている。
また、ｎ−Ａｌ0.03Ｇａ0.97Ｎクラッド層１０７に形成されているリッジストライプおよびリセス部のうちの一部のリッジストライプの側面およびリセス部の底面には絶縁膜１１６が形成されている。そして、そのうちの１つのリッジストライプの上にはｎ電極１１７が、そのｎ電極１１７および絶縁膜１１６の上には配線電極１１９がそれぞれ形成されている。
また、第５図（ｂ）において、符号１０１はサファイア基体を示しており、このサファイア基体１０１上にはＧａＮ層１０２が形成されている。ＧａＮ層１０２は複数のリッジストライプ１０２ａおよびリセス部１０２ｂを有するように加工されており、そのリッジストライプ１０２ａの側面およびリセス部１０２ｂの底面には非晶質絶縁膜であるＳｉＮｘ層１０３が形成されている。
後述するように、第５図（ａ）に示す半導体レーザは、第５図（ｂ）に示すサファイア基体１０１と分離されることによって製造される。
次に、本実施の形態に係る製造方法の詳細について説明する。
実施の形態１の場合と同様にして、サファイア基体１０１の表面のサーマルクリーニングを実施した後、ＭＯＶＰＥ装置の反応炉内を約５００℃にまで降温させ、サファイア基体１０１上に厚さが２０ｎｍのＧａＮよりなる低温バッファ層を成長させる。
その後、１０２０℃まで昇温させ、ＴＭＧとＮＨ3とを供給することにより、サファイア基体１０１上にＧａＮ層１０２を堆積する（第６図（ａ））。このとき、その表面はＣ面になっている。
次に、フォトリソグラフィー技術、ドライエッチング技術を用いてＧａＮ層１０２をリセス状（凹状）に加工し、周期的なリッジストライプ１０２ａを形成する。そして、ＥＣＲスパッタなどの絶縁膜堆積技術を用いて、リッジストライプ１０２ａの側面およびリセス部１０２ｂの底面に非晶質絶縁膜であるＳｉＮx層１０３（厚さ１０ｎｍ）を堆積する（第６図（ｂ））。
このときリッジストライプ１０２ａの周期Ｆは１６μｍ、その幅Ｔは４μｍである。本実施の形態でも、実施の形態１の場合と同様に、このリッジストライプ１０２ａの周期Ｆは５μｍから１００μｍ程度が好ましく、１０μｍから５０μｍ程度がより好ましい。また、リッジストライプの幅Ｔは１μｍから１０μｍ程度が好ましく、２μｍから８μｍ程度がより好ましい。
また、ＧａＮ層１０２のリッジストライプ１０２ａのストライプの方向は、ＧａＮの＜１−１００＞方向である。これは、共振器の長手方向とストライプの方向とが一致するためである。
リッジの頂上に露出したＧａＮ層１０２のＣ面（第６図（ｂ）中の拡大図における符号１０２ｃで示した領域）を種結晶として、ｎ−Ａｌ0.03Ｇａ0.97Ｎ層１０５（厚さ２μｍ）、ｎ−Ａｌ0.1Ｇａ0.9Ｎ／ｎ−ＧａＮ超格子コンタクト層１０６（厚さ２μｍ）、およびｎ−Ａｌ0.03Ｇａ0.97Ｎクラッド層１０７（厚さ０．５μｍ）を減圧ＭＯＶＰＥ法により順次堆積する（第６図（ｃ））。これにより、ＳｉＮx層１０３とｎ−Ａｌ0.03Ｇａ0.97Ｎ層１０５との間にはエアギャップ１０４が形成される。このように、本実施の形態においては、領域１０２ｃ上のみで結晶成長させ、他の領域上、例えばリッジストライプ１０２ａ上およびリセス部１０２ｂ上では結晶成長させない。なお、ｎ−Ａｌ0.03Ｇａ0.97Ｎ層１０５はエアギャップ１０４の中央部付近で合体し合体部２０１を形成している。
次に、ｎ−ＡｌＧａＮクラッド層１０７をリセス状（凹状）に加工し、周期的なリッジストライプを形成する。このとき、エッチングがｎ−Ａｌ0.1Ｇａ0.9Ｎ／ｎ−ＧａＮ超格子コンタクト層１０６まで至ってもかまわない。そしてリッジストライプの側面およびリセス部の底面にＳｉＮx層１０８（厚さ１０ｎｍ）を堆積する（第６図（ｄ））。このときリッジストライプの周期は１６μｍ、その幅は約３μｍである。なお、幅が約３μｍのリッジストライプは、第６図（ｄ）に示すように、エアギャップ１０４上部の貫通転位が少ない領域に形成されている。
リッジの頂上に露出したｎ−Ａｌ0.07Ｇａ0.93Ｎクラッド層１０７のＣ面を種結晶として、ｎ−ＧａＮ光ガイド層１１０（厚さ０．２μｍ）、多重量子井戸（ＭＱＷ）活性層１１１、ｐ−ＧａＮ光ガイド層１１２（厚さ０．１μｍ）、ｐ−Ａｌ0.07Ｇａ0.93Ｎクラッド層１１３（厚さ２μｍ）、およびｐ−ＧａＮ層１１４を減圧ＭＯＶＰＥ法により順次堆積する（第６図（ｅ））。これにより、ＳｉＮx層１０８とｐ−ＧａＮ光ガイド層１１２およびｐ−Ａｌ0.07Ｇａ0.93Ｎクラッド層１１３との間にエアギャップ１０９が形成される。なお、ｐ−Ａｌ0.07Ｇａ0.93Ｎクラッド層１１３はエアギャップ１０９の中央部付近で合体している。
次に、第６図（ｅ）には示していないが、第５図（ａ）に示すように、ｐ−ＧａＮ層１１４上にｐ電極１１５を堆積し、ｐ電極１１５、ｐ−ＧａＮ層１１４、およびｐ−ＡｌＧａＮクラッド層１１３を幅５μｍ程度のリッジ状に加工する。露出したｐ−Ａｌ0.07Ｇａ0.93Ｎクラッド層１１３上にはＳｉＯ2などの絶縁膜１１６を被覆し、電流狭窄構造を形成する。絶縁膜１１６の形成方法は、ＥＣＲスパッタ技術を用いる。ｐ電極１１５および絶縁膜１１６上にはＡｕからなる厚さ５μｍの配線電極１１８が形成される。また、同じく第５図（ａ）に示すように、ｎ−Ａｌ0.03ＧａＮ0.97Ｎクラッド層１０７に形成されているリッジストライプおよびリセス部のうちの一部のリッジストライプの側面およびリセス部の底面には絶縁膜１１６を被覆する。そして、そのうちの１つのリッジストライプの上にはｎ電極１１７が、そのｎ電極１１７および絶縁膜１１６の上には配線電極１１９がそれぞれ形成される。
その後、第６図（ｅ）に示すように、サファイア基体１０１の裏面よりｎ−Ａｌ0.03Ｇａ0.97Ｎ１０５の種結晶となっているＧａＮ層１０２の領域１０２ｃの全部または一部に紫外レーザ光２０２（Ｎｄ：ＹＡＧレーザ第３高調波（波長３５５ｎｍ））を照射する。これにより、領域１０２ｃが光化学的に劣化し、その結果サファイア基体とそのサファイア基体上に成長させたＧａＮ系結晶とが分離される。
このようにして第５図（ａ）に示される半導体レーザを製造することができる。
以上のように、サファイア基体１０１とＧａＮ系半導体層１０５とをレーザを用いて分離する工程の前段階として、実施の形態１において示した方法で熱アニールを施すと、当該分離する工程を効果的に実施することができる。また、加工用のレーザビームの走査方法として、ｘ−ｙステージを移動する方法を採用することが望ましい点も、実施の形態１の場合と同様である。
以上のように、サファイア基体１０１とＧａＮ系半導体層１０５とを分離する工程において、リッジストライプ１０２ａの側面およびリセス部１０２ｂの底面、ならびに再成長結晶で囲まれたエアギャップ部分が存在するため、再成長したＧａＮ系半導体層が基板に癒着することがほとんどない。そのため、従来技術と比べて容易に分離することでき、分離後のＧａＮ系半導体層の品質も高い。
なお、本実施の形態ではＧａＮ層１０２に周期的なリッジストライプを設けているが、これに代わって、周期的な格子上のリッジを設けた場合でも同様の効果が得られる。
もちろん、これらの発明は以上の例に限定されるものではなく、細部については様々な態様が可能であることは言うまでもない。
（実施の形態３）
本発明に係る実施の形態３では、基板分離層を設けることによって、容易に基板と分離することができるＧａＮ系半導体基板の製造方法について示す。
第７図（ａ）は本実施の形態に係る製造方法によって製造されたＧａＮ系半導体基板の構成を示す断面図であり、第７図（ｂ）はその製造工程においてＧａＮ系半導体基板と分離された基板の構成を示す断面図である。また、第８図（ａ）から第８図（ｄ）は、本実施の形態に係る製造方法の工程を示す断面図である。
第７図（ａ）において、符号７０６はＧａＮ系半導体基板を示している。また、第７図（ｂ）において、符号７０１はサファイア基体を示しており、このサファイア基体７０１上にはＧａＮ層７０２が形成されている。ＧａＮ層７０２は複数のリッジストライプ７０２ａおよびリセス部７０２ｂを有するように加工されており、そのリッジストライプ７０２ａの側面およびリセス部７０２ｂの底面には非晶質絶縁膜であるＳｉＮｘ層７０４が形成されている。
後述するように、第７図（ａ）に示すＧａＮ系半導体基板７０６は、第７図（ｂ）に示すサファイア基体７０１などと分離されることによって製造される。
次に、本実施の形態に係る製造方法の詳細について説明する。
まず、実施の形態１の場合と同様にして、サファイア基体７０１の表面のサーマルクリーニングを行った後、ＭＯＶＰＥ装置の反応炉内を約５００℃にまで降温させ、サファイア基体７０１上に厚さが２０ｎｍのＧａＮよりなる低温バッファ層を成長させる。
その後、１０００℃にまで昇温させ、ＴＭＧとＮＨ3とを供給することにより、サファイア基体７０１上にＧａＮ層７０２を堆積する。続いて、ＮＨ3、アルシンおよびＴＭＧを供給して厚さが約１００ｎｍのＧａＮ0.96Ａｓ0.04よりなる基板分離層７０３を成長させる（第８図（ａ））。このとき、その表面はＣ面になっている。この基板分離層７０３は、後に積層されるＧａＮ系半導体層と比べてバンドギャップエネルギーが小さく、相分離を起こしやすい窒化物半導体層である。
本実施の形態では基板分離層７０３の材料をＧａＮ0.96Ａｓ0.04としているが、これに限定されるわけではなく、３元以上であってIII−V族の半導体化合物であればよい。例えば、反応炉内を約８００℃とし、トリチメルインジウム（ＴＭＩ）およびＴＭＧと、キャリアガスとしての窒素とを供給することにより厚さが約１００ｎｍのＩｎ0.2Ｇａ0.8Ｎよりなる基板分離層７０３を成長させるようにしてもよい。また、ＮＨ3、ホスフィン（ＰＨ3）およびＴＭＧを供給することにより厚さが約１００ｎｍのＧａＮ0.96Ｐ0.04よりなる基板分離層７０３を成長させるようにしてもよい。
次に、フォトリソグラフィー技術、ドライエッチング技術を用いてＧａＮ層７０２および基板分離層７０３をリセス状（凹状）に加工し、周期的なリッジストライプ７０２ａを形成する。そして、ＥＣＲスパッタなどの絶縁膜堆積技術を用いて、リッジストライプ７０２ａの側面およびリセス部７０２ｂの底面に非晶質絶縁膜であるＳｉＮx層７０４（厚さ１０ｎｍ）を堆積する（第８図（ｂ））。
このときリッジストライプ７０２ａの周期Ｆは１６μｍ、その幅Ｔは４μｍである。本実施の形態でも、実施の形態１の場合と同様に、このリッジストライプ７０２ａの周期Ｆは５μｍから１００μｍ程度が好ましく、１０μｍから５０μｍ程度がより好ましい。また、リッジストライプ７０２ａ部の幅Ｔは１μｍから１０μｍ程度が好ましく、２μｍから８μｍ程度がより好ましい。
また、このリッジストライプ７０２ａのストライプの方向は、ＧａＮの＜１−１００＞方向である。これは、後述するようにして得られるＧａＮ系半導体基板を半導体レーザに用いる場合に、共振器の長手方向とストライプの方向とが一致するため好ましいからである。
リッジストライプ７０２ａの頂上に露出した基板分離層７０３のＣ面（第８（ｂ）図中の拡大図における符号７０３ｃで示した領域）を種結晶として減圧ＭＯＶＰＥ法によってＧａＮ系半導体層７０６（厚さ２ｍｍ）を堆積する（第８図（ｃ））。これにより、ＳｉＮx層７０４とＧａＮ系半導体層７０６との間にはエアギャップ７０５が形成される。このように、本実施の形態においては、領域７０３ｃ上のみで結晶成長させ、他の領域上、例えばリッジストライプ７０２ａの側面またはリセス部７０２ｂの底面では結晶成長させない。なお、ＧａＮ系半導体層７０６はエアギャップ７０５の中央部付近で合体し合体部８０１を形成している。
その後、サファイア基体７０１の裏面よりＧａＮ系半導体層７０６の種結晶となっている基板分離層７０３の領域７０３ｃの全部または一部に紫外レーザ光８０２（Ｎｄ：ＹＡＧレーザ第３高調波（波長３５５ｎｍ））を照射する。基板分離層７０３は、熱エネルギーまたは光エネルギーにより劣化されやすい。そのため、このようにレーザ光８０２を照射することによって、領域７０３が光化学的に劣化して除去される。その結果、サファイア基体７０１とそのサファイア基体７０１上に成長させたＧａＮ系半導体層７０６とが容易に分離される。
このようにして第７図（ａ）に示されるＧａＮ系半導体層７０６、すなわちＧａＮ系半導体基板７０６を製造することができる。
以上のように、サファイア基体７０１とＧａＮ系半導体層７０６とをレーザを用いて分離する工程の前段階として、実施の形態１において示した方法で熱アニールを施すと、当該分離する工程が効果的に実施できる。また、加工用のレーザビームの走査方法として、ｘ−ｙステージを移動する方法を採用することが望ましい点も、実施の形態１の場合と同様である。
以上のように、サファイア基体７０１とＧａＮ系半導体層７０６とを分離する工程において、リッジストライプ７０２ａの側面およびリセス部７０２ｂの底面、ならびに再成長結晶で囲まれたエアギャップ部分が存在するため、再成長した窒化物系結晶が基板に癒着することがほとんどない。そのため、従来例と比べて容易に分離することができ、分離後のＧａＮ系半導体層の品質も高い。
前述したように、本実施の形態に係る製造方法は、サファイア基体７０１とＧａＮ系半導体層７０６との間に、当該ＧａＮ系半導体層７０６よりもバンドギャップエネルギーの小さい半導体層である基板分離層７０３を積層させる工程を備えている。このＧａＮ系半導体層７０６よりもバンドギャップの小さい基板分離層７０３は３元以上であってIII−Ｖ族の半導体化合物からなり、その格子不整合度が大きいために組成が不均一になり相分離を起こしやすい。相分離を起こした基板分離層７０３は結晶性が低下し、欠陥及びボイド（穴）が多数発生するため、その上面にかかる応力を緩和しやすい。このため、相分離を起こした基板分離層７０３は熱エネルギーや光エネルギーにより劣化されやすくなり、熱アニール、レーザ光の照射により基板分離層７０３のみが選択的に除去されるため、サファイア基体７０１とＧａＮ系半導体層７０６とを容易に分離することが可能になる。
しかしながら、このような基板分離層７０３をサファイア基体の全面に設けた場合には、サファイア基体７０１とＧａＮ系半導体層７０６との接合面積が大きくなるため、ＧａＮ系半導体層７０６を一様に分離することが困難になる。そのため、本実施の形態においては、基板分離層７０３をストライプ状に設けることでサファイア基体７０１とＧａＮ系半導体層７０５との接合面積を減少させている。これにより、そのストライプ部分を熱アニール及びレーザ光照射することによって、ＧａＮ系半導体層７０６をレーザ光で劣化させることなく、より均一にサファイア基体７０１とＧａＮ系半導体層７０６とを分離することが可能となる。
また、この際にサファイア基体７０１上のＧａＮ系半導体層７０６に加わる圧縮歪は、相分離を起こした基板分離層７０３によって緩和されるため、サファイア基体７０１から分離したＧａＮ系半導体層７０６にはクラックが発生しない。そのため、ＧａＮ系半導体基板の大面積化を実現することができる。
なお、本実施の形態では、ＧａＮ層７０２および基板分離層７０３に周期的なリッジストライプ７０２ａを設けているが、これに代わって周期的な格子上のリッジを設けた場合でも同様の効果が得られる。
もちろん、これらの発明は以上の例に限定されるものではなく、細部については様々な態様が可能であることは言うまでもない。
（実施の形態４）
本発明に係る実施の形態４では、基板分離層を設けることによって、容易に基板と分離することができる半導体レーザ、およびその製造方法について示す。
第９図（ａ）は本実施の形態に係る製造方法によって製造されたＧａＮ系半導体基板の構成を示す断面図であり、第９図（ｂ）はその製造工程においてＧａＮ系半導体基板と分離された基板の構成を示す断面図である。また、第１０図（ａ）から第１０図（ｅ）は、本実施の形態に係る製造方法の工程を示す断面図である。
第９図（ａ）において、符号５０６はＧａＮ系半導体基板を示している。このＧａＮ系半導体基板５０６の上には、ｎ−Ａｌ0.1Ｇａ0.9Ｎ／ｎ−ＧａＮ超格子コンタクト層５０７、ｎ−Ａｌ0.03Ｇａ0.97Ｎクラッド層５０８が堆積されている。ｎ−Ａｌ0.03Ｇａ0.97Ｎクラッド層５０８は周期的なリッジストライプおよびリセス部を有するように加工されている。このリッジストライプおよびリセス部のうちの一部のリッジストライプの側面およびリセス部の底面にはＳｉＮx層６０３が形成されている。また、それらのリッジストライプの表面上には、その表面を種結晶として成長されたｎ−ＧａＮ光ガイド層５１０、多重量子井戸（ＭＱＷ）活性層５１１、ｐ−ＧａＮ光ガイド層５１２、ｐ−Ａｌ0.07Ｇａ0.93Ｎクラッド層５１３が堆積されている。
ｐ−Ａｌ0.07Ｇａ0.93Ｎクラッド層５１３の上には、リッジ状に加工あされたｐ−ＧａＮ層５１４およびｐ電極５１５が形成されている。またリッジ状のｐ−ＧａＮ層５１４およびｐ電極５１５が形成されていないｐ−Ａｌ0.07Ｇａ0.93Ｎクラッド層５１３の領域には、絶縁膜５１６が形成されている。また、ｐ電極５１５および絶縁膜５１６上に配線電極５１８が形成されている。
また、ｎ−Ａｌ0.03Ｇａ0.97Ｎクラッド層５０８に形成されているリッジストライプおよびリセス部のうちの一部のリッジストライプの側面およびリセス部の底面には絶縁膜５１６が形成されている。そして、そのうちの１つのリッジストライプの上にはｎ電極５１７が、そのｎ電極５１７および絶縁膜５１６の上には配線電極５１９がそれぞれ形成されている。
また、第９図（ｂ）において、符号５０１はサファイア基体を示しており、このサファイア基体５０１上にはＧａＮ層５０２が形成されている。ＧａＮ層５０２は複数のリッジストライプ５０２ａおよびリセス部５０２ｂを有するように加工されており、そのリッジストライプ５０２ａの側面およびリセス部５０２ｂの底面には非晶質絶縁膜であるＳｉＮｘ層５０４が形成されている。
後述するように、第９図（ａ）に示す半導体レーザは、第９図（ｂ）に示すサファイア基体５０１などと分離されることによって製造される。
次に、本実施の形態に係る製造方法の詳細について説明する。
まず、実施の形態１の場合と同様にして、サファイア基体５０１の表面のサーマルクリーニングを行った後、ＭＯＶＰＥ装置の反応炉内を約５００℃にまで降温させ、サファイア基体５０１上に厚さが２０ｎｍのＧａＮよりなる低温バッファ層を成長させる。
その後、１０００℃まで昇温させ、ＴＭＧとＮＨ3とを供給することにより、サファイア基体５０１上にＧａＮ層５０２を堆積する。続いて、ＮＨ3、アルシンおよびＴＭＧを供給して厚さが約１００ｎｍのＧａＮ0.96Ａｓ0.04よりなる基板分離層５０３を成長させる（第１０図（ａ））。このとき、その表面はＣ面になっている。この基板分離層５０３は、実施の形態３における基板分離層と同様に、後に積層されるＧａＮ系半導体層と比べてバンドギャップエネルギーが小さく、相分離を起こしやすい窒化物半導体層である。
本実施の形態では基板分離層５０３の材料をＧａＮ0.96Ａｓ0.04としているが、これに限定されるわけではなく、３元以上であってIII−V族の半導体化合物であればよい点は実施の形態３の場合と同様である。
次に、フォトリソグラフィー技術、ドライエッチング技術を用いてＧａＮ層５０２および基板分離層５０３をリセス状（凹状）に加工し、周期的なリッジストライプ５０２ａを形成する。そして、ＥＣＲスパッタなどの絶縁膜堆積技術を用いて、リッジストライプ５０２ａの側面およびリセス部５０２ｂの底面に非晶質絶縁膜であるＳｉＮx層５０４（厚さ１０ｎｍ）を堆積する（第１０図（ｂ））。
このときリッジストライプ５０２ａの周期Ｆは１６μｍ、その幅Ｔは４μｍである。本実施の形態でも、実施の形態１の場合と同様に、このリッジストライプ５０２ａの周期Ｆは５μｍから１００μｍ程度が好ましく、１０μｍから５０μｍ程度がより好ましい。また、リッジストライプ５０２ａの幅Ｔは１μｍから１０μｍ程度が好ましく、２μｍから８μｍ程度がより好ましい。
また、このリッジストライプ５０２ａのストライプの方向は、ＧａＮの＜１−１００＞方向である。これは、共振器の長手方向とストライプの方向とが一致するためである。
リッジストライプ５０２ａの頂上に露出した基板分離層５０３のＣ面（第１０（ｂ）図中の拡大図における符号５０３ｃで示した領域）を種結晶として減圧ＭＯＶＰＥ法によってｎ−Ａｌ0.03Ｇａ0.97Ｎ層５０６（厚さ２μｍ）、ｎ−Ａｌ0.1Ｇａ0.9Ｎ／ｎ−ＧａＮ超格子コンタクト層５０７（厚さ２μｍ）、ｎ−Ａｌ0.03Ｇａ0.97Ｎクラッド層５０８（厚さ０．５μｍ）を順次堆積する（第１０図（ｃ））。これにより、ＳｉＮx層５０４とｎ−Ａｌ0.03Ｇａ0.97Ｎ層５０６との間にはエアギャップ５０５が形成される。このように、本実施の形態においては、領域５０３ｃ上のみで結晶成長させ、他の領域上、例えばリッジストライプ５０２ａの側面またはリセス部５０２ｂの底面では結晶成長させない。なお、ｎ−Ａｌ0.03Ｇａ0.97Ｎ層５０６はエアギャップ５０５の中央部付近で合体し合体部６０１を形成している。
次に、ｎ−ＡｌＧａＮクラッド層５０８をリセス状（凹状）に加工し、周期的なリッジストライプを形成する。このとき、エッチングがｎ−Ａｌ0.1Ｇａ0.9Ｎ／ｎ−ＧａＮ超格子コンタクト層５０７まで至ってもかまわない。そしてリッジストライプの側面とリセス部の底面にＳｉＮx層６０３（厚さ１０ｎｍ）を堆積する（第１０図（ｄ））。このときリッジストライプの周期は１６μｍ、その幅は約３μｍである。なお、幅が約３μｍのリッジストライプはエアギャップ５０５上部の貫通転位が少ない領域で形成されている。
リッジストライプの頂上に露出したｎ−Ａｌ0.07Ｇａ0.93Ｎクラッド層５０７のＣ面を種結晶として、ｎ−ＧａＮ光ガイド層５１０（厚さ０．２μｍ）、多重量子井戸（ＭＱＷ）活性層５１１、ｐ−ＧａＮ光ガイド層５１２（厚さ０．１μｍ）、およびｐ−Ａｌ0.07Ｇａ0.93Ｎクラッド層５１３（厚さ２μｍ）を減圧ＭＯＶＰＥ法により順次堆積する（第１０図（ｅ））。これにより、ＳｉＮx層６０３とｐ−ＧａＮ光ガイド層５１２およびｐ−Ａｌ0.07Ｇａ0.93Ｎクラッド層５１３との間にエアギャップ５０９が形成される。なお、ｐ−Ａｌ0.07Ｇａ0.93Ｎクラッド層５１３はエアギャップ５０９の中央部付近で合体している。
次に、第１０図（ｅ）には示していないが、第９図（ａ）に示すように、ｐ−ＧａＮ層５１４上にｐ電極５１５を堆積し、ｐ電極５１５、ｐ−ＧａＮ層５１４、およびｐ−ＡｌＧａＮクラッド層５１３を幅５μｍ程度のリッジ状に加工する。露出したｐ−Ａｌ0.07Ｇａ0.93Ｎクラッド層に５１３上はＳｉＯ2などの絶縁膜５１６を被覆し、電流狭窄構造を形成する。絶縁膜５１６の形成方法は、ＥＣＲスパッタ技術を用いる。ｐ電極５１５および絶縁膜５１６上にはＡｕからなる厚さ５μｍの配線電極５１８が形成される。また、同じく第９図（ａ）に示すように、ｎ−Ａｌ0.03ＧａＮ0.97Ｎクラッド層５０８に形成されているリッジストライプおよびリセス部のうちの一部のリッジストライプの側面およびリセス部の底面には絶縁膜５１６を被覆する。そして、そのうちの１つのリッジストライプの上にはｎ電極５１７が、そのｎ電極５１７および絶縁膜５１６の上には配線電極５１９がそれぞれ形成される。
その後、第１０図（ｅ）に示すように、サファイア基体５０１の裏面よりｎ−Ａｌ0.03Ｇａ0.97Ｎ５０６の種結晶となっている基板分離層５０３の領域５０３ｃの全部または一部に紫外レーザ光６０２（Ｎｄ：ＹＡＧレーザ第３高調波（波長３５５ｎｍ））を照射する。基板分離層５０３は、熱エネルギーまたは光エネルギーにより劣化されやすい。そのため、このようにレーザ光６０２を照射することによって、領域５０３ｃが光化学的に劣化して除去される。その結果、サファイア基体５０１とそのサファイア基体５０１上に成長させたＧａＮ系半導体層５０６とが容易に分離される。
このようにして第１０図（ａ）に示される半導体レーザを製造することができる。
以上のように、サファイア基体５０１とＧａＮ系半導体層５０６とをレーザを用いて分離する工程の前段階として、実施の形態１において示した方法で熱アニールを施すと、当該分離する工程を効果的に実施することができる。また、加工用のレーザビームの走査方法として、ｘ−ｙステージを移動する方法を採用することが望ましい点も、実施の形態１の場合と同様である。
以上のように、サファイア基体５０１とＧａＮ系半導体層５０６とを分離する工程において、リッジストライプの側面およびリセス部の底面、ならびに再成長結晶で囲まれたエアギャップ部分が存在するため、再成長した窒化物系結晶が基板に癒着することがほとんどない。そのため、従来例と比べて容易に分離することでき、分離後のＧａＮ系半導体層の品質も高い。
また、実施の形態３の場合と同様に、基板分離層５０３を設けることによって、サファイア基体５０１とＧａＮ系半導体層５０６とを容易に分離することができるとともに、ＧａＮ系半導体基板の大面積化を実現することができる。
なお、本実施の形態では、ＧａＮ層５０２および基板分離層５０３に周期的なリッジストライプを設けているが、これに代わって、周期的な格子上のリッジを設けた場合でも同様の効果が得られる。
もちろん、これらの発明は以上の例に限定されるものではなく、細部については様々な態様が可能であることは言うまでもない。
以上の実施の形態３および実施の形態４において、基板分離層に用いる半導体化合物としてはＧａＮＡｓ、ＧａＩｎＮ、ＡｌＧａＮ、ＧａＮＰなど種々の材料が考えられるが、これらの組成によってサファイア基体とＧａＮ系半導体層との分離に用いるレーザ光の波長を変化させると効果的である。
以下、レーザ光の波長と基板分離層の組成との関係について述べる。第１１図は、窒化物結晶の吸収端波長と格子定数との関係を示すグラフである。例えば基板分離層としてＩｎＧａＮを用いる場合、Ｉｎ：Ｇａの比率を４：６から６：４にすると、レーザ光の波長は５３０ｎｍ付近となりＮｄ：ＹＡＧレーザの第２高調波なども使用できる。一方、Ｉｎ比率を高くするにつれ結晶性が低下し、再成長させる窒化物結晶の品質へ悪影響を及ぼすことになるため、Ｉｎ組成は５：５までとするのが望ましい。また、ＧａＮＡｓまたはＧａＮＰを基板分離層として用いた場合、ＧａＮとＧａＡｓ、ＧａＰとでは結晶構造が異なるため結晶性が低下し、再成長させる窒化物結晶の品質へ悪影響を及ぼす。そのため、ＡｓまたはＰの組成は５％までとするのが望ましい。この場合、最適のレーザ光の波長は４００ｎｍ付近であるが、加工用として実績のあるレーザとしては波長が３５０ｎｍ付近であるＮｄ：ＹＡＧ及びＹＬＦレーザやＸｅＦエキシマレーザなどを用いるのが効果的である。ＡｌＧａＮを基板分離層として用いた場合では、波長１９０ｎｍから３６０ｎｍのレーザ光を用いるのが効果的であるが、レーザの活性層にダメージを及ぼすため、３５０ｎｍ付近のレーザ光を用いたほうが望ましい。以上の内容を考慮すると、本発明において用いるレーザ光の波長は、１９０ｎｍ程度から５５０ｎｍ程度の範囲内であることが望ましい。
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
本発明に係る窒化物系半導体基板の製造方法および窒化物系半導体装置の製造方法は、それぞれ、信頼性に優れた窒化物系半導体基板および窒化物系半導体装置を容易に製造することができる方法として有用である。
従来のＧａＮ系半導体レーザの構造を概略的に示す断面図である。 ＥＬＯＧによって形成したＧａＮ結晶の構造を模式的に示した断面図である。 （ａ）は本発明の実施の形態１に係る製造方法によって製造されたＧａＮ系半導体基板の構成を示す断面図であり、（ｂ）はその製造工程においてＧａＮ系半導体基板と分離された基板の構成を示す断面図である。 （ａ）から（ｄ）は、本発明の実施の形態１に係る製造方法の工程を示す断面図である。 （ａ）は本発明の実施の形態２に係る製造方法によって製造された半導体レーザの構成を示す断面図であり、（ｂ）はその製造工程において半導体レーザと分離された基板の構成を示す断面図である。 本発明の実施の形態２に係る製造方法の工程を示す断面図である。 （ａ）は本発明の実施の形態３に係る製造方法によって製造されたＧａＮ系半導体基板の構成を示す断面図であり、（ｂ）はその製造工程においてＧａＮ系半導体基板と分離された基板の構成を示す断面図である。 （ａ）から（ｄ）は、本発明の実施の形態３に係る製造方法の工程を示す断面図である。 （ａ）は本発明の実施の形態４に係る製造方法によって製造された半導体レーザの構成を示す断面図であり、（ｂ）はその製造工程において半導体レーザと分離された基板の構成を示す断面図である。 （ａ）から（ｅ）は、本発明の実施の形態４に係る製造方法の工程を示す断面図である。 窒化物結晶の吸収端波長と格子定数との関係を示すグラフである。
符号の説明
１０１ サファイア基体
１０２ ＧａＮ層
１０２ａ リッジストライプ
１０２ｂ リセス部
１０５ ＧａＮ系半導体基板
１０６ ｎ−Ａｌ0.1Ｇａ0.9Ｎ／ｎ−ＧａＮ超格子コンタクト層
１０７ ｎ−Ａｌ0.03ＧａＮ0.97Ｎクラッド層
１０８ ＳｉＮx層
１１０ ｎ−ＧａＮ光ガイド層
１１１ 多重量子井戸（ＭＱＷ）活性層
１１２ ｐ−ＧａＮ光ガイド層
１１３ ｐ−Ａｌ0.07Ｇａ0.93Ｎクラッド層
１１４ ｐ−ＧａＮ層
１１５ ｐ電極
１１６ 絶縁膜
１１７ ｎ電極
１１８ 配線電極
１１９ 配線電極
３０１ サファイア基体
３０２ ＧａＮ層
３０２ａ リッジストライプ
３０２ｂ リセス部
３０３ ＳｉＮｘ層
３０５ ＧａＮ系半導体層

Claims (16)

  1. 基体上に第１の窒化物系半導体層を堆積させる工程と、
    前記第１の窒化物系半導体層をリッジ部およびリセス部を有する形状に加工する工程と、
    前記リッジ部の側面および前記リセス部の底面を非晶質絶縁膜で被覆する工程と、
    前記第１の窒化物系半導体層の前記非晶質絶縁膜で被覆されていない領域を種結晶として第２の窒化物系半導体層を成長させる工程と、
    前記種結晶とされた領域にレーザ光を照射することにより、前記リッジ部と前記第２の窒化物系半導体層とを分離させる工程と
    を有する窒化物系半導体基板の製造方法。
  2. 前記分離させる工程の前に、前記第１および前記第２の窒化物系半導体層が堆積された前記基体に対して熱アニールを施す工程を有する請求の範囲第１項に記載の窒化物系半導体基板の製造方法。
  3. 前記レーザ光の波長が１９０ｎｍ以上５５０ｎｍ以下である請求の範囲第１項に記載の窒化物系半導体基板の製造方法。
  4. 前記リッジ部はリッジストライプであり、そのストライプの方向は窒化物の＜１―１００＞方向である請求の範囲第１項に記載の窒化物系半導体基板の製造方法。
  5. 基体上に第１の窒化物系半導体層を堆積させる工程と、
    前記第１の窒化物系半導体層をリッジ部およびリセス部を有する形状に加工する工程と、
    前記リッジ部の側面および前記リセス部の底面を非晶質絶縁膜で被覆する工程と、
    前記第１の窒化物系半導体層の前記非晶質絶縁膜で被覆されていない領域を種結晶として第２の窒化物系半導体層を成長させる工程と、
    前記第２の窒化物系半導体層の上に、活性層を導電型の異なる半導体層で挟んだ活性層構造を含む層を堆積させる工程と、
    前記種結晶とされた領域にレーザ光を照射することにより、前記リッジ部と前記第２の窒化物系半導体層とを分離させる工程と
    を有する窒化物系半導体装置の製造方法。
  6. 基体上に第１の窒化物系半導体層を堆積させる工程と、
    前記第１の窒化物系半導体層の上に第２の窒化物系半導体層を堆積させる工程と、
    前記第１および前記第２の窒化物系半導体層をリッジ部およびリセス部を有する形状に加工する工程と、
    前記リッジ部の側面および前記リセス部の底面を非晶質絶縁膜で被覆する工程と、
    前記第２の窒化物系半導体層の前記非晶質絶縁膜で被覆されていない領域を種結晶として第３の窒化物系半導体層を成長させる工程と、
    前記種結晶とされた領域にレーザ光を照射することにより、前記リッジ部と前記第２の窒化物系半導体層とを分離させる工程と
    を有する窒化物系半導体基板の製造方法。
  7. 前記分離させる工程の前に、前記第３の窒化物系半導体層の上に、活性層を導電型の異なる半導体層で挟んだ活性層構造を含む層を堆積させる工程を有する請求の範囲第６項に記載の窒化物系半導体基板の製造方法。
  8. 前記分離させる工程の前に、前記第１、前記第２および前記第３の窒化物系半導体層が堆積された前記基板に対して熱アニールを施す工程を有する請求の範囲第６項に記載の窒化物系半導体基板の製造方法。
  9. 前記リッジ部はリッジストライプであり、そのストライプの方向は窒化物の＜１―１００＞方向である請求の範囲第６項に記載の窒化物系半導体基板の製造方法。
  10. 前記レーザ光の波長が１９０ｎｍ以上５５０ｎｍ以下である請求の範囲第６項に記載の窒化物系半導体基板の製造方法。
  11. 前記第２の窒化物系半導体層は、３元以上であってＩＩＩ−Ｖ族の半導体化合物からなる請求の範囲第６項に記載の窒化物系半導体基板の製造方法。
  12. 前記第２の窒化物系半導体層のバンドギャップは、前記第３の窒化物系半導体層のバンドギャップよりも小さい請求の範囲第６項に記載の窒化物系半導体基板の製造方法。
  13. 前記第２の窒化物系半導体層は、少なくともＡｓを含んでいる請求の範囲第１１項に記載の窒化物系半導体基板の製造方法。
  14. 前記第２の窒化物系半導体層は、少なくともＩｎを含んでいる請求の範囲第１１項に記載の窒化物系半導体基板の製造方法。
  15. 前記第２の窒化物系半導体層は、少なくともＰを含んでいる請求の範囲第１１項に記載の窒化物系半導体基板の製造方法。
  16. 基体上に第１の窒化物系半導体層を堆積させる工程と、
    前記第１の窒化物系半導体層の上に第２の窒化物系半導体層を堆積させる工程と、
    前記第１および前記第２の窒化物系半導体層をリッジ部およびリセス部を有する形状に加工する工程と、
    前記リッジ部の側面および前記リセス部の底面を非晶質絶縁膜で被覆する工程と、
    前記第２の窒化物系半導体層の前記非晶質絶縁膜で被覆されていない領域を種結晶として第３の窒化物系半導体層を成長させる工程と、
    前記第３の窒化物系半導体層の上に、活性層を導電型の異なる半導体層で挟んだ活性層構造を含む層を堆積させる工程と、
    前記種結晶とされた領域にレーザ光を照射することにより、前記リッジ部と前記第２の窒化物系半導体層とを分離させる工程と
    を有する窒化物系半導体装置の製造方法。
JP2003555565A 2001-12-20 2002-12-20 窒化物系半導体基板の製造方法および窒化物系半導体装置の製造方法 Expired - Lifetime JP4284188B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001387033 2001-12-20
JP2001387033 2001-12-20
PCT/JP2002/013350 WO2003054937A1 (fr) 2001-12-20 2002-12-20 Procede de fabrication d'un substrat et d'un dispositif a semi-conducteur sous forme de nitrure

Publications (2)

Publication Number Publication Date
JPWO2003054937A1 true JPWO2003054937A1 (ja) 2005-04-28
JP4284188B2 JP4284188B2 (ja) 2009-06-24

Family

ID=19188021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003555565A Expired - Lifetime JP4284188B2 (ja) 2001-12-20 2002-12-20 窒化物系半導体基板の製造方法および窒化物系半導体装置の製造方法

Country Status (5)

Country Link
US (1) US6806109B2 (ja)
EP (1) EP1363318A1 (ja)
JP (1) JP4284188B2 (ja)
AU (1) AU2002354254A1 (ja)
WO (1) WO2003054937A1 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3770014B2 (ja) * 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
JP4218597B2 (ja) 2003-08-08 2009-02-04 住友電気工業株式会社 半導体発光素子の製造方法
GB0326321D0 (en) * 2003-11-12 2003-12-17 Univ Warwick Formation of lattice-tuning semiconductor substrates
JP4822674B2 (ja) * 2004-04-30 2011-11-24 パナソニック株式会社 窒化物半導体素子およびその製造方法
KR100619441B1 (ko) * 2004-06-30 2006-09-08 서울옵토디바이스주식회사 기판제거가 용이한 질화갈륨 성장 방법
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
KR100638880B1 (ko) * 2005-08-18 2006-10-27 삼성전기주식회사 반도체 적층 구조물과, 질화물 반도체 결정 기판 및 질화물반도체 소자의 제조 방법
JP4656410B2 (ja) * 2005-09-05 2011-03-23 住友電気工業株式会社 窒化物半導体デバイスの製造方法
JP2007080896A (ja) * 2005-09-12 2007-03-29 Sanyo Electric Co Ltd 半導体素子
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
WO2008030574A1 (en) 2006-09-07 2008-03-13 Amberwave Systems Corporation Defect reduction using aspect ratio trapping
WO2008039534A2 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
WO2008051503A2 (en) 2006-10-19 2008-05-02 Amberwave Systems Corporation Light-emitter-based devices with lattice-mismatched semiconductor structures
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
KR101393953B1 (ko) * 2007-06-25 2014-05-13 엘지이노텍 주식회사 발광 소자 및 그 제조방법
CN101884117B (zh) 2007-09-07 2013-10-02 台湾积体电路制造股份有限公司 多结太阳能电池
WO2009085561A2 (en) * 2007-12-20 2009-07-09 S.O.I.Tec Silicon On Insulator Technologies Methods for in-situ chamber cleaning process for high volume manufacture of semiconductor materials
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US8236583B2 (en) * 2008-09-10 2012-08-07 Tsmc Solid State Lighting Ltd. Method of separating light-emitting diode from a growth substrate
US8034697B2 (en) 2008-09-19 2011-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of devices by epitaxial layer overgrowth
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
WO2010114956A1 (en) 2009-04-02 2010-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
CN107069274B (zh) 2010-05-07 2020-08-18 安费诺有限公司 高性能线缆连接器
CN104704682B (zh) 2012-08-22 2017-03-22 安费诺有限公司 高频电连接器
WO2014076831A1 (ja) * 2012-11-19 2014-05-22 株式会社日立製作所 半導体検査装置、及び荷電粒子線を用いた検査方法
CN106463859B (zh) 2014-01-22 2019-05-17 安费诺有限公司 具有边缘至宽边过渡的超高速高密度电互连系统
CN114552261A (zh) 2015-07-07 2022-05-27 安费诺富加宜（亚洲）私人有限公司 电连接器
WO2018039164A1 (en) 2016-08-23 2018-03-01 Amphenol Corporation Connector configurable for high performance
JP7194407B2 (ja) * 2017-07-28 2022-12-22 学校法人関西学院 単結晶の製造方法
CN208862209U (zh) 2018-09-26 2019-05-14 安费诺东亚电子科技(深圳)有限公司 一种连接器及其应用的pcb板
CN114072895A (zh) * 2019-06-25 2022-02-18 苏州晶湛半导体有限公司 发光器件、发光器件的模板及其制备方法
WO2021154702A1 (en) 2020-01-27 2021-08-05 Fci Usa Llc High speed connector
US11469554B2 (en) 2020-01-27 2022-10-11 Fci Usa Llc High speed, high density direct mate orthogonal connector
CN215816516U (zh) 2020-09-22 2022-02-11 安费诺商用电子产品(成都)有限公司 电连接器
CN213636403U (zh) 2020-09-25 2021-07-06 安费诺商用电子产品(成都)有限公司 电连接器
KR102538943B1 (ko) * 2021-11-10 2023-06-01 경희대학교 산학협력단 관통홀 에피택시 방법 및 이를 이용한 발광소자의 제조 방법

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU6946196A (en) * 1995-09-18 1997-04-09 Hitachi Limited Semiconductor material, method of producing the semiconductor material, and semiconductor device
JPH11191657A (ja) 1997-04-11 1999-07-13 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JP3517091B2 (ja) * 1997-07-04 2004-04-05 東芝電子エンジニアリング株式会社 窒化ガリウム系半導体発光素子およびその製造方法
US6113685A (en) * 1998-09-14 2000-09-05 Hewlett-Packard Company Method for relieving stress in GaN devices
JP2000156002A (ja) 1998-09-16 2000-06-06 Toshiba Video Products Japan Kk テ―プレコ―ダ装置
JP2000228539A (ja) 1999-02-08 2000-08-15 Sharp Corp 窒素化合物半導体の製造方法
JP3441415B2 (ja) 1999-12-13 2003-09-02 三菱電線工業株式会社 半導体結晶の製造方法
DE60043122D1 (de) * 1999-03-17 2009-11-19 Mitsubishi Chem Corp Halbleiterbasis ihre Herstellung und Halbleiterkristallhersetllungsmethode
JP3471700B2 (ja) 1999-03-17 2003-12-02 三菱電線工業株式会社 半導体基材
JP3471685B2 (ja) 1999-03-17 2003-12-02 三菱電線工業株式会社 半導体基材及びその製造方法
JP4465745B2 (ja) * 1999-07-23 2010-05-19 ソニー株式会社 半導体積層基板，半導体結晶基板および半導体素子ならびにそれらの製造方法
JP4274504B2 (ja) * 1999-09-20 2009-06-10 キヤノン株式会社 半導体薄膜構造体
EP1104031B1 (en) * 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
JP3518455B2 (ja) * 1999-12-15 2004-04-12 日亜化学工業株式会社 窒化物半導体基板の作製方法
JP2001217503A (ja) * 2000-02-03 2001-08-10 Matsushita Electric Ind Co Ltd ＧａＮ系半導体発光素子およびその製造方法
JP4060511B2 (ja) * 2000-03-28 2008-03-12 パイオニア株式会社 窒化物半導体素子の分離方法
JP3946427B2 (ja) * 2000-03-29 2007-07-18 株式会社東芝 エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
JP2001313259A (ja) 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
JP4206629B2 (ja) * 2000-10-04 2009-01-14 パナソニック株式会社 半導体装置の製造方法および半導体装置ならびに半導体基板の製造方法
JP2002151796A (ja) * 2000-11-13 2002-05-24 Sharp Corp 窒化物半導体発光素子とこれを含む装置
JP4595198B2 (ja) * 2000-12-15 2010-12-08 ソニー株式会社 半導体発光素子及び半導体発光素子の製造方法
JP3453558B2 (ja) * 2000-12-25 2003-10-06 松下電器産業株式会社 窒化物半導体素子
US6562701B2 (en) * 2001-03-23 2003-05-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
JP3805673B2 (ja) * 2001-03-23 2006-08-02 松下電器産業株式会社 窒化物半導体基板の製造方法
US6723165B2 (en) * 2001-04-13 2004-04-20 Matsushita Electric Industrial Co., Ltd. Method for fabricating Group III nitride semiconductor substrate
WO2002103812A1 (en) * 2001-06-13 2002-12-27 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor, production method therefor and nitride semiconductor element
JP3659201B2 (ja) * 2001-07-11 2005-06-15 ソニー株式会社 半導体発光素子、画像表示装置、照明装置及び半導体発光素子の製造方法
US6617261B2 (en) * 2001-12-18 2003-09-09 Xerox Corporation Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates
JP3815335B2 (ja) * 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法

Also Published As

Publication number Publication date
EP1363318A1 (en) 2003-11-19
JP4284188B2 (ja) 2009-06-24
US20040087051A1 (en) 2004-05-06
AU2002354254A1 (en) 2003-07-09
US6806109B2 (en) 2004-10-19
WO2003054937A1 (fr) 2003-07-03

Similar Documents

Publication Publication Date Title
JP4284188B2 (ja) 窒化物系半導体基板の製造方法および窒化物系半導体装置の製造方法
JP3785970B2 (ja) Ｉｉｉ族窒化物半導体素子の製造方法
US6927149B2 (en) Nitride semiconductor device and fabrication method thereof, and method for forming nitride semiconductor substrate
US8330144B2 (en) Semi-polar nitride-based light emitting structure and method of forming same
JP3438674B2 (ja) 窒化物半導体素子の製造方法
WO2002103812A1 (en) Nitride semiconductor, production method therefor and nitride semiconductor element
JP4644942B2 (ja) 結晶膜、結晶基板および半導体装置の製造方法
JP2008198952A (ja) Ｉｉｉ族窒化物半導体発光素子
JP2001308462A (ja) 窒化物半導体素子の製造方法
KR20020050174A (ko) 반도체의 제조방법, 반도체기판의 제조방법 및 반도체발광소자
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP2000332362A (ja) 半導体装置および半導体発光素子
US20060209395A1 (en) Semiconductor laser and method for manufacturing the same
JP3900196B2 (ja) Ｉｉｉ族窒化物半導体光素子
JP4631214B2 (ja) 窒化物半導体膜の製造方法
JP2001148348A (ja) ＧａＮ系半導体素子とその製造方法
JP2000223781A (ja) 半導体レ―ザおよびその製造方法ならびに半導体装置およびその製造方法
JP2004165550A (ja) 窒化物半導体素子
JP2009212343A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JPH10326750A (ja) 高品質ＧａＮ系層の選択成長方法、高品質ＧａＮ系層成長基板および高品質ＧａＮ系層成長基板上に作製した半導体デバイス
JP2000022283A (ja) 半導体素子、半導体素子の製造方法及び半導体基板の製造方法
JP4363415B2 (ja) 結晶膜、結晶基板および半導体装置
JP2002359436A (ja) 窒化物半導体レーザダイオード、並びにその製造方法
JP4049200B2 (ja) Ｉｉｉ族窒化物半導体光素子
JP5169310B2 (ja) 半導体レーザ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040407

A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A5211

Effective date: 20040407

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090323

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140327

Year of fee payment: 5