JPS62140009A - パタ−ン欠陥検出方法およびその装置 - Google Patents

パタ−ン欠陥検出方法およびその装置

Info

Publication number
JPS62140009A
JPS62140009A JP60281558A JP28155885A JPS62140009A JP S62140009 A JPS62140009 A JP S62140009A JP 60281558 A JP60281558 A JP 60281558A JP 28155885 A JP28155885 A JP 28155885A JP S62140009 A JPS62140009 A JP S62140009A
Authority
JP
Japan
Prior art keywords
pattern
area
defect
master
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60281558A
Other languages
English (en)
Other versions
JPH0621769B2 (ja
Inventor
Hiroyuki Onishi
浩之 大西
Tetsuo Sano
佐野　鐵雄
Tetsuo Hoki
哲夫 法貴
Eiji Kodama
児玉　英二
Hisayuki Tsujinaka
辻中　久幸
Ryuji Kitakado
龍治 北門
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Screen Manufacturing Co Ltd filed Critical Dainippon Screen Manufacturing Co Ltd
Priority to JP60281558A priority Critical patent/JPH0621769B2/ja
Priority to KR1019860008284A priority patent/KR910007789B1/ko
Priority to US06/940,272 priority patent/US4803734A/en
Priority to DE8686117339T priority patent/DE3687220T2/de
Priority to EP86117339A priority patent/EP0225651B1/en
Publication of JPS62140009A publication Critical patent/JPS62140009A/ja
Publication of JPH0621769B2 publication Critical patent/JPH0621769B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/30—Measuring arrangements characterised by the use of optical techniques for measuring roughness or irregularity of surfaces
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/70—Arrangements for image or video recognition or understanding using pattern recognition or machine learning
    • G06V10/74—Image or video pattern matching; Proximity measures in feature spaces
    • G06V10/75—Organisation of the matching processes, e.g. simultaneous or sequential comparisons of image or video features; Coarse-fine approaches, e.g. multi-scale approaches; using context analysis; Selection of dictionaries
    • G06V10/751—Comparing pixel values or logical combinations thereof, or feature values having positional relevance, e.g. template matching
    • G06V10/7515—Shifting the patterns to accommodate for positional errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84—Inspecting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30141—Printed circuit board [PCB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Medical Informatics (AREA)
  • Pathology (AREA)
  • Biochemistry (AREA)
  • Quality & Reliability (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computing Systems (AREA)
  • Databases & Information Systems (AREA)
  • Evolutionary Computation (AREA)
  • Immunology (AREA)
  • Software Systems (AREA)
  • Multimedia (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Image Processing (AREA)
  • Closed-Circuit Television Systems (AREA)
  • Image Analysis (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、プリント配線板、ＩＣマスクパターン、リ
ードフレーム等のパターン欠陥検査に適用可能なパター
ン欠陥検出方法およびその装置に関する。
（従来の技術とその問題点） プリント配線板等のパターン欠陥検査に利用されるパタ
ーン欠陥検出方法は、現在ではパターンマツチング法と
特徴抽出法とが主流となっている。
前者は、基準とすべき対象物の画像パターンと、検査物
の画像パターンとを重ね合わせて比較し、差異の部分を
欠陥と判定する方法である（例えば、特公昭５９−２０
６９号、特開昭６０−６１６０４号など）。一方、後者
は、基準画像パターンに含まれる各種特徴（例えば、線
幅、角度、特定パターン等）を記憶しておき、検査画像
パターン内に上記各種特徴のいずれにも属しないパター
ンが検出されたときにその部分を欠陥と判定する方法で
ある（例えば、特開昭５７−１４９９０５号など）。
ところが、上記パターンマツチング法を用いたパターン
欠陥検出方法にＪ５いては、検査画像パターンを画像入
力する際に検査物を所定位置に正確に位置合せする必要
があり、検査機構にかなりの精度が要求される。さらに
、検査物自体に歪があるような場合には、上記の機械的
な位置ずれに、歪による位置ずれが加算されるため、単
なるマツチング法では、実際の欠陥を検出することは非
常に困難となる。
このような問題点を考慮して、特開昭６０−５７９２９
号公報、本出願人による特願昭６０−１００１４８号に
示ずようなパターン欠陥検出方法が提案されている。す
なわち、このパターン欠陥検出方法は、検査画像パター
ンと基準画像パターンの相対応する２値化信号の一方を
他方に対して所定の範囲にわたってプラス・マイナスに
遅延させ、その遅延の醜に、二次元的に３延された一方
のパターンに係る二次元画像の一定エリア内における絵
素の各々と、他方のパターンに係る画像における特定絵
素との比較結果について、上記絵素の各々に対応して不
一致数を計数し、その計数が最小１ｉ１’ｉとなる遅延
位置をもって位置ずれ補正を行ない、補正流の２値化信
号各々より二次元的に抽出された比較用絵素パターン対
応の２値化信号間でパターン信号比較を行なうようにし
ている。ところが、このパターン欠陥検出方法によれば
、その計数の最小値でもってパターン間の位置ずれ補正
処理を行なうと計数した不一致の画素数が最小であるか
らと言ってそれが必ずしも最適なマツチング位置とはな
らない場合がある。
すなわち第１７図（ａ）に示すように一部分に２Ｘ２画
素程度の凹み（イ）を持つオブジェクトパターンとこれ
と同一の（ｂ）のようなマスターパターンとを比較する
場合を考えてみる。この場合それぞれの図に示されるよ
うにエツジ部分には６画素ずつの量子化誤差（ロ）が現
われているものとする。この例においては、両パターン
が本来一致すべき位置（すなわち両パターンの（イ）同
士が一致する位置）でオブジェクトパターンとマスター
パターンを比較すれば、（Ｃ）のように１２画素の不一
致数が計数される。一方最小の不一致数が求められる位
置は（Ｄ）であり（両パターンの（ロ）同士が一致する
位置）、８画素の不一致数が計数される。このように位
置ずれ補正を不一致数の最小値をもって行なうことが必
ずしも最適とはいえないという問題があった。
また第１８図（ａ）に示ずようにオブジェク１〜パター
ンとマスターパターンの比較計数領域を例えば５０８ｘ
５０８画素程度の大きさとして、その中に８本のパター
ンが含まれているとすれば、量子化誤差の現われる不安
定域は５０８Ｘ２Ｘ８−ｂ８０００画索にも画素ことに
なる。従って欠陥が存在しない場合に、最大的８０００
までの不一致数が現われる可能性があるのに対して、仮
に５×５画素の凹みが本来のパターンに存在していても
、第１８図（ｂ）に示すオブジェクトパターンとマスタ
ーパターンの比較位置（両パターンがズした位置）で５
ｘ５ｘ２＝５０画素程度計数が増えるだけであるから、
上記量子化誤差の一致度が上昇すれば、第１７図（Ｃ）
と同様第１８図（ｂ）に示す誤った位置が比較最適（最
小不一致計数）位置として選ばれる可能性がかなり高く
不都合である。
（発明の目的） この発明は、上記問題点を解決するためになされたもの
で、検査物に位置ずれや歪による位置合は誤差がある場
合でも、それらの位置合せ誤差を吸収して高精度のパタ
ーン欠陥検出を行なえ、しかもそのパターン欠陥検出を
迅速に行なえるパターン欠陥検出方法およびその装置を
提供することを目的とする。
（目的を達成するための手段） 第１の発明は、走査線順次に得られる２値画素信号の２
次元オブジェクトパターンを２次元マスターパターン−
と所定の大きさの区域ごとに比較して欠陥検出を行なう
パターン欠陥検出方法であって、前記オブジェクトパタ
ーン区域に対し位置的に対応すべき前記マスターパター
ンの区域を中心として、その区域に所要画素数拡げた拡
張区域にわたって２次元的に１画素ずつ所定（ｎだけ位
置ずれした複数のマスターパターン区域を設定し、これ
らのマスターパターン区域の２値化信号と、前記オブジ
ェクトパターン区域の２値化信号とを、各マスターパタ
ーン区域毎にそれぞれ比較して欠陥検出を行なう。その
際、前記複数のマスターパターン区域のうちひとつと前
記オブジェクトパターン区域とを比較するにあたり、複
数画素サイズをもつ欠陥検査ウィンドウをパターン全域
に亘り走査して、いずれかの走査位置においてそのウィ
ンドウ内に含まれる両パターンの相対応する画素の２値
化信号が全て不一致のときにパターン不一致と判定する
。そして、前記オブジェクトパターン区域が前記複数の
マスターパターン区域の全てに対してパターン不一致と
判定されたときに欠陥有りと判定し、いづれかひとつの
マスターパターン区域に対してでもパターン不一致と判
定されなかったときに欠陥なしと判定する。
第２の発明は、２次元オブジェクトパターンを２次元マ
スターパターンと所定の大きさの区域ごとに比較して欠
陥検出を行なうパターン欠陥検出装置であって、前記オ
ブジェクトパターンの２（直化信号を時系列的に入力す
る手段と、前記オブジェクトパターンの入力に同期して
、前記マスターパターンの２値化信号をメモリから時系
列的に読み出す手段と、前記オブジェクトパターンの人
力に同期して、前記オブジェクトパターンの特定区域内
の２値化信号を走査方向に沿って時系列的に抽出すると
ともに、その特定区域と位置的に対応する前記マスター
パターンの特定区域を中心としてその２次元区域に所要
画素数周辺に拡げた拡張区域にわたって２次元的に１画
素づつ所定量だけ位置ずれした複数の特定区域内の２値
化信号をそれぞれ走査方向に沿って時系列的に抽出する
手段とを備える。そして、前記マスターパターンの２次
元的に１画素づつ所定量だけ位置ずれした複数の特定区
域にそれぞれ対応して複数の比較手段が設けられ、これ
ら比較手段に、前記抽出手段により抽出された前記オブ
ジェクトパターンの特定区域内の２値化信号がそれぞれ
に共通に人力されるとともに、前記マスターパターンの
２次元的に１画素づつ位置ずれした特定区域内の２値化
信号がそれぞれに分離して入力される。
上記比較手段のそ机ぞれは、比較手段と、判定手段と、
保持手段を有する。比較手段は、入ノ〕された前記複数
のマスターパターンのうちの１つの特定区域内の２１１
ｉ′ｌｉ化信号と、入力された前記オブジェクトパター
ンの特定エリア内の２値化信号とを対応する画素毎に比
較する。判定手段は、前記比較手段による比較において
対応する画素の２１ｔｒｆ化信号が全て不一致のときに
パターン不一致と判定する。保持手段は、前記判定手段
によるパターン不一致の判定がなされたときにその判定
結果を所要パターン区域内走査期間中保持する。
そして、所定パターン区域内の全走査終了後に、前記各
比較検出手段の保持手段に保持されている判定結果に基
づいて、複数の保持手段の全てにパターン不一致の判定
結束が保持されているときに欠陥有りと判別し、保持手
段のうちの１つにでもパターン不一致の判定結果がない
ときには所定の大きさのオブジェクトパターン区域には
欠陥なしと判別する。
（実施例） Ａ、実施例の原理 この発明の理解を容易にづるために、ま°ずこの発明の
原理について説明する。
１）　基本的パターンマツチン　法についての門 まず、検査物が検査機構の所定位置に正確に位置決めさ
れ金子化誤差もないものと仮定して、下記に述べるよう
な基本的パターンマッヂング法で欠陥検出を行なう場合
について考察する。まず、検査物に欠陥がない場合を考
える。第２図（ａ）は、欠陥を有しない検査物を画像入
力し、２　ｆａ化して１りられるオブジ１り１〜パター
ンＰ１の一例を示し、第２図（ｂ）は上記オブジェクト
パターンＰ１に対応してメモリに格納されているマスタ
ーパターンＭの一例を示す。ここでは、オブジェクトパ
ターン［〕１の検査区域（エリア）（所定オブジェクト
パターンエリア）をｘ＝３〜３４．ｙ＝３〜３４（実際
の装置では、例えば５０８Ｘ５０８ごとに１つの検査エ
リアとしている。）として以下説明ツることとする。こ
の図の状態ではオブジェクトパターンＰ１とマスターパ
ターンＭは、位置並びにサイズともに全く等しくなる。
第２図（Ｃ）は、上記オブジェクトパターンＰ１とマス
ターパターンＭを比較した状態をイメージ的に示した図
であり、図中のクロス斜線は両パターンＰ１．Ｍが一致
した状態を表している。
このような状態では、欠陥サイズに相当する複数画素サ
イズからなる検査ウィンドウＷ（ここでは仮に２×２画
素サイズとする〉を、オブジェクｌ−パターンＰ１内に
走査させるとともに、この検査ウィンドウＷに対し位置
的に対応させながら、マスターパターンＭのエリアにも
同一画素サイズの検査ウィンドウＷ′を同様に走査させ
、各走査位置において、両検査ウィンドウｗ、ｗ’　内
に含まれる複数画像の２値化信号を２次元で１画素づつ
ずらして比較した場合、第２図（Ｃ）からも想像できる
ように、画線部の境界で両パターンに１画素（本来は±
０．５画素）のけ千生誤差が存在するものとしても検査
ウィンドウ内の画素が全て不一致となる箇所は、一箇所
もない（ｆｆ１ｉ子化誤差が両パターンに±１画素存在
するものとすれば、検査ウィンドウを３×３画素サイズ
にすれば同じことがいえる）。
これに対して検査物に欠陥が有れば、例えば第３図（ａ
）に示すようなオブジェクトパターンＰ２を考えた場合
、このオブジェクトパターンＰ２と第２図（ｂ）のマス
ターパターンＭとの比較状態をイメージ的に示した第３
図（ｂ）に示すように、検査ウィンドウｗ、ｗ’が欠陥
箇所Ｋに位置したときに、検査ウィンドウｗ、ｗ’　内
の相対応する画素の２値化信号が全て不一致（以下［検
査ウィンドウ不一致］と言う）となる箇所が存在するこ
とになる。
このことから、検査物に位置ずれがない場合には、検査
ウィンドウｗ、ｗ’　をパターン内の全領域（または所
定エリア）に亘り走査して上記比較処理を行ない、一箇
所でも、検査ウィンドウ不一致となる箇所があれば、欠
陥有りと判定でき、逆に一箇所たりとも検査ウィンドウ
不一致となる箇所がなければ欠陥無しと判定できる。
（２）基本的パターンマツチング法の命へ−ところで、
検査物に位置ずれがなければ、上記パターンマツチング
法により充分に欠陥検出を行なえるが、実際には、既述
したように、検査物に位置ずれくを下左右のずれのみな
らず、傾斜のずれも含む）や歪による位置ずれ誤差があ
るため、上記方法では欠陥検出ミスを生じることとなる
。
次に、その理由を説明する。
今、仮に、欠陥を有しない第２図（ａ）に相当する検査
物が、検査機構に位置ずれした状態でセットされて画像
入力され、たとえば第４図（ａ）に示すように、χ方向
（主走査方向）に−２画素（左方に２画素）、び方向（
副走査方向）に−２画素（上方に２画素）位置ずれした
状態でセットされてオブジェクトパターンＰ′ｏが（後
述の第１図（ａ）のＰ。の位置に）得られたものとする
このオブジェクトパターンＰｏと、第２図（ｂ）のマス
ターパターンＭとを比較して、上記基本的パターンマツ
チング法により欠陥検出を行なえば、オブジェクミルパ
ターンＰ。とマスターパターンＭの比較状態をイメージ
的に示した第４図（ｂ）からも分るように、かなり多く
の走査位置において検査ウィンドウ不一致となる箇所が
生じ、欠陥が全くないにもかかわらず、欠陥有りと判定
されることとなる。
（３）　　本発明のパターンマツチング法そこで本発明
は、上記問題点を考慮して、検査物に位置ずれがある場
合でも、正確に欠陥検出を行なえる方法を提供するもの
である。
第１図は、本発明のパターン欠陥検出方法をイメージ的
に示した図である。本発明では、オブジェクトパターン
Ｐの基準位置Ｐ。（検査物が所定位置に正確にセットさ
れた場合のオブジェクトパターンの位置）に対し、位置
的に対応するマスターパターンのエリアＭ。を中心とし
て、そめ区域（エリア）に所要画素数周辺を拡げたエリ
アに２次元的に１画素ずつ所定量だけ位置ずれした複数
のマスターパターンエリアを設定し、このマスターパタ
ーンＭ１１〜Ｍ７７と、オブジェクトパターンＰ′ｏと
をそれぞれ比較して欠陥検出を行なう゛。この場合、拡
げたマスターパターンエリアの設定範囲は、検査物の位
置ずれや歪等による位置ずれ誤差を吸収できるような範
囲とし、第１図では、エリアＭ。を中心として、その上
下左右に３画素ずつ位置ずれした場合を例示している。
このような複数のマスターパターンＭ１１〜Ｍ７□を設
定すれば、検査物が位置ずれしている場合でも、そのオ
ブジェクトパターンＰに位置的に対応するマスターパタ
ーンが、マスターパターンＭ１１〜Ｍ７７のうちのいず
れかに存在することとなる。
第１図（ａ）の例では、オブジェクトパターンＰが、基
準位置Ｐ。に対し、上方向に２画素、左方向に２画素位
置ずれして置かれた場合を想定しているので、この場合
に基準位置Ｐ。に存在するオブジェクトパターンＰ′ｏ
にちょうど位置の合うマスターパターンは、本来この位
置で合致すべきマスターパターンＭ４４ではなく、エリ
アＭ。（Ｍ４４）から下方向に２画素、右方向に２画素
位置ずれした位置にあるマスターパターンＭ６６である
。第４図（Ｃ）はマスターパターンエリア群に含まれる
マスターイメージの一例を具体的に示したもので、図中
に点線で囲む領域Ｍ４４１Ｍ６６が、第１図のマスター
パターンＭ４４２Ｍ６６に相当する。
このようなマスターパターンエリア群を設定したうえで
、次に、上記第１図（ａ）、第２図（ａ）又は第３図（
ａ）に示すオブジェクトパターンＰと、第１図（ｂ）又
は第４図（Ｃ）に示す各マスターパターンＭ１１〜Ｍ７
７とを、それぞれ上記基本的パターンマツチング法の手
法を用いて各マスターパターン毎に比較する。すなわち
、位置ずれしたオブジェクトパターンＰ。（第４図（ａ
））と各マスターパターンＭ１１〜Ｍ７□（第４図（Ｃ
））内に、複数画素サイズをもつ欠陥検査ウィンドウｗ
、ｗ’　をそれぞれ設定し、この検査ウィンドウｗ、ｗ
’　を位置的に対応させながらパターン全域に亘り走査
して、その検査ウィンドウ不一致となる箇所が１箇所で
もあればパターン不一致と判定し、そうでないときはパ
ターン一致と判定する。このようにすれば、位置的に対
応するオブジェクトパターンＰ′０とマスターパターン
（第１図の例ではマスターパターンＭ６６）との比較結
果において、検査物に欠陥がなければパターン一致と判
定され、欠陥が有ればパターン不一致と判定される。（
もし母子化誤差がなければ第１図の例ではマスターパタ
ーンＭ６６の他にマスターパターンＭ５５１Ｍ５６１Ｍ
５７゜Ｍ６５９Ｍ６□９Ｍ７５１Ｍ７６、Ｍ７□も、欠
陥がなければパターン一致と判定される。）また、オブ
ジェクトパターンＰｏと他のマスターパターン（第１図
の例ではマスターパターンＭ５５０Ｍ５６９Ｍ５７゜Ｍ
２Ｓ・”６６・Ｍ６７・Ｍ２Ｓ・Ｍ２Ｏ・Ｍ７７を除り
Ｍ１１〜Ｍ７７）との比較結果では、比較すべきパター
ンどうしが検査ウィンドウ不一致が生ずる程度に位置的
にずれているのでパターンが一致することはなく、パタ
ーン不一致と判定される。
そこで、マスターパターンエリア群に含まれる全てのマ
スターパターンＭ１１〜Ｍ７７に対してパターン不一致
の判定がなされたときに欠陥有りと判定し、少くとも１
つのマスターパターンに対してパターン一致の判定がな
されたときに欠陥無しと判定して、パターン欠陥の検出
を行なう。
この方法によれば、オブジェクトパターンＰ′。
と比較すべきマスターパターンとして、２次元的に１画
素ずつ所定範囲位置ずれした複数のマスターパターンＭ
１１〜Ｍ７□を設定するため、検査物に位置ずれや位置
合せ誤差がある場合でも、それらの位置合せ誤差を吸収
して高精度のパターン欠陥検出を行なえる。また、オブ
ジェクトパターンＰやマスターパターンＭ１１〜Ｍ７□
に、１画素の領域内にパターンの端がある場合の量子化
誤差、及びパターン傾斜配置による量子化誤差が含まれ
ている場合でも、その母子化誤差により、検査ウィンド
ウｗ、ｗ’　に含まれる画素の相対応する２値化信号が
少くともいずれか１つのマスターパターンでは全て不一
致となることはないので、量子化誤差に伴う欠陥検出ミ
スも防止できる。
以上、この発明のパターン欠陥検出方法について説明し
たが、上記方法をそのまま実施回路として作成すると、
大規模な回路となる。そこで、実際の装置では、以下に
述べるような簡素化した回路を開示する。
Ｂ、基本部−廂 ここでは、実際の装置を説明するに先立ち、その理解を
容易にするために、第１図の例に対応さ往てパターン欠
陥検出を行うように構成された、基本的な回路構成をも
つパターン欠陥検査装置について説明する。
第５図は、上記パターン欠陥検査装置の欠陥検査部の回
路構成を示す。この欠陥検査部には、検査物を走査して
得られるオブジェクトパターンＰ′０の画像データ（オ
ブジェクトデータ）が、２値化処理されて時系列的に入
力される。同時に、オブジェクトデータの入力に同期し
てメモリから呼び出されたマスターパターンＭの２値化
データ（マスターデータ）が時系列的に入力される。こ
の場合、両パターンＰ。１Ｍのデータ入力は、第６図に
示すＪ：うに、パターン内をＸ方向に１ラインずつ主走
査するたびに、走査位置をＪ方向（副走査方向）へ１画
素分ずつずらせていって行なわれる。なお、パターンＰ
。２Ｍのサイズは、第１図の例に対応させた装置を想定
しているので、ここでは３２Ｘ３２画素サイズである。
こうして入カされたオブジェクトデータは、シフトレジ
スタＳＲ１により１ライン分（３２画素分）遅延された
オブジェクトデータと共に、各比較検出ブロック８１１
〜８７７ヘペアで入力される。この比較検出ブロック８
１１〜Ｂ７７は、第１図のマスターパターンＭ１１〜Ｍ
７７に対応して合計４９個設けられている。
一方、欠陥検査部に入力されたマスターデータは、シフ
トレジスタＳＲ２〜ＳＲ９により１ラインずつ遅延する
ように分離され、分離された副走査方向に隣り合う２つ
のデータがペアとなって、比較検出ブロック８１１〜Ｂ
７□の水平方向の１段ごとに１ラインずつずらせて入力
されるとともに、垂直方向の１段ごとに挿入したＤタイ
プフリップフロップＤ−ＦＦにより、垂直方向の１段ご
とに１画素分ずつ遅延させて入力される。これにより、
各比較検出ブロックＪｊ（ｉ＝１〜７．ｊ＝１〜７）に
それぞれペアで与えられるマスターデータは、全て２次
元的に１画素ずつ位置ずれしたものとなる。ところで、
欠陥検査部へのオブジェクトデータとマスクデータの入
力のタイミングは、つぎのように定められている。すな
わら、検査物が検査機構の所定位置に正確に位置決めさ
れている場合において、第７図（ａ）に示すオブジェク
トパターンＰのエリアＥ１のデータが比較検出ブロック
８１１〜Ｂ７７へ共通に入力されたときに、同時に、第
７図（ｂ）に示すマスターパターンＭの２次元的に１画
素ずつ位置ずれした各エリアＥ１１〜Ｅ７□のデータが
、対応する比較検出ブロック８１１〜Ｂ７□へそれぞれ
分離して入力するように設定される。
このように設定すれば、検査物が位置ずれした場合でも
、位置ずれしたオ”ブジエクトパターンＰ。
のエリアＥ１は、マスターパターンＭのエリアＥ１１〜
Ｅ７７のうちいずれか−のエリアと位置的に対応するこ
ととなり、オブジェクトパターンＰ。の他のエリアにつ
いても同様の結果となる。
第８図は、上記比較検出ブロックＢ　Ｈｊ（ｉ　＝　１
〜７．ｊ＝１〜７）の具体的回路図を示したものである
。各比較検出ブロック８ｉｊは、構成が全て同一である
ので、ここでは−のブロックの回路のみを示している。
この比較検出ブロックＢｉｊは、比較回路１と、判定回
路２と、保持回路３とで構成される。比較回路１は、そ
れぞれペアで入力されるオブジェクトデータとマスター
データを排伯的論即和ゲートＥＸＲ１およびＥＸＲ２に
より対応する画素毎に比較し、対応する画素の２１ａ化
信号が不一致であれば、「１」、一致していればｆ’Ｏ
Ｊを出力して、それぞれシフトレジスタＲ、Ｒにラッチ
させる。次のオブジェクトデータとマスターデータが入
力されたときも、同じく排催的論理和ゲートＥＸＲ１，
ＥＸＲ２に、；こり比較を行い、比較結果をシフトレジ
スタＲ，Ｒ３にラッチさせる。このとき、それまでシフ
トレジスタＲ、Ｒ３にラッチされていたデータは、隣り
のシフトレジスタＲ１、Ｒ２にシフトされる。こうして
オブジェクトデータとマスターデータが入力される毎に
、排他的論理和ゲートＥＸＲ、ＥＸＲ２による比較を行
なって、比較結果をシフトレジスタＲ６−Ｒ３へ順次シ
フトさせていく。このシフトレジスタＲ０”Ｒ３にラッ
チされている比較結果は、第１図でいえば、検査ウィン
ドウｗ、ｗ’内の対応する画素毎の比較結果に相当する
。
判定回路２は、シフトレジスタＲ−Ｒ３のシフ１−が行
なわれる度に、シフトレジスタＲ６−Ｒ３にラッチされ
ているデータをアンドゲートＡＮＤ　に入力して、シフ
トレジスタＲ８−Ｒ３にラッチされているデータの全て
が不一致のとき（すなわち欠陥サイズに相当する不一致
箇所があるとき）は「１」のデータを保持回路３へ出力
し、１つでも一致する箇所が有ればｒＯＪのデータを保
持回路３へ出力する。
保持回路３は、画像データが入力される毎に、Ｄタイプ
フリップフロップＤ−ＦＦ１のＱ出力信号と、上記アン
ドゲートＡＮＤ１の出力信号の論理和をとって、その結
果をＤタイプフリップフロップＤ−ＦＦ１に保持する。
これにより検査ウィンドウｗ、ｗ’　の走査が進むにし
たがい、欠陥サイズに相当する不一致の箇所が現れるま
では、ＤタイプフリップフロップＤ−ＦＦ１には「０」
のデータが保持され、１箇所でも欠陥サイズに相当する
不一致箇所が現れれば、「１」のデータが保持されるこ
ととなる。
ところで、上記比較検出ブロックＢ１ｊには、既）ホし
たようにオブジェクトデータが共通に各ブロクに入力さ
れると共に、マスターデータが２次元的に１画素ずつ位
置ずれされてそれぞれのブロックへ入力されるため、オ
ブジェクトパターンＰ０の領域の走査を終了すれば、結
果的には、各比較検出ブロック８１１〜Ｂ７７において
、第１図に示すオブジェクトパターンＰｏと各マスター
パターンＭ１１〜Ｍ７□の比較処理をそれぞれ行ったこ
ととなり、それぞれの比較結果が各比較検出ブロックＢ
ｉ１〜Ｂ７７の保持回路３に保持されることとなる。
理解を一層容易にするために、各比較検出ブロックＢ・
・での比較処理をイメージ的に説明しておＪ く。第９図は、ある時点における各比較検出ブロックＢ
、、の比較処理をイメージ的に示した図であ１」 る。図中において、右側に位置する４９個のブロックは
、対応する比較検出ブロックＢｉｊのシフトレジスタＲ
９−Ｒ３を表わし、ブロック内の番号は、４画素ａ−ｄ
からなるオブジェクトデータと比較されるべき、マスタ
ーパターン内の対応する４画素エリアの番号を示してい
る。これら各ブロック内の番号は、オブジェクトデータ
が入力される度にそれぞれ１画素ずつ左方ヘシフトされ
ていく。ところで、図中右側に位置する４９個のブロッ
クは、対応する比較検出ブロックＢｉ、のシフトレジス
タＲｏ〜Ｒ３を表わしているため、その中のデータが右
ヘシフトされることは、第１図に示す検査ウィンドウｗ
、ｗ’　が右へ走査されていくことを意味し、したがっ
て、パターン全域の走査を終了すれば、Ｍ１図に示すオ
ブジェクトパターンＰ。と各マスターパターンＭ１１〜
Ｍ７□の比較処理を、それぞれ各比較検出ブロックＢ１
．においてＪ 行ったこととなる。
各比較検出ブロックＢ１ｊの保持回路３に保持されてい
るデータは、第５図に示すように全てアンドゲートＡＮ
Ｄ２に送られ、論理積がとられる。
ところで、各比較検出ブロック８１ｊの保持回路３に保
持されているデータは、既述したように、オブジェクト
パターンＰ。の領域の走査を終了した時点では、パター
ン内に１箇所でも欠陥サイズに相当する不一致箇所があ
れば「１」となり、不一致箇所が全くなければ「０」と
なる。したがって、検査物に欠陥が１箇所でも存在した
場合には、全ての比較検出ブロックＢ５．からｒｌＪが
出力されＪ で、アンド回路△ＮＤ２の出力が「１」となり、逆に検
査物に欠陥が全くなければ、位置的に対応するいずれか
−の比較検出ブロック（第１図の例ではＢ６６）からｒ
ＯＪが出力されて、アンド回路ＡＮＤ２の出力がｒＯＪ
となる。そこで、パターン走査終了後に、アンド回路Ａ
ＮＤ２から出力される信号に基づいてパターン欠陥を検
出する。このように１回のパターン走査が終了して欠陥
の有無を検出し、図示しない次段へ送出すると、クリア
信号によって保持回路３の内容をｒＯＪにする。
Ｃ９具体的実施例 つぎに、実際に試作されているパターン欠陥検出装置に
ついて説明する。
この検出装置においては、第１０図に示すように、オブ
ジェクトパターンとマスターパターン内に、５０８Ｘ５
０８画素サイズからなる検査エリアＡ　　、Ａ　　・・
・およびＡ′、Ａ′１２・・・を、それぞれ１段につき
４個ずつ複数段設定し、各検査エリア毎に欠陥検出を行
うように構成される。また、オブジェクトデータ取込の
ための画像走査は、第１０図（ａ）に示すように、まず
１段目の４個の検査エリアＡ１１〜△１４に対して、１
ライン２０３２画索分の主走査を行う毎に走査位置を副
走査方向へ１画素分ずつ移動させ、以下同様にして、各
段の４個の検査エリアに対し、順次、上段から下段に向
けて走査を行っていく。メモリからのマスターデータ呼
出しのための両□□□走査も、第１０図（ｂ）に示すよ
うに、上記オブジェクトパターンの走査と対応させて、
同様に（ただし、１ライン２０４８画素）行われる。し
たがって、各検査エリアの欠陥検出は、各段の４個の検
査エリア毎にまとめて行なわれることとなる。
以下に、上記手順でパターン欠陥検出を行うように構成
された、パターン欠陥検出装置について具体的に述べる
。第１１図にパターン欠陥検出装置の概略構成図を示す
。同図に示すように、この装置は、プリント配線板等の
検査物４を、所定範囲内の位置決め精度で保持可能とす
るＸＹテーブル５を有し、このＸＹテーブル５のＸ方向
（主走査方向）への駆動がモータ６を含むＸ方向駆動部
により行なわれるとともに、Ｙ方向（副走査方向）への
駆動がモータ７を含むＹ方向駆動部により行なわれる。
ＸＹテーブル５の上方にはＣＣＤラインセンサ８が、Ｘ
方向線上に所定間、隔をあけて８台設置されている。（
ただし、第１１図では、便宜上、１台のみ図示し、伯は
図示を省略した。）これらのＣＣＤラインセンサ８は、
それぞれＸ方向線上に画素を構成する受光素子を一列に
２０４８個配列したものを用いる。これら８台のＣＣＤ
ランセンサ５によるプリント配線板４の画像の読み取り
は、ＣＣＤラインセンサ８をＸ方向にスキャンさせなが
ら、モータ７によりＸＹテーブル５をＹ方向へ移動させ
て、プリント配線板４をスキャン幅ａで帯状に走査し、
往路側の走査を行う。往路側の走査が終了すれば、モー
タ６によりＸＹテーブル５をＸ方向へ上記スキャン幅ａ
よりも若干量さな幅だけで移動させ検査領域がオーバー
ラツプするように移動させ、ついでＸＹテーブル５を−
（マイナス）Ｙ方向へ移動させて帰路側の走査を行う。
これにより、プリント配線板４の全面領域が走査されて
、画像の読み取りが行なわれることとなる。
第１０図（ａ）は、１台のＣＯＤライセンサ８により、
往路側の画像データを取込んで得られるオブジェクトパ
ターンＰを示したものである。
ＣＯＤライセンサ８により読み取られたアナログ画像信
号は、バッファアンプ９により増幅された後、Ａ／Ｄ変
換部１０によりディジタル画像信号に変換され、空間フ
ィルタ１１を経て、２値化回路１２で「１」と「０」の
信号に２値化される。
２値化回路１２の出力端子側には、切替回路１３が接続
されており、この切替回路１３は、マスターパターン入
力時には接点１３ａ側に、また、オブジェクトパターン
入力時には接点１３ｂ側にそれぞれ切換えられる。
すなわち、マスターパターンの入力時、言い換えれば、
ＸＹテーブル５上に検査基準となるプリント配線板４が
配されて、その画像が上記ＣＣＤラインセンサ８により
読み取られたときは、２値化回路１２から時系列的に出
力される２値化された画像信号を、接点１３ａを通して
データ圧縮部１４に入力させ、データ圧縮部１４でメモ
リ容量を小さくするように符号化させてメモリ１５に記
憶させる。一方、オブジェクトパターンの入力時、言い
換えればＸＹテーブル５上に検査対象となるプリント配
線板４が配されて、その画像が上記ＣＯＤライセンサ８
により読み取られたときは、２値化回路１２から時系列
的に出力される２値化された画像信号を、接点１３ｂを
通して欠陥検査部１６の一方の入力端子へ入力させる。
（例えば特願昭５９−１２０９９２号） 欠陥検査部１６（その詳細は後述する）では、上記画像
信号が一方の入力端子に時系列的に入力されるたびに、
その検査画像信号すなわちオブジェクトデータと、デー
タ復元部１７を介しメモリ１５からタイミングを合せて
呼び出されるマスターデータとに基いて、欠陥検査処理
が行なわれる。
第１２図は、上記欠陥検査部１６の回路構成を示したも
のである。この欠陥検査部１６が第５図の欠陥検査部と
相違する点は次のとおりである。
すなわち、第５図の場合は、検査ウィンドウＷ。
Ｗ′を２×２画素サイズとし、検査ウィンドウＷ。
Ｗ′のゆすらせ範囲を上下左右に３画素ずつ設定したた
め、オブジェクトデータ入力側のシフトレジスタＳＲ１
を１＠Ａ、マスターデータ入力側のシフトレジスタＳＲ
２〜ＳＲ９を合計８個設けるとともに、比較検出ブロッ
ク８１１〜Ｂ７□を７×７の合計４９個設けた。これに
対して、第１２図の欠陥検査部１６の場合は、検査ウィ
ンドウｗ、ｗ’を５×５画素サイズとし、検査ウィンド
ウＷ、Ｗ′のゆすらせ範囲を、上方と左方に１５５画素
つ、下方と右方に１６６画素つ設定するため、オブジェ
クトデータ入力側のシフトレジスタ５Ｒ１１〜ＳＲ１４
を４個、マスターデータ入力側のシフトレジスタＳＲ−
８Ｒを３５個設けるとともに、比較検出ブロック８１．
１〜Ｂ　３２．３２を３２Ｘ３２の合計１０２４個設け
ている。
また、第１０図で説明したように、各段の４個の検査エ
リア毎にまとめて欠陥検出を行なえるように、各シフト
レジスタＳＲ−８Ｒ１４およびＳＲ−８Ｒのビット数を
、４エリアの１うイン分に相当する２０４８ビツトに設
定するととしに、各比較検出ブロック８１．１〜Ｂ３２
．３２を一部改良しくその詳細は後述する）、さらにア
ンドゲートＡＮＤｏ１〜ＡＮＤｏ４を、各段の４個の検
査エリアに対応して４個設けている。
この欠陥検査部１．６の動作はつぎのとおりである。す
なわち、欠陥検査部１６に入力されたオブジェク１−デ
ータは、シフトレジスタ５Ｒ１１〜５Ｒ１４により１ラ
インずつ最高４ラインまで遅延されたオブジェクトデー
タと共に、５データが１組となって各比較検出ブロック
Ｂ１，１〜Ｂ３２．３２へ共通に入力される。一方、マ
スターデータは、シフトレジスタＳＲ〜ＳＲにより１ラ
インずつ遅延するように分離され、分離された副走査方
向に隣合う５ｆ［！１のデータが１組となって、比較検
出ブロックＢ　　〜Ｂ　　　の水平方向の１段ご１．１
　　３２．３２ とに１ラインずつずらせて入力されるとともに、垂直方
向の１段ごとに挿入したＤタイプフリップフロップＤ−
ＦＦにより、垂直方向の１段ごとに１画素分ずつ遅延さ
れて入力される。これにより、各比較検出ブロックＢ、
１ｉ＝１〜３２．ｊ＝１Ｊ 〜３２）に与えられるマスターデータは、全て２次元的
に１画素ずつ位置ずれしたものとなる。第１３図は、最
初のマスターデータが一番最後の比較検出ブロックＢ　
　　のフリップフロップまで３２．３２ ぎた時の、仕較検出ブロックＢ、ｊ、Ｄタイプフリップ
７０ツブＤ−ＦＦ、シフトレジスタ５Ｒ１１〜５Ｒ１４
，５Ｒ２０１〜５Ｒ２３５にラッチされているデータの
位置を示したものであり、イメージは逆転したものとな
る。
第１４図は、上記比較検出ブロックＢ、ｊ（ｉ＝１〜３
２．ｊ＝１〜３２）の具体的回路図を示したものである
。各比較検出ブロックＢ０．は、構成Ｊ が同一であるので−のブロックの回路のみを示している
。
この比較検出ブロックＢ１ｊは、比較回路１８と、判定
回路１９と、保持回路２０とで構成される。
比較回路１８は５デ一タ１組で入力されるオブジェクト
データとマスターデータを、排他的論理和ゲートＥＸＲ
１１〜ＥＸＲ１５により対応する画素毎に比較し、対応
する画素の２値化信号が不一致であれば「１」、一致し
ていればｒＯＪを出力してそれぞれ第１列目のシフトレ
ジスタＲ、Ｒ。
Ｒ８、Ｒ１５，Ｒ２４にラッチさせる。この判定回路１
８に設けられるシフトレジスタＲ６−Ｒ２４は、ここで
は５列すなわち５×５画素サイズ分設【プられており、
データが入力される毎に、排他的論理和ゲートＥＸＲ−
ＥＸＲ１５による比較が行なわれて、比較結果が順次右
方ヘシフトされていく。
判定回路１９は、シフトレジスター（〜Ｒ２４のθ 中から、各種欠陥パターンに対応する特定画素弁の比較
結果のみを各別に抽出して、それぞれのアンドゲートＡ
ＮＤ１１〜ＡＮＤ２１により論理積をとり、それぞれの
アンドゲートＡＮＤ、１〜ＡＮＤ２１において、抽出さ
れたデータの全てが不一致のとき（ずなわらその欠陥ザ
イズに相当する不一致があるとぎ）は、「１」のデータ
をセレクタＳへそれぞれ出力するとともに、抽出された
データのうちに１つでも一致する部分があれば、ｒＯＪ
のデータをセレクタＳへ出力する。セレクタＳは、制ｔ
ｌｌｔａ子に入力されるコントロール信号ＭＳＯ〜ＭＳ
２に基づいて、いずれかの欠陥パターンに対応するデー
タのみをセレクトし、そのデータを次段の保持回路２０
へ出力させる。
保持回路２０は、データフリップフロップとオアゲート
で構成されるバッファ回路２１１〜Ｅ１４を、第１０図
に示す各段の４個の検査エリアに対応して４個設ける。
これら各バッファ回路Ｅ１１〜Ｅ１４の前段にはアンド
ゲートＡＮＤ　　〜ＡＮＤ３４を接続し、各アンドゲー
トＡＮＤ　　〜ＡＮＤ３４に入力されるコントロール信
号ＥＸＯ−ＥＸ３により、セレクタＳから出力されるデ
ータを、いずれか−のバッファ回路Ｅ１１〜Ｅ１４へ順
次選択的に切換えて入力させる。
その切換タイミングを、第１４図および第１５図を用い
て次に説明する。ただし、パターン内の走査を開始する
にあたり、第１４図に示す各保持回路Ｅ１．〜Ｅ、４の
データフリップフロップにはＣＬＯｔＨ子からクリア信
号が与えられて、ｒＯＪが保持されているものとする。
まず、第１５図（ａ）に示すように、最初の検査エリア
Ａ１１の第１ライン目の走査がなされているときは、コ
ントロール信号ＥＸＯ〜ＥＸ４（７）うちＥＸＯのみｒ
ｌＪが与えられ、他は「０」が与えられてアンドゲート
ＡＮＤ３１のみ能動化され、これによりセレクタＳによ
り選択された欠陥パターンに対応する判定結果が、バッ
ファ回路Ｅ１１へ時系列的に入力される。
この走査期間中に、欠陥サイズに相当する不一致箇所が
１か所でも有れば、保持回路Ｅ１１にデータ「１」が保
持され、不一致箇所が全くなければデータ「０」が保持
される。
つぎに、第１５図（ｂ）に示すように、第２番目の検査
エリアＡ１２の第１ライン目の走査がなされるとぎは、
コントロール信号ＥＸＯにｒＯＪが与えられるとともに
ＥＸＩに［１Ｊが与えられて、アンドゲートＡＮＤ３１
に変わりアンドゲートＡＮＤ３２が能動化され、セレク
タＳがらの判定結果がバッファ回路Ｅ１２に時系列的に
入力される。この走査期間中に欠陥サイズに相当する不
一致箇所が有れば、保持回路Ｅ１２にデータ「１」が保
持され、無ければデータ「０」が保持される。
同様にして、第１５図（Ｃ）に示すように、第３番目の
検査エリアＥ１３の第１ライン目の走査がなされるとき
は、コントロール信号Ｅ−Ｘ　１にｒＯＪが与えられる
とともにＥＸ２に「１」が与えられて、アンドゲート△
ＮＤ３２に変わりアンドゲートＡＮＤ３３が能動化され
、セレクタＳからの判定結果がバッファ回路Ｅ１３に時
系列的に入力されて、欠陥サイズに相当する不一致箇所
が有れば保持回路Ｅ１３にデータｒＩＪが保持され、無
ければデータ「０」が保持される。
また、第１５図（ｄ）に示すように、第４番目の検査エ
リアＥ１４の第１ライン目の走査がなされるときは、コ
ントロール信号ＥＸ２にｒＯＪが与えられるとともにＥ
Ｘ３に「１」が与えられて、アンドゲートＡＮＤ３３に
代わりアンドゲートＡＮＤ３４が能動化され、セレクタ
Ｓからの判定結果がバッファ回路Ｅ１４に時系列的に入
力されて、欠陥サイズに相当する不一致箇所が有ればデ
ータ「１」が保持され、無ければデータ「０」が保持さ
れる。
次に、走査位置が、最初の検査エリアＡ１１の第２ライ
ン目に移ると、コントロール信号ＥＸＯにより、アンド
ゲートＡＮＤ３４に変わりアンドゲートＡＮＤ３１が再
び能動化され、セレクタＳがらの判定結果がバッフ１回
路Ｅ１１に再び入力される。
このとき、検査エリアＡ１１の第１ライン目の走査によ
りバッファ回路Ｅ１１にデータ「０」保持されていると
きは、第２ライン目の走査期間中に欠陥サイズに相当す
る不一致箇所が有ればそのバッファ回路Ｅ１１にデータ
「１」が保持されることとなり、不一致箇所がなければ
引き続きｒＯＪが保持されることとなる。また、検査エ
リアへ１１の第１ライン目の走査によりバッファ回路Ｅ
１１にデータ「１」が既に保持されているときは、第２
ライン目の不一致箇所の有無にかかわらず、バッファ回
路Ｅ１１には、データ「１」が引き続き保持されること
となる。
同様にして、第２ライン目の走査が検査エリアＡ１２．
Ａ１３．Ａ１４と進むにつれて、対応するバッファ回路
Ｅ１２．Ｅ？３．Ｅ１４が交互に順番に能動化され、各
検査エリアＡ１２．Ａ１３．Ａ１４の第２ラインまでの
検査結果が各バッファ回路Ｅ１２．Ｅ１３゜Ｅ１４に保
持されていく。
以下同様にして、各検査エリアＡ１１〜Ａ１４に対して
第３ライン目以降の走査が行なわれ、対応するバッファ
回路Ｅ１１〜Ｅ１４が交互に順番に能動化されて、それ
ぞれの検査結果が各バッファ回路Ｅ１１〜Ｅ１４に保持
されティ（（第１５図（ｅ）参照）走査が第５１２ライ
ンロまで進み、各検査エリアＡ１１〜Ａ１４の全領域の
走査が終了すると、各バッファ回路Ｅ１１〜Ｅ１４には
、対応する検査エリアＡ１１〜Ａ１４の検査結果が保持
されることとなる。
すなわら、対応するエリアに欠陥サイズに相当する不一
致箇所が一箇所でも有れば「１」のデータが保持され、
全くなければｒＯＪのデータが保持される。
第１段目の検査エリアＡ１１〜Ａ１４の走査が終了する
と、バッファ回路Ｅ１１〜Ｅ１４から第１段目の検査エ
リアＡ１１〜Ａ１４の検査結果が図示しない次段に出力
される。なお、バッファ回路Ｅ１１〜Ｅ１４から検査結
果が出力された後は、第１４図においてバッファ回路Ｅ
１１〜Ｅ１４のＤタイプフリップフロップにクリア信号
ＣＬＯとして「０」が与えられてクリアされ、つぎの段
の領域の検査に備えられる。
こうして、各段の４個の検査エリアの検査が終了する毎
に、第１２図に示す各比較検出ブロックＢ　　〜Ｂ　　
　のそれぞれから各検査エリア毎１．１　　３２．３２ の検査結果が出力され、これらの検査結果は、第１列目
の検査エリアＡ　、△　、Ａ　・・・についてはアンド
ゲートＡＮＤｏ１に出力され、第２列目の検査エリアＡ
　　、Ａ　　、Ａ　　・・・についてはアンドゲートＡ
ＮＤｏ２に出力され、第３列目の検査エリア△１３．Ａ
２３．Δ３３・・・についてはアンドゲートＡＮＤ　　
に出力され、第４列目の検査エリアＡ、４゜Ａ　　、Ａ
　　・・・についてはアンドゲートＡＮＤｏ４に出力さ
れる。
それぞれのアンドゲートＡＮＤ。１〜ＡＮＤｏ４では、
各段の４個の検査エリアの検査が終了する毎に、各比較
検出ブロックＢ　　　−Ｂ　　　　から出１．１　　３
２．３２ 力される対応する検査エリアの検査結果の論理積をそれ
ぞれ求めて出力される。ところで、各比較検出ブロック
Ｂ　　　−８から出力される検１．１　　３２．３２ 査結果は、次のとおりである。すなわち、オブジェクト
パターンとマスターパターンが位置的に対応している比
較検出ブロックから出力される検査結果は、その検査エ
リア内に欠陥がない場合にはｒＯＪが出力され、欠陥が
有る場合には「１」が出力される。また、オブジェクト
パターンとマスターパターンが位置的にずれている比較
検出ブロックから出力される検査結果は、欠陥の有無に
拘わらず常に「１」が出力される。したがって、各アン
ドゲートＡＮＤ　　−ＡＮＤｏ４において論理積を求め
た結果は、対応する検査エリア内に欠陥が有れば「１」
が出力され、欠陥が無ければｒＯＪが出力される。そこ
で、各段の４個の検査エリアの検査が終了する毎に、各
アンドゲートＡＮＤ。１〜ＡＮＤｏ４から出力される検
出信号に基づいて、検査物の欠陥の有無を、その位置と
ともに判定する。
Ｄ、上述の実施例ではマスターパターンを拡げたエリア
として説明したが、第１１図に示すように、マスターパ
ターンはいったんメモリ（１５）に蓄えられるものであ
るから、オブジェクトパターンとマスターパターンを入
れ昔えてもこの発明の主旨内であり、第５図、第１２図
におけるオブジェクトデータとマスターデータを入れか
えればよい。比較すべき位置が合うようにメモリから読
み出しのタイミングを合せるのは言うまでもない。
上述の説明ではオブジェクトパターンとマスク−パター
ンが上下左右の平行の位置ずれについて説明した。第１
６図に傾きをもって比較される場合について説明する。
第１６図（ａ）に於いてオブジェクトパターンとマスタ
ーパターンはθの傾きを持って、画素１Ｐ及び１Ｍを中
心として置かれているとする。この場合、Ａ１領域では
例えば画素５０８は５０８Ｍに対してＹ方向に１／４画
素のずれを持っている。Ｘ方向に対しては１／４画素Ｘ
１１５０８＝１／２０３２画素のずれであるためここで
は無視出来る値である。
Ａ１領域では第１６図から明らかなようにオブジェクト
のパターンとマスターのパターンは位置をずらすことな
く、この位置が最適な（ひ置となる次に第１６図（ａ）
のＡ４領域までくると１Ｐと１ＭのＹ方向のずれは３／
４画素まで広がっており、５０８　））と５０８Ｍでは
１画素にまで広がっているため、第１６図（ｂ）に示す
ようにＹ方向に於て１画素のずれた位置での比較がＩａ
適なものとなる。
すなわち第１６図の例で示したようにオブジェクトパタ
ーンとマスターパターンに角度のずれが発生していても
、５１２Ｘ５１２画素領域の単位で最適な位置が存在し
、第１図の例で示されるようにパターンどうしに欠陥が
なければエラーの情報は出力されない。
角度θのずれの最大許容値は次の２つの要素を満たして
いなければならない。第１は、ずれ量の最大の画素数が
第１図の例のようにマスターの複数パターンの数よりも
小さくなければならない。
第２の要素は第１６図の例のように５０８Ｘ５０８画素
の領域内に於て、オブジェクトパターンとマスターパタ
ーンをそれぞれ最適誤差位置に適当な画素数ずらせば、
必らず設定したエラー検出用のウィンドウのサイズより
も、オブジェクトパターンとマスターパターンの不一致
部分が小さくなるようなずれ闇でなければならない。第
１６−図（ａ）の例では最大１画素の不一致はどこかの
領域で発生するからエラー検出用のウィンドウは２Ｘ２
以上の大きさが必要である。
Ｌ−裏蓋ＩＬ１１ 上記パターン欠陥検出装置によれば、検査物設置による
位置ずれ（上下左右のずれ、傾きのずれ）や検査物内部
の歪による位置合せ誤差がある場合でも、それらの位置
合せ誤差を吸収して高精度のパターン欠陥検出を行なえ
る。しかも、検査物の位置ずれ補正処理と欠陥検出処理
を同時に並行し　　　。
て行なうため、従来例（特開昭６０−５７９２９号公報
、特願昭６０−１００１４８号）のように位置ずれ補正
処理を行ってから欠陥検出処理を行う場合に比べて、１
段少い回路によって欠陥検出を行なえる。また、第１４
図に示すように、判定回路１９には、各種欠陥パターン
に対応する特定　“画素分の比較結果のみをそれぞれ抽
出して不一致判定を行うアンドゲートＡＮＤ１１〜ＡＮ
Ｄ２１等からなる論理回路と、その論理回路により判定
された各種欠陥パ）−ン結果のうち、いずれか−の判定
結果のみを保持回路２０へ選択的に出力させるセレクタ
Ｓとを設けているため、各種パターンの欠陥検出を、セ
レクタＳを切換操作するだけで簡単に行なえる。
（発明の効果） 以上のように、この発明のパターン欠陥検出方法および
その装置によれば、検査物設置による上。
下、左、右、傾斜による位置ずれや検査物内部に発生す
る歪による位置合せ誤差がある場合でも、それらの位置
合せ誤差を吸収して高精度のパターン欠陥検出を１段の
処理で行なえるという効果が得られる。
【図面の簡単な説明】
第１図はこの発明のパターン欠陥検出方法をイメージ的
に示した図、第２図（ａ）はオブジェクトパターンの一
例を示す図、第２図（ｂ）はマスターパターンの一例を
示す図、第２図（Ｃ）は第２図（ａ）のオブジェクトパ
ターンと第２図’ｂ）のマスターパターンの比較状態を
イメージ的に示した図、第３図（ａ）はオブジェクトパ
ターンの他の例を示す図、第３図（ｂ）は第３図（ａ）
のオブジェクトパターンと第２図（ｂ）のマスターパタ
ーンの比較状態をイメージ的に示した図、第４図（ａ）
はオブジェクトパターンのさらに伯の例を示す図、第４
図（ｂ）は第４図（ａ）のオブジェクトパターンと第２
図（ｂ）のマスターパターンの比較状態をイメージ的に
示した図、第４図（Ｃ）は第２図（ｂ）よりも拡張され
た領域のマスターパターンの一例を示す図、第５図は基
本的な回路構成をもつパターン欠陥検出装置の欠陥検査
部の回路構成図、第６図はその装置におけるオブジェク
トパターンとマスターパターンの走査状態を示す図、第
７図は比較検出ブロックへのあるデータ入力時点におい
て特定されるオブジェクトパターンのエリアとマスター
パターンのエリアの一例を示す図、第８図は比較検出ブ
ロックの具体的回路図、第９図は各比較検出ブロックに
ラッチされている判定結果に対応するエリアのマスター
パターン内における位置を示す図、第１０図は具体的な
パターン欠陥検出装置におけるオブジェクトパターンと
マスターパターンの走査説明図、第１１図はパターン欠
陥検出装置の概略構成図、第１２図はその装置における
欠陥検査部の回路構成図、第１３図はある時点において
欠陥検査部の各フリップフロップにラッチされているデ
ータの位置を一例として示した図、第１４図は比較検出
ブロックの具体的回路図、第１５図はパターン欠陥検出
装置の動作説明図、第１６図は傾きをもって比較される
場合を説明する図、第１７図、第１８図は従来例の不具
合を説明する図である。 １．１８・・・比較回路、２，１９・・・判定回路、３
．２０・・・保持回路、 Ｐ、Ｐ、Ｐ２．Ｐ３・・・オブジェクトパターン、Ｍ、
Ｍ１１〜Ｍ１７・・・マスターパターン、ＳＲ〜ＳＲ、
ＳＲ−８Ｒ１４，５Ｒ２ｏ１〜ＳＲ・・・シフトレジス
タ、 Ｄ−ＦＦ・・・Ｄタイプフリップ７０ツブ、Ｅ３ｔｔ〜
Ｂ７７・Ｂ１，１〜Ｂ３２．３２　”’比較検出ブ０ツ
ク、 ＡＮＤ　、ＡＮＤ。１〜ＡＮＤｏ４・・・アンドゲート
、Ｓ・・・セレクタ

Claims (3)

    【特許請求の範囲】
  1. （１）走査線順次に得られる２値画素信号の２次元オブ
    ジェクトパターンを２次元マスターパターンと所定の大
    きさの区域ごとに比較して欠陥検出を行なうパターン欠
    陥検出方法であつて、 前記オブジェクトパターン区域に対し位置的に対応すべ
    き前記マスターパターンの区域を中心としてその区域に
    所要画素数周辺を拡げた拡張区域にわたつて２次元的に
    １画素づつ所定量だけ位置ずれした複数のマスターパタ
    ーン区域を設定し、これらのマスターパターン区域の２
    値化信号と、前記オブジェクトパターン区域の２値化信
    号とを、各マスターパターン区域毎にそれぞれ比較して
    欠陥検出を行なうもので、 前記複数のマスターパターン区域のうちひとつと前記オ
    ブジェクトパターン区域とを比較するにあたり、複数画
    素サイズをもつ欠陥検査ウィンドウをパターン全域に亘
    り走査して、いずれかの走査位置においてそのウィンド
    ウ内に含まれる両パターンの相対応する画素の２値化信
    号が全て不一致のときにパターン不一致と判定し、 前記オブジェクトパターン区域が前記複数のマスターパ
    ターン区域のすべてに対してパターン不一致と判定され
    たときに欠陥有りと判定し、いづれかひとつのマスター
    パターン区域に対してでもパターン不一致と判定されな
    かったときに欠陥なしと判定する、パターン欠陥検出方
    法。
  2. （２）２次元オブジェクトパターンを２次元マスターパ
    ターンと所定の大きさの区域ごとに比較して欠陥検出を
    行なうパターン欠陥検出装置であつて、 前記オブジェクトパターンの２値化信号を時系列的に入
    力する手段と、 前記オブジェクトパターンの入力に同期して、前記マス
    ターパターンの２値化信号をメモリから時系列的に読み
    出す手段と、 前記オブジェクトパターンの入力に同期して、前記オブ
    ジェクトパターンの特定区域内の２値化信号を走査方向
    に沿って時系列的に抽出するとともに、その特定区域と
    位置的に対応する前記マスターパターンの特定区域を中
    心としてその２次元区域に所要画素数周辺に拡げた拡張
    区域にわたつて２次元的に１画素づつ所定量だけ位置ず
    れした複数の特定区域内の２値化信号をそれぞれ走査方
    向に沿つて時系列的に抽出する抽出手段と、前記マスタ
    ーパターンの２次元的に１画素づつ所定間だけ位置ずれ
    した複数の特定区域に対応して前記オブジェクトパター
    ンの特定区域内の２値化信号がそれぞれに共通に入力さ
    れる複数の比較手段とを備え、 前記比較手段による比較において対応する画素の比較し
    た結果の情報が全て不一致のときにパターン不一致と判
    定する判定手段と、 前記判定手段によるパターン不一致の判定結果が１つで
    もあればパターン走査期間中パターン不一致結果を保持
    する保持手段と、 所定の大きさのオブジェクトパターンでの特定パターン
    の全走査終了後に、前記各保持手段の全てにパターン不
    一致の判定結果が保持されているときに所定の大きさの
    オブジェクトパターン区域に欠陥有りとし、保持手段の
    うち１つにでもパターン不一致の判定結果がないときに
    は所定の大きさのオブジェクトパターン区域には欠陥な
    しとするパターン欠陥検出装置。
  3. （３）判定手段は、 比較手段による特定区域内の比較結果の中から、各種欠
    陥パターンに対応する特定画素分の比較結果のみをそれ
    ぞれ抽出して不一致判定を行なう手段と、 前記不一致判定を行なう手段により判定された各種欠陥
    パターンの判定結果のうち、いずれか一方の判定結果を
    選択して前記保持手段へ出力させる手段を含む特許請求
    の範囲第２項記載のパターン欠陥検出装置。
JP60281558A 1985-12-13 1985-12-13 パタ−ン欠陥検出方法およびその装置 Expired - Lifetime JPH0621769B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP60281558A JPH0621769B2 (ja) 1985-12-13 1985-12-13 パタ−ン欠陥検出方法およびその装置
KR1019860008284A KR910007789B1 (ko) 1985-12-13 1986-10-02 패턴 결함검출방법 및 그 장치
US06/940,272 US4803734A (en) 1985-12-13 1986-12-10 Method of and apparatus for detecting pattern defects
DE8686117339T DE3687220T2 (de) 1985-12-13 1986-12-12 Verfahren und vorrichtung zur detektion von musterfehlern.
EP86117339A EP0225651B1 (en) 1985-12-13 1986-12-12 Method of and apparatus for detecting pattern defects

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60281558A JPH0621769B2 (ja) 1985-12-13 1985-12-13 パタ−ン欠陥検出方法およびその装置

Publications (2)

Publication Number Publication Date
JPS62140009A true JPS62140009A (ja) 1987-06-23
JPH0621769B2 JPH0621769B2 (ja) 1994-03-23

Family

ID=17640856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60281558A Expired - Lifetime JPH0621769B2 (ja) 1985-12-13 1985-12-13 パタ−ン欠陥検出方法およびその装置

Country Status (5)

Country Link
US (1) US4803734A (ja)
EP (1) EP0225651B1 (ja)
JP (1) JPH0621769B2 (ja)
KR (1) KR910007789B1 (ja)
DE (1) DE3687220T2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62162904A (ja) * 1986-01-13 1987-07-18 Hitachi Ltd パタ−ン欠陥判定装置
US5608816A (en) * 1993-12-24 1997-03-04 Matsushita Electric Industrial Co., Ltd. Apparatus for inspecting a wiring pattern according to a micro-inspection and a macro-inspection performed in parallel
JPH10302049A (ja) * 1997-04-28 1998-11-13 Kumamoto Techno Porisu Zaidan 画像識別装置および方法および画像識別装置を備えた画像検出識別装置ならびに画像識別用プログラムを記録した媒体
JP2002357559A (ja) * 2001-05-31 2002-12-13 Daiwa Can Co Ltd ３板式ｃｃｄカメラを用いた缶外観検査装置
JP2002357558A (ja) * 2001-05-31 2002-12-13 Daiwa Can Co Ltd 量子誤差を考慮したマッチング処理方法
JP2010044414A (ja) * 1998-12-17 2010-02-25 Kla-Tencor Corp 回路設計図、検査方法、および処理方法
WO2017141611A1 (ja) 2016-02-19 2017-08-24 株式会社Ｓｃｒｅｅｎホールディングス 欠陥検出装置、欠陥検出方法およびプログラム

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2539856B2 (ja) * 1987-10-15 1996-10-02 株式会社ヒューテック 印刷パタ―ン周期長のずれ検知方法
US5073952A (en) * 1988-09-07 1991-12-17 Sigmax Kabushiki Kaisha Pattern recognition device
FR2647574B1 (fr) * 1989-05-12 1991-09-06 Automatisme Robotique Applique Procedes et dispositifs pour effectuer des controles de fabrication visuels d'une serie de pieces identiques
JP2833137B2 (ja) * 1990-04-05 1998-12-09 松下電器産業株式会社 パターンマッチング方法
US5258855A (en) * 1991-03-20 1993-11-02 System X, L. P. Information processing methodology
US6683697B1 (en) * 1991-03-20 2004-01-27 Millenium L.P. Information processing methodology
EP0603833B1 (en) * 1992-12-22 1999-06-30 Konica Corporation Color image processing apparatus for smoothing compensation of an image
US5305392A (en) * 1993-01-11 1994-04-19 Philip Morris Incorporated High speed, high resolution web inspection system
US5852685A (en) * 1993-07-26 1998-12-22 Cognitronics Imaging Systems, Inc. Enhanced batched character image processing
JPH08204096A (ja) * 1995-01-30 1996-08-09 Nec Corp 半導体装置のリード外観検査方法および検査装置
JP3593302B2 (ja) * 1999-06-15 2004-11-24 株式会社ミツトヨ 画像測定装置及び方法
JP2002358509A (ja) * 2001-06-01 2002-12-13 Dainippon Screen Mfg Co Ltd 穴検査装置
JP3904419B2 (ja) * 2001-09-13 2007-04-11 株式会社日立製作所 検査装置および検査システム
JP2003100826A (ja) * 2001-09-26 2003-04-04 Hitachi Ltd 検査データ解析プログラムと検査装置と検査システム
US20030086596A1 (en) * 2001-11-07 2003-05-08 Medical Metrics, Inc. Method, computer software, and system for tracking, stabilizing, and reporting motion between vertebrae
DE60310078T2 (de) * 2002-07-09 2007-06-06 AECC ENTERPRISES LTD., Bournemouth Verfahren zur bilddarstellung der relativen bewegung von skelettsegmenten
US7423280B2 (en) 2004-08-09 2008-09-09 Quad/Tech, Inc. Web inspection module including contact image sensors
US7699021B2 (en) * 2004-12-22 2010-04-20 Sokudo Co., Ltd. Cluster tool substrate throughput optimization
US20060182535A1 (en) * 2004-12-22 2006-08-17 Mike Rice Cartesian robot design
US7651306B2 (en) * 2004-12-22 2010-01-26 Applied Materials, Inc. Cartesian robot cluster tool architecture
US7371022B2 (en) * 2004-12-22 2008-05-13 Sokudo Co., Ltd. Developer endpoint detection in a track lithography system
US7819079B2 (en) * 2004-12-22 2010-10-26 Applied Materials, Inc. Cartesian cluster tool configuration for lithography type processes
US7798764B2 (en) 2005-12-22 2010-09-21 Applied Materials, Inc. Substrate processing sequence in a cartesian robot cluster tool
US20060241813A1 (en) * 2005-04-22 2006-10-26 Applied Materials, Inc. Optimized cluster tool transfer process and collision avoidance design
US8676293B2 (en) * 2006-04-13 2014-03-18 Aecc Enterprises Ltd. Devices, systems and methods for measuring and evaluating the motion and function of joint structures and associated muscles, determining suitability for orthopedic intervention, and evaluating efficacy of orthopedic intervention
US7792336B2 (en) * 2006-08-16 2010-09-07 International Business Machines Corporation Signature capture aesthetic/temporal qualification failure detection
US20090099481A1 (en) 2007-10-10 2009-04-16 Adam Deitz Devices, Systems and Methods for Measuring and Evaluating the Motion and Function of Joints and Associated Muscles
US9138163B2 (en) 2009-09-25 2015-09-22 Ortho Kinematics, Inc. Systems and devices for an integrated imaging system with real-time feedback loop and methods therefor
EP3150113A1 (en) 2010-12-13 2017-04-05 Ortho Kinematics, Inc. Methods, systems and devices for clinical data reporting and surgical navigation
JP6350204B2 (ja) * 2014-10-21 2018-07-04 株式会社ニューフレアテクノロジー 描画データ検証方法、プログラム、及びマルチ荷電粒子ビーム描画装置
US9430457B2 (en) * 2014-12-24 2016-08-30 Xerox Corporation Ambiguity reduction for image alignment applications
US20160354161A1 (en) 2015-06-05 2016-12-08 Ortho Kinematics, Inc. Methods for data processing for intra-operative navigation systems
JP6732518B2 (ja) * 2016-04-27 2020-07-29 キヤノン株式会社 画像処理装置および画像処理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60309A (ja) * 1983-06-16 1985-01-05 Dainippon Printing Co Ltd 印刷物の絵柄検査方法および装置
JPS601505A (ja) * 1983-06-20 1985-01-07 Hitachi Ltd パタ−ン検査装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5313840A (en) * 1976-07-23 1978-02-07 Hitachi Ltd Analogy calculator
US4677680A (en) * 1982-08-31 1987-06-30 Dai Nippon Insatsu Kabushiki Kaisha Method and device for inspecting image
JPS59157505A (ja) * 1983-02-28 1984-09-06 Hitachi Ltd パタ−ン検査装置
US4614430A (en) * 1983-04-28 1986-09-30 Hitachi Ltd. Method of detecting pattern defect and its apparatus
US4579455A (en) * 1983-05-09 1986-04-01 Kla Instruments Corporation Photomask inspection apparatus and method with improved defect detection
US4641350A (en) * 1984-05-17 1987-02-03 Bunn Robert F Fingerprint identification system
US4648053A (en) * 1984-10-30 1987-03-03 Kollmorgen Technologies, Corp. High speed optical inspection system
US4805123B1 (en) * 1986-07-14 1998-10-13 Kla Instr Corp Automatic photomask and reticle inspection method and apparatus including improved defect detector and alignment sub-systems

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60309A (ja) * 1983-06-16 1985-01-05 Dainippon Printing Co Ltd 印刷物の絵柄検査方法および装置
JPS601505A (ja) * 1983-06-20 1985-01-07 Hitachi Ltd パタ−ン検査装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62162904A (ja) * 1986-01-13 1987-07-18 Hitachi Ltd パタ−ン欠陥判定装置
US5608816A (en) * 1993-12-24 1997-03-04 Matsushita Electric Industrial Co., Ltd. Apparatus for inspecting a wiring pattern according to a micro-inspection and a macro-inspection performed in parallel
JPH10302049A (ja) * 1997-04-28 1998-11-13 Kumamoto Techno Porisu Zaidan 画像識別装置および方法および画像識別装置を備えた画像検出識別装置ならびに画像識別用プログラムを記録した媒体
JP2010044414A (ja) * 1998-12-17 2010-02-25 Kla-Tencor Corp 回路設計図、検査方法、および処理方法
JP2002357559A (ja) * 2001-05-31 2002-12-13 Daiwa Can Co Ltd ３板式ｃｃｄカメラを用いた缶外観検査装置
JP2002357558A (ja) * 2001-05-31 2002-12-13 Daiwa Can Co Ltd 量子誤差を考慮したマッチング処理方法
JP4653340B2 (ja) * 2001-05-31 2011-03-16 大和製罐株式会社 ３板式ｃｃｄカメラを用いた缶外観検査装置
JP4653339B2 (ja) * 2001-05-31 2011-03-16 大和製罐株式会社 画像マッチング処理方法
WO2017141611A1 (ja) 2016-02-19 2017-08-24 株式会社Ｓｃｒｅｅｎホールディングス 欠陥検出装置、欠陥検出方法およびプログラム
US11216936B2 (en) 2016-02-19 2022-01-04 SCREEN Holdings Co., Ltd. Defect detection device, defect detection method, and program

Also Published As

Publication number Publication date
DE3687220D1 (de) 1993-01-14
JPH0621769B2 (ja) 1994-03-23
DE3687220T2 (de) 1993-07-01
KR870006621A (ko) 1987-07-13
KR910007789B1 (ko) 1991-10-02
EP0225651B1 (en) 1992-12-02
EP0225651A2 (en) 1987-06-16
US4803734A (en) 1989-02-07
EP0225651A3 (en) 1990-01-10

Similar Documents

Publication Publication Date Title
JPS62140009A (ja) パタ−ン欠陥検出方法およびその装置
EP0117559B1 (en) Pattern checking apparatus
US4942619A (en) Pattern inspecting apparatus
TW392069B (en) Visual inspection apparatus and method
JPH05264467A (ja) 繰返しパターンの欠陥検査装置
JPS5924361B2 (ja) ２次元画像比較検査装置
JP3549936B2 (ja) デジタル情報解読方法
US20090316978A1 (en) Manufacturing method for inspection device
JPS63273047A (ja) 凹凸状態検出装置
JP3148539B2 (ja) パターン欠陥検査装置
JP4105295B2 (ja) パターン欠陥検出方法およびパターン欠陥検出装置
JP3626353B2 (ja) パターン検査装置およびパターン検査方法
JPS642218B2 (ja)
KR100268147B1 (ko) 패턴 검사방법 및 장치
JP3684707B2 (ja) レチクルパターン検査方法
JP3400859B2 (ja) 欠陥パターンの検出方法及びその装置
JP2825392B2 (ja) プリント配線板における画像パターンの検査方法及びその装置
JPS6159575A (ja) パタ−ン検査方式
JPH0517481B2 (ja)
JPS61258106A (ja) 画像欠陥検出方法
JPH0359362B2 (ja)
JPH0325357A (ja) 画像欠陥検出方法
JPS6160635B2 (ja)
JPH10290333A (ja) 画像読取装置
JPH04294260A (ja) 印刷パタ−ン品質検査装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term