JPS6162878A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS6162878A
JPS6162878A JP59185242A JP18524284A JPS6162878A JP S6162878 A JPS6162878 A JP S6162878A JP 59185242 A JP59185242 A JP 59185242A JP 18524284 A JP18524284 A JP 18524284A JP S6162878 A JPS6162878 A JP S6162878A
Authority
JP
Japan
Prior art keywords
circuit
diagnostic
signal
input
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59185242A
Other languages
English (en)
Other versions
JPH0772744B2 (ja
Inventor
Shigeo Kuboki
茂雄 久保木
Toshiaki Masuda
俊明 増田
Ikuro Masuda
郁朗 増田
Terumine Hayashi
林 照峯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Engineering Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Engineering Co Ltd
Priority to JP59185242A priority Critical patent/JPH0772744B2/ja
Priority to KR1019850006156A priority patent/KR900004888B1/ko
Priority to US06/769,311 priority patent/US4701922A/en
Priority to DE3587715T priority patent/DE3587715T2/de
Priority to EP85110724A priority patent/EP0173945B1/en
Publication of JPS6162878A publication Critical patent/JPS6162878A/ja
Publication of JPH0772744B2 publication Critical patent/JPH0772744B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558Addressing or selecting of subparts of the device under test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、集積回路装置に係り、特に診断試験が容易に
行なうことのできるゲートアレイに好適な半導体集積回
路装置に関する。
〔発明の背景〕
半導体集積回路(以下、LSIと称する)においては、
量産性と信頼性を高めるためテストパターンによる故障
検出率を100−近くにする必要がある。
論理回路を含む集積回路装置においては種々の素子が所
望の機能及び性能が得られるか否か、テストパターンの
入力信号を外部から加えて判定してオリ、これを一般に
診断と呼んでいる。ここで入力テストパターンは内部の
素子を漏れなく診断できるものが必要であり、総素子数
の中で診断可能な素子の比率を診断率と定義する。した
がって、この入力テストパターンを作る場合実用上十分
な診断率を、できるだけ少ないステップ数で達成するこ
とが必要である。しかし、通常の論理集積回路装置では
数千ステップを要するのが普通であり、さらに、最近の
高集積化の動きに伴い、100チ近い診断率を得るのは
致方ステップにも及び、困難になっている。
このように、数千ないし致方ゲート以上の高集積になる
とテストパターンだけで検出率を上げるのけ不可能に゛
近く、何らかの診断用回路を設ける必要があ十。腎かし
、診断用回路によ、り全体の回路規模が犬きくなシ、こ
れは実効の集積度を低下させる。特に、ゲートアレイで
は最初からチップ全体のゲート数が決っているので、こ
の点は顕著である(カスタムLSIの場合は、トランジ
スタの大きさやセル配置の最適化である程度は逃げられ
る)。なお、ゲートアレイLSIとは、LSIに製造す
るときに用いる十数枚のマスクのうち、配線に相当する
マスク数のみを開発品種に応じて作製して所望の電気回
路動作を有するLSIとして製造したものである。あら
かじめ配線工程前までの工程を完了したウェハをストッ
クとして保持できるので、開発のターンアラウンド時間
とコストを大幅に短縮できる。
従来は、この入力テストパターンを人手で作成していた
ため膨大な作業量になっていた。特に、ゲートアレイL
SIのように設計作業の大半が自 。
勧化され、設計期間が1ケ月前後に短縮されているもの
では、必然的に診断用の入力テストパターンを作成する
期間の比重が増大し、開発期間を短轡する上での最大の
障害になっている。
以上の問題点を解消するため、通常診断用の回路を論理
設計時に加えるのが行なわれているが、診断用冗長回路
の全体のゲート数に占める割合は大きいものがある。
診断方式は内部のフリップフロップ(FF’)tマスタ
スレーフ型で構成し、各FF間をシフトレジスタ結線と
し、パッドから外部データをスキャンイン及びパッドに
内部FFデータをスキャンアウトできるようにするもの
である。スキャンイン。
スキャンアウトさせるだめの回路構成としては、例えば
、特公昭57−3107号に示されるように、内部回路
のうちの7リツプ70ツブを直列に接続してシフトレジ
スタを構成させ、該シフトレジスタを通して集積回路に
入力信号を与えて動作させ、その結果を該シフトレジス
タにより外部へ取出すようにしたものである。また、診
断方式として半導体基板の周辺に試験専用のシフトレジ
スタを設け、該レジスタの各ビットへ半導体基板に搭載
されたマスタスライス方式のLSI回路の所望各部を配
線により接続し、該各部の出力状態を該レジスタへ並列
入力し、それをシフトロックによシ直列出力するように
したものが知られてbる。
ところが、これらの従来技術に於いては、診断データの
スキャンイン、スキャンアウトにぼり大なステップ数を
要する。そのため、特願昭58−16045号に見られ
るように、専用の診断データバスを使って診断データの
スキャンイン、スキャンアウトを行なう分割診断方式が
考えられる(この場合、ゲートアレイの通常ピンと診断
ビンを共用するので、スキャンインアウトの並列入出力
ピン数を多くとれ、ステップ数が減゛少する)。
分割診断というのは、全体の回路を゛、論理接続情報を
もとに順次回路(データの記憶機能があって現時点の入
力と記憶データによって論理出力が決まる回路)群とこ
れらに狭まれる組合わせ回路群(ここに組合せ回路とは
、入力が決まると出方が一義的に決まる論理回路をいう
)に分割し、組合わせ回路群単−の診断(原理的に10
θ%近い診断率が可能)に置換えるものである。第10
図に分割後の回路構成例を示されている(3分割の例)
。すなわち、組合わせ回路は順次回路群1゜2.3を境
として、組合わせ回路群4,5.6に分割される。第1
0図において、7はポンディングパッド、8−1.8−
2.8−3は順次回路の診断データ・ライト信号ライン
、9−1.9−2゜9−3は診断データ・リード信号ラ
イン、16−1゜16−2.16−3はそれぞれ、順次
回路1,2゜3への通常データ入力を禁止するだめの入
力制御信号ライン、10,11.・・・15.18はポ
ンディングパッドと順次回路と組合わせ回路相互間の配
線(論理設計で決まる)、17−1.17−2゜17−
3は診断データの転送を行なう診断用にのみ用いるデー
タバスラインである。
次に動作を説明する。まず、組合わせ回路5を診断する
場合を考える。診断モードではまずラインIf)−1,
16−2,16−3の入力制御信号を′°0”レベル(
LOW論理レベル)にしておき(HIGHレベルのとき
は通常のロジックモードである)、ライン10,12.
14上の信号の順次回路への増込みを禁止する。次にラ
イン8−2のライト信号を一定時間(あるパルス間隔)
 411 IIレベルにするとともに、診断用として設
けられているバスライン17−2上に診断データ(入力
テストパターン)を転送し、該診断データを順次回路群
2にライトする。これで組合わせ回路5用の入力テスト
パターンのセットは完了したことになる。次に、ライン
16−3の入力制御信号を一定時間”1′″レベルにし
て組合わせ回路5の出力、すなわちライン14上の信号
を順次回路群3に入力(セット)する。順次回路群3に
セットされた診断データは、ライン9−3のリード信号
を一定時間“′1′″レベルにすることにより診断用デ
ータバスライン17−3に出力される。これで1個の入
力テストパターンのスキャンイン、スキャンアウト動作
が終ったことになる。組合わせ回路5の診断率が100
%か、あるいはその近くになるまで、入力テストパター
ンの数に応じて以上の動作が繰返され、組合わせ回路5
の診断が行なわれる。
次に、組合わせ回路群4.6の診断も同様にして行々う
。々お、本例では説明の便宜上各順次回路群は各1本の
ライト信号、リード信号、データバスラインしか持って
いないように示したが、実際には順次回路群中の個々の
順次回路のアドレス系は複数であシ、上記ラインは複数
から成る。
このように、例えば、組合わせ回路群5を診断する場合
に、順次回路群2に入力テストパターンをセットして組
合わせ回路群5の出力を1−次回路群3を使って読み出
し、この組合わせ回路群5の診断が終ってから、次の組
合わせ回路群4を診断する。この組合わせ回路#4を診
断するには、順次回路群1に入力テストパターンをセッ
トして組合わせ回路群4の出力を順次回路群2を使って
読み出して行なう。このように、従来の診断方法にあっ
ては、分割数だけ直列的に順次−1二記診断を行なわな
ければならないのでテストステップ数がぼり大になる。
また、診断用制御ラインおよび制御信号数が多く、自動
配置、配線をD A (1)es IgnAutoma
tion)で行なうゲートアレイLSIに適用するには
問題である。さらに1.第11図に示すようなフィード
パ、ツクのパスがあるとレーシングを起すので、論理設
計では禁止される。このことは、ゲートアレイの論理設
計に大きな制約を課すことになり、欠点となる。第11
図において、20はエツジタイプのフリップ70ツノ、
21はDタイプの7リツプ70ツブ、22.23は2人
力NORゲートである。フリップフロップ20のQ出力
はライン24.2人力NOR,ゲート22を介して、フ
リップフロップ20のD入力にフィードバックされてい
る。なお、診断用制御ラインは省略しである。この場合
、診断モードで診断データを7リツプフロツプ20にセ
ットするとき、該フリップフロップQの出力がD入力に
入っているのでレーシングを起す。また、入力側から出
力側へ信号が進むという一方向性の前提が覆され、分割
診断を行なうことができない。
〔発明の目的〕
本発明の目的は、少ないステップ数で容易に高診断率を
得ることができる半導体集積回路装置を提供することに
ある。
〔発明の概要〕
本発明は、従来のノリツブフロップ(グー1アレイT、
 S Iの場合はライブラリとして準備するノリツブフ
ロップの論理ブロックセル)に診断用ラッチ回路および
診断データのライト・リード用制御回路を付加え、その
診断用制御信号を各分割診断単位間で共通にすることに
より、少ないステップ数で容易に高診断率を得ることが
できるようにしようというものである。
本発明を第1図を用いてさらに詳細に説明する。
第1図において、第10図図7F従来例と同一の符号・
の付されているものは同一の部品・同一の機能を有する
ものである。本発明が、第10図図示従来例と菫なる点
は、リード・ライト信号を発生するためのアドレスデコ
ーダ33が追加され、フリップフロップ群1,2.3が
診断機能付フリップフロラ;/’1’、2’、3’  
(以上、マスタスレーブ型F”Fと称す)に置換えられ
ている。マスタスレーブ型FFI’ 、2’ 、3’は
従来のフリップフロップを構成するMF部と診断用ラッ
チ回路を構成′するSF部から成る。さらに、前出の入
力制御信号ライン16およびSF部のラッチ信号ライフ
3(l各7リツプフロツプ群1’ 、2/ 、3/で共
通であることが大きな特徴である。ライン16の入力制
御信号は、2人力NANDゲート31とインバータゲー
ト32を使って、診断モード信号Mと診断用1相目クロ
ツクC+からAND論理でつくられる。診断モード信号
Mが′0”レベルのときは診断モードであシ、1”レベ
ルのときは通常の動作モードである。
マスタスレーブ型FFI’ 、2’ 、3’はたとえば
第2図の回路で示され、MF部54を構成する2人力N
ORゲート(2人力NANDゲート)42.43.3人
力ANDゲート(3人力ORゲート)40,41、信号
レベル反転用インバータ44.45、双方向性スイッチ
46.47、それにsp部55を構成する2人力NOR
ゲート(2人力NANDゲー))51,52.2人力A
NDゲート(2人力ORゲー))49,50、双方向性
スイッチ53から成る。すなわち、MF部(フリップフ
ロップの論理的機能によって決まる)とSF部の従属接
続回路である。SF部55はラッチ機能を有する最小構
成でよく、セルサイズを小型にするためにはCMOSト
ランスミッションゲートを使ったフィードバック構成で
もよい。
動作について説明する。通常モードの時(M−“1#レ
ベル)は、診断用クロックCIが゛1″レベルで、ライ
ン16の入力制御信号(M−C+)が@1#レベルとな
るので通常の主入力端子信号り、Tは3人力ANDゲー
)40.41を介してMF部に入力される。一方、リー
ド・ライト信号8−1.9−1は″Onレベルのままで
スイッチ47.53はオフ、スイッチ46はオンの状態
である。すなわち、診断用バスライン17−1とは電気
的に切離されている。また、通常モードではSF部55
のラッチ信号C2は′1”レベルに固定するので、MF
部54の出力可0.QOは2人力ANDゲート49.5
0を介してSF部55に入力され、出力Q、Qとして出
力される。このように、通常モードではQO,可n信号
は8P部ラッチ回路55を介して出力されるだけで何ら
SF部54の動作と変わりない(8F部55の遅延時間
だけQ、Q出力は遅れるが、通常ゲート1段分の遅れ程
度である)。診断モードの時(M−″1″ルベル)はラ
イン16の入力制御信号はC1のレベルにかかわりなく
 ” o ’レベルとなるので、3人力ANDゲート4
0.41出力は“0#レベルに固定され、通常のり、T
入力はMP部54には入力されなめ。書込み動作はこの
状態で、ライト信号8−1が一定゛時間“1″ルベルに
なシ、診断データがデータバスしイン17−1上に転送
される。このとき、スイッチ47はオン、46はオフに
なるので、2人力NORゲート43の出力がパスライフ
17−1上の診断データと競合することはなく、信号ラ
イン56.57を介して2人力NORゲー)42−.4
3から成るラッテ回路に診断データが書込まれる。ラッ
チ信号CI’を一定時間“1”レベルにすることによシ
、上記書込み診断データはSF部55のラッチ回路に転
送される。
しかる後、絖出しはリード信号9−1を一定時間″′1
”レベルにしてスイッチ5・3をオン状態にし、出力Q
をデータバスライン17−1上に転送して行なう。
第1図に戻って本発明の特徴、要点を説明する。
診断の手順は第3図のタイムチャートに示されている。
(1)第3図0に示す如く信号M=’0”レベル、ライ
ト信号を第3図■に示す如く一定時間“1”レベルにす
ることによシ、データバスライン上の診断データを書き
込む。ライト信号はアドレスデコーダ33のアドレス入
力37.38の論理レベルの組合わせによって決まるフ
リップフロップ群を選択するように発生する。なお、診
断用クロックは第3図(4)、 03)に示される2相
クロツクCs 、C3から成り、周期T監で繰返えされ
る。
また、すべての制御信号、データは上記クロックCi、
Czに同期して発生する。第1図の例では診断データバ
スラインは2本から成り、フリップフロラ7’l’ 、
2’はライン17−1に、フリップ70ツブ3′はライ
ン17−2につながれていlIA兎 る。I〜たがって、ライト動作は2周期を要する。
なお、第1図では説明の便宜上フリップフロップ群1/
 、2/ 、a/はおのおの1個の7リツプ70ツブか
ら成るように(アドレス系はおのおの1個)説明してい
るが、実際には複数個のフリップフロップから成るので
、同一フリップフロップ群のアドレス数は複数個から成
ることになる。したがって、第3図において上記(1)
で述べたライト動作(リード動作も同じ)のステップ数
はもつとかかることになる。(1)の動作においは1周
期Tlの前半で書込動作を行ない、後半C2が″′1#
レベルになシ、MF部に書込まれた診断データがSF部
へ転送される。(4第3図(0に示す如く区間■におい
てM−′1”レベルとして通常モードにして、ライン1
6の入力制御信号を1”レベルにし、組合わせ回路4.
5の出力をそれぞれフリップフロップ2’ 、a’  
(MF部)に取込む。これで、組合わせ回路の入力テス
トパターンに対する応答出力が受信側フリップフロップ
にラッチされたことになる。(3)上記診断データを、
ライン30の信号C2を一定時間″1″レベルにしてS
F部に転送する。これは同一チップ内の全フリップフロ
ッグ同時に(1ステツプで)行なわれる。
(4)該診断データ(SF部にラッチされている)をリ
ード信号9−1.9−2.9−3を順次または並列的に
′1”レベルにしてバスラインから診断出力データを読
出す。なお、リード・ライト用データは外部バッファを
介してパッドから入出力されるものとする。リード動作
も、ライト動作と同じようにデータバスラインの数に応
じた並列読出しができ、その分ステップ数を削減するこ
とができる。
マスタスレーブ構成とすることにより、組合わせ回路出
力を受信側フリップフロップにセットするとき、次段の
組合わせ回路の入力が動かないので、全分割診断嚇位中
の組合わせ回路の応答パターンを1ステツプで次段の7
リツグ70ツブにセットできるとどうしに、該応答パタ
ーンデータの診断用読出しを容易にする。さらに、ゲー
トアレイLSIのユーザの論理設計における制約(フィ
一ドパツク回路の禁止)を解消する。また、フリップフ
ロップのアドレスに関係した信号数、配線数が少なく、
ゲートアレイODAシステムに好適な特徴を持つ。
〔発明の実施例〕
以下、本発明の実施例について説明する。
第5図には、本発明の一実施例が示されている。
第5図は0MO8)ランスミッションゲートを使用した
D型フリップフロップに適用したものである。なお、第
4図は従来の7リツプフロツプを示したものであり、C
MOSトランスミッションゲー)60,61、インバー
タ62.・・・65からなる。これについては周知であ
るので説明を略す。
第7図において、第6図及び第1図、第2図と同じ符号
を付されているものは同一の部品・同一の機能を有する
ものである。
本実施例は、MF部54を構成する0MO8)ランスミ
ッションゲート60,61、クロックドゲートインバー
タ70、インバータ63,71゜73、NMOSトラン
スファゲート47.2人力NANDゲート72、SF部
を構成するCMOSトランスミッションゲート74,7
5、インバータ76.77.78、NMO8トランスフ
ァゲート53から成る。なお、第5図ではデータバスラ
イン17−1用の診断データライト用3ステートバツフ
ア80、診断データリード用3ステートバツフア81そ
れに入カバソファ79を示した。3ステートバッファ8
0,81は、それぞれライト信号8−1.!J−ド信号
9−1と同位相、同振幅レベルの制御信号82.83(
フリップ70ツブのアドレス信号はかんでいない)によ
ってオン。
オフ制御される。
動作は第2図の説明内容とほぼ同じであるの−C1主に
大きな特徴点について述べる。診断モード信号M−″′
0″の時は、φ1−″0”レベル、φ1=″1″となる
ので0MO8トランスミッションゲー)60.61はそ
れぞれオフ、オンとなシ、入力D1を禁止する。診断デ
ータの書込みは、ライト信号8−1が一定時間″1”レ
ベルとなり、NMQSトtンスファゲート47をオン、
クロックドゲートインバータ70をオフ状態(出力が)
・イインピーダンス状態)とすることにより行なわれる
。第2図の点線で示す48がクロックドゲートインバー
タ70に相当する。ここで、クロツクトケー)インバー
タ70および3ステートバッファ80.81はそれぞれ
、第6図、第7図で示される。クロックドゲートインバ
ータ70はPMOSトランジスタ90,91、NMO8
)ランジスタ92.93の直列接続で形成され、PMO
890とNMO893のゲートは共通に接続されていて
入力端子84を形成する。ライト信号8−1が1”レベ
ルの時は(信号86は信号8−1の反転信号)、PMO
891,NMO892がともにオフ状態となるので、入
力信号84のレベルのいかんに依らず出力85は・・イ
インピーダンス状態になる。逆に、信号8−1が10”
レベルの時は、PMO891,NMO892がともにオ
ン状態になるので、出力85は入力84の反転信号とな
る。
次に、3ステ一トバツフアgo、siはPMO894、
NMO895,2人力NANDゲート96゜2人力N0
rtゲート97それに反転用インバータ98から成る。
まず、制御信号82が“0”レベルの時は、2人力NA
ND96.2人力N0R97の出力がそれぞれ1″′l
“0”レベルニ固定されるので、PMO894,NMO
895はともにオフ状態となり、出力17−1はノ・イ
インピーダンス状態となる。逆に、制御信号82が′1
”レベルの時は2人力NAND94.2人力N0R97
の出力はともに入力88の信号レベルによって決まり、
非反転出力バッファを形成する。
本実施例では、CMOSトランスミッションゲート型の
Dタイプの7リツプフロツプであるので、セルサイズが
小型である効果を持つ。
第8図には本発明の他の実施例が示されている。
本実施例は、ゲートアレイに適用したもので、基本的に
は第1図をゲートアレイで具体化したものである。
ゲートアレイについて既に説明したが、LSIを製造す
るときに用いる10数枚のマスクのうちで配線に相当す
るマスクのみを開発品種に応じて作成して、所望の電気
回路動作を有するLSIを製造するものである。配線パ
ターンに依存しない下地パターンの工程を完了したウエ
ノ・をあらかじめストックとして保持し、配線パターン
はDAにより自動作成されるので、開発期間の短縮とコ
スト低減が企れる。
第8図においては周知のゲートアレイと同様に、基本セ
ル103をX軸方向に配列した基本セル列104を配線
領域105を挾んで繰返し配置した構成をとる。そして
、入出力信号はボンデングパッド7から外部セル中の入
力バッファ100や出力バッファ101彦どを介してフ
リップフロップやゲートを構成する論理セルへ転送、ま
たは該論理セルから送出される。80は3ステート制御
付き人力バッファ、81は3ステート制御付き出力バッ
ファを示し、通常外部セルで構成される。
80.81の回路及び動作については第7図で説明した
。本実施例では便宜上第1図の実施例と同じ構成を示す
。すなわち、アドレスデコーダ(及び診断タイミング発
生回路)33を備え、診断用ラッチ付7リツブフロツプ
FFI、FF2から成るFF’群1′、前記フリップフ
ロップFF’3゜FF4.FIi’5から成るFF群2
′、前記フリップフロップFF6.FF7から成るFF
群3′により、チップ内の組合わせ回路は4,5.6の
破線で示される回路群に分割されるとする。組合わせ回
路4は論理ゲートセルCC11CC2から、組合わせ回
路5は論理ゲートセルCC3,CC4゜CC5から、組
合わせ回路6は論理ゲートセルCC6,CC7から成る
ものとする。また、同−FF群内の診断用ラッチ付FF
は、診断データのライト信号、リード信号ラインが各々
共通に接続され、前記同一アドレスの診断用ラッチ付F
Fはお互いに診断バスが分離されているものとする(同
−FF群内の個々の診断用ラッチ付FFの診断データの
ライト・リード動作は、診断バスを介して同時に行なう
。なお、同−FF群内の診断用ラッチ付FI−の診断バ
スを共通にして、リード・ライト信号のアドレス系を別
にしても診断動作に支障ないことは明らかである。これ
らの診断用うosX インの結線はDAによる自動配線プログラムを使うので
、汎用性が高い。リード・ライト信号のアドレス系と診
断バス割付けは、テストのだめのクロックステップ数が
最小と々るよう計算機制御することが可能である。
アドレスデコーダ及び制御回路33は第9図の回路で実
現される。前出と同一物、同等物には同一符号を付ける
。アドレスデコーダ及び制御回路33は、破線で示すよ
うに2人カー4出力アドレスデコーダ119、リード信
号発生回路114、ライト信号発生回路116、タイミ
ング発生回路113から成る。アドレスデコーダ119
はインバータ111.3人力NORゲート110から成
り、周知のようにアドレス入力信号37.38の組合わ
せに応じて60#アドレス出力120、゛1″′アドレ
ス出力121、”2’アドレス出力122、′3”アド
レス出力123を出力する。
ただし、アドレスイネーブル信号36が@1#レベルの
ときは4個のNORゲート出力はすべて“0”レベルと
なり、前記信号36が゛0″レベルのときのみ該アドレ
スデコーダ119はアクディプ状態となる。ライi・信
号発生回路115は4個の4人力NORゲート116と
4個の、インバータから成り、リード信号発生回路11
4は4 (+、Wの3人力NORゲート124と4個の
インバータから成る。そして、診断モード信号M、ライ
ト信号W9診断用クロックCIから、下記の論理式で表
わされるライl−伯号8−1−8−4.  リート信号
9−1〜9−4を発生する。
(ライト信号) −M’W−Ct  ・x+  AI)
E −(1)(リード信号)−M−W・Xt  −AD
E    ・・・(2)ただし、AI)Eはアドレスイ
ネーブル信号の論理値、XIはiアドレス出力の論理値
である。M:“0”レベルかつA D E−“11”レ
ベルのトキ、vV−″0″レベルならリード信号が、W
=’l”レベルならライト信号が発生する。次に、タイ
ミング発先回路113は3個の2人力N A N I)
ゲート125と5個のインバータ(ドライバー)から成
り、次の論理式で表わされるフィン16上の人力制御信
号、ライン82.83の制御信号を発生する。
(入力制御信号)  −M−C+ (820制御信号)=M・W (830制御信号)=M−W また、診断用クロックC2はインバータ兼ドライバー1
17,118を介して出力される。
これらの信号の役割および診断手順は第1図で説明した
のとほぼ同じであるので省略する。
したがって、本実施例によれば、高診断率が少ないテス
トステップ数で容易に得られ、しかも論理設計に制約を
設けることなく、ゲートアレイに好適な半導体集積回路
装置を得ることができる。
さらに、診断用配線数が少なく、診断用回路も比較的小
型ですむ効果がある。
〔発明の効果〕
以上説明したように、本発明によれば、少ないステップ
数で容易に高診断率を得ることができる。
【図面の簡単な説明】
第1図は本発明の原理を示す回路構成図、第2図は第1
図を説明する回路図、第3図は本発明を説明するタイム
チャート、第4図は従来のフリップフロップ回路図、第
5図は本発明の一実施例を示す回路図、第6図および第
7図は第5図を補足説明する回路図、第8図は本発明の
他の実施例を示す回路図、第9図は第8図図ホ゛アドレ
スデコーダおよび制御回路の詳細回路図、第10図は従
来の回路構成図、第11図は第10図を補足するための
図である。 1/ 、2/ 、a/・・・診断機能付ノリツブ70ン
グ群、4,5.6・・・組合わせ回路群、33・・・ア
ドレスデコーダ、16・・・入力制御信号ライン、30
・・・スレーブ部フリップフロップのラッチ(g’−Q
ライン、17−1.17−2・・・診断用データバスラ
イン、42.43,51.52・・・2人力N O1%
 (NANI) )ゲー)、40.41・・・3人力A
NDゲート、49゜50・・・2人力ANDゲート、4
6,47.53・・・双方向性スイッチ。

Claims (1)

    【特許請求の範囲】
  1. 1、組合せ回路と順次回路からなる半導体集積回路装置
    において、上記順次回路に、主入力端子信号の入力の可
    不可を制御する入力制御信号端子と、診断用データ入出
    力端子と、診断用データの転送を制御するリード・ライ
    ト信号端子と、ラッチ機能とを設け、全体の回路を順次
    回路群と該順次回路群に主入出力端子群が配線層で接続
    された組合せ回路群の診断用分割単位に分割し、診断専
    用のバスラインを介して前記順次回路群に診断データを
    ライト・リードできるようにしたことを特徴とする半導
    体集積回路装置。
JP59185242A 1984-09-04 1984-09-04 半導体集積回路装置 Expired - Lifetime JPH0772744B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP59185242A JPH0772744B2 (ja) 1984-09-04 1984-09-04 半導体集積回路装置
KR1019850006156A KR900004888B1 (ko) 1984-09-04 1985-08-26 집적회로장치
US06/769,311 US4701922A (en) 1984-09-04 1985-08-26 Integrated circuit device
DE3587715T DE3587715T2 (de) 1984-09-04 1985-08-27 Integrierte Schaltung.
EP85110724A EP0173945B1 (en) 1984-09-04 1985-08-27 Integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59185242A JPH0772744B2 (ja) 1984-09-04 1984-09-04 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPS6162878A true JPS6162878A (ja) 1986-03-31
JPH0772744B2 JPH0772744B2 (ja) 1995-08-02

Family

ID=16167372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59185242A Expired - Lifetime JPH0772744B2 (ja) 1984-09-04 1984-09-04 半導体集積回路装置

Country Status (5)

Country Link
US (1) US4701922A (ja)
EP (1) EP0173945B1 (ja)
JP (1) JPH0772744B2 (ja)
KR (1) KR900004888B1 (ja)
DE (1) DE3587715T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05282890A (ja) * 1992-02-04 1993-10-29 Mitsubishi Electric Corp シフトレジスタ回路
US5394404A (en) * 1992-05-19 1995-02-28 Mitsubishi Denki Kabushiki Kaisha Flip-flop circuit having diagnostic function
US5495486A (en) * 1992-08-11 1996-02-27 Crosscheck Technology, Inc. Method and apparatus for testing integrated circuits
JP2005241651A (ja) * 2004-02-26 2005-09-08 Samsung Electronics Co Ltd 内蔵型セルフテスト回路を有するsoc、及びそのセルフテスト方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8502476A (nl) * 1985-09-11 1987-04-01 Philips Nv Werkwijze voor het testen van dragers met meerdere digitaal-werkende geintegreerde schakelingen, drager voorzien van zulke schakelingen, geintegreerde schakeling geschikt voor het aanbrengen op zo'n drager, en testinrichting voor het testen van zulke dragers.
US4931722A (en) * 1985-11-07 1990-06-05 Control Data Corporation Flexible imbedded test system for VLSI circuits
JPS6329276A (ja) * 1986-07-23 1988-02-06 Hitachi Ltd 論理lsi
KR910002236B1 (ko) * 1986-08-04 1991-04-08 미쓰비시 뎅기 가부시끼가이샤 반도체집적회로장치
JPH0785099B2 (ja) * 1986-08-04 1995-09-13 三菱電機株式会社 半導体集積回路装置
KR900002770B1 (ko) * 1986-08-04 1990-04-30 미쓰비시 뎅끼 가부시끼가이샤 반도체 집적회로장치
US5365165A (en) * 1986-09-19 1994-11-15 Actel Corporation Testability architecture and techniques for programmable interconnect architecture
US5451887A (en) * 1986-09-19 1995-09-19 Actel Corporation Programmable logic module and architecture for field programmable gate array device
US5477165A (en) * 1986-09-19 1995-12-19 Actel Corporation Programmable logic module and architecture for field programmable gate array device
US5367208A (en) 1986-09-19 1994-11-22 Actel Corporation Reconfigurable programmable interconnect architecture
KR900008022B1 (ko) * 1986-10-16 1990-10-29 페어차일드 세미콘덕터 코퍼레이션 동기배열논리회로 및 시스템
JPS63256877A (ja) * 1987-04-14 1988-10-24 Mitsubishi Electric Corp テスト回路
DE3719497A1 (de) * 1987-06-11 1988-12-29 Bosch Gmbh Robert System zur pruefung von digitalen schaltungen
US4862399A (en) * 1987-08-31 1989-08-29 General Electric Company Method for generating efficient testsets for a class of digital circuits
JPH01132980A (ja) * 1987-11-17 1989-05-25 Mitsubishi Electric Corp テスト機能付電子回路装置
JPH01132979A (ja) * 1987-11-17 1989-05-25 Mitsubishi Electric Corp テスト機能付電子回路
NL8800374A (nl) * 1988-02-16 1989-09-18 Philips Nv Geintegreerde monolithische schakeling met een testbus.
JPH0769396B2 (ja) * 1988-04-01 1995-07-31 日本電気株式会社 半導体集積回路装置
US4973904A (en) * 1988-12-12 1990-11-27 Ncr Corporation Test circuit and method
JP2612618B2 (ja) * 1989-10-13 1997-05-21 富士通株式会社 半導体集積回路装置
US5198705A (en) * 1990-05-11 1993-03-30 Actel Corporation Logic module with configurable combinational and sequential blocks
USRE36292E (en) * 1990-10-22 1999-09-07 Stmicroelectronics, Inc. Operational analysis device of the scan path type having a single scanning clock and a single output phase for an integrated circuit
IT1246301B (it) * 1990-10-22 1994-11-17 St Microelectronics Srl Dispositivo di analisi operativa di tipo scan path a singolo clock di scansione e singola fase di uscita per circuito integrato.
US5528600A (en) * 1991-01-28 1996-06-18 Actel Corporation Testability circuits for logic arrays
JP2817486B2 (ja) * 1991-11-29 1998-10-30 日本電気株式会社 論理集積回路
JP3377225B2 (ja) * 1992-04-07 2003-02-17 富士写真フイルム株式会社 チェック回路を含む集積回路
US5744980A (en) * 1996-02-16 1998-04-28 Actel Corporation Flexible, high-performance static RAM architecture for field-programmable gate arrays
US5936426A (en) * 1997-02-03 1999-08-10 Actel Corporation Logic function module for field programmable array
US6519724B1 (en) * 1999-03-22 2003-02-11 Koninklijke Philips Electronics N.V. Communication systems, circuits, circuit systems and methods of operating a circuit
US7634749B1 (en) * 2005-04-01 2009-12-15 Cadence Design Systems, Inc. Skew insensitive clocking method and apparatus
CN106874177A (zh) * 2015-12-14 2017-06-20 中国航空工业第六八研究所 一种基于场景的锁存器测试方法
US10605855B2 (en) * 2017-08-29 2020-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method, test line and system for detecting semiconductor wafer defects
US11567121B2 (en) * 2020-03-31 2023-01-31 Texas Instruments Incorporated Integrated circuit with embedded testing circuitry

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5674668A (en) * 1979-11-22 1981-06-20 Nec Corp Logical device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4034356A (en) * 1975-12-03 1977-07-05 Ibm Corporation Reconfigurable logic array
US4051352A (en) * 1976-06-30 1977-09-27 International Business Machines Corporation Level sensitive embedded array logic system
DE2842750A1 (de) * 1978-09-30 1980-04-10 Ibm Deutschland Verfahren und anordnung zur pruefung von durch monolithisch integrierten halbleiterschaltungen dargestellten sequentiellen schaltungen
DE3029883A1 (de) * 1980-08-07 1982-03-11 Ibm Deutschland Gmbh, 7000 Stuttgart Schieberegister fuer pruef- und test-zwecke
US4477902A (en) * 1982-06-18 1984-10-16 Ibm Corporation Testing method for assuring AC performance of high performance random logic designs using low speed tester
US4493077A (en) * 1982-09-09 1985-01-08 At&T Laboratories Scan testable integrated circuit
EP0104293B1 (fr) * 1982-09-28 1986-12-30 International Business Machines Corporation Dispositif pour le chargement et la lecture de différentes chaînes de bascules dans un système de traitement de données
US4553236A (en) * 1983-01-25 1985-11-12 Storage Technology Partners System for detecting and correcting errors in a CMOS computer system
US4588944A (en) * 1983-06-13 1986-05-13 Sperry Corporation Fully scan-set testable embedded edge-triggered dual D and J-K flip-flops through testing as inverter strings

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5674668A (en) * 1979-11-22 1981-06-20 Nec Corp Logical device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05282890A (ja) * 1992-02-04 1993-10-29 Mitsubishi Electric Corp シフトレジスタ回路
US5394404A (en) * 1992-05-19 1995-02-28 Mitsubishi Denki Kabushiki Kaisha Flip-flop circuit having diagnostic function
US5495486A (en) * 1992-08-11 1996-02-27 Crosscheck Technology, Inc. Method and apparatus for testing integrated circuits
JP2005241651A (ja) * 2004-02-26 2005-09-08 Samsung Electronics Co Ltd 内蔵型セルフテスト回路を有するsoc、及びそのセルフテスト方法

Also Published As

Publication number Publication date
DE3587715D1 (de) 1994-02-17
EP0173945A2 (en) 1986-03-12
EP0173945B1 (en) 1994-01-05
US4701922A (en) 1987-10-20
KR900004888B1 (ko) 1990-07-09
JPH0772744B2 (ja) 1995-08-02
KR860002870A (ko) 1986-04-30
DE3587715T2 (de) 1994-08-04
EP0173945A3 (en) 1988-07-20

Similar Documents

Publication Publication Date Title
JPS6162878A (ja) 半導体集積回路装置
JPH0786525B2 (ja) 診断回路
JPS62220879A (ja) 半導体装置
JPS6329276A (ja) 論理lsi
US5809039A (en) Semiconductor integrated circuit device with diagnosis function
JP2632731B2 (ja) 集積回路装置
US5378934A (en) Circuit having a master-and-slave and a by-pass
JP4305871B2 (ja) レジスタファイル及びその記憶素子
JP3913413B2 (ja) 半導体装置
JPS60239836A (ja) 論理回路の故障診断方式
JPS61181978A (ja) 集積回路装置
JP2000304816A (ja) 診断機能付き論理集積回路および論理集積回路の診断方法
JP4610919B2 (ja) 半導体集積回路装置
JPH07119790B2 (ja) 半導体集積装置
JPS61176136A (ja) 半導体集積回路装置
JP3138045B2 (ja) 半導体集積回路
JPS62174667A (ja) フリツプフロツプ回路
JPH05215820A (ja) スキャンパス回路
JPH0520911B2 (ja)
JP2957072B2 (ja) 半導体装置
JPH0448493A (ja) 半導体集積回路装置
JPS62174668A (ja) フリツプフロツプ回路
JPH02298877A (ja) 集積回路の自動テスト回路生成方法
JPH0389178A (ja) 半導体集積回路
JP2000088924A (ja) 診断機能付き論理集積回路およびその設計方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term