JPS60245013A - メモリ初期化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、情報処理装置に使用されるメモリ初期化回路
に関する。

（従来技術） 揮発性メモリ回路では電源投入時にメモリ内容が不定に
なり、メモリ回路に誤り検出用の冗長ビットを付加した
場合には、メモリ内容を読出した時点で誤りを検出して
しオうと云う問題があった。そこで、従来はメモリ回路
の初期化プログラムによシ固定データを書込むことによ
如、メモリの誤り検出用冗長ビットを初期化していた。

このため、初期化プログラムが必要であると云うわずら
れしさがあった。

（発明の目・的） 本発明の目的は、メモリ回路に電源を投入した後でメモ
リ回路に対して連続したメモリアドレスを与え、そのメ
モリアドレスに同期したメモリ書込み信号を発生して電
源投入後に自動的にメモリ回路へ固定データを書込むこ
とによって上記欠点を除去し、初期化プログラムを備え
なりでメモリ回路を初期化するように構成したメモリ初
期化回路を提供することにある。

（発明の構成） メモリ初期化回路はアドレスカウンタと、メモリ書込み
信号発生回路と、電源投入検出回路と、バッファ群とを
具備して構成したものである。

アドレスカウンタは、クロック入力により連続したメモ
リアドレスを発生するためのものである。

メモリ書込み信号発生回路は、アドレスカウンタの出力
に同期したメモリ書込み信号を発生するためのものであ
る。

電源投入検出回路は、電源投入時にあらかじめ定められ
た論理値を送出し、アドレスカウンタから送出されたキ
ャリイによって上記論理値の状態を反転させるためのも
のである。

バッファ群は、電源投入検出回路からあらかじめ定めら
れた論理値が送出されたことによシデータバスをディス
エーブルすると共和、メモリのすべての番地に固定デー
タを書込み初期化するためのものである。

（実　施例） 次に、本発明について図面を参照して詳細に説明する。

第１図は本発明によるメモリ初期化回路の一実施例を示
すブロック図であシ、６４にワードのアドレスを有する
メモリを初期設定する場合の構成である。第１図におい
て、ｌけメモリアドレスカウンタ、２はメモリ書込み信
号発生回路、３は電源投入検出回路、４〜８はそれぞれ
バッファである。アドレスカウンタｌは、クロック入力
釦より連続したメモリアドレスを発生するものである。

メモリ書込み信号発生回路２は、アドレスカウンタ１の
出力に同期したメモリ書込み信号を発生するものである
。電源投入検出回路３は、電源の投入によシ信号線１６
上に論理値″１＃を送出し、アドレスカウンタ１からキ
ャリイ出力信号線１４に送出されたキャリイによって信
号線１６上に論理値“０＃を送出するためのものである
。バッファ４はシステムのアドレスバス信号線１１上の
データを入力し、バッファ５はシステムのメモリ書込み
信号線１２上のデータを入力し、バッファ６はメモリア
ドレスカウンタ１の出力Ｑ１〜ＱＣｓを入力し、バッフ
ァ７はメモリ書込み信号発生回路の出力を信号線１５を
介して入力する。バッファ４，６の出力は相互接続され
てメモリアドレス信号１１１７を形成し、バッファ５．
７の出力は相互接続されてメモリ書込み信号線１８を形
成する。電源投入検出回路３から信号線１６に送出され
たメモリ初期化信号は、バッファ４〜７のゲート端子に
接続されてｂる。バッファ８はデータ用バッファであり
、そのゲート端子には信号線１６が接続されている。

電源が投入されると電源投入検出回路３の出力信号（信
号線１６）の論理値が″１＃になシ、バッファ４，５か
らの出力が禁止され、ノ（ツファ６．７からの出力がメ
モリ回路に与えられる。

信号線１６上の論理値１１”によりメモリアドレスカウ
ンタ１とメモリ書込み信号発生回路２とがイネーブルさ
れ、第２図に示すタイミングにる。仁の時、データ信号
線１９．２０は）くツファ８によって禁止されてｂるた
め、メモリの書込みデータはすべて論理値″″ｌ＃に固
定される。そこで、この時に６４にワードのアドレス０
０００〜ＦＦＦＦにはすべて論理値″′１”が書込オれ
る。との期間にメモリ回路側で誤シ検出用の冗長ビット
を発生させて論れば、冗長ビットにも固定データが書込
まれて初期化される。

メモリアドレスカウンタ１の出力Ｑ１〜Ｑ１６の値がＦ
ＦＦＦＨになると、信号線１４上のキャリイ信号が論理
値″′１”になって信号線１６上のＰの値が論理値″Ｏ
＃に々る。そこで、メモリアドレスカウンタ１とメモリ
書込み信号発生回路２との動作は停止してバッファ４，
５がイネ−７’ルされ、バッファ６．７はディスエーブ
ルされる。従ってこの場合には、システムのアドレスバ
ス信号線１１上のデータＡＢとシステムのメモリ書込み
信号線１２上のデータＭＷＴとが有効になる。

（発明の効果） 本発明は以上説明したように、メモリ回路に電源を投入
した後でメモリ回路に対して連続したメモリアドレスを
与え、そのメモリアドレスに同期したメモリ書込み信号
を発生して電源投入後に自動的にメモリ回路へ固定デー
タを書込むことによって、簡易なハードウェアロジック
のみによ）電源投入時に自動的にメモリ回路を初期化す
ることができると云う効果がある。

【図面の簡単な説明】

第１図は、本発明によるメモリ初期化回路の一実施例を
示すブロック図である。 第２図は、第１図に示すメモリ初期化回路の動作を表わ
すタイミングチャートの一例である。 １・・・メモリアドレスカウンタ ２・・・書込み信号発生回路 ３・・・電源投入検出回路 ４〜８・・・バッファ　１１〜２０・・・信号線ォ１図

Claims (1)

【特許請求の範囲】
1. クロック入力によシ連続したメモリアドレスを発生する
   ためのアドレスカウンタと、前記アドレスカウンタの出
   力に同期したメモリ書込み信号を発生するためのメモリ
   書込み信号発生回路と、電源投入時にはあらかじめ定め
   られた論理値を送出し、前記アドレスカウンタから送出
   されたキャリイによって前記論理値の状態を反転させる
   ための電源投入検出回路と、前記電源投入検出回路から
   前記あらかじめ定められた論理値が送出されたことによ
   シデータパスをディスエーブルすると共に、メモリのす
   べての番地に固定データを書込み初期化するためのバッ
   ファ群とを具備して構成したことを特徴とするメモリ初
   期化回路。