JPH01260551A - メモリ初期化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 パーソナルコンピュータ等により制御される装置のメモ
リの初期化回路に関し、 ソフトのめでなくハートの（ｌ力■によりメモリの初期
化時間を短縮することを目的とし、メモリのアドレスを
指定するアドレスレジスタを同一ビノド数の力うンタと
して使用し、パーソナルコンピュータからの初期化開始
信号とクロ。

り信号を挿入するコントロール回路と、チップセレクト
信号とライトイネーブル信号とを制御する第１の論理回
路と、リート／ライト信号を制御する第２の論理回路と
を備え、 メモリの初ｊｌＪｌ化アドレスを上記アドレスレジスタ
によるカウンタの動作とタイミングを合せて上記メモリ
に人力して初期化用データを作成するよう構成する。

〔産業−にの利用分野〕

本発明は、パーソナルコンビ１．−夕等により制御され
る装置のメモリの初期化回路に関する。

近年パーソナルコンピュータの普及に伴い、パーソナル
コンピュータを制御Ｉ装置として用いる装置が増加して
いる。このような装置乙こ目メモリを内蔵しているか、
このメモリをクリアする初期化時間はメモリが大容量に
なると時間がかかり、効率的な作業が行われない。

〔従来の技術］ 従来のメモリ初Ｊυ１化回路を第４１１に示ず。第４図
において、１はパーソナルコンピュータ、２はメモリ、
３はアドレスレジスタ、４は入出力制御回館を示す。ま
た１４はロー１信号（ＬＤ）、１５はチップセレクト信
号（Ｃ３）、１６はライトイネーブル信号（Ｗ＋！：）
、１７はり−１・／フィト信躬　（ＲＷ）で、何れもパ
ーソナルコンピュータ１より供給される。

ローｌ−信号１４はアドレスレジスタ３のりｌコック端
子乙こ供給されるクロックを起動する信号であり、チッ
プセレクト信号１５はメモリが選ばれたことを通知する
“０゛信号であり、ライ）イχ−フル信号１６は書込め
用のロー１信号で、負論理゛０゛のとき書込め可能とす
る。リート／ライｉ・信号１７は読め害きの命令で、“
′１゛でり−１・、“′０゛てライトを指示する。なお
システ１、ハスにはパーソナルコンピュータｌからアル
レス又はテークが送出される。人出力制御回路４はロー
Ｉ・７９４１〜１４号１７の制御卸によりシステムハス
からのデータをメモリに書込んだり、メモリからシステ
ムハスにデータをＪダ、出したり覆る。またアドレスレ
ジスタ３はシステムハスによりパーソナルニ１ンピュー
タ１からのアルレスを人力し、メ士り２にクロックに同
期してアドレスを出力する。

従来例のメモリ初期化フローチャー１・を第５図に示す
。第５図において、メモリの初期化命令がパーソナルコ
ンピュータ１から１コ一ト信号］４により送出される（
２１）と、ア［レスし・ジスク３Ｇこア］レスの書込み
が開始（２２）され、メモリ２に初！Ｊｊ化データが書
込まれる（２３）。最終了ｌ”レス（２４）に達するま
てア［レス乙、！インクリメントされて次の７ルスに進
む（２５）。最終アドレスに達したことを確認して初期
化が終了する（２４）。

〔発明が解決しようとする課題〕

従来のパーソナルコンピュータ等により制？；１１され
る装置のメー［りの初期化では、ソフトによりメモリの
アドレスをアドレスレジスタに摺込め、次にメモリにデ
ータを書くという手順で行われており、大容量のメモリ
などは初期化に時間がかかってしまう。

従来のパーソナルコンピュータが一つの命令を実行する
時間、即ち１マシン勺イクルが約１２５ｎｓｅｃとし、
アＩ・レスを書込めついでデータを書込むのに２マシン
サイクルかかったとして約２５０　ｎ　ｓ　ｅ　ｃ、て
１アドレス分となり、全アドレスを初期化するに（Ｊこ
のア）・レス分の倍数の時間がかかり、大容量のメモリ
などては初期化にかなりの時間かかかってしまい、作業
の効率化に支障を来す。本発明はメモリの初期化を行う
にあたり、メモリの初期化時間を短縮することを目的と
している。

（課題を解決するだめの手段〕 本発明の原理構成図を第１図に示す。図において、１は
装置を制御する制御装置、２番ｊ装置に内蔵されるメモ
リ、３はカウンタとしても使用されるアＩ・レスレジス
タ、４　＆：読め／書込めデータの人出力制御回路、５
目切期化開始信号とクロック信号とを制？１ｆｌｌする
コントロール回路、６はチンプセレクＩ・信号とライト
イネーブル信号を初期化開始信号で制御する第１の論理
回路、７はり一ト／ライト信号を初期化開始信号で制イ
１１［する第２の論理回路を示す。

本発明でイ」加された回路はコントロール回路５と第１
の論理回路６と第２の論理回路７で、コンＳ １〜ロ一ル回路５は微分回路と亭会フリップフロップと
Ｄフリップフロップと３論理積回路により構成される。

な号アドレスレジスタ３はロート信号により従来のアド
レスレジスタとして使用されると共に、初期化開始信号
の制御にまりカウンタとしても使用される。

〔作用〕

制御装置１からメモリ２を初期化するため、初期化開始
信号かシステムハスを通してコンｉ＝　１．１−小回路
５に送出されると、コンＩ・ＵＪ−小回路５の微分回路
の出力により初期化作業が開始され、ア）・レスレノス
タ３かカウンタとして作用し、キャリアアウトが出力さ
れるまでカウントが行わＪつ、イ）。

メモリ２にはカウンタ出力にアドレスレジスタ３がらア
ドレスか送出されるとともに、ライトイネーブル信号は
カウント毎にメモリ２に送出され、アドレスレジスタ３
からのア１−レスに応してデータを人出力制御卸回路４
を通してメモリ２に送出する。

したがってアドレスレジスタ３のカラン）−！こより全
アＩ・レスの初期化を行うことかできる。

なお初ｊｌｌ化を行わないときは、従来通り制御装置１
がらのアドレスにより、アドレスレジスタ３はメモリ２
６１ニアルスを送出してデ・−りの読め／書込めを行う
ごとがてきる。

〔実施例〕

本発明の実施例の回路構成図を第２図に示す。

第２図において、２はメモリ、３はアドレスレジスタ（
カウンタ）、４は人出力制ｉ１１回路、５はコントロー
ル回路、〔ｊはノア回路、７はアント回路Ｄフリソプソ
ロノプ回路１０．１１．１２　　と３人カアント回路１
３とからなる。なお１４ばロート信号（１−Ｄ）、１５
はチンブセレク）・信号（Ｃ３）　、１５はライトイＩ
、−ゾル信号（ＷＥ）　、１７はシーＦ／ライ１−信−
弓（ＲＷ）を示す。

本発明の実施例のタイムチャートを第３財に示す。第３
図において、■はクロック信号てアドレスレジスタ３や
メモリ２やフリップフロップ回路に同期信号として与え
られ、■はクリア開始信号でシステムハスからの入力信
号をＩ〕フリップフロップ１２によりクロック信号乙こ
同１すｊして゛′１゛１゛与えられ、■は微分回路８の
出力側信号でりじＪツク信号に同期してクリア開始信号
を”　ｏ　”信号として１周期分送出する。■はＤフリ
ップフロップ１０の出力信号でクロック信号の２周期分
をＩＪＭ期分のクロック信号としてアドレスレジスタ３
とＤフリップフロップ１１乙こ入力する。■ばアドレス
レジスタ３をカウンタとして使用した場合のカウンタ出
力で、アＩ・レス信号をクロック信号■に同期してクロ
ック信号■の２周期分のアルレスをカラン］・終了まで
送出する。■は初１す１化用ライ）・イ９の出力信号で
初期化開始信号により°“１゛′になりカランＩ−ｈ’
＜了により゛０パとなる。■はカウンタ３のキャリアラ
［信号で、カウント最終アドレスに同３ｔＪＩ　してＤ
フリップフロップ１１に入力し、■は上記Ｄフリップフ
ロップ１１の出力信号でＲＳフリップフロップ９ヘリセ
ット信号として与えられ、■信号を０゛にしてチノプセ
レクＩ・信号１５及びライトイネーブル信号１６を終了
する。また■信号は初期化を開始し終了するまで“１゛
信号か送出されるので、テント回路７により入出力制御
回路４を制御して、初期化時間中のり一ド／ライｉ・デ
ータを匍Ｈ卸する。

本実施例のタイムチャートにおいて、微分回路８のｄ／
ｄｔ出力■の”　ｏ　”レベル信号により初期化が開始
され、■の初期］化用クロック信号と■の初期化開始信
号を起動する。またカウンタ出力■のカウント終了をう
けてキャリアウド信号■が送出され、リセット信号■に
より初期化開始信号■を終了する。

またメモリの初期化時間以外はアドレスレジスタ３は本
来のアドレスレジスタとして使用され、ロート信号１４
の起動によりシステムハスからのアドレスをクロック信
号に同期してメモリ３に送出し、メモリ３の入出力回路
４よりデータを読み／書込み制御する。この場合チップ
セレクト信号１５もライ［・イネーブル信号１６も初期
化開始信号の影響を受けずにパーソナルコンピュータ１
により制御卸される。

したがって本実施例のソフＩ・とじては、初１υ１化開
始命令として初期化開始信号を送出するだけでよい。

〔発明の効果〕

本発明では、クロックの２周期分て１アドレスを初期化
できるので、クロックの周波数にもよるか、１０門１１
ｚの周波数とすると２周期で２００ｎｓｅｃで初期化す
ることができ、従来のように２マシンザイクル約２５０
ｎｓｅｃにくらべ、］ア（−レス分で約５０ｎｓｅｃの
差があり、メモリの容量が大きければそれだけ初期化時
間の短縮か図られ効果は大きいと思われる。

図

【図面の簡単な説明】

第１図は本発明の原理構成図、第２図４Ｊ本発明の実施
例の回路構成図、第３図は実施例のタイムチャ−１・、
第４図は従来例の回路構成図、第５図は従来例のソフＩ
〜のフローチャートを示す。 図において、１は制御装置（パーソナルコンピフ、−タ
）、２はメモリ、３はアトレスレジスフ（カウンタ）、
４は人出力制御回路、５はコントじＪ−ル回路、６，７
は論理回路、８は微分回路、！］　！；１．’　ＲＳフ
リップフロップ、１０．１＋、１．２はＤフリノ１　’
１ ブフロノプ、１３は３人カアン）回路、１４〜１７８；
Ｉ各種制御信号、２１〜２５ｉ；Ｉフローチャートのス
テップ段階、■〜■はタイムチャー１・の信号を示す。 ↓　２

Claims (1)

【特許請求の範囲】
1. メモリ（２）のアドレスを指定するアドレスレジスタ（
   ３）を同一ビット数のカウンタとして使用し、制御装置
   （１）からの初期化開始信号とクロック信号を挿入する
   コントロール回路（５）と、チップセレクト信号とライ
   トイネ−ブル信号とを制御する第１の論理回路（６）と
   、リード／ライト信号を制御する第２の論理回路（７）
   とを備え、メモリの初期化アドレスを上記アドレスレジ
   スタ（３）によるカウンタの動作とタイミングを合せて
   上記メモリ（２）に入力することを特徴とするメモリ初
   期化回路。