JPS581357A - デ−タ伝送方式 - Google Patents
デ−タ伝送方式Info
- Publication number
- JPS581357A JPS581357A JP56099285A JP9928581A JPS581357A JP S581357 A JPS581357 A JP S581357A JP 56099285 A JP56099285 A JP 56099285A JP 9928581 A JP9928581 A JP 9928581A JP S581357 A JPS581357 A JP S581357A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- data
- circuit
- parity
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明恒９ピッ）データ受信回路と９ビツトのデータよ
りデータ８ビツトパリテイ１ビツトが構成され良データ
送信回路とを有すゐデータ伝送方式に関する。更に説明
を加えるならば、従来より使用されているデータ８ビツ
ト、パリティ１ビツトを有する脱膜のデータ伝送回路に
データ９ピツＦを伝送するデータ伝送方式である◎ これらのデータ形式は第１１１１に示す如自データが用
いられている。即ち先ＭＫスタート信号８゜次にデータ
８ビツト、−次にパリティ１ビツト（これは１例として
の位置を示す・）、後部に終了信号が附されている。９
ビツトデータにはパリティが除かれている。
りデータ８ビツトパリテイ１ビツトが構成され良データ
送信回路とを有すゐデータ伝送方式に関する。更に説明
を加えるならば、従来より使用されているデータ８ビツ
ト、パリティ１ビツトを有する脱膜のデータ伝送回路に
データ９ピツＦを伝送するデータ伝送方式である◎ これらのデータ形式は第１１１１に示す如自データが用
いられている。即ち先ＭＫスタート信号８゜次にデータ
８ビツト、−次にパリティ１ビツト（これは１例として
の位置を示す・）、後部に終了信号が附されている。９
ビツトデータにはパリティが除かれている。
上記のようなデータ形式を採用している８ピツＦデータ
伝送の従来例を第２ＥＫ示すＯＩＩにおいてデータ端末
１よ〕のデータ社並直列変換−路２よ〕、第１＠（４に
示す如きデータ８ビツト、パリティ１ビツトのデニタが
伝送路３を介してデータ端末４の入力端子ＢＫ大入力れ
る◎データ８ビットは直並列変換回路７を経てパリティ
回路６でパリティがチェックされ、０１１６ば夫々のデ
ータは、ディスプレイ９ｗｔいはアーＰツイ月１等に入
力される０こ０ｒＲｔ）制御はマイクロプロ竜ツナ８（
以下ＭＰＵと記す）によつて行われている。 。
伝送の従来例を第２ＥＫ示すＯＩＩにおいてデータ端末
１よ〕のデータ社並直列変換−路２よ〕、第１＠（４に
示す如きデータ８ビツト、パリティ１ビツトのデニタが
伝送路３を介してデータ端末４の入力端子ＢＫ大入力れ
る◎データ８ビットは直並列変換回路７を経てパリティ
回路６でパリティがチェックされ、０１１６ば夫々のデ
ータは、ディスプレイ９ｗｔいはアーＰツイ月１等に入
力される０こ０ｒＲｔ）制御はマイクロプロ竜ツナ８（
以下ＭＰＵと記す）によつて行われている。 。
最近、電子回路素子、わけてもトランジスタ。
Ｉｃｅの信頼性が陶土し九丸め、これらを多く使用して
いゐデー一端末及びそ０Ｉ１１１０陣書が減小し、と〕
わけ差並直列換回路２．＠送路３．直並列変換回路６間
の障害が皆ＩＩＡＫ近い状態Ｋｔつている・ −１データ端末よルデータＩＩ優に送るデータ賽量は増
大する傾向にある０以上Ｏ点に鎌与前記並直列変換回路
！、直並列変換１ＩＩＩ６６聞に使用されているデータ
８ビツト、パリティ１ビツトのデータ回線をパリティ１
ピツＦを除いえデータ９ビツトにすれば、データ利用効
率を陶土させることが出来る。
いゐデー一端末及びそ０Ｉ１１１０陣書が減小し、と〕
わけ差並直列換回路２．＠送路３．直並列変換回路６間
の障害が皆ＩＩＡＫ近い状態Ｋｔつている・ −１データ端末よルデータＩＩ優に送るデータ賽量は増
大する傾向にある０以上Ｏ点に鎌与前記並直列変換回路
！、直並列変換１ＩＩＩ６６聞に使用されているデータ
８ビツト、パリティ１ビツトのデータ回線をパリティ１
ピツＦを除いえデータ９ビツトにすれば、データ利用効
率を陶土させることが出来る。
こ０１的のために本発明にデータａｍより伝送され為デ
ータ８ビツト、パリティ１ビツシをデータ９ビＦ）に変
換するデータ費ａｍ路とデー／９するデータ送信回路を
有する新規なデータ伝送方式を提供するものである。
ータ８ビツト、パリティ１ビツシをデータ９ビＦ）に変
換するデータ費ａｍ路とデー／９するデータ送信回路を
有する新規なデータ伝送方式を提供するものである。
このためにデータ８ビツト、パリティ１ビツトを有する
データ伝送方式において、データ９ビツトが９ビツトパ
リテイチ工ツク回路に入力され、鋏９ビットパリティチ
ェック回路の出力と８ビットパリテイテ、ツタ回路の出
力とを鼓９ビット目Ｏ偶奇性を判定する判定回路に入力
し、該判定回路の出力より作られるビットを前記８ビツ
トに合成されてなろ９ビツトデ一タ受信回路とデータ９
ビツトが８ビツトと、１ビツトに分割され１１［８ビツ
トは８ビットパリテイテ、ツタ回路に入力され、該パリ
テイテ、ツク園路の出力と前記分割畜れ九ｌビットを−
（リテイ構成決定回路に入力１れてなるデータ８ビツト
、パリティ１ビツトを有するデータ送信回路を有するデ
ータ伝送方式であゐ・以下第３図第４図の実施例に基い
て説明する◇第３図においてデータｍ＊１よ）伝送畜れ
る９ビツトデータは並直列回路２、伝送路３を介してデ
ータ端＊４０入力端子１１に入力畜れ、νζＶ「・・リ
テイチェックー＠１’ｌで、９ビツトデータ０１０黴が
カウント１れる。この場合ＭＰＵＩ＠ｅ制御で、９ピツ
）Ｏｍｌ”に會家れゐ１０倣が偶数ならエラなし奇数な
らエラｌｌ０１．０対応Ｏ４ｉ勺を９ビットパリテイチ
、ツク゛回路１１ｍから出力させる〇 −１９ビットデータのＳビットは質来技術過ｐ直並列変
換■賂７を経て８ビットパリテイテ算ツタ−路・で８ビ
ツトデータの中ＯＩＯ敵をカウントする・パリティ開路
６及び１２の出力は判定回路１１にてデータ９ビツト目
のデータが１か０かを判定１れＪ１６即ち會ピッ）０デ
ータが奇数の時、８ビツシのデータが隅徽ならば＊＊Ｗ
路１３の出力は１となる０そして直並列変換１路７（以
下ＶＰｌｊｌ路と記す）０８ビツトのデータは合成ａ１
１１４に入力−れる０、で判定−路１３０出カ１が加え
られ、−ビット奇数データとして出力端子１！Ｓより送
出される・以上の操作ＭＰＵ １６０制御にｒって行わ
れる。
データ伝送方式において、データ９ビツトが９ビツトパ
リテイチ工ツク回路に入力され、鋏９ビットパリティチ
ェック回路の出力と８ビットパリテイテ、ツタ回路の出
力とを鼓９ビット目Ｏ偶奇性を判定する判定回路に入力
し、該判定回路の出力より作られるビットを前記８ビツ
トに合成されてなろ９ビツトデ一タ受信回路とデータ９
ビツトが８ビツトと、１ビツトに分割され１１［８ビツ
トは８ビットパリテイテ、ツタ回路に入力され、該パリ
テイテ、ツク園路の出力と前記分割畜れ九ｌビットを−
（リテイ構成決定回路に入力１れてなるデータ８ビツト
、パリティ１ビツトを有するデータ送信回路を有するデ
ータ伝送方式であゐ・以下第３図第４図の実施例に基い
て説明する◇第３図においてデータｍ＊１よ）伝送畜れ
る９ビツトデータは並直列回路２、伝送路３を介してデ
ータ端＊４０入力端子１１に入力畜れ、νζＶ「・・リ
テイチェックー＠１’ｌで、９ビツトデータ０１０黴が
カウント１れる。この場合ＭＰＵＩ＠ｅ制御で、９ピツ
）Ｏｍｌ”に會家れゐ１０倣が偶数ならエラなし奇数な
らエラｌｌ０１．０対応Ｏ４ｉ勺を９ビットパリテイチ
、ツク゛回路１１ｍから出力させる〇 −１９ビットデータのＳビットは質来技術過ｐ直並列変
換■賂７を経て８ビットパリテイテ算ツタ−路・で８ビ
ツトデータの中ＯＩＯ敵をカウントする・パリティ開路
６及び１２の出力は判定回路１１にてデータ９ビツト目
のデータが１か０かを判定１れＪ１６即ち會ピッ）０デ
ータが奇数の時、８ビツシのデータが隅徽ならば＊＊Ｗ
路１３の出力は１となる０そして直並列変換１路７（以
下ＶＰｌｊｌ路と記す）０８ビツトのデータは合成ａ１
１１４に入力−れる０、で判定−路１３０出カ１が加え
られ、−ビット奇数データとして出力端子１！Ｓより送
出される・以上の操作ＭＰＵ １６０制御にｒって行わ
れる。
この様に９ビツトのデータの偶奇性をチェックすること
によシ８ピッ）Ｋ附加されるビットが１か０かが決定さ
れる。
によシ８ピッ）Ｋ附加されるビットが１か０かが決定さ
れる。
第４図はデータ送信回路の実施例を示す０１１において
データ９ビツトが入力端子１７に入力畜れ８ビツシ分岐
回路１８でデータ１ビツトとデータ８ビツトに分岐され
る。データ８ビツトはパリティ付加回路２０に入力され
ると共に８ビツトパリティチェック回路６にも入力され
、１ｔた轄０がパリティ決定回路１９に入力される０パ
リティ構成決定回路１９にはＭＰ’Ｕ２１０指示で、例
えばパリティを偶数と指示されたとする０いま８ビット
ハリテイチ、ツタ回路６０出力が奇数で一！ れはパリティ構成決定開路ＩＩＯ出力轄ｌであ勤、０ ζ０１がパリティ付加回路ｔ＆−に入力され、先自の偶
奇性が奇数と決められ九８ピッ）に付加されるＯ
゛ と０１１Ｋしてデータ９ビツトをデータ８ピツドパ雫テ
イｌビツトにし、並直列変換回路２２を介指示Ｋ１１う
て行われる。
データ９ビツトが入力端子１７に入力畜れ８ビツシ分岐
回路１８でデータ１ビツトとデータ８ビツトに分岐され
る。データ８ビツトはパリティ付加回路２０に入力され
ると共に８ビツトパリティチェック回路６にも入力され
、１ｔた轄０がパリティ決定回路１９に入力される０パ
リティ構成決定回路１９にはＭＰ’Ｕ２１０指示で、例
えばパリティを偶数と指示されたとする０いま８ビット
ハリテイチ、ツタ回路６０出力が奇数で一！ れはパリティ構成決定開路ＩＩＯ出力轄ｌであ勤、０ ζ０１がパリティ付加回路ｔ＆−に入力され、先自の偶
奇性が奇数と決められ九８ピッ）に付加されるＯ
゛ と０１１Ｋしてデータ９ビツトをデータ８ピツドパ雫テ
イｌビツトにし、並直列変換回路２２を介指示Ｋ１１う
て行われる。
ットをデータビットに代えることが出来たので１ビツト
有効に使用出来る。
有効に使用出来る。
第１ＩＩは従来の８ビツトデータと本発明のデー図中、
ｌ、４はデータ端末、２は直並列変換回路、３．３’は
伝送路、Ｓは入力端子、６，１２＃ｉパリテイテ、ツク
回路、７は直並列変換回路、８，１６゜冨ｌはＭＰＵ、
９はディスプレイ、１０はデータライ声、ｌｌはＭＰＵ
５よシの制御信号入力端子、１３は判定回路、１４ｔ！
合成回路、１５．！Ｓは出力端子、１７は入力端子、１
８は分妓回路、１１１はパリティ構成決定回路、２０は
パリティ付加回路、２２は並直列変換回路、２３は出力
端子を示す。
ｌ、４はデータ端末、２は直並列変換回路、３．３’は
伝送路、Ｓは入力端子、６，１２＃ｉパリテイテ、ツク
回路、７は直並列変換回路、８，１６゜冨ｌはＭＰＵ、
９はディスプレイ、１０はデータライ声、ｌｌはＭＰＵ
５よシの制御信号入力端子、１３は判定回路、１４ｔ！
合成回路、１５．！Ｓは出力端子、１７は入力端子、１
８は分妓回路、１１１はパリティ構成決定回路、２０は
パリティ付加回路、２２は並直列変換回路、２３は出力
端子を示す。
Claims (1)
- データ８ビツト、パリティｌピッ）を有するデー路の出
力と８ビツトパリティチェック回路の出力とを＃９ピッ
）ＩＯ偶奇性を判定する判定Ｈ路に入力させ、該判定回
路の出力よ）作られるビットを前記８ビツトに合成させ
てなゐ９ビツトデ一タ受信回路表データ９ビットが８ビ
ツトと、１ビツトに分割され該８ビツトは８ビツトパリ
テイチエツク囲路に入力され、諌パリティチェック回路
の出力と前記分割された１ビツトとをパリティ構成決定
ｉ路に入力されてなるデータ８ビツト、パリティ１ビツ
トを有するデータ送信回路を有する仁とを籍黴としたデ
ータ伝送方式◎
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56099285A JPS581357A (ja) | 1981-06-26 | 1981-06-26 | デ−タ伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56099285A JPS581357A (ja) | 1981-06-26 | 1981-06-26 | デ−タ伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS581357A true JPS581357A (ja) | 1983-01-06 |
| JPH0479182B2 JPH0479182B2 (ja) | 1992-12-15 |
Family
ID=14243372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56099285A Granted JPS581357A (ja) | 1981-06-26 | 1981-06-26 | デ−タ伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS581357A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60118677A (ja) * | 1983-11-28 | 1985-06-26 | 品川白煉瓦株式会社 | 耐火材吹付方法 |
| JPS6291789A (ja) * | 1985-09-20 | 1987-04-27 | 品川白煉瓦株式会社 | 吹付用不定形耐火材料の乾式吹付方法 |
| US6082166A (en) * | 1997-11-28 | 2000-07-04 | Attrezzeria M.V. Di Marin Visino E C. S.N.C. | Drawing and coining die for manufacturing metal containers and the like |
| US6167742B1 (en) * | 1997-11-28 | 2001-01-02 | Attrezzeria M.V. Di Marin Visino E C. S.N.C. | Drawing and coining die for manufacturing metal containers and the like |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5159213A (ja) * | 1974-11-20 | 1976-05-24 | Nippon Telegraph & Telephone | Dejitarutsushinhoshiki |
-
1981
- 1981-06-26 JP JP56099285A patent/JPS581357A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5159213A (ja) * | 1974-11-20 | 1976-05-24 | Nippon Telegraph & Telephone | Dejitarutsushinhoshiki |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60118677A (ja) * | 1983-11-28 | 1985-06-26 | 品川白煉瓦株式会社 | 耐火材吹付方法 |
| JPS6116750B2 (ja) * | 1983-11-28 | 1986-05-01 | Shinagawa Refractories Co | |
| JPS6291789A (ja) * | 1985-09-20 | 1987-04-27 | 品川白煉瓦株式会社 | 吹付用不定形耐火材料の乾式吹付方法 |
| JPS6319795B2 (ja) * | 1985-09-20 | 1988-04-25 | Shinagawa Refractories Co | |
| US6082166A (en) * | 1997-11-28 | 2000-07-04 | Attrezzeria M.V. Di Marin Visino E C. S.N.C. | Drawing and coining die for manufacturing metal containers and the like |
| US6167742B1 (en) * | 1997-11-28 | 2001-01-02 | Attrezzeria M.V. Di Marin Visino E C. S.N.C. | Drawing and coining die for manufacturing metal containers and the like |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0479182B2 (ja) | 1992-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS581357A (ja) | デ−タ伝送方式 | |
| JPH08186613A (ja) | データ伝送装置 | |
| JP2616593B2 (ja) | パタン試験方式 | |
| JPS63164554A (ja) | デ−タ速度自動認識システム | |
| JPS58196597A (ja) | 音声合成装置 | |
| JPS59144994A (ja) | デ−タ伝送装置 | |
| KR100273201B1 (ko) | 16비트 병렬 자기동기 혼화기 및 역혼화기 | |
| JPS63153800A (ja) | Ｒｏｍ内部情報チエツク回路 | |
| JPH11327948A (ja) | シリアルバスインタフェースマクロ回路の動作テスト方法 | |
| JPS6159547A (ja) | 誤り訂正機能の動作チエツク装置 | |
| JPS58104551A (ja) | デ−タ伝送装置 | |
| JPS61240726A (ja) | メモリ回路装置 | |
| JPH06104875A (ja) | シリアルポート | |
| JPS6194151A (ja) | パリテイチエツク回路 | |
| JPS6070931A (ja) | 系統安定化装置 | |
| JPS62153841A (ja) | 交換レンズの情報出力装置 | |
| JPH0126208B2 (ja) | ||
| JPH09246869A (ja) | 雑音発生器 | |
| JPS6057750A (ja) | 非同期転送方式 | |
| JPS6130197A (ja) | Ｐｂ信号発生回路 | |
| JPS631121A (ja) | 誤り訂正方式 | |
| JPH0239798A (ja) | Ｔｄｍａデータとｔｄｍデータのコンバータ | |
| JPS59122221A (ja) | パタ−ン発生器 | |
| JPS63263924A (ja) | 並列／直列変換回路 | |
| JPH03258193A (ja) | テレメータ装置 |