JPH03258193A - テレメータ装置 - Google Patents
テレメータ装置Info
- Publication number
- JPH03258193A JPH03258193A JP5689090A JP5689090A JPH03258193A JP H03258193 A JPH03258193 A JP H03258193A JP 5689090 A JP5689090 A JP 5689090A JP 5689090 A JP5689090 A JP 5689090A JP H03258193 A JPH03258193 A JP H03258193A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- frame
- transmission line
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 29
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 238000000354 decomposition reaction Methods 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 10
- 238000012544 monitoring process Methods 0.000 description 2
- 235000015842 Hesperis Nutrition 0.000 description 1
- 235000012633 Iberis amara Nutrition 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
Landscapes
- Selective Calling Equipment (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は1人工衛星や、ロケットのように電子機器を
監視するテレメータ装置に関するものである。
監視するテレメータ装置に関するものである。
[従来の技術]
従来2人工衛星や、ロケットのように搭載した電子機器
を監視するためには、テレメータ装置を利用しているが
、このテレメータ装置は、搭載した電子機器の内部温度
モニタ等、アナログ信号を絶対値レベルでデジタル化し
て、伝送していた。
を監視するためには、テレメータ装置を利用しているが
、このテレメータ装置は、搭載した電子機器の内部温度
モニタ等、アナログ信号を絶対値レベルでデジタル化し
て、伝送していた。
第3図は、従来のテレメータ装置を示す構成図例で1図
において、(1)は温度センサのような複数のアナログ
信号源、 (1,a)は第1のアナログ信号源(1b)
は第2のアナログ信号源、 (lc)は第N(Nは自然
数を示す。)のアナログ信号源、(2)は複数のアナロ
グ信号源(1)を切り替わるアナログマルチプレクサ
(3)はアナログマルチプレクサ(2)の選択された信
号を適当なレベルに増幅するアンプ、(4)はアンプ(
3)からの適当なレベルに増幅した信号をデジタル変換
するA/D変換回路、(ア)は伝送する信号のフレーム
の先頭を示すシンクツでターンを発生するシンクパター
ン発生回路、(8)はシンクツでターン発生回路(7)
の信号と複数のアナログ信号源(1)をA/D変換回路
(4)シて得たデータ信号をフレームフォーマットに合
ワせてフレーム構成スるフレームフォーマット回路、
(9)はフレームフォーマット回路(8)の信号を伝送
する伝送路、 (12)は伝送路(9)から伝送した信
号のフレームの先頭を示すシンクパターンを検出するシ
ンクパターン検出回路、(1,3)は伝送路(9)から
伝送した信号とシンクパターン検出回路(I2)の信号
からフレーム構成されたデータを分解するフレーム分解
回路、 (14)は複数のアナログ信号源(1)のフレ
ーム分解された複数のデータ出力、 (14a)は第1
のアナログ信号源(1a)の第1のデータ出力、(14
b)は第2のアナログ信号源(1b)の第2のデータ出
力、 (14c)は第Nのアナログ信号源(1c)の第
Nのデータ出力である。
において、(1)は温度センサのような複数のアナログ
信号源、 (1,a)は第1のアナログ信号源(1b)
は第2のアナログ信号源、 (lc)は第N(Nは自然
数を示す。)のアナログ信号源、(2)は複数のアナロ
グ信号源(1)を切り替わるアナログマルチプレクサ
(3)はアナログマルチプレクサ(2)の選択された信
号を適当なレベルに増幅するアンプ、(4)はアンプ(
3)からの適当なレベルに増幅した信号をデジタル変換
するA/D変換回路、(ア)は伝送する信号のフレーム
の先頭を示すシンクツでターンを発生するシンクパター
ン発生回路、(8)はシンクツでターン発生回路(7)
の信号と複数のアナログ信号源(1)をA/D変換回路
(4)シて得たデータ信号をフレームフォーマットに合
ワせてフレーム構成スるフレームフォーマット回路、
(9)はフレームフォーマット回路(8)の信号を伝送
する伝送路、 (12)は伝送路(9)から伝送した信
号のフレームの先頭を示すシンクパターンを検出するシ
ンクパターン検出回路、(1,3)は伝送路(9)から
伝送した信号とシンクパターン検出回路(I2)の信号
からフレーム構成されたデータを分解するフレーム分解
回路、 (14)は複数のアナログ信号源(1)のフレ
ーム分解された複数のデータ出力、 (14a)は第1
のアナログ信号源(1a)の第1のデータ出力、(14
b)は第2のアナログ信号源(1b)の第2のデータ出
力、 (14c)は第Nのアナログ信号源(1c)の第
Nのデータ出力である。
第4図は、テレメータ装置でフレーム構成の1例を示す
説明図で、伝送路(9)のフレーム構成を示している。
説明図で、伝送路(9)のフレーム構成を示している。
第5図は、フレーム構成の1例を示す第4図で1ワード
構成の1例を示す説明図である。
構成の1例を示す説明図である。
次に動作について説明する。フレームフォーマット回路
(8)は、フレームを構成するために、第4図で示すよ
うな先頭ワードにシンクパターン発生回路(7)からの
シンクパターンを、伝送路(9)へ出力する。次のワー
ド1は、データワードであるので、フレームフォーマッ
ト回路(8)の信号により。
(8)は、フレームを構成するために、第4図で示すよ
うな先頭ワードにシンクパターン発生回路(7)からの
シンクパターンを、伝送路(9)へ出力する。次のワー
ド1は、データワードであるので、フレームフォーマッ
ト回路(8)の信号により。
アナログマルチプレクサ(2)によって例えば第1のア
ナログ信号源(1a)が選択される。アナログマルチプ
レクサ(2)によって選択された信号は、アンプ(3)
で適当なレベルに増幅され、A/D変換回路(4)でデ
ジタル信号に変換され、第5図に示すような1ワードの
デジタル信号になる。この1ワードのデジタル信号は、
フレームフォーマ、ト回路(8)によって伝送路(9)
へ出力する。また次のワード2は、別のアナログ信号源
である例えば第2のアナログ信号源(1b)が選択され
、上記ワード1と同様に処理され、フレームフォーマッ
ト回路(8)によって伝送路(9)へ出力する。また、
フレームの最終ワードであるワードNも同様に処理され
、フレームフォーマット回路(8)によって伝送路(9
)へ出力することになる。以上が1フレームの動作であ
るが 他のフレームでも同様な動作が繰り返されること
になる。
ナログ信号源(1a)が選択される。アナログマルチプ
レクサ(2)によって選択された信号は、アンプ(3)
で適当なレベルに増幅され、A/D変換回路(4)でデ
ジタル信号に変換され、第5図に示すような1ワードの
デジタル信号になる。この1ワードのデジタル信号は、
フレームフォーマ、ト回路(8)によって伝送路(9)
へ出力する。また次のワード2は、別のアナログ信号源
である例えば第2のアナログ信号源(1b)が選択され
、上記ワード1と同様に処理され、フレームフォーマッ
ト回路(8)によって伝送路(9)へ出力する。また、
フレームの最終ワードであるワードNも同様に処理され
、フレームフォーマット回路(8)によって伝送路(9
)へ出力することになる。以上が1フレームの動作であ
るが 他のフレームでも同様な動作が繰り返されること
になる。
ついで、第4図のようにフレーム構成された伝送路(9
)の信号は、先頭ワードにあるシンクツでターン検出回
路(]2)によって検出され、この検出信号でフレーム
構成されたデータを、フレーム分解回路(13)によっ
て分解される。フレーム分解回路(13)で分解された
データワードは、それぞれ第5図に示したワード単位で
、第1のアナログ信号源(Ia)が第1のデータ出力(
14a)へ、第2のアナログ信号源(ib)か第2のデ
ータ出力(1,4b)へ、第Nのアナログ信号源(1c
)が第Nのデータ出力(14c)へ出力されることにな
る。
)の信号は、先頭ワードにあるシンクツでターン検出回
路(]2)によって検出され、この検出信号でフレーム
構成されたデータを、フレーム分解回路(13)によっ
て分解される。フレーム分解回路(13)で分解された
データワードは、それぞれ第5図に示したワード単位で
、第1のアナログ信号源(Ia)が第1のデータ出力(
14a)へ、第2のアナログ信号源(ib)か第2のデ
ータ出力(1,4b)へ、第Nのアナログ信号源(1c
)が第Nのデータ出力(14c)へ出力されることにな
る。
[発明が解決しようとする課題]
従来のテレメータ装置は以上のように構成されているの
で、電子機器の内部温度をモニタするような、状態変化
の少ないアナログ信号源であってもA/D変換回路の全
ビットでデジタル化して伝送しなければならず、変化し
た情報に対して伝送路のデータが多く必要で、また伝送
時間が長くかかるなどの課題があった。
で、電子機器の内部温度をモニタするような、状態変化
の少ないアナログ信号源であってもA/D変換回路の全
ビットでデジタル化して伝送しなければならず、変化し
た情報に対して伝送路のデータが多く必要で、また伝送
時間が長くかかるなどの課題があった。
この発明は上記のような課題を解決するためになされた
もので、データの伝送ビット数を減少できるとともに、
伝送時間が短くでき、伝送効率の高いテレメータ装置を
得ることを目的とする。
もので、データの伝送ビット数を減少できるとともに、
伝送時間が短くでき、伝送効率の高いテレメータ装置を
得ることを目的とする。
こ課題を解決するための手段]
この発明に係るテレメータ装置は、状態変化の少ないデ
ータ信号を1フレーム分記憶し2次のデータ信号と記憶
している前フレームのデータ信号との差分を伝送すると
ともにこの差分データ信号を1フレーム分記憶し1次の
データ信号と記憶している前フレームのデータ信号とを
加算して基のデータ信号を合成するようにしたものであ
る。
ータ信号を1フレーム分記憶し2次のデータ信号と記憶
している前フレームのデータ信号との差分を伝送すると
ともにこの差分データ信号を1フレーム分記憶し1次の
データ信号と記憶している前フレームのデータ信号とを
加算して基のデータ信号を合成するようにしたものであ
る。
[作用]
この発明は、1フレーム分のデータを記憶するメモリに
より1フレーム前のデータが記憶され。
より1フレーム前のデータが記憶され。
デジタル減算回路によりこのlフレーム前のデータと現
時点のデータとの差分のデータを伝送するまた。1フレ
ーム分のデータを記憶するメモリにより1フレーム前の
データが記憶され、伝送された差分のデータをデジタル
加算回路によりこの1フレーム前のデータと現時点のデ
ータとを加算され、基のデータを復元する。
時点のデータとの差分のデータを伝送するまた。1フレ
ーム分のデータを記憶するメモリにより1フレーム前の
データが記憶され、伝送された差分のデータをデジタル
加算回路によりこの1フレーム前のデータと現時点のデ
ータとを加算され、基のデータを復元する。
[実施例〕
第1図は、この発明によるテレメータ装置の一実施例の
全体構成図である。この実施例において(1)〜(4)
、 (7)〜(9)、 (12)〜(14)は上記従来
のテレメータ装置と全く同一なものである。(5)は1
フレーム分のデータを記憶する第1のデータメモリ回路
、(6)はA/D変換回路(4)の信号と上記第1のデ
ータメモリ回路(5)の信号との差分を生成するデジタ
ル減算回路、 (10)は1フレーム分のデータを記憶
する第2のデータメモリ回路、 (11)は伝送路(9
)の信号と上記第2のデータメモリ回路(10)の信号
と加算して基のデータ信号を生成するデジタル加算回路
である。
全体構成図である。この実施例において(1)〜(4)
、 (7)〜(9)、 (12)〜(14)は上記従来
のテレメータ装置と全く同一なものである。(5)は1
フレーム分のデータを記憶する第1のデータメモリ回路
、(6)はA/D変換回路(4)の信号と上記第1のデ
ータメモリ回路(5)の信号との差分を生成するデジタ
ル減算回路、 (10)は1フレーム分のデータを記憶
する第2のデータメモリ回路、 (11)は伝送路(9
)の信号と上記第2のデータメモリ回路(10)の信号
と加算して基のデータ信号を生成するデジタル加算回路
である。
第2図は、この発明によるテレメータ装置のフレーム構
成例を示す第4図の1ワード構成の1例を示す説明図で
ある。
成例を示す第4図の1ワード構成の1例を示す説明図で
ある。
上記のように構成されたテレメータ装置において、フレ
ームフォーマットを作成する動作、及び複数のアナログ
信号源(1)をデータ信号に変換する動作は、上記従来
のテレメータ装置と同様である。
ームフォーマットを作成する動作、及び複数のアナログ
信号源(1)をデータ信号に変換する動作は、上記従来
のテレメータ装置と同様である。
まず、入力される複数のアナログ信号源(1)のノミナ
ルデータを、あらかじめ調べておき、このノミナルデー
タを動作の初期状態で、第1のデータメモリ回路(5)
及び第2のデータメモリ回路(10)に記憶させておく
。
ルデータを、あらかじめ調べておき、このノミナルデー
タを動作の初期状態で、第1のデータメモリ回路(5)
及び第2のデータメモリ回路(10)に記憶させておく
。
ワード1のデータは、第1のアナログ信号源(1a)を
A/D変換回路(4)でデジタル信号に変換され、この
デジタル信号のデータと第1のデータメモリ回路(5)
に記憶している1フレーム分中のワード1のデータとの
差分をデジタル減算回路(6)によって生成され2例え
ば第2図に示すようなデータにする。第2図は、符号ビ
ット1ビツトとデータビット3ビツトで1ワードを構成
し、上記のデジタル減算回路(6)によって得られた符
号ビットと差分データである。また同時に、第1のアナ
ログ信号源(1a)をA/D変換回路(4)でデジタル
信号に変換されたデータは、第1のデータメモリ回路(
5)に、新たなワード1のデータとして記憶される。次
いで4 ワード2以降も、ワード1と同様な動作が行わ
れる。第2フレーム以降で、第1フレームと同様のシン
クパターン後のワードデータは、前フレームで記憶した
データと、入力される複数のアナログ信号源(1)のA
/D変換回路(4)したデータとの差分が、伝送路(9
)に出力される。
A/D変換回路(4)でデジタル信号に変換され、この
デジタル信号のデータと第1のデータメモリ回路(5)
に記憶している1フレーム分中のワード1のデータとの
差分をデジタル減算回路(6)によって生成され2例え
ば第2図に示すようなデータにする。第2図は、符号ビ
ット1ビツトとデータビット3ビツトで1ワードを構成
し、上記のデジタル減算回路(6)によって得られた符
号ビットと差分データである。また同時に、第1のアナ
ログ信号源(1a)をA/D変換回路(4)でデジタル
信号に変換されたデータは、第1のデータメモリ回路(
5)に、新たなワード1のデータとして記憶される。次
いで4 ワード2以降も、ワード1と同様な動作が行わ
れる。第2フレーム以降で、第1フレームと同様のシン
クパターン後のワードデータは、前フレームで記憶した
データと、入力される複数のアナログ信号源(1)のA
/D変換回路(4)したデータとの差分が、伝送路(9
)に出力される。
次に、伝送路(9)のフレーム構成されたデータ信号分
解する動作は、上記従来のテレメータ装置と同様である
。伝送路(9)のり一ド1のデータは、このデータと第
2のデータメモリ回路(]0)に記憶しているIフレー
ム骨中のワード1のデータとをデジタル加算回路(11
)によって加算することで、第1のアナログ信号源(1
a)をA/D変換回路(4)シた。基のデータを生成す
ることができる。また同時に、伝送路(9)のワード1
のデータは、第2のデータメモリ回路(lO)に、新た
なワード1のデータとして記憶される。次いで、ワード
2以降は、ワード1と同様の動作で、基のデータを生成
することができる。この生成された基のデータは、フレ
ーム分解回路(13)で分解され、第5図に示したワー
ド単位で、それぞれ複数のデータ出力(14)に出力さ
れ、フレーム毎に更新される。
解する動作は、上記従来のテレメータ装置と同様である
。伝送路(9)のり一ド1のデータは、このデータと第
2のデータメモリ回路(]0)に記憶しているIフレー
ム骨中のワード1のデータとをデジタル加算回路(11
)によって加算することで、第1のアナログ信号源(1
a)をA/D変換回路(4)シた。基のデータを生成す
ることができる。また同時に、伝送路(9)のワード1
のデータは、第2のデータメモリ回路(lO)に、新た
なワード1のデータとして記憶される。次いで、ワード
2以降は、ワード1と同様の動作で、基のデータを生成
することができる。この生成された基のデータは、フレ
ーム分解回路(13)で分解され、第5図に示したワー
ド単位で、それぞれ複数のデータ出力(14)に出力さ
れ、フレーム毎に更新される。
[発明の効果]
以上のように、この発明によればデータの差分を伝送す
るように構成したので、データを伝送するビット数が減
少でき、また、高い伝送効率のものが得られる効果があ
る。
るように構成したので、データを伝送するビット数が減
少でき、また、高い伝送効率のものが得られる効果があ
る。
第1図はこの発明の一実施例によるテレメータ装置を示
す構成図、第2図はこの発明の一実施例によるビット構
成を示す説明図、第3図は従来のテレメータ装置を示す
構成図、第4図はフレーム構成を示す説明図、第5図は
従来のテレメータ装置によるビット構成を示す説明図で
ある。 (1)は複数のアナログ信号源、 (la)は第1のア
ナログ信号源、 (lb)は第2のアナログ信号源、
(Ic)は第Nのアナログ信号源、(2)はアナログマ
ルチプレクサ、(3)はアンプ、(4)はA/D変換回
路、(5)は第1のデータメモリ回路、(6)はデジタ
ル減算回路。 (7)はシンクパターン発生回M、 (8)はフレーム
フォーマット回路、(9)は伝送路、(10)は第2の
データメモリ回路、 (11)はデジタル加算回路、
(12)はシンクパターン検出回路、 (13)はフレ
ーム分解回路(14)は複数のデータ出力、 (14a
)は第1のデータ出力、(14,b)は第2のデータ出
力、 (+4c)は第Nのデータ出力である。 なお2図中、同一符号は同一、又は相当部分を示す。
す構成図、第2図はこの発明の一実施例によるビット構
成を示す説明図、第3図は従来のテレメータ装置を示す
構成図、第4図はフレーム構成を示す説明図、第5図は
従来のテレメータ装置によるビット構成を示す説明図で
ある。 (1)は複数のアナログ信号源、 (la)は第1のア
ナログ信号源、 (lb)は第2のアナログ信号源、
(Ic)は第Nのアナログ信号源、(2)はアナログマ
ルチプレクサ、(3)はアンプ、(4)はA/D変換回
路、(5)は第1のデータメモリ回路、(6)はデジタ
ル減算回路。 (7)はシンクパターン発生回M、 (8)はフレーム
フォーマット回路、(9)は伝送路、(10)は第2の
データメモリ回路、 (11)はデジタル加算回路、
(12)はシンクパターン検出回路、 (13)はフレ
ーム分解回路(14)は複数のデータ出力、 (14a
)は第1のデータ出力、(14,b)は第2のデータ出
力、 (+4c)は第Nのデータ出力である。 なお2図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 複数のアナログ信号源と、上記複数のアナログ信号源の
出力を入力するアナログマルチプレクサと、入力端が上
記アナログマルチプレクサの出力端に接続されたアンプ
と、入力端が上記アンプの出力端に接続されたA/D変
換回路と、上記A/D変換回路の出力端に入力端が接続
され、1フレーム分のデータを記憶する第1のデータメ
モリ回路と、一方の入力端に上記第1のデータメモリ回
路の出力端を接続し、他方の入力端に上記A/D変換回
路の出力端を接続し、両者の信号の差分を生成するデジ
タル減算回路と、シンクパターン発生回路の出力端と上
記デジタル減算回路の出力端を入力端に接続し、フレー
ムフォーマットに合わせてフレーム構成するフレームフ
ォーマット回路と、このフレームフォーマット回路の出
力端を接続した伝送路と、この伝送路の出力端を入力端
に接続し、1フレーム分のデータを記憶する第2のデー
タメモリ回路と、上記同一の伝送路の出力端を入力端に
接続したシンクパターン検出回路と、一方の入力端に第
2のデータメモリ回路の出力端を接続し、他方の入力端
に伝送路の出力端を接続し、上記伝送路のデータと第2
のメモリ回路の1フレーム分のデータを加算するデジタ
ル加算回路と、上記シンクパターン検出回路の出力とデ
ジタル加算回路の出力とからフレーム構成されたデータ
を分解するフレーム分解回路と、このフレーム分解回路
から出力される複数のデータ出力とを備えたことを特徴
とするテレメータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5689090A JPH03258193A (ja) | 1990-03-08 | 1990-03-08 | テレメータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5689090A JPH03258193A (ja) | 1990-03-08 | 1990-03-08 | テレメータ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03258193A true JPH03258193A (ja) | 1991-11-18 |
Family
ID=13040029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5689090A Pending JPH03258193A (ja) | 1990-03-08 | 1990-03-08 | テレメータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03258193A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017020969A (ja) * | 2015-07-14 | 2017-01-26 | Necネットワーク・センサ株式会社 | センサ装置、センサシステム及び受信データ伝送方法 |
-
1990
- 1990-03-08 JP JP5689090A patent/JPH03258193A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017020969A (ja) * | 2015-07-14 | 2017-01-26 | Necネットワーク・センサ株式会社 | センサ装置、センサシステム及び受信データ伝送方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58200654A (ja) | 通信装置 | |
US9923653B2 (en) | Audio system | |
JPH03258193A (ja) | テレメータ装置 | |
US6041434A (en) | Code generator for selectively producing cyclic redundancy check data codes different in data length | |
JPH039638A (ja) | 高速回線データ送信方式 | |
US4725838A (en) | Method for processing analog output signals from current and voltage transducers and facility for carrying out the method | |
JPS6135738B2 (ja) | ||
JPS581357A (ja) | デ−タ伝送方式 | |
JPH0734559B2 (ja) | ディジタル伝送方式 | |
SU1599995A1 (ru) | Устройство дл преобразовани импульсно-кодомодулированных сигналов в дельта-модулированные сигналы | |
JPH06188734A (ja) | 複数個の受け取られたアナログ信号を複数個の出力ディジタル信号に変換するための装置および変換の速度を増大させるためのシステム | |
JPS641988B2 (ja) | ||
JPH0637854A (ja) | データ伝送装置 | |
JPH0353626A (ja) | フレーム変換方式 | |
JPS6044876B2 (ja) | 遠方監視制御システム | |
JPS6130197A (ja) | Pb信号発生回路 | |
JPS58100549A (ja) | 時分割多方向多重送信機の多方向同期回路 | |
JPS63148733A (ja) | 多重化変調装置 | |
JPH0123016B2 (ja) | ||
JPH0349384A (ja) | 画像信号の符号化装置 | |
JPH01194621A (ja) | 監視信号の発生挿入回路 | |
JPS61224743A (ja) | デ−タ伝送方式 | |
JPH04167643A (ja) | データリンク伝送システム及び分散局ユニット | |
JPS60194649A (ja) | 制御信号伝送装置 | |
JPS62117431A (ja) | サイクリツクデ−タ伝送方式 |