JP2616593B2 - パタン試験方式 - Google Patents
パタン試験方式Info
- Publication number
- JP2616593B2 JP2616593B2 JP6085691A JP6085691A JP2616593B2 JP 2616593 B2 JP2616593 B2 JP 2616593B2 JP 6085691 A JP6085691 A JP 6085691A JP 6085691 A JP6085691 A JP 6085691A JP 2616593 B2 JP2616593 B2 JP 2616593B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- test
- address
- communication line
- predetermined pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Small-Scale Networks (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【0001】
【産業上の利用分野】本発明は、データ通信の通信線の
パタン試験方式に利用する。特に、送信側と受信側とで
所定パタンを比較照合することにより通信線の正常性を
チエックするパタン試験方式に関するものである。
パタン試験方式に利用する。特に、送信側と受信側とで
所定パタンを比較照合することにより通信線の正常性を
チエックするパタン試験方式に関するものである。
【0002】
【従来の技術】図4は従来例のパタン試験方式のブロッ
ク構成図である。従来、パタン試験方式は、図4に示す
ように通信線50の正常性をチェックするために、スイッ
チ71、72を切替え、パタン作成回路21で通信線50に所定
パタンを送出し、途中でパタン比較器62で入力した所定
パタンと送出した所定パタンとの比較照合を行ってい
た。
ク構成図である。従来、パタン試験方式は、図4に示す
ように通信線50の正常性をチェックするために、スイッ
チ71、72を切替え、パタン作成回路21で通信線50に所定
パタンを送出し、途中でパタン比較器62で入力した所定
パタンと送出した所定パタンとの比較照合を行ってい
た。
【0003】
【発明が解決しようとする課題】しかし、このような従
来例のパタン試験方式では、パタン作成回路とパタン比
較器とが一対になって通信線を確保するために、通信線
を一時的に試験用に使い、通常の通信ができない問題点
があった。
来例のパタン試験方式では、パタン作成回路とパタン比
較器とが一対になって通信線を確保するために、通信線
を一時的に試験用に使い、通常の通信ができない問題点
があった。
【0004】本発明は上記の問題点を解決するもので、
通信線の試験時でも通常の通信ができるパタン試験方式
を提供することを目的とする。
通信線の試験時でも通常の通信ができるパタン試験方式
を提供することを目的とする。
【0005】
【課題を解決するための手段】本発明は、入力する複数
のデータを多重して通信データを出力する多重回路と、
この出力された通信データが転送される被試験通信線に
所定パタンを出力するパタン発生手段とが送信側に配置
され、上記被試験通信線に接続され上記出力された所定
パタンと上記被試験通信線を介して入力する所定パタン
とを比較するパタン比較手段が受信側に配置されたパタ
ン試験方式において、上記パタン発生手段は、上記出力
する所定パタンを作成するパタン作成回路と、この作成
された所定パタンに送出先のアドレスを付加し試験パタ
ンとして出力するアドレス指定回路とを含み、上記多重
回路は上記通信データの一つとして上記出力された試験
パタンを多重して上記被試験通信線に送出する多重回路
を備え、上記パタン比較手段は、複数であり、それぞ
れ、上記被試験通信線を介して入力する試験パタンの送
出先のアドレスと自己のアドレスとを比較するアドレス
比較部と、このアドレス比較部の一致結果に基づきこの
入力された試験パタンの所定パタンと上記作成された所
定パタンとを比較するパタン比較部を含むことを特徴と
する。
のデータを多重して通信データを出力する多重回路と、
この出力された通信データが転送される被試験通信線に
所定パタンを出力するパタン発生手段とが送信側に配置
され、上記被試験通信線に接続され上記出力された所定
パタンと上記被試験通信線を介して入力する所定パタン
とを比較するパタン比較手段が受信側に配置されたパタ
ン試験方式において、上記パタン発生手段は、上記出力
する所定パタンを作成するパタン作成回路と、この作成
された所定パタンに送出先のアドレスを付加し試験パタ
ンとして出力するアドレス指定回路とを含み、上記多重
回路は上記通信データの一つとして上記出力された試験
パタンを多重して上記被試験通信線に送出する多重回路
を備え、上記パタン比較手段は、複数であり、それぞ
れ、上記被試験通信線を介して入力する試験パタンの送
出先のアドレスと自己のアドレスとを比較するアドレス
比較部と、このアドレス比較部の一致結果に基づきこの
入力された試験パタンの所定パタンと上記作成された所
定パタンとを比較するパタン比較部を含むことを特徴と
する。
【0006】また、本発明は、上記作成された所定パタ
ンはPNパタンであることができる。
ンはPNパタンであることができる。
【0007】
【作用】パタン発生手段は、パタン作成回路で所定パタ
ンを作成し、アドレス指定回路でこの作成された所定パ
タンに送出先のパタン比較手段を指定するアドレスを付
加し試験パタンとして出力する。多重回路は通信データ
の一つとして試験パタンを多重して被試験通信線に送出
する。パタン比較手段は、アドレス比較部で通信線を介
して入力する試験パタンの送出先のアドレスと自己のア
ドレスとを比較し、パタン比較部でアドレス比較部の一
致結果に基づきこの入力された試験パタンの所定パタン
と上記作成された所定パタンとを比較する。
ンを作成し、アドレス指定回路でこの作成された所定パ
タンに送出先のパタン比較手段を指定するアドレスを付
加し試験パタンとして出力する。多重回路は通信データ
の一つとして試験パタンを多重して被試験通信線に送出
する。パタン比較手段は、アドレス比較部で通信線を介
して入力する試験パタンの送出先のアドレスと自己のア
ドレスとを比較し、パタン比較部でアドレス比較部の一
致結果に基づきこの入力された試験パタンの所定パタン
と上記作成された所定パタンとを比較する。
【0008】以上により通信線の試験時でも通常の通信
ができる。
ができる。
【0009】
【実施例】本発明の実施例について図面を参照して説明
する。図1は本発明一実施例パタン試験方式のブロック
構成図である。図1において、パタン試験方式は、入力
する複数のデータを多重して通信データ10を出力する多
重回路40と、この出力された通信データ10が転送される
被試験通信線として通信線50に所定パタンを出力するパ
タン発生手段としてパタン発生回路20とが送信側に配置
され、通信線50に接続され上記出力された所定パタンと
通信線50を介して入力する所定パタンとを比較するパタ
ン比較手段として比較回路60が受信側に配置される。
する。図1は本発明一実施例パタン試験方式のブロック
構成図である。図1において、パタン試験方式は、入力
する複数のデータを多重して通信データ10を出力する多
重回路40と、この出力された通信データ10が転送される
被試験通信線として通信線50に所定パタンを出力するパ
タン発生手段としてパタン発生回路20とが送信側に配置
され、通信線50に接続され上記出力された所定パタンと
通信線50を介して入力する所定パタンとを比較するパタ
ン比較手段として比較回路60が受信側に配置される。
【0010】ここで本発明の特徴とするところは、パタ
ン発生回路20は、上記出力される所定パタンを作成する
パタン作成回路21と、この作成された所定パタンに送出
先のアドレスを付加し試験パタン30として出力するアド
レス指定回路22とを含み、多重回路40はは通信データ10
の一つとして試験パタン30を多重して通信線50に送出す
る手段を含み、比較回路60は、通信線50を介して入力す
る試験パタン30の送出先のアドレスと自己のアドレスと
を比較するアドレス比較器61と、アドレス比較器61の一
致結果に基づきこの入力された試験パタン30の所定パタ
ンと上記作成された所定パタンとを比較するパタン比較
器62を含むことにある。
ン発生回路20は、上記出力される所定パタンを作成する
パタン作成回路21と、この作成された所定パタンに送出
先のアドレスを付加し試験パタン30として出力するアド
レス指定回路22とを含み、多重回路40はは通信データ10
の一つとして試験パタン30を多重して通信線50に送出す
る手段を含み、比較回路60は、通信線50を介して入力す
る試験パタン30の送出先のアドレスと自己のアドレスと
を比較するアドレス比較器61と、アドレス比較器61の一
致結果に基づきこの入力された試験パタン30の所定パタ
ンと上記作成された所定パタンとを比較するパタン比較
器62を含むことにある。
【0011】また、上記作成された所定パタンはPNパ
タンである。
タンである。
【0012】さらに、比較回路60は複数個である。
【0013】このような構成の動作について説明する。
図2は本発明のパタン試験方式のアドレス指定ルールを
示す図である。図3は本発明のパタン試験方式の多重回
路の出力信号のフレームフォーマットである。
図2は本発明のパタン試験方式のアドレス指定ルールを
示す図である。図3は本発明のパタン試験方式の多重回
路の出力信号のフレームフォーマットである。
【0014】図1において、多重回路40は、通常は入力
する複数のデータを多重して通信データ10を出力する。
試験時には、パタン発生回路20は、パタン作成回路21で
試験に使用する所定パタン(たとえば、PNパタン)を
作成し、アドレス指定回路22で図2に示すようにこの所
定パタンに通信線50の途中に設置された比較回路601〜6
03 のアドレスを設定し試験パタン30としてを出力す
る。多重回路40は、図3に示すように通信データ10の一
つとして試験パタン30を多重して通信線50に送出する。
する複数のデータを多重して通信データ10を出力する。
試験時には、パタン発生回路20は、パタン作成回路21で
試験に使用する所定パタン(たとえば、PNパタン)を
作成し、アドレス指定回路22で図2に示すようにこの所
定パタンに通信線50の途中に設置された比較回路601〜6
03 のアドレスを設定し試験パタン30としてを出力す
る。多重回路40は、図3に示すように通信データ10の一
つとして試験パタン30を多重して通信線50に送出する。
【0015】図2に示すように比較回路601 にアドレス
「01」が設定され、パタン発生回路20が試験パタン30
として(「01」+「PNパタン」)を出力した場合
に、比較回路601 は、アドレス比較器611 で通信線50
を介して伝送されてきた試験パタン30(「01」+「P
Nパタン」)のアドレス「01」を検出する。比較回路
601 のアドレスは「01」であり、試験されているのは
自己であることが判り、「PNパタン」を取込み、パタ
ン比較器622 でチェックする。
「01」が設定され、パタン発生回路20が試験パタン30
として(「01」+「PNパタン」)を出力した場合
に、比較回路601 は、アドレス比較器611 で通信線50
を介して伝送されてきた試験パタン30(「01」+「P
Nパタン」)のアドレス「01」を検出する。比較回路
601 のアドレスは「01」であり、試験されているのは
自己であることが判り、「PNパタン」を取込み、パタ
ン比較器622 でチェックする。
【0016】この場合に、比較回路602 (603 )は、各
々自己のアドレスが「01」以外に設定されているため
に、アドレス比較器612 (613 )ではパタン比較器622
(623 )に「PNパタン」を与えない。この結果、パタ
ン発生回路20と比較回路601との間のパタン試験のみが
実施される。また、送信側および受信側で図3に示すよ
うに試験用のタイムスロットとデータ用のタイムスロッ
トとを区別して割付けることによりデータを妨害するこ
とがない。
々自己のアドレスが「01」以外に設定されているため
に、アドレス比較器612 (613 )ではパタン比較器622
(623 )に「PNパタン」を与えない。この結果、パタ
ン発生回路20と比較回路601との間のパタン試験のみが
実施される。また、送信側および受信側で図3に示すよ
うに試験用のタイムスロットとデータ用のタイムスロッ
トとを区別して割付けることによりデータを妨害するこ
とがない。
【0017】上述と同様に本実施例は比較回路602 (60
3 )に設定してあるアドレスをパタン発生回路20が通信
線50に送出した場合には、パタン発生回路20と比較回路
602(603 )との間の試験を行うことができる。
3 )に設定してあるアドレスをパタン発生回路20が通信
線50に送出した場合には、パタン発生回路20と比較回路
602(603 )との間の試験を行うことができる。
【0018】
【発明の効果】以上説明したように、本発明は、通信線
の試験時でも通常の通信ができ、かつ通信線上の任意の
区間で試験を行うことができる優れた効果がある。ま
た、比較回路ごとに異なる試験パタンで試験ができるた
め、複数種類の試験を通常の通信と同時に、あるいは一
度に時分割多重で行うことができる。
の試験時でも通常の通信ができ、かつ通信線上の任意の
区間で試験を行うことができる優れた効果がある。ま
た、比較回路ごとに異なる試験パタンで試験ができるた
め、複数種類の試験を通常の通信と同時に、あるいは一
度に時分割多重で行うことができる。
【図1】 本発明一実施例パタン試験方式のブロック構
成図。
成図。
【図2】 本発明のパタン試験方式のアドレス指定ルー
ルを示す図。
ルを示す図。
【図3】 本発明のパタン試験方式の多重回路の出力信
号のフレームフォーマット。
号のフレームフォーマット。
【図4】 従来例のパタン試験方式のブロック構成図。
10、10A 通信データ 20 パタン発生回路 21 パタン作成回路 22 アドレス指定回路 30 試験パタン 40、40A 多重回路 50 通信線 601 〜603 比較回路 611 〜613 アドレス比較器 62、621 〜623 パタン比較器 71、72 スイッチ
Claims (2)
- 【請求項1】 入力する複数のデータを多重して通信デ
ータを出力する多重回路と、この出力された通信データ
が転送される被試験通信線に所定パタンを出力するパタ
ン発生手段とが送信側に配置され、上記被試験通信線に
接続され上記出力された所定パタンと上記被試験通信線
を介して入力する所定パタンとを比較するパタン比較手
段が受信側に配置されたパタン試験方式において、 上記パタン発生手段は、上記出力する所定パタンを作成
するパタン作成回路と、この作成された所定パタンに送
出先のアドレスを付加し試験パタンとして出力するアド
レス指定回路とを含み、 上記多重回路は上記通信データの一つとして上記出力さ
れた試験パタンを多重して上記被試験通信線に送出する
多重回路を備え、 上記パタン比較手段は、複数であり、それぞれ、上記被
試験通信線を介して入力する試験パタンの送出先のアド
レスと自己のアドレスとを比較するアドレス比較部と、
このアドレス比較部の一致結果に基づきこの入力された
試験パタンの所定パタンと上記作成された所定パタンと
を比較するパタン比較部を含むことを特徴とするパタン
試験方式。 - 【請求項2】 上記作成された所定パタンはPNパタン
である請求項1記載のパタン試験方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6085691A JP2616593B2 (ja) | 1991-01-31 | 1991-01-31 | パタン試験方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6085691A JP2616593B2 (ja) | 1991-01-31 | 1991-01-31 | パタン試験方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04246921A JPH04246921A (ja) | 1992-09-02 |
JP2616593B2 true JP2616593B2 (ja) | 1997-06-04 |
Family
ID=13154444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6085691A Expired - Lifetime JP2616593B2 (ja) | 1991-01-31 | 1991-01-31 | パタン試験方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2616593B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7137048B2 (en) | 2001-02-02 | 2006-11-14 | Rambus Inc. | Method and apparatus for evaluating and optimizing a signaling system |
US7490275B2 (en) | 2001-02-02 | 2009-02-10 | Rambus Inc. | Method and apparatus for evaluating and optimizing a signaling system |
US6873939B1 (en) | 2001-02-02 | 2005-03-29 | Rambus Inc. | Method and apparatus for evaluating and calibrating a signaling system |
US7076377B2 (en) | 2003-02-11 | 2006-07-11 | Rambus Inc. | Circuit, apparatus and method for capturing a representation of a waveform from a clock-data recovery (CDR) unit |
-
1991
- 1991-01-31 JP JP6085691A patent/JP2616593B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04246921A (ja) | 1992-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930702837A (ko) | 주변장치 및 마스터 장치간을 통신시키기 위한 데이타 전송 방법 및 장치 | |
BR9906321A (pt) | Aparelhos e processos de compressão e expansão de dados, transmissor para transmitir e receptor para receber sinais de informação digitais e portadora de gravação | |
US7072348B2 (en) | System and method for in-service reconfiguration of a synchronous optical communications network | |
JP2616593B2 (ja) | パタン試験方式 | |
US6813239B2 (en) | Dual transmission spread processing circuit system for CDMA communication apparatus | |
US5136583A (en) | Data-communication method for loop-type network having portable slave stations connectable to addressable junction boxes permanently connected in the network | |
JP3349921B2 (ja) | 装置間情報ハイウェイの故障検出方式 | |
JP3001505B2 (ja) | 通話路インタフェースの試験方法 | |
KR100397336B1 (ko) | 전송시스템의 멀티프레임펄스 안정화장치 | |
KR200293249Y1 (ko) | 전송시스템의 마이크로프로세서 제어신호 처리장치 | |
KR100264858B1 (ko) | 데이터전송시스템의구간에러체크방법 | |
KR970013929A (ko) | 디지털 메시지 루팅 시스템(digital message routing system) | |
KR960009775A (ko) | 국설교환기의 기준클럭선택 장치 및 그 제어방법 | |
JP2809244B2 (ja) | 非常回線接続方式 | |
JPH04331520A (ja) | 多重化装置 | |
JPH05276170A (ja) | モニタ信号伝送方式 | |
JPH098835A (ja) | 二重化通信パス切替方式 | |
JPH11331050A (ja) | 通信システムおよび通信システムにおける回線試験方法 | |
JPS63214019A (ja) | 波形発生方法 | |
JPH0563762A (ja) | 通信装置におけるパスチエツク方式 | |
KR970013962A (ko) | 계층구조의 상호 연결망을 위한 경로 제어장치 및 그 제어방법(A route control device and method for hierachical interconnection network) | |
JPS6271343A (ja) | デ−タ伝送方式 | |
JPH03293830A (ja) | 時分割多重伝送方式 | |
JPH11289311A (ja) | Sdh伝送装置の評価・試験装置 | |
JPS6318750A (ja) | 回線編集装置の回線閉塞方式 |