JPS6057750A - 非同期転送方式 - Google Patents
非同期転送方式Info
- Publication number
- JPS6057750A JPS6057750A JP16499683A JP16499683A JPS6057750A JP S6057750 A JPS6057750 A JP S6057750A JP 16499683 A JP16499683 A JP 16499683A JP 16499683 A JP16499683 A JP 16499683A JP S6057750 A JPS6057750 A JP S6057750A
- Authority
- JP
- Japan
- Prior art keywords
- value
- bit
- data
- bits
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、非同期転送方式に係り、特に、バーストモー
ドでデータ送受を行う場合、差分符号（ＣＭＩ）変換を
用いて行うようにした非同期転送方式に関するものであ
る。
ドでデータ送受を行う場合、差分符号（ＣＭＩ）変換を
用いて行うようにした非同期転送方式に関するものであ
る。
まず、従来技術による符号変換タイムチャート図である
第１（２）（ａｌと、技米技術に係る符号変換。
第１（２）（ａｌと、技米技術に係る符号変換。
復号変換回路ブロック図である同図（ｂ＋とにより、従
来技術を説明する。
来技術を説明する。
第１図（ａｌにおいて、ＢＧＯ〜ＢＧ２は、ビットグル
ープで、本例では１６ビヅトビ一つのビ・ｙトゲループ
としている。各ビットグループ〔以下、ＢＧと略す〕に
は、０〜１５のビット番号を付与し、ビット番号０と同
相に７レ一ム信号を作成しＢＧの識別を可能とするよう
にしている。
ープで、本例では１６ビヅトビ一つのビ・ｙトゲループ
としている。各ビットグループ〔以下、ＢＧと略す〕に
は、０〜１５のビット番号を付与し、ビット番号０と同
相に７レ一ム信号を作成しＢＧの識別を可能とするよう
にしている。
しかして、ビットの値（０又は１）が、第１図（ａｌに
示すような値である場合、これを符号変換するとき、図
示のごとく、ビットの値が０なら、デユーティ５０％の
１の値に変換し、ビットの値が１で、符号変換後１のと
き、前のビットの値１のときの値と反対の値に変換し、
デユーティ１００％の０，１を又互に繰反す信号として
いる。
示すような値である場合、これを符号変換するとき、図
示のごとく、ビットの値が０なら、デユーティ５０％の
１の値に変換し、ビットの値が１で、符号変換後１のと
き、前のビットの値１のときの値と反対の値に変換し、
デユーティ１００％の０，１を又互に繰反す信号として
いる。
すなわ飢第１図（ａｌは、ビットの値と符号変換信号と
の上述の関係乞示すものである。
の上述の関係乞示すものである。
ここで、データに係るビットの値、７レ一ム信号、クロ
ック信号７個別線で送らず、符号変換信号で送るため、
各ＢＧの先頭ビット’２受信側に矧らせる必要がある。
ック信号７個別線で送らず、符号変換信号で送るため、
各ＢＧの先頭ビット’２受信側に矧らせる必要がある。
そのため、因示の■、■で示したごとく各ＢＧのビット
番号０で、１の規則違反ン作る。
番号０で、１の規則違反ン作る。
すなわち、第１図の（ａｌでは、１１１０のビット番号
１４が符号変換後に１の値になってい乙ため、ＢＧｌの
ビ・ソト査号０の符号変換後の値は０でなければならな
い。
１４が符号変換後に１の値になってい乙ため、ＢＧｌの
ビ・ソト査号０の符号変換後の値は０でなければならな
い。
ここで、■に示すように、とヴト番号０の値を１として
規則違反をおこし、受信側で７レ一ム信号、すなわち各
ＢＧの先頭ピット位置Ｙ検出できるようにしているもの
であり、また■は、ビット番号０の値ン０としているも
のである。
規則違反をおこし、受信側で７レ一ム信号、すなわち各
ＢＧの先頭ピット位置Ｙ検出できるようにしているもの
であり、また■は、ビット番号０の値ン０としているも
のである。
第１図（ｂ＋は、この原理をプロηり図により示したも
のである。
のである。
ビットの値（データ）、フレーム信号、クロック信号Ｙ
人力として符号変換部でｍ１図（ａｌの符号変換信号を
作成し、受信側のクロヅク抽出部、データ抽出部、フレ
ーム信号抽出部で、各々クロプク信号、ビットの値（デ
ータ）、フレーム信号乞再生させることにより、送（Ｆ
ｒ側と受信側とン非同期で構成して、第１図（ａｌのＢ
ＧＯ〜Ｂ、Ｇ２・・・の各ビットのデータ値を正確に転
送するようにしたものである。
人力として符号変換部でｍ１図（ａｌの符号変換信号を
作成し、受信側のクロヅク抽出部、データ抽出部、フレ
ーム信号抽出部で、各々クロプク信号、ビットの値（デ
ータ）、フレーム信号乞再生させることにより、送（Ｆ
ｒ側と受信側とン非同期で構成して、第１図（ａｌのＢ
ＧＯ〜Ｂ、Ｇ２・・・の各ビットのデータ値を正確に転
送するようにしたものである。
しかしながら１木刀式では、ＢＧが連続的に送られるこ
とを前提としてｐＤｌそのため、ＢＧの識別のためには
、上述の例のようにＢＧのビ・ット番号０に１を設定す
るだけで、目動的に１の規則違反Ｚ符号変換部において
作成するだけで良かったものでおる。
とを前提としてｐＤｌそのため、ＢＧの識別のためには
、上述の例のようにＢＧのビ・ット番号０に１を設定す
るだけで、目動的に１の規則違反Ｚ符号変換部において
作成するだけで良かったものでおる。
すなわち、連続的に０又は１の値が送られ、各ビットグ
ループには必ず１の値を一回以上含んだデータの並びに
なるため、１の規則違反を作るための方法として各ＢＧ
の先頭ピットに１を立てることたけで良かったものであ
る。
ループには必ず１の値を一回以上含んだデータの並びに
なるため、１の規則違反を作るための方法として各ＢＧ
の先頭ピットに１を立てることたけで良かったものであ
る。
これにだいし、非連続的にＢＧを送る場合は、前述の方
法ではＢＧの先頭位置を識別できないという欠点χ有す
るものである。
法ではＢＧの先頭位置を識別できないという欠点χ有す
るものである。
すなわち％ＢＧを送る前は、”０″の値のみしか存在せ
ず、１の規則違反を作るための条件、すなわち、ＢＧ送
出前に１の値が送出されているという前提条件がくずれ
てしまうものである。
ず、１の規則違反を作るための条件、すなわち、ＢＧ送
出前に１の値が送出されているという前提条件がくずれ
てしまうものである。
本発明は、非連続的に、いくつかのビットからなるビッ
トゲルーツを転送する場合でも、簡単な機能追加を行う
だけで、従来技術からなる符号変換方式を用いられるよ
うにした、非同期転送方式の提供を、その目的とするも
のである。
トゲルーツを転送する場合でも、簡単な機能追加を行う
だけで、従来技術からなる符号変換方式を用いられるよ
うにした、非同期転送方式の提供を、その目的とするも
のである。
本発明の要点は、とヴトグループ送出面前に１を２回連
続して送出し、１の規則違反を作成して受信側でビット
グループの先頭ビットを識別できるようにしたものであ
る。
続して送出し、１の規則違反を作成して受信側でビット
グループの先頭ビットを識別できるようにしたものであ
る。
しかして、本発明に係る非同期転送方式は、成るクロ・
ツク信号に同期したデユーティ１００％の０．１からな
るビットＹ、その値が０ならデユーティ５０％の１の値
に、その値が１なら、その前の１の値の符号変換の値と
反対の値としてデユーティ１００％の０の値、１の値と
又互に差分符号（ＣＭＩ）の形に変換して上記とりＩＹ
送受することによって、送信側と受信側とを非同期系で
の転送乞司卵とし、さらにビットのグルー７を識別する
ため、識別ピッ）位置の値ビ、それ以前に送られた１の
差分符号変換値が１の値なら１の値を、０なら０の値ビ
設定するようにして１の規則違反を作る機能乞付刀１し
た符号変換部７用いて、任意の時刻に、成るピットグル
ープ？まとめて送出するバーストモード転送で、送信側
と受信側とｔ非同期系で構成するようにするとともに、
ビットグループの先頭ビットに先んじて１の値を連続し
て２ビツト分送ることにより、１の規則違反をビットグ
ループ転送毎に作成し、受信側において、この規則違反
χ検出することによって先頭ビットを識別するようにし
たものである。
ツク信号に同期したデユーティ１００％の０．１からな
るビットＹ、その値が０ならデユーティ５０％の１の値
に、その値が１なら、その前の１の値の符号変換の値と
反対の値としてデユーティ１００％の０の値、１の値と
又互に差分符号（ＣＭＩ）の形に変換して上記とりＩＹ
送受することによって、送信側と受信側とを非同期系で
の転送乞司卵とし、さらにビットのグルー７を識別する
ため、識別ピッ）位置の値ビ、それ以前に送られた１の
差分符号変換値が１の値なら１の値を、０なら０の値ビ
設定するようにして１の規則違反を作る機能乞付刀１し
た符号変換部７用いて、任意の時刻に、成るピットグル
ープ？まとめて送出するバーストモード転送で、送信側
と受信側とｔ非同期系で構成するようにするとともに、
ビットグループの先頭ビットに先んじて１の値を連続し
て２ビツト分送ることにより、１の規則違反をビットグ
ループ転送毎に作成し、受信側において、この規則違反
χ検出することによって先頭ビットを識別するようにし
たものである。
本発明の非同期転送方式に係る一実施例乞、第２図の（
ａｌ 、 （ｂｌを参照して詳細に説明する。
ａｌ 、 （ｂｌを参照して詳細に説明する。
ここで、第２図ｆａｔは、不発明の一実施例に係る非同
期転送方式の実施に供される符号変換回路図、第２図＋
ｂ＋は、そのタイムチャート図である。
期転送方式の実施に供される符号変換回路図、第２図＋
ｂ＋は、そのタイムチャート図である。
しかして、第２図（ａｌに係るものは、１６ビ９トをビ
ットグループとして非連続的に送出する場合の回路図で
あり、符号変換部は第１図＋ｂ＋の符号変換部と同等の
ものである。
ットグループとして非連続的に送出する場合の回路図で
あり、符号変換部は第１図＋ｂ＋の符号変換部と同等の
ものである。
この第２１１Ｍ１ｌａｌにおいて、ＤＴＯ〜１５は、ビ
ット０〜１５に対応した並列データ値である。
ット０〜１５に対応した並列データ値である。
また、ＩＡ〜３Ａは％連列−直列変換回路で、ＩＡ、２
Ａは８ビツト人力、５には２ビヴト入力のものである。
Ａは８ビツト人力、５には２ビヴト入力のものである。
上記構成により、並列データＤＴＯ〜１５および２個の
゛げが、外部よりのロード信号により、並列−直列変換
回路１Ａへ３Ａにと９込まれるとやはり外部からの図示
に係るクロヴク信号に同期 ゛して、１−１−Ｄ Ｔ
Ｏ−Ｄ Ｔ １−・・・−ＤＴ１５の順で並列−直列変
換回路３ＡのＱ端子より直列データとして出力されるも
のである。
゛げが、外部よりのロード信号により、並列−直列変換
回路１Ａへ３Ａにと９込まれるとやはり外部からの図示
に係るクロヴク信号に同期 ゛して、１−１−Ｄ Ｔ
Ｏ−Ｄ Ｔ １−・・・−ＤＴ１５の順で並列−直列変
換回路３ＡのＱ端子より直列データとして出力されるも
のである。
第２図（ｂｌは、クロヴク信号、ロード信号、データ、
フレーム信号の位相関係娶示したものであるが、このよ
うな位相関係乞作り、データ、フレーム信号クロック信
号を図示の符号変換部に入力すると、さきの第１図（ａ
ｌに示したような符号変換信号となり、出力される。
フレーム信号の位相関係娶示したものであるが、このよ
うな位相関係乞作り、データ、フレーム信号クロック信
号を図示の符号変換部に入力すると、さきの第１図（ａ
ｌに示したような符号変換信号となり、出力される。
しかして、第２図（ａｌ ｌ ＋ｂｌでｆＡＩで示した
部分、すなわちニヶの”１１はビツトゲルーフ−の先頭
を受信側で識別させるためのものである。
部分、すなわちニヶの”１１はビツトゲルーフ−の先頭
を受信側で識別させるためのものである。
すなわち、第２図ｔｂｌで、最初の１の値が符号変換後
１であるとすると１次の１（これは、フレーム信号と同
相）は、１の規則違反を作るため、符号変換後も１とな
る。これは、第１図（ａｔの■と同じである。
１であるとすると１次の１（これは、フレーム信号と同
相）は、１の規則違反を作るため、符号変換後も１とな
る。これは、第１図（ａｔの■と同じである。
そして、一般的に、送出すべきビ＝）数に２ビツト（１
の値）娶追刀１することにより、従来技術に係るものを
そのまま用いられることは明らかである。
の値）娶追刀１することにより、従来技術に係るものを
そのまま用いられることは明らかである。
以上に説明したごとく、連続的にデータな送受する場合
の符号変換回路図、非連続的にデータを送受する場合に
も容易に応用できるものである。
の符号変換回路図、非連続的にデータを送受する場合に
も容易に応用できるものである。
そして、このために必要な機能は、第２図（ａｌに示し
たごとぐ２ビツトの並列−直列変換回路の追刀口のみで
実施できるものである。
たごとぐ２ビツトの並列−直列変換回路の追刀口のみで
実施できるものである。
しかして、本発明に係るものは、プロセッサーと谷端禾
間のデータ送受にも容易に応用できる、汎用的なもので
ある。特に、プロセッサーと端末間の距離が長く、血流
信号では同期音とることが困難な場合、゛発明に係るも
のを用いれば、そのような問題は解決され、長距離間で
のデータ転送が可能となるものである。
間のデータ送受にも容易に応用できる、汎用的なもので
ある。特に、プロセッサーと端末間の距離が長く、血流
信号では同期音とることが困難な場合、゛発明に係るも
のを用いれば、そのような問題は解決され、長距離間で
のデータ転送が可能となるものである。
本発明によれば、非連続的に、いくつかのビットからな
るピットグループ馨転送する場合でも、支障なく転送で
きる非同期転送方式を提供することができるもので、す
ぐれた効果ン奏する発明ということができる。
るピットグループ馨転送する場合でも、支障なく転送で
きる非同期転送方式を提供することができるもので、す
ぐれた効果ン奏する発明ということができる。
第１図（ａｌは、従来技術による符号変換タイムチャー
ト図、同（ｂＪは、従来技術に係る符号変換、復号変換
回路プロヅク図％第２図（ａｌは、本発明の一実施例に
係る非同期転送方式の実施に供される符号変換回路図、
同ｔｂ＋は、そのタイムチャート図である。 １Ａ〜３Ａ・・・並列−直列変換回路。
ト図、同（ｂＪは、従来技術に係る符号変換、復号変換
回路プロヅク図％第２図（ａｌは、本発明の一実施例に
係る非同期転送方式の実施に供される符号変換回路図、
同ｔｂ＋は、そのタイムチャート図である。 １Ａ〜３Ａ・・・並列−直列変換回路。
Claims (1)
- 【特許請求の範囲】 １、成るクロ・ツタ信号に同期したデユーティ１００％
の０．１からなるビ９トｔ、その値が０ならデユーティ
５０％の１の値に変換し、その値が１なら、その前の１
の値の符号変換の値と反対の値としてデユーティ１００
％の０の値、１の値と交互に差分符号（ＣＭＩ）の形に
変換して上記ビグｉＹ送受することにより、送＠側と受
信側とな非同期で転送を可能とし、さらにビットのグル
ープｌ識別するため、識別ビット位置の値を、それ以前
に送られた１の差分符号変換値が１の値なら１の値を、
０なら０の値を設定するようにして１の規則 。 違反ビ作る機能を付加した符号変換部を用いて、任意の
時刻に、成るビットグループをまとめて送出するバース
トモード転送で、送信側と受信側とを非同期系で構成す
るようにするとともに、ビットグループ−の先頭ビット
に先んじて１の値を連伏して２ピ、ソト分送ることによ
り、１の規則違反ンとりトグル−１転送毎に作成し、受
信側において、この規則違反を検出することによって先
頭ビットな識別するようにしたことを特徴とする非同期
転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16499683A JPS6057750A (ja) | 1983-09-09 | 1983-09-09 | 非同期転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16499683A JPS6057750A (ja) | 1983-09-09 | 1983-09-09 | 非同期転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6057750A true JPS6057750A (ja) | 1985-04-03 |
Family
ID=15803857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16499683A Pending JPS6057750A (ja) | 1983-09-09 | 1983-09-09 | 非同期転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057750A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61174987U (ja) * | 1985-04-18 | 1986-10-31 |
-
1983
- 1983-09-09 JP JP16499683A patent/JPS6057750A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61174987U (ja) * | 1985-04-18 | 1986-10-31 | ||
| JPH0453829Y2 (ja) * | 1985-04-18 | 1992-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6057750A (ja) | 非同期転送方式 | |
| WO2002100058A1 (fr) | Circuit integre semi-conducteur et systeme de transmission de donnees | |
| TW201926908A (zh) | 用於高速序列資料通訊系統的編碼和解碼架構及其相關方法、實體層電路、發射器與接收器及其中的通訊系統 | |
| JPS5836052A (ja) | 並列デ−タ伝送方式 | |
| JPH1198200A (ja) | 調歩同期式シリアルデータ送受信方法と送信装置，受信装置および送受信装置 | |
| JPH0710047B2 (ja) | 零連誤り検出回路 | |
| JP2712304B2 (ja) | データ伝送方法，データ伝送装置，データ受信方法およびデータ受信装置 | |
| JP2857852B2 (ja) | フレーム同期コード検出回路 | |
| JPS581357A (ja) | デ−タ伝送方式 | |
| JPH067385Y2 (ja) | インタ−フェ−ス回路 | |
| JP3277038B2 (ja) | 光伝送装置 | |
| SU1462485A2 (ru) | Преобразователь последовательного кода в параллельный | |
| JPS61101142A (ja) | デ−タ保護回路 | |
| JPS6016147B2 (ja) | パルス伝送方式 | |
| SU785868A2 (ru) | Устройство дл коррекции контрольного разр да счетчика | |
| JP2861533B2 (ja) | ディジタルデータの装置内伝送システム | |
| JP2830791B2 (ja) | ポインタ処理回路 | |
| JPS6394746A (ja) | 補助信号受信回路 | |
| JPH0352416A (ja) | Ｂ８ｚｓパターン検出回路 | |
| JPH04319756A (ja) | 調歩同期式シリアルインターフェース | |
| JPS61187452A (ja) | ビツト列デ−タ変換回路 | |
| JP2001274850A (ja) | バイフェーズデータエラー検出回路 | |
| JPH0230256A (ja) | 双方向シリアル通信方式 | |
| JPS62135031A (ja) | サイクリツクデイジタル情報伝送装置 | |
| JPS6096044A (ja) | 回線識別方式 |