JPS62135031A - サイクリツクデイジタル情報伝送装置 - Google Patents
サイクリツクデイジタル情報伝送装置Info
- Publication number
- JPS62135031A JPS62135031A JP27473985A JP27473985A JPS62135031A JP S62135031 A JPS62135031 A JP S62135031A JP 27473985 A JP27473985 A JP 27473985A JP 27473985 A JP27473985 A JP 27473985A JP S62135031 A JPS62135031 A JP S62135031A
- Authority
- JP
- Japan
- Prior art keywords
- information
- transmission
- word
- bit
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技（ｆｉ分野〕
本発明はサイクリック伝送におけるデータ伝送時間と信
頼性を考慮した伝送フォーマットを使用して情報を伝送
するサイクリックディジタル情報伝送装置に関する。
頼性を考慮した伝送フォーマットを使用して情報を伝送
するサイクリックディジタル情報伝送装置に関する。
従来のサイクリックディジタル情報伝送装置において、
一般的に使用されている伝送フォーマットとしては例え
ば第４図（ａ）及び（ｂ）に示すような構成のものや第
５図（ａ）及び（ｂ）に示すような構成のものが使用さ
れている。即ち、第４図においては、（ａ）に示すよう
な４４ビット構成の同期ワードと［））に示すような初
送部（２２ピツト）及び反転運送部（２２ビット）から
なる情報ワードとから構成される伝送フォーマットであ
り、また第５図においては、同期パターン部（２４ピツ
ト）、初送部（８ビット）及び反転運送部（８ピツト）
からなる４０ビットの同期ワードと初送部（２０ビット
）及び反転運送部（２０ビット）からなる４０ビットの
情報ワードとから構成される伝送フォーマットである。
一般的に使用されている伝送フォーマットとしては例え
ば第４図（ａ）及び（ｂ）に示すような構成のものや第
５図（ａ）及び（ｂ）に示すような構成のものが使用さ
れている。即ち、第４図においては、（ａ）に示すよう
な４４ビット構成の同期ワードと［））に示すような初
送部（２２ピツト）及び反転運送部（２２ビット）から
なる情報ワードとから構成される伝送フォーマットであ
り、また第５図においては、同期パターン部（２４ピツ
ト）、初送部（８ビット）及び反転運送部（８ピツト）
からなる４０ビットの同期ワードと初送部（２０ビット
）及び反転運送部（２０ビット）からなる４０ビットの
情報ワードとから構成される伝送フォーマットである。
ところで、サイクリックディジタル情報伝送装置におい
て、上記したような構成の伝送フォーマットを使用して
外部装置からの入力情報をサイクリックに伝送している
時、その入力情報の変化が必ずしも同期ワードの最初の
ビット目で発生するとは限らず、例えば入力情報の変化
が情報ワードの最初のビット目で発生した場合には仮に
１サイクルを、同期ワード＋１情報ワードとした時の伝
送遅れ時間は１サイクル＋１ワ一ド分と最大になる。つ
まり、第４図に示すような伝送フォーマットを使用した
場合の伝送上の最大遅れ時間は１サイクル（４４Ｘ２ビ
ット）＋１ワード（４４ビット）＝１３２ビット長時間
となる。また、第５図に示すような伝送フォーマットを
使用した場合の伝送上の最大遅れ時間は１サイクル（４
０Ｘ２ビット）＋１ワード（４０ピツト）＝１２０ビッ
ト長時間となる。
て、上記したような構成の伝送フォーマットを使用して
外部装置からの入力情報をサイクリックに伝送している
時、その入力情報の変化が必ずしも同期ワードの最初の
ビット目で発生するとは限らず、例えば入力情報の変化
が情報ワードの最初のビット目で発生した場合には仮に
１サイクルを、同期ワード＋１情報ワードとした時の伝
送遅れ時間は１サイクル＋１ワ一ド分と最大になる。つ
まり、第４図に示すような伝送フォーマットを使用した
場合の伝送上の最大遅れ時間は１サイクル（４４Ｘ２ビ
ット）＋１ワード（４４ビット）＝１３２ビット長時間
となる。また、第５図に示すような伝送フォーマットを
使用した場合の伝送上の最大遅れ時間は１サイクル（４
０Ｘ２ビット）＋１ワード（４０ピツト）＝１２０ビッ
ト長時間となる。
したがって、伝送情報が多くなればなるほどビット長時
間の伝送遅れは大となるが、数点の伝送情報の場合でも
ビット長時間に伝送遅れが生じる。
間の伝送遅れは大となるが、数点の伝送情報の場合でも
ビット長時間に伝送遅れが生じる。
本発明は上記のような事情に鑑みてなされたもので、そ
の目的は数点の伝送情報の場合のサイクリック伝送にお
ける信頼性を低下させることなく伝送上の遅延時間を短
縮することができるサイクリックディジタル情報伝送装
置を提供することにある。
の目的は数点の伝送情報の場合のサイクリック伝送にお
ける信頼性を低下させることなく伝送上の遅延時間を短
縮することができるサイクリックディジタル情報伝送装
置を提供することにある。
本発明はかかる目的を達成するため、外部装置インター
フェースとの間で情報を入出力する情報処理装置と、デ
ィジタル信号を直／並列又は並７／直列変換する変換装
置と、この変換装置から出力される伝送データ又は相手
装置から伝送されてくる伝送データを変調又は復調する
送受信装置とからなり、前記情報処理装置は１６ビット
の同期パターンを構成する手段と、２Ｃ１定マークコー
ドによる８点データ（１６ビット）部及び１６ビットの
ＣＲＣコード部からなる情報ワードを構成する手段とを
備えて伝送フォーマットを得、この伝送フォーマットを
使用して外部装置からサイクリックに取込まれた情報を
伝送することを特徴とするものである。
フェースとの間で情報を入出力する情報処理装置と、デ
ィジタル信号を直／並列又は並７／直列変換する変換装
置と、この変換装置から出力される伝送データ又は相手
装置から伝送されてくる伝送データを変調又は復調する
送受信装置とからなり、前記情報処理装置は１６ビット
の同期パターンを構成する手段と、２Ｃ１定マークコー
ドによる８点データ（１６ビット）部及び１６ビットの
ＣＲＣコード部からなる情報ワードを構成する手段とを
備えて伝送フォーマットを得、この伝送フォーマットを
使用して外部装置からサイクリックに取込まれた情報を
伝送することを特徴とするものである。
以下本発明の一実施例を図面を参照して説明す報伝送装
置の構成例を示すものである。第１因おいて、１は図示
しない外部装置からインターフェース１５を介して取込
まれる情報又は相手装置からの情報を処理する情報処理
装置、２はディジタル信号を直／並列又は並／直列変換
する変換装置、３はこの変換装置２から出力される伝送
情報又は相手装置から伝送路１０を介して伝送されてく
る情報を変調又は復調する送受信装置である。
置の構成例を示すものである。第１因おいて、１は図示
しない外部装置からインターフェース１５を介して取込
まれる情報又は相手装置からの情報を処理する情報処理
装置、２はディジタル信号を直／並列又は並／直列変換
する変換装置、３はこの変換装置２から出力される伝送
情報又は相手装置から伝送路１０を介して伝送されてく
る情報を変調又は復調する送受信装置である。
上記情報処理装置１は外部装置からの入力情報をサイク
リックに取込んでこれを詳細を後述する伝送フィーマッ
トを使用して変換装置２に入力するものであり、また変
換袋Ｗ２は情報処理袋ａ１から入力される並列信号の伝
送情報を直列信号の伝送情報に変換して送受信１ｉ１３
に入力し、これとは逆に送受信ｖＲ置３により受信され
た相手装置からの直列信号の伝送情報を並列信号に変換
して情報処理装置１に入力するものである。
リックに取込んでこれを詳細を後述する伝送フィーマッ
トを使用して変換装置２に入力するものであり、また変
換袋Ｗ２は情報処理袋ａ１から入力される並列信号の伝
送情報を直列信号の伝送情報に変換して送受信１ｉ１３
に入力し、これとは逆に送受信ｖＲ置３により受信され
た相手装置からの直列信号の伝送情報を並列信号に変換
して情報処理装置１に入力するものである。
このような構成のサイクリックディジタル情報伝送装置
において、本実施例では情報処理装置１により第２図（
ａ）及び（ｂ）に示すような伝送フォーマットを得て、
この伝送フォーマットを使 ・用して外部装置からサイ
クリックに取込まれた情報を伝送するものである。即ち
、上記情報処理装置１は第２図（ａ）に示すように１６
ビットの同期パターンを構成する手段と、同図（ｂ）に
示すように２０１定マークコードによる８点データ（１
６ビット）部及び１６ビットのＣＲＣコード部からなる
情報ワードを構成する手段とを備えて伝送フォーマット
を得るものである。
において、本実施例では情報処理装置１により第２図（
ａ）及び（ｂ）に示すような伝送フォーマットを得て、
この伝送フォーマットを使 ・用して外部装置からサイ
クリックに取込まれた情報を伝送するものである。即ち
、上記情報処理装置１は第２図（ａ）に示すように１６
ビットの同期パターンを構成する手段と、同図（ｂ）に
示すように２０１定マークコードによる８点データ（１
６ビット）部及び１６ビットのＣＲＣコード部からなる
情報ワードを構成する手段とを備えて伝送フォーマット
を得るものである。
この場合、上記伝送フォーマットは同期パターンを決定
するに際しては情報ワードのユニークパターン、つまり
情報ワード中に存在しないパターンを算出して決定して
いる。また情報ワードは２Ｃｓ定マークコードを用いた
データ部とＣＣＩＴＴ （生成多項式Ｇ （ｘ） −
ＸＩ ’ ＋Ｘ’ ” ＋Ｘ’ ＋１）（７）１６ビッ
トＣＲＣ：］−ド部としてデータの誤りをチェックでき
るようにしである。
するに際しては情報ワードのユニークパターン、つまり
情報ワード中に存在しないパターンを算出して決定して
いる。また情報ワードは２Ｃｓ定マークコードを用いた
データ部とＣＣＩＴＴ （生成多項式Ｇ （ｘ） −
ＸＩ ’ ＋Ｘ’ ” ＋Ｘ’ ＋１）（７）１６ビッ
トＣＲＣ：］−ド部としてデータの誤りをチェックでき
るようにしである。
次に上記のように構成された上記実施例装置の作用につ
いて述べる。
いて述べる。
外部装置からインターフェース１５を介してサイクリッ
クに取込まれた情報は情報処理装置１により第２図（ａ
）に示す同期ワード及び同図（ｂ）に示す情報ワードの
伝送フォーマットにして変換装置２に出力される。この
変換装置２では並列信号として入力される情報を直列信
号の情報に変換し、これを送受信装置３に与える。この
送受信装置３ではその直列信号の情報を変調した後、伝
送路１０を介して相手装置に伝送する。一方、送受信装
置３により相手装置から伝送路１０を介して前述と同様
の第２図（ａ）に示す同期ワード及び同図（ｂ）に示す
情報ワードが受信されると、この送受信装ｆｉ３はその
情報を復調した後変換装置２に入力する。この変換装置
２ではその直列信号の情報を並列信号の情報に変換して
情報処理装置１に入力する。この情報処理装置１では変
換装置２から入力された並列信号の情報を同期パターン
。
クに取込まれた情報は情報処理装置１により第２図（ａ
）に示す同期ワード及び同図（ｂ）に示す情報ワードの
伝送フォーマットにして変換装置２に出力される。この
変換装置２では並列信号として入力される情報を直列信
号の情報に変換し、これを送受信装置３に与える。この
送受信装置３ではその直列信号の情報を変調した後、伝
送路１０を介して相手装置に伝送する。一方、送受信装
置３により相手装置から伝送路１０を介して前述と同様
の第２図（ａ）に示す同期ワード及び同図（ｂ）に示す
情報ワードが受信されると、この送受信装ｆｉ３はその
情報を復調した後変換装置２に入力する。この変換装置
２ではその直列信号の情報を並列信号の情報に変換して
情報処理装置１に入力する。この情報処理装置１では変
換装置２から入力された並列信号の情報を同期パターン
。
データ、ＣＲＣの判別を行なってそれぞれを検定した後
、正常データのみを外部装置へインターフェース１５を
介して出力する。
、正常データのみを外部装置へインターフェース１５を
介して出力する。
このように本実施例では情１処理装置１より出力される
情報の伝送フォーマットは情報ワードのユニークパター
ンを算出して同期パターンを決定しているので、情報ワ
ードのビット長よりも同期パターンのビット長が短くな
っており、したがって外部装置からの入力情報をサイク
リックに伝送している時、例えば入力情報の変化が情報
ワードの最初のビット目で発生した場合でも情報ワード
のビット長よりも同期パターンのビット長が短くなった
分だけ伝送時間の遅れを短くすることができる。因みに
数点の情報を伝送する際、第４図及び第５図に示すよう
な公知の伝送フォーマットを使用した場合と比較すると
その最大遅れ時間は２／３程度の遅れである。また情報
ワードにおいては情報を２０１定マークコード化し、且
つデータビット長と同ビット艮のＣＣＩＴＴの１６ビッ
トＣＲＣコードを使用してデータの保証を行なっている
ので、サイクリックディジタル情報伝送装置としての伝
送情報の信頼性は従来以上に向上したものとなる。
情報の伝送フォーマットは情報ワードのユニークパター
ンを算出して同期パターンを決定しているので、情報ワ
ードのビット長よりも同期パターンのビット長が短くな
っており、したがって外部装置からの入力情報をサイク
リックに伝送している時、例えば入力情報の変化が情報
ワードの最初のビット目で発生した場合でも情報ワード
のビット長よりも同期パターンのビット長が短くなった
分だけ伝送時間の遅れを短くすることができる。因みに
数点の情報を伝送する際、第４図及び第５図に示すよう
な公知の伝送フォーマットを使用した場合と比較すると
その最大遅れ時間は２／３程度の遅れである。また情報
ワードにおいては情報を２０１定マークコード化し、且
つデータビット長と同ビット艮のＣＣＩＴＴの１６ビッ
トＣＲＣコードを使用してデータの保証を行なっている
ので、サイクリックディジタル情報伝送装置としての伝
送情報の信頼性は従来以上に向上したものとなる。
尚、上記実施例では１伝送路当りのサイクリックディジ
タル情報伝送装置の構成について述べたが、本発明は第
３図に示すように１個の情報処理装置１に対して複数個
、ここでは３ｍの変換装置２及び送受信装置３を実装し
、且つ外部装置とのインターフェース１６をワードシリ
アルインターフェースとして複数伝送路に適用可能なサ
イクリックディジタル情報伝送装置に対しても前述同様
に実施することができるものである。
タル情報伝送装置の構成について述べたが、本発明は第
３図に示すように１個の情報処理装置１に対して複数個
、ここでは３ｍの変換装置２及び送受信装置３を実装し
、且つ外部装置とのインターフェース１６をワードシリ
アルインターフェースとして複数伝送路に適用可能なサ
イクリックディジタル情報伝送装置に対しても前述同様
に実施することができるものである。
以上述べたように本発明によれば、外部Ｓｉ！ｉ置イン
タインターフエースで情報を入出力する情報処理装置と
、ディジタル信号を直／並列又は並／直列変換する変換
装置と、この変換装置から出力される伝送データ又は相
手装置から伝送されてくる伝送データを変調又は復調す
る送受信装置とからなり、前記情報処理装置は１６ビッ
トの同期パターンを構成する手段と、２Ｃ１定マークコ
ードによる８点データ（１６ビット）部及び１６ビット
のＣＲＣコード部からなる情報ワードを構成する手段と
を備えて伝送フォーマツ１−を得、この伝送フォーマッ
トを使用して外部装置からサイクリックに取込まれた情
報を伝送するようにしたので、数点の伝送情報の場合の
サイクリック伝送における信頼性を低下させることなく
伝送上の遅延時間を短縮することができるサイクリック
ディジタル情報伝送装置を提供することができる。
タインターフエースで情報を入出力する情報処理装置と
、ディジタル信号を直／並列又は並／直列変換する変換
装置と、この変換装置から出力される伝送データ又は相
手装置から伝送されてくる伝送データを変調又は復調す
る送受信装置とからなり、前記情報処理装置は１６ビッ
トの同期パターンを構成する手段と、２Ｃ１定マークコ
ードによる８点データ（１６ビット）部及び１６ビット
のＣＲＣコード部からなる情報ワードを構成する手段と
を備えて伝送フォーマツ１−を得、この伝送フォーマッ
トを使用して外部装置からサイクリックに取込まれた情
報を伝送するようにしたので、数点の伝送情報の場合の
サイクリック伝送における信頼性を低下させることなく
伝送上の遅延時間を短縮することができるサイクリック
ディジタル情報伝送装置を提供することができる。
第１図は本発明によるサイクリックディジタル情報伝送
装置の一実施例を示すブロック構成図、第２図は同実施
例における伝送フォーマットを示ず図、第３図は本発明
の他の実施例を示すブロック構成図、第４図及び第５図
は従来のサイクリックディジタル情報伝送装置に使用さ
れている異なる伝送フォーマットを示す図である。 １・・・・・・情報処理装置、２・・・・・・変換装置
、３・・・・・・送受信装置、１ｏ・・・・・・伝送路
、１５．１６・・・・・・外部装置とのインターフェー
ス。 出願人代理人 弁理士 鈴江武彦 第４図 第５図
装置の一実施例を示すブロック構成図、第２図は同実施
例における伝送フォーマットを示ず図、第３図は本発明
の他の実施例を示すブロック構成図、第４図及び第５図
は従来のサイクリックディジタル情報伝送装置に使用さ
れている異なる伝送フォーマットを示す図である。 １・・・・・・情報処理装置、２・・・・・・変換装置
、３・・・・・・送受信装置、１ｏ・・・・・・伝送路
、１５．１６・・・・・・外部装置とのインターフェー
ス。 出願人代理人 弁理士 鈴江武彦 第４図 第５図
Claims (1)
- 外部装置インターフェースとの間で情報を入出力する情
報処理装置と、ディジタル信号を直／並列又は並／直列
変換する変換装置と、この変換装置から出力される伝送
情報又は相手装置から伝送されてくる伝送情報を変調又
は復調する送受信装置とからなり、前記情報処理装置は
１６ビットの同期パターンを構成する手段と、２Ｃ＿１
定マークコードによる８点データ（１６ビット）部及び
１６ビットのＣＲＣコード部から情報ワードを構成する
手段とを備えて伝送フォーマットを得、この伝送フォー
マットを使用して外部装置からサイクリックに取込まれ
る情報を伝送することを特徴とするサイクリックディジ
タル情報伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60274739A JPH0710057B2 (ja) | 1985-12-06 | 1985-12-06 | サイクリツクデイジタル情報伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60274739A JPH0710057B2 (ja) | 1985-12-06 | 1985-12-06 | サイクリツクデイジタル情報伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62135031A true JPS62135031A (ja) | 1987-06-18 |
| JPH0710057B2 JPH0710057B2 (ja) | 1995-02-01 |
Family
ID=17545905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60274739A Expired - Lifetime JPH0710057B2 (ja) | 1985-12-06 | 1985-12-06 | サイクリツクデイジタル情報伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0710057B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50110204A (ja) * | 1974-02-05 | 1975-08-30 | ||
| JPS5791052A (en) * | 1980-09-11 | 1982-06-07 | Western Electric Co | Fleming circuit |
-
1985
- 1985-12-06 JP JP60274739A patent/JPH0710057B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50110204A (ja) * | 1974-02-05 | 1975-08-30 | ||
| JPS5791052A (en) * | 1980-09-11 | 1982-06-07 | Western Electric Co | Fleming circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0710057B2 (ja) | 1995-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62135031A (ja) | サイクリツクデイジタル情報伝送装置 | |
| JP3277948B2 (ja) | ディジタル信号受信装置 | |
| JP3158711B2 (ja) | データ転送方法 | |
| US4255813A (en) | Dicode transmission system | |
| JP2705442B2 (ja) | 同期方式 | |
| JPH1198200A (ja) | 調歩同期式シリアルデータ送受信方法と送信装置，受信装置および送受信装置 | |
| JPS592461A (ja) | 擬似同期防止方式 | |
| JPS61263326A (ja) | フレ−ム同期検出方法 | |
| JP2555582B2 (ja) | Ｃｍｉ符号誤り検出回路 | |
| JPH02240753A (ja) | 非同期通信用ｉｃ | |
| JPH03112240A (ja) | 光伝送システム及び障害情報検出方法 | |
| JPH0344229A (ja) | 擬似同期防止方法 | |
| JPS60167624A (ja) | サンプリング時刻同期装置 | |
| JPH0624357B2 (ja) | フレーム同期検出方式 | |
| JPS6350219A (ja) | デ−タ伝送方式 | |
| JPS5863248A (ja) | ル−プ式デ−タ伝送方式 | |
| JPS62239734A (ja) | デ−タ伝送方式 | |
| JPS63197151A (ja) | シリアルデ−タ転送方式 | |
| JPH0260373A (ja) | ファクシミリ装置の符号化回路 | |
| JPS62213333A (ja) | デ−タ伝送方式 | |
| JPH04167846A (ja) | 列変換方式 | |
| JPS61251339A (ja) | バ−スト伝送方式 | |
| JPS6162267A (ja) | シリアルデ−タの受信方式 | |
| JPS6232737A (ja) | 符号変換伝送方式 | |
| JPS6057750A (ja) | 非同期転送方式 |