JPS6232737A - 符号変換伝送方式 - Google Patents
符号変換伝送方式Info
- Publication number
- JPS6232737A JPS6232737A JP60173004A JP17300485A JPS6232737A JP S6232737 A JPS6232737 A JP S6232737A JP 60173004 A JP60173004 A JP 60173004A JP 17300485 A JP17300485 A JP 17300485A JP S6232737 A JPS6232737 A JP S6232737A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- frame
- parallel
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル通信の符号変換伝送方式に関する
。特に、mBnB符号を伝送路符号として用いる場合の
ブロック同期およびフレーム同期方式に関するものであ
る。
。特に、mBnB符号を伝送路符号として用いる場合の
ブロック同期およびフレーム同期方式に関するものであ
る。
本発明は、mBnB符号を伝送路符号として用いるディ
ジタル通信の符号変換伝送方式において、mBnB符号
の符号語として使われていない連続した「1」および連
続した「・0」をフレーム同期符号として割当てること
により、 ブロック同期とフレーム、同期とを同時に確立できるよ
うにしたものである。
ジタル通信の符号変換伝送方式において、mBnB符号
の符号語として使われていない連続した「1」および連
続した「・0」をフレーム同期符号として割当てること
により、 ブロック同期とフレーム、同期とを同時に確立できるよ
うにしたものである。
mBnB符号(man)はmビットのデータ信号をnビ
ットの符号語に変換したブロック符号である。通常の符
号変換法則により符号化した場合に、受信側ではまずブ
ロック同期を確立して復号化した後にデータ信号中のフ
レームパターンを検出してフレーム同期を確立する。
ットの符号語に変換したブロック符号である。通常の符
号変換法則により符号化した場合に、受信側ではまずブ
ロック同期を確立して復号化した後にデータ信号中のフ
レームパターンを検出してフレーム同期を確立する。
しかし、このような従来の符号変換伝送方式では、フレ
ームパターンと同一のパターンがデータ信号中に存在す
る可能性があるために、擬似同期の可能性があり、同期
復帰時間が長くなる欠点があった。
ームパターンと同一のパターンがデータ信号中に存在す
る可能性があるために、擬似同期の可能性があり、同期
復帰時間が長くなる欠点があった。
本発明は上記の欠点を解決するもので、簡単な回路でブ
ロック同期とフレーム同期とを同時に確立することがで
き同期復帰時間が短い符号変換伝送方式を提供すること
を目的とする。
ロック同期とフレーム同期とを同時に確立することがで
き同期復帰時間が短い符号変換伝送方式を提供すること
を目的とする。
本発明は、送信ディジタル信号を1ワードmビット構成
(mは自然数)の信号から1ワードnビット構成(nは
自然数、n>m)の信号に変換する符号変換手段と、受
信ディジタル信号を1ワードnビット構成の信号から1
ワードmビット構成の信号に復号化する復号化手段とを
備えたディジタル通信の符号変換伝送方式において、上
記符号変換手段は、フレーム同期用の符号語として連続
した「1」および連続した「0」を一フレーム毎に挿入
する挿入手段を含み、上記復号化手段は、上記挿入され
たフレーム同期用の符号語に基づいてフレーム同期を確
立する同期手段を含むことを特徴とする。
(mは自然数)の信号から1ワードnビット構成(nは
自然数、n>m)の信号に変換する符号変換手段と、受
信ディジタル信号を1ワードnビット構成の信号から1
ワードmビット構成の信号に復号化する復号化手段とを
備えたディジタル通信の符号変換伝送方式において、上
記符号変換手段は、フレーム同期用の符号語として連続
した「1」および連続した「0」を一フレーム毎に挿入
する挿入手段を含み、上記復号化手段は、上記挿入され
たフレーム同期用の符号語に基づいてフレーム同期を確
立する同期手段を含むことを特徴とする。
本発明は、送信時に挿入手段でmBnB符号のの符号語
として使われていない連続した「1」および連続した「
0」をフレーム同期用の符号語として一フレーム毎に挿
入し、受信時に同期手段でこのフレーム同期用の°符号
語に基づいて同期をとることにより、ブロック同期とフ
レーム同期とを同時に確立することができる。
として使われていない連続した「1」および連続した「
0」をフレーム同期用の符号語として一フレーム毎に挿
入し、受信時に同期手段でこのフレーム同期用の°符号
語に基づいて同期をとることにより、ブロック同期とフ
レーム同期とを同時に確立することができる。
本発明の実施例について図面を参照して説明する。
第1図は本発明一実施例符号変換伝送装置の送信部のブ
ロック構成図である。第1図において、図外からデータ
信号S、が直列並列変換回路1の入力に接続される。直
列並列変換回路1からmビットの並列信号がm B n
B符号化回路2の入力に接続される。
ロック構成図である。第1図において、図外からデータ
信号S、が直列並列変換回路1の入力に接続される。直
列並列変換回路1からmビットの並列信号がm B n
B符号化回路2の入力に接続される。
ここで本発明の特徴とするところは、一点鎖線で囲むフ
レーム同期用符号語挿入部分である。すなわち、図外か
らフレームパルスFが直並列変換回路1およびフレーム
パターン挿入回路4のフレームパルス入力に接続される
。フレームパターン挿入回路4の出力はmBnB符号化
回路2のフレームパターン入力に接続され、フレームパ
ルスFが入力した位置にフレームパターンである連続し
た「1」および連続した「0」が挿入される。mBnB
符号化回路2からmビットの並列信号が並直列変換回路
4の入力に接続され、並直列変換回路4らか直列信号で
あるデータ信号S2が図外に送出される= 第2図は本発明の符号変換伝送装置の受信部の、ブロッ
ク構成図である。
レーム同期用符号語挿入部分である。すなわち、図外か
らフレームパルスFが直並列変換回路1およびフレーム
パターン挿入回路4のフレームパルス入力に接続される
。フレームパターン挿入回路4の出力はmBnB符号化
回路2のフレームパターン入力に接続され、フレームパ
ルスFが入力した位置にフレームパターンである連続し
た「1」および連続した「0」が挿入される。mBnB
符号化回路2からmビットの並列信号が並直列変換回路
4の入力に接続され、並直列変換回路4らか直列信号で
あるデータ信号S2が図外に送出される= 第2図は本発明の符号変換伝送装置の受信部の、ブロッ
ク構成図である。
ここで本発明の特徴とするところは、第2図に示す一点
鎖線で囲むフレーム同期検出部分である。
鎖線で囲むフレーム同期検出部分である。
すなわち、図外からデータ信号S2が直並列変換回路6
の入力および同期回路5の入力に接続される。同期回路
5でフレームパターンが検出され、同一回路5からフレ
ームパルスF直並列変換回路6のフレームパルス入力に
接続され、また図外に送出される。直並列変換回路6で
フレーム同期およびブロック同期がとられnビットの並
列信号がmBnB復号化回路7の入力に接続される。m
BnB復号化回路7からmビットの並列信号が並直列変
換回路8の入力に接続され、並直列変換回路8から直列
信号であるデータ信号S1が図外に送出される。
の入力および同期回路5の入力に接続される。同期回路
5でフレームパターンが検出され、同一回路5からフレ
ームパルスF直並列変換回路6のフレームパルス入力に
接続され、また図外に送出される。直並列変換回路6で
フレーム同期およびブロック同期がとられnビットの並
列信号がmBnB復号化回路7の入力に接続される。m
BnB復号化回路7からmビットの並列信号が並直列変
換回路8の入力に接続され、並直列変換回路8から直列
信号であるデータ信号S1が図外に送出される。
このような構成の符号変換伝送装置の動作について説明
する。
する。
まず、mBnB符号の特徴および本発明の原理について
述べる。
述べる。
mBnB符号(man)は、2″個の符号語の中から
(1) マーク率が0.5、
(2) 同一符号連続数が最小
になるような符号語を選択して2″′個の原信号に割り
当てるものである。したがって符号語としては、平衡性
を有する符号語(「1」とrOJとの数が同一)が優先
的に選択され、連続した「1」(r 1、−・・、1」
)と連続したrOJ (rO,−0」)とは符号語か
ら除かれる。
当てるものである。したがって符号語としては、平衡性
を有する符号語(「1」とrOJとの数が同一)が優先
的に選択され、連続した「1」(r 1、−・・、1」
)と連続したrOJ (rO,−0」)とは符号語か
ら除かれる。
本発明は、通常のmBnB符号の符号語には含まれてい
ない連続したrlJおよび連続した「0の符号語をフレ
ーム同期用の符号語として割り当てることにより、フレ
ーム同期回路の簡易化と同期復帰時間の短縮化とを図る
ものである。
ない連続したrlJおよび連続した「0の符号語をフレ
ーム同期用の符号語として割り当てることにより、フレ
ーム同期回路の簡易化と同期復帰時間の短縮化とを図る
ものである。
連続した「1」および連続したrOJの符号語を組合せ
てフレーム同期用の符号語として使うことにより、 +11 連続した「1」および連続したrOJの組合
せにより、mBnB符号の長所である平衡性が保たれる
、 (2)連続したrlJおよび連続したrOJのパターン
は、他の符号語の組合せでは生じないパターンであるた
めに検出が容易であり同期復帰時間が短い、 (3)連続した「1」および連続した「0」は、他の符
号語との距1iSlt(ハミング距離)が大きいために
、伝送路誤りに対しての保護回路が簡単になる、 (4) フレーム同期とブロック同期とが同時に確立
される 」 等の長所が生じる。
てフレーム同期用の符号語として使うことにより、 +11 連続した「1」および連続したrOJの組合
せにより、mBnB符号の長所である平衡性が保たれる
、 (2)連続したrlJおよび連続したrOJのパターン
は、他の符号語の組合せでは生じないパターンであるた
めに検出が容易であり同期復帰時間が短い、 (3)連続した「1」および連続した「0」は、他の符
号語との距1iSlt(ハミング距離)が大きいために
、伝送路誤りに対しての保護回路が簡単になる、 (4) フレーム同期とブロック同期とが同時に確立
される 」 等の長所が生じる。
次に、第1図において、入力されたデータ信号S1は直
並列変換回路1でmピントに並列展開され、mBnB符
号化回路2でnビットの符号語に変換された後に、並直
列変換回路4で直列信号S2に変換される。また、フレ
ームパルスFが入力すれた位置には、フレームパターン
挿入回路3により、連続したrlJおよび連続した「0
」の符号語が交互に挿入される。
並列変換回路1でmピントに並列展開され、mBnB符
号化回路2でnビットの符号語に変換された後に、並直
列変換回路4で直列信号S2に変換される。また、フレ
ームパルスFが入力すれた位置には、フレームパターン
挿入回路3により、連続したrlJおよび連続した「0
」の符号語が交互に挿入される。
第2図において、符号化された直列信号が入力されると
、同期回路5において連続した「1」および連続した「
0」のフレームパターンが検出され、ブロック同期と同
時にフレーム同期とが確立される。ブロック同期が確立
されると、直並列変換回路6によりnピントの符号語に
並列展開され、mBnB復号化回路7でmビットのデー
タ信号に復号化された後に並直列変換回路8で直列信号
s1に変換される。
、同期回路5において連続した「1」および連続した「
0」のフレームパターンが検出され、ブロック同期と同
時にフレーム同期とが確立される。ブロック同期が確立
されると、直並列変換回路6によりnピントの符号語に
並列展開され、mBnB復号化回路7でmビットのデー
タ信号に復号化された後に並直列変換回路8で直列信号
s1に変換される。
第3図は本発明の符号変換伝送装置の伝送路上のデータ
信号のフレームフォーマットである。第3図において、
Dはデータ信号でありlフレームの先頭に連続したrl
Jおよび連続したrOJが挿入されている。
信号のフレームフォーマットである。第3図において、
Dはデータ信号でありlフレームの先頭に連続したrl
Jおよび連続したrOJが挿入されている。
以上説明したように、本発明は、ブロック同期とフレー
ム同期とを同時に確立することができる優れた効果があ
る。したがって同期復帰時間を短くすることができる。
ム同期とを同時に確立することができる優れた効果があ
る。したがって同期復帰時間を短くすることができる。
またフレームパターン検出回路および保護回路が簡単に
なる利点がある。
なる利点がある。
第1図は本発明の一実施例符号変換伝送装置の送信部の
ブロック構成図。 第2図は本発明の符号変換伝送装置の受信部のブロック
構成図。 第3図は本発明の符号変換伝送装置のデータ信号のフレ
ームフォーマット。 1・・・直並列変換回路、2・・・m B n B符号
化回路、3・・・フレームパターン挿入回路、4・・・
並直列変換回路、5・・・同期回路、6・・・直並列変
換回路、7・・・m B n B復号化回路、8・・・
並直列変換回路、D、S、、S2・・・データ(8号、
F・・・フレームパルス。
ブロック構成図。 第2図は本発明の符号変換伝送装置の受信部のブロック
構成図。 第3図は本発明の符号変換伝送装置のデータ信号のフレ
ームフォーマット。 1・・・直並列変換回路、2・・・m B n B符号
化回路、3・・・フレームパターン挿入回路、4・・・
並直列変換回路、5・・・同期回路、6・・・直並列変
換回路、7・・・m B n B復号化回路、8・・・
並直列変換回路、D、S、、S2・・・データ(8号、
F・・・フレームパルス。
Claims (1)
- (1)送信ディジタル信号を1ワードmビット構成(m
は自然数)の信号から1ワードnビット構成(nは自然
数、n>m)の信号に変換する符号変換手段と、 受信ディジタル信号を1ワードnビット構成の信号から
1ワードmビット構成の信号に復号化する復号化手段と を備えたディジタル通信の符号変換伝送方式において、 上記符号変換手段は、フレーム同期用の符号語として連
続した「1」および連続した「0」を一フレーム毎に挿
入する挿入手段を含み、 上記復号化手段は、上記挿入されたフレーム同期用の符
号語に基づいてフレーム同期を確立する同期手段を含む ことを特徴とする符号変換伝送方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60173004A JPS6232737A (ja) | 1985-08-05 | 1985-08-05 | 符号変換伝送方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60173004A JPS6232737A (ja) | 1985-08-05 | 1985-08-05 | 符号変換伝送方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6232737A true JPS6232737A (ja) | 1987-02-12 |
Family
ID=15952405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60173004A Pending JPS6232737A (ja) | 1985-08-05 | 1985-08-05 | 符号変換伝送方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6232737A (ja) |
-
1985
- 1985-08-05 JP JP60173004A patent/JPS6232737A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6195764B1 (en) | Data encoder/decoder for a high speed serial link | |
US4397020A (en) | Error monitoring in digital transmission systems | |
JP2818534B2 (ja) | 符号化変調方式 | |
US3689699A (en) | Synchronizing system | |
JPS63129750A (ja) | ディジタルデータの伝送方法およびそのための装置 | |
JPS58200654A (ja) | 通信装置 | |
JPS59139747A (ja) | デジタル伝送回線上の設備を遠隔監視する方法及び装置 | |
JPH0681166B2 (ja) | デイジタル伝送装置 | |
JPH0261826B2 (ja) | ||
JPS6232737A (ja) | 符号変換伝送方式 | |
JP2822922B2 (ja) | 並列データ伝送装置 | |
JPS62180611A (ja) | 符号変換伝送方式 | |
JPH06252874A (ja) | ワード同期検出回路 | |
JPH03297236A (ja) | データ伝送方式 | |
JPH04354218A (ja) | データ伝送方式 | |
JPS61263326A (ja) | フレ−ム同期検出方法 | |
JP3317296B2 (ja) | チャネル多重分離方法、チャネル多重回路およびチャネル多重分離装置 | |
JP2705442B2 (ja) | 同期方式 | |
JPH0229041A (ja) | ディジタル伝送中継方式 | |
JPH0340986B2 (ja) | ||
JPH02100436A (ja) | ブロック同期方式 | |
JPS60133A (ja) | デイジタル伝送方式 | |
JPH0123016B2 (ja) | ||
JPH0334696B2 (ja) | ||
JPS6394746A (ja) | 補助信号受信回路 |