JPH0261826B2 - - Google Patents

Description

請求の範囲 １ 複数のデータビツトとフレームビツト位置と
を含むフレームを複数個含むスーパーフレームの
一連のものからなる受信された時分割多重信号を
監視する装置であつて、該監視装置は 該受信された時分割多重信号（RTDM）のス
ーパーフレーム中のビツトに応答して所与の基準
に従つて複数のビツトを有する符号ワード
（CRC BITS）を発生する手段であつて、該符号
ワードの複数のビツトはスーパーフレーム中のフ
レームビツト位置の数より少ない所定数であり、
各受信されたスーパーフレームは符号ワードビツ
トを搬送するよう指定された符号ワードビツトの
所定数に数において符合する複数のフレームビツ
ト位置を含むものである符号ワード発生手段、及
び 誤り指示を発生するため該発生された符号ワー
ドビツトを、時分割多重信号の次に続くスーパー
フレームにおける符号ワードビツトを搬送するよ
う指定された所定数のフレームビツト位置のビツ
トと比較する手段とからなる監視装置。

２ 請求の範囲第１項に記載の監視装置におい
て、該受信された時分割多重信号における伝送誤
りを監視するため該誤り指示が与えられる利用回
路を含む監視装置。

３ 請求の範囲第２項に記載の監視装置におい
て、該発生手段は時分割多重信号（RTDM）の
所定数のビツトを有するスーパーフレームから該
符号ワードビツト（CRC BITS）を発生させる
手段及び該発生された符号ワードビツトを該比較
手段に対し該時分割多重信号の次に続いて受信さ
れたスーパーフレームの際に供給する手段とから
なる監視装置。

４ 請求の範囲第３項に記載の監視装置におい
て、該所与の基準は所定のサイクリツク符号発生
多項式を含むものである監視装置。

明細書 本発明はデイジタル伝送方式、特に時分割多重
信号の誤りの監視に関する。

基本的な時分割多重デイジタル伝送単位はDSI
信号として知られている。デイジタルチヤネルバ
ンクによつて発生される基本的なDSI信号形式は
24個の８ビツトのワードと、１フレームビツトか
ら成り、フレーム当り193ビツトとなる。24ワー
ドは典型的には24個の別個の分離したチヤネルに
配置された24個の別個の分離したメツセージを表
わす。ワードはPCM（パルス符号変調）で符号化
され、チヤネルの最下位のビツト（すなわち、第
８ビツト）は周期的に信号のために専用される。

ある種の既存の伝送方式においては、DSI信号
のフレームは各々が６フレームを持つ二つのグル
ープを含むいわゆるスーパーフレームに構成され
る。スーパーフレーム中の奇数番目のフレーミン
グビツトはフレーム当りのフレーム同期のパター
ン（1010……のパターン）を与え、偶数番目のフ
レーミングビツトはいわゆるサブフレームの識別
を行なう（111000111000…のパターン）。サブフ
レームのパターンはスーパーフレームの６番目と
12番目のフレームを識別し、そのフレームでは各
チヤネルの最下位のビツトにはそれぞれＡおよび
Ｂの信号ビツトが挿入される。

DSI信号を用いた従来のシステムは伝送特性を
監視するための種々の技法を用いている。この目
的のために、ビツトの単位当りの誤りの表示の測
定が行なわれ、所定の限界を越えたときには警報
が生じ、これによつて保守者に対してシステムが
故障したことを伝える。警報のために使用される
ひとつの表示は基本的なDSI信号のバイポーラ特
性の違反である。バイポーラ違反の測定を用いる
主な問題は信号のバイポーラ特性はデイジタル伝
送ハイアラーキーの中で失なわれることである。
すなわち、DSI信号が伝送ハイアラーキーの高い
システム、例えばＴ２あるいはＴ４Ｍを通して伝
送されたときには、信号のバイポーラ特性は単極
性に変換され、特性の監視にはパリテイチエツク
が用いられる。したがつて、バイポーラ違反の用
途はＴ１搬送方式の中継回線を用いて伝送される
方式に限定される。したがつてエンドツーエンド
の特性の監視は、信号が単極性伝送を用いるシス
テムを通して送信されるときには、バイポーラ違
反の監視では不可能である。

他の応用では、フレーム誤りが測定され伝送特
性を監視するために用いられる。フレーム誤りを
用いることに関する問題はフレームビツトが比較
的希にしか生じないため、誤り測定の時間間隔は
バイポーラ違反を用いているときに実現されるよ
り低くなることである。

本発明の特徴にしたがえば、デイジタル伝送の
特性監視の問題は時分割多重信号のビツトから所
定の条件にしたがつて発生された所定のビツト数
のデイジタル符号ワードを用いることによつて克
服される。符号ワードのビツトは時分割多重信号
の所定のビツト位置に挿入される。受信器におい
ては、受信された時分割多重信号のビツトは現在
受信されている時分割多重信号の符号ワードのビ
ツトがそれから発生されたビツトに表面的に対応
する受信時分割多重信号のビツトから発生された
符号ワードのビツトと比較されて伝送の誤りの存
在が表示される。

詳しく述べれば、伝送されている時分割多重信
号の所定の数のビツトを含む所定のブロツクから
所定の条件にしたがつて符号ワードのビツトが発
生される。この符号ワードのビツトは次に伝送さ
れている時分割多重信号のビツトの次のブロツク
の所定のビツト位置に挿入される。受信器におい
ては、受信された時分割多重信号から符号ワード
のビツトが発生され、次に受信されたブロツクの
ビツトと比較されて伝送誤りの存在が表示され
る。

特定の例においては、符号ワードのビツトは時
分割多重信号の所定のフレームビツト位置に挿入
される。

本発明の好ましい一実施例においては、送信回
路はタイミング信号と現在送信されている時分割
多重信号のビツトのブロツクに応動して、時分割
多重信号のビツトの次に続く所定のフレームビツ
ト位置に挿入されるべき所定の数のビツトを有す
るサイクリツク冗長チエツク（CRC）符号ワー
ドを発生するための発生器を有している。受信回
路はタイミング信号と受信されている時分割多重
信号のビツトとに応動して、送信されたCRC符
号に表面的に対応する次に続く受信ビツトブロツ
クと比較されるべきCRC符号を発生し、これに
よつて伝送誤りの表示を発生するための発生器を
含んでいる。すなわちビツトのブロツクの現在送
信されているCRC符号ワードのビツトは時分割
多重信号の前に伝送されたブロツクから発生さ
れ、現在受信されているブロツクのビツトは時分
割多重信号の先に受信されたビツトのブロツクか
ら発生されたCRC符号ワードのビツトと比較さ
れて、伝送誤りの表示が発生される。たとえばい
わゆる大警報と小警報を動作するというような必
要に応じた誤り表示を行なうこともできる。

本発明の一実施例においては、６ビツトの
CRC符号が用いられ、ここで符号ワードのビツ
トは時分割多重信号の所定のフレームビツト位置
に挿入される。

図面中で、 第１図は基本的DSIデイジタル信号のフオーマ
ツト： 第２図は本発明に従う装置に関連したデイジタ
ル端末の部分の簡単化されたブロツク図； 第３図は第２図の送信ユニツトに含まれた送信
回路の簡単化された詳細を示す図； 第４図は本発明の一実施例の動作を説明するの
に有用な信号のシーケンスを示す図； 第５図は第３図のCRCビツト発生器の簡単化
された詳細を示す図； 第６図は第５図のフイードバツクシフトレジス
タの詳細を示す図； 第７図は第２図の受信ユニツトに用いられる受
信回路の簡単化された形態を示す図； 第８図は第７図に用いられるCRCブロツク誤
り検出器の詳細図である。

本発明の明確な概念を把握し、かつ冗長さを避
けるために、ここで、前述したDSI信号について
詳細に考えることにしよう。第１図に示すよう
に、チヤネルの８ビツトはすべて６フレームごと
の５フレームではメツセージ情報を伝送するのに
使用され、６フレームごとに第８ビツト（D8）
は信号の目的で借用される。各チヤネルの各信号
ビツトはその特定のチヤネルの信号情報にだけ関
連しており、デイジタル・グループのすべての信
号ビツトは同一の（６個にひとつの）信号フレー
ムで生ずる。フレーミング情報は各フレームの
193番目のビツト位置で送信される。（フレーミン
グビツト位置は各フレームの第１ビツト、すなわ
ち０ビツト位置であると考えられる。）もつと新
らしいシステムでは、DSI信号は６フレームのグ
ループを二つ含むいわゆるスーパーフレームにグ
ループ化されており、第６フレームがＡ信号ビツ
トを第12フレームがＢ信号ビツトを伝送する。フ
レームごとの（1010……）パターンはひとつおき
のフレームに現われる。すなわち…１…Ｘ…０…
Ｘ…１…Ｘ…０…となる。フレームごとのフレー
ミングビツトを伝送しないフレームは信号サブフ
レームと呼ばれ、信号フレーミング情報を伝送す
るのに使用される。サブフレームパターン
（111000）…１…Ｘ…１…Ｘ…１…Ｘ…０…Ｘ…
０は第６および第12フレームを識別するのに使用
される。

本発明はDSIデイジタル信号フオーマツトで使
用でき、各々を以下拡張スーパーフレームと呼ぶ
６フレームのグループを４グループ含む24フレー
ムから成るいわゆる拡張デイジタルフオーマツト
のような異るデイジタルフオーマツトにも利用す
ることができる。さらに、この例では先にフレー
ム当りの（Ft）フレーミングビツトやサブフレ
ーム（Fs）のフレーミングビツトに用いられて
いたビツト位置のようなフオーマツト中の所定の
ビツトは追加のデータリンクを実現するのに利用
され、本発明の特徴にしたがつて、伝送特性を監
視するために使用されるサイクリツク冗長チエツ
ク（CRC）符号ワードを送信するのに使用され
る。各々が６フレームを持つ４グループが用いら
れるから、４個の信号ビツト、すなわちＡ、Ｂ、
Ｃ、Ｄが利用できる。この特定の例では、これは
本発明の範囲を限定するものではないが、８キロ
ビツトのフレーミングビツトチヤネルが４キロビ
ツトのフアシリテイ・データリンク、２キロビツ
トのCRC特性監視チヤネルそれに２キロビツト
のフレーミング用のチヤネルに分配されることに
なる。拡張フオーマツトの要約は次表に示され
る。

【表】 第２図は本発明の特徴にしたがう特性監視装置
を含む典型的なデイジタル端末を簡易化された形
式で示している。送信ユニツト２１には時分割多
重（TDM）入力データとフアシリテイデータリ
ンク（FDL）データが供給され、デイジタル伝
送回線を通して伝送されるべき時分割多重
（XTDM）出力信号を発生する。XTDMは要求
されるフレーミングビツトと本発明の特徴にした
がう伝送特性を監視するためのCRCコードワー
ドのビツトを含む。送信ユニツト２１からの複合
多重信号（XTDM）はラインインタフエースユ
ニツト２２を経由してデイジタルライン（例え
ば、Ｔ１伝送回線）に結合される。インタフエー
スユニツト２２は典型的には単極性のXTDMを
デイジタルラインを通して伝送するバイポーラに
変換する。受信側では上述の操作と逆の操作が実
行される。入りの時分割多重（RTDM）信号は
インタフエースユニツト２２を経由して、デイジ
タルラインから受信ユニツト２３に結合される。
受信ユニツト２３はRTDMからデータリンク
（FDL）情報を抽出するのに用いられ、RTDMに
作用して個々のチヤネル情報を抽出し、本発明の
特徴にしたがつてRTDMで受信されたCRCビツ
トを受信ユニツト２３で発生されたCRCビツト
と比較することによつて誤り表示を発生する。伝
送システムにおいてはデイジタルラインの両端で
同様の端局が使用されることは明らかである。

時分割多重送受信ユニツトの前述の短い説明は
本発明の理解を容易にする適切な背景を述べたも
のである。時分割多重送信ユニツトは1960年代の
初期から使用されており、各種の論文に詳しく述
べられている。たとえばBell System
Technical，Vol.51 1972年10月のA.J.Cirillo他の
“D2 Channel Bank：Digital Functions”，Bell
Laboratories Recoral，1972年８月の頁229―
2233のW.G.Gaunt他の“TheD3 Channel
Bank”，Bell Laboratories Record 1977年３月
の頁66―72のW.G.Albertの“D4：Up to Date
Channel Bank for Digital Transmission
Plant”それに1976年11月14日の米国特許4125745
を参照されたい。

第３図は時分割多重入力信号（TDM）を送信
されるべき時分割多重（XTDM）に形成するた
めの送信ユニツト２１で用いられる送信回路３０
０の簡単化された形態の詳細を示している。この
目的のためにANDゲート３０１，３０２，３０
３および３０４がORゲート３０５と共に用いら
れ、TDM入力データ信号、FDLデータ、Ｆパタ
ーンビツトおよびCRCビツトをインターリーブ
して伝送されるべきXTDM信号とする。

フレーミングパターンビツトとタイミング発生
器３０６（この後ではクロツクと呼ぶ）は端局３
０７を経由して与えられたビツトクロツク信号に
応動して前述の第１表に示すようなフレーミング
パターンビツト（Ｆパターンビツト）、データリ
ンク同期（FDL同期）信号、CRCビツト同期、
フレーミングパタン同期（Ｆパターン同期）およ
び拡張スーパーフレーム同期（ESF SYNC）を
発生する。ビツトクロツク信号はたとえば毎秒
1.544Mビツトのビツト周波数を持つＴ１クロツ
クである。これらの信号とXTDMあるいは
RTDMの拡張スーパーフレーム（ESF）のビツ
トとの関係は以下に説明する第４図に図示されて
いる。

したがつて所望のXTDM出力を発生するため
に、時分割多重回路（図示せず）からのTDM入
力信号は端子３０８を経由してANDゲート３０
１の入力に供給される。FDL同期、Ｆパターン
同期、CRCビツト同期の信号はANDゲート３０
１の禁止入力に供給されて、FDLデータビツト、
Ｆパターンビツト、CRCビツトがそれぞれ
XTDM信号にインターリーブされるときにAND
ゲート３０１を消勢する。ANDゲート３０１の
出力はORゲート３０５の入力に供給される。
FDLデータは端子３０９を経由してANDゲート
３０２の入力に供給される。FDL同期はFDLデ
ータ信号をXTDMの適切なビツト位置にインタ
ーリーブするためにこれを消勢する目的でAND
ゲート３０２の他方の入力に与えられる。AND
ゲート３０２の出力はこの目的のためにORゲー
ト３０５に与えられる。ＦパターンビツトとＦパ
ターン同期はクロツク３０６からANDゲート３
０３の第１および第２の入力にそれぞれ与えられ
る。Ｆパターン同期はXTDMの適切なビツト位
置にフレーミングパターンビツトをインターリー
ブするためにANDゲート３０３を付勢する。
ANDゲート３０３の出力はこの目的のためにOR
ゲート３０５に与えられる。サイクリツク冗長チ
エツク符号ワード（CRCビツト）はCRCビツト
発生器３１０からANDゲート３０４の入力に与
えられる。CRCビツト同期はクロツク３０６か
らANDゲート３０４の他方の入力に供給され本
発明のひとつの特徴にしたがつて、XTDMの適
切なビツト位置にCRCビツトをインターリーブ
するために、これを付勢する。ANDゲート３０
４の出力はこの目的のためにORゲート３０５の
入力に供給される。

CRCビツト発生器３１０はXTDMと端局３０
７から供給されたビツトクロツク信号と、クロツ
ク３０６から供給されたESF同期およびCRCビ
ツト同期信号とに応動して、現在送信されている
XTDMのESFから、次に送信されるべきXTDM
のESFの適切なビツト位置に挿入されるべき所定
の数のビツトを有するCRC符号ワードを発生す
る。すなわち、この例では先に挿入されたCRC
ビツトを含む現在送信されているビツトから
CRC符号ワードが発生され、これが次に送信さ
れるべきビツト位置の内の所定の位置に挿入され
る。CRCビツト発生器３１０の詳細は第５図お
よび第６図に示されており、以下に示される。こ
の例ではCRC符号ワードのビツトはフレーミン
グビツト位置に挿入されているから、追加のデー
タビツトは必要なく、伝送の全体の効率は低下し
ない。位置が決まつており、24フレームのESFに
にフオーマツトを限定しないことにすれば、
CRCビツトは時分割多重信号中の任意のビツト
位置にCRCビツトを挿入することができること
に注意していただきたい。

この例では、拡張スーパーフレームのビツトの
伝送誤りを検出するための所望の信頼レベルを実
現するために６ビツトのCRC符号ワード（CRC
―６）が用いられる。本発明のひとつの特徴にし
たがえば、簡単なCRC―６符号を使用すること
が決定されており、これが拡張スーパーフレーム
（すなわち、所定の数を持つビツトのブロツク）
の所定のビツト位置に挿入されており、この例で
は4632ビツトのすべてのビツト中の誤りの内の約
98.4パーセントは検出できる。これはデータ伝送
の誤り検出には不適当であるが、デイジタル伝送
の特性監視のためには不充分である。

この例では、CRC―６符号ワードは X⁶＋Ｘ＋１ (1) の多項式のサイクリツク符号発生器を用いること
によつて、送信されている（XTDM）拡張スー
パーフレーム（ESF）のビツトから発生される。
式(1)を実現する装置は第６図に示されており、以
下に説明されている。サイクリツク符号について
はProceedings of the IRE 1961年１月頁228―
235のWW.Peterson，D.T.Brownの“Cyclic
Codes for Error Detection”と題する論文と、
MITプレス1972年刊のW.W.Peterson，E.J.
Weldon Jr著のError Correcting Codes 第７
章を参照されたい。

第３図の送信回路の動作は第４図の波形を用い
ることによつて最も良く説明することができる。
これによれば第４図にはXTDMあるいはRTDM
のひとつの拡張スーパーフレーム（ESF）が示さ
れている。前述したように、これは本発明を制限
するものではないが、ESFは各々が193ビツトを
含む24フレームを含んでおり、4632ビツトのブロ
ツクを形成する。各々のESFはESF同期によつて
開始される。時分割多重回路からのTDM入力デ
ータは端子３０８、ANDゲート３０１およびOR
ゲート３０５を通つて、ANDゲート３０１が
FDL同期、Ｆパターン同期あるいはCRCビツト
同期によつて禁止されているとき以外はXTDM
に供給される。FDLデータビツトＭ１乃至Ｍ１
２はANDゲート３０２およびORゲート３０５を
経由してXTDMのフレームビツト位置１，３，
５，７，９，１１，１３，１５，１７，１９，２
１および２３に挿入されるべく与えられる。これ
は第４図に示される適切なフレームビツト位置の
間に対応するFDLデータビツトをサンプルする
ようにANDゲート３０２を付勢するFDL同期信
号を用いることによつて実行される。クロツク３
０６によつて発生されたフレーミングパターンビ
ツトは第４図に示される適切なフレーミングビツ
ト位置の間にANDゲート３０３を付勢するＦパ
ターン同期パルスに応動してANDゲート３０３
およびORゲート３０５を経由してフレーミング
ビツト位置４，８，１２，１６，２０および２４
に供給される。同様に、CRCビツト発生器３１
０によつて発生されたCRCビツトは第４(1)に示
す適切なフレームビツト位置の間にANDゲート
３０４を付勢するCRCビツト同期パルスに応動
してANDゲート３０４およびORゲート３０５を
経由してフレーミングビツト位置２，６，１０，
１４，１８および２２に挿入される。受信器にお
いてはこれとは逆の操作が実行される。

第５図はCRCビツト発生器３１０の簡単化さ
れた形態の詳細図を示している。この例では発生
多項式(1)にしたがつて、CRC符号ワードを発生
するのに用いられるフイードバツクシフトレジス
タ５０１が示されている。XTDMはシフトレジ
スタ５０１のデータ入力に与えられ、一方ビツト
クロツクとESF同期信号はそれぞれCLK入力と
RST入力とに与えられる。この目的のために使
用できる回路の一例の詳細が第６図に示されてい
る。レジスタ５０１はCRC符号ワードビツトＣ
１，Ｃ２，Ｃ３，Ｃ４，Ｃ５およびＣ６を発生
し、これらは並列入力直列出力（PISO）シフト
レジスタ５０２に対してESF同期信号に応動して
並列に供給される。EST同期はレジスタ５０１
をリセツトして、PISO５０２に格納するのに使
用される。この目的のために、ESF同期はPISO
５０２の格納（LD）入力に与えられる。ビツト
クロツク信号はPISO５０２のCLK入力に供給さ
れ、CRCビツト同期はPISO５０２のシフト入力
に与えられる。したがつて、CRCビツトはシフ
トされ、CRCビツト同期周波数でANDゲート３
０４に直列に供給される。ビツトクロツクはパル
スの変化を同期するために使用される。

第６図はフイードバツク・シフトレジスタ５０
１に用いられる装置の詳細を示している。この回
路は式(1)の所望の発生多項式を実現するのに用い
られ、したがつて所望のCRC―６の符号ワード
のビツトＣ１―Ｃ６を発生する。この目的のため
にXTDMはデータ入力を経由して排他的ORゲー
ト６０１の一方の入力に与えられる。ANDゲー
ト６０２が禁止されているときを除いて、Ｃ１で
あるANDゲート６０２からの出力は排他的ORゲ
ート６０１の第２の入力に供給される。したがつ
て、排他的ORゲート６０１はANDゲート６０２
の２進出力をデータ入力を経由して与えられた
XTDMビツトに加算する。これによつて１＋X⁶
の関数が実現される。排他的ORゲート６０１の
出力は排他的ORゲート６０３の一方の入力とＤ
型フリツプフロツプ６０４とに供給される。フリ
ツプフロツプ６０４のＱ出力はシフトレジスタ５
０２に与えられるCRCビツトＣ６であり、また
ANDゲート６０５を経由して排他的ORゲート６
０３の第２の入力に供給される。これがＸ関数で
ある。排他的ORゲート６０３の出力は多項式X⁶
＋Ｘ＋１であり、Ｄ型フリツプフロツプ６０６に
供給される。フリツプフロツプ６０６の出力は
CRCビツトＣ５であり、シフトレジスタ５０２
とＤ型フリツプフロツ６０７に供給される。同様
に、Ｄ型フリツプフロツプ６０７，６０８，６０
９および６１０の直列接続によつてそれぞれ
CRCビツトＣ４，Ｃ３，Ｃ２およびＣ１が発生
され、これらはすべてレジスタ５０２に供給され
る。フリツプフロツプ６１０の出力はX⁶の関数
であり、ANDゲート６０２を経由して排他的OR
ゲート６０１の入力に供給される。ビツトクロツ
クはCLK入力を経由してANDゲート６１１の一
方の入力とフリツプフロツプ６０４，６０６―６
１０のCLK入力とに与えられる。ESF同期は
RST入力を経由して、フリツプフロツプ６１２
のセツト（Ｓ）入力に供給される。フリツプフロ
ツプ６１２のＱ出力はANDゲート６１１の第２
の入力に供給される。ANDゲート６１１の出力
はフリツプフロツプ６１２のリセツト（Ｒ）入力
とフリツプフロツプ６０７―６１０のクリア
（CLR）入力とに供給される。ANDゲート６１
１とフリツプフロツプ６１２はフイードバツクシ
フトレジスタ５０１を各々の拡張スーパーフレー
ムの始めで全０に初期化するリセツトパルスを生
ずる。すなわちＣ１―Ｃ６は全０となる。AND
ゲート６０２および６０５はESF同期と同時に供
給されるXTDMビツトの処理を保証する。

第７図は本発明の特徴にしたがつて受信された
時分割多重（RTDM）信号の誤りを検出するた
めにCRC符号ワードビツトを利用するための受
信ユニツト２３で使用される受信回路７００の簡
易化された形態の詳細を示している。この場合に
は受信された時分割多重信号RTDMは端子７０
１を経由してCRCビツト発生器７０２とCRCブ
ロツク誤り検出器７０３に供給される。CRCビ
ツト発生器７０２は上述した送信回路３００で用
いられたCRCビツト発生器３１０と本質的に同
様である。CRCビツト発生器７０２はこの例で
はそのとき受信されたRTDMの拡張スーパーフ
レームからCRC符号ワードのビツトを発生して、
次に受信されたRTDMの拡張スーパーフレーム
のCRCビツトと比較する。CRCビツトはCRC発
生器７０２からCRCブロツク誤り検出器７０３
に直列に供給され、ここでこれはRTDMのビツ
トと比較される。誤り表示はCRCブロツク誤り
検出器７０３から利用装置７０４に供給される。
利用装置７０４は、例えば、特性監視のために
個々の誤り表示を使用するマイクロコンピユータ
である。所定の誤り率（すなわち所定数のビツト
当りの誤り）を越えたときのたとえば大警報小警
報のような警報を生ずるのに特定のアルゴリズム
を使用してもよい。

タイミング発生器７０５はビツトクロツク信号
に応動するが、これは1.544Mビツト／秒のＴ１
周波数であり、これによつてESF同期とCRCビ
ツト同期を発生する。ビツトクロツク、ESF同期
およびCRCビツト同期はCRCビツト発生器７０
２に供給され、上述したようにCRCビツト発生
器３１０に関連して利用される。ESF同期および
CRCビツト同期はCRCブロツク誤り検出器７０
３に供給される。ESF同期とCRCビツト同期は
第４に示した信号と同様である。

第８図はCRCブロツク誤り検出器７０３の詳
細を示している。CRCブロツク誤り検出器７０
３は排他的ORゲート８０１を含み、これはこの
例では、これには入来時分割多重信号RTDM、
拡張スーパーフレーム（ESF）フオーマツトおよ
びCRCビツト発生器７０２からのCRCビツトが
供給される。排他的ORゲート８０１はそのとき
受信されているRTDMのビツトを先に受信され
たESFから発生されたCRCビツトと比較する。
排他的ORゲート８０１の出力はCRCビツト同期
によつててCRCビツト周波数で付勢されるAND
ゲート８０２の一方の入力に与えられる。したが
つて、排他的ORゲート８０１の出力は受信され
たCRCビツトが存在するべきときに読み出され
る。そのとき受信されているCRCビツトとCRC
ビツト生器７０２によつて発生されたCRCビツ
トは表面的には同一の信号（すなわちXTDM、
RTDM）から誘導されたものであるから、それ
は同一であるべきである。しかし伝送には雑音そ
の他のために誤りが存在する可能性がある。受信
されたCRCビツトと局部的に発生されたCRCビ
ツトが同様でないときには、排他的ORゲート８
０１は論理“１”を発生し、これはANDゲート
８０２を経由してフリツプフロツプ８０３のセツ
ト（Ｓ）入力に与えられる。フリツプフロツプ８
０３はリセツト（Ｒ）入力に供給されるESF同期
によつてリセツトされる。したがつて、この例で
は、拡張スーパーフレーム当り１あるいはそれ以
上のCRCビツト誤りによつて、ESF当り１ある
いはそれ以上のCRCブロツク誤りが発生する。
フリツプフロツプ８０３の出力ＱはANDゲート
８０４の一方の入力に供給される。ESF同期は
ANDゲート８０４の他方の入力に供給され、し
たがつて、ESF同期の発生によつてフリツプフロ
ツプ８０３のＱ出力を問合せる。ANDゲート８
０４の出力はCRCブロツク誤り表示であり、利
用装置７０４に供給される。