JPH01228339A

JPH01228339A - デジタル伝送試験方法および装置

Info

Publication number: JPH01228339A
Application number: JP63044669A
Authority: JP
Inventors: Bradley Frank; フランク・ブラッドレー; Fletcher Louis; ロイス・フレッチャー
Original assignee: BRADLEY TELECOM CORP
Current assignee: BRADLEY TELECOM CORP
Priority date: 1988-02-29
Filing date: 1988-02-29
Publication date: 1989-09-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の背景］この発明は、トラフィック伝送がなされている間の、長
距離のデジタル・データ伝送線におけるエラー検知に関
するものであり、より詳細には、チャンネルの内容の知
識を有することなく、チャンネルの性能を試験、するた
めの装置および方法に関するものである。

デジタル電話方式は、始めは、音声通信のための搬送体
として導入された。その目的は、伝送線の容量を伸ばす
ことにあった。非音声のデジタル・データ伝送は、パル
ス・コード（ＰＣＭ）変調装置を含む、音声周波数（Ｖ
Ｆ）のアナログ機器のデータ処理への適用の成長ととも
に、急激に膨張してきた。１９７０年代の初期における
デジタル・データ・サービス（ＤＤＳ）の導入のために
、顧客に対する直接的なデジタル・データ・リンクが原
著になっている。より高いトラフィック比率に適応する
ために、多くの業者によって、フルＴ１チャンネルが提
供されてきている。

これらのチャンネルに導入されるデータには、種々の限
定がなされている。これらの限定は、基本的には、デー
タ・ストリームにおける最小の“１の密度”の要求と、
許容される最大数の連続する０とに従うものであって、
デジタル・データ再生の基本としての回復したクロック
が減衰したり、または、公称周波数からドリフトし過ぎ
たりするのに先立ち、所定の経路に沿ったクロック回復
回路のリフレッシュがなされる。これは、次の理由で不
満足なものであることが明らかにされている。

即ち、データに対する任意の特定化されたフレーム・フ
ォーマットがないときには、搬送体は、種々の販売業者
によって使用される多様なデータ・フォーマットに対し
てフレーム化させることは不可能であり、かくして、こ
の発明以前には、チャンネル・エラーに関する顧客の苦
情を確認することは不可能である。最近に至り、ある種
の搬送体においては、新規なサービスの提供に対して更
にフォーマットの要求を付加することで、この問題を解
決しようとしている。特に、“Ｄ４”フォーマットにつ
いての要求が特定化されている。これの意味することは
、１９３番目毎のビットがオーバヘッド機能、フレーム
化に適用することが要求されるということである。ベル
・システム・、テクニカル・ジャーナル（口ｅｌｆ　Ｓ
ｙｓｔｅｍ　Ｔｅｃｈｎｉｃａｌ　Ｊｏｕｒｎａｌ）の
１９８２年１１月号には、このようなり４フレーム化が
記述されている。これによれば、データ速度の制限がな
され、また、現存のハードウェア、即ち、完全なＴ１チ
ャンネルを使用する産業によって設計され、設置されて
いる機器の機能に対する干渉がなされるだけではなく、
その開始の前後において傍受者に渡される暗号化された
データについて、不所望の制限が付されることになる。

また、最近の数年間においては、実際のトラフィック伝
送の間のチャンネル能力のモニタを許容するための、多
大の努力がなされてきた。ＡＴ＆Ｔコンパティビリティ
・プレティン１４２の“展開フレーム化フォーマット・
インタフェース仕様（Ｔｈｅ　Ｅｘｔｅｎｄｅｄ　Ｆｒ
ａｍｉｎｇ　Ｆｏｒｍａｔ　ＩｎｔｅｒｆａｃｅＳｐｅ
ｃｉｆｉｃａｔｉｏｎ）”を参照されたい。展開スーパ
フレーム（ＥＳＦ）技法は、ベル・システムその他によ
って広範に助長されている。このＥＳＦフォーマットに
よれば、実際のトラフィックに対する制限的でサイクリ
ックな冗長性コード・チエツクがなされる。また、４に
ビット／秒の監視／維持チャンネルが与えられる。ＥＳ
Ｆのために多くのハードウェアが開発されており、その
中の幾つかは現に配備が開始されている。

［発明の詳細な説明コこの発明の目的は、フレーム化するフォーマットの存在
／不存在に拘わらず、Ｔ１チャンネルのようなデジタル
伝送チャンネルの能力をチエツクする可能性を提供する
ことにある。また、ＤＳＯのような、Ｔ１より速度の低
いもの、および、ＤＳｌより速度の高いもののような、
別異のデジタル・データ・チャンネルにも関心が寄せら
れる。

ＤＳＬは、Ｔ１ラインに対するライン・フォーマットと
して参照されるものであり、ここでは、Ｔ１ラインを指
定するために互換的に使用される。−膜内に、ＤＳＬで
特定されるものは、公称１，５４４ＭＨｚのデータ速度
、１５未満で連続した０、所要のパルス波形と振幅、お
よび、極性の制限である。

この発明の目的は、チャンネルの内容に何らの影響をも
及ぼすことなく、前述されたチャンネルの能力について
のチエツクをすることにある。

この発明の目的は、チャンネルの内容について何らの知
識もなく、また、データ保護を含むこともなく、暗号化
されたチャンネルの能力についてのチエツクをすること
にある。

この発明の更に別異の目的は、Ｔ１チャンネル内のラン
ダムな情報について、高い確度をもって同期をとるため
の方法を提供することにある。この方法によれば、該チ
ャンネル上で伝送されるデータの量よりも遥かに少ない
量の情報が使用されて、このような同期をとることが、
低速のサイド・チャンネル上でなされることになる。

この発明の別異の目的は、以下の説明から明らかにされ
る。

［好適な実施例についての詳細な説明］この発明によっ
て提供されるものは、任意の内容の情報を搬送するＤＳ
Ｌライン、および、特に、どのような特定なフレーム化
のまたは同期化のパターンに対する確認を必要としない
チャンネルのようなデジタル・データ・チャンネルにつ
いての、端部から端部までのデータ伝送の信頼性能力を
モニタし、報告するための手段である。これの達成は平
行な低速チャンネルを使用することによってなされる。

この低速チャンネルは、ＶＦまたはデジタル式の、プラ
イベート・ラインまたは直接遠隔ダイアリング（ＤＤＤ
）チャンネルである。この低速チャンネルは、始めに、
端部から端部までの同期化を達成させるために使用され
る。同期化が達成された後で、例えば、サイクリック・
リダンダンシ　チエツク（ＣＲＣ）データのようなチエ
ツク用のデータが高速チャンネルのために算出され、出
発端部から低速サイド・チャンネルを介して伝送されて
、高速チャンネルの受信端部において算出されたＣＲＣ
データとの比較がなされる。ＥＳＦにおけるように、Ｃ
ＲＣ６の多項式が使用されるときには、全てのエラーの
少なくとも６３７６４が取得される。

ＣＲＣデータの伝送において、エラーの検知・訂正束が
使用されて、低速チャンネルによって導入されたエラー
が、試験中の高速チャンネルに影響しないようにされる
。

この発明での処理を実行するハードウェアの実施例は、
これからはライン・モニタとして参照される。モニタさ
れる高速通信チャンネルの各端部において１個のライン
・モニタが配置され、また、２個のライン・モニタが１
個の低速通信チャンネルによって連結される。エラーに
ついての能力をモニタし、結果としてのエラーの能力を
、前面パネルのデイスプレィ、および／または、付設さ
れたプリンタを介して報告するのには、この配列で充分
である。双方向のＤＳＬ伝送に対するエラーの報告は、
いずれの端部においても使用可能なものである。

例えば、ライン・モニタのいずれか一方または双方が、
低速通信チャンネルを介して、ＰＣ形式のコンピュータ
に基づくオペレータ・インタフェースであるメンテナン
ス・コントロール・ユニット（ＭＣＵ）に結合される。

この発明の好適な実施例はノース・アメリカンＤＳＬに
向けられている。ただし、この発明は、ベル・システム
ＤＤＳが、５６にビット／秒にスイッチされたデジタル
・サービスとして、同−へイエラーキ・レベル（Ｄ　Ｓ
　ＯおよびＤＳ　１）でのＣＣＩＴＴサービス、および
、より高速のサービスのような別異のデータ・サービス
への適用が可能である。低速の試験用リンクは、ＤＤＤ
、または、ＤＤＳや２線式または４線式の私用ラインの
のような、別異の低速サービスのものである。また、例
えば、５６にビット／秒にスイッチされた設備としての
低速ＤＤＤチャンネルのような、高速のラインを使用す
ることも、この発明の範囲に含まれるものである。

第１図には、試験装置の全体的な構成が示されている。

ＤＳＸ−１交差接続モニタ・ジャック（図示されない）
のような電話会社の所在地でのＤＳ１設備、加入者の所
在地でのもの、または、任意の別異の便宜的なりＳＬア
クセス点において、その伝送の各方向にライン・モニタ
が接続されている。各ライン・モニタは、また、全２重
“サイド・チャンネル”を呈するように使用されるＤＤ
Ｄ設備にも接続されている。そして、このライン・モニ
タ・ユニットは、ＤＤＤ設備を介して情報の交換をする
０例示的には、このＤＤＤ設備に含まれているものは、
単一のサテライト・ホップである。

ＤＳＬ設備も、１個のサテライト・ホップを含むことが
できる。ＤＳ１設備に間するこの事実は、試験装置の操
作に先立って知られたり、または、知られなかったりし
ており、例えば、スイッチの箇所をセットすることによ
り、オペレータの入力の主題であるようにされる。

［初期的な同期化］好適な実施例には、ＤＳＬデータ・ストリームに関する
２ｇのライン・モニタ試験装置の初期的な同期を達成さ
せるための手段が設けられている。

ＤＳＬ信号の各々の伝送方向に対して、ＤＤＤを介して
伝送された演算源端部のＣＲＣデータとＤＳＩデータ・
ストリームから局部的に発生されたＣＲＣデータとに対
する同期化の共通点を見出すように、２個のライン・モ
ニタ装置が適合されている、−旦このような共通点が見
出されたときには、ＣＲＣ演算が実行されて、同期化の
有効性を確認し、また、データ・ストリームに対する連
続的なＣＲＣに基づく（または別異の）信頼性の試験を
実行するようにされる。また、−旦このような共通点が
見出されたときには、各データ・ブロックにおいて選択
されたビット位置のモニタが、その両端部でなされ、ま
た、端部から端部への伝送および適当なデイレイととも
に、連続的な同期確認のビット・サンプルとして互いに
比較される。

初期的な同期化および信頼性の試験は、ＤＳＬ設備の２
個の伝送方向の各々に対して、同様な態様で実施される
。以下の検討は、ある一方の伝送方向だけについてなさ
れるが、その反対方向のＤＳ１伝送については、全部の
操作が同様に繰り返されねばならないことが理解される
べきである。

初期的な同期化を達成させるために、ＤＳＬ設備の゛°
伝送”端部におけるライン・モニタにより、通過するＤ
ＳＩデータの走査がなされる。そして、後述されるサン
プリング手法を使用することにより、ＤＳＬデータ・ス
トリーム内での時点が同定される。次いで、その同定情
報は、ＤＳＬ設備の“受信”端部に通される。また、こ
の“受信”端部における装置によっても、ＤＳＬデータ
・ストリーム内の対応点が同定される。ＤＳＬ信号が、
ある程度の予測できない伝播デイレイを受けたり、また
、同定情報の低速サイド・チャンネルでの伝送が、ある
程度の予測できない伝播デイレイを受けたりした後で、
この同定操作がなされる。

［同期化ロジック］第２図には、ある一方の方向におけるＤＳＩ伝送の初期
的な同期化の機能図が示されている。ＤＳ１装置の左端
部、即ち“送信′°端部でのユニットによりＤＳ１デー
タ・ストリームの走査がなされて、その同定情報（取得
サンプル）が生成され、そして、必要に応じて、該情報
について同定情報としての′能力”の試験がなされる。

該情報は、次いで、サイド・チャンネルを通して受信端
部に伝送される。右端部、即ち゛受信”端部でのユニッ
トにより受信されたＤＳＬ信号の走査がなされ、恐らく
はＤＳＬ信号のイメージにデイレイが生じて、同様な同
定化の試験がなされてから、その同定情報が゛送信”端
部から受信された同定情報と比較される。この２組の同
定情報が合致したときには、受信端部での初期的な同期
化が達成されたものとする。次に続く°“確認”ＣＲＣ
チエツクにより、前記同期化の正否のいかんが確認され
る。同期化が正しくなかったときには、前記の確認が失
敗する。

この場合には、装置による同期化の試行が自動的に再開
される。確認後に同期が消失した場合にも、装置による
同期化の試行が自動的に再開される。

［ＤＤＤおよびＤＳ１信号経路］第３図には、この発明で取り扱うことのできる、幾つか
の可能性のあるＤＤＤおよびＤＳ’ｌ信号の経路図であ
る。これらの信号および地球外のＤＳ１信号を取り汲う
ことは、ライン・モニタのフロント・パネル上での、後
述されるスイッチ選択によって可能にされる。

［相対的デイレイ］同期化を達成し、これに次いでＤＳＬデータ・ストリー
ムの信頼性の試験をするために、この発明によれば、送
信端部からのサイド・チャンネル情報は、受信端部にお
いて取得サンプルがＤＳＬ信号から算出されるまでに該
受信端部に到達して、サイド・チャンネルからの情報と
の比較が該受信端部においてなされる。受信端部におけ
るＤＳＬ信号は、これを達成させるために、ある程度の
デイレイ（第２図のＤＢ）がなされる。

情報の内容を失うことなくＤＳＬ信号にディレイを与え
る方法は、“リング・バッファ”でのアプローチを用い
て、当該情報のビットをメモリに書き込み、次いで、あ
る時間後に読み取るようにすることである。単一の６４
Ｋｘｌのメモリ・チップと、これに関連の予備設定可能
なアドレス・カウンタとにより、４２．４４ミリ秒まで
のデイレイをＤＳＬ信号に与えることができる。２５６
Ｋｘ１のチップを使用することもできるが、そのチップ
当たりのデイレイは１６９．７８ミリ秒である。

［同期化ウィンドウ］この発明が適合されるものは、ＤＳＬ信号経路およびサ
イド・チャンネル経路の双方における予測可能なデイレ
イおよび予測不可能なデイレイである。予測可能なデイ
レイに対する補慣は、前述されたＤ３の適正なオフセッ
トによってなされる。

より関係のあることは予測不可能なデイレイであり、よ
り正確には、サイド・チャンネルに関するＤＳＩ信号の
予測不可能なデイレイである。

少なくとも、同期化の点を定めるための相対的な不確定
性がある限りは、予測不可能なデイレイを取り扱うため
に、受信端部のＤＳ１Ｓ２Ｏ、ある所定の時間インタバ
ルにわたって走査される。

受信端部のＤＳＬ信号が走査されねばならない時間イン
タバルは、“同期化ウィンドウ”または単にウィンドウ
と呼ばれるものである。このウィンドウは、好適には、
該ウィンドウ内で繰り返される同期化サンプル信号の可
能性を最小にするように小さいものであるけれども、サ
イド・チャンネルとメイン・チャンネルとの間の、最大
の予測不可能な差動的デイレイに充分に適合できる大き
さでなければならない。

［同期化ウィンドウのサイズコ同期化ウィンドウのサイズは、簡単にいえば、受信端部
におけるＤＳ１Ｓ２Ｏ到達時点に関して、該受信端部に
おけるサイド・チャンネル情報の到達時点の不確定性の
大きさである。

相対的なデイレイの不確定性は２個の源から生起するも
のである。その不確定性の１個の源は、ＤＳＩ信号の経
路長に対するサイド・チャンネルの経路長の差である。

該不確定性の別異の源は、同一経路長の回路の伝播デイ
レイにおいて、回路毎に存在する変動である。

ＡＴ＆Ｔの端局接続研究（ベル・システム・テクニカル
・ジャーナル、１９８４−１１）によれば、この発明の
好適な実施例に依存した同期化ウィンドウの大きさが指
示されている。第４図は当該研究からのものであって、
“ベスト・ケース”のゼロ長ＶＦ回路に対するデイレイ
と、“ワースト・ケース”のクロス・カントリ回路に対
するデイレイとの間の差が、片道毎に３０ミリ秒（往復
で６０ミリ秒）であることが示されている。サイド・チ
ャンネル内のサテライト・ホップには、片道毎に別異の
２７０ミリ秒を付加することができる。

Ｄ８１回路は、公称値からの変移が小さいことが期待さ
れているけれども、距離に対する同様なデイレイの変動
を呈することが期待されている。

サテライト・ホップを含んでいるサイド・チャンネルと
Ｄ８１回路との間の全体的な相対的デイレイの変動は、
完全なワースト・ケースの状況では３３０ミリ秒になり
、同期化ウィンドウは３３０ミリ秒である。

この発明を用いることにより、サイド・チャンネルのデ
イレイがライン・モニタで計測され、オペレータは、Ｄ
Ｓ１経路内のサテライト・デイレイ（必要に応じて、付
加的な固定デイレイとともに）の存否を見定める。この
技術のために、全体的な可能性のある差動的なデイレイ
が＋／−１６５ミリ秒よりも、全体的な予測不可能のデ
イレイが＋／−１５ミリ秒に減少される。同期化ウィン
ドウ内の多数の同様なサンプルの可能性は、予測不可能
なデイレイとともに直線的に増大する。従って、この発
明によれば、１１のファクタが得られて、サイド・チャ
ンネル経路内に存在するデイレイを試験用機器で計測し
、また、経路長と回路のデイレイ変動との幾つかの殆ど
存在しない組み合わせに対する正当な操作を除外する仕
様を規定することにより、初期的な同期化が容易に達成
される。

このような態様で仕様を規定することにより、ある少数
の場合において、試験装置が設訂されること、サイド・
チャンネル回路が設定されることが許容されて、小さす
ぎるウィンドウに基づく装置の同期化の達成が失敗する
ようにされる。この場合に、オペレータは、次いで、よ
り良好なデイレイ変動特性を有する回路が見出されるま
で、サイド・チャンネルのリンクの設定をし直す、好適
な実施例においては、５０ミリ秒のウィンドウが使用さ
れる。多数の試験箇所にわたる拡張された試験では、過
大な伝播デイレイ変動のために、単一の事例は必要とさ
れなかった。

［サイド・チャンネルのデータ速度（同期検知）］ＤＳ
１信号に関してサイド・チャンネルのデータの速度が比
較的低いときでも、この発明によれば初期的な同期化を
することができる。このより低いデータの速度は以下の
ように生じるものである。

サイド・チャンネルは、１２００ボーにおいて、１２８
６のＤＳ１ビット当たり多くとも１個のビットを伝送す
ることができる。サイド・チャンネルの同期がとれてい
ないときには、１個のスタート・ビットと１個のストッ
プ・ビットとが、サイド・チャンネルのデータのバイト
毎に存在する。これで８ｏｚの効率が達成される。パリ
ティ・チエツクその他の形式の完全性チエツクが採用さ
れたときには、この効率は更に低下する。好適な実施例
において、エラー・チエツク・訂正（Ｅ　ＣＣ’）技術
が使用されたときには、それだけで、その効率は１６／
２２のファクタによって減少する。また、非同期的な伝
送によれば、全体的な効率は５７＄になる。即ち、サイ
ド・チャンネルのビット化たり２２１０Ｄ３１ビツトに
なる。

同期化の期間中は、サイド・チャンネルのデータ伝送だ
けが、同期化の達成と確認のために充分なりＳ１データ
のサンプルを伝送することに関係していることから、こ
の発明によれば、ＤＳＬ信号に対して低速度のサイド・
チャンネル内のデータについて操作することができる。

サイド・チャンネル上でのこのサンプルの持続時間は、
該サンプルが発生されたＤＳ１データの持続時間よりも
長くすることができる。必要とされる余分の時間は、比
較が実行されるのに先立って、受信端部において所要の
付加的な大きさだけＤＳＬサンプルをデイレイさせるこ
とによって°“生成”されるものである。

［サイド・チャンネルのデータ速度コこの発明によれば、下記のように、−旦達成された同期
についてのエラーが許容される維持が提供される。−旦
満足される同期が達成されたときには、ハードウェアは
全てのデータに対するモニタおよびチエツクをせねばな
らない、サイド・チャンネルは、下記の事項に関連のあ
る全てのデータを伝送せねばならない。即ち、ＣＲＣ１
装置帽Ｌエラー告知、およびＤＤＤエラー検知、ならび
に、ＤＳＬデータ速度でＣＲＣブロックが占有する時間
と同じくまたは短い）時間だけチエツクされる、前記Ｃ
ＲＣブロックの各々に対する訂正に関連のある全てのデ
ータを伝送せねばならない、更に後述される好適な実施
例においては、ＣＲＣブロック当たり１６個のデータ・
ビットと６個のＥＣＣビットとがある。この情報は、３
個の８ビツト・バイトとして非同期的に伝送される。各
バイトには、１個のスタート・ビットと１個のストップ
・ビットとが関連されている。これにより、全体として
３０ビツトになる。１２００Ｂ／秒のデータ速度におい
ては、これにより、伝送のための２５ミリ秒の経過時間
がもたらされる。非同期のＤＤＤチャンネルと同期のＤ
Ｓ１チャンネルとの間のタイミングのずれに基づく時間
マージンが必要とされる。安全のため、および、後述さ
れる゛確認”ＣＲＣチエツクの目的のためには、約３３
ミリ秒のインタバルが好適である。このインタバルの間
に、約５１．０００のデータ・ビットがＤＳルベルで伝
送される。従って、これがＣＲＣブロックのサイズであ
る。

［同期検知の消失］下記のＣＲＣ同期確認においては、ＣＲＣブロックのエ
ラーに対する１０−４のビット・エラー比率を示す表が
ある。要するに、このようなエラー比率において上記サ
イズのエラー・フリーのブロックを得る機会は殆どない
。実際上は、１０−″のエラー比率においてエラー・フ
リーなブロック得る機会は全くない、１０−２のような
低いエラー比率においてでも同期を維持することが望ま
しいしのである。端部から端部までの同期が良好である
ときには（連続ＣＲＣのエラーのために）その同期から
明らかにされることから、ＣＲＣエラーに依存する同期
チエツクのいかなる消失においても、このようなエラー
比率が取り扱われることはない。

不要な再同期化の間の時間ロスのために、これは有意義
なことではない。

この問題は、初期的な同期化が達成され、確認された後
で、この発明による操作の間に、ＣＲＣブロック内のＤ
ＳＬデータ・ストリームから選択された少数のビットを
モニタし、伝送することによって回避される。これらの
ものは、好適には、“バースト”・エラーに対する“″
同期消失”手法の感度を避けるために、−緒に集められ
るよりは平等な間隔をおかれる。受信端部において、等
価のビットがデータ・ストリームから取り出されて、Ｄ
ＤＤで伝送されたビットとの比較がなされる。例えば、
そのようにして４個のビットが選択されて、２個以上に
エラーがあって“同期外れ”が宣告されたときには、エ
ラーが許容された同期状態をモニタすることが結果とし
てもたらされる。このことは、データの特性に依存して
、初期的な同期化を確認するための充分に強固な基準に
なることもあり、基準にならないこともある。好適な実
施例においては、同期化手法の下で、後述されるように
、中間的な同期の確認をする段階が、より短いＣＲＣブ
ロックを使用することによって含まれている。

［ランダム・パターン］この発明による初期的な同期化の手法は、完全には反復
性がないような、実際に存在する任意のデータ・パター
ンについて好結果をもたらすように設計されている。ラ
イン上でのデータ・フォーマットは、ＤＳＬフォーマッ
トの１の最小密度および連続０の最大制限だけによって
制限されるものである。ランダムなデータについては後
述される。

ランダムなデータ・パターンの統計的な値は、確率理論
から算出することができる。例えば、３０．８８０個の
連続的なランダム・データ・ビットく２０ミリ秒に値す
るデータ）の中で、任意の１６ビツトのパターンが正確
にｒ回だけ生起する確率は下記の通りである。

ｒｒ生起の確率　　≦ｒ生起の確率０　　０．６２４４　　　　　　０．６２４４１　　０
．２９４１　　　　　　０．９１８５２　　０．０６９
２　　　　　　０．９８７７３　　０．０１０９　　　
　　　０．９９８６４　　０．００１３　　　　　　０
．９９９９かくして、いずれの特定な１６ビツトのパタ
ーンでも４回以上生起するものは殆どなく、回数の９２
ｚでは、あるパターンは、１回だけ生起するか、全く生
起しないかである。

ＤＳＬ設備において真にランダムなデータがあうときに
は、作業することのできる初期的な同期化の手法は、１
６個の連続的なビットを送信端部のＤＳＬ信号から取得
すること、これらの１６ビツトをサイド・チャンネルを
介して受信端部に伝送すること、そして、同一の１６ビ
ツトが見出されるまで受信端部においてＤＳＬ信号のイ
メージを走査することである＊　ｌ（ｊ　：ｆｌ的には
、このような態様で見出される同期化点は、回数の９２
１は正しくて、同期化点の不正確な選択を確認する試行
のためには、殆どの回数は無駄にされない。

音声周波数信号には、相当な低周波数成分の複合した組
み合わせが含まれている。これらの信号は、コブツク（
ｃｏｄｅｃ）によって処理されるときには、高度に近似
したランダムな可変性をもってチャンネルのデータを生
成することが期待できる。その結果として、ＤＳ１デー
タ・ストリームにおける音声チャンネルは、同期取得の
効率を向上させる。

同様にして、活性のデータを搬送しており、位相シフト
変調または周波数シフト変調のいずれかがなされるモデ
ム・チャンネルは、モデム・チャンネルのデータの“ラ
ンダム性”を増大させるとともに、同期取得の効率を向
上させる。

［周期的データ・パターン］ＤＳＬＳ側設備上データ・パターンは知られていないけ
れども、必ずしもランダムではなく、実際には、極めて
非ランダムであることが、しばしば期待されるものであ
る。

例えば、Ｄ４−フレームの信号を搬送するＤＳ１設備に
ついて検討する。多くの場合において、Ｄ４チャンネル
のバンクは軽く負荷がかかるか、または、負荷がかけら
れていない、Ｄ４チャンネルが用意されていないとき、
または、殆ど無活動で繰作されているときには、全部１
に近い信号が伝送される。３個の連続的なチャンネル・
スロットがアイドル状態にあるときには、上述されたよ
うな１６ビツト・サンプルの同期化手法は著しく劣った
ものになる。その理由は、１６ビツト・サンプルの中に
１個以上の“全部１″のアイドル・コードによるバイト
が含まれていることがあるからである。このアイドル・
コードは、ＤＳＬのビット・ストリームでは良く生起す
ることから、ある別異の１６ビツト・サンプルから該当
のサンプルを識別するためには、アイドル・コードでは
ないサンプルの部分に依存することができるだけである
。１６ビツト・サンプルにアイドル・コードが含まれて
いる限りは、その同期情報としての有用性が減退される
。

Ｘ、２５データ・チャンネルは、アイドル状態のときに
は全部１が含まれており、前提フラグ（０１１１１１１
０）、データ・パケット、終点フラグと繰り返されて、
全部１のアイドル状層に戻る。データ・バケットに含ま
れているものは、アドレス・バイト、コントロール・バ
イト、任意数の情報バイト、および、最終の２バイトの
ＣＲＣチエツク用データである。これらはＸ、２５のＣ
ＲＣチエツク用データであって、この発明に関連したＣ
ＲＣチエツク用データではないことに留意されたい。

２−′ ［送信ｖｊＡ蔀における試験用同期データの値コライン
ドウ内の多数の“基準に近い”パターンをもつデータ・
パターンにより、同期化の試行毎の確率が低くされる。

この発明の好適な実施例において更に精密にすることか
ら、ある種の適用においては、可能なときには、ウィン
ドウ内で繰り返して生起する同期データ・パターンを排
除するために、送信端部での同期データを試験すること
が望ましい。

例えば、ある１個の同期データ・パターンが取得され、
これに次いで、ウィンドウのインタバルにわたり、連続
的に発生される同期データ・パターンとの比較がなされ
る。パターンの繰り返しの回数は、データ・パターン自
体とともに記録される。パターンが１回だけ生起したと
きには、それは受信端部に伝送されて、同期をとるため
に使用される。相当回数の試行（例えば５０回）の後、
１回だけの生起パターンが見出されなかったときには、
繰り返し回数が最少のパターンが選択されて、付加的な
ウィンドウのインタバルにわたって試験される。該当の
パターンが、ウィンドウ内で少なくとも１回生起するこ
とが見出されたときには、それは受信端部に伝送されて
、同期をとるために使用される。いずれの場合にも、同
期の最終的な確認は、確認用ＣＲＣチエツクの結果とし
てなされる。

付加的な試験は、受信端部におけるＤＳＩ信号の固定さ
れたデイレイを増大させる必要なしに行うことができる
。−旦同期データ・パターンが送信端部で計算されると
、サイド・チャンネルを通して当該パターンの伝送が開
始される。パターンが繰り返しのものであると見出され
たときには、その伝送は終了して、終了フラグが立てら
れる。

サイド・チャンネルが使用可能にされると、直ちに次に
続く同期データ・パターンが取得されて、対応の処理が
繰り返される。

［同期化］この発明の好適な実施例によれば、上記の検討に適合し
た任意の同期化手法を実施することができる。以下に、
このような手法についての特定の例が示される。

［同期化手法１］好適な１個の同期化手法は以下の通りである＝９ビット
のデータ・ブロックを規定して、これらの中の６個をＣ
ＲＣチエツク用に、２個を制御用に、そして１個をメツ
セージ・チャンネル用に割り当てる。これらの数値は、
好適ではあるが臨界的なものではない、別異のブロック
・サイズおよびビット箇所は、当業者にとって明らかな
ことである。エラー訂正コードを有する非同期通信のた
めには、その効率が５７１であるものとされる。

即ち、９ビツトの情報の転送のために１６ビツトが伝送
されるものとする。次いで、同期化手法により、恐らく
１００以上の直列ビットのような長いイメージ・サンプ
ルが、ＤＤＤリンクを介して送信端部のＤＳＩデータ・
ストリームから、−度に９ビツトの伝送がなされる。そ
して、受信端部での比較のために“取得サンプル”のア
（でンプルがなされる。ＤＤＤで送信されたイメージが
到達するように、受信されたＤＳＬが充分にデイレイさ
れて、イメージ源としてのＤＳＬ信号が到達するのに先
立って、受信側でのアセンブルがなされる。

サイド・チャンネルで伝送されたイメージは、受信され
た信号との比較がなされ、その合致に応じて同期確認の
試験が開始される。

上記のような１６ビツトのデータ・ブロックに対して、
ＣＲＣ６を支持するのに必要とされるサイド・チャンネ
ルのデータ速度の、ＤＳＬデータ・ス）・リームのため
のビットとミリ秒での最少ブロック長の間の関係は下記
の表の通りである。非同期的なデータにおけるタイミン
グの変動のために、僅かに長いブロックが必要とされる
。この表を検討することにより、ブロック・サイズの支
持のために必要とされるＣＲＣサンプルのブロック・サ
イズ対ＤＤＤのデータ速度に関する決定をすることが許
容される。

データ速度（ｏｐｓ）　　　ブロック長（ビット）　　
　ブａウク長（ミリ秒）１２００　　　　　　　　　２
０５８７　　　　　　　１３．３３２４００　　　　　
　　　　　１０２９４　　　　　　　　　６．６７４８
００　　　　　　　　５１４７　　　　　　３．３７９
６００　　　　　　　　２５７４　　　　　　　１．６
７１４４００　　　　　　　　１７１６　　　　　　　
１．１１２個の制御ビットによって、４個の操作モード
の中の１個が指示される。即ち、６ビツトのデータが１
１ＬＬＬ套・（ツ１土・ｌ」己二Ｌ・または再皿である
ことが指示される。上記の第１の信号は、ＤＤＤ設備上
で往復しながら移行する。第２および第３の信号は、送
信端部がら受信端部へ向かうものである（ＤＳ１チャン
ネルを参照すると）、再同期要求は、受信端部がら送信
端部へ向かうものである。この信号は同期化の処理を再
実行するために送信端部に向けられるものであって、次
のときに伝送される。

１、受信ユニットがそのウィンドウを通して走査をして
、合致が見出されないとき；２、同期取得を宣言した受信ユニットが過大なＣＲＣま
たは同期確認ビット・エラーを有するとき；３、同期さ
れたユニットが同期から外れたとき。

同期指令の開始に際して、“Ｎ”ビットの同期化データ
・サンプルが伝送される。その直後に、送信端部におい
て一連のＣＲＣ６計算が開始される。

これらは蓄積されて、第１のＣＲＣ６データ・ブロック
がアセンブルされるときに、その制御状態がＣＲＣデー
タに変化して、ＣＲＣの結果が伝送される。

受信端部において、ＤＳＬデータは予め設定されただけ
のデイレイがなされ、その後に並列出力レジスタにおい
てアセンブルされる。それはＴ１クロック毎に１回シフ
トされて、ＤＤＤを介して受信されたような同期化サン
プルが、完全な同期化サンプルに対するデータ・ストリ
ームと合致するようにされる。この時点で同期化が宣言
され、受信端部におけるＤＳｌデータに対するＣＲＣ６
の計算が開始される。双方の端部におけるデータは（同
期化サンプルの終端に間して）等価のブロックに分割さ
れる。ＣＲＣ６の計算が、送信端部における各ブロック
に対して実行され、ＤＤＤリンクを介して伝送される。

ＣＲＣデータ、エラー制御データ、および、状態制御デ
ータを含んで伝送される情報のタイミングは、第Ｎブロ
ックに対する完全な情報パッケージが、第Ｎ＋１ブロツ
クの時間内に伝送されるようにとられる。送信端部およ
び受信端部における等価のブロックに対するＣＲＣ計算
の結果は、受信端部においてブロック単位で比較されて
、どのような差であっても、ＣＲＣエラーとして告知さ
れる。

サイド・チャンネルで伝送された同期化サンプルと局部
的に復元された同期化ウィンドウ内のＤＳ１データとの
間の合致が生じないときには、送信端部には、この旨が
データ・リンクを介して告知されて、該当の処理が繰り
返される。

−旦同期が検知されると、ＣＲＣブロック内の個別の箇
所、または、ＣＲＣ計算に基づく個別の箇所において、
いずれか一方はたは双方のサンプリング同期確認ビット
による確認がなされる。同期確認ビットはＤＤＤ経路を
介して伝送され、送信端部において、ＤＳｌの受信され
たデータ内の同一のビット箇所での比較がなされる。あ
る特定数以上の同期確認ビットがエラーであるときには
、゛同期外れ”が宣言されて、同期化処理が再開される
。ＤＳＬデータが高度の“アイドルな”内容のものであ
るときには、これは同期確認のために充分に強い基準で
はない、この場合に、ブロックの長さが充分に短くて、
装置の同期化が必要とされるＤＳ１データ・ストリーム
のエラー比率におけるＣＲＣのエラー比率が過大ではな
いようにされているときには、ＣＲＣが同期確認のため
に使用される。この目的のために、ＣＲＣブロックが長
すぎるときには、以下の同期化手法２の下での同期確認
手法が参照される。−旦同期化の確認がなされると、通
常は、“同期取得”のために必要とされる°°ゼロ”・
エラー比率より高いエラー比率を通して操作が連続する
ことが好ましく、また、“同期化確認”に対する中間的
なエラー比率が許容される。これが許容されるためには
ＣＲＣブロックの長さが長ずざるとき、即ち、最高の許
容可能（短期間）な操作エラー比率においては、ＣＲＣ
エラーをモニタすることにより実現可能な識別は不充分
であり、このときには、前述されｌ；よう番、−選択さ
れたデータ・ストリームのビットをモニタする手法は、
口　　　の主　ｔ　　の下で実施される。

同期化のＣＲＣエラーが累積され、局部的に告知された
後で、それらの生起の瞬時的な事実は、ＤＤＤチャンネ
ル上を反対方向に移行するメツセージの、メツセージ・
チャンネルのビットを介して送信端部に戻される。

上記の表では次の注意がなされる。即ち、公称で５２０
０ビツトのＣＲＣブロックが選択され、４８００　Ｂ／
秒のモデムが使用されたときには、このＣＲＣブロック
のサイズは、産業上の標準である展開型スーパー　フレ
ームＣＲＣ６通信ブロックの４６３２ビツトのブロック
に近似していて、この発明のエラー解析によれば、統計
的にＥＳＦと類似した結果が得られる。ＥＳＦの場合に
は、１０１のエラー比率が、１秒間に生じる３３３のブ
ロックからの、約３２０のＣＲＣでエラーのあるブロッ
クにおける結果としてもたらされる。

し機能的な説明、同期手法１］ＤＳ１ストリームは各端部においてモニタされる。第５
図には、単一方向のＤＳ１トラフィックだけが示されて
いる。これと別異の方向は対称的なものである。双方の
ＤＳ１方向についてのサービスは単一のＤＤＤ回路によ
ってなされる。ここで、第５Ａ図には、送信端部および
タイミングが示されている。また、第５Ｂ図には、受信
端部が示されている。ＤＤＤの往復でのデイレイの計測
は、先行の技術で知られているように、初期的なりＤＤ
の結合のときにプロセッサ内で実行される。

これについては、第４図を参照するとともに、ベル・シ
ステム・テクニカル・ジャーナルの１９８４−１１号（
ＡＴ＆Ｔの端局接続研究）を参照されたい、ＤＳＬのデ
ータ・ストリームは、ブリッジ操作に基づいて、即ち、
信号を擾乱させることなくモニタされる。そして、クロ
ックおよびデータの双方が復元される。同期化サンプル
が取得されて、受信端部に伝送される。取得の終端にお
いて、プロセッサは、ブロックの長さにわたって計算さ
れたＣＲＣ６データを、選択されたデータ速度での伝送
を開始する。これについては、上記の表が参照される。

第１のＣＲＣブロックの開始は、同期サンプルの終端に
よって規定される。これと同時に、比較的長いＣＲＣブ
ロックが使用されるとき、また、マージンの高いＤＳ１
Ｓ２Ｏ場合に再同期化を回避することが望まれるときに
は、同期確認ビットのサンプルが取得されて、ＤＤＤを
介して伝送された情報に対して付加される。これは、Ｄ
ＤＤのスループット・データの上記衣に関する要求を修
正するものであって、同期確認ビットをブロックのデー
タ毎に付加するようにされる。

受信端部においては、ＤＳＬストリームもモニタされる
。第５Ｂ図には、プロセッサの内部的な詳細が示されて
いる。説明の目的のために、受信された同期、ＣＲＣｌ
および同期確認ビットのサンプルについての並列的な処
理が示されている。

幾つかの操作は直列的になされることが理解される−べ
きである。復元されたクロックおよびデータは、ＤＤＤ
の経路について計測された往復の伝播デイレイに基づく
大きさのデイレイが与えられる。

このデイレイの大きさは、好適には、該デイレイの半分
に選択されたウィンドウを付加したものである。これと
同時に、受信された同期化サンプルはアセンブルされて
、比較器への一人力にされる。

受信されたＤＳＬデータは処理されて、同期化サンプル
を発生するようにされる。これは、送信箇所でなされた
と同様なやり方でなされる。この連続的にアップデート
される同期化サンプルは、プロセッサに蓄積されている
ような、ＤＤＤで伝送されたサンプルとの比較がなされ
る。その合致の時点で、同期化が宣言される。ＣＲＣの
計算および同期確認ビットの取得処理が開始される。各
ＣＲＣブロックの終端において、プロセッサによるクロ
ック操作がなされたときに、計算されたＣＲＣが蓄積さ
れているＣＲＣと比較され、また、取得された確認ビッ
トが蓄積されている確認ビットと比較される。同期取得
点が有効であるときには、蓄積されているＣＲＣと取得
ビットとの源は、再生されたＣＲＣおよび収得ビットが
受信端部で計算されたセグメントと同様な、送信端部に
おけるＤＳ１データ・ストリームのセグメントに相当す
るものである。エラーがなかったり、または、前述の説
明で規定された限度内のエラーであるときには、同期化
が確認され、ＣＲＣエラーのブロック単位での計算、お
よび、同期のブロック単位での確認が連続して行われる
。同期が確認されなかったとき、または、その確認の後
で消失したときには、ＤＤＤを介して、この旨が送信端
部に告知されて、同期化の処理が再開される。

／１１−・−１ｒ／′ ／／／′ ／［同期化手法２コ同期化手法１で説明されたＤＳＩ）−ラフイックが充分
に反復可能なものであれば、何らかの同期化の試行をす
ることが必要である０代替的な同期化手法がなされる別
異の好適な実施例においては、データ゛への応答が低い
同期取得がなされる。この第、２の同期化手法は下記の
条件での説明がなされる。即ち、より低いサイド・チャ
ンネルのデータ速度の実施を例示するために、１２００
ピッｌ−／秒のサイド・チャンネルのデータ速度の下で
、従って、遭遇する動作上の問題という条件での、より
大きいＣＲＣチエツク用のブロック・サイズの下でなさ
れる。サイド・チャンネルのデータ速度が高いときには
、その機構がそれだけ簡単になるけれども、サイド・チ
ャンネルに対する必要事項が多くなってくる。

この第２の同期化手法によれば、同期化サンプル内のデ
ータが圧縮されて、反復する情報で占有されるビット・
スペースの大きさを最小にするようにされる。

また、“確認”と呼ばれるステップが動作サイクルに付
加される。このシーケンスは次のようになされる。

１、同期化を合致させる。

２、基本的なりＳＬストリームにおける、例えば、１０
−４のような合理的なエラー比率が同期化の確認を妨げ
ることはない、というような同期化の確認（ＣＲＣチエ
ツクの確認）。

３、確認の後で、“正常なＣＲＣチエ−ツク”・モード
へのスイッチ。

４、確認の後で、例えば、ＣＲＣブロック当たり４ビツ
トのような、データ・ストリーム内での複数ビットのサ
ンプルをとる。それらと同様なビットを受信端部で選択
する。これら２個のセットの比較をして、フレーム内の
これらのビットの所定数以上（例えば、２以上）が回路
の各端部において相異していることが見出されたときに
は、同期の外れを宣言する（そして、再同期化を要求す
る）。

パ全部１“アラームのように完全な反復性のコードに対
する有意な同期化の可能性はない。もっとも、このアラ
ームは有意な顧客のデータではないことから、これは重
要な限定にはならない。殆ど困難もなしに、完全なラン
ダム信号の同期がとられる。任意の所与の時間において
、ＰＣＭストリーム内に°°アイドル”・チャンネルが
存在する。チャンネル・バイトは、典型的には、８ビツ
ト持続のものであって、ある種の形式の８ビツト・パタ
ーンは、チャンネルによって反復性があるものとして発
生される。このような“アイドル”・コードは、電話会
社および顧客の実際に依存して、多様な形式をとること
ができる。この同期化手法の実施例に伴われることは、
サイド・チャンネルのサンプルとメイン・チャンネルの
サンプルとの間の合致を探索しながら、必要なタイム・
ウィンドウの走査をすることである。同期化サンプル内
のビット数は、サイド・チャンネルとメイン・チャンネ
ルとの間のデータ速度の不一致に従って制限される。

（ＤＳＬストリーム内の２４個のチャンネルから）後述
されるような１個以上のアイドル・チャンネルの存在に
より、点在する活性のチャンネルおよびフレーム化の情
報が存在していても、比較ウィンドウ内での多重の同定
ビット・シーケンスがもたらされることが多い、この問
題は第２の同期化手法で回避される。

１個の形式のアイドル・コードは、個別のデータ・チャ
ンネル内での°゛全部１”である（ただし、上述された
“全部１アラーム”の場合のように、２４チヤンネルの
全て、および、フレーム・ビット位置におけるものでは
ない）、この形式のアイドル・コードは回避され、また
、サンプル情報の圧縮は、同期化サンプルの基本として
、データ自体に代えて連続的な“°Ｏ”から“ｌ”への
変移の間のクロック周期数を使用することによってなさ
れる。

ＤＳＩプロトコルによれば、最大１５の°°Ｏ”のシー
ケンスが許容される。かくして、４ビツトのニブルを使
用することができる。ただし、シミュレーション走行に
よれば、１から６までのスペース間の差をとり、７以上
のスペースは全部“７”であるものと考えることで、効
果的な圧縮がなされ、はぼ同様な″゛同期化の能力”が
得られ、そして、データの中の３ビツト分のニブルが占
有されるだけである。

ＤＳＩストリーム内での２４チヤンネルの中の１個以上
で遭遇されるような、別異の共通的な顧客のパターンは
、いわゆる“°ドツト操作″パターンである。これに含
まれるものは、交番的な“１ｎと“Ｏ°′である。前述
の手法は、このような信号によって回避される。同Ｊｌ
化情報への寄与をすることなく、この形式のパターンが
同期化パターン内でのスペースを占有することを防止す
るために更にとられるステップは、同定の３ビツト・ニ
ブルの連続したグループの初めのものだけを受け入れる
こと、即ち、このようなサンプルの初めのものだけを伝
送し、残りのものは廃棄することである。

個別的な顧客によるアイドル・コードの泗択には何の制
限もない６以下の検討は、同期化のアルゴリズムにおけ
る第３のステップに導くものである。８ビツトの顧客の
バイトについてみると、６２．５ズの可能性のあるビッ
ト・シーケンスの中で、２個以上のＩ１０スペースがあ
る。かくして、反復姓の８ビツトのアイドル・コードに
、例えば、１１１１００１０のような、１１０変移の間
に反復性のない距離が含まれているときには、アイドル
・コードのバイト当たりで２個以上のニブルが消費され
る。更に別異のデータ圧縮は、残りのサンプルの連続的
な同定の対の初めのものを除く全てを廃棄することで達
成される。

結果としてのデータ圧縮のアルゴリズムは次の通りであ
る。

１、連続的な０／１の変移の間の距離を計測する（そし
てコード化する）、６にまで計測されたインタバルを区
別し、７以上のインタバルの全てを“７″と考えるよう
な、３ビツトのニブルを構成する。

２、同定のニブルが連続する場合には、シーケンスの初
めのものを除く全てを廃棄する。

３、反復性のニブル対が連続する場合には、初めの対を
除く全てを廃棄する。

この手法においては、最終的に必要とされるよりも６個
多くの計測の取得が必要とされる。全部の計測が取得さ
れた後で、最初の方の３個および最後の方の３個が廃棄
される。これで確実にされることは、１１０の変移の間
のギャップ中間での、または、部分的な２個のニブルの
グループの反復をもって、パターンの開始や終了が生じ
ないこと、および、部分的な２個のニブルのグループの
反復をもって終了しないことである。

一般的には、反復およびグループの反復を廃棄すること
で、ランダムなデータに対する１１０変移の能力が減退
されるけれども、任意のバイト・サイズにされたアイド
ル・コードを含むデータに対するその能力が増大される
。１７０手法はランダムなデータのパターンに対して充
分な能力があることから、このトレードオフは適当なも
のである。

他のデータ圧縮案が同様にして開発された。同期化プロ
ーブ信号として１０個の３ビツト・サンプルが使用され
た上述の手法において、通常は５０ミリ秒のウィンドウ
を使用する正常なりＳ１トラフイツクの実質的に全ての
場合に、１秒以内の同期化を達成することが見出された
。

［基本的な同期化］送信端部におけるＤＳＬデータが処理されて、ある１個
の同期化サンプル（例えば、上記の手法を用いる１０個
の３ビツト・サンプル）が取得される。

同期化ウィンドウ内で多重の“近似的に等価の”サイク
ルを有するＤＳＬデータ・パターンに対して、受信端部
での使用が許容されるのに先立って多数回の反復がなか
ったことを確かめるべく、送信端部における同期データ
・サンプルを予備的に試験することにより、同期サーチ
処理の効率を更に向上させることができる。

第６Ａ図には、送信端部での同期取得に続く事象のシー
ゲンス図が示されている。同期サンプルが取得されると
、３個の動作が開始される。

１、必要に応じて、次のウィンドウの時間内には反復し
ないことを確認するように、同期サンプルの試験が開始
される。

２、確認ＣＲＣの計算が開始される。

３、受信端部に対する同期サンプルの伝送が開始される
。

受信端部においては、ＤＤＤサイド・チャンネルを介し
て完全な同期サンプルが受信されたときに、即座に活動
が開始される。受信端部のＤＳＬ信号に対して付加され
た固定のデイレイ（プリセット・デ゛イレイ）は、同期
ウィンドウの開始が、ＤＤＤリンクを介する完全な同期
サンプルの受信より遅くなることを確実にするものであ
る。

［Ｃｒ（Ｃ同期確認］受信端部における同期サンプルの合致が生じる度に（サ
ーチの開始からウィンドウ周期まで）、ＣＲＣチエツク
回路がリセットされて、新規なＣＲＣの計算が開始され
る。クロックもリセットされて、確認ＣＲＣを計算する
なめに送信端部で使用されるものと同じ長さのＤＳ１デ
ータ・ブロックのタイム・アウトが可能にされる。

その目的は、ＤＳＬデータの１０，０００ビツト位置当
たり１エラーというようなビット・エラー比率が存在す
るときでも、高度の確実性をもって同期の確認をするこ
とにある。　１０，０００ビツトに１エラ−を超えるＤ
Ｓ１エラー比率において、初期的な同期化が保証される
ことを要しないものとする。

正常なＣＲＣチエツクにおいては、以下に参照されるよ
うに、公称５１ＫＢのエラー・ブロックが使用されるも
のと考えられる。これによって、ＤＳ１ストリームに関
するサイド・チャンネル内での充分なビット容量が与え
られて、ＣＲＣ１制御、ＤＤＤエラー検知、および、装
置のエラー告知能力のために充分に利用可能にされる。

ＣＲＣブロックの幅は３３ミリ秒のオーダのものである
。受信端部における３３ミリ秒のデータを送信端部にお
ける３３ミリ秒のデ・りと比較することによる同期の確
認をすることが望ましい、約５１，０００ビツトのＤＳ
Ｌデータが存在することから、１／１０，０００のエラ
ー機構が存在するときには、ウィンドウ内には５．１ビ
ツトのエラーが予測される。かくして、その目的に合致
させるために、確認チエツクの間に生起するデータの１
０，０００ビツト当たり１エラーまでは無視できるが、
゛同期消失”のようなより高率のエラーにはフラグを立
てねばならない。

更に、エラー・チエツク用の機構は完全なものではない
０例えば、ＣＲＣ−６機構によれば、全ての可能性のあ
るエラー・パターンの少なくとも６３／６４が検知され
る。これの意味することは、“同期消失”の結果として
チエツクされたデータのブロックは、ＣＲＣ−６記号が
計算される送信端部でのＤＳＬデータのパターンと合致
することがなくても、良好であると宣言されるチャンス
が小さいということである。

従って、確認の間に、ランダムなビットのエラーの存在
を許容するために、エラーとして指示された幾つかのブ
ロックを無視することが好ましく、また、ＣＲＣチエツ
クの不完全性の結果として生じる幾つかの“良好な”ブ
ロックを無視することが好ましい、これを達成させる１
個の方法は、以下のように、５１ＫＢのブロックをより
小さいブロックに分割することである。

１、最大の特定な比率においてランダムなビットのエラ
ーに基づくエラーとして考えられるブロックの数は、全
体的なブロックの数よりも小さい。

２、゛同期消失”の条件に基づくエラーとして考えられ
るブロックの数は大きいものである。

そして、Ｘ以下のエラーのブロックに対しては、装置は
同期がとれているものとされ、また、７以上のエラーの
ブロックに対しては、装置は同期が消失しているものと
されるような決定がなされる（Ｘ≦Ｙ）。

適正なブロックの長さは、エラーのブロックの統計値か
ら規定されるものである。Ｘ未満のブロックがランダム
なビットのエラーに基づくエラーを含むとされる確率、
および、少なくともＹのブロックが“同期消失°゛の間
にエラーを含むとされる確率は下記のテーブルに示され
ている。このテーブルニオイテ、ｐ（ｘ）／ｐ（Ｙ）は
、ＣＲＣ−６のための、種々のブロック長およびブロッ
クの全体数の種々の２を示すものである。各場合におい
て、ブロック長によって乗算されたブロックの数は６４
Ｋ（Ｋ＝　１０２４）である。

ブロック　　ハック　　　　　　　　ハックの２１に　
　　　６４　　　　１０／１０　１０／１０　１０／１
０　１０／３６２Ｋ　　　３２　　８８／ｌｏ　ｔｏ／
１０１０／１０１０／６０４Ｋ　　　　　１６　　　　
３３／１０　９５／１０　１０／１０　１０／７８８Ｋ
　　　　　　８　　　　０８／ｌｏ　　５０／１０　９
３／１０　１０／８８１６Ｋ　　　　　　４　　　　０
３／１０　１７／１０　５７／１０　１０／９４３２Ｋ
　　　　　　２　　　　　　−　　　０７／１０　　　
−　　　１０／９７かくして、例えば、ＣＲＣ−６の１
０−４なるエラー比率において、８の中の６（７５１）
以上では、８にのブロックがランダムな１／１０，００
０ビツトのエラー比率に基づくエラーを含む機会は７ｚ
であり、また、８の中の６未満では、８にのブロックが
゛同期消失７に基づくエラーを含む機会は無視できる程
度である６見込みが低いにも拘わらず偽りの同期が確認
されたときには、同期外れ検知系統がらの同期外れの指
示に短時間だけ従うことになる。

［“°確認ＣＲＣ”データ速度］同期を確認するためにサイド・チャンネルを通して伝送
されねばならないＣＲＣ情報のビット数は、ブロックの
数とブロック当たりのＣＲＣビットの数とを掛けたもの
に等しい。同期が取得されて確認されるまではエラーの
告知が開始されないことから、確認ＣＲＣはサンプリン
グ繰作を基本にしている。同期が取得されてから、“確
認ＣＲＣ”のチエツク操作が開始される。同期化の確認
は、次に続＜ＣＲＣエラーのスレッショルドが受け入れ
可能なスレッショルドを下回っていることによってなさ
れる。受信端部において同期サンプルの合致が生じる毎
に（サーチの開始からウィンドウの周期まで）、ＣＲＣ
チエツク回路がリセットされて、新規なＣＲＣの計算が
開始される。クロックもリセットされて、ＤＳＬデータ
・ブロックのタイムをとることができるようにされる。

このＤＳＬデータ・ブロックの長さは、確認ＣＲＣを計
算するために送信端部で使用されるものと同じである。

ここで、メツセージ内の１６データ・ビットおよび６チ
エツク・ビットは、３個の８ビツト・バイトに、バイト
当たりの開始ビットおよび停止ビットを加えたものとし
て伝送される。１２００Ｂ／秒のデータ速度において、
８個の公称６Ｋｂのブロックに対するＣＲＣ６の伝送の
ためには、１００ミリ秒だけ占有される。第６Ａ図を参
照すると、送信端部において同期化のサンプルが伝送さ
れる。次に続く３３ミリ秒は、８個の公称６ＫＢのため
に分割されて、その間に、８個の６ビツトＣＲＣ計算が
実行され、蓄積される。これが確認サンプルである。短
いブロックに対するブロック長くビットでの）は、（，
０３３秒ｘ１５４４０００ビット／秒）／８に近い素数
に選択される。これは、「（サンプル・タイムｘＤＳ１
データ速度）／サンプル数」に相当する。素数の選択は
、サイクリックまたは周期的なサンプルの影響を最小に
するために選択される。

確認が完了した後で、“正常操作“ＣＲＣ６が、３３ミ
リ秒のブロック長にわたって計算される。８個の短いブ
ロックは確認ＣＲＣに対するものであり、また、次に続
く３３ミリ秒のブロックは正常なＣＲＣに対するもので
ある。その情報伝送のシーケンスは、始めに同期化サン
プル、次いで確認ＣＲＣサンプル、そして、正常操作Ｃ
ＲＣである。

再同期化を要求する信号が戻るまでは、正常操作ＣＲＣ
が継続される。

受信端部において、ＤＳＬストリームに対する同期化信
号が連続的に計算され、並列読み出しシフトレジスタで
アセンブルされて、計算された同期化信号により直列的
に更新される１合致が検知されると、確認ＣＲＣと正常
ＣＲＣとの同一シーケンスが計算されて、サイド・チャ
ンネルを介して受け入れた同一データとの比較がなされ
る。１００ミリ秒バーストの確認ＣＲＣの伝送の後にギ
ャップが設けられて、非同期チャンネルにおけるタイミ
ングの変動に対する配慮がなされている。初めの完全な
ＣＲＣブロックの後で、正常ＣＲＣチエツク操作が再開
される。

同期化も同期確認も、リアルタイムでなされる必要はな
い。ただし、同期の達成および確認がなされた後で、進
行中の゛″正常ＣＲ，Ｃ”のチエツク操作が伝送エラー
に対してリアルタイムでなされていないものとすると、
ＤＳ１データの全てをチエツクすることは不可能である
。これの意味することは、１個のブロック・インタバル
の間に、１個のブロックに作用するのに必要とされる全
てのデータを伝送するために、ＣＲＣチエツク・ブロッ
クの長さは、サイド・チャンネルに許容するのに充分な
程に大きくあるべきということである。これに含まれて
いるものは、ＣＲＣ、エラー告知、スティタス告知、お
よび、オーバヘッドである。

［機能的説明、同期手法２］第５Ａ図と第６Ａ図との間の差異は、ＣＲＣに基づく同
期の確認を付加したことである。同期取得の直後に、一
連の８個の短いブロックのＣＲＣサンプルが計算される
。これらのブロックは、究極的には正常なＣＲＣブロッ
ク持続時間の１７８である。８個のＣＲＣ６デジツトが
アセンブルされ、３３ないし１３３ミリ秒のインタバル
にわたって伝送される。受信端部において同期の合致が
検知された後で、同一の３３７８ミリ秒のブロックが計
算されて、サイド・チャンネルを伝送されたＣａＣ２と
の比較がなされる。８個のブロックの中の６個にＣＲＣ
エラーがないときには、同期の確認がなされたことにな
る。

受信用ハードウェアにおいては、確認チエツク用の伝送
ブロックの後で、次のＣＲＣサンプルのインタバルの開
始が選択されて、正常なＣＲＣチエツクに同期確認ビッ
ト・チエツクを加えた操作が開始される。

［同期化手法２の実施；１１０変移距離計測］第７図の
ロジック図は、連続的な１１０変移の間の距離を計測す
る機能の実施可能性を示すものである。

ユニポーラ式のデータが、クロックによってシフトレジ
スタに入れられる。このシフトレジスタは、少なくとも
２ビツト長のものでなければならない。

正に向かうクロックの変移毎に、２個の連続するビット
の検査がなされる。その第１のビットが０であり、第２
のビットが１であるときには、パ１１０変移”なる信号
が明示される。

１１０変移の間の距離を計測するために、１個の４ビツ
ト・カウンタが使用される。このカウンタは８にプリセ
ットされる。゛″１１０１１０変移号が偽であるような
りロックの各変移毎に、カウンタが増加していく。その
カウント・シーケンスは８から１５までである。カウン
タが１５に達すると、キャリイが発生され、反転されて
、クロックの可能化入力部にフィードバックされる。こ
れにより、ロール・オーバなしに、そのカウント制限が
１５にされる。

Ｉ１０変移が生起したときには、カウンタの同期負荷入
力部に対して低信号が加えられ、次に続くクロック変移
において、カウンタが８にプリセットされ、処理が再開
するようにされる。

極めて早期のカウント・シーケンス（これは無視される
）を除いて、１１０変移の生起のためにカウンタが８に
プリセットされる。プリセット負荷の後に続くクロック
変移のために、１１０の対の１が第２のビット位置にシ
フトするようにされて、当該時点における１１０変移が
不可能にされる。

このために、０の距離計測は不可能である。この事実は
、グループの反復性を圧縮するロジックのためには有用
である。

カウンタの下位３ビツトだけが使用される。その結果と
して、８ないし１５のカウント・シーケンスは０ないし
７にされて、距離の計測のなめに使用される。

この距離の計測は、°“クロックＩ１０変移”の先端に
おいて、３ビツトのレジスタ（ＲＥＧＩ＞にシフトされ
る。

第８図には、第１図に関連する主要な信号のタイミング
図が示されている。

第９図には、２個の３ビツトの大きさを比較するために
使用されるロジック図が示されている。

このロジックはＣＯＭＰとしてブロック図に示されてい
る。

第１０図は、同期データを取得するために必要とされる
ロジックの部分図であって、これに含まれているものは
、反復のカウントを圧縮するロジック、グループの反復
を圧縮するロジック、および、完全な同期データのサン
プルが取得された時を指示するロジックである。

ＣＴＲのブロックは、第７図のロジックを表すものであ
る。ＲＥＧＩないしＲＥＧＮは３ビツト・レジスタであ
って、負荷可能化入力部、クロック入力部、および、場
合によってはクリア入力部を備えている。

ＲＥＧＩの入力データと出力データとは連続的に比較さ
れる。この２組のデータが同一であるときには、ＲＥＰ
ＥＡＴ（反復〉は真であって、データのシフト（ＣＴＲ
−＞ＲＥＧＩ−＞ＲＥＧ２−＞Ｒ２Ｏ３）が圧縮される
べきことが指示される。この方法により反復のカウント
が圧縮される。

ＲＥＧＩないしＲ２Ｏ３に対するクロック入力は、ＣＬ
ＯＣＫの高−低変移である。ＲＥＧＩないしＲ２Ｏ３に
対する負荷可能化入力は、反転されたＲＥＰＥＡＴとの
ＡＮＤがとられた”１１０変移である。

ＲＥＧＩに対する入力データとＲ２Ｏ３に対する入力デ
ータとの比較がなされる。ＲＥＧ２に対する入力データ
とＲＥＧ４に対する入力データとの比較がなされる。双
方の比較が真であるときには、クルーフッ反復カアッテ
、ＧＲＯＵＰ　ｒｌＥＰＥＡＴなる信号が明示される。

グループの反復が生起したときには、計測の反復する対
の一方を廃棄して、２個の付加的な距離の計測がＲＥＧ
Ｉ−３にシフトされるまでは、グループ反復の再試験を
実行しないことが望ましい。

グループ反復が存在せず、また、単一の反復データが存
在しないときには、通常は、各１１０変移毎に、ＣＴＲ
がらＲＥＧｌへ、ＲＥＧＩがらＲＥＧ２へ、・　・　・
、ＲＥＧＮ　−］がらＲＥＧＮへのシフトがなされる。

単一の反復が生起すると、全てのシフトが抑止される。

計測の反復の対を廃棄することは、ＲＥＧ４および全て
の高位のレジスタに対する次の２個のシフトを不能化す
ることで達成される。Ｄレジスタのクロ・シフは、非反
復性の１１０変移毎にとられる。このような１個のクロ
ック周期に対してＧＲＯＵＰ　ＲＥＰＥＡＴが蓄積され
る。Ｄレジスタの入力と出力とのＯＲをとることで発生
される信号は、２個の非反復性の１７０変移に対して、
ＲＥＧ４へのデータのシフトをＲＥＧＮへスキップさせ
るために使用される。

また、ＧＲＯＵＰ　ＲＥＰＥＡＴの存在により、次の非
反復性の１７０変移におけるＲＥＧ３のクリアがなされ
る。実際の距離の値として０のシフトをすることはない
から、少なくとも次の非反復性の１７０変移までは、グ
ループの反復が検知されることはない。

第１１図には、反復するＩ１０変移の距離計測の圧縮に
関連する信号のタイミング図が示されている。

第１２図には、反復する対の１７０変移の距離計測の圧
縮に関連する信号のタイミング図が示されている。

ＲＥＧ４ないしＲＥＧＮ−における距離の計測だけが、
最終的な同期データとして使用される。これにより、部
分的に形成された計測が同期データに含まれることが防
止される。

カウンタＮＩＢＢ　ＣＴＲはプリセットされて、ＲＥＧ
４ないしＲＥＧＮの全てが適正な距離の計測で充たされ
たときにキャリイを生成するようにされる。

距離の値が、ＲＥＧ４からＲＥＧ５へ、ＲＥＧ５からＲ
ＥＧ６へ、・・・、ＲＥＧＮ−１からＲＥＧＮ−へとシ
フトされる毎に、カウンタが増大する。

そのプリセットの値は、それらをＲＥＧＮからシフトす
ることにより、３個の計測の廃棄をするように選択され
る。極めて早期の不完全であり得る計測を廃棄すること
、および、不適切な対に形成されるグループ反復のシー
ケンスに入った結果としての２個の計測を廃棄すること
が、これによって行われる０例えば、ａｂａｂａｂｃな
るシークンスカヒ支”で入ったときには、このシーケン
スはａｂｃに減退される。同一のシーケンスが“ｂ”で
入ったときには、このシーケンスはｂａｂｃに減退され
る。初めの２個の計測の廃棄では、第１の場合にはＳ−
であり、第２の場合には■であるが、そのいずれも正し
いものである。

［同期化比較ロジック］第１３図には、最終的な同期サンプルにおける各３ビツ
トの距離計測のために必要とされるロジックが示されて
いる。マルチプレクサの適正な選択によりＲＥＧＡが使
用されて、ＲＥＧ４からのデータ・サンプル、または、
外部源からのデータ・サンプルのいずれかを蓄積するよ
うにされる。

送信端部において完全な同期サンプルが取得されたとき
には（ＮＩＢＢ　ＣＴＲＣＡＲＲＹ＝　１　）、ＲＥＧ
Ｊ内の３ビツトのサンプルがＲＥＧＡに伝送される。

これにより、３ビツトのサンプルは“データ出力”ボー
トにおける検査のために利用可能にされ、これと同時に
、新規に発生されたデータ・サンプルとの比較のために
利用可能にされる。送信端部においては、ＲＥＧ４内の
データがＲＥＧＡ内のデータと合致し、これと同一のも
のが、同期サンプルにおける全ての他のレジスタの対に
対して真であるときには、５ＹＮＣが明示される。

送信端部における操作のシーケンスは下記の通りである
。

１、完全な同期サンプルを取得する（ＮＩＢＢ　ＣＴＲ
ＣＡＲＲＹ＝１）。

２．完全な同期サンプルをＲＥＧＡ工、ＲＥＧβ−・・
・に伝送する。

３、　Ｎ［ＢＢ’ＣＴＲＣＡＲＲＹが０から１に移行し
たときに、ＤＳ１データに対する計算を開始する。

４、完全な同期サンプルの受信端部に対する伝送を開始
する。

５、その後で、公称ブロック長が６　ｋ／ｂの８ブロツ
クのＣＲＣ６データを伝送する。

６、その後で、公称ブロック長が５１　ｋ／ｂのＣＲＣ
６データに切り替える。その余分の容量は、端部から端
部までの、エラー制御のチエツク用、および、伝送・維
持用の情報のために使用される。また、この期間中にも
、回路の各端部において、ＣＲＣブロック内の固定位置
における同期確認ビットのモニタがなされる。入力サン
プルを出口（受信）位置に伝送して比較する。高度のＣ
ＲＣエラー比率、特定されたエラー比率、および、同期
確認ビットにおけるエラー持続時間の存在による同期外
れの宣言をする。

同期の合致をサーチしながら、計算の結果がシフトレジ
スタに沿って連続的に歩進されることを除いて、受信端
部においても同様なシーケンスが実行される。その合致
の時点に、端部から端部への同期の達成がなされる。

（少なくとも、８中６のエラー・フリー・ブロック）５
においてＣＲＣ６確認が達成されなかったとき、または
、６の間に同期外れが続けて宣言されたときには、受信
端部から送信端部に対して同期シーケンスの再開をする
ための信号を出す。

【図面の簡単な説明】

第１図は、Ｔ１ライン上で配置されている、この発明の
試験装置の構成を示す概略表示図、第２図は、ＤＳｌの
１方向のための同期化ロジック部の概略表示図、第３図
は、この発明の試験装置において使用するデータの、可
能性のあるＤＤＤおよびＤＳＬの信号経路図、第４図は
、ＤＤＤネットワークを通しての遅れ時間のグラフ表示
図、第５Ａ図は、サイド・モニタ伝送部およびタイミン
グ部のブロック図、第５Ｂ図は、プロセッサをブロック
形式で詳細に示す受信端部のブロック図、第６Ａ図は、
この発明の代替的な実施例において、同期取得に続く事
象のシーケンスを示す受信端部のブロック図、第６Ｂ図
は、この発明の代替的な実施例において、プロセッサを
ブロック形式で詳細に示す受信端部のブロック図、第７
図は、連続する１１０変移の間の距離を計測するための
ロジック図、第８図は、信号のタイミング図、第９図は
、２個の３ビツト量を比較するための比較ロジック図、
第１０図は、同期データの取得および３ビツト量の繰り
返しの時間を圧縮するために必要とされるロジック部の
図、第１１図は、繰り返しの１７０変移の距離計測の圧
縮に関連した信号のタイミング図、第１２図は、対をな
す繰り返しの１７０変移の距離計測の圧縮に関連した信
号のタイミング図、第１３図は、３ビツト距離の計測の
取得と同期サンプルの比較のためのロジック図である。図面の浄書（内容に変更なし）ＦＩＧ、／ＦＩｏ、２Ｆ７Ｇ、４イ主石Ｌ）トチλレイ（ぐりオシ単イ立］ＦＩＧ、７クロツクｎ江変ネ多ＦＩＧ、８３ヒ“ット上ＩＳ中交フ゛ロックＦＩＧ、９ＦＩＧ、１０ＦＩＧ、／／ＦＩＧ、／２手続補正書昭和６３年　４月　５日

Claims

【特許請求の範囲】

（１）２個の開始端部を有する高速デジタル・データ・
チャンネルの端部から端部までの信頼性の程度を決定す
るための方法であつて：（ａ）ある１個のサイド・チャンネルによって伝送され
たデータを使用することにより、少なくとも１個の方向
での端部から端部までの同期を設定すること；（ｂ）該同期の有効性を確認すること；（ｃ）ＣＲＣデータを含むデータを算出して、該開始端
部から伝送すること；（ｄ）該データとＣＲＣデータとの比較を実行すること
；（ｅ）該同期の有効性を適時に再確認すること；が含まれている前記の方法。
（２）該同期をとるステップには、ある１個のＣＲＣブ
ロック内での選択されたビットを、モニタすること、伝
送すること、および、比較することが含まれている、請
求項１の方法。
（３）該同期を確認するステップには、ある１個のＣＲ
Ｃブロック内の個別の箇所における同期確認ビットをサ
ンプリングすることが含まれており、該同期確認ビット
は、まず、該サイド・チャンネルにより伝送されて、該
高速のデジタル・データ・チャンネル上で受け入れられ
たビットとの比較がなされるようにした、請求項１の方
法。
（４）該同期を確認するステップには、該同期サンプル
内のデータを圧縮することが含まれている請求項３の方
法。
（５）該圧縮ステップには、高速のデータ・ストリーム
とサイド・チャンネルとにおいて予定数のビットのサン
プリングをすること、該予定数のビットの比較をするこ
と、および、ある第２の予定数のビットに対する該比較
が失敗したときには、同期外れの宣言をすることが含ま
れている、請求項４の方法。
（６）該同期サンプル内のデータ圧縮ステップには、連
続する０／１変移間の距離をコード化すること、および
、ある予定のインタバル・サイズまで識別するようにコ
ード化されたニブル（ｎｉｂｂｌｅ）を構成することが
含まれている、請求項４の方法。
（７）連続した同一のニブルは廃棄される、請求項６の
方法。
（８）繰り返されるニブルの対は廃棄される、請求項７
の方法。
（９）複数個の最初および最後の計測は廃棄される、請
求項６の方法。
（１０）該同期サンプル内のデータ圧縮ステップには、
ある予定サイズの繰り返されるビット・パターンを削除
することが含まれている、請求項４の方法。
（１１）該同期確認ステップにはＣＲＣに基づく確認ス
テップが含まれており、同期設定の後で予定グループの
ＣＲＣブロック・サンプルが算出され、ある第２の予定
数の該ブロック・サンプルが確認されたときに同期の確
認がなされるようにした、請求項３の方法。
（１２）該同期の有効性確認ステップには、予定サイズ
のウィンドウを選択すること、および、該ウィンドウ内
で繰り返して生起される同期データ・パターンを除去す
ることが含まれている、請求項１の方法。
（１３）該同期の有効性確認ステップにはＣＲＣの演算
を実行することが含まれている、請求項１の方法。
（１４）受け入れた高速データ信号のイメージの受け入
れを遅らせるステップが更に含まれている、請求項１の
方法。
（１５）リング・バッファとの書き込みおよび読み取り
によって該遅れが達成される、請求項１４の方法。
（１６）該サイド・チャンネル内のエラーが検知されて
、試験中の高速チャンネルに対する帰属から排除される
、請求項１の方法。
（１７）ある１個の時間インタバル・ウィンドウが選択
されて、同期の設定および確認のために充分なサンプル
が許容されるようにした、請求項１４の方法。
（１８）該時間インタバル・ウィンドウのサイズは、あ
る１個のサイド・チャンネル上で計測されたラウンド・
トリップの遅れに基づいている、請求項１７の方法。
（１９）該遅れには追従の遅れと予測不能の遅れとが含
まれており、該追従の遅れを較正すること、および、同
期の達成と確認とに充分なサンプル・ウィンドウのサイ
ズを選択することが更に含まれている、請求項１４の方
法。
（２０）２個の開始端部を有する高速デジタル・データ
・チャンネルの端部から端部までの信頼性の程度を決定
するための装置であって、請求項１−１８の各ステップ
を実行するための手段が含まれている前記の装置。